KR900004000A - 반도체 집적회로 - Google Patents

반도체 집적회로 Download PDF

Info

Publication number
KR900004000A
KR900004000A KR1019890011249A KR890011249A KR900004000A KR 900004000 A KR900004000 A KR 900004000A KR 1019890011249 A KR1019890011249 A KR 1019890011249A KR 890011249 A KR890011249 A KR 890011249A KR 900004000 A KR900004000 A KR 900004000A
Authority
KR
South Korea
Prior art keywords
layer
electrical
shield electrode
line
lines
Prior art date
Application number
KR1019890011249A
Other languages
English (en)
Other versions
KR920005863B1 (ko
Inventor
후미오 산도
가즈오 도미스까
Original Assignee
이우에 사또시
산요덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP63202199A external-priority patent/JPH0628286B2/ja
Priority claimed from JP63235829A external-priority patent/JP2752098B2/ja
Application filed by 이우에 사또시, 산요덴끼 가부시끼가이샤 filed Critical 이우에 사또시
Publication of KR900004000A publication Critical patent/KR900004000A/ko
Application granted granted Critical
Publication of KR920005863B1 publication Critical patent/KR920005863B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

내용 없음

Description

반도체 집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 AM-FM 스테레오 튜우너의 일예를 나타내는 회로블록도.
제7a도, 제7b도, 제7c도, 제7e도는 본 발명에 의한 각종의 시일도(shield) 전극구조를 개략적으로 도해하는 단면도.

Claims (10)

  1. 반도체칩(l)과 전기 반도체칩(1)에 형성되어 있어 복수의 회로소자(10∼13)를 포함하고 또한 실질적으로 동일한 크기의 복수의 매트영역(A-T)와 전기매트(A-T)를 서로 떨어지게 하는 구휙영역(4)와 전기구획영역(4)의 각각 위에 배치된 한쌍의 전원선(2) 및 접지선(3)과, 전기매트(A-T)간을 상호 접속하기 위한 인터매트선(7)과, 전기 인터매트선(7)을 시일드하는 시일드 전극(70)을 포함하고, 전기 반도체칩(1)에 형성되어 있는 전자회로는 서로다른 기능을 갖는 회로블록(25-29)를 포함하지만, 전기 전자회로는 회로블록(25-29)를 단위로 한것이 아니고, 매트(A-T)를 단위로 해서 설계되어 있는 것을 특징으로 하는 반도체 집적회로.
  2. 제1항에 있어서 전기 반도체칩(1)은 분할영역(40,40a,40b)에 의해 복수의 영역(41,42)로 분할되어있고, 전기 매트(A-T)는 전기 분할된 복수의 영역(41,42)내에 형성되어 있고, 전기분할영역(40,40a,40b)내에는 분리영역(l7)에 의해 둘러싸인 1개 이상의 가늘고 긴 더미 아일랜드(30)이 마련되어 있는 것을 특징으로 하는 반도체 접적회로.
  3. 제1항에 있어서, 전기 시일드 전극(70)은 제1도체층내에 형성된 인터매트선(7)의 양쪽에 마련된 같은층의 시일드 전극(70a)와 전기 인터매트선(7)과 전기 제1층의 시일드 전극(70a)를 덮도록 형성된 제2층의 시일드 전극(70b)를 포함하고, 전기 제1층의 시일드 전극(70a)는 전기 제2층의 시일드 전극(70b)와 접속되어 있는 것을 특징으로 하는 반도체 집적회로.
  4. 제2항에 있어서 전기 시일드 전극(70)은 제1도체충내에 형성된 인터매트선(7)의 양쪽에 마련된 같은층의 시일드 전극(70a)과 전기 인터매트선(7)과 전기 제1층의 시일드 전극(70a)를 덮도록 형성된 제2층의 시일드, 전극(70b)를 포함하고, 전기 제1층의 시일드 전극(70a)는 전기 더미 아일랜드(30)과 오옴접속되어 있음과 아울러 전기 제2층의 시일드 전극(70b)와도 접속되어 있는 것을 특징으로 하는 반도체집적회로.
  5. 제2항에 있어서, 전기 시일드 전극(70)은 제1도체층내에 형성된 인터매트선(7)의 양쪽에 마련된 같은층의 시일드 전극(70a)와 전기 인터매트선(7)과 전기 제1층의 시일드 전극(70a)를 덮도록 형성된 제2층의 시일드 전극(70b)와를 포함하고, 전기 제1층의 시일드 전극(70a)는 전기 분리영역(17)과 오옴 접속되어 있음과 아울러, 전기 제2층의 시일드 전극(70b)와도 접속되어 있는 것을 특징으로 하는 반도체 집적회로.
  6. 제2항에 있어서 전기시일드 전극(70)은 제2도체층내에 시일드하는 제1층의 시일드 전극(70a)와, 전기 인터매트선(7)의 측면을 시일드하는 제2층의 시일드 전극(70b)와, 전기 인터매트선(7)의 위쪽을 시일드하는 제3층의 시일드 전극(70c)와를 포함하고, 전기 제1층의 시일드 전극(70a)는 전기 분리영역(17)과 오옴 접속되어 있음과 아울러 전기 제2층의 시일드 전극(70b)와 접속되어 있고, 전기 제2층의 시일드전극(70b)는 전기 제3층의 시일드 전극(70c)와 접속되어 있는 것을 특징으로 하는 반도체 접적회로.
  7. 반도체칩(1)과, 전기 반도체칩(1)에 형성된 기능이 서로 다른 복수의 회로블록(25-29)와, 전기 회로블록(25-29)에 전력을 공급하기 위한 전원선(2,5c) 및 접지선(3,6a)와 전기회로블록(25-29)간을 상호접속하는 인터블록선(7)을 갖추고, 전기 전원선(2,5c)는 상호 접속된 제1층의 전원선(2a,5c1) 제2층의 전원선(2b,5c2)를 포함하고, 전기 제1층의 전원선(2a,5c1)은 같은층의 전기 인터블록선(7)을 통과시키기 위해 소망의 개소에서 잘라내져 있고, 전기 전원선(2,5c)의 연속성은 전기 제2층의 전원선(2b,5c2)에 의해 유지되어 있고, 전기 접지선도 상호접속된 제1층의 접지선(3b,6a1)과 제2층의 접지선(3b,6a2)를 포함하고, 전기 제1층의 접지선(3a,6a1)은 같은층의 전기 인터블록선을 통과시키기 위해 소망의 개소에서 잘라내져 있고, 전기 접지선(3,6a)의 연속성은 전기 제2층의 접지선(3b,6a2)에 의해 유지되고 있는 것을 특징으로 하는 반도체 접적회로.
  8. 제7항에 있어서 전기회로 블록(25-29)는 실질적으로 동일한 크기의 복수의 매트영역(A-T)에 분할되어 있고, 전기 인터블록선(7)은 전기매트(A-T)간을 상호접속하는 인터매트선을 포함하는 것을 특징으로 하는 반도체 집적회로.
  9. 반도체칩(1)과 전기 반도체칩(1)에 형성된 기능이 서로 다른 복수의 회로블록(25-29)와, 전기회로블록(25-29)에 전력을 공급하기 위한 전원선(2,5c) 및 접지선(3,6a)와 전기회로 블록(25-29)간을 상호접속하는 인터블록선(7)을 갖추고, 전기 인터블록선(7)은 제1층의 인터블록선(7b)와 제2층의 인터블록선(7b)를 포함하고, 전기 전원선은 상호접속된 제1층의 전원선(2b,5c2) 및 제3층의 전원선(2c,5c3)를 포함하고, 전기 제1층의 전원선(2a,5c1)은 전기 제1층의 인터블록선(7a)를 통과시키기 위해 소망의 개소에서 잘라내져있고, 전기 제2층의 전원선(2b,6c2)는 전기 제2층의 인터블록선(7b)를 통과시키기 위해 소망의 개소에서 잘라내져 있고, 전기 접지선(3,6a)도 상호접속된 제1층의 접지선(3a,6a1) 제2층의 접지선(3b,6a2) 및 제3층의 접지선(3c,5c3)을 포함하고, 전기 제1층의 접지선(3a,6a1)은 전기 제1층의 인터블록선(7a)를 통과시키기 위해 소망의 개소에서 잘라내져 있고, 전기 제2층의 전원선(3a,6a2)는 전기 제2층의 인터블록선(7b)를 통과시키기 위해 소망의 개소에서 잘라내져 있으며, 그것에 의해 전기 인터블록선(7)의 2계층 전기전원선(2,5c) 및 전기 접지선(3,6a)의 영역내에서 가능하도록 되어있는 것을 특징으로 하는 반도체 집적회로.
  10. 제9항에 있어서 전기회로 블록(25-29)는 실질적으로 동일한 크기의 복수의 매트영역(A-T)에 분할되어 있고, 전기 인터블록선(7)은 전기매트(A-T)간을 상호 접속하는 인터매트선을 포함하는 것을 특징으로 하는 반도체 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890011249A 1988-08-12 1989-08-05 반도체 집적회로 KR920005863B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP63202199A JPH0628286B2 (ja) 1988-08-12 1988-08-12 リニア半導体集積回路
JP63-202199 1988-08-12
JP63235829A JP2752098B2 (ja) 1988-09-20 1988-09-20 半導体集積回路
JP63-235829 1988-09-20

Publications (2)

Publication Number Publication Date
KR900004000A true KR900004000A (ko) 1990-03-27
KR920005863B1 KR920005863B1 (ko) 1992-07-23

Family

ID=26513234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890011249A KR920005863B1 (ko) 1988-08-12 1989-08-05 반도체 집적회로

Country Status (4)

Country Link
US (1) US5160997A (ko)
EP (1) EP0354512B1 (ko)
KR (1) KR920005863B1 (ko)
DE (1) DE68929104T2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3027990B2 (ja) * 1991-03-18 2000-04-04 富士通株式会社 半導体装置の製造方法
JPH05136125A (ja) * 1991-11-14 1993-06-01 Hitachi Ltd クロツク配線及びクロツク配線を有する半導体集積回路装置
IT1272933B (it) * 1994-01-28 1997-07-01 Fujitsu Ltd Dispositivo a circuito integrato di semiconduttore
JPH09232435A (ja) * 1996-02-22 1997-09-05 Oki Electric Ind Co Ltd 半導体集積回路
US5748547A (en) * 1996-05-24 1998-05-05 Shau; Jeng-Jye High performance semiconductor memory devices having multiple dimension bit lines
US5811882A (en) * 1996-09-24 1998-09-22 Philips Electronics North America Corporation On-chip shielding coaxial conductors for mixed-signal IC
JP3501620B2 (ja) * 1997-05-26 2004-03-02 株式会社 沖マイクロデザイン 半導体集積回路
US6584596B2 (en) 2001-09-24 2003-06-24 International Business Machines Corporation Method of designing a voltage partitioned solder-bump package
US6657285B1 (en) * 2002-07-08 2003-12-02 Alcor Micro, Corp. Semiconductor anti-interference band for integrated circuit
JP4141881B2 (ja) * 2003-04-04 2008-08-27 シャープ株式会社 集積回路
JP6338045B2 (ja) 2013-10-30 2018-06-06 セイコーエプソン株式会社 物理量検出装置用回路、物理量検出装置、電子機器及び移動体

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3769108A (en) * 1971-12-03 1973-10-30 Bell Telephone Labor Inc Manufacture of beam-crossovers for integrated circuits
US3769180A (en) * 1971-12-29 1973-10-30 O Gedde Process for electrolytically coloring previously anodized aluminum using alternating current
JPS57195480A (en) * 1981-05-26 1982-12-01 Hikozou Katayama Transparent dice
JPS5844743A (ja) * 1981-09-10 1983-03-15 Fujitsu Ltd 半導体集積回路
JPS5844742A (ja) * 1981-09-10 1983-03-15 Fujitsu Ltd 半導体集積回路装置
JPS5984542A (ja) * 1982-11-08 1984-05-16 Nec Corp 高周波半導体集積回路
JPS601843A (ja) * 1983-06-17 1985-01-08 Sanyo Electric Co Ltd 半導体集積回路
JPS6035537A (ja) * 1983-08-08 1985-02-23 Nec Corp 半導体集積回路
JPS6074455A (ja) * 1983-09-29 1985-04-26 Fujitsu Ltd マスタスライス集積回路
JPS60154644A (ja) * 1984-01-25 1985-08-14 Hitachi Ltd 半導体装置
JPS60165752A (ja) * 1984-02-08 1985-08-28 Nec Corp 半導体集積回路
JPS61119060A (ja) * 1984-11-14 1986-06-06 Toshiba Corp 半導体集積回路の信号伝送路
JPS6212147A (ja) * 1985-07-10 1987-01-21 Hitachi Ltd マスタ−スライス方式の半導体装置
JPS6344742A (ja) * 1986-08-12 1988-02-25 Fujitsu Ltd 半導体装置
US5050238A (en) * 1988-07-12 1991-09-17 Sanyo Electric Co., Ltd. Shielded front end receiver circuit with IF amplifier on an IC

Also Published As

Publication number Publication date
EP0354512A2 (en) 1990-02-14
EP0354512B1 (en) 1999-12-01
US5160997A (en) 1992-11-03
DE68929104T2 (de) 2000-07-13
DE68929104D1 (de) 2000-01-05
EP0354512A3 (en) 1991-08-14
KR920005863B1 (ko) 1992-07-23

Similar Documents

Publication Publication Date Title
US3670208A (en) Microelectronic package, buss strip and printed circuit base assembly
KR900002446A (ko) 반도체 집적회로
GB2009516B (en) Substrate for interconnecting electronic integrated circuit which is provided with a repair arrangement
JPS6437032A (en) Bendable lead frame assembly of integrated circuit and integrated circuit package
KR900004000A (ko) 반도체 집적회로
EP0817548A4 (en) PRINTED CIRCUIT BOARD AND METHOD FOR THE PRODUCTION THEREOF
EP0570709A2 (en) Integrated circuit comprising shield lives
MY126129A (en) Embedded capacitor assembly in a package
EP0110285A3 (en) Interconnection of integrated circuits
MY116347A (en) Electronic package with multilevel connections
KR880011910A (ko) 수지봉합형 집적회로장치
JPS6450443A (en) Semiconductor device
DE69028504D1 (de) Elektrisch leitfähige Schicht für elektrische Vorrichtungen
EP0489177A4 (en) Semiconductor device and method of manufacturing the same
KR890004432A (ko) 반도체 장치
DE3576611D1 (de) Elektrische duennschichtverbindungen fuer integrierte schaltungen.
DE3866114D1 (de) Zentralelektrik fuer kraftfahrzeuge.
GB2137807B (en) A semiconductor component and method of manufacture
DE69028613T2 (de) Elektrisch leitfähige Schicht für elektrische Vorrichtungen
KR910019209A (ko) 반도체 집적회로 장치
EP1069615A3 (en) Semiconductor device
EP0394722A3 (en) Multilevel metallization for vlsi and method for forming the same
EP0166401A2 (en) Circuit module
KR20020050713A (ko) 편평한 가요성 회로 상호접속물
EP0394878B1 (en) Semiconductor device having multi-layered wiring structure

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080701

Year of fee payment: 17

EXPY Expiration of term