KR900003255B1 - 단결정막의 제조 방법 - Google Patents

단결정막의 제조 방법 Download PDF

Info

Publication number
KR900003255B1
KR900003255B1 KR8204472A KR820004472A KR900003255B1 KR 900003255 B1 KR900003255 B1 KR 900003255B1 KR 8204472 A KR8204472 A KR 8204472A KR 820004472 A KR820004472 A KR 820004472A KR 900003255 B1 KR900003255 B1 KR 900003255B1
Authority
KR
South Korea
Prior art keywords
film
polycrystalline
single crystal
laser
substrate
Prior art date
Application number
KR8204472A
Other languages
English (en)
Other versions
KR840002159A (ko
Inventor
마사오 다무라
나오쯔구 요시무라
노부요시 나쯔아끼
마사노부 미야오
마꼬도 오구라
히데오 가꾸낭
다가시 도꾸야마
Original Assignee
미쓰다 가쓰시게
가부시기가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰다 가쓰시게, 가부시기가이샤 히다찌세이사꾸쇼 filed Critical 미쓰다 가쓰시게
Publication of KR840002159A publication Critical patent/KR840002159A/ko
Application granted granted Critical
Publication of KR900003255B1 publication Critical patent/KR900003255B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/903—Dendrite or web or cage technique
    • Y10S117/904—Laser beam
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/905—Electron beam
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/003—Anneal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/09—Laser anneal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/123—Polycrystalline diffuse anneal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/969—Simultaneous formation of monocrystalline and polycrystalline regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

내용 없음.

Description

단결정막의 제조 방법
제 1 도 a 및 제 1 도 b는 종래의 단결정막 제조 방법을 설명하기 위한 모형도.
제 2 도, 제 3 도 a 및 제 3 도 b는 본 발명의 실시예를 설명하기 위한 단면도.
본 발명은 단결정막의 제조에 관한 것이고, 좀더 자세히 말하면 반도체 단결정 기판상에 형성되어진 절연막상에 반도체 단결정막의 선택적으로 제조하는 방법에 관한 것이다. 지금까지는 레이저 광(laser 光) 또는 전자선(電子線)을 사용하여 절연막상에 단결정막을 형성시키는 몇가지 방법이 제안되어 있다.
제 1의 방법은 제 1 도 a에 표시된 바와같이 SiO2등의 절연물 1의 표면에 凹을 형성한 후, 비정질(非晶質)실리콘막 2를 피착(被着)하고, 레이저를 조사(照射)하여 비정질 실리콘을 단결정화하는 것이다. 이와같이 하면, 비정질 실리콘막 2중에서 凹부내에 피착된 부분이 우선 단결정화되고 계속하여 다른 부분도 점차 단결정화된다고 말하고 있다.
그러나, 이 방법은 절연물상에 구(溝)의 형성등 공정의 제어가 곤란한 것 뿐 아니라 형성되는 단결정막의 특성도 불충분하기 때문에 실용화하기는 적합하지 아니하였다.
제 2의 방법은 제 1 도 b에 표시된 바와같이 절연물 1의 표면의 소정의 영역(領域)상에 비정질 실리콘막 2을 피착하고 레이저를 조사함으로 인하여 비정질 실리콘막 2의 단결정화를 하는 것이다. 이 방법에 의하여 단결정화 되는 것은 근소한 수 ㎛×10㎛ 정도의 도상(島狀)의 실리콘 막만을 얻을 수 있지만 양호한 결정방위(結晶方位)의 무결함층을 얻을 수가 있다.
그러나, 이 방법은 레이저의 조사에 의하여 도상의 비정질 실리콘막이 용해하면 형성이 부스러지는 큰 문제가 있다.
이와같은 레이저 조사에 의한 형성의 부스러짐을 방지하기 위하여 섬상의 비정질 실리콘막을 SiO2막으로 둘러싸(圖)는 방법등이 제안되어 있지만 이 공정이 대단히 복잡하게 되어 실용화 하기는 곤란하였었다.
본 발명의 목적은 상술한 종래의 문제를 해결하고, 절연막상에 피착된 비정질 또는 다결정 실리콘막을 용이하게 단결정화 할 수 있는 방법을 얻고자 하는 것이다.
본 발명의 또다른 목적은 단결정 기판 표면과 그 위에 절연막상에 연속하여 피착되어 있는 비절질 또는 다결정 실리콘막중에 절연막상에 피착되어 있는 부분만을 선택적으로 단결정화할 수 있는 단결정 박막의 제조방법을 얻고자 하는 것이다.
상기의 목적을 달성하기 위하여 본 발명은 반도체 단결정 기판과 절연막상에 연속하여 피착되어 있는 다결정 또는 비정질 반도체막상에 임계(臨界) 에너지에서 조금 낮은 에너지 강도의 레이저를 조사함으로 인하여 상기 다결정 또는 비정질 반도체층의 상기 절연막상에 피착되어 있는 부분만을 선택적으로 단결정화 하는 것이다.
제 2 도에 표시한 것과 같이 단결정 실리콘 기판 3의 표면의 소망부분(所望部分)상에 절연막으로서 한예를 들면 SiO2막 4를 피착한 후 다결정(비정질도 무방함)실리콘막 5를 전면에 피착한다.
임계치(臨界値)이상의 강도인 펄스 레이저 또는 CW 레이저를 조사하여 상기 다결정 실리콘막 5를 용해시키면 상기 다결정 실리콘막중의 단결정 실리콘 기판 3에 접속되어 있는 부분의 액상(液相)에피택셜(epitaxial) 성장에 따라 단결정화하고 다음에 이 단결정 영역이 횡방향에 연장되어 성장하여 그 결과 절연막 4상층 부분도 단결정화된다.
이 방법은 단결정 기판 표면가 절연막의 상층이 연속된 단결정막을 형성할 수가 있어 대단히 좋은 방법이지만 절연막 상층의 다결정 또는 비정질 실리콘막을 선택적으로 단결정화하여 단결정 기판상에 피착되어 있는 부분은 그대로 단결정화 하지 않고 다결정 또는 비정질 그대로 남을 수가 있으며, 실용상 대단히 유익한 것이 명백한 것이다.
본 발명은 상술한 방법과 같이 먼저 단결정 기판 3의 표면의 소망 부분상층에 절연막막 4를 피착하고 그 위에 다결정 또는 비정질 실리콘막 5를 전면에 피착한다.
다음에 상술한 다결정 또는 비정질 실리콘막에 레이저광을 조사한다. 이때의 레이저광의 에너지 강도는 상기 임계치보다 조금 낮게 한다. 이와같이 하면, 다결정 또는 비정질 실리콘막 5중에서 단결정 기판 3과 직접 접촉하고 있는 부분은 용해하지 않고 다결정 또는 비정질 상태가 그대로 보전되지만 절연막 3상층에 피착된 부분은 용해가 된다. 즉, 단결정 실리콘 기판의 열전도율은 1.45×10-2이기 때문에 다결정 또는 비정질 실리콘막 5가 직접 접촉하고 있으면 레이저 조사에 따라서 가열되어도 열은 기판을 통하여 분산되기 때문에 온도 상승은 억제되고 용해가 생기지 않는다.
그러나, 절연막(SiO2)의 열전도율은 1.3×10-2로서 기판보다 적기 때문에 열에 분산은 적고 용해가 생긴 이와같이 가판과 직접 접촉되어 있는 부분은 용해하지 않고 절연막상층의 부분만 용해되기 때문에 절연막상의 다결정 또는 비정질 실리콘막만이 선택적으로 단결정화되어 레이저 조사의 조건을 적당히 선정하는 것으로 인하여 립계(粒界)가 없는 균일한 단결정막을 얻을 수가 있는 것이다.
이 단결정화를 상기 절연막 상층의 도상 다결정 실리콘의 단결정화(제 1 도 b참조)일때와 비교하면, 본 발명은 가열 및 냉각시에 절연막 단부에서의 찌그러짐(shear stress)이 단결정형성에 유효하게 작용하여 좀더 양호한 단결정을 얻을 수 있다고 생각된다.
또, 상기 제 1 도 b에 표시된 바와같이 절연막상에 도상의 다결정 실리콘막을 피착하여 단결정화 할때는 레이저 조사에 따라 다결정 또는 비정질 실리콘막의 형상에 부스러지는 큰문제가 있었지만 본 발명에 있어서는 연속하여 피착된 다결정 또는 비정질 실리콘막의 소망 부분을 선택적으로 단결정화하고 있는 것임으로 이와같은 형상의 부스러지는 염려가 전혀 없는 것이다.
본 발명에 따르면, 제 3 도 a에 표시한 바와같이 단결정 기판 3상층에는 다결정 또는 비정질 실리콘막 5가 그대로 남아있고 절연막 4상층만이 단결정 실리콘 5'가 선택적으로 형성된다.
제 3 도 a에 표시된 구조의 것도 각종 용도에 사용되지만 다결정 또는 비결정 실리콘은 단결정 실리콘에 비하여 용해도가 대단히 크기 때문에 선택성이 높은 에칭액을 사용한 에칭을 하는 것에 의하여 제 3 도 b에 표시한 것과 같이 다결정 또는 비정질 실리콘막 5를 선택적으로 제거하고 단결정 실리콘막 5'만남(殘)게 할 수가 있는 것이다.
본 발명에 있어서 펄스 레이저 또는 CW (연속 발진) 레이저의 어떠한 것도 사용이 가능하지만 조사되는 에너지 강도가 소정 범위내에 있는 것이 필요하다. 에너지 강도가 과대하게 크면 절연막 상층만이 아니고, 단결정 기판상의 다결정 또는 비정질 실리콘도 용해하여 단결정화하여 버린다.
또 조사레이저광의 에너지 강도가 과소하면, 절연막상(上)의 다결정 또는 비정질 실리콘막도 용해하지 않고 단결정막을 얻을 수가 없는 것이다.
본 발명에 있어서 적당한 레이저광의 에너지 밀도의 범위는 단결정화할 다결정 또는 비정질 실리콘막의 막 두께에 따라 약간 상위하고, 막의 두께가 크게 되면, 크게 될수록 큰 에너지 밀도가 필요하게 된다. 예를 들면, 상기 막의 두께가 약 300~500nm일때에는 Q스위치를 통한 펄스 레이저(루비)에 있어서는 약 1.2J/㎠, 빔경(經)50㎛의 CW아르곤 레이저에 있어서는 약 7W, 상기 막두께가 약 500~700nm일때에는 Q 스위치를 통한 펄스 루비 레이저에 있어서는 약 1.5J/㎠, 빔경 50㎛의 CW 아르곤 레이저에 있어서는 약 8~9W, 상기 막 두께가 약 700nm~1㎛일때에는 Q스위치를 통한 펄스루비 레이저에서는 약 2J/㎠, 빔경 50㎛의 CW 아르곤 레이저에 있어서는 약 10W로 하면 좋은 결과를 얻을 수가 있다. 또, 두께가 100nm일때에 적합한 같은 빔경을 가지는 CW 아르곤레이저의 강도는 약 5W이며 Q스위치를 통한 펄스 레이저 일때에는 약 1J/㎠이다. 이것들의 에너지 강도는 보다 약 ±10% 정도의 증감하여도 양호한 결과를 얻을 수가 있다. 또, 레이저광의 빔경 및 주사속도를 변화시키는 것에 의하여도 조사에 사용하는 레이저광의 에너지는 대단히 큰 범위로 변화시킬 수 있는 것은 물론이다.
본 발명에 있어서 조사에 사용되는 레이저광은 상기의 Q스위치를 통한 루비 레이저 또는 CW 아르곤 레이저만이고, 다른 각종의 레이저를 사용할 수가 있다. 이때 각 레이저의 파장에 따라 좋은 조사 강도 범위가 약간 상위함으로 사용하는 레이저의 종류에 대응하여 조사강도를 적당히 조절한다. 그러나, 가장 많이 사용되는 레이저의 일종인 YAG 레이저 일때는 좋은 결과를 얻을 수 있는 조사광 강도 범위는 상기 루비 레이저일때와 거의 동일하다.
단결정으로할 상기 다결정 또는 비정질 실리콘막이 너무 얇은(薄) 대에는 생산된 단결정 실리콘막내에 접합을 가지는 반도체 소자을 형성하는 것이 곤란하게 되고 반대로 후막이 너무 크면 레이저 조사에 의한 완전한 단결정화가 힘들게 된다.
상기 이유에서 상기 다결정 또는 비정질실리콘막의 막 두께는 실용상 약 100nm~1㎛로 하는 것이 적당하다.
[실시예 1]
도면 제 2 도에서 표시된 바와같이 단결정 실리콘 기판 3(100)면상에 폭 4㎛, 막두께 250㎛의 SiO2막 4를 주지의 열산화법과 포트링 구라피이(photonong graphy) 기술을 사용하여 각각 2㎛의 간격으로 형성한 후, 주지의 CVD 기술을 사용하여 막 두께 약 400nm의 다결정 실리콘막 5를 전면에 형성한다. 연속발진(CW) 아르곤 레이저에 의하여 상기 다결정 실리콘막 5을 전면에 조사하여 상기의 다결정 실리콘막 5중의 SiO2막 4상에 피착되어 있는 부분을 용해하면, 제 3 도 a에 표시된 바와같이 단결정 실리콘 막 5'가 SiO2막 4상에 형성된다.
본 실시예에 있어서는 레이저의 빔경이 약 30㎛일때에는 5~6W, 빔경이 약 20㎛일때에는 3~4W의 에너지 강도를 사용하였지만 보다 양호한 결과를 얻을 수가 있었다. CW레이저를 사용하였을때는 주사속도도 결과에 영향을 주지만 본 실시예에 있어서는 상기 에너지 강도에 대해, 주사속도를 10~25cm/초 하였지만 보다 양호한 결과를 얻을수가 있었고 주사 속도를 이 범위내에 하면, 양호한 결과를 얻을 수 있는 것이 인정되었다.
다음에 불화수소(hydrofluonic acid)1 : 초산(硝酸) 50 : 빙초산(氷醋酸)25의 조성(助成)의 에칭액(液)을 사용하여 에칭을 하면, 이 에칭액에 의한 다결정 실리콘의 에칭 속도는 단결정 실리콘의 에칭속도보다 대단히 크므로 실리콘 기판 3과 직접 접촉하고 있는 다결정 실리콘막 5는 에칭되어 제거되고 제 3 도 b에 표시한 바와같이 절연막 4상의 단결정 실리콘막 5'만 남게 된다. 이때의 에칭에는 에칭액을 사용하는 위트(wet)에 칭만이 아니고 트라이(drt) 에칭을 사용하여도 좋고 같은 결과를 얻을 수가 있다. 또 다결정 실리콘막 대신에 진공증착(眞空蒸着)법, 플라스마(plasma)법등에 의하여 형성된 비정질 실리콘막을 사용하여도 다결정 실리콘을 사용하였을때와 동일한 결과를 얻을 수가 있다. 조사에 사용하는 레이저광은 CW 레이저만이 아니고 루비, 또는 YAG 등의 펄스 레이저를 사용하여도 양호한 결과를 얻을 수가 있지만 펄스 레이저일때에는 조사시간이 극도로 짧기 때문에 조사량의 정확한 제어가 약간 힘들고 실용상은 CW 레이저가 편리하다.
상기 설명은 편의상 레이저광의 조사하였을때의 것을 설명하였지만 레이저광만이 아니고, 선택적으로 막을 가열하여 용해할 수 있는 전자빔을 사용하여도 무방한 것은 물론이다. 또 , 레이저 조사에 따라 단결정화 할 수 있는 절연막상이 반도체막은 실리콘막만이 아니고, 실리콘막이외의 반도체 막에도 사용할 수 있다.
예를들면, 상기 다결정 실리콘막 대신에Ga As 막을 주지의 CVU 또는 분자빔, 에피택셜법등에 의하여 단결정 기판과 SiO2등의 절연막상에 연속하여 미착하고, 연속 발질하는 아르곤레이저의 출력을 적당히 조절하여 전면(全面)에 조사하면 기판상에는 다결정 Ga As 만 남고 절연막 상에는 단결정 Ga As을 형성할 수가 있다. 따라서 예를들면 취소(臭素)1%를 포함하는 메탄놀을 사용하는 등 선택성이 높은 에칭법에 의하여 처리하면, 제 3 도 b에 표시한 실리콘 일때와 같이 다결정 Ga As는 제거되고 절연막상의 단결정 Ga As만이 남는다.
이와같이 하여 실리콘등의 각종 단결정 기판상에 절연막을 통하여 실리콘등, 화합물 반도체의 단결정막을 선택적으로 형성할 수 있음으로 이와같이 하여 얻는 구조체를 사용하여 종래의 불가능하였든 구조의 각종 반도체 장치를 형성할 수 있는 것이다.
또 다결정 또는 비정질 반도체막의 소망하는 부분만을 선택적으로 용해하여 단결정하고 있음으로 제 1 도 b에서 표시한 상기 종래 방법과 같이 생산되는 막의 형상이 부스러지는 염려도 없고 형상의 두께도 정확히 제거할 수가 있는 것이다.
상기 설명은 편의상 절연막으로 SiO2막, 기판으로서 단결정 실리콘을 각각 사용하였을때 한 것이지만 본 발명은 이것들의 한정되지 아니함 것을 말할 나위도 없다. 즉, 절연막으로서는 SiO2막만이 아니고 Al2O3막 Si3N4막 등등의 각종 절연체로 이루어지는 막을 사용할 수도 있다. 기판으로서도 단결정 실리콘만이 아니고 절연막으로 열전도율의 차가 크고, 기계적 강도의 큰 재료를 기판으로 사용할 수가 있다.
상기 설명에서 명백한 것과 같이 본 발명에 의하면 대단히 용이하고, 양호한 단결정 반도체막을 절연막상에 선택적으로 형성할 수 있으므로 종래 볼수 없었던 신규한 구조의 반도체 장치를 형성할 수 있는 것이 가능하여졌으며 얻는 이익도 대단히 큰 것이다.

Claims (8)

  1. 하기 공정으로 되는 단결정 막의 제조방법. (1) 단결정 기판상의 원하는 위치에 개공부를 가지는 절연막을 피착하는 공정, (2) 상기 기판의 노출된 표면과, 상기 절연막을 연속하여 덮어씌운 것과 같은 다결정 또는 비정질 반도체막을 피착하는 공정, (3) 상기 다결정 또는 비정질 반도체막의 전면에 레이저광 또는 전자빔은 조사하고, 상기 다결정 또는 비정질 반도체막의 중, 상기 절연막상에 피착되어 있는 부분을 선택적으로 용해하여 단결정화하는 공정.
  2. 청구 범위 제 1 항에 있어서, 상기 공정(3) 다음에(4), 단결정화되지 않고 남은 상기 다결정 또는 비정질 반도체막을 선택적으로 제거하는 공정이 실행되는 단결정막의 제조방법.
  3. 청구범위 제 1 항 또는 제 2 항에 있어서, 상기 다결정 또는 비정질 반도체막은 실리콘막 또는 화합물 반도체막 단결정막의 제조방법.
  4. 청구 범위 제 1 항 또는 제 2 항에 있어서, 상기 절연막을 SiO2막, Si3N4막 및 Al2O3막으로 되는 군(群)이 선정되는 단결정막의 제조방법.
  5. 청구범위 제 3 항에 있어서, 상기 절연막은 SiO2막, Si3N4막 및 Al2O3막으로 되는 군에서 선정되는 단결정막의 제조방법.
  6. 청구범위 제 3 항 또는 제 5 항에 있어서, 상기 다결정 또는 비정질 실리콘막의 막두께가 100nm~1㎛인 단결정막의 제조방법.
  7. 청구범위 제 6 항에 있어서, 상기 다결정 실리콘막에는 강도가 1~2J/㎠의 Q 스위치를 통한 루비 또는 YAG 펄스 레이저가 조사되는 단결정막의 제조 방법.
  8. 청구범위 제 6 항에 있어서, 상기 다결정 실리콘막에는 강도가 45~7W, 빔 직경이 50㎛의 CW 아르곤 레이저가 되는 단결정막의 제조방법.
KR8204472A 1981-10-09 1982-10-05 단결정막의 제조 방법 KR900003255B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP56160193A JPS5861622A (ja) 1981-10-09 1981-10-09 単結晶薄膜の製造方法
JP56-160193 1981-10-09

Publications (2)

Publication Number Publication Date
KR840002159A KR840002159A (ko) 1984-06-11
KR900003255B1 true KR900003255B1 (ko) 1990-05-12

Family

ID=15709822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR8204472A KR900003255B1 (ko) 1981-10-09 1982-10-05 단결정막의 제조 방법

Country Status (6)

Country Link
US (1) US4498951A (ko)
EP (1) EP0077020B1 (ko)
JP (1) JPS5861622A (ko)
KR (1) KR900003255B1 (ko)
CA (1) CA1203148A (ko)
DE (1) DE3280182D1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5853822A (ja) * 1981-09-25 1983-03-30 Toshiba Corp 積層半導体装置
JPS58130517A (ja) * 1982-01-29 1983-08-04 Hitachi Ltd 単結晶薄膜の製造方法
FR2547954B1 (fr) * 1983-06-21 1985-10-25 Efcis Procede de fabrication de composants semi-conducteurs isoles dans une plaquette semi-conductrice
JPS60117613A (ja) * 1983-11-30 1985-06-25 Fujitsu Ltd 半導体装置の製造方法
FR2566964B1 (fr) * 1984-06-29 1986-11-14 Commissariat Energie Atomique Procede de fabrication de capteurs a effet hall en couches minces
FR2572219B1 (fr) * 1984-10-23 1987-05-29 Efcis Procede de fabrication de circuits integres sur substrat isolant
US4795679A (en) * 1985-05-22 1989-01-03 North American Philips Corporation Monocrystalline silicon layers on substrates
US5753542A (en) * 1985-08-02 1998-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for crystallizing semiconductor material without exposing it to air
JPH07105338B2 (ja) * 1985-08-07 1995-11-13 日本電気株式会社 半導体装置の製造方法
GB2185851A (en) * 1986-01-25 1987-07-29 Plessey Co Plc Method of fabricating an mos transistor
JPS62177909A (ja) * 1986-01-31 1987-08-04 Hitachi Ltd 半導体装置の製造方法
US4849371A (en) * 1986-12-22 1989-07-18 Motorola Inc. Monocrystalline semiconductor buried layers for electrical contacts to semiconductor devices
US4902642A (en) * 1987-08-07 1990-02-20 Texas Instruments, Incorporated Epitaxial process for silicon on insulator structure
DE3816256A1 (de) * 1988-05-11 1989-11-23 Siemens Ag Verfahren zum herstellen einer aus einem ersten halbleitermaterial bestehenden einkristallinen schicht auf einem substrat aus einem andersartigen zweiten halbleitermaterial und verwendung der anordnung zur herstellung von optoelektronischen integrierten schaltungen
EP0542656A1 (en) * 1991-10-31 1993-05-19 International Business Machines Corporation Pattern propagation by blanket illumination of patterned thermal conductors and patterned thermal insulator on a thermal conductor
JPH076960A (ja) * 1993-06-16 1995-01-10 Fuji Electric Co Ltd 多結晶半導体薄膜の生成方法
JP3751329B2 (ja) * 1994-12-06 2006-03-01 コマツ電子金属株式会社 エピタキシャルウェーハの製造方法
JP3573811B2 (ja) * 1994-12-19 2004-10-06 株式会社半導体エネルギー研究所 線状レーザー光の照射方法
JP3778456B2 (ja) * 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
TW517260B (en) * 1999-05-15 2003-01-11 Semiconductor Energy Lab Semiconductor device and method for its fabrication
US6717212B2 (en) * 2001-06-12 2004-04-06 Advanced Micro Devices, Inc. Leaky, thermally conductive insulator material (LTCIM) in semiconductor-on-insulator (SOI) structure
US6555844B1 (en) * 2002-03-21 2003-04-29 Macronix International Co., Ltd. Semiconductor device with minimal short-channel effects and low bit-line resistance
TWI242796B (en) * 2002-09-04 2005-11-01 Canon Kk Substrate and manufacturing method therefor
JP2004103600A (ja) * 2002-09-04 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103855A (ja) * 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103946A (ja) * 2002-09-11 2004-04-02 Canon Inc 基板及びその製造方法
FR2900277B1 (fr) * 2006-04-19 2008-07-11 St Microelectronics Sa Procede de formation d'une portion monocristalline a base de silicium
KR100740124B1 (ko) * 2006-10-13 2007-07-16 삼성에스디아이 주식회사 다결정 실리콘 박막 트랜지스터 및 그 제조방법
JP5742119B2 (ja) * 2010-06-15 2015-07-01 株式会社Ihi 磁性半導体用基板、磁性半導体用基板の製造方法及び磁性半導体用基板の製造装置
JP4948629B2 (ja) * 2010-07-20 2012-06-06 ウシオ電機株式会社 レーザリフトオフ方法
US9413137B2 (en) 2013-03-15 2016-08-09 Nlight, Inc. Pulsed line beam device processing systems using laser diodes
US10226837B2 (en) 2013-03-15 2019-03-12 Nlight, Inc. Thermal processing with line beams
US10466494B2 (en) 2015-12-18 2019-11-05 Nlight, Inc. Reverse interleaving for laser line generators

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4174217A (en) * 1974-08-02 1979-11-13 Rca Corporation Method for making semiconductor structure
JPS5268897A (en) * 1975-12-06 1977-06-08 Sony Corp Etching of silicon dioxide film
JPS55115341A (en) * 1979-02-28 1980-09-05 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
DE3071489D1 (en) * 1979-11-29 1986-04-17 Vlsi Technology Res Ass Method of manufacturing a semiconductor device with a schottky junction
JPS5680126A (en) * 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Formation of monocrystalline semiconductor
JPS5688317A (en) * 1979-12-20 1981-07-17 Fujitsu Ltd Manufacture of semiconductor device
US4269631A (en) * 1980-01-14 1981-05-26 International Business Machines Corporation Selective epitaxy method using laser annealing for making filamentary transistors
JPS56126914A (en) * 1980-03-11 1981-10-05 Fujitsu Ltd Manufacture of semiconductor device
JPS56144577A (en) * 1980-04-10 1981-11-10 Fujitsu Ltd Production of semiconductor device
US4323417A (en) * 1980-05-06 1982-04-06 Texas Instruments Incorporated Method of producing monocrystal on insulator
US4385937A (en) * 1980-05-20 1983-05-31 Tokyo Shibaura Denki Kabushiki Kaisha Regrowing selectively formed ion amorphosized regions by thermal gradient
US4308078A (en) * 1980-06-06 1981-12-29 Cook Melvin S Method of producing single-crystal semiconductor films by laser treatment
US4330363A (en) * 1980-08-28 1982-05-18 Xerox Corporation Thermal gradient control for enhanced laser induced crystallization of predefined semiconductor areas

Also Published As

Publication number Publication date
EP0077020A2 (en) 1983-04-20
EP0077020A3 (en) 1985-11-13
CA1203148A (en) 1986-04-15
EP0077020B1 (en) 1990-05-23
US4498951A (en) 1985-02-12
JPS5861622A (ja) 1983-04-12
KR840002159A (ko) 1984-06-11
DE3280182D1 (de) 1990-06-28

Similar Documents

Publication Publication Date Title
KR900003255B1 (ko) 단결정막의 제조 방법
US4323417A (en) Method of producing monocrystal on insulator
US4371421A (en) Lateral epitaxial growth by seeded solidification
US4670088A (en) Lateral epitaxial growth by seeded solidification
US4751193A (en) Method of making SOI recrystallized layers by short spatially uniform light pulses
EP0235819B1 (en) Process for producing single crystal semiconductor layer
EP0127323B1 (en) A process for producing a single crystal semiconductor island on an insulator
JPH0732124B2 (ja) 半導体装置の製造方法
JPS62206816A (ja) 半導体結晶層の製造方法
WO1982003639A1 (en) Lateral epitaxial growth by seeded solidification
US4801351A (en) Method of manufacturing monocrystalline thin-film
JPS6147627A (ja) 半導体装置の製造方法
JP2898360B2 (ja) 半導体膜の製造方法
Tamura et al. Laser-Induced Lateral, Vertically-Seeded Epitaxial Regrowth of Deposited Si Films over Various SiO2 Patterns
EP0289507A1 (en) Method of forming single crystal silicon using spe seed and laser crystallization
JPS58139423A (ja) ラテラルエピタキシヤル成長法
Givargizov et al. Defect engineering in SOI films prepared by zone-melting recrystallization
Minagawa et al. LPE growth of silicon from poly Si/Si structure using CW argon laser
JPH02177534A (ja) 半導体装置の製造方法
JPS5893224A (ja) 半導体単結晶膜の製造方法
JPH0413848B2 (ko)
Celler et al. Lateral epitaxial growth of thick polysilicon films on oxidized 3-inch wafers
Shappir et al. Polycrystalline silicon recrystallization by combined CW laser and furnace heating
JPS5886716A (ja) 単結晶半導体膜形成法
JPH01297814A (ja) 単結晶薄膜の製造方法