KR900001474B1 - 정전압 발생회로 - Google Patents

정전압 발생회로 Download PDF

Info

Publication number
KR900001474B1
KR900001474B1 KR1019850007141A KR850007141A KR900001474B1 KR 900001474 B1 KR900001474 B1 KR 900001474B1 KR 1019850007141 A KR1019850007141 A KR 1019850007141A KR 850007141 A KR850007141 A KR 850007141A KR 900001474 B1 KR900001474 B1 KR 900001474B1
Authority
KR
South Korea
Prior art keywords
power supply
field effect
potential
effect transistor
insulated gate
Prior art date
Application number
KR1019850007141A
Other languages
English (en)
Other versions
KR860007754A (ko
Inventor
다 요오이찌 도비
Original Assignee
미쓰비시뎅기 가부시끼가이샤
시기 모리야
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시뎅기 가부시끼가이샤, 시기 모리야 filed Critical 미쓰비시뎅기 가부시끼가이샤
Publication of KR860007754A publication Critical patent/KR860007754A/ko
Application granted granted Critical
Publication of KR900001474B1 publication Critical patent/KR900001474B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is ac
    • G05F1/14—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using tap transformers or tap changing inductors as final control devices
    • G05F1/16—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using tap transformers or tap changing inductors as final control devices combined with discharge tubes or semiconductor devices
    • G05F1/20—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using tap transformers or tap changing inductors as final control devices combined with discharge tubes or semiconductor devices semiconductor devices only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dram (AREA)
  • Dc-Dc Converters (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

내용 없음.

Description

정전압 발생회로
제1도는 본 발명의 일 실시예를 도시한 회로도.
제2도는 본 발명의 다른 실시예를 도시한 회로도.
제3도는 본 발명의 다른 실시예를 도시한 회로도.
제4도는 본 발명의 다른 실시예를 도시한 회로도.
제5도는 종래의 정전압발생회로를 도시한 회로도.
제6도는 종래의 정전압발생회로의 다른 예를 도시한 회로도.
* 도면의 주요부분에 대한 부호의 설명
1,11,31 : 제1의 전원단자 2,12,43 : 출력단자
5,15 : 출력전압안정화콘덴서
16a∼16n,38,41,44a∼44n,33',37' : N형 MOS트랜지스터
35,42,34',40' : P형 MOS형 트랜지스터.
본 발명은 정전압발생회로에 관한 것으로 특히 절연게이트형 전계효과 트랜지스터(이하 MOS트랜지스터)를 사용하므로서 소비전력을 작게하고 잡음의 영향을 배제할 수가 있는 반도체집적회로의 정전압발생회로에 관한 것이다.
제5도는 종래의 정전압발생회로의 일예를 예시한 회로도이다.
우선 제5도에 도시된 종래의 정전압발생회로의 구성에 대하여 설명한다.
도면에 있어서 전원단자(1)에는 일정전압이 인가되어 전원단자(1)와 접지와의 사이에는 저항치(R3)의 저항(3)과 저항치(R4)의 저항(4)이 직렬 접속되었다.
또한 저항(3)과 저항(4)의 접속점(2)은 이 정전압 발생회로의 출력전압이 출력되는 출력단자로 되어 있고 이 출력단자(2)와 접지와의 사이에는 출력단자(2)에서의 출력전압을 안정화하기 위한 디커플링용량으로서 큰덴서(5)가 접속되었다.
다음은 제5도에 도시한 종래의 정전압발생회로의 동작에 대하여 설명한다.
제5도에 있이서 출력단자(2)의 출력전압은 전원단자(1)의 전원전압과 저항(3) 및 저항(4)의 저항치에 의하여 결정된다.
즉 전원단자(1)의 전원전압을 V로 하고 출력단자(2)의 출력전압을 V2로 하면 V2는 다음식으로 표시된다.
Figure kpo00001
따라서 출력전압(V2)은 전원전압(V)이 변동되면 그것에 복수되어 변동됨을 알 수 있다.
따라서 제5도에 도시한 정전압발생회로는 예를 들어 다이나믹형 랜덤액세스메모리의 센스앰프회로의 기준 전압원등 출력전압이 전원전압에 따라 변동할 필요가 있는 전압원으로서 이용되고 있다.
제6도는 종래의 정전압발생회로의 다른예를 도시한 회로도이다.
다음은 제6도에 도시한 종래의 정전압발생회로의 구성에 대하여 설명한다.
도면에 있어서 전원단자(11)에는 일정전압이 인가되어 전원단자(11)와 접지와의 사이에는 저항(13)과 n개의 N형 MOS트랜지스터(16a∼16n)가 직렬로 접속되어 있다.
그리고 각각의 N형 MOS형 트랜지스터는 그 드레인전극과 게이트전극이 접속되어 있고 그 최소치전압을 VTHN로 한다.
그리고 저항(13)과 N형 MOS트랜지스터(16a)의 드레인전극과의 접속점(12), 즉 출력단자(12)와 접지와의 사이에는 출력단자(12)에서의 출력전압을 안정화하기 위한 디커플링용량으로하여 콘덴서(15)가 접속되어 있다.
다음은 제6도에 도시된 종래의 정전압발생회로의 동작에 대하여 설명한다.
제6도에 있어서 저항(13)의 저항치를 N형 MOS트랜지스터(16a∼16n)의 온저항치에 비교하여 높게 설정하면 출력단자(12)에 있어서의, 출력전압(V12)은 다음식으로 표현된다.
Figure kpo00002
따라서 출력전압(V12)은 전원단자(11)의 전원 전압의 변동에 관계없이 일정한 값을 보유하고 있다.
따라서 제6도에 도시한 정전압발생회로는 예를 들면 TTL레벨에서 MOS레벨에 변환할때의 MOS측의 차동증폭회로의 기준전압원등 출력전압이 전원전압에 의존되지 않는 전압원으로서 사용되고 있다.
제5도에서 도시한 정전압발생회로에 있어서는 저항(3)(4)을 개재하고 제6도에 도시한 정전압 발생회로에 있어서는 저항(13)과 N형 MOS트랜지스터(16a∼16n)을 개
그러나 이들의 저항의 값을 크게하면 출력전압이 집적회로의 동작시에 발생하는 잡음에 의한 영향을 받기 쉽게 되기 때문에 제5도의 콘덴서(5) 및 제6도의 콘덴서(15)와같은 통상 수 10PF∼수 100PF의 디커플링용량을 각각 출력단자에 접속하고 출력전압의 안정화를 도모하여야하고 이같은 용량을 부가하기 위하여서는 도모하여야하고 이같은 용량을 부가하기 위하여서는 반도체칩상에 비교적 큰 면적을 확보하여야만한다는 문제점이 있다.
더우기 이들의 정전압발생회로가 이용되는 다이나믹형 랜덤액세스메모리에 있어서는 일반적으로 4.5V에서 5.5V의 사이에서 전원전압의 상승하강을 반복하는 전원전압변동시험이 실시되고 있지만 이와 같은 시험에 대하여 종래의 정전압발생회로에서는 저항치 및 안정화용량이 크기때문에 전원전압의 변동에 대하여 정전압발생회로의 출력전압의 추수성이 높고 출력전압이 소정치가 될때까지 기다려야하며 따라서 시험시간이 길어지는 문제점이 있다.
그러기때문에 본 발명이 주된 목적은 상술한 문제점을 해소하고 정전압발생회로의 출력단에 MOS트랜지스터를 상보적으로 조합하여 사용하고 다시 이들의 MOS트랜지스터를 온상태와 오프상태와의 경계상태에서 동작시켜서 정전압발생회로의 출력에 발생하는 잡음전압을 고속으로 억제하므로서 소비전력을 작게 유지하면서 잡음의 영향을 배재할 수 있는 정전압발생회로를 제공하는 것이다.
본 발명에 의한 정전압발생회로는 제1의 전원단자와 제2의 전원단자와의 사이에
본 발명에 있어서는 정전압발생회로의 출력단의 상보적으로 조합된 제1 및 제2의 극성의 MOS트랜지스터가 온, 오프의 경계상태에서 동작하기 때문에 정전압발생회로의 출력에 생긴 프러스, 마이너스의 잡음전압은 MOS트랜지스터의 일방이 도통하므로서 고속으로 억지된다.
제1도는 본 발명의 일실시예를 도시한 회로도이다.
제1도에 도시한 본 발명의 일 실시예의 구성에 대하여 설명한다.
제1도에 있어서 제1도의 전원단자(31)에는 일정전압이 인가되어 제1의 전원단자(31)와 제2의 전원단자로서의 접지와의 사이에 저항치(R33)의 저항(33)과 저항치(R34)의 저항(34)이 직렬로 접속되었다.
또한 저항(33)과 저항(34)과의 접속점(32)은 P형 MOS트랜지스터(35)의 게이트전극에 접속되고 다시 P형 MOS트랜지스터(35)의 소오스전극은 접속점(36), 저항(37)을 통하여 제1의 전원단자(31)에 접속되며 또한 그 드레인전극은 접지되어 있다.
또 접속점(32)은 N형 MOS트랜지스터(38)의 게이트 전극에도 접속하고 다시 N
더우기 접속점(36)은 N형 MOS트랜지스터(41)의 게이트전극에 접속되고 N형 MOS트랜지스터(41)의 드레인전극은 제1의 전원단자(31)에 접속되어 있다.
또한 접속점(39)은 P형 MOS트랜지스터(42)에 게이트전극에 접속되고 P형 MOS트랜지스터(42)의 드레인 전극은 접지되어 있다.
그리고 N형 MOS트랜지스터(41)의 소오스전극과 P형 MOS트랜지스터(42)의, 소오스전극이 접속되어 출력단자(43)를 형성하고 있다.
다음에서 제1도에 도시한 본 발명의 일 실시예의 동작에 대하여 설명한다.
제1도에 있어서 접속점(32)의 전압은 전원단자(31)의 전원전압과 저항(33) 및 저항(34)의 저항치에 의해 결정된다.
즉 전원단자(31)의 전원전압을 V로 하고 접속점(32)의 전압을 V32로 하면 V32는 다음식으로 표시된다.
Figure kpo00003
여기에서 저항(33)(34)은 출력단자(43)에서 전기적으로 절연되었고 출력단자(43)에 발생하는 잡음의 영향을 받지않기때문에 고저항치로 설정할 수 있고 따라서 저항(33)(34)을 통하여 흐르는 직류전류를 적게할 수 있는 것이다.
다음은 저항(37)의 저항치를 P형 MOS트랜지스터(35)의 온저항치의 100배 이상으로 설정하고 P형 MOS트랜지스터(35)의 최소치전압을 VTHP로 하면 P형 MOS트랜지82 36
Figure kpo00004
즉 접속점(36)의 전압은 P형 MOS트랜지스터(35)의 게이트전위에 그 최소치전압의 절대치분의 프러스된 값이된다.
한편 저항(40)의 저항치를 N형 MOS트랜지스터(38)의 온저항치의 100배이상으로 설정하고 N형 MOS트랜지스터(38)의 최소치전압을 VTHN라고 하면 N형 MOS트랜지스터(38)의 게이트전극에 접속점(32)의 전압(V32)이 인가될 경우에 N형 MOS트랜지스터(38)의 소오스전극, 즉 접속점(39)의 전압(V39)은 다음과 같이 표시된다.
Figure kpo00005
즉,접속점(39)의 전압은 N형 MOS트랜지스터(38)의 게이트전위에서 그 최소치전이만큼 저하된 값이된다.
다음에 N형 MOS트랜지스터(41)의 게이트전극에는 접속점(36)의 전압(V36)이 인가되고 P형 MOS트랜지스터(42)의 게이트전극에는 접속점(39)의 전압(V39)이 인가되어있다.
여기에서 설명의 형편상 N형 MOS트랜지스터(41)와 P형 MOS트랜지스터(42)와는 출력단자(43)에서 개방된 것으로 가정한다.
이 경우 N형 MOS트랜지스터(41)의 소오스전위(V43')는 게이트전위(V36)에서 그 최소치전압만큼 저하된 값이 되므로 V43'는 다음과 같이 표시된다.
Figure kpo00006
한편 P형 MOS트랜지스터(42)는 그 소오스전위(V43＂)가 그 게이트전위(V39)에 그 최소치전압의 절대치분을 프라스한 값 이상이 되지 않으면 도통하지 않기때문에 다음과 같이 표시된다.
Figure kpo00007
따라서(6) 및 (7)식에서
Figure kpo00008
이 되며 이 (8)식은 출력단자(43)를 접속하여도 전류가 흐르지 않고 출력단자(43)에서의 전압이 V32+｜VTHP｜-VTHN으로서 일정한 값으로 유지된다는 것을 뜻하는 것이다.
상술한 상태에 있어서는 N형 MOS트랜지스터(41)와 P형 MOS트랜지스터(42)와는 각기 온 상태와 오프상태와의 경계상태에서 동작하고 있고 가령 출력단자(43)에 프러스의 잡음전압이 생긴 경우에는 N형 MOS트랜지스터(42)가 도통하고 또는 마이너스의 잡음 전압이 생긴 경우에는 N형 MOS 트랜지스터(41)가 도통하여 발생한 잡음전압을 소멸시키게 동작한다.
더우기 (8)식에서 명백한 바와 같이 출력단자(43)에서의 출력전압은 접속점(32)
따라서 정전압발생회로의 출력단을 구성하는 N형 MOS트랜지스터(41) 및 P형 MOS트랜지스터(42)의 온저항치를 무제한으로 저하시키는 것이 가능하며 이것에 의하여 출력단자(43)의 출력전압에 잡음전압이 발생된때의 정전압 발생회로의 출력임피던스를 작게할 수 있고 따라서 출력전압에 생기는 잡음전압을 신속하게 취소하는 것이 가능하게 된다.
다시 제2도는 본 발명의 다른 실시예를 표시한 회로도이고 제2도에 도시된 회로는 다음의 것을 제외하고는 제1도에서 도시한 회로와 동일하다.
즉 제1도의 저항(34) 대신 접속점(32)과 접지와의 사이에 n개의 N형 MOS트랜지스터(44a∼44n)가 직렬로 접속되어 있다.
제2도에 있어서 전원단자(31)와 저항(33)과 N형 MOS트랜지스터(44a∼44n)에 의하여 구성되는 회로는 제6도에 도시된 종래의 정전압발생회로에 상당하고 접속점(32)에서 전원단자(31)의 전원전압과는 관계없이 일정의 전압(V32)이 생기고 있다.
즉 저항(33)의 저항치를 N형 MOS트랜지스터(44a∼44n)의 온저항치의 100배정도의 설정하므로서 접속점(32)의 전압(V32)은 다음과 같이 표시된다.
Figure kpo00009
접속점(32)에서 후단의 회로동작은 제1도에 도시한 회로와 동일하고 따라서 출력단자(43)에서 출력전압(V43)은 다음과 같이 표시된다.
Figure kpo00010
더욱 제3도는 본 발명의 다른 실시예를 도시한 회로도이고 제3도에 도시한 회로는 다음점을 제외하고는 제1도에 도시한 회로와 동일하다.
즉 제1도에 도시된 실시예에 있어서는 N형 MOS트랜지스터(41) 및 P형 MOS트랜지스터(42)의 쌍방이 온상태와 오프상태와의 경계점에서 동작하고 있지만 이러한 상태에서는 제조상의 불균형 때문에 MOS트랜지스터(41)(45)의 최소치전압이 MOS트랜지스터(35)(38)의 최소치의 전압과 동일하게 되지못한 경우에 MOS트랜지스터(41)(42)쌍방이 온 상태가 되고 따라서 전원단자(31)와 접지와의 사이에 불필요한 전류가 흐르는 위험성이 있다.
그리하여 제3도에 도시된 회로에 있어서는 저항(33)과 (34)의 사이에 새롭게 저항(47)을 직렬 접속하고 다시 접속점(45)을 P형 MOS트랜지스터(35)의 게이트전극에 그리고 접속점(46)을 N형 MOS트랜지스터(38)의 게이트전극에 접속하므로서 각 MOS트랜지스터의 게이트전위간에 저항(47)에 의한 전압강하분의 전위차를 유지시킬 수 있게 구성되어 있다.
따라서 제3도에 도시한 회로에 의하면 P형 MOS트랜지스터(42)는 저항(47)에 의한 전압강하분만큼 오프측에서 동작하는 것이 되기 때문에 MOS트랜지스터의 최소치전압의 제조상의 불균형을 보상할 수가 있다.
다시 제4도는 본 발명의 다른 실시예를 도시한 회로도이고 제4도에 도시된 회로는 다음의 것을 제외하고는 제1도에서 도시한 회로와 동일하다.
즉 환산층 또는 폴리시리콘등에 의하여 형성되는 종래의 저항체보다도 MOS트랜지스터에 의한 저항체가 단위면적당의 저항치를 크게하고 점유면적을 작게할 수 있기 때문에 제1도의 저항(33)(34)(37)(40)을 고정항의 MOS트랜지스터(33')(34')(37')(40')로
상기한 바와 같이 본 발명에 의하면 정전압발생회로의 출력단에 상보적으로 결합된 MOS트랜지스터를 설치하고 쌍방의 MOS트랜지스터를 온상태와 오프상태와의 경계점에서 동작되도록 하므로서 출력전압에 발생하는 프러스, 마이너스의 잡음전압을 고속으로 억지할 수가 있고 더우기 잡음이 없는 때는 전원단자와 접지와의 사이에 전류가 거의 흐르지 않기 때문에 소비전력을 적게할 수 있고 더우기 출력저항을 무제한으로 낮게할 수 있는 동시에 출력 전압안정화를 위한 용량을 필요로하지 않음으로 전원전압변동에 대한 출력전압의 따라가는 성징을 개선할 수 있고 나아가서는 전원전압 변동시험등의 시험시간을 단축할 수 있는 것이다.

Claims (7)

  1. 한쌍의 주전극과 제어전극과를 보유하고 제1전원단자(31)와 출력단자(43)와의 사이에 접속되는 제1의 극성의 제1의 절연게이트형 전계효과 트랜지스터(35), 한쌍의 주전극과 제어전극과를 보유하고 상기 출력단자(43)와 제2전원단자와의 사이에 접속된 제2의 극성의 제2의 절연게이트형 전계효과 트랜지스터(38), 상기 제1전원단자(31)에서의 제1전위와 상기 제2전원단자에서의 제2전위와의 사이에 위치한 제1의 중간 전위를 상기 제1의 절연게이트형 전계효과 트랜지스터(35)의 제어전극에 부여함과 동시에 상기 제1전위와 상기 제2전위와의 사이에 위치한 제2의 중간전위를 상기 제2의 절연게이트형 전계효과트랜지스터(38)의 제어전극에 부여하는 제어전압인 가수단을 구비한 정전압발생회로.
  2. 제1항에 있어서 제1의 중간전위는 제2의 중간전위보다 제1의 극성의 절연게이트형 전계효과트랜지스터(35)의 최소치전압과 제2의 극성의 절연게이트형 전계효과트랜지스터(38)의 최소치전압과를 합친만큼 큰값을 가지는 정전압발생회로.
  3. 제1항에 있어서 제어전압 인가수단은 제1 전원단자(31)와 접지와의사이에 접속되어 출력 노우드에 분압전위가 표현되는 분압 전위 발생수단과, 한쌍의 주전극과 제어전극과를 보유하고 한편의 주전극이 제1의 부하소자를 통하여 제1 전원단자(31)에 접속됨과 동시에 제1의 절연게이트형 전계효과 트랜지스터(35)의 제어전극에 접속되며, 타측의 주전극이 제2 전원 단자에 접속되며 제어전극이 상기 분압 전위 발생수단의 출력노우드에 지속되는 제2 극성의 제3의 절연게이트형 전계효과 트랜지스터(41)를 보유하고 이 트랜지스터의 한편 주전극에 제1의 중간전위가 표현되는 제1의 제어전압 발생수단과 한쌍의 주전극과 제어전극과를 보유하고 한편의 주전극이 제2의 부하소자를 통하여 제2 전원단자에 접속됨과 동시에 제2의 절연게이트형 전계효과 트랜지스터(38)의 제어전극에 접속되며 타측의 주전극이 제2 전원단자에 접속되어 제어전극이 상기 분압전위 발생 수단의 출력 노우드에 접속되는 제1 극성의 제4의 절연 게이트형 전계효과 트랜지스터를 보유하고 이 트랜지스터의 한편 주전극에 제2의 중간 전위가 표현되는 제2의 제어전압 발생수단과를 구비한 정전압 발생회로.
  4. 제3항에 있어서 제1의 제어전압발생수단에서의 제1의 중간전위는 분압전위발생수단에서의 분압전위와 제3의 절연게이트형 전계효과트랜지스터(41)의 최소치전압과의 합친 값이고 제2의 제어전압발생수단에서의 제2의 중간전위는 분압전위발생수단에서의 분압전위에서 제4의 절연게이트형 전계효과 트랜지스터(42)의 최소치를 차인한 값을 가지는 정전압발생회로.
  5. 제3항에 있어서 제1의 제어전압발생수단의 제1의 부하소자(37)는 제1극성의 제5의 절연게이트형 전계효과트랜지스터(37')이고 제2의 제어전압발생수단의 제2의 부하소자(40)는 제2의 극성의 제6의 절연게이트형 전계효과 트랜지스터(40')인 정전압발생회로.
  6. 제3항에 있어서, 분압 전위 발생수단은 제1 전원단자(31)와 출력 노우드와의 사이에 접속되는 제1의 극성의 제7의 절연 게이트형 전계효과 트랜지스터(33')와 출력 노우드와 제2 전원단자와의 사이에 접속되는 제2의 극성의 제8의 절연 게이트형 전계효과 트랜지스터(34')와를 보유하고 제1의 제어전압 발생수단의 제1의 부하소자(37)는 제1극성의 제5의 절연 게이트형 전계효과 트랜지스터(37')이고 제2의 제어전압 발생수단의 제2의 부하소자(40)는 제2의 극성의 제6의 절연 게이트형 전계효가 트랜지스터(40')가 있는 정전압 발생회로.
  7. 제1항에 있어서 제어전압인가수단은 제1및 제2의 출력노드를 보유하고 제1전원단자(31)와 제1의 출력노드와의 사이에 접속되는 제1의 저항성소자(37)와 제1의 출력노드와의 사이에 접속되는 제2의 저항성 소자(40)와 제2의 출력노드와 제2전원단자와의 사이에 접속되는 제3의 저항성소자(33)와를 보유하는 분압전위발생수단과 한쌍의 주전극과 제어전극과를 보유하고 한편의 주전극이 제1의 부하소자(37)를 개재하여 제1전원단자(31)에 접속됨과 동시에 제1의 절연게이트형 전계효과 트랜지스터(35)의 제어전극에 접속되며 타측의 주전극이 제2전원단자에 접속되며 제어전극이 상기 분압전위 발생수단의 제1의 출력노드에 접속되는 제2의 극성의 제3의 절연게이트형 전계효과 트랜지스터(41)를 보유하고 이 트랜지스터의 한편의 주전극에 제1의 중간전위가 표현되는 제1의 제어전압발생수단과 한쌍의 주전극과 제어전극과를 보유하고 한편의 주전극이 제2의 주하소자(40)를 개재하여 제2전원단자에 접속되며 타측의 주전극이 제1전원단자(31)에 접속되고 제어전극이 상기 분압전위발생수단의 제2의 출력노드에 접속되는 제1의 극성의 제4의 절연게이트형 전계효과 트랜지스터(42)를 보유하고 이트랜지스터의 한편의 주전극에 제2의 중간전위가 표현되는 제2의 제어전압발생수단과를 구비한 정전압발생
KR1019850007141A 1985-03-27 1985-09-27 정전압 발생회로 KR900001474B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP65712 1985-03-27
JP60065712A JPS61221812A (ja) 1985-03-27 1985-03-27 電圧発生回路

Publications (2)

Publication Number Publication Date
KR860007754A KR860007754A (ko) 1986-10-17
KR900001474B1 true KR900001474B1 (ko) 1990-03-12

Family

ID=13294903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850007141A KR900001474B1 (ko) 1985-03-27 1985-09-27 정전압 발생회로

Country Status (4)

Country Link
US (2) US4670706A (ko)
JP (1) JPS61221812A (ko)
KR (1) KR900001474B1 (ko)
DE (1) DE3606203C3 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4736154A (en) * 1987-09-03 1988-04-05 National Semiconductor Corporation Voltage regulator based on punch-through sensor
JP2529305B2 (ja) * 1987-11-18 1996-08-28 富士通株式会社 中間レベル設定回路
US5051995A (en) 1988-03-14 1991-09-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having a test mode setting circuit
JPH0817034B2 (ja) * 1988-10-24 1996-02-21 三菱電機株式会社 半導体記憶装置
JP2809768B2 (ja) * 1989-11-30 1998-10-15 株式会社東芝 基準電位発生回路
US5221864A (en) * 1991-12-17 1993-06-22 International Business Machines Corporation Stable voltage reference circuit with high Vt devices
US5302888A (en) * 1992-04-01 1994-04-12 Texas Instruments Incorporated CMOS integrated mid-supply voltage generator
GB2269475B (en) * 1992-08-06 1996-05-01 Gsl Rechargeable Products Limi Battery operated electrical device
JPH06223568A (ja) * 1993-01-29 1994-08-12 Mitsubishi Electric Corp 中間電位発生装置
KR0124046B1 (ko) * 1993-11-18 1997-11-25 김광호 반도체메모리장치의 승압레벨 감지회로
JP3626521B2 (ja) 1994-02-28 2005-03-09 三菱電機株式会社 基準電位発生回路、電位検出回路および半導体集積回路装置
JP3556328B2 (ja) * 1995-07-11 2004-08-18 株式会社ルネサステクノロジ 内部電源回路
JP3586502B2 (ja) * 1995-09-04 2004-11-10 株式会社ルネサステクノロジ 電圧発生回路
DE19533768C1 (de) * 1995-09-12 1996-08-29 Siemens Ag Stromtreiberschaltung mit Querstromregelung
JPH09162713A (ja) * 1995-12-11 1997-06-20 Mitsubishi Electric Corp 半導体集積回路
DE19604394A1 (de) * 1996-02-07 1997-08-14 Telefunken Microelectron Schaltungsanordnung zum Treiben einer Last
US5959444A (en) * 1997-12-12 1999-09-28 Micron Technology, Inc. MOS transistor circuit and method for biasing a voltage generator
US6469548B1 (en) * 2001-06-14 2002-10-22 Cypress Semiconductor Corp. Output buffer crossing point compensation
JP2004096702A (ja) 2002-02-20 2004-03-25 Mitsubishi Electric Corp 駆動回路
KR100500928B1 (ko) * 2002-06-29 2005-07-14 주식회사 하이닉스반도체 스위칭포인트 감지회로 및 그를 이용한 반도체 장치
US20040246042A1 (en) * 2003-05-09 2004-12-09 Ta-Yung Yang [balance apparatus for line input capacitors ]
JP2004362335A (ja) * 2003-06-05 2004-12-24 Denso Corp 基準電圧発生回路
EP2062110A1 (en) * 2006-06-26 2009-05-27 Nxp B.V. A constant voltage generating device
CN103677032A (zh) * 2013-10-25 2014-03-26 苏州贝克微电子有限公司 一种基于击穿现象传感器的稳压器
JP6261304B2 (ja) * 2013-11-29 2018-01-17 キヤノン株式会社 放電装置及び情報処理装置
CN107196643A (zh) * 2017-05-07 2017-09-22 长沙方星腾电子科技有限公司 一种模拟缓冲电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3628070A (en) * 1970-04-22 1971-12-14 Rca Corp Voltage reference and voltage level sensing circuit
JPS5291472A (en) * 1976-01-28 1977-08-01 Seiko Instr & Electronics Ltd Voltage detection circuit
JPS5318390A (en) * 1976-08-03 1978-02-20 Toshiba Corp Mos type field effect transistor circuit
JPS5326175A (en) * 1976-08-23 1978-03-10 Seiko Instr & Electronics Ltd Electronic watch
US4323846A (en) * 1979-06-21 1982-04-06 Rockwell International Corporation Radiation hardened MOS voltage generator circuit
JPS5672530A (en) * 1979-11-19 1981-06-16 Nec Corp Semiconductor circuit
JPS57157312A (en) * 1981-03-23 1982-09-28 Nec Corp Integrated semiconductor device
JPS60103827A (ja) * 1983-11-11 1985-06-08 Fujitsu Ltd 電圧変換回路

Also Published As

Publication number Publication date
JPH0574851B2 (ko) 1993-10-19
US4670706B1 (ko) 1989-07-25
US4670706A (en) 1987-06-02
DE3606203C3 (de) 1996-08-14
JPS61221812A (ja) 1986-10-02
DE3606203A1 (de) 1986-10-09
DE3606203C2 (ko) 1992-07-02
USRE34290E (en) 1993-06-22
KR860007754A (ko) 1986-10-17

Similar Documents

Publication Publication Date Title
KR900001474B1 (ko) 정전압 발생회로
JP3556328B2 (ja) 内部電源回路
KR100337999B1 (ko) 기준전압을사용한음전압의발생회로
KR0162931B1 (ko) 저 소비 전류로 동작하는 파워-온 신호 발생회로
US4868483A (en) Power voltage regulator circuit
JPH026249B2 (ko)
KR100327636B1 (ko) 중간전위생성회로
US6686789B2 (en) Dynamic low power reference circuit
US4587447A (en) Input signal level converter for an MOS digital circuit
CN107168433B (zh) 输出电路
JPH06500886A (ja) 基準電圧発生器
KR100516093B1 (ko) 신호의 진폭을 변환하기 위한 진폭 변환 회로
JP3462952B2 (ja) 中間電位発生回路
EP0496424A2 (en) Constant-voltage generating circuit
US6975168B2 (en) Drive circuit
JPH06338191A (ja) センス増幅回路及びその駆動方法
JP3641345B2 (ja) 基板バイアス効果を利用した遅延回路
JP3935266B2 (ja) 電圧検知回路
JP2003133918A (ja) シュミットトリガ回路
JP2544157B2 (ja) 半導体集積回路装置
JP2005286313A (ja) 可変容量回路及びこれを備える集積回路
JPH0719185B2 (ja) 定電圧発生回路
JP3287286B2 (ja) 基準電圧発生回路
JPS58137311A (ja) 差動ソ−スホロワ回路
EP0464667A2 (en) Power-on-clear signal generating circuit

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
J202 Request for trial for correction [limitation]
J121 Written withdrawal of request for trial
J202 Request for trial for correction [limitation]
J121 Written withdrawal of request for trial
J202 Request for trial for correction [limitation]
J301 Trial decision

Free format text: TRIAL DECISION FOR CORRECTION REQUESTED 19980928

Effective date: 19990730

FPAY Annual fee payment

Payment date: 20050225

Year of fee payment: 16

EXPY Expiration of term