JP3462952B2 - 中間電位発生回路 - Google Patents
中間電位発生回路Info
- Publication number
- JP3462952B2 JP3462952B2 JP05154396A JP5154396A JP3462952B2 JP 3462952 B2 JP3462952 B2 JP 3462952B2 JP 05154396 A JP05154396 A JP 05154396A JP 5154396 A JP5154396 A JP 5154396A JP 3462952 B2 JP3462952 B2 JP 3462952B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- transistor
- channel mos
- intermediate potential
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000007599 discharging Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 12
- 230000003321 amplification Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は中間電位発生回路
に関し、特に、第１の電位とその第１の電位よりも低い
第２の電位との間の中間電位を生成し出力端子に出力す
る中間電位発生回路に関する。
に関し、特に、第１の電位とその第１の電位よりも低い
第２の電位との間の中間電位を生成し出力端子に出力す
る中間電位発生回路に関する。
【０００２】
【従来の技術】従来より、ダイナミックランダムアクセ
スメモリ（以下、ＤＲＡＭと称す）には電源電位Ｖｃｃ
と接地電位ＧＮＤの間の中間電位Ｖｃｃ／２を生成する
ための中間電位発生回路が設けられている。中間電位発
生回路で生成された中間電位Ｖｃｃ／２は、ビット線の
プリチャージ電位およびセルプレート電位として用いら
れる。
スメモリ（以下、ＤＲＡＭと称す）には電源電位Ｖｃｃ
と接地電位ＧＮＤの間の中間電位Ｖｃｃ／２を生成する
ための中間電位発生回路が設けられている。中間電位発
生回路で生成された中間電位Ｖｃｃ／２は、ビット線の
プリチャージ電位およびセルプレート電位として用いら
れる。
【０００３】図３は従来の中間電位発生回路の構成を示
す回路図である。図３を参照して、この中間電位発生回
路は、２つの基準電位発生回路３１，３６とドライブ回
路４１とを備える。
す回路図である。図３を参照して、この中間電位発生回
路は、２つの基準電位発生回路３１，３６とドライブ回
路４１とを備える。
【０００４】一方の基準電位発生回路３１は、電源電位
Ｖｃｃのライン（以下、電源ラインと称す）２０と接地
電位ＧＮＤのライン（以下、接地ラインと称す）２１と
の間に直列接続された抵抗素子３２、ＮチャネルＭＯＳ
トランジスタ３３，３４および抵抗素子３５を含む。Ｎ
チャネルＭＯＳトランジスタ３３，３４の各々はダイオ
ード接続されている。すなわち、ＮチャネルＭＯＳトラ
ンジスタ３３，３４のゲートは、それぞれ各々のドレイ
ンに接続されている。抵抗素子３２と３５は同じ抵抗値
を有し、ＮチャネルＭＯＳトランジスタ３３と３４は同
じしきい値電圧Ｖｔｈｎを有する。したがって、Ｎチャ
ネルＭＯＳトランジスタ３３と３４の間の中間ノードＮ
３３は中間電位Ｖｃｃ／２となり、抵抗素子３２とＮチ
ャネルＭＯＳトランジスタ３３の間の出力ノードＮ３２
は第１の基準電位Ｖｃｃ／２＋Ｖｔｈｎとなる。
Ｖｃｃのライン（以下、電源ラインと称す）２０と接地
電位ＧＮＤのライン（以下、接地ラインと称す）２１と
の間に直列接続された抵抗素子３２、ＮチャネルＭＯＳ
トランジスタ３３，３４および抵抗素子３５を含む。Ｎ
チャネルＭＯＳトランジスタ３３，３４の各々はダイオ
ード接続されている。すなわち、ＮチャネルＭＯＳトラ
ンジスタ３３，３４のゲートは、それぞれ各々のドレイ
ンに接続されている。抵抗素子３２と３５は同じ抵抗値
を有し、ＮチャネルＭＯＳトランジスタ３３と３４は同
じしきい値電圧Ｖｔｈｎを有する。したがって、Ｎチャ
ネルＭＯＳトランジスタ３３と３４の間の中間ノードＮ
３３は中間電位Ｖｃｃ／２となり、抵抗素子３２とＮチ
ャネルＭＯＳトランジスタ３３の間の出力ノードＮ３２
は第１の基準電位Ｖｃｃ／２＋Ｖｔｈｎとなる。
【０００５】他方の基準電位発生回路３６は、電源ライ
ン２０と接地ライン２１の間に直列接続された抵抗素子
３７、ＰチャネルＭＯＳトランジスタ３８，３９および
抵抗素子４０を含む。ＰチャネルＭＯＳトランジスタ３
８，３９の各々もダイオード接続されていて、Ｐチャネ
ルＭＯＳトランジスタ３８，３９のゲートは、それぞれ
各々のドレインに接続されている。抵抗素子３７と４０
は同じ抵抗値を有し、ＰチャネルＭＯＳトランジスタ３
８と３９は同じしきい値電圧Ｖｔｈｐを有する。したが
って、ＰチャネルＭＯＳトランジスタ３８と３９の間の
中間ノードＮ３８は中間電位Ｖｃｃ／２となり、Ｐチャ
ネルＭＯＳトランジスタ３９と抵抗素子４０の間の出力
ノードＮ３９は第２の基準電位Ｖｃｃ／２−Ｖｔｈｐと
なる。
ン２０と接地ライン２１の間に直列接続された抵抗素子
３７、ＰチャネルＭＯＳトランジスタ３８，３９および
抵抗素子４０を含む。ＰチャネルＭＯＳトランジスタ３
８，３９の各々もダイオード接続されていて、Ｐチャネ
ルＭＯＳトランジスタ３８，３９のゲートは、それぞれ
各々のドレインに接続されている。抵抗素子３７と４０
は同じ抵抗値を有し、ＰチャネルＭＯＳトランジスタ３
８と３９は同じしきい値電圧Ｖｔｈｐを有する。したが
って、ＰチャネルＭＯＳトランジスタ３８と３９の間の
中間ノードＮ３８は中間電位Ｖｃｃ／２となり、Ｐチャ
ネルＭＯＳトランジスタ３９と抵抗素子４０の間の出力
ノードＮ３９は第２の基準電位Ｖｃｃ／２−Ｖｔｈｐと
なる。
【０００６】ドライブ回路４１は、電源ライン２０と接
地ライン２１の間に直列接続されたＮチャネルＭＯＳト
ランジスタ４２およびＰチャネルＭＯＳトランジスタ４
３を含む。ＮチャネルＭＯＳトランジスタ４２のゲート
は基準電位発生回路３１の出力ノードＮ３２に接続さ
れ、ＰチャネルＭＯＳトランジスタ４３のゲートは基準
電位発生回路３６の出力ノードＮ３９に接続される。Ｍ
ＯＳトランジスタ４２と４３の間のノードＮ４２が中間
電位発生回路の出力ノードとなる。
地ライン２１の間に直列接続されたＮチャネルＭＯＳト
ランジスタ４２およびＰチャネルＭＯＳトランジスタ４
３を含む。ＮチャネルＭＯＳトランジスタ４２のゲート
は基準電位発生回路３１の出力ノードＮ３２に接続さ
れ、ＰチャネルＭＯＳトランジスタ４３のゲートは基準
電位発生回路３６の出力ノードＮ３９に接続される。Ｍ
ＯＳトランジスタ４２と４３の間のノードＮ４２が中間
電位発生回路の出力ノードとなる。
【０００７】次に、この中間電位発生回路の動作につい
て説明する。基準電位発生回路３１の出力電位Ｖｃｃ／
２＋Ｖｔｈｎがドライブ回路４１のＮチャネルＭＯＳト
ランジスタ４２のゲートに与えられ、基準電位発生回路
３６の出力電位Ｖｃｃ／２−Ｖｔｈｐがドライブ回路４
１のＰチャネルＭＯＳトランジスタ４３のゲートに与え
られる。
て説明する。基準電位発生回路３１の出力電位Ｖｃｃ／
２＋Ｖｔｈｎがドライブ回路４１のＮチャネルＭＯＳト
ランジスタ４２のゲートに与えられ、基準電位発生回路
３６の出力電位Ｖｃｃ／２−Ｖｔｈｐがドライブ回路４
１のＰチャネルＭＯＳトランジスタ４３のゲートに与え
られる。
【０００８】出力ノードＮ４２の電位Ｖｏｕｔが中間電
位Ｖｃｃ／２よりも低くなった場合は、ＮチャネルＭＯ
Ｓトランジスタ４２が導通して出力ノードＮ４２が充電
される。このとき、ＮチャネルＭＯＳトランジスタ４２
のゲートがＶｃｃ／２＋Ｖｔｈｎになっているため、Ｎ
チャネルＭＯＳトランジスタ４２のソースである出力ノ
ードＮ４２は中間電位Ｖｃｃ／２までしか充電されな
い。
位Ｖｃｃ／２よりも低くなった場合は、ＮチャネルＭＯ
Ｓトランジスタ４２が導通して出力ノードＮ４２が充電
される。このとき、ＮチャネルＭＯＳトランジスタ４２
のゲートがＶｃｃ／２＋Ｖｔｈｎになっているため、Ｎ
チャネルＭＯＳトランジスタ４２のソースである出力ノ
ードＮ４２は中間電位Ｖｃｃ／２までしか充電されな
い。
【０００９】また、出力ノードＮ４２の電位Ｖｏｕｔが
中間電位Ｖｃｃ／２よりも高くなった場合は、Ｐチャネ
ルＭＯＳトランジスタ４３が導通して出力ノードＮ４２
が放電される。このとき、ＰチャネルＭＯＳトランジス
タ４３のゲートがＶｃｃ／２−Ｖｔｈｐになっているた
め、ＰチャネルＭＯＳトランジスタ４３のソースである
出力ノードＮ４１は中間電位Ｖｃｃ／２までしか放電さ
れない。したがって、中間電位発生回路の出力ノードＮ
４２の電位Ｖｏｕｔは中間電位Ｖｃｃ／２に保持され
る。
中間電位Ｖｃｃ／２よりも高くなった場合は、Ｐチャネ
ルＭＯＳトランジスタ４３が導通して出力ノードＮ４２
が放電される。このとき、ＰチャネルＭＯＳトランジス
タ４３のゲートがＶｃｃ／２−Ｖｔｈｐになっているた
め、ＰチャネルＭＯＳトランジスタ４３のソースである
出力ノードＮ４１は中間電位Ｖｃｃ／２までしか放電さ
れない。したがって、中間電位発生回路の出力ノードＮ
４２の電位Ｖｏｕｔは中間電位Ｖｃｃ／２に保持され
る。
【００１０】図４は従来の他の中間電位発生回路の構成
を示す回路図である。図４を参照して、この中間電位発
生回路は、２つの基準電位発生回路５１，５６およびド
ライブ回路６１を備える。
を示す回路図である。図４を参照して、この中間電位発
生回路は、２つの基準電位発生回路５１，５６およびド
ライブ回路６１を備える。
【００１１】一方の基準電位発生回路５１は、電源ライ
ン２０と接地ライン２１の間に直列接続されたＰチャネ
ルＭＯＳトランジスタ５２、ＮチャネルＭＯＳトランジ
スタ５３、ＰチャネルＭＯＳトランジスタ５４およびＮ
チャネルＭＯＳトランジスタ５５を含む。ＮチャネルＭ
ＯＳトランジスタ５３，５５の各々はダイオード接続さ
れている。ＰチャネルＭＯＳトランジスタ５２，５４の
ゲートは、それぞれＮチャネルＭＯＳトランジスタ５
３，５５のソースに接続されている。ＰチャネルＭＯＳ
トランジスタ５２，５４のゲートは、それぞれＮチャネ
ルＭＯＳトランジスタ５３，５５を越えて低電位のノー
ドに接続されているため、ＰチャネルＭＯＳトランジス
タ５２，５４の各々は抵抗素子として動作する。Ｐチャ
ネルＭＯＳトランジスタ５２と５４は同じサイズであ
り、ＮチャネルＭＯＳトランジスタ５３と５５は同じし
きい値電圧Ｖｔｈｎを有する。したがって、Ｎチャネル
ＭＯＳトランジスタ５３とＰチャネルＭＯＳトランジス
タ５４の間の中間ノードＮ５３は中間電位Ｖｃｃ／２と
なり、ＰチャネルＭＯＳトランジスタ５２とＮチャネル
ＭＯＳトランジスタ５３の間の出力ノードＮ５２は第１
の基準電位Ｖｃｃ／２＋Ｖｔｈｎとなる。
ン２０と接地ライン２１の間に直列接続されたＰチャネ
ルＭＯＳトランジスタ５２、ＮチャネルＭＯＳトランジ
スタ５３、ＰチャネルＭＯＳトランジスタ５４およびＮ
チャネルＭＯＳトランジスタ５５を含む。ＮチャネルＭ
ＯＳトランジスタ５３，５５の各々はダイオード接続さ
れている。ＰチャネルＭＯＳトランジスタ５２，５４の
ゲートは、それぞれＮチャネルＭＯＳトランジスタ５
３，５５のソースに接続されている。ＰチャネルＭＯＳ
トランジスタ５２，５４のゲートは、それぞれＮチャネ
ルＭＯＳトランジスタ５３，５５を越えて低電位のノー
ドに接続されているため、ＰチャネルＭＯＳトランジス
タ５２，５４の各々は抵抗素子として動作する。Ｐチャ
ネルＭＯＳトランジスタ５２と５４は同じサイズであ
り、ＮチャネルＭＯＳトランジスタ５３と５５は同じし
きい値電圧Ｖｔｈｎを有する。したがって、Ｎチャネル
ＭＯＳトランジスタ５３とＰチャネルＭＯＳトランジス
タ５４の間の中間ノードＮ５３は中間電位Ｖｃｃ／２と
なり、ＰチャネルＭＯＳトランジスタ５２とＮチャネル
ＭＯＳトランジスタ５３の間の出力ノードＮ５２は第１
の基準電位Ｖｃｃ／２＋Ｖｔｈｎとなる。
【００１２】他方の基準電位発生回路５６は、電源ライ
ン２０と接地ライン２１の間に直列接続されたＰチャネ
ルＭＯＳトランジスタ５７、ＮチャネルＭＯＳトランジ
スタ５８、ＰチャネルＭＯＳトランジスタ５９およびＮ
チャネルＭＯＳトランジスタ６０を含む。ＰチャネルＭ
ＯＳトランジスタ５７，５９の各々はダイオード接続さ
れている。ＮチャネルＭＯＳトランジスタ５８，６０の
ゲートは、それぞれＰチャネルＭＯＳトランジスタ５
７，５９のソースに接続されている。ＮチャネルＭＯＳ
トランジスタ５８，６０のゲートはそれぞれＰチャネル
ＭＯＳトランジスタ５７，５９を越えて高電位のノード
に接続されているため、ＮチャネルＭＯＳトランジスタ
５８，６０の各々は抵抗素子として動作する。Ｎチャネ
ルＭＯＳトランジスタ５８，６０は同じサイズであり、
ＰチャネルＭＯＳトランジスタ５７と６０は同じしきい
値電圧Ｖｔｈｐを有する。したがって、ＮチャネルＭＯ
Ｓトランジスタ５８とＰチャネルＭＯＳトランジスタ５
９の間の中間ノードＮ５８は中間電位Ｖｃｃ／２とな
り、ＰチャネルＭＯＳトランジスタ５９とＮチャネルＭ
ＯＳトランジスタ６０の間の出力ノードＮ５９は第２の
基準電位Ｖｃｃ／２−Ｖｔｈｐとなる。
ン２０と接地ライン２１の間に直列接続されたＰチャネ
ルＭＯＳトランジスタ５７、ＮチャネルＭＯＳトランジ
スタ５８、ＰチャネルＭＯＳトランジスタ５９およびＮ
チャネルＭＯＳトランジスタ６０を含む。ＰチャネルＭ
ＯＳトランジスタ５７，５９の各々はダイオード接続さ
れている。ＮチャネルＭＯＳトランジスタ５８，６０の
ゲートは、それぞれＰチャネルＭＯＳトランジスタ５
７，５９のソースに接続されている。ＮチャネルＭＯＳ
トランジスタ５８，６０のゲートはそれぞれＰチャネル
ＭＯＳトランジスタ５７，５９を越えて高電位のノード
に接続されているため、ＮチャネルＭＯＳトランジスタ
５８，６０の各々は抵抗素子として動作する。Ｎチャネ
ルＭＯＳトランジスタ５８，６０は同じサイズであり、
ＰチャネルＭＯＳトランジスタ５７と６０は同じしきい
値電圧Ｖｔｈｐを有する。したがって、ＮチャネルＭＯ
Ｓトランジスタ５８とＰチャネルＭＯＳトランジスタ５
９の間の中間ノードＮ５８は中間電位Ｖｃｃ／２とな
り、ＰチャネルＭＯＳトランジスタ５９とＮチャネルＭ
ＯＳトランジスタ６０の間の出力ノードＮ５９は第２の
基準電位Ｖｃｃ／２−Ｖｔｈｐとなる。
【００１３】ドライブ回路６１は、電源ライン２０と接
地ライン２１の間に直列接続されたＮチャネルＭＯＳト
ランジスタ６２およびＰチャネルＭＯＳトランジスタ６
３を含む。ＮチャネルＭＯＳトランジスタ６２のゲート
は基準電位発生回路５１の出力ノードＮ５２に接続さ
れ、ＰチャネルＭＯＳトランジスタ６３のゲートは基準
電位発生回路５６の出力ノードＮ５９に接続される。Ｍ
ＯＳトランジスタ６２と６３の間のノードＮ６２が中間
電位発生回路の出力ノードとなる。
地ライン２１の間に直列接続されたＮチャネルＭＯＳト
ランジスタ６２およびＰチャネルＭＯＳトランジスタ６
３を含む。ＮチャネルＭＯＳトランジスタ６２のゲート
は基準電位発生回路５１の出力ノードＮ５２に接続さ
れ、ＰチャネルＭＯＳトランジスタ６３のゲートは基準
電位発生回路５６の出力ノードＮ５９に接続される。Ｍ
ＯＳトランジスタ６２と６３の間のノードＮ６２が中間
電位発生回路の出力ノードとなる。
【００１４】次に、この中間電位発生回路の動作につい
て説明する。基準電位発生回路５１の出力電位Ｖｃｃ／
２＋Ｖｔｈｎがドライブ回路６１のＮチャネルＭＯＳト
ランジスタ６２のゲートに与えられ、基準電位発生回路
５６の出力電位Ｖｃｃ／２−Ｖｔｈｐがドライブ回路６
１のＰチャネルＭＯＳトランジスタ６３のゲートに与え
られる。
て説明する。基準電位発生回路５１の出力電位Ｖｃｃ／
２＋Ｖｔｈｎがドライブ回路６１のＮチャネルＭＯＳト
ランジスタ６２のゲートに与えられ、基準電位発生回路
５６の出力電位Ｖｃｃ／２−Ｖｔｈｐがドライブ回路６
１のＰチャネルＭＯＳトランジスタ６３のゲートに与え
られる。
【００１５】出力ノードＮ６２の電位Ｖｏｕｔが中間電
位Ｖｃｃ／２よりも低くなった場合は、ＮチャネルＭＯ
Ｓトランジスタ６２が導通し出力ノードＮ４２が中間電
位Ｖｃｃ／２まで充電される。出力ノードＮ６２の電位
Ｖｏｕｔが中間電位Ｖｃｃ／２よりも高くなった場合
は、ＰチャネルＭＯＳトランジスタ６３が導通し出力ノ
ードＮ６２が中間電位Ｖｃｃ／２まで放電される。した
がって、中間電位発生回路の出力ノードＮ６２の電位Ｖ
ｏｕｔは中間電位Ｖｃｃ／２に保持される。
位Ｖｃｃ／２よりも低くなった場合は、ＮチャネルＭＯ
Ｓトランジスタ６２が導通し出力ノードＮ４２が中間電
位Ｖｃｃ／２まで充電される。出力ノードＮ６２の電位
Ｖｏｕｔが中間電位Ｖｃｃ／２よりも高くなった場合
は、ＰチャネルＭＯＳトランジスタ６３が導通し出力ノ
ードＮ６２が中間電位Ｖｃｃ／２まで放電される。した
がって、中間電位発生回路の出力ノードＮ６２の電位Ｖ
ｏｕｔは中間電位Ｖｃｃ／２に保持される。
【００１６】図５は従来のさらに他の中間電位発生回路
の構成を示す回路図である。図５を参照して、この中間
電位発生回路が図４の中間電位発生回路と異なる点は、
ドライブ回路６１がドライブ回路７０で置換されている
点である。
の構成を示す回路図である。図５を参照して、この中間
電位発生回路が図４の中間電位発生回路と異なる点は、
ドライブ回路６１がドライブ回路７０で置換されている
点である。
【００１７】ドライブ回路７０は、電源ライン２０と接
地ライン２１の間に直列接続されたＰチャネルＭＯＳト
ランジスタ７１、ＮチャネルＭＯＳトランジスタ７２、
ＰチャネルＭＯＳトランジスタ７３およびＮチャネルＭ
ＯＳトランジスタ７４と、電源ライン２０と接地ライン
２１の間に直列接続されたＰチャネルＭＯＳトランジス
タ７５およびＮチャネルＭＯＳトランジスタ７６とを含
む。ＮチャネルＭＯＳトランジスタ７２のゲートは基準
電位発生回路５１の出力ノードＮ５２に接続され、Ｐチ
ャネルＭＯＳトランジスタ７３のゲートは基準電位発生
回路５６の出力ノードＮ５９に接続される。ＭＯＳトラ
ンジスタ７２と７３の間のノードＮ７２がこの中間電位
発生回路の出力ノードとなる。ノードＮ７２はＭＯＳト
ランジスタ７５と７６のドレインに接続される。
地ライン２１の間に直列接続されたＰチャネルＭＯＳト
ランジスタ７１、ＮチャネルＭＯＳトランジスタ７２、
ＰチャネルＭＯＳトランジスタ７３およびＮチャネルＭ
ＯＳトランジスタ７４と、電源ライン２０と接地ライン
２１の間に直列接続されたＰチャネルＭＯＳトランジス
タ７５およびＮチャネルＭＯＳトランジスタ７６とを含
む。ＮチャネルＭＯＳトランジスタ７２のゲートは基準
電位発生回路５１の出力ノードＮ５２に接続され、Ｐチ
ャネルＭＯＳトランジスタ７３のゲートは基準電位発生
回路５６の出力ノードＮ５９に接続される。ＭＯＳトラ
ンジスタ７２と７３の間のノードＮ７２がこの中間電位
発生回路の出力ノードとなる。ノードＮ７２はＭＯＳト
ランジスタ７５と７６のドレインに接続される。
【００１８】ＰチャネルＭＯＳトランジスタ７１と７５
のゲートは、ともにＰチャネルＭＯＳトランジスタ７１
のドレインに接続され、ＰチャネルＭＯＳトランジスタ
７１と７５はカレントミラー回路を構成している。Ｎチ
ャネルＭＯＳトランジスタ７４と７６のゲートは、とも
にＮチャネルＭＯＳトランジスタ７４のドレインに接続
され、ＮチャネルＭＯＳトランジスタ７４と７６はカレ
ントミラー回路を構成している。
のゲートは、ともにＰチャネルＭＯＳトランジスタ７１
のドレインに接続され、ＰチャネルＭＯＳトランジスタ
７１と７５はカレントミラー回路を構成している。Ｎチ
ャネルＭＯＳトランジスタ７４と７６のゲートは、とも
にＮチャネルＭＯＳトランジスタ７４のドレインに接続
され、ＮチャネルＭＯＳトランジスタ７４と７６はカレ
ントミラー回路を構成している。
【００１９】次に、この中間電位発生回路の動作につい
て説明する。基準電位発生回路５１の出力電位Ｖｃｃ／
２＋Ｖｔｈｎがドライブ回路７４のＮチャネルＭＯＳト
ランジスタ７２のゲートに与えられ、基準電位発生回路
５６の出力電位Ｖｃｃ／２−Ｖｔｈｐがドライブ回路７
４のＰチャネルＭＯＳトランジスタ７３のゲートに与え
られる。
て説明する。基準電位発生回路５１の出力電位Ｖｃｃ／
２＋Ｖｔｈｎがドライブ回路７４のＮチャネルＭＯＳト
ランジスタ７２のゲートに与えられ、基準電位発生回路
５６の出力電位Ｖｃｃ／２−Ｖｔｈｐがドライブ回路７
４のＰチャネルＭＯＳトランジスタ７３のゲートに与え
られる。
【００２０】出力ノードＮ７２の電位Ｖｏｕｔが中間電
位Ｖｃｃ／２よりも低くなった場合は、ＮチャネルＭＯ
Ｓトランジスタ７２が導通し、電源ライン２０からＭＯ
Ｓトランジスタ７１，７２を介して出力ノードＮ７２に
電流が流入する。このとき、ＰチャネルＭＯＳトランジ
スタ７１と７５はカレントミラー回路を構成しているの
で、ＰチャネルＭＯＳトランジスタ７１を流れる電流の
値に応じた値の電流が電源ライン２０からＰチャネルＭ
ＯＳトランジスタ７５を介して出力ノードＮ７２に流入
する。したがって、出力ノードＮ７２の電位Ｖｏｕｔは
瞬時に中間電位Ｖｃｃ／２となる。
位Ｖｃｃ／２よりも低くなった場合は、ＮチャネルＭＯ
Ｓトランジスタ７２が導通し、電源ライン２０からＭＯ
Ｓトランジスタ７１，７２を介して出力ノードＮ７２に
電流が流入する。このとき、ＰチャネルＭＯＳトランジ
スタ７１と７５はカレントミラー回路を構成しているの
で、ＰチャネルＭＯＳトランジスタ７１を流れる電流の
値に応じた値の電流が電源ライン２０からＰチャネルＭ
ＯＳトランジスタ７５を介して出力ノードＮ７２に流入
する。したがって、出力ノードＮ７２の電位Ｖｏｕｔは
瞬時に中間電位Ｖｃｃ／２となる。
【００２１】逆に、出力ノードＮ７２の電位Ｖｏｕｔが
中間電位Ｖｃｃ／２よりも高くなった場合は、Ｐチャネ
ルＭＯＳトランジスタ７３が導通し、出力ノードＮ７２
からＭＯＳトランジスタ７３，７４を介して接地ライン
２１に電流が流出する。このとき、ＮチャネルＭＯＳト
ランジスタ７４と７６はカレントミラー回路を構成して
いるので、ＮチャネルＭＯＳトランジスタ７４を流れる
電流の値に応じた値の電流が出力ノードＮ７２からＮチ
ャネルＭＯＳトランジスタ７６を介して接地ライン２１
に流出する。したがって、出力ノードＮ７２の電位Ｖｏ
ｕｔは瞬時に中間電位Ｖｃｃ／２となる。したがって、
中間電位発生回路の出力ノードＮ７２の電位Ｖｏｕｔは
中間電位Ｖｃｃ／２に保持される。
中間電位Ｖｃｃ／２よりも高くなった場合は、Ｐチャネ
ルＭＯＳトランジスタ７３が導通し、出力ノードＮ７２
からＭＯＳトランジスタ７３，７４を介して接地ライン
２１に電流が流出する。このとき、ＮチャネルＭＯＳト
ランジスタ７４と７６はカレントミラー回路を構成して
いるので、ＮチャネルＭＯＳトランジスタ７４を流れる
電流の値に応じた値の電流が出力ノードＮ７２からＮチ
ャネルＭＯＳトランジスタ７６を介して接地ライン２１
に流出する。したがって、出力ノードＮ７２の電位Ｖｏ
ｕｔは瞬時に中間電位Ｖｃｃ／２となる。したがって、
中間電位発生回路の出力ノードＮ７２の電位Ｖｏｕｔは
中間電位Ｖｃｃ／２に保持される。
【００２２】図６は従来のさらに他の中間電位発生回路
の構成を示す回路図である。図６を参照して、この中間
電位発生回路が図３の中間電位発生回路と異なる点は、
基準電位発生回路３６が除去されている点と、ドライブ
回路４１がドライブ回路８１で置換されている点であ
る。
の構成を示す回路図である。図６を参照して、この中間
電位発生回路が図３の中間電位発生回路と異なる点は、
基準電位発生回路３６が除去されている点と、ドライブ
回路４１がドライブ回路８１で置換されている点であ
る。
【００２３】ドライブ回路８１は、電源ライン２０と接
地ライン２１の間に直列接続された２つのＮチャネルＭ
ＯＳトランジスタ８２，８３を含む。ＮチャネルＭＯＳ
トランジスタ８２のゲートは基準電位発生回路３１の出
力ノードＮ３２に接続され、ＮチャネルＭＯＳトランジ
スタ８３のゲートは電源ライン２０に接続される。Ｎチ
ャネルＭＯＳトランジスタ８２と８３の間のノードＮ８
２が中間電位発生回路の出力ノードとなる。
地ライン２１の間に直列接続された２つのＮチャネルＭ
ＯＳトランジスタ８２，８３を含む。ＮチャネルＭＯＳ
トランジスタ８２のゲートは基準電位発生回路３１の出
力ノードＮ３２に接続され、ＮチャネルＭＯＳトランジ
スタ８３のゲートは電源ライン２０に接続される。Ｎチ
ャネルＭＯＳトランジスタ８２と８３の間のノードＮ８
２が中間電位発生回路の出力ノードとなる。
【００２４】次に、この中間電位発生回路の動作につい
て説明する。基準電位発生回路３１の出力電位Ｖｃｃ／
２＋Ｖｔｈｎがドライブ回路８１のＮチャネルＭＯＳト
ランジスタ８２のゲートに与えられる。出力ノードＮ８
２の電位Ｖｏｕｔが中間電位Ｖｃｃ／２よりも低くなっ
た場合は、ＮチャネルＭＯＳトランジスタ８２が導通
し、電源ライン２０からＮチャネルＭＯＳトランジスタ
８２を介して出力ノードＮ８２に充電電流Ｉ８２が流入
する。このとき、ＮチャネルＭＯＳトランジスタ８２の
ゲートはＶｃｃ／２＋Ｖｔｈｎになっているため、Ｎチ
ャネルＭＯＳトランジスタ８２のソースである出力ノー
ドＮ８２は中間電位Ｖｃｃ／２までしか充電されない。
て説明する。基準電位発生回路３１の出力電位Ｖｃｃ／
２＋Ｖｔｈｎがドライブ回路８１のＮチャネルＭＯＳト
ランジスタ８２のゲートに与えられる。出力ノードＮ８
２の電位Ｖｏｕｔが中間電位Ｖｃｃ／２よりも低くなっ
た場合は、ＮチャネルＭＯＳトランジスタ８２が導通
し、電源ライン２０からＮチャネルＭＯＳトランジスタ
８２を介して出力ノードＮ８２に充電電流Ｉ８２が流入
する。このとき、ＮチャネルＭＯＳトランジスタ８２の
ゲートはＶｃｃ／２＋Ｖｔｈｎになっているため、Ｎチ
ャネルＭＯＳトランジスタ８２のソースである出力ノー
ドＮ８２は中間電位Ｖｃｃ／２までしか充電されない。
【００２５】一方、出力ノードＮ８２からＮチャネルＭ
ＯＳトランジスタ８３を介して接地ライン２１に放電電
流Ｉ８３が常時流出するので、出力ノードＮ８２の電位
Ｖｏｕｔは低下する傾向にある。この放電電流Ｉ８３と
充電電流Ｉ８２のバランスにより、出力ノードＮ８２の
電位Ｖｏｕｔは中間電位Ｖｃｃ／２に保持される。
ＯＳトランジスタ８３を介して接地ライン２１に放電電
流Ｉ８３が常時流出するので、出力ノードＮ８２の電位
Ｖｏｕｔは低下する傾向にある。この放電電流Ｉ８３と
充電電流Ｉ８２のバランスにより、出力ノードＮ８２の
電位Ｖｏｕｔは中間電位Ｖｃｃ／２に保持される。
【００２６】
【発明が解決しようとする課題】しかし、図３〜図５の
中間電位発生回路は、ダイオード接続されたＮチャネル
ＭＯＳトランジスタ３３，３４；５３，５５を含む基準
電位発生回路３１，５１と、ダイオード接続されたＰチ
ャネルＭＯＳトランジスタ３８，３９；５７，５９を含
む基準電位発生回路３６，５６の両方を備えていたの
で、Ｖｃｃ＞２Ｖｔｈｎ＋２ＲＩおよびＶｃｃ＞２Ｖｔ
ｈｐ＋２ＲＩ（ただし、Ｒは基準電位発生回路の抵抗素
子の抵抗値、Ｉは基準電位発生回路を流れる電流値であ
る）の条件を満たさないと正常に動作しなかった。
中間電位発生回路は、ダイオード接続されたＮチャネル
ＭＯＳトランジスタ３３，３４；５３，５５を含む基準
電位発生回路３１，５１と、ダイオード接続されたＰチ
ャネルＭＯＳトランジスタ３８，３９；５７，５９を含
む基準電位発生回路３６，５６の両方を備えていたの
で、Ｖｃｃ＞２Ｖｔｈｎ＋２ＲＩおよびＶｃｃ＞２Ｖｔ
ｈｐ＋２ＲＩ（ただし、Ｒは基準電位発生回路の抵抗素
子の抵抗値、Ｉは基準電位発生回路を流れる電流値であ
る）の条件を満たさないと正常に動作しなかった。
【００２７】一方、近年のＤＲＡＭでは電源電圧Ｖｃｃ
の低減化が進められており、上記条件を満たすためには
ＭＯＳトランジスタのしきい値電圧Ｖｔｈｎ，Ｖｔｈｐ
の低減化が必須になってくる。
の低減化が進められており、上記条件を満たすためには
ＭＯＳトランジスタのしきい値電圧Ｖｔｈｎ，Ｖｔｈｐ
の低減化が必須になってくる。
【００２８】しかし、現状のプロセス技術では、Ｎチャ
ネルＭＯＳトランジスタに比べてＰチャネルＭＯＳトラ
ンジスタのほうが耐圧特性が悪く、ＰチャネルＭＯＳト
ランジスタのしきい値電圧ＶｔｈｐをＮチャネルＭＯＳ
トランジスタのしきい値Ｖｔｈｎと同程度にまで小さく
することはできない。このため、図３〜図５の中間電位
発生回路では、ＰチャネルＭＯＳトランジスタのしきい
値電圧Ｖｔｈｐによって電源電圧Ｖｃｃの下限が決まっ
ていた。
ネルＭＯＳトランジスタに比べてＰチャネルＭＯＳトラ
ンジスタのほうが耐圧特性が悪く、ＰチャネルＭＯＳト
ランジスタのしきい値電圧ＶｔｈｐをＮチャネルＭＯＳ
トランジスタのしきい値Ｖｔｈｎと同程度にまで小さく
することはできない。このため、図３〜図５の中間電位
発生回路では、ＰチャネルＭＯＳトランジスタのしきい
値電圧Ｖｔｈｐによって電源電圧Ｖｃｃの下限が決まっ
ていた。
【００２９】また、図６の中間電位発生回路は、ダイオ
ード接続されたＮチャネルＭＯＳトランジスタ３３，３
４を含む基準電位発生回路３１のみを備えているので、
Ｖｃｃ＞２Ｖｔｈｎ＋２ＲＩの条件のみを満たせばよ
い。したがって、Ｖｔｈｎよりも大きなＶｔｈｐで電源
電圧Ｖｃｃの下限が決まっていた図３〜図５の中間電位
発生回路に比べ、電源電圧Ｖｃｃの低減化を図ることが
できる。
ード接続されたＮチャネルＭＯＳトランジスタ３３，３
４を含む基準電位発生回路３１のみを備えているので、
Ｖｃｃ＞２Ｖｔｈｎ＋２ＲＩの条件のみを満たせばよ
い。したがって、Ｖｔｈｎよりも大きなＶｔｈｐで電源
電圧Ｖｃｃの下限が決まっていた図３〜図５の中間電位
発生回路に比べ、電源電圧Ｖｃｃの低減化を図ることが
できる。
【００３０】しかし、充電電流Ｉ８２と常時流れる放電
電流Ｉ８３とのバランスを取るのが容易でなかった。こ
のバランスを取るためには、電源電圧Ｖｃｃ、温度、デ
バイス特性などの種々の要因を考慮して回路を設計する
必要があり、回路設計が困難であった。
電流Ｉ８３とのバランスを取るのが容易でなかった。こ
のバランスを取るためには、電源電圧Ｖｃｃ、温度、デ
バイス特性などの種々の要因を考慮して回路を設計する
必要があり、回路設計が困難であった。
【００３１】それゆえに、この発明の主たる目的は、低
電源電圧でも安定に動作し、かつ回路設計が容易な中間
電位発生回路を提供することである。
電源電圧でも安定に動作し、かつ回路設計が容易な中間
電位発生回路を提供することである。
【００３２】
【課題を解決するための手段】この発明に係る中間電位
発生回路は、第１の電位とその第１の電位よりも低い第
２の電位との間の中間電位を生成し出力端子に出力する
中間電位発生回路であって、基準電位発生手段、充電手
段、および放電手段を備える。基準電位発生手段は、第
１の電位のラインと第２の電位のラインとの間に直列接
続された第１の抵抗手段、第１のダイオード手段、第２
の抵抗手段および第２のダイオード手段を含み、第１の
抵抗手段および第１のダイオード手段の間の出力ノード
から中間電位よりも第１のダイオード手段のしきい値電
圧だけ高い基準電位を出力する。充電手段は、その第１
の電極が第１の電位を受け、その第２の電極が出力端子
に接続され、その入力電極が基準電位発生手段の出力ノ
ードに接続された第１のトランジスタを含み、出力端子
を中間電位に充電する。放電手段は、出力端子と第２の
電位のラインとの間に直列接続された第３の抵抗手段お
よび第３のダイオード手段を含み、出力端子から第２の
電位のラインに予め定められた放電電流を流出させる。
発生回路は、第１の電位とその第１の電位よりも低い第
２の電位との間の中間電位を生成し出力端子に出力する
中間電位発生回路であって、基準電位発生手段、充電手
段、および放電手段を備える。基準電位発生手段は、第
１の電位のラインと第２の電位のラインとの間に直列接
続された第１の抵抗手段、第１のダイオード手段、第２
の抵抗手段および第２のダイオード手段を含み、第１の
抵抗手段および第１のダイオード手段の間の出力ノード
から中間電位よりも第１のダイオード手段のしきい値電
圧だけ高い基準電位を出力する。充電手段は、その第１
の電極が第１の電位を受け、その第２の電極が出力端子
に接続され、その入力電極が基準電位発生手段の出力ノ
ードに接続された第１のトランジスタを含み、出力端子
を中間電位に充電する。放電手段は、出力端子と第２の
電位のラインとの間に直列接続された第３の抵抗手段お
よび第３のダイオード手段を含み、出力端子から第２の
電位のラインに予め定められた放電電流を流出させる。
【００３３】この中間電位発生回路では、１組の基準電
位発生手段が１つの基準電位を生成し、充電手段がその
基準電位に基づいて出力端子を中間電位に充電し、放電
手段が予め定められた放電電流を出力端子から流出させ
る。したがって、充電電流と放電電流のバランスを取る
ことにより、出力端子を中間電位に保持できる。また、
基準電位発生手段が１組だけ設けられるので、基準電位
発生手段のダイオード手段をＮチャネルＭＯＳトランジ
スタで構成することにより、電源電圧の低減化が可能と
なる。また、基準電位発生手段が１組だけ設けられるの
で、基準電位発生手段が２組設けられていた従来に比
べ、レイアウト面積が小さくて済む。しかも、基準電位
発生手段の中間電位のノードと第２の電位のラインとの
間の構成と、放電手段の出力ノードと第２の電位のライ
ンとの間の構成とを同様の構成にしたので、両者に同じ
電流が流れるようにすれば出力ノードを中間電位にする
ことができ、回路設計を容易に行なうことができる。
位発生手段が１つの基準電位を生成し、充電手段がその
基準電位に基づいて出力端子を中間電位に充電し、放電
手段が予め定められた放電電流を出力端子から流出させ
る。したがって、充電電流と放電電流のバランスを取る
ことにより、出力端子を中間電位に保持できる。また、
基準電位発生手段が１組だけ設けられるので、基準電位
発生手段のダイオード手段をＮチャネルＭＯＳトランジ
スタで構成することにより、電源電圧の低減化が可能と
なる。また、基準電位発生手段が１組だけ設けられるの
で、基準電位発生手段が２組設けられていた従来に比
べ、レイアウト面積が小さくて済む。しかも、基準電位
発生手段の中間電位のノードと第２の電位のラインとの
間の構成と、放電手段の出力ノードと第２の電位のライ
ンとの間の構成とを同様の構成にしたので、両者に同じ
電流が流れるようにすれば出力ノードを中間電位にする
ことができ、回路設計を容易に行なうことができる。
【００３４】また好ましくは、充電手段の第１のトラン
ジスタは第１の導電形式であり、基準電位発生手段の第
１の抵抗手段、第１のダイオード手段、第２の抵抗手
段、および第２のダイオード手段は、それぞれ第２の導
電形式の第２のトランジスタ、第１の導電形式の第３の
トランジスタ、第２の導電形式の第４のトランジスタ、
および第１の導電形式の第５のトランジスタで構成され
る。第３および第５のトランジスタの入力電極はそれぞ
れ各々の第１の電極に接続され、第２および第４のトラ
ンジスタの入力電極はそれぞれ第３および第５のトラン
ジスタの第２の電極に接続される。これにより、基準電
位発生手段を容易に構成できる。
ジスタは第１の導電形式であり、基準電位発生手段の第
１の抵抗手段、第１のダイオード手段、第２の抵抗手
段、および第２のダイオード手段は、それぞれ第２の導
電形式の第２のトランジスタ、第１の導電形式の第３の
トランジスタ、第２の導電形式の第４のトランジスタ、
および第１の導電形式の第５のトランジスタで構成され
る。第３および第５のトランジスタの入力電極はそれぞ
れ各々の第１の電極に接続され、第２および第４のトラ
ンジスタの入力電極はそれぞれ第３および第５のトラン
ジスタの第２の電極に接続される。これにより、基準電
位発生手段を容易に構成できる。
【００３５】また好ましくは、放電手段の第３の抵抗手
段および第３のダイオード手段は、それぞれ出力端子と
第２の電位のラインとの間に直列接続された第２の導電
形式の第６のトランジスタおよび第１の導電形式の第７
のトランジスタで構成される。第７のトランジスタの入
力電極がその第１の電極に接続され、第６のトランジス
タの入力電極が第７のトランジスタの第２の電極に接続
される。これにより、放電手段を容易に構成できる。
段および第３のダイオード手段は、それぞれ出力端子と
第２の電位のラインとの間に直列接続された第２の導電
形式の第６のトランジスタおよび第１の導電形式の第７
のトランジスタで構成される。第７のトランジスタの入
力電極がその第１の電極に接続され、第６のトランジス
タの入力電極が第７のトランジスタの第２の電極に接続
される。これにより、放電手段を容易に構成できる。
【００３６】また好ましくは、充電手段は、その入力電
極および第１の電極が第１のトランジスタの第１の電極
に接続され、その第２の電極が第１の電位のラインに接
続された第２の導電形式の第８のトランジスタ、および
第１の電位のラインと出力端子の間に接続され、その入
力電極が第８のトランジスタの入力電極に接続された第
２の導電形式の第９のトランジスタをさらに含む。第８
および第９のトランジスタは、第８のトランジスタに流
れる電流のＭ倍の電流を第１の電位のラインから出力端
子に流すためのカレントミラー回路を構成する。この場
合は、出力電位が中間電位よりも低くなった場合でも、
カレントミラー回路の電流増幅作用により大きな充電電
流を流すことができるので、出力電位を中間電位に瞬時
に復帰させることができる。
極および第１の電極が第１のトランジスタの第１の電極
に接続され、その第２の電極が第１の電位のラインに接
続された第２の導電形式の第８のトランジスタ、および
第１の電位のラインと出力端子の間に接続され、その入
力電極が第８のトランジスタの入力電極に接続された第
２の導電形式の第９のトランジスタをさらに含む。第８
および第９のトランジスタは、第８のトランジスタに流
れる電流のＭ倍の電流を第１の電位のラインから出力端
子に流すためのカレントミラー回路を構成する。この場
合は、出力電位が中間電位よりも低くなった場合でも、
カレントミラー回路の電流増幅作用により大きな充電電
流を流すことができるので、出力電位を中間電位に瞬時
に復帰させることができる。
【００３７】また好ましくは、放電手段は、出力端子と
第２の電位のラインとの間に接続され、その入力電極が
第７のトランジスタの入力電極に接続された第１の導電
形式の第１０のトランジスタをさらに含む。第７および
第１０のトランジスタは、第７のトランジスタに流れる
電流のＮ倍の電流を出力端子から第２の電位のラインに
流すためのカレントミラー回路を構成する。この場合
は、出力電位が中間電位よりも高くなった場合でも、カ
レントミラー回路の電流増幅作用により大きな放電電流
を流すことができるので、出力電位を中間電位に瞬時に
復帰させることができる。
第２の電位のラインとの間に接続され、その入力電極が
第７のトランジスタの入力電極に接続された第１の導電
形式の第１０のトランジスタをさらに含む。第７および
第１０のトランジスタは、第７のトランジスタに流れる
電流のＮ倍の電流を出力端子から第２の電位のラインに
流すためのカレントミラー回路を構成する。この場合
は、出力電位が中間電位よりも高くなった場合でも、カ
レントミラー回路の電流増幅作用により大きな放電電流
を流すことができるので、出力電位を中間電位に瞬時に
復帰させることができる。
【００３８】
［実施の形態１］図１は、この発明の実施の形態１によ
る中間電位発生回路の構成を示す回路図である。図１を
参照して、この中間電位発生回路は、１つの基準電位発
生回路１とドライブ回路６とを備える。
る中間電位発生回路の構成を示す回路図である。図１を
参照して、この中間電位発生回路は、１つの基準電位発
生回路１とドライブ回路６とを備える。
【００３９】基準電位発生回路１は、電源ライン２０と
接地ライン２１の間に直列接続されたＰチャネルＭＯＳ
トランジスタ２、ＮチャネルＭＯＳトランジスタ３、Ｐ
チャネルＭＯＳトランジスタ４およびＮチャネルＭＯＳ
トランジスタ５を含む。ＮチャネルＭＯＳトランジスタ
３，５の各々はダイオード接続されている。すなわち、
ＮチャネルＭＯＳトランジスタ３のゲートはそのドレイ
ンに接続され、ＮチャネルＭＯＳトランジスタ５のゲー
トはそのドレインに接続されている。ＰチャネルＭＯＳ
トランジスタ２，４のゲートは、それぞれＮチャネルＭ
ＯＳトランジスタ３，５のソースに接続される。Ｐチャ
ネルＭＯＳトランジスタ２，４のゲートは、それぞれＮ
チャネルＭＯＳトランジスタ３，５を越えて低電位のノ
ードに接続されているため、ＰチャネルＭＯＳトランジ
スタ２，４の各々は抵抗素子として動作する。Ｐチャネ
ルＭＯＳトランジスタ２と４は同じサイズであり、Ｎチ
ャネルＭＯＳトランジスタ３と５は同じサイズであり同
じしきい値電圧Ｖｔｈｎを有する。したがって、Ｎチャ
ネルＭＯＳトランジスタ３とＰチャネルＭＯＳトランジ
スタ４の間の中間ノードＮ３は中間電位Ｖｃｃ／２とな
り、ＰチャネルＭＯＳトランジスタ２とＮチャネルＭＯ
Ｓトランジスタ３の間の出力ノードＮ２は基準電位Ｖｃ
ｃ／２＋Ｖｔｈｎとなる。
接地ライン２１の間に直列接続されたＰチャネルＭＯＳ
トランジスタ２、ＮチャネルＭＯＳトランジスタ３、Ｐ
チャネルＭＯＳトランジスタ４およびＮチャネルＭＯＳ
トランジスタ５を含む。ＮチャネルＭＯＳトランジスタ
３，５の各々はダイオード接続されている。すなわち、
ＮチャネルＭＯＳトランジスタ３のゲートはそのドレイ
ンに接続され、ＮチャネルＭＯＳトランジスタ５のゲー
トはそのドレインに接続されている。ＰチャネルＭＯＳ
トランジスタ２，４のゲートは、それぞれＮチャネルＭ
ＯＳトランジスタ３，５のソースに接続される。Ｐチャ
ネルＭＯＳトランジスタ２，４のゲートは、それぞれＮ
チャネルＭＯＳトランジスタ３，５を越えて低電位のノ
ードに接続されているため、ＰチャネルＭＯＳトランジ
スタ２，４の各々は抵抗素子として動作する。Ｐチャネ
ルＭＯＳトランジスタ２と４は同じサイズであり、Ｎチ
ャネルＭＯＳトランジスタ３と５は同じサイズであり同
じしきい値電圧Ｖｔｈｎを有する。したがって、Ｎチャ
ネルＭＯＳトランジスタ３とＰチャネルＭＯＳトランジ
スタ４の間の中間ノードＮ３は中間電位Ｖｃｃ／２とな
り、ＰチャネルＭＯＳトランジスタ２とＮチャネルＭＯ
Ｓトランジスタ３の間の出力ノードＮ２は基準電位Ｖｃ
ｃ／２＋Ｖｔｈｎとなる。
【００４０】ドライブ回路６は、電源ライン２０と接地
ライン２１の間に直列接続されたＮチャネルＭＯＳトラ
ンジスタ７、ＰチャネルＭＯＳトランジスタ８およびＮ
チャネルＭＯＳトランジスタ９を含む。ＮチャネルＭＯ
Ｓトランジスタ７，９は基準電位発生回路１のＮチャネ
ルＭＯＳトランジスタ３，５と同じサイズであり同じし
きい値電圧Ｖｔｈｎを有し、ＰチャネルＭＯＳトランジ
スタ８は基準電位発生回路１のＰチャネルＭＯＳトラン
ジスタ２，４と同じサイズである。
ライン２１の間に直列接続されたＮチャネルＭＯＳトラ
ンジスタ７、ＰチャネルＭＯＳトランジスタ８およびＮ
チャネルＭＯＳトランジスタ９を含む。ＮチャネルＭＯ
Ｓトランジスタ７，９は基準電位発生回路１のＮチャネ
ルＭＯＳトランジスタ３，５と同じサイズであり同じし
きい値電圧Ｖｔｈｎを有し、ＰチャネルＭＯＳトランジ
スタ８は基準電位発生回路１のＰチャネルＭＯＳトラン
ジスタ２，４と同じサイズである。
【００４１】ＮチャネルＭＯＳトランジスタ７のゲート
は基準電位発生回路１の出力ノードＮ２に接続される。
ＮチャネルＭＯＳトランジスタ９はダイオード接続され
る。すなわち、ＮチャネルＭＯＳトランジスタ９のゲー
トはそのドレインに接続される。ＰチャネルＭＯＳトラ
ンジスタ８のゲートは接地ライン２１に接続される。Ｐ
チャネルＭＯＳトランジスタ８のゲートはＮチャネルＭ
ＯＳトランジスタ９を越えて低電位のノードに接続され
ているため、ＰチャネルＭＯＳトランジスタ８は抵抗素
子として動作する。ＭＯＳトランジスタ７と８の間のノ
ードＮ７が中間電位発生回路の出力ノードとなる。
は基準電位発生回路１の出力ノードＮ２に接続される。
ＮチャネルＭＯＳトランジスタ９はダイオード接続され
る。すなわち、ＮチャネルＭＯＳトランジスタ９のゲー
トはそのドレインに接続される。ＰチャネルＭＯＳトラ
ンジスタ８のゲートは接地ライン２１に接続される。Ｐ
チャネルＭＯＳトランジスタ８のゲートはＮチャネルＭ
ＯＳトランジスタ９を越えて低電位のノードに接続され
ているため、ＰチャネルＭＯＳトランジスタ８は抵抗素
子として動作する。ＭＯＳトランジスタ７と８の間のノ
ードＮ７が中間電位発生回路の出力ノードとなる。
【００４２】次に、この中間電位発生回路の動作につい
て説明する。基準電位発生回路１の出力電位Ｖｃｃ／２
＋Ｖｔｈｎがドライブ回路６のＮチャネルＭＯＳトラン
ジスタ７のゲートに与えられる。出力ノードＮ７の電位
Ｖｏｕｔが中間電位Ｖｃｃ／２よりも低くなった場合
は、ＮチャネルＭＯＳトランジスタ７が導通し、電源ラ
イン２０からＮチャネルＭＯＳトランジスタ７を介して
出力ノードＮ７に充電電流Ｉ７が流入する。このとき、
ＮチャネルＭＯＳトランジスタ７のゲートはＶｃｃ／２
＋Ｖｔｈｎになっているため、ＮチャネルＭＯＳトラン
ジスタ７のソースである出力ノードＮ７は中間電位Ｖｃ
ｃ／２までしか充電されない。すなわち、出力ノードＮ
７が中間電位Ｖｃｃ／２になると、ＮチャネルＭＯＳト
ランジスタ７が非導通になって、出力ノードＮ７への充
電電流Ｉ７の流入は停止される。
て説明する。基準電位発生回路１の出力電位Ｖｃｃ／２
＋Ｖｔｈｎがドライブ回路６のＮチャネルＭＯＳトラン
ジスタ７のゲートに与えられる。出力ノードＮ７の電位
Ｖｏｕｔが中間電位Ｖｃｃ／２よりも低くなった場合
は、ＮチャネルＭＯＳトランジスタ７が導通し、電源ラ
イン２０からＮチャネルＭＯＳトランジスタ７を介して
出力ノードＮ７に充電電流Ｉ７が流入する。このとき、
ＮチャネルＭＯＳトランジスタ７のゲートはＶｃｃ／２
＋Ｖｔｈｎになっているため、ＮチャネルＭＯＳトラン
ジスタ７のソースである出力ノードＮ７は中間電位Ｖｃ
ｃ／２までしか充電されない。すなわち、出力ノードＮ
７が中間電位Ｖｃｃ／２になると、ＮチャネルＭＯＳト
ランジスタ７が非導通になって、出力ノードＮ７への充
電電流Ｉ７の流入は停止される。
【００４３】一方、出力ノードＮ７からＭＯＳトランジ
スタ８，９を介して接地ライン２１に放電電流Ｉ９が流
出するので、出力ノードＮ７の電位Ｖｏｕｔは低下する
傾向にある。この放電電流Ｉ９と充電電流Ｉ７のバラン
スにより、出力ノードＮ７の電位Ｖｏｕｔは中間電位Ｖ
ｃｃ／２に保持される。
スタ８，９を介して接地ライン２１に放電電流Ｉ９が流
出するので、出力ノードＮ７の電位Ｖｏｕｔは低下する
傾向にある。この放電電流Ｉ９と充電電流Ｉ７のバラン
スにより、出力ノードＮ７の電位Ｖｏｕｔは中間電位Ｖ
ｃｃ／２に保持される。
【００４４】このとき、ＮチャネルＭＯＳトランジスタ
３と７は同じサイズであり各々のゲートは互いに接続さ
れているので、ＮチャネルＭＯＳトランジスタ３に流れ
る電流ＩとＮチャネルＭＯＳトランジスタ７に流れる電
流Ｉ７は等しくなる。また、基準電位発生回路１の中間
ノードＮ３と接地ライン２１の間の構成（ＭＯＳトラン
ジスタ４，５）と、出力ノードＮ７と接地ライン２１の
間の構成（ＭＯＳトランジスタ８，９）とは全く同じで
ある。したがって、通常、出力ノードＮ７の電位Ｖｏｕ
ｔは、基準電位発生回路１の中間ノードの電位Ｖｃｃ／
２に等しくなる。
３と７は同じサイズであり各々のゲートは互いに接続さ
れているので、ＮチャネルＭＯＳトランジスタ３に流れ
る電流ＩとＮチャネルＭＯＳトランジスタ７に流れる電
流Ｉ７は等しくなる。また、基準電位発生回路１の中間
ノードＮ３と接地ライン２１の間の構成（ＭＯＳトラン
ジスタ４，５）と、出力ノードＮ７と接地ライン２１の
間の構成（ＭＯＳトランジスタ８，９）とは全く同じで
ある。したがって、通常、出力ノードＮ７の電位Ｖｏｕ
ｔは、基準電位発生回路１の中間ノードの電位Ｖｃｃ／
２に等しくなる。
【００４５】また、出力ノードＮ７の電位Ｖｏｕｔが中
間電位Ｖｃｃ／２よりも高くなった場合は、高くなった
分だけＭＯＳトランジスタ８，９の導通抵抗値が小さく
なるので、放電電流Ｉ９が大きくなり出力電位Ｖｏｕｔ
は中間電位Ｖｃｃ／２に早急に復帰する。
間電位Ｖｃｃ／２よりも高くなった場合は、高くなった
分だけＭＯＳトランジスタ８，９の導通抵抗値が小さく
なるので、放電電流Ｉ９が大きくなり出力電位Ｖｏｕｔ
は中間電位Ｖｃｃ／２に早急に復帰する。
【００４６】この実施の形態の中間電位発生回路では、
ＰチャネルＭＯＳトランジスタで構成された抵抗素子と
ＮチャネルＭＯＳトランジスタで構成されたダイオード
とを含む基準電位発生回路１のみが設けられ、Ｐチャネ
ルＭＯＳトランジスタで構成されたダイオードを含む基
準電位発生回路は設けられていないので、ＰチャネルＭ
ＯＳトランジスタのしきい値電圧Ｖｔｈｐは動作条件に
関係せず、ＮチャネルＭＯＳトランジスタのしきい値電
圧Ｖｔｈｎのみが動作条件に関係する。換言すれば、上
述した条件のうちＶｃｃ＞２Ｖｔｈｐ＋２ＲＩを満たす
必要はなく、Ｖｃｃ＞２Ｖｔｈｎ＋２ＲＩのみを満たせ
ば足りる。したがって、Ｖｔｈｎよりも大きなＶｔｈｐ
で電源電圧Ｖｃｃの下限が決まっていた従来に比べ、電
源電圧Ｖｃｃの低減化が可能となる。
ＰチャネルＭＯＳトランジスタで構成された抵抗素子と
ＮチャネルＭＯＳトランジスタで構成されたダイオード
とを含む基準電位発生回路１のみが設けられ、Ｐチャネ
ルＭＯＳトランジスタで構成されたダイオードを含む基
準電位発生回路は設けられていないので、ＰチャネルＭ
ＯＳトランジスタのしきい値電圧Ｖｔｈｐは動作条件に
関係せず、ＮチャネルＭＯＳトランジスタのしきい値電
圧Ｖｔｈｎのみが動作条件に関係する。換言すれば、上
述した条件のうちＶｃｃ＞２Ｖｔｈｐ＋２ＲＩを満たす
必要はなく、Ｖｃｃ＞２Ｖｔｈｎ＋２ＲＩのみを満たせ
ば足りる。したがって、Ｖｔｈｎよりも大きなＶｔｈｐ
で電源電圧Ｖｃｃの下限が決まっていた従来に比べ、電
源電圧Ｖｃｃの低減化が可能となる。
【００４７】また、基準電位発生回路が１組だけ設けら
れるので、基準電位発生回路が２組設けられていた従来
に比べ、レイアウト面積が小さくて済む。
れるので、基準電位発生回路が２組設けられていた従来
に比べ、レイアウト面積が小さくて済む。
【００４８】また、基準電位発生回路１の中間ノードＮ
３と接地ライン２１の間の構成と、出力ノードＮ７と接
地ライン２１の間の構成とを全く同じにしたので、両者
に同じ電流を流せば出力ノードＮ７を中間電位Ｖｃｃ／
２にすることができ、回路設計を容易に行なうことがで
きる。
３と接地ライン２１の間の構成と、出力ノードＮ７と接
地ライン２１の間の構成とを全く同じにしたので、両者
に同じ電流を流せば出力ノードＮ７を中間電位Ｖｃｃ／
２にすることができ、回路設計を容易に行なうことがで
きる。
【００４９】［実施の形態２］図２は、この発明の実施
の形態２による中間電位発生回路の構成を示す回路図で
ある。図２を参照して、この中間電位発生回路が図１の
中間電位発生回路と異なる点は、ドライブ回路６がドラ
イブ回路１０で置換されている点である。
の形態２による中間電位発生回路の構成を示す回路図で
ある。図２を参照して、この中間電位発生回路が図１の
中間電位発生回路と異なる点は、ドライブ回路６がドラ
イブ回路１０で置換されている点である。
【００５０】ドライブ回路１０は、電源ライン２０と接
地ライン２１の間に直列接続されたＰチャネルＭＯＳト
ランジスタ１１、ＮチャネルＭＯＳトランジスタ１２、
ＰチャネルＭＯＳトランジスタ１３およびＮチャネルＭ
ＯＳトランジスタ１４と、電源ライン２０と接地ライン
２１の間に直列接続されたＰチャネルＭＯＳトランジス
タ１５およびＮチャネルＭＯＳトランジスタ１６とを含
む。ＮチャネルＭＯＳトランジスタ１２のゲートは基準
電位発生回路１の出力ノードＮ２に接続され、Ｐチャネ
ルＭＯＳトランジスタ１３のゲートは接地ライン２１に
接続される。ＰチャネルＭＯＳトランジスタ１３のゲー
トはＮチャネルＭＯＳトランジスタ１４を越えて低電位
のノードに接続されているので、ＰチャネルＭＯＳトラ
ンジスタ１３は抵抗素子として動作する。ＭＯＳトラン
ジスタ１２と１３の間のノードＮ１２がこの中間電位発
生回路の出力ノードとなる。ノードＮ１２はＭＯＳトラ
ンジスタ１５と１６のドレインに接続される。
地ライン２１の間に直列接続されたＰチャネルＭＯＳト
ランジスタ１１、ＮチャネルＭＯＳトランジスタ１２、
ＰチャネルＭＯＳトランジスタ１３およびＮチャネルＭ
ＯＳトランジスタ１４と、電源ライン２０と接地ライン
２１の間に直列接続されたＰチャネルＭＯＳトランジス
タ１５およびＮチャネルＭＯＳトランジスタ１６とを含
む。ＮチャネルＭＯＳトランジスタ１２のゲートは基準
電位発生回路１の出力ノードＮ２に接続され、Ｐチャネ
ルＭＯＳトランジスタ１３のゲートは接地ライン２１に
接続される。ＰチャネルＭＯＳトランジスタ１３のゲー
トはＮチャネルＭＯＳトランジスタ１４を越えて低電位
のノードに接続されているので、ＰチャネルＭＯＳトラ
ンジスタ１３は抵抗素子として動作する。ＭＯＳトラン
ジスタ１２と１３の間のノードＮ１２がこの中間電位発
生回路の出力ノードとなる。ノードＮ１２はＭＯＳトラ
ンジスタ１５と１６のドレインに接続される。
【００５１】ＰチャネルＭＯＳトランジスタ１１と１５
のゲートは、ともにＰチャネルＭＯＳトランジスタ１１
のドレインに接続され、ＰチャネルＭＯＳトランジスタ
１１と１５はカレントミラー回路を構成している。Ｎチ
ャネルＭＯＳトランジスタ１４と１６のゲートは、とも
にＮチャネルＭＯＳトランジスタ１４のドレインに接続
され、ＮチャネルＭＯＳトランジスタ１４と１６はカレ
ントミラー回路を構成している。
のゲートは、ともにＰチャネルＭＯＳトランジスタ１１
のドレインに接続され、ＰチャネルＭＯＳトランジスタ
１１と１５はカレントミラー回路を構成している。Ｎチ
ャネルＭＯＳトランジスタ１４と１６のゲートは、とも
にＮチャネルＭＯＳトランジスタ１４のドレインに接続
され、ＮチャネルＭＯＳトランジスタ１４と１６はカレ
ントミラー回路を構成している。
【００５２】次に、この中間電位発生回路の動作につい
て説明する。基準電位発生回路１の出力電位Ｖｃｃ／２
＋Ｖｔｈｎがドライブ回路１０のＮチャネルＭＯＳトラ
ンジスタ１２のゲートに与えられる。
て説明する。基準電位発生回路１の出力電位Ｖｃｃ／２
＋Ｖｔｈｎがドライブ回路１０のＮチャネルＭＯＳトラ
ンジスタ１２のゲートに与えられる。
【００５３】出力ノードＮ１２の電位Ｖｏｕｔが中間電
位Ｖｃｃ／２よりも低くなった場合は、ＮチャネルＭＯ
Ｓトランジスタ１２が導通し、電源ライン２０からＭＯ
Ｓトランジスタ１１，１２を介して出力ノードＮ１２に
充電電流Ｉ１１が流入する。このとき、ＰチャネルＭＯ
Ｓトランジスタ１１と１５はカレントミラー回路を構成
しているので、ＰチャネルＭＯＳトランジスタ１１を流
れる電流Ｉ１１のＭ倍（ＭはＰチャネルＭＯＳトランジ
スタ１１と１５で構成されるカレントミラー回路の電流
増幅率であり、正の実数である）の電流Ｉ１５が電源ラ
イン２０からＰチャネルＭＯＳトランジスタ１５を介し
て出力ノードＮ１２に流入する。したがって、出力ノー
ドＮ１２の電位Ｖｏｕｔは瞬時に中間電位Ｖｃｃ／２と
なる。
位Ｖｃｃ／２よりも低くなった場合は、ＮチャネルＭＯ
Ｓトランジスタ１２が導通し、電源ライン２０からＭＯ
Ｓトランジスタ１１，１２を介して出力ノードＮ１２に
充電電流Ｉ１１が流入する。このとき、ＰチャネルＭＯ
Ｓトランジスタ１１と１５はカレントミラー回路を構成
しているので、ＰチャネルＭＯＳトランジスタ１１を流
れる電流Ｉ１１のＭ倍（ＭはＰチャネルＭＯＳトランジ
スタ１１と１５で構成されるカレントミラー回路の電流
増幅率であり、正の実数である）の電流Ｉ１５が電源ラ
イン２０からＰチャネルＭＯＳトランジスタ１５を介し
て出力ノードＮ１２に流入する。したがって、出力ノー
ドＮ１２の電位Ｖｏｕｔは瞬時に中間電位Ｖｃｃ／２と
なる。
【００５４】一方、出力ノードＮ１２からＭＯＳトラン
ジスタ１３，１４を介して接地ライン２１に放電電流Ｉ
１４が流出するとともに、出力ノードＮ１２からＮチャ
ネルＭＯＳトランジスタ１６を介して接地ライン２１に
放電電流Ｉ１４のＮ倍（ＮはＰチャネルＭＯＳトランジ
スタ１４と１６で構成されるカレントミラー回路の電流
増幅率であり、正の実数である）の電流Ｉ１６が流出す
る。したがって、出力ノードＮ１２の電位Ｖｏｕｔは低
下する傾向にある。この放電電流Ｉ１４およびＩ１６と
充電電流Ｉ１１およびＩ１５のバランスにより、出力ノ
ードＮ１２の電位Ｖｏｕｔが中間電位Ｖｃｃ／２に保持
される。
ジスタ１３，１４を介して接地ライン２１に放電電流Ｉ
１４が流出するとともに、出力ノードＮ１２からＮチャ
ネルＭＯＳトランジスタ１６を介して接地ライン２１に
放電電流Ｉ１４のＮ倍（ＮはＰチャネルＭＯＳトランジ
スタ１４と１６で構成されるカレントミラー回路の電流
増幅率であり、正の実数である）の電流Ｉ１６が流出す
る。したがって、出力ノードＮ１２の電位Ｖｏｕｔは低
下する傾向にある。この放電電流Ｉ１４およびＩ１６と
充電電流Ｉ１１およびＩ１５のバランスにより、出力ノ
ードＮ１２の電位Ｖｏｕｔが中間電位Ｖｃｃ／２に保持
される。
【００５５】また、出力ノードＮ１２の電位Ｖｏｕｔが
中間電位Ｖｃｃ／２よりも高くなった場合は、高くなっ
た分だけＭＯＳトランジスタ１３，１４，１６の導通抵
抗値が小さくなるので、放電電流Ｉ１４およびＩ１６が
大きくなり出力電位Ｖｏｕｔは瞬時に中間電位Ｖｃｃ／
２となる。したがって、出力電位Ｖｏｕｔは中間電位Ｖ
ｃｃ／２に保持される。
中間電位Ｖｃｃ／２よりも高くなった場合は、高くなっ
た分だけＭＯＳトランジスタ１３，１４，１６の導通抵
抗値が小さくなるので、放電電流Ｉ１４およびＩ１６が
大きくなり出力電位Ｖｏｕｔは瞬時に中間電位Ｖｃｃ／
２となる。したがって、出力電位Ｖｏｕｔは中間電位Ｖ
ｃｃ／２に保持される。
【００５６】この実施の形態の中間電位発生回路では、
実施の形態１と同じ効果が得られる他、実施の形態１に
比べて大きな充放電電流が流れるので、出力電位Ｖｏｕ
ｔが中間電位Ｖｃｃ／２からずれた場合でも、出力電位
ＶｏｕｔがＶｃｃ／２に瞬時に補正され、出力電位Ｖｏ
ｕｔの安定性が向上する。
実施の形態１と同じ効果が得られる他、実施の形態１に
比べて大きな充放電電流が流れるので、出力電位Ｖｏｕ
ｔが中間電位Ｖｃｃ／２からずれた場合でも、出力電位
ＶｏｕｔがＶｃｃ／２に瞬時に補正され、出力電位Ｖｏ
ｕｔの安定性が向上する。
【００５７】なお、もしプロセス技術の進歩によりＮチ
ャネルＭＯＳトランジスタのしきい値電圧Ｖｔｈｎの低
減化よりもＰチャネルＭＯＳトランジスタのしきい値電
圧Ｖｔｈｐの低減化のほうが容易になった場合は、図１
および図２においてＭＯＳトランジスタの導電形式を逆
にし、電源ライン２０と接地ライン２１を逆にすれば、
同様の効果が得られる。
ャネルＭＯＳトランジスタのしきい値電圧Ｖｔｈｎの低
減化よりもＰチャネルＭＯＳトランジスタのしきい値電
圧Ｖｔｈｐの低減化のほうが容易になった場合は、図１
および図２においてＭＯＳトランジスタの導電形式を逆
にし、電源ライン２０と接地ライン２１を逆にすれば、
同様の効果が得られる。
【００５８】
【発明の効果】以上のように、この発明に係る中間電位
発生回路では、中間電位発生手段が１組だけ設けられる
ので、基準電位発生手段のダイオード手段をＮチャネル
ＭＯＳトランジスタで構成することにより、電源電圧の
低減化が可能となる。また、基準電位発生手段が２組設
けられていた従来に比べ、レイアウト面積が小さくて済
む。しかも、基準電位発生手段の中間電位のノードと第
２の電位のラインとの間の構成と、放電手段の出力ノー
ドと第２の電位のラインとの間の構成とを同様の構成に
したので、両者に同じ電流が流れるようにすれば出力ノ
ードを中間電位にすることができ、回路設計を容易に行
なうことができる。
発生回路では、中間電位発生手段が１組だけ設けられる
ので、基準電位発生手段のダイオード手段をＮチャネル
ＭＯＳトランジスタで構成することにより、電源電圧の
低減化が可能となる。また、基準電位発生手段が２組設
けられていた従来に比べ、レイアウト面積が小さくて済
む。しかも、基準電位発生手段の中間電位のノードと第
２の電位のラインとの間の構成と、放電手段の出力ノー
ドと第２の電位のラインとの間の構成とを同様の構成に
したので、両者に同じ電流が流れるようにすれば出力ノ
ードを中間電位にすることができ、回路設計を容易に行
なうことができる。
【００５９】また、基準電位発生手段を第２〜第５のト
ランジスタで構成すれば、基準電位発生手段を容易に構
成できる。
ランジスタで構成すれば、基準電位発生手段を容易に構
成できる。
【００６０】また、放電手段を第６および第７のトラン
ジスタで構成すれば、放電手段を容易に構成できる。
ジスタで構成すれば、放電手段を容易に構成できる。
【００６１】また、充電手段に充電電流増幅用のカレン
トミラー回路を設ければ、出力電位が中間電位よりも低
くなった場合でも、出力電位を中間電位に瞬時に復帰さ
せることができる。
トミラー回路を設ければ、出力電位が中間電位よりも低
くなった場合でも、出力電位を中間電位に瞬時に復帰さ
せることができる。
【００６２】また、放電手段に放電電流増幅用のカレン
トミラー回路を設ければ、出力電位が中間電位よりも高
くなった場合でも、出力電位を中間電位に瞬時に復帰さ
せることができる。
トミラー回路を設ければ、出力電位が中間電位よりも高
くなった場合でも、出力電位を中間電位に瞬時に復帰さ
せることができる。
【図１】 この発明の実施の形態１による中間電位発生
回路の構成を示す回路図である。
回路の構成を示す回路図である。
【図２】 この発明の実施の形態２による中間電位発生
回路の構成を示す回路図である。
回路の構成を示す回路図である。
【図３】 従来の中間電位発生回路の構成を示す回路図
である。
である。
【図４】 従来の他の中間電位発生回路の構成を示す回
路図である。
路図である。
【図５】 従来のさらに他の中間電位発生回路の構成を
示す回路図である。
示す回路図である。
【図６】 従来のさらに他の中間電位発生回路の構成を
示す回路図である。
示す回路図である。
１，３１，３６，５１，５６ 基準電位発生回路、２，
４，８，１１，１３，１５，３８，３９，４３，５２，
５４，５７，５９，６３ ＰチャネルＭＯＳトランジス
タ、３，５，７，９，１２，１４，１６，３３，３４，
４２，５３，５５，５８，６０，６２，７２，７４，７
６，８２，８３ ＮチャネルＭＯＳトランジスタ、６，
１０，４１，６１，７０，８１ ドライブ回路、２０
電源ライン、２１ 接地ライン、３２，３５，３７，４
０ 抵抗素子。
４，８，１１，１３，１５，３８，３９，４３，５２，
５４，５７，５９，６３ ＰチャネルＭＯＳトランジス
タ、３，５，７，９，１２，１４，１６，３３，３４，
４２，５３，５５，５８，６０，６２，７２，７４，７
６，８２，８３ ＮチャネルＭＯＳトランジスタ、６，
１０，４１，６１，７０，８１ ドライブ回路、２０
電源ライン、２１ 接地ライン、３２，３５，３７，４
０ 抵抗素子。
Claims (5)
- 【請求項１】 第１の電位と該第１の電位よりも低い第
２の電位との間の中間電位を生成し出力端子に出力する
中間電位発生回路であって、 前記第１の電位のラインと前記第２の電位のラインとの
間に直列接続された第１の抵抗手段、第１のダイオード
手段、第２の抵抗手段および第２のダイオード手段を含
み、前記第１の抵抗手段および前記第１のダイオード手
段の間の出力ノードから前記中間電位よりも前記第１の
ダイオード手段のしきい値電圧だけ高い基準電位を出力
する基準電位発生手段、 その第１の電極が前記第１の電位を受け、その第２の電
極が前記出力端子に接続され、その入力電極が前記基準
電位発生手段の出力ノードに接続された第１のトランジ
スタを含み、前記出力端子を前記中間電位に充電するた
めの充電手段、および 前記出力端子と前記第２の電位のラインとの間に直列接
続された第３の抵抗手段および第３のダイオード手段を
含み、前記出力端子から前記第２の電位のラインに予め
定められた放電電流を流出させるための放電手段を備え
る、中間電位発生回路。 - 【請求項２】 前記充電手段の前記第１のトランジスタ
は第１の導電形式であり、 前記基準電位発生手段の前記第１の抵抗手段、前記第１
のダイオード手段、前記第２の抵抗手段、および前記第
２のダイオード手段は、それぞれ第２の導電形式の第２
のトランジスタ、第１の導電形式の第３のトランジス
タ、第２の導電形式の第４のトランジスタ、および第１
の導電形式の第５のトランジスタであり、 前記第３および第５のトランジスタの入力電極はそれぞ
れ各々の第１の電極に接続され、前記第２および第４の
トランジスタの入力電極はそれぞれ前記第３および第５
のトランジスタの第２の電極に接続されている、請求項
１に記載の中間電位発生回路。 - 【請求項３】 前記放電手段の前記第３の抵抗手段およ
び前記第３のダイオード手段は、それぞれ前記出力端子
と前記第２の電位のラインとの間に直列接続された第２
の導電形式の第６のトランジスタおよび第１の導電形式
の第７のトランジスタであり、 前記第７のトランジスタの入力電極がその第１の電極に
接続され、前記第６のトランジスタの入力電極が前記第
７のトランジスタの第２の電極に接続されている、請求
項２に記載の中間電位発生回路。 - 【請求項４】 前記充電手段は、 その入力電極および第１の電極が前記第１のトランジス
タの第１の電極に接続され、その第２の電極が前記第１
の電位のラインに接続された第２の導電形式の第８のト
ランジスタ、および前記第１の電位のラインと前記出力
端子の間に接続され、その入力電極が前記第８のトラン
ジスタの入力電極に接続される第２の導電形式の第９の
トランジスタをさらに含み、 前記第８および第９のトランジスタは、前記第８のトラ
ンジスタに流れる電流のＭ倍（Ｍは正の実数である）の
電流を前記第１の電位のラインから前記出力端子に流す
ためのカレントミラー回路を構成している、請求項２ま
たは３に記載の中間電位発生回路。 - 【請求項５】 前記放電手段は、 前記出力端子と前記第２の電位のラインとの間に接続さ
れ、その入力電極が前記第７のトランジスタの入力電極
に接続された第１の導電形式の第１０のトランジスタを
さらに含み、 前記第７および第１０のトランジスタは、前記第７のト
ランジスタに流れる電流のＮ倍（Ｎは正の実数である）
の電流を前記出力端子から前記第２の電位のラインに流
すためのカレントミラー回路を構成している、請求項３
または４に記載の中間電位発生回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05154396A JP3462952B2 (ja) | 1996-03-08 | 1996-03-08 | 中間電位発生回路 |
| US08/780,239 US5869997A (en) | 1996-03-08 | 1997-01-08 | Intermediate potential generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05154396A JP3462952B2 (ja) | 1996-03-08 | 1996-03-08 | 中間電位発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09246472A JPH09246472A (ja) | 1997-09-19 |
| JP3462952B2 true JP3462952B2 (ja) | 2003-11-05 |
Family
ID=12889947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05154396A Expired - Fee Related JP3462952B2 (ja) | 1996-03-08 | 1996-03-08 | 中間電位発生回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5869997A (ja) |
| JP (1) | JP3462952B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1153891A (ja) * | 1997-08-05 | 1999-02-26 | Oki Micro Design Miyazaki:Kk | 半導体記憶装置 |
| JP3839148B2 (ja) * | 1997-11-18 | 2006-11-01 | 沖電気工業株式会社 | 電界効果トランジスタのゲートバイアス電圧印加回路と電界効果トランジスタのゲートバイアス電圧印加回路が搭載されている半導体装置 |
| US6278295B1 (en) * | 1998-02-10 | 2001-08-21 | Cypress Semiconductor Corp. | Buffer with stable trip point |
| US6100754A (en) * | 1998-08-03 | 2000-08-08 | Advanced Micro Devices, Inc. | VT reference voltage for extremely low power supply |
| US6552603B2 (en) * | 2000-06-23 | 2003-04-22 | Ricoh Company Ltd. | Voltage reference generation circuit and power source incorporating such circuit |
| US7012415B2 (en) * | 2003-10-16 | 2006-03-14 | Micrel, Incorporated | Wide swing, low power current mirror with high output impedance |
| US7528648B2 (en) * | 2006-02-23 | 2009-05-05 | Cypress Semiconductor Corporation | Replica biased system |
| US10613569B2 (en) * | 2018-04-12 | 2020-04-07 | Analog Devices Global Unlimited Company | Low power half-VDD generation circuit with high driving capability |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3076097B2 (ja) * | 1991-08-26 | 2000-08-14 | 日本電気株式会社 | 基準電位発生回路 |
-
1996
- 1996-03-08 JP JP05154396A patent/JP3462952B2/ja not_active Expired - Fee Related
-
1997
- 1997-01-08 US US08/780,239 patent/US5869997A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5869997A (en) | 1999-02-09 |
| JPH09246472A (ja) | 1997-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3575453B2 (ja) | 基準電圧発生回路 | |
| US7436240B2 (en) | Capacitance multiplier | |
| JP2008015925A (ja) | 基準電圧発生回路 | |
| US8786324B1 (en) | Mixed voltage driving circuit | |
| JPH04352508A (ja) | 浮遊動作点を有するｃｍｏｓトランスコンダクタンス増幅器 | |
| JP2885177B2 (ja) | 電源モニタ回路 | |
| JP3462952B2 (ja) | 中間電位発生回路 | |
| JP2674677B2 (ja) | 特にメモリレジスタ用の初期化回路 | |
| JPH0249519B2 (ja) | ||
| US5252909A (en) | Constant-voltage generating circuit | |
| JP2799772B2 (ja) | 低スタンバイ電流中間直流電圧発生器 | |
| JP2020141219A (ja) | パワーオンクリア回路及び半導体装置 | |
| US20200292587A1 (en) | Current sensing circuit | |
| JP4055123B2 (ja) | 演算増幅器 | |
| US4868484A (en) | Reference voltage generator using a charging and discharging circuit | |
| US20080238517A1 (en) | Oscillator Circuit and Semiconductor Device | |
| JPH05129922A (ja) | 半導体集積回路装置 | |
| JP3080063B2 (ja) | インバータ回路 | |
| JP3935266B2 (ja) | 電圧検知回路 | |
| JP2020141220A (ja) | パワーオンクリア回路及び半導体装置 | |
| JP2010219486A (ja) | 中間電位発生回路 | |
| JP3510228B2 (ja) | 電圧比較回路 | |
| JPH10229331A (ja) | 入力回路 | |
| JPH03207091A (ja) | 内部電源電圧降圧回路 | |
| JP3287286B2 (ja) | 基準電圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030805 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070815 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |