KR890015234A - 데이타 재생에 사용되는 2개의 다른 등화신호를 발생하는 등화기를 갖춘 메모리 시스템용 데이타 재생회로 - Google Patents

데이타 재생에 사용되는 2개의 다른 등화신호를 발생하는 등화기를 갖춘 메모리 시스템용 데이타 재생회로 Download PDF

Info

Publication number
KR890015234A
KR890015234A KR1019890003264A KR890003264A KR890015234A KR 890015234 A KR890015234 A KR 890015234A KR 1019890003264 A KR1019890003264 A KR 1019890003264A KR 890003264 A KR890003264 A KR 890003264A KR 890015234 A KR890015234 A KR 890015234A
Authority
KR
South Korea
Prior art keywords
circuit
signal
input terminal
delay
gain
Prior art date
Application number
KR1019890003264A
Other languages
English (en)
Other versions
KR920009104B1 (en
Inventor
마사히데 가네가에
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP63062770A external-priority patent/JP2795647B2/ja
Priority claimed from JP63062769A external-priority patent/JP2507525B2/ja
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR890015234A publication Critical patent/KR890015234A/ko
Application granted granted Critical
Publication of KR920009104B1 publication Critical patent/KR920009104B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/027—Analogue recording
    • G11B5/035—Equalising

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Digital Magnetic Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

내용 없음

Description

데이타 재생에 사용되는 2개의 다른 등화신호를 발생하는 등화기를 갖춘 메모리 시스템용 데이타 재생회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 6 도는 본 발명에 따른 메모리 시스템용 데이타 재생회로의 원리도, 제 7 도는 자기 녹음/재생회로로서 제 6 도에 표시된 데이타 재생회로의 실시예도, 제 8 도 및 9도는 제 7 도에 표시된 자기재생회로의 회로도.

Claims (12)

  1. 데이타 감지헤드를 구비한 메모리 시스템용 데이타 재생회로에 있어서 : 상기 헤드로부터 아날로그 신호를 수신하여 시간에 따라 상기 아날로그 신호의 크기를 변화시키며 상기 수신된 아날로그 신호로부터 제1 및 제 2 등화신호를 발생하는 등화기 ; 및 상기 등화기에 작용적으로 접속되어 상기 제1 및 제 2 등화신호를 수신하여 상기 제 1 등화신호를 미분하고, 상기 제 2 등화신호가 소정 드레시홀드 레벨을 초과할때 및 시간동안 윈도우 신호를 발생하며, 상기 미분신호가 소정레벨을 초과하며 상기 윈도우 신호가 존재할때 펄스형 재생신호를 출력하기 위한 디지탈 데이타 재생회로로 구성되는 것을 특징으로 하는 데이타 재생회로.
  2. 제 1 항에 있어서, 상기 등화기는 : (f(t)가 상기 헤드에 의해 감지된 신호이고, τ가 지연시간이고, 그리고 k1이 제 1 등화이득일때, f1=f(t+τ)-k1{f(t)+f(t+2τ)}로 표시되는 제 1 등화신호 발생회로, 및 k2가 제 2 등화이득일때, f2=f(t+τ)-k2{f(t)+f(t+2τ)}로 표시되는 제 2 등화신호 발생회로로 구성되는 것을 특징으로 하는 데이타 재생회로.
  3. 제 2 항에 있어서, 상기 제 1 등화신호 발생회로는 상기 제 2 신호를 수신하여 상기 지연시간만큼 상기 감지된 신호를 지연하는 제 1 지연회로, 상기 제 1 지연회로의 입력단자에 접속되는 입력단자는 구비하며 상기 제 1 등화이득을 갖는 제 1 이득회로(21a), 및 상기 제 1 지연회로의 출력단자에 접속되는 제 1 입력단자를 구비ㅏ며 상기 제 1 지연회로의 신호가 상기 제 1 지연회로에서 반사되도록 고입력 임피던스를 가지며 상기 제 1 이득회로의 출력단자에 접속되는 제 2 입력단자를 구비하는 제 1 감산회로(22a)로 구성되며, 상기 제 1 지연회로는 상기 제 1 지연신호(f(t+τ))를 상기 제 1 감산회로의 상기 제 1 입력단자에 출력하고 사익 제 2 지연신호(f(t+2τ))를 상기 제 1 감산회로의 상기 제 1 입력단자로부터 상기 반사신호에 기초하여 상기 제 1 이득회로의 상기 입력단자에 출력하며, 상기 제 1 이득회로는 k1·f(t)와 k1·f(t+2τ)의 신호를 상기 제 1 감산회로의 상기 제 2 입력단자에 출력하며, 상기 제 1 감산회로는 상기 제 1 이득회로에서 공급되는 신호를 상기 제 1 지연회로에서 공급되는 신호로부터 감산하여, 상기 제 1 등화신호(f1)를 출력하며, 그리고 상기 제 2 등화신호 발생회로는, 상기 제 2 신호를 수신하여 상기 지연시간만큼 상기 감지된 신호를 지연하는 제 2 지연회로, 상기 제 2 지연회로의 입력단자에 접속되는 입력단자를 구비하며 상기 제 2 등호이득을 갖는 제 2 이득회로(21b), 및 상기 제 2 지연회로의 출력단자에 접속되는 제 1 입력단자를 구비하며, 상기 제 2 지연회로의 신호가 상기 제 2 지연회로에서 반사되도록 고입력 임피던스를 가지며, 상기 제 2 이득회로의 출력단자에 접속되는 제 2 입력단자를 구비하는 제 2 감산회로(22b)로 구성되며, 상기 제 2 지연회로는 상기 제 3 지연신호(f(t+τ))를 상기 제 2 감산회로의 상기 제 1 입력단자에 출력하고, 상기 제 4 지연신호(f(t+2τ))를 상기 제 2 감산회로의 상기 제 1 입력단자로부터의 상기 반사신호에 기초하여 상기 제 2 이득회로의 상기 입력단자에 출력하며, 상기 제 2 이득회로는 k2·f(t)와 k2·f(t+2τ)의 신호를 상기 제 2 감산회로의 상기 제 2 입력단자에 출력하며, 그리고 상기 제 2 감산회로는 상기 제 2 이득회로에서 공급되는 신호를 상기 제 2 지연회로에서 공급되는 신호로부터 감산하여 상기 제 2 등화신호(f2)를 출력하는 것을 특징으로 하는 데이타 재생회로.
  4. 제 2 항에 있어서, 상기 제 1 등화신호 발생회로는, 상기 감지된 신호를 수신하여 상기 지연시간만큼 상기 감지신호를 지연하는 지연회로 ; 상기 지연회로의 입력단자에 접속되는 입력단자를 구비하며 상기 제 1 등화이득을 갖는 제 1 이득회로(1a), 및 상기 지연회로의 출력단자에 접속되어 제 1 입력단자를 구비하며, 상기 지연회로의 신호가 상기 지연회로에서 반사되도록 고입력 임피던스를 가지며, 그리고 상기 제 1 이득회로의 출력단자에 접속되는 제 2 입력단자를 구비하는 제 1 감산회로(22a)로 구성되고, 그리고 상기 등화신호 발생회로는 상기 지연회로의 입력단자에 접속되는 입력단자를 구비하며 상기 제 2 등화이득을 갖는 제 2 이득회로(21b), 및 상기 지연회로의 상기 출력단자에 접속되는 제 1 입력단자를 구비하며 상기 제 2 발생회로의 출력단자에 접속되는 제 2 입력단자를 구비하는 제 2 감산회로(22b)로 구성되며, 상기 지연회로는 상기 제 1 지연신호(f(t+τ))를 상기 제1 및 제 2 감산회로의 상기 제 1 입력단자에 출력하며, 상기 제 2 지연신호(f(t+2τ))를 상기 제 1 감산회로의 상기 제 1 입력단자로부터의 상기 반사신호에 기초하여 상기 제1 및 제 2 이득회로의 상기 입력단자에 출력하며, 상기 제 1 이득회로는 k1·f(t)와 k1·f(t+2τ)의 신호를 상기 제 1 감산회로의 상기 제 2 입력단자에 출력하며, 상기 제 1 감산회로는 상기 제 1 이득회로에서 공급된 신호를 상기 제 1 지연회로에서 공급된 한 신호로부터 감산하여 상기 제 1 등화신호(f1)를 출력하며, 상기 제 2 이득회로는 k2·f(t)와 k2·f(t+2τ)의 신호를 상기 제 2 감산회로의 상기 제 2 입력단자에 출력하며, 상기 제 2 감산회로는 상기 제 2 이득회로에서 공급되는 신호를 상기 지연회로에서 공급되는 신호로부터 감산하여, 상기 제 2 등화신호(f2)를 출력하는 것을 특징으로 하는 데이타 재생회로.
  5. 제 1 항에 있어서, 상기 디지탈 데이타 재생회로는 상기 제 1 등화신호를 수신하여 소정의 미분상수에 의해 상기 제 1 등화신호를 미분하는 미분기, 상기 제 2 등화신호를 수신하여 상기 제 2 등화신호가 상기 소정의 드레시홀드 레벨을 초과할때 윈도우 신호를 발생하는 윈도우 발생회로, 및 상기 미분회로가 상기 소정의 레벨을 초과하고 상기 윈도우 신호가 존재할때, 상기 펄스 재생신호를 발생하기 위하여 상기 미분기 및 상기 윈도우 발생회로에 동작적으로 접속된 펄스발생회로로 구성되는 것을 특징으로 하는 데이타 재생회로.
  6. 제 1 항에 있어서, 상기 디지탈 재생회로는 신호를 상기 헤드로부터 변별하여 상기 신호가 상기 소정의 드레시홀드치를 초과할때 윈도우 신호(WS)를 발생하기 위하여 소정의 드레시홀드치의 진폭을 갖기 위한 윈도우 발생회로(7a), 변별된 상기 신호에 대응하여 소정의 미분상수에 의해 상기 변별신호의 상기 진폭보다 큰 진폭을 갖는 다른 신호를 미분하고, 상기 윈도우 발생회로에서의 상기 윈도우 신호에 의하여 상기 미분신호를 게이팅하기 위하여 상기 윈도우 신호를 수신하기 위하여 상기 윈도우 발생회로에 동작적으로 접속된 선택미분회로(7b), 및 상기 게이트된 미분신호가 소정의 펄스화 드레시홀드 레벨을 초과할때 상기 펄스재생신호를 발생하기 위하여 상기 미분회로에 동작적으로 접속된 펄스발생회로로 구성되는 것을 특징으로 하는 재생회로.
  7. 데이타 감지헤드를 구비한 메모리 시스템에서,
    f1=f(t+τ)-k1{f(t)+f(t+2τ)}
    로 표현되는 제 1 등화신호(f1)(여기서, f(t)는 상기 헤드에 의해 감지된 신호이며, τ은 지연시간, k1은 제 1 등화이득이다)를 발생하는 제 1 등화신호 발생회로 및
    f2=f(t+τ)-k2{f(t)+f(t+2τ)}
    로 표현되는 제 2 등화신호(f2)(여기서, k2는 제 2 등화이득이다)를 발생하는 제 2 등화신호 발생회로로 구성되는 것을 특징으로 하는 데이타 재생회로용 등화기.
  8. 제 7 항에 있어서, 상기 제 1 등화신호 발생회로는 상기 감지된 신호를 수신하여 상기 지연시간만큼 상기 감지된 신호를 지연시키는 제 1 지연회로, 상기 제 1 지연회로의 입력단자에 접속된 입력단자를 가지며 상기 제 1 등화이득을 가지는 제 1 이득회로(21a), 및 상기 제 1 지연회로의 출력단자에 접속된 제 1 입력단자를 가지며, 상기 제 1 지연회로로부터의 신호가 상기 제 1 지연회로에서 반사되도록 고입력 임피던스를 가지며, 상기 제 1 이득회로의 출력단자에 접속된 제 2 입력단자를 갖는 제 1 감산회로(22a)로 구성되며, 상기 제 1 지연회로는 상기 제 1 지연신호 f(t+τ)를 상기 제 1 감산회로의 상기 제 1 입력단자에 출력하며, 상기 제 1 감산회로의 상기 제 1 입력단자로부터의 상기 반사신호에 근거하여 상기 제 2 지연신호 f(t+2τ)를 상기 제 1 이득회로의 상기 입력단자에 출력하며, 상기 제 1 이득회로는 k2·f(t) 및 k1·f(t+2τ) 신호를 상기 제 1 감산회로의 상기 제 2 입력단자에 출력하며, 상기 제 1 감산회로는 상기 제 1 등화신호(f1)를 출력하기 위하여 상기 제 1 지연회로로부터 공급된 신호로부터 상기 제 1 이득회로에서 공급된 신호를 감산하는 것을 특징으로 하며, 상기 제 2 등화신호발생회로는 상기 감지된 신호를 수신하여 상기 지연시간만큼 상기 감지된 신호를 지연시키는 제 2 지연회로, 상기 제2 지연회로의 입력단자에 접속된 입력단자를 가지며 상기 제 2 등화이득을 갖는 제 2 이득회로(21b), 및 상기 제 2 지연회로의 출력단자에 접속된 제 1 입력단자를 가지며, 상기 제 2 지연회로에서의 신호가 상기 제 2 지연회로에서 반사되도록 고입력 임피던스를 가지며, 상기 제 2 이득회로의 출력단자에 접속된 제 2 입력단자를 가지는 제 2 감산회로(22b)로 이루어지며, 상기 제 2 이녀회로는 상기 제 2 지연신호 f(t+τ)를 상기 제 2 감산회로의 상기 제 1 입력단자에 출력하며, 상기 제 2 감산회로의 상기 제 1 입력단자로부터의 상기 반사신호에 근거하여 상기 제 4 지연신호 f(t+2τ)를 상기 제 2 이득회로의 상기 입력단자에 출력하며, 상기 제 2 이득회로는 k2·f(t) 및 k1·f(t+2τ) 신호를 상기 제 2 감산회로의 상기 제 2 입력단자에 출력하며, 상기 제 2 감산회로는 상기 제 2 등화신호(f2)를 출력하기 위하여 상기 제 2 지연회로에서 공급된 신호로부터 상기 제 2 지연회로에서 공급된 신호를 감산하는 것을 특징으로 하는 등화기.
  9. 제 8 항에 있어서, 상기 제 1 지연회로는 인덕터로 구성되며, 상기 제 2 지연회로는 다른 인덕터로 구성되며, 상기 인덕터 및 상기 다른 인덕터는 상기 지연시간을 정의하는 것을 특징으로 하는 등화기.
  10. 제 7 항에 있어서, 상기 제 1 등화신호 발생회로는 상기 감지된 신호를 수신하여 상기 지연시간만큼 상기 감지된 신호를 지연시키는 지연회로. 상기 지연회로의 입력단자에 접속된 입력단자를 가지며 상기 제 1 등화이득을 갖는 제 1 이득회로(21a), 및 상기 지연회로의 상기 출력단자에 접속된 제 1 입력단자를 가지며, 상기 제 2 이득회로의 출력단자에 접속된 제 2입력단자를 가지는 제 2 감산회로(22b)로 구성되며, 상기 지연회로는 상기 제 1 지연된 시호 f(t+τ)를 상기 제1 및 제 2 감산회로의 상기 제 1 입력단자에 출력하며, 상기 제 1 감산회로의 상기 제 1 입력단자로부터의 상기 반사신호에 근거하여 상기 제 2 지연신호 f(t+2τ)를 상기 제1 및 제 2 이득회로의 상기 입력단자에 출력하며, 상기 제 1 이득회로는 k1·f(t) 및 k1·f(t+2τ) 신호를 상기 제 1 감산회로의 상기 제 2 입력단자에 출력하며, 상기 제 1 감산회로는 상기 제 1 등화신호(f1)를 출력하기 위하여 상기 제 1 지연회로에서 공급된 신호로부터 상기 제 1 이득회로에서 공급된 신호를 감산하며, 제 1 감산회로(22a)는 상기 지연회로의 출력단자에 접속된 제 1 입력단자를 가지며, 상기 지연회로에서의 신호가 상기 지연회로에서 반사되도록 고입력 임피던스를 가지며, 상기 제 1 이득회로의 출력단자에 접속된 제 2 입력단자를 가지는 것을 특징으로 하며, 상기 등화신호 발생회로는 상기 지연회로의 입력단자에 접속된 입력단자를 가지며 상기 제 2 등화이득을 갖는 제 2 이득회로(21b)로 구성되고, 상기 제 2 이득회로는 k2·f(t) 및 k2·f(t+2τ) 신호를 상기 제 2 감산회로의 상기 제 2 입력단자에 출력하며, 상기 제 2 감산회로는 상기 제 2 등화신호(f2)를 출력하기 위하여, 상기 지연회로에서 공급된 신호로부터 상기 제 2 이득회로에서 공급된 신호를 감산하는 것을 특징으로 하는 등화기.
  11. 제10항에 있어서, 상기 지연회로는 상기 지연시간을 정의하는 인덕터로 구성되는 것을 특징으로 하는 등화기.
  12. 데이타 감지헤드를 구비한 메모리 시스템에서의 데이타 재생회로용 미분기에 있어서, 신호를 상기 헤드로부터 변별하고, 상기 신호가 상기 소정의 드레시홀드치를 초과할때 윈도우 신호(WS)를 발생하기 위하여 소정의 드레시홀드치의 진폭을 갖기 위한 윈도우 발생회로(7a) ; 및 상기 윈도우 신호를 수신하기 위하여 상기 윈도우 발생회로에 동작적으로 접속되어서, 변별될 상기 신호에 대응하여 소정의 미분상수에 의해 상기 변별신호의 상기 진폭보다 큰 진폭을 갖는 다른 신호를 미분하며, 상기 윈도우 발생회로로부터의 상기 윈도우 신호에 의하여 상기 미분된 신호를 게이팅하는 선택 미분회로(7b)로 구성되는 것을 특징으로 하는 미분기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR8903264A 1988-03-16 1989-03-16 Data reproducing circuit for memory system and having equalizer generating two different equalizing signals used for data reproduction KR920009104B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP63062770A JP2795647B2 (ja) 1988-03-16 1988-03-16 微分回路及びその微分回路を用いた磁気記録再生回路
JP63-62769 1988-03-16
JP63-62770 1988-03-16
JP63062769A JP2507525B2 (ja) 1988-03-16 1988-03-16 磁気記録再生回路

Publications (2)

Publication Number Publication Date
KR890015234A true KR890015234A (ko) 1989-10-28
KR920009104B1 KR920009104B1 (en) 1992-10-13

Family

ID=26403821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR8903264A KR920009104B1 (en) 1988-03-16 1989-03-16 Data reproducing circuit for memory system and having equalizer generating two different equalizing signals used for data reproduction

Country Status (4)

Country Link
US (1) US5068753A (ko)
EP (1) EP0333592B1 (ko)
KR (1) KR920009104B1 (ko)
DE (1) DE68919424T2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0390724B1 (en) * 1989-03-31 1995-10-04 Fujitsu Limited Data recording and reproducing circuit
JPH0481181A (ja) * 1990-07-23 1992-03-13 Sony Corp ビデオディスク再生装置
US5307213A (en) * 1990-11-30 1994-04-26 Hitachi, Ltd. Data reproducing apparatus for eliminating undershoots in the vicinity of the outer edges of a magnetic pole
JP3067349B2 (ja) * 1991-12-02 2000-07-17 ソニー株式会社 ディスク状記録媒体のアドレス情報検出装置
JP3021880B2 (ja) * 1991-12-06 2000-03-15 ソニー株式会社 磁気ディスク記録媒体のアドレスマーク検出装置
KR100261196B1 (ko) * 1991-12-02 2000-07-01 이데이 노부유끼 자기 디스크 기록매체의 어드레스 정보 검출장치
WO1993014493A1 (fr) * 1992-01-10 1993-07-22 Fujitsu Limited Circuit pour egaliser la forme d'onde d'un signal reproduit par une tete magnetique a film mince
JPH05274614A (ja) * 1992-03-24 1993-10-22 Hitachi Ltd 磁気記録再生方法およびその装置
US5424881A (en) 1993-02-01 1995-06-13 Cirrus Logic, Inc. Synchronous read channel
US5398144A (en) * 1993-02-25 1995-03-14 Vtc Inc. Bias generator for a low voltage differential read amplifier
US6031672A (en) * 1996-12-17 2000-02-29 International Business Machines Corporation Method and apparatus for servo data pattern detection
US7589927B2 (en) * 2005-08-30 2009-09-15 International Business Machines Corporation Dynamically adapting a read channel equalizer

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4093965A (en) * 1976-08-16 1978-06-06 Bell & Howell Company Speed-switchable readback signal equalization and direct-current restoration
US4081756A (en) * 1976-12-30 1978-03-28 Sperry Rand Corporation Dual channel signal detector circuit
US4319288A (en) * 1980-04-09 1982-03-09 Sperry Corporation Current injection tapped delay line spectral shaping equalizer and differentiator
JPH067402B2 (ja) * 1982-04-16 1994-01-26 株式会社日立製作所 信号再生方法及びこれに用いる波形等化回路
US4635143A (en) * 1983-06-30 1987-01-06 Kabushiki Kaisha Toshiba Waveform equalizer for signal reproduced from magnetic recording medium
JPS62137706A (ja) * 1985-12-11 1987-06-20 Hitachi Ltd 磁気記録装置
JPH079683B2 (ja) * 1986-03-31 1995-02-01 株式会社東芝 波形等化装置
JPH0644700B2 (ja) * 1986-05-20 1994-06-08 三菱電機株式会社 波形等化回路
US4849834A (en) * 1986-08-07 1989-07-18 Allen David M Read channel architecture for processing read head signals
JP2509626B2 (ja) * 1987-07-03 1996-06-26 株式会社東芝 磁気記録再生装置
JPH06101664B2 (ja) * 1987-08-20 1994-12-12 パイオニア株式会社 再生波形等化回路

Also Published As

Publication number Publication date
DE68919424D1 (de) 1995-01-05
KR920009104B1 (en) 1992-10-13
EP0333592A2 (en) 1989-09-20
US5068753A (en) 1991-11-26
EP0333592B1 (en) 1994-11-23
EP0333592A3 (en) 1990-12-19
DE68919424T2 (de) 1995-03-30

Similar Documents

Publication Publication Date Title
KR890015234A (ko) 데이타 재생에 사용되는 2개의 다른 등화신호를 발생하는 등화기를 갖춘 메모리 시스템용 데이타 재생회로
KR940008306A (ko) 신호전송방법과 신호전송회로
US4137504A (en) Digital filter
KR920013384A (ko) 가변 차수 등화기를 포함하는 비터비 복호 시스템
KR900015455A (ko) 클럭 신호와 비동기인 데이타 신호에 관련된 준안정 이벤트를 제거하기 위한 회로
JPS58190156A (ja) 光受信装置
KR880011597A (ko) 진폭 및 시간검정을 사용하는 펄스검출회로 및 방법
US3271750A (en) Binary data detecting system
KR840007295A (ko) 디지탈신호의 재생장치
JPH065593B2 (ja) 磁気ディスク装置のパルス回路
KR890005659A (ko) 광 디스크 드라이버의 데이타 트랙 카운터회로
US4398154A (en) Read channel gate generator with self-adjusting pulse width compensator
KR860004382A (ko) 디지탈 신호 처리회로
JPH0775107B2 (ja) 磁気記録装置の信号再生回路
JPS5764170A (en) Zero cross detecting circuit
SU1520586A1 (ru) Устройство дл воспроизведени информации с магнитного носител
SU672640A1 (ru) Устройство дл воспроизведени цифрофой информации с магнитной ленты
JPS63114423A (ja) デ−タ復調方法
SU587621A2 (ru) Устройство воспроизведени двоичной информации с магритоносител
JPS6340074B2 (ko)
SU917198A1 (ru) Устройство воспроизведени данных
SU1057984A1 (ru) Способ воспроизведени цифровой информации и устройство дл его осуществлени
WO1999028901A3 (en) Amplitude detector for signals having a periodical character, recorded on a recording medium, and optical tape recorder comprising such an amplitude detector
SU633064A1 (ru) Устройство дл воспроизведени с носител магнитной записи фазомодулированного сигнала
KR920000840Y1 (ko) 자기디스크 기억장치의 신호검출회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19991006

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee