KR900015455A - 클럭 신호와 비동기인 데이타 신호에 관련된 준안정 이벤트를 제거하기 위한 회로 - Google Patents
클럭 신호와 비동기인 데이타 신호에 관련된 준안정 이벤트를 제거하기 위한 회로 Download PDFInfo
- Publication number
- KR900015455A KR900015455A KR1019900004287A KR900004287A KR900015455A KR 900015455 A KR900015455 A KR 900015455A KR 1019900004287 A KR1019900004287 A KR 1019900004287A KR 900004287 A KR900004287 A KR 900004287A KR 900015455 A KR900015455 A KR 900015455A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- data signal
- clocked
- system clock
- disabling
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
- Information Transfer Systems (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 3a도는 본 발명의 블럭도,
제 5도는 본 발명의 양호한 실시예의 회로도.
Claims (26)
- 클럭된 회로에서 시스템 클럭 신호 입력과 비동기인 데이타 신호에 의해 발생된 클럭 회로내의 준안정 이벤트를 감소시키기 위한 회로에 있어서, 데이타 신호의 전이의 검출후에 선정된 시간 주기 동안 클럭된 회로로부터 시스템 클럭 회로를 디스에이블하기 위한 시스템 신호에 관련된 디스에이블링회로를 포함하는 것을 특징으로 하는 회로.
- 제1항에 있어서, 상기 선정된 시간 주기 후에 클럭된 회로에서 시스템 클럭신호를 리인에이블링하기 위한 시스템 클럭 신호와 관련된 리인에이블링 회로를 포함하는 것을 특징으로 하는 회로.
- 제1항에 있어서, 데이타 신호의 전이를 검출하기 위한 디스에이블링 회로에 관련된 연부 검출회로를 포함하는 것을 특징으로 하는 회로.
- 제3항에 있어서, 상기 검출 회로가 데이타신호의 정의 전이를 검출하기 위한 제1토글 플립-플롭, 및 데이타 신호의 부의 전이를 검출하기 위한 제2토글 플립-플롭을 포함하는 것을 특징으로 하는 회로.
- 제1항에 있어서, 클럭된 회로에서 시스템 클럭의 활성주기를 제한하기 위한 지속회로를 포함하는 것을 특징으로 하는 회로.
- 제5항에 있어서, 상기 지속 회로가 단발 회로로 구성되는 것을 특징으로 하는 회로.
- 제1항에 있어서, 클럭된 회로가 최소의 설정 시간을 갖고, 상기 선정된 시간 주기가 클럭된 디바이스의 최소의 설정 시간과 동일한 것을 특징으로 하는 회로.
- 제7항에 있어서, 클럭된 회로에서 데이타 신호를 전송하기 전에 선정된 지연시간동안 데이타 신호를 지연하기 위한 데이타 신호에 관련된 지연 회로를 포함하는 것을 특징으로 하는 회로.
- 제8항에 있어서, 상기 선정된 지연 시간이 상기 디스에이블링 회로에 관련된 전달 보다 큰 것을 특징으로 하는 회로.
- 클럭된 회로에서 시스템 클럭 신호 입력과 비동기인 데이타 신호에 의해 발생된 클럭 회로내의 준안정 이벤트를 감소시키기 위한 회로에 있어서, 데이타 신호의 전이를 검출하기 위한 연부 검출기, 및 데이타 신호 전이의 검출 이후의 선정된 시간 주기 동안 클럭된 회로로부터 시스템 클럭을 디스에이블링하고 선정된 시간 주기 이후의 클럭된 회로에서 시스템 클럭을 리인에이블하기 위해, 상기 연부 검출기에 결합된 디스에이블링/리인에이블링회로를 포함하는 것을 특징으로 하는 회로.
- 제10항에 있어서, 클럭된 회로가 최소의 설정시간을 갖고, 상기 선정된 시간 주기가 클럭된 디바이스의 최소의 설정시간과 동일한 것을 특징으로 하는 회로.
- 제 10항에 있어서, 시스템 클럭의 활성주기를 제한하기 위한 지속회로를 포함하는 것을 특징으로 하는 회로.
- 제11항에 있어서, 클럭된 회로에 의해 수신되기 전에 데이타 신호를 지연하기 위한 데이타 신호에 관련된 지연 회로를 포함하는 것을 특징으로 하는 회로.
- 최소의 설정 시간을 갖고 있고 클럭된 회로에서 시스템 클럭 신호 입력에 대해 비동기인 데이타 신호에 의해 발생된 클럭 회로내의 준안정 이벤트를 감소시키기 위한 방법에 있어서, 데이타 신호의 전송을 검출하는 스텝, 및 전송을 검출하는 상기 스텝 이후의 선정된 시간 동안 클럭된 회로로부터 시스템 클럭 신호를 디스에이블하는 스텝을 포함하는 것을 특징으로 하는 방법.
- 제14항에 있어서, 시스템 클럭의 활성주기를 제한하는 스텝을 포함하는 것을 특징으로 하는 방법.
- 제14항에 있어서, 선정된 시간 동안 디스에이블 하는 상기 스텝이 클럭된 회로의 최소의 설정 시간과 동일한 시간 동안 디스에이블링하는 스텝을 포함하는 것을 특징으로 하는 방법.
- 제16항에 있어서, 선정된 지연시간 동안 데이타 신호를 지연하기 위한 스텝, 및 데이타 신호를 선정된 지연시간 이후의 클럭된 회로로 전송하기 위한 스텝을 포함하는 것을 특징으로 하는 방법.
- 제 14항에 있어서, 선정된 주기의 완료후에 클럭된 회로에서 시스템 클럭 신호를 리인에이블하는 스텝을 포함하는 것을 특징으로 하는 방법.
- 클럭된 회로에서 시스템 클럭 신호 입력과 비동기인 데이타 신호에 의해 발생된 클럭 회로내의 준안정 이벤트를 감소시키기 위한 방법에 있어서, 시스템 클럭 신호에 접속하기 위해 데이타 신호의 전송의 검출이후의 선정된 시간 주기동안 클럭된 회로로부터 시스템 클럭 신호를 디스에이블링하기 위한 디스에이블링 회로를 형성하는 스텝을 포함하는 것을 특징으로 하는 방법
- 제19항에 있어서, 데이타 신호의 전송을 검출하기 위해 데이타 신호에 접속하기 위한 연부 검출 회로를 형성하는 스텝을 포함하는 것을 특징으로 하는 방법.
- 제20항에 있어서, 연부 검출 회로를 형성하는 상기 스텝이 데이타 신호의 정의 전이를 검출하기 위한 제1토클 플립-플롭을 형성하는 스텝, 및 데이타 신호의 부의 전이를 검출하기 위한 제2토클 플립-플롭을 형성하는 스텝을 포함하는 것을 특징으로 하는 방법.
- 제19항에 있어서, 클럭된 디바이스에서의 시스템 클럭의 활성 주기를 제한하기 위한 지속 회로를 형성하는 스텝을 포함하는 것을 특징으로 하는 방법.
- 제22항에 있어서, 지속 회로를 형성하는 상기 스텝이 단발 회로를 형성하는 스텝을 포함하는 것을 특징으로 하는 방법.
- 제19항에 있어서, 상기 데이타가 최소의 설정 시간을 갖고 있는 클럭된 회로에 접속하기 위한 것이고, 디스에이블링 회로를 형성하는 상기 스텝이 클럭된 회로의 최소의 설정 시간과 동일한 시간 주기동안 클럭된 회로로부터 시스템 클럭을 디스에이블링하기 위한 디스에이블링 회로를 형성하는 스텝을 포함하는 것을 특징으로 하는 방법.
- 제19항에 있어서, 데이타 신호에 접속하기 위해 클럭된 회로에서 데이타 신호의 전이 전에 선정된 지연시간동안 데이타 신호를 지연하기 위한 지연회로를 형성하기 위한 스텝을 포함하는 것을 특징으로 하는 방법.
- 제25항에 있어서, 지연 회로를 형성하는 상기 스텝이 디스에이블링 회로에 관련된 전달 지연보다 큰 시간 동안 데이타 신호를 지연하게 될 회로를 형성하는 스텝을 포함하는 것을 특징으로 하는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/331,477 US5036221A (en) | 1989-03-31 | 1989-03-31 | Circuit for eliminating metastable events associated with a data signal asynchronous to a clock signal |
US311,477 | 1989-03-31 | ||
US331.477 | 1989-03-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR900015455A true KR900015455A (ko) | 1990-10-27 |
KR0169716B1 KR0169716B1 (ko) | 1999-03-20 |
Family
ID=23294138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900004287A KR0169716B1 (ko) | 1989-03-31 | 1990-03-30 | 클럭 신호와 비동기인 데이타 신호에 관련된 준안정 이벤트를 제거하기 위한 회로 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5036221A (ko) |
JP (1) | JP3002495B2 (ko) |
KR (1) | KR0169716B1 (ko) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0642662B2 (ja) * | 1989-10-12 | 1994-06-01 | 日本電気株式会社 | 同期化装置 |
US5487163A (en) * | 1990-10-05 | 1996-01-23 | Bull Hn Information Systems Inc. | Fast synchronization of asynchronous signals with a synchronous system |
US5303350A (en) * | 1990-12-20 | 1994-04-12 | Acer Incorporated | Circuit for initializing registers using two input signals for writing default value into D-latch after a reset operation |
US5122694A (en) * | 1990-12-26 | 1992-06-16 | Tektronix, Inc. | Method and electrical circuit for eliminating time jitter caused by metastable conditions in asynchronous logic circuits |
US5134315A (en) * | 1991-02-07 | 1992-07-28 | National Semiconductor Corporation | Synchronous counter terminal count output circuit |
US5126594A (en) * | 1991-07-17 | 1992-06-30 | Motorola, Inc. | Voltage spike detection circuit for use in detecting clock edge transitions within a serial communication system |
US5148052A (en) * | 1991-10-10 | 1992-09-15 | Intel Corporation | Recirculating transparent latch employing a multiplexing circuit |
GB2262415B (en) * | 1991-12-13 | 1995-08-16 | Digital Equipment Int | Handshake synchronization system |
US5634041A (en) * | 1992-08-12 | 1997-05-27 | Massachusetts Institute Of Technology | Rationally clocked communication interface |
US5471159A (en) * | 1992-09-18 | 1995-11-28 | Tektronix, Inc. | Setup or hold violation triggering |
US5729719A (en) * | 1994-09-07 | 1998-03-17 | Adaptec, Inc. | Synchronization circuit for clocked signals of similar frequencies |
JPH08139577A (ja) * | 1994-11-07 | 1996-05-31 | Mitsubishi Electric Corp | 可変遅延回路 |
JPH08163106A (ja) * | 1994-12-09 | 1996-06-21 | Fujitsu Ltd | データ転送装置 |
US5559459A (en) * | 1994-12-29 | 1996-09-24 | Stratus Computer, Inc. | Clock signal generation arrangement including digital noise reduction circuit for reducing noise in a digital clocking signal |
US5539337A (en) * | 1994-12-30 | 1996-07-23 | Intel Corporation | Clock noise filter for integrated circuits |
US5789945A (en) * | 1996-02-27 | 1998-08-04 | Philips Electronics North America Corporation | Method and circuit for improving metastable resolving time in low-power multi-state devices |
US5999029A (en) * | 1996-06-28 | 1999-12-07 | Lsi Logic Corporation | Meta-hardened flip-flop |
US5907250A (en) * | 1997-05-16 | 1999-05-25 | International Business Machines Corporation | Transition detector with timer |
KR100510447B1 (ko) * | 1998-01-12 | 2005-10-21 | 삼성전자주식회사 | 반도체 소자의 위상 반전 마스크 및 그 제조방법 |
US6359946B1 (en) * | 1998-09-23 | 2002-03-19 | National Instruments Corp. | Clock synchronization for asynchronous data transmission |
KR100304691B1 (ko) * | 1998-05-29 | 2001-09-29 | 윤종용 | 트라이스테이트 보상회로를구비하는 출력신호 발생회로 |
US6031396A (en) * | 1998-06-12 | 2000-02-29 | National Semiconductor Corporation | Circuit for synchronizing asynchronous inputs using dual edge logic design |
US6820234B2 (en) * | 1998-06-29 | 2004-11-16 | Acuid Limited | Skew calibration means and a method of skew calibration |
WO2000031871A1 (en) | 1998-11-25 | 2000-06-02 | Nanopower, Inc. | Improved flip-flops and other logic circuits and techniques for improving layouts of integrated circuits |
US6507230B1 (en) * | 2000-06-16 | 2003-01-14 | International Business Machines Corporation | Clock generator having a deskewer |
US6718474B1 (en) | 2000-09-21 | 2004-04-06 | Stratus Technologies Bermuda Ltd. | Methods and apparatus for clock management based on environmental conditions |
US7123674B2 (en) * | 2001-05-31 | 2006-10-17 | Intel Corporation | Reducing latency and power in asynchronous data transfers |
US6531905B1 (en) | 2001-12-19 | 2003-03-11 | Neoaxiom Corporation | Flip-flop with metastability reduction |
US6906555B2 (en) * | 2003-06-10 | 2005-06-14 | James Ma | Prevention of metastability in bistable circuits |
US6900665B2 (en) * | 2003-06-10 | 2005-05-31 | James Ma | Transfer of digital data across asynchronous clock domains |
US9128632B2 (en) | 2009-07-16 | 2015-09-08 | Netlist, Inc. | Memory module with distributed data buffers and method of operation |
US20120120001A1 (en) * | 2010-11-17 | 2012-05-17 | Stmicroelectronics Asia Pacific Pte Ltd. | Charge amplifier for multi-touch capacitive touch-screen |
US10324841B2 (en) | 2013-07-27 | 2019-06-18 | Netlist, Inc. | Memory module with local synchronization |
CN105071891A (zh) * | 2015-08-28 | 2015-11-18 | Tcl移动通信科技(宁波)有限公司 | 一种蓝牙时钟控制系统及控制方法 |
US9899992B1 (en) * | 2016-08-17 | 2018-02-20 | Advanced Micro Devices, Inc. | Low power adaptive synchronizer |
US10630271B2 (en) | 2016-08-17 | 2020-04-21 | Advanced Micro Devices, Inc. | Self timed data sampler |
US9953687B1 (en) | 2016-10-21 | 2018-04-24 | Advanced Micro Devices, Inc. | Pseudo-dynamic circuit for multi-voltage timing interlocks |
US10049726B1 (en) | 2017-02-03 | 2018-08-14 | Advanced Micro Devices, Inc. | Contention-free dynamic logic |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3979732A (en) * | 1975-02-18 | 1976-09-07 | Motorola, Inc. | Asynchronous status interlock circuit for interface adaptor |
JPS57208733A (en) * | 1981-06-18 | 1982-12-21 | Fujitsu Ltd | Preventing circuit for malfunction |
US4799023A (en) * | 1981-11-05 | 1989-01-17 | Hewlett-Packard Company | Circuits and apparatus which enable elimination of setup time and hold time testing errors |
US4694196A (en) * | 1984-12-07 | 1987-09-15 | American Telephone And Telegraph Company And At&T Information Systems | Clock recovery circuit |
US4789959A (en) * | 1985-03-05 | 1988-12-06 | Intersil, Inc. | Delay circuit for a real time clock |
US4851710A (en) * | 1988-03-29 | 1989-07-25 | Magnetic Peripherals Inc. | Metastable prevent circuit |
-
1989
- 1989-03-31 US US07/331,477 patent/US5036221A/en not_active Expired - Lifetime
-
1990
- 1990-03-30 JP JP2084793A patent/JP3002495B2/ja not_active Expired - Fee Related
- 1990-03-30 KR KR1019900004287A patent/KR0169716B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPH02288533A (ja) | 1990-11-28 |
JP3002495B2 (ja) | 2000-01-24 |
US5036221A (en) | 1991-07-30 |
KR0169716B1 (ko) | 1999-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900015455A (ko) | 클럭 신호와 비동기인 데이타 신호에 관련된 준안정 이벤트를 제거하기 위한 회로 | |
KR890005745A (ko) | 내-준안전성 플립-플롭 및 준안정 상태발생 가능성을 감소시키기 위한 방법 | |
US6275546B1 (en) | Glitchless clock switch circuit | |
US4575644A (en) | Circuit for prevention of the metastable state in flip-flops | |
US4636656A (en) | Circuit for selectively extending a cycle of a clock signal | |
US6097775A (en) | Method and apparatus for synchronously transferring signals between clock domains | |
EP0276794A3 (en) | Data input circuit having latch circuit | |
DE3465231D1 (en) | Single clocked latch circuit | |
TW260845B (en) | Synchronous counter and carry propagation method thereof | |
EP0344736A3 (en) | High-speed synchronous data transfer system | |
JP2701544B2 (ja) | シフトクロック生成回路 | |
JPS6488815A (en) | Reset system for cpu | |
JPS5819554U (ja) | 電話回線における着信検出回路 | |
KR980007175A (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치의 데이터 정합 회로 | |
JPS5591033A (en) | Information processor which reports propriety of interruption | |
JPS55153446A (en) | Synchronizing circuit system | |
KR890015589A (ko) | Pip데이타의 직렬 전송방법 | |
JPS5611543A (en) | Control unit of sensor input | |
JPS55127635A (en) | Interruption input interface | |
JPH0256852B2 (ko) | ||
JPH0113138B2 (ko) | ||
JPS59161779U (ja) | 櫛形濾波装置 | |
JPS6423318A (en) | Detecting system for clock phase difference | |
JPS59174760U (ja) | 遅延検波回路 | |
JPS648866B2 (ko) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Re-publication after modification of scope of protection [patent] | ||
FPAY | Annual fee payment |
Payment date: 20120927 Year of fee payment: 15 |
|
EXPY | Expiration of term |