KR890015131A - 메모리 셀 - Google Patents

메모리 셀 Download PDF

Info

Publication number
KR890015131A
KR890015131A KR1019890003310A KR890003310A KR890015131A KR 890015131 A KR890015131 A KR 890015131A KR 1019890003310 A KR1019890003310 A KR 1019890003310A KR 890003310 A KR890003310 A KR 890003310A KR 890015131 A KR890015131 A KR 890015131A
Authority
KR
South Korea
Prior art keywords
inverter
input
output
coupled
transistor
Prior art date
Application number
KR1019890003310A
Other languages
English (en)
Inventor
샹뜨삐 베르나르
Original Assignee
이반 밀러 레르너
엔.브이.필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이반 밀러 레르너, 엔.브이.필립스 글로아이람펜파브리켄 filed Critical 이반 밀러 레르너
Publication of KR890015131A publication Critical patent/KR890015131A/ko

Links

Landscapes

  • Static Random-Access Memory (AREA)

Abstract

내용 없음.

Description

메모리 셀
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따르는 어드레스 가능한 메모리 셀의 다이어그램 도시도.
제2도는 본 발명에 따르는 시프트 레지스터의 마스터-슬레이브 셀에 대한 다이어그램 도시도.
제3도는 본 발명에 따르는 어드레스 가능한 메모리의 다이어그램 도시도.

Claims (5)

  1. 입력단자(I) 및 출력단자(O)와, 상기 출력단자(O)에 결합된 출력을 갖고 인터럽트 트랜지스터(20)의 전류채널을 통해 상기 입력단자(I)에 결합된 입력을 갖는 제1인버터(31)를 구비하고, 상기 인터럽트 트랜지스터(20)는 전계 효과형이고 제어신호(H,H)를 제어전극(G)을 가지며, 각각 제1인버터(31)의 입력과 출력에 결합된 출력과 입력을 갖는 제2인버터(32)를 구비하는 메모리 셀에 있어서, 메모리 셀은 GaAs트랜지스터와 더불어 실현되고, 다이오드(33)는 제1인버터(31)의 출력과 제2인버터(32)의 입력 사이에 배치된 것을 특징으로 하는 메모리 셀.
  2. 제1항에 있어서, 저항(34)은 제2인버터(32)의 출력과 제1인버터(31)의 입력사이에 배치된 것을 특징으로 하는 메모리 셀.
  3. 제1 또는 2항에 청구된 바와같은 캐스케이드된 쌍의 메모리 셀을 구비하는 마스터 슬레이브 장치에 있어서, 인터럽트 트랜지스터는 상호 보충의 제어신호를 수신하는 것을 특징으로 하는 마스터 슬레이브 장치.
  4. 제1 또는 2항에 청구한 바와같은 복수의 캐스케이드의 메모리 셀을 구비하는 시프트 레지스터에 있어서, 잇따른 메모리 셀의 인터럽트 트랜지스터는 보충의 제어신호를 수신하는 것을 특징으로 하는 시프트 레지스터.
  5. 제4항에 청구된 바와같은 복수개의 또다른 시프트 레지스터를 구비하는 메모리에 있어서, 각 시프트 레지스터에서 적어도 하나의 메모리셀의 제2인버터의 입력 및 출력은 각 푸쉬 풀 단계의 제어입력에 결합되고, 상기 푸쉬 풀 단계의 출력은 어드레스 신호에 의해 제어가능한 각 인터럽트 어드레스 트랜지스터를 통해 상기 또다른 복수개에 공통인 버스에 결합된 것을 특징으로 하는 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890003310A 1988-03-18 1989-03-17 메모리 셀 KR890015131A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8803540 1988-03-18
NL8803540 1988-03-18

Publications (1)

Publication Number Publication Date
KR890015131A true KR890015131A (ko) 1989-10-28

Family

ID=67776701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890003310A KR890015131A (ko) 1988-03-18 1989-03-17 메모리 셀

Country Status (1)

Country Link
KR (1) KR890015131A (ko)

Similar Documents

Publication Publication Date Title
KR900019044A (ko) 연상메모리
KR850008017A (ko) Cmos 입출력회로
KR860009427A (ko) 2-위상 클록신호 공급 쉬프트 레지스터형 반도체 메모리장치
KR890010909A (ko) 반도체 메모리 회로
KR840008075A (ko) 스위칭 제어신호 발생용 반도체 집적회로장치
KR860009424A (ko) 반도체 집적 회로
KR870009528A (ko) 버퍼회로
KR910016077A (ko) 반도체집적회로
KR840000114A (ko) 위상 비교기
KR960042413A (ko) 데이터 처리 시스템
KR850003045A (ko) 라인 절환 회로 및 그를 사용한 반도체 메모리
KR950034256A (ko) 반도체 장치의 입력회로
KR900013718A (ko) 수직 퓨즈 어레이용 고속 ecl입력 버퍼
KR900019041A (ko) 반도체 메모리
KR920009083A (ko) 논리회로
KR890005996A (ko) 동기 플립플롭회로
KR850007179A (ko) 집적 논리회로
KR860001643A (ko) 위상변경회로
KR890015131A (ko) 메모리 셀
KR830008565A (ko) 에미터 기능논리래로된 카운터 회로
KR900015465A (ko) Cmos 전압레벨 시프팅 및 함수회로
KR910007281A (ko) 출력 제어 회로
HUT60083A (en) Broad band signal switching device
GB1509976A (en) Logic circuit
KR880011656A (ko) 레지스터 회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination