KR890012368A - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR890012368A
KR890012368A KR1019890000640A KR890000640A KR890012368A KR 890012368 A KR890012368 A KR 890012368A KR 1019890000640 A KR1019890000640 A KR 1019890000640A KR 890000640 A KR890000640 A KR 890000640A KR 890012368 A KR890012368 A KR 890012368A
Authority
KR
South Korea
Prior art keywords
wafer
forming
semiconductor
unitary
mesh
Prior art date
Application number
KR1019890000640A
Other languages
English (en)
Other versions
KR910010222B1 (ko
Inventor
분시로 야마키
노부다카 미츠오카
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR890012368A publication Critical patent/KR890012368A/ko
Application granted granted Critical
Publication of KR910010222B1 publication Critical patent/KR910010222B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

내용 없음.

Description

반도체 장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 분리홈을 형성하기 위한 마스크패턴의 형태를 도시해 놓은 평면도,
제2도는 본 발명의 1실시예에 따른 반도체 장치의 제조공정을 나타낸 공정도.

Claims (4)

  1. 단결성 반도체웨이퍼(10)를 준비하는 공정과, 이 웨이퍼(10)표면상에 그 웨이퍼(10)의 외측을 따르는 소정 폭의 테두리 부분(21) 및 그 테두리부분(21)의 내측에 정열된 복수의 그물눈부분(22)으로 이루어진 마스크를 형성하여 웨이퍼(10)의 표면을 그물형상으로 노출시키는 공정, 이 그물형상의 노출면에 에칭을 시행해서 웨이퍼(10)의 외축에 테두리부분을 (21)을 잔존시킴과 더불어 그 내측에 그물형상의 분리홈(30)을 형성하는 공정, 상기 웨이퍼(10)의 표면 및 분리홈(30) 표면에 절연막을 형성하는 공정, 이 절연막(30)상에 다결성 반도체층(40)을 형성하는 공정 및 이 다결정 반도체층(40) 및 웨이퍼(10)측중 적어도 한 쪽으롤 부터 연마를 진행하여 상기 그물형상의 분리홈(30)으로 구획된 그물눈 형상의 복수의 단결성 반도체섬 영역(50)을 형성시키는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 복수의 단결성 반도체섬영역(50)에 반도체소자를 형성하는 공정과, 이들 단결성 반도체영역을 1단위나 또는 복수단위별로 분할하여 웨이퍼(10)로 부터 반도체소자를 분리해내는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제1및 제2의 단결성 반도체웨이퍼(10)를 제1절연막(20)을 통해서 접합시키는 공정과, 상기 제1단 결성 반도체웨이퍼를 소정의 두께까지 연마하는 공정, 상기 제1단결성 반도체웨이퍼를 소정의 두께까지 연마하는 공정, 상기 제1단결성 반도체웨이퍼의 표면상에 그 외측을 따른 소정 폭의 테두리부분 및 그 테두리부분의 내측에 정열된 복수의 그물눈부분으로 이루어진 마스크를 형성하여 제1웨이퍼의 표면을 그물형상으로 노출시키는 공정, 이 그물형상의 노출면에 상기 제1절연막(20)의 깊이까지 에칭을 시행하여 웨이퍼주변에 테두리부분(21)을 잔존시킴과 더불어 상기 제1웨이퍼가 그물눈형상의 복수의 단결정 반도체섬영역(50)으로 분리되도록 그물형상의 분리홈(30)을 형성시키는 공정, 이 분리홈의 표면에 제2절연막(23)을 형성시키는 공정, 이 제2절연막(23)위에 다결성반도체층(40)을 형성시키는 공정 및, 상기 다결정반도체층(40)측으로부터 연마를 진행하여 상기 단결성 반도체섬영역(50)을 노출시키는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체 장치의 제조방법.
  4. 제3항에 있어서, 상기 복수의 단결성 반도체영역(50)에 각각 반도체소자를 형성하는 공정과, 이들 단결정반도체섬영역(50)을 1단위나 또는 복수단위별로 분할하여 웨이퍼로 부터 반도체소자를 분리시키는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
    ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890000640A 1988-01-21 1989-01-21 반도체장치의 제조방법 KR910010222B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63009609A JPH01185935A (ja) 1988-01-21 1988-01-21 半導体装置の製造方法
JP63-9609 1988-01-21

Publications (2)

Publication Number Publication Date
KR890012368A true KR890012368A (ko) 1989-08-26
KR910010222B1 KR910010222B1 (ko) 1991-12-21

Family

ID=11725039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890000640A KR910010222B1 (ko) 1988-01-21 1989-01-21 반도체장치의 제조방법

Country Status (3)

Country Link
US (1) US4962056A (ko)
JP (1) JPH01185935A (ko)
KR (1) KR910010222B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH046875A (ja) * 1990-04-24 1992-01-10 Mitsubishi Materials Corp シリコンウェーハ
US5366924A (en) * 1992-03-16 1994-11-22 At&T Bell Laboratories Method of manufacturing an integrated circuit including planarizing a wafer
DE19613561C2 (de) * 1996-04-04 2002-04-11 Micronas Gmbh Verfahren zum Vereinzeln von in einem Körper miteinander verbundenen, elektrisch getesteten elektronischen Elementen
US6291315B1 (en) * 1996-07-11 2001-09-18 Denso Corporation Method for etching trench in manufacturing semiconductor devices
JPH10233375A (ja) * 1997-02-19 1998-09-02 Sony Corp 被加工物の表面加工方法及び半導体薄層の形成方法
JP3137051B2 (ja) 1997-10-08 2001-02-19 日本電気株式会社 半導体装置およびその製造方法
FR3088478B1 (fr) * 2018-11-08 2020-10-30 Soitec Silicon On Insulator Procede de fabrication collective d'une pluralite de structures semi-conductrices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5724651B2 (ko) * 1974-02-08 1982-05-25
JPS53114361A (en) * 1977-03-16 1978-10-05 Hitachi Ltd Insulating separation substrate
JPS57114251A (en) * 1981-01-07 1982-07-16 Toshiba Corp Manufacture of semiconductor device
JPS5980940A (ja) * 1982-11-01 1984-05-10 Oki Electric Ind Co Ltd 絶縁物分離基板の製造方法
US4501060A (en) * 1983-01-24 1985-02-26 At&T Bell Laboratories Dielectrically isolated semiconductor devices
KR850004178A (ko) * 1983-11-30 1985-07-01 야마모도 다꾸마 유전체 분리형 집적회로 장치의 제조방법
EP0161740B1 (en) * 1984-05-09 1991-06-12 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor substrate
JPS61144840A (ja) * 1984-12-19 1986-07-02 Toshiba Corp 絶縁物分離型半導体装置
JPS62176142A (ja) * 1986-01-29 1987-08-01 Toko Inc 誘電体分離基板の製造方法
US4851078A (en) * 1987-06-29 1989-07-25 Harris Corporation Dielectric isolation process using double wafer bonding

Also Published As

Publication number Publication date
KR910010222B1 (ko) 1991-12-21
JPH01185935A (ja) 1989-07-25
US4962056A (en) 1990-10-09

Similar Documents

Publication Publication Date Title
KR950025894A (ko) 평탄화한 표면을 갖는 반도체장치 및 그의 제조방법
JPS6437840A (en) Manufacture of semiconductor device with planar structure
JPS6413739A (en) Manufacture of order-made integrated circuit
KR890012364A (ko) 복합 반도체 결정체
KR970030640A (ko) 반도체 장치의 소자 분리막 형성방법
JPH1074694A (ja) 半導体素子製造用コンタクトマスク
KR890012368A (ko) 반도체 장치의 제조방법
KR900005565A (ko) 개선된 패턴 형성방법
KR910003829A (ko) 고전압 반도체 장치 및 제조 과정
KR870003575A (ko) 반도체장치의 형성방법
US4775644A (en) Zero bird-beak oxide isolation scheme for integrated circuits
KR880009415A (ko) 반도체장치의 제조방법
KR970063519A (ko) 반도체 층 평탄화 방법
KR850002696A (ko) 유전체 격리 구조를 가진 보상 반도체 장치를 제조 하는 방법
KR920017256A (ko) 반도체 집적회로의 제조방법
US3807038A (en) Process of producing semiconductor devices
JPS5726454A (en) Integrated circuit device
JPS5735368A (en) Manufacture of semiconductor device
JPH06204217A (ja) 半導体装置の製造方法
KR950012680A (ko) 반도체소자의 소자분리막 제조방법
KR970052290A (ko) 반도체 소자의 제조방법
JPS58148435A (ja) 分離拡散方法
KR900015320A (ko) 트렌치 미세패턴 형성방법
JPH01298722A (ja) 半導体装置のパタン形成方法
KR970051829A (ko) 웨이퍼의 절단선 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071127

Year of fee payment: 17

EXPY Expiration of term