KR890003564B1

KR890003564B1 - 디스크장치

Info

Publication number: KR890003564B1
Application number: KR1019850000770A
Authority: KR
Inventors: 마꼬도 쇼지; 히로시 쓰유구찌; 쇼오죠 토오마; 가즈히로 히라끼; 쓰도무 모리따
Original assignee: 티악크 가부시끼가이샤; 다니 가쯔마
Priority date: 1984-02-10
Filing date: 1985-02-07
Publication date: 1989-09-23
Also published as: US4782406A; KR850006112A; DE3582937D1; EP0152071A2; EP0152071A3; EP0152071B1; JPS60170083A; JPH0243273B2

Abstract

내용 없음.

Description

디스크장치

제1도-제10도는 본 발명의 실시예에 의한 자기디스크장치를 설명하기 위한 것으로서, 제1도는 자기디스크 카트리지의 평면도.

제2도는 제1도의 카트리지의 저면도.

제3도는 제1도의 카트리지의 셔터를 열어놓은 상태를 보여주는 평면도.

제4도는 제1도의 카트리지의 정면도.

제5도는 디스크장치의 회전체를 보여주는 평면도.

제6도는 회전체와 디스크와의 걸어맞춤 상태를 보여주는 확대 단면도.

제7도는 디스크장치를 보여주는 록크도.

제8도는 제7도의 제어회로와 스텝핑모터를 상세하게 도시한 록크도.

제9도 및 제10도는 제7도 및 제8도의 (A)-(N)도점의 상태를 도시한 파형도.

제11도는 제어회로의 변형예를 보여주는 블럭도.

제12도는 제7도 및 제11도의 (A)-(N)도점의 상태를 보여주는 파형도.

제13도는 제7도의 장치의 변형예를 보여주는 블럭도.

제14도는 제13도의 회로로 선택한 경우의 제7도 및 제8도의 각부 파형도이다.

* 도면의 주요부분에 대한 부호의 설명

2 : 자기디스크 11 : 회전체

16 : 디스크 회전용모터 17, 18 : 자기헤드

20 : 스텝핑모터 21 : 제어회로

22 : 전원단자 23 : 스위칭 트랜지스터

25 : 회전검출기 31 : 레디검출회로

32 : 전원 온 검출회로 33 : 디스크 카트리지 삽입 검출회로

43 : 모터 온 신호 공급회로 44 : 프리레디 검출회로

47 : 스텝프 신호 공급단자 53 : 트랜지스터

54 : 다이오드 55 : +5V 전원 라인

62 : 스텝핑모터 전압차단 제어용 OR 게이트

63 : 일정시간 펄스 발생회로

65 : 12V 인가시간 결정용 OR 게이트

본 발명은 플롭피 디스크(floppy disk)(플렉시블 자기디스크)나 이와 유사한 디스크를 사용하여 정보를 기록하고 재생하기 위한 디스크장치에 관한 것이다.

자기디스크장치는 디스크 회전기구와, 자기헤드(변환기)와, 헤드이동기구를 가지고 있다. 헤드이동기구는 일반적으로 스텝프신호에 응답하는 스텝핑모터와, 이 모터의 회전운동에 대응하는 직선운동을 얻기위한 회전-직선 변환기구로 구성되어 있으며, 헤드를 디스크의 반경방향(트랙 교차방향)으로 이동할 수 있도록 구성되고 있다. 그러나 헤드를 트랙에 보유시키기 위해서는 스텝핑모터의 로터를 소정 위치로 보유할 필요가 있다. 예컨데, 4상(相)의 스텝핑모터를 1상여자(1相勵磁)방식으로 구동할 경우, 스텝프동작의 최후의 여자가 제3상이라고 한다면 로터를 제3상에 대응할 수 있도록 보존할 필요가 있다. 이때문에 종래에는 스텝프동작의 최후에 여자된 권성으로 정상적인 전류를 계속 흐르게 하거나, 절전을 도모하기 위하여 정상 전류보다도 낮은 보유 전류만을 계속 흐르게 하였다. 그러나 보유전류가 적은 경우, 그리고 보유 전류를 차단하였을 경우에는 로터를 소정 위치로 정확하게 보유하기가 곤란해진다. 즉 권선의 여자 전류를 차단하면 로터가 여자 전류에 인한 자계에 의하여 구속을 받지 않게 된다. 따라서, 여자 전류가 흐르고 있는 경우와 비교하여 로터의 보유 위치가 10-20㎛ 정도 차질이 생기는때가 있다. 또한 디스크의 회전 개시 및 정지나, 디스크 카트리지의 착탈시의 진동에 의해서도 로터의 위치 및 헤드 위치가 차질이 생길때도 있다. 이와같은 문제는 스텝핑모터에 대한 높은 전압의 인가를 계속하면 해결되지만 절전효과를 얻을 수 없다.

본 발명의 목적은 절전효과를 얻을 수 있는 동시에 변환기의 위치를 정확하게 결정할 수 있는 디스크장치를 제공하는데 있다.

본 발명은 기록매체 디스크를 회전하기 위한 디스크 회전기구와, 기록하고 재생하기 위한 변환기와, 스텝프신호에 응답하여 변압기를 디스크의 반경방향으로 이동시키는 스텝핑모터를 포함하는 헤드 이동기구와, 적어도 스텝핑모터의 스텝프 구동기간(예컨데 실시측의 t₁₁-t₁₂또는 t₂₁-t₂₂기간), 그리고 디스크의 회전개시 시점(예컨대 실시예의 t₇또는 t₁₇)으로부터 기록하고 재생이 가능하게 되는 시점(예컨데 실시측의 t₉또는 t₁₉)까지의 기간내의 일부 또는 전부의 시간(예컨데 실시측의 t₈-t₉또는 t₁₈-t₁₉기간)으로 전술한 스텝핑모터에 높은 레벨의 전압을 공급하고, 디스크의 회전정지 기간의 시작시점(예컨데 실시예의 t₆시점 또는 t₁₆시점)으로부터 일부 또는 전부의 시간의 시작 시점(예컨데 실시예의 t₈, t₁₈)까지의 기간중 적어도 일부의 시간(예컨데 실시측의 t₆-t₈또는 t₁₆-t₁₈)에 스텝핑모터의 전압을 높은 레벨보다도 낮은 값으로 하는 스텝핑모터 전압 제어회로로 구성되는 디스크장치에 관한 것이다.

본 발명에 의한 디스크의 회전 정지기간에 스텝핑모터 전압을 영으로 하거나 낮은 레벨로 한후에, 디스크 회전개시 시점으로부터 기록, 재생가능 상태로 되는 시점(레디 검출 또는 이근방 시점)까지의 기간내의 일부 또는 전부의 시간에서 높은 레벨(예컨데 12V)의 전압을 공급한다. 따라서 낮은 레베의 전압 공급 기간중에 예컨데 스텝핑모터의 로터가 소정 위치에서 벗어났다고 하여도, 그후에 높은 레벨의 전압이 소정의 상(相)의 권선에 인가되므로 로터를 기록 또는 재생 개시전에 소정 위치로 되돌릴 수가 있다. 이 결과, 기록 또는 재생을 미리 보정된 로터의 위치에 대응한 헤드위치(트랙위치)를 기준으로 하여 행할 수가 있다. 그리고 높은 레벨의 전압을 공급하기 전에 있어서는, 스텝핑모터의 전압을 영 또는 낮은 레벨로 하기 때문에 절전이 가능하게 된다.

다음에 제1도-제10도를 참조하여 본 발명의 실시예와 관련된 자기디스크장치에 대하여 기술한다.

제1도-제4도는 자기디스크장치로 사용하는 자기디스크 카트리지(1)를 보여준다. 카트리지(1)는 일반적으로 마이크로 플로피디스크라고 불리워지고 있는 것이며, 직경 86mm의 기록매체 디스크(2)를 강성이 있는 합성수지케이스(3)에 수용함으로써 구성되고 있다. 케이스(3)의 표면과 이면(5)과의 양쪽에 헤드 삽입용 개구(6), (7)가 설치되어 있고, 비사용시에는 이 개구 (6), (7)는 슬라이드식의 셔터(8)에 의하여 폐쇄되고 있다. 다만 자기헤드가 하나의 장치에서는 개구(6), (7)의 한쪽 패드(pad)가 삽입된다. 셔터(8)는 제1도에서 우측 방향으로 용수철(도시되지 않았음)에 의하여 편기되어 있으며, 사용시에는 이 편기력에 저항하여 좌측으로 이동된다. 셔터(8)의 개방은 케이스(3)의 오목부(9)에 개방부재(도시되지 않았음)를 걸어맞춤시키고, 이것으로 셔터(8)의 측면을 눌르므로서 행하도록 한다. 이 실시예의 디스크 카트리지(1)의 디스트(2)는 자기 쉬트(2a)와 이 중앙에 장착된 자성체 금속원판으로 이루어진 허브(hub)로 구성된다. 디스크(2)는 클램퍼(clamper)로 눌러서 회전시키는 것이 아니므로 케이스(3)의 이면(5)에만 회전 구동용 개구(10)가 설치되어 있으며, 이곳으로부터 허브(2b)가 노출되고 있다. 이 허브(2b)에는 스핀들 삽입용 구멍(2c)과 구동핀 삽입용 구멍(2d)이 뚫려있다.

제5도는 디스크 카트리지(1)를 사용하여 기록 또는 재생할때에 디스크(2)에 걸어맞춤시키는 회전체(11)의 평면도이며, 제6도는 회전체(11)에 디스크(2)를 걸어맞춤시킨 상태를 보여주는 확대 단면도이다. 회전체(11)는 중앙에 스핀들(12) 및 구동핀(13)이 있고, 다시 디스크(2)의 중앙의 금속제 허브(2b)를 흡착하기 위한 영구자석(14)이 있으며 구동핀(13)과 구멍(2d)과의 걸어맞춤을 간편히 달성하기 위하여 구동핀(13)은 판 용수철(15)에 의하여 지지되고 그의 축방향으로 자유자재로 변위할 수 있다. 그리고 구동핀(13)은 축(13a)에 로울러(13b)를 자유로 회전할 수 있도록 장착함으로서 구성되어 있다.

회전체(11)에 대하여 디스크(2)를 걸어맞춤 시킬때에는 케이스(3)를 수반하여 디스크(2)를 회전체(11)위에 삽입시키고, 허브(2b)를 자석(14)으로 흡인시킨다. 이때 물론, 디스크(2)의 스핀들 삽입구멍(2c)이 회전체(11)의 스핀들(12)과 일치되도록 위치를 결정하여 주면 스핀들(12)과 구멍(2c)과의, 걸어맞춤은 성립한다. 그러나 구동핀(13)과 구멍(2d)과는 반드시 일치하지 않고, 만약 일치하지 않는 경우에는 구동핀(13)은 용수철(15)에 의하여 밀어 내려지게 된다. 그후 회전체(11)를 회전하면, 구동핀(13)과 구멍(2d)과의 위치가 변화하여 구동핀(13)과 구멍(2d)과의 위치가 일치하게 되고 용수철(15)의 윗쪽 방향의 편기력에 의하여 구동핀(13)이 구멍(2d)에 끼여 들어가 회전체(11)와 디스크(2)와의 완전한 걸어맞춤이 성립한다.

제7도에 도시한 자기 디스크장치는, 제1도-제4도에서 보여주는 카트리지(1)를 사용하여 데이터를 기록하고 재생하는 것이다. 제7도에서 회전체(11)는 소정 위치에 놓여져 있는 카트리지(1)의 케이스(3)내의 디스크(2)를 회전하기 위하여 제5도 및 제6도에서와 같이 구성되며, 디스크 회전용의 아우터 로터(외측 회전자)형 모터(16)에 직결되어 있다. (17), (18)은 변환기로서의 자기헤드이며, 캐리지(19)에 부착되어 디스크(2)의 반경방향으로 자유로이 이동할 수 있도록 되어 있다. (20)은 헤드이동기구를 구성하는 스텝핑모터이며, 리드 스크류(lead screw)(19a)로 이루어지는 공지의 회전 일직선 변환기를 통해 캐리지(19)를 구를 구동하는 것이다. 이 실시예에서는, 스텝핑모터(20)는 제1상 권선, 제2상 권선, 제3상 권선 및 제4상 권선을 가지는 4상 구성의 스텝핑모터이며, 제어 구동회로(21)에 의하여 1상 여자방식으로 구동된다. 다만, 전원 온 시에 헤드(17), (18)를 디스크(2)의 트랙 영으로 확실하게 위치를 결정하기 위하여 전원 온 검출에 응답하여 제1상 권선을 여자함과 동시에 나머지 제2-제4상 권선의 적어도 하나를 여자한다. 이로 인하여 제1상 권선 여자시에 회전자가 제3상 권선에 대응한 위치에서 안정하는 것을 저지할 수 있다.

장치의 직류 전원단자(22)와 모터(16)와의 사이에는 스위치 소자로서의 트랜지스터(23)와 모터 제어 구동회로(24)가 설치되어 있다. 따라서 트랜지스터(23)가 온 기간에만 모터(16)가 회전한다.

(25)는 디스크(2)의 회전검출기이며, 디스크(2) 및 회전체(11)와 같이 회전하는 아우터 롤로형 모터(16)의 로터(26)의 표면에 붙어있는 광 반사 인덱스 즉 지표(27)를 검출하기 위한 LED로 이루어지는 발광소자(28)와 포드 트랜지스터로 이루어지는 수광소자(29)를 구비하고, 디스크(2)의 회전각도, 위치 및 회전속도를 검출한다. 회전체(11)의 구동핀(13)과 광 반사지표(27)는 일정한 각도, 위치관계를 가지고 있으므로 지표(27)의 검출에 의하여 구동핀 삽입구멍(2d)의 위치를 알수있다. 발광소자(28)는, 절전을 위하여 스윗칭 트랜지스터(23)의 후단에 접속되고, 모터(16)에 동기하여 구동된다. 회전검출기(25)의 수광소자(29)에 접속된 파형정형회로(30)는 지표(27)의 검출에 대응한 펄스를 송출한다. 이 펄스의 위치로 인하여 디스크(2) 윗쪽의 구동핀 삽입구멍(2d)의 위치를 알수있으며 이 펄스의 상호 간격으로 회전속도를 알수있다.

파형정형회로(30)의 출력에 결합된 레디 검출회로(31)는, 기록 또는 재생의 준비가 완료되었다는 사실 즉 기록, 재생가능 상태를 검출하는 회로이며, 모터(16)가 회전하기 시작한후부터 소정시간(예컨데 420ma)이 경과하고, 모터(16)의 회전속도가 정상 회전속도의 90% 이상으로 된것에 의하여 높은 수준의 레디 검출신호(기록, 재생 준비 완료 검출신호)를 출력한다.

+12V의 전원단자(22)에 접속되고 또한 +5V의 전원단자(55)에 접속된 전원 온 검출회로(32)는, 전원단자(22)에 전력이 공급되고, 전원 전압이 일정치(예컨데 정상전압의 70-80%)로 되었다는 것을 전압비교기로 검출하고, +5V의 전원단자(55)의 전압이 일정치(정상전압 70-80%)로 되었다는 것을 검출하며, +12V와 +5V의 어느 한쪽이 검출되었을 때에 높은 수준의 전원 온 신호를 송출하는 것이다.

(33)은 디스크 카트리지 삽입 검출회로이며, 카트리지(1)의 삽입통로에 배치된 발광소자(34)와 수광소자(35)로 이루어지는 포트 커플러(photo coupler)에 의하여 카트리지(1)가 회전체(11) 위에 삽입되어 있는가의 여부를 검출하고, 높은 레벨의 디스크 삽입 검출신호를 발생한다.

전원 온 검출회로(32)와 디스크 카트리지 삽입 검출회로(33)와의 출력에 의하여 스위칭 트랜지스터(23)를 제어하기 위하여 타이머(36), AND 게이트(37), 트리거 펄스 형성회로(38), AND 게이트(100), OR 게이트(39), RS 후립프 후럽프(40), OR 게이트(41), 로픈 콜렉터형의 NAND 게이트(12)가 설치되어 있다. 이들을 제9도 및 제10도를 참조하여 설명하면, 타이머(36)는, 전원 온 검출회로(32)에 접속되고, 제9(a)도의 t₁시점에서 발생하는 전원 온 검출신호에 응답하여 일정시간(T₁=12ms)만이 제9도에서와 같이

단자로부터 낮은 수준의 출력을 발생하고, 역으로 Q단자로부터 높은 수준의 출력을 발생한다. 이 타이머(36)의 t₁t₂의 낮은 수준 기간은, 1상 여자방식의 스텝핑모터(20)를 전원 온 검출신호에 의하여 다상여자하고, 트랜 영 위치를 확실하게 얻는 기간에 대응하고 있다. AND 게이트(37)와, 타이머(36)의

출력과 전원 온 검출회로(32)의 출력과를 입력하고, 타이머(36)의 출력이 높은 수준 기간에만 높은 수준의 전원 온 검출신호를 통과시킨다. 따라서 제9도의 t₂시점에서 AND 게이트(37)의 출력이 높은 수준으로 된다. 트리거 펄스 형성 회로(38)는 AND 게이트(37)의 출력을 입력하고, AND 게이트(37)의 출력이 t₂시점에서 높은 수준으로 오르는데 응답하여 제9(c)도의 높은 수준의 트리거 신호를 출력한다. OR 게이트(39)는 트리거 펄스 형성회로(38)의 출력과 AND 게이트(100)의 출력을 입력하여 어느 신호이든 통과시킨다.

RS 후립프 후럽프(40)의 셋트단자 S는 OR 게이트(39)의 출력으로 접속되고, 리셋트단자 R은 레디 검출회로(31)의 출력에 접속되고 있다. 따라서 제9도의 t₂시점에서 전원 온에 의하여 발생하는 트리거신호로 후립프 후럽프(40)는 셋트되어서 제9(f)도에서와 같이 Q출력단자로부터 높은 레벨의 출력이 송출되고, 그후 t₅시점의 레디 검출신호에 응답하여 리셋트된다. 전원 온이 시작할때에 이미 카트리지(1)가 삽입되고 있는 경우에는, 디스크 카트리지 삽입 검출회로(33)의 출력이 제9(d)도에서와 같이 t₂시점보다도 앞서 높은 수준으로 오르게 된다. 그러나 AND 게이트(100)에 디스크 카트리지 삽입 검출회로(33)의 출력과 타이머(36)의

출력이 입력되어 있으므로 타이머(36)의

출력이 낮은 수준의 기간(t₁-t₂)에 AND 게이트(100)의 출력이 높은 수준으로 되고, 후립프 후럽프(40)가 셋트되는 일은 없다. 그리고 제10도에서와 같이 전원 온 상태에서 t₂₄시점에서 높은 수준의 디스크 카트리지 삽입 검출신호가 발생하면 제10(f)도에서와 같이 그의 앞가장자리에서 후립프 후럽프(40)가 셋트된다. 더우기 제10도에서와 같이 전원이 미리 투입되고 있는 상태에서 디스크 카트리지를 삽입할때에는, 타이머(36)의

출력은 높은 수준이기 때문에 타이머(36)의 출력에 관계없이 디스크 카트리지 삽입 검출회로(33)의 높은 수준신호는 즉시 후립프 후럽프(40)에 입력한다.

OR 게이트(41)의 한쪽 입력단자는 후립프 후럽프(40)의

출력단자로 접속되고, 다른쪽의 입력단자는 모터 온 신호공급회로(43)에 접속되어 있다. 모터 온 신호공급회로는, 일반적으로 프롭피 디스크 콘트로울러라고 불리워지는 외부장치로부터 모터(16)를 온으로 명령을 방생하는 회로로서, 예컨데 제9도(G의 t₇-t₁₇)이후의 기간, 또는 제10(g)도의 t₂₉이후에 높은 수준의 모터 온 신호를 발생한다.

OR 게이트(41)는, 후립프 후럽프(40)의 높은 수준 출력과, 모터 온 신호공급회로(43)의 모터 온 신호와의 어느 것이든 통과시키고, 이 출력을 다음단의 NAND 게이트(42)의 한쪽에 입력시킨다.

NAND게이트(42)의 또 한쪽의 입력은 디스크 카트리지 삽입검출회로(33)에 접속되고 있으므로 NAND 게이트(42)는 디스크 카트리지 삽입 검출신호가 발생하고 있을때에만 앞단의 OR 게이트(41)의 높은 수준 출력에 응답하여 낮은 수준 출력을 발생한다. NAND 게이트(42)의 출력단자는 트랜지스터(23)의 베이스에 접속되어 있다. NAND 게이트(42)는 디스크 카트리지 삽입 검출회로(33)로부터 높은 수준의 디스크 카트리지 삽입 신호가 발생되고 있는 기간에, 후립프 후럽프(40)나 모터 온 신호 공급회로(43)로부터 높은 수준의 출력이 발생하고 있는 기간에서만 낮은 수준(L)출력상태로 된다. 따라서, 스윗칭 트랜지스터(23)는, 제9도 및 제10(h)도에서와 같이, t₂-t₅, t₇-t₁₆, t₁₇이후 t₂₄-t₂₇, t₂₉이후에서만 온이 되고, 이 기간에서만이 모터(16)가 구동되고, 또한 발광소자(28)에 전력이 공급된다.

제7도의 디스크장치는 프레 리데(pre ready) 검출회로(44)를 가지고 있다. 이 프리 레디 검출회로(44)는, 파형 정형회로(30)의 출력에 의하여 레디 검출신호가 얻어지는 시점보다도 약 40ms전의 상태를 검출한다. 이 프리 레디신호의 발생시점은, 모터(16)의 회전 개시시점 t₂, t₇, t₁₇으로부터 약 380ms정도의 시점 t₄, t₈, t₁₈이다. 또한 이 시점 t₄, t₈, t₁₈로부터 레디신호 발생시점 t₅, t₁₉, t₁₉까지의 약 40ms는, 스텝핑모터(20)의 로터의 위치를 정확하게 보정하기 위하여 요구되는 시간에 상당하다.

(45)는 헤드 로드(head load)용 플런져 솔레노이드(plunger solenoid)이며, 헤드 로드 신호 공급단자(16)의 신호에 응답하여 헤드(17), (18)를 기록, 재생가능 상태로 디스크(2)에 접촉시키는 것이다.

제7도의 제어 구동회로(21)에는 스텝프신호 공급단자(47), 스텝프 방향 신호 공급단자(48), 전원단자(22)가 접속되고 있는 외에, 스텝핑모터(20)를 절전 제어하기 위하여 프리 레디 검출회로(44)의 출력라인(44a), RS 후립프 후럽프(40)의 출력라인(40a), 타이머(36)의

출력단자의 출력라인(36a)과 Q출력라인(36b), 그리고 헤드로드 신호 공급단자(46)가 접속되고 있다.

제8도는 제7도의 제어회로(21) 및 스텝핑모터(20)를 상세하게 도시하고 있는 것이다. 스텝핑모터(20)는, 제1, 제2, 제3, 그리고 제4상 권선(48), (49), (50), (51)을 가지고 있으며, 이들의 한끝은 공통 접속되고 있으며, 이 공통라인(52)은, 트랜지스터(53)을 통해 +12V의 전원단자(22)에 접속되고, 또한 다이오드(54)를 통하여 +5V의 전원라인(55)으로 접속되어 있다. 각 권선(48)-(51)의 다른끝에는 각각의 오픈 콜렉크터형 NAND 게이트(56), (57), (58), (59)의 출력단자에 접속되어 있다.

(60)은 제어신호 발생회로이며, 스텝프신호 공급단자(17)로부터 공급되는 스텝프신호와, 스텝프방향 공급단자(48)로부터 공급되는 스텝프방향 신호에 의하여 스텝핑모터(20)의 권선(48)-(51)에 여자전류를 흐르게 하기 위한 여자신호를 발생하여, 각각의 NAND 게이트(56)-(59)의 한쪽의 입력단자에 공급한다. 이 제어회로(60)는 제9도의 t₁시점의 전원 온 검출에 응답하여 헤드(17), (18)를 디스크(2)의 트랙 영 위치로 되돌아가도록 스텝핑모터(20)를 제어하고, 통상 제1상을 트랙 영으로 시키게 되므로, 제9(i)도에서와 같이 제1상 여자신호를 제1상 NAND 게이트(56)에 공급한다. 이로 인하여 로터를 제1상으로 보유하고, 헤드(17), (18)를 트랙 영으로 위치를 결정지을수 있다. 그러나 한국 특허출원 제 1249/1984년에서 본원 출원인이 설명한 바와 같이, 4상 스텝핑모터를 1상 여자방식으로 구동하는 경우에, 로터가 제3상에 위치하면, 제1상 권선에 전류를 흐르게 하여도 로터를 변위시킬수가 없다. 따라서 제2상을 강제적으로 여자하기 위한 OR게이트(61)가 설치되고, 제어신호 발생되로(60)의 출력은 이 OR 게이트(61)를 통하여 제2상의 NAND 게이트(57)에 접속되고 있다. OR게이트(61)에는 타이머(36)의 Q출력단자가 입력되고, 제2상의 NAND 게이트(57)게이트(57)에 제9(j)도에서와 같이 t₁-t₂기간에 여자신호가 공급된다. 이 결과 t₁-t₂기간에는 다상여자되고, 예컨데 제3상에 로터가 위치하고 있어도 이곳으로부터 탈출시키고, 로터를 제1상으로 옮길 수 있게 된다. 전원 투입시에는 자기헤드(17), (18)가 트랙 영으로부터 대폭 차질이 생기고 있는 경우에는, 헤드(17), (18)를 트랙 영으로 옮기게 하기 위한 스텝프신호가 단자(47)로부터 입력하고, 헤드(17), (18)는 트랙 영으로 이동되고, 그후 제1상의 권선(48)으로 여자전류가 공급된다.

4개의 NAND 게이트(56)-(59)의 다른쪽의 입력단자는 스텝핑모터(20)에 대한 전압공급을 차단제어하기 위한 OR 게이트(62)에 접속되어 있다. 이 OR 게이트(62)의 출력이 낮은 수준(L)인 경우에는, NAND 게이트(56)-(59)의 출력이 반드시 높은 수준(H)으로 되고, 권선(48)-(51)의 전류는 위상 제어신호 발생회로(60)의 유무에 관계없이 차단된다.

(63)은 리-트리거(re-trigger) 단안정 멀티바이브레이터로 구성된 일정시간 펄스 발생회로로서, 낮은 수준의 계시출력(計詩出力)이 얻어지는 타이머 출력라인(36a), 프리 레디 출력라인(44a), 그리고 스텝프 신호 공급단자(47)에 각각 접속되고, 제7도의 타이머(36)에 의한 계시의 종료(제9t₂도 시점), 제7도의 프리 레디 검출회로(44)로부터의 프리 레디 검출신호의 발생(제9도 t₄, t₈, t₁₈시점), 최후의 스텝프신호(제9도 t₁₂, t₂₂시점)에 응답하여 일정시간(T₁=50ms)의 높은 수준 펄스를 발생하는 회로이다. 이 펄스발생회로(63)는 트리거 단안정 멀티 바이브레이터이므로, T₂=50ms 보다도 충분히 짧은 간격으로 입력하는 각각의 스텝프 신호로 트리거되고, 최후의 스텝프 펄스로부터 T₂=50ms 경과한 후에 낮은 수준으로 출력된다. 따라서, T₁₁-T₁₂의 스텝프 구동기간도 높은 수준의 출력을 발생한다.

(64)는 헤드 로드시 안정화 제어신호 발생회로이며, 헤드 로드 신호 공급단자(46)로부터 공급되는 헤드 로드 신호의 전면 끝에 동기하여 일정시간(T₃=80ms)의 높은 수준의 제어신호를 출력한다.

(65)는 12V 인가시간 결정용 OR 게이트이며, 타이머 출력라인(36b)에 접속된 제1의 입력단자, 일정시간 펄스 발생회로(63)의 출력에 접속된 제2의 입력단자. 해드 로드시 안정화 제어신호 발생회로(64)에 접속된 제3의 입력단자를 가지고 있으며, 어느것의 높은 수준 신호이든 통과시킨다. 이 OR 게이트(65)의 출력단자는 오픈 콜레크터 형식의 NOT 회로(66)에 접속되어 있는 동시에, OR 게이트(62)의 하나의 입력단자에 접속되어 있다. NOT 회로(66)의 출력단자는 PNP형 트랜지스터(53)의 베이스로 결합되어 있으므로, OR 게이트(65)의 높은 수준 신호에 대응한 NOT 회로(66)의 낮은 수준 출력에 응답하여 트랜지스터(53)는 온으로 되고, 스텝핑모터(20)에 +12V의 높은 수준전압(정상 수준전압)이 공급된다. 즉, 제9(k)도의 스텝핑모터 전압에서 명백한 바와같이, 다음의 (가)-(바)에서 스텝핑모터 전압이 +12V로 된다.

(가) 타이머 출력라인(36b)으로부터 얻어지는 T₁=12ms의 높은 수준 펄스에 대응하는 t₁-t₂기간.

(나) 타이머 출력라인(36a)의 낮은 수준 펄스의 종료에 응답한 일정시간 펄스 발생회로(63)의 출력에 대응하는 t₂-t₃기간.

(다) 전원 온, 모터 온 신호, 또는 디스크 카트리지 삽입에 응답한 디스크모터(16)의 회로에 의하여 프리 레디 검출라인(44)에서 얻어지는 제9도 및 제10(l)도의 프리 레디 검출신호의 각각의 위로 치솟는 시점 t₄, t₅, t₁₅, t₂₆에 응답한 펄스 발생회로(63)의 출력에 대응하는 t₄-t₆, t₅-t₁₀, t₁₈-t₂₀, t₁₆-t₂₈기간.

(라) 스텝프신호 공급단자(47)로부터 공급되는 제9(m)도에서 보여주는 t₁₁-t₁₂, t₂₁-t₂₂의 스텝프 신호 발생기간.

(마) 제9(m)도의 최후의 스텝프신호의 발생시점 t₁₂, t₂₂에 응답한 펄스 발생회로(63)의 일정시간 출력이 얻어지는 t₁₂-t₁₃기간.

(바) 제9(n)도의 t₁₄시점의 헤드 로드신호가 솟아오르는 것에 응답하여 헤드 로드시 안정화 제어신호 발생회로(64)로부터 얻어지는 일정시간(T₃=80ms)에 대응하는 t₁₄-t₁₅기간.

상기 (가)-(바)의 기간에는, 다이오드(54)는 오프로 된다. 또한 이 기간에는 OR 게이트(62)의 출력이 높은 수준으로 되기 때문에, 스텝핑모터(20)의 각 권선(48)-(51)의 어느쪽이든 전류를 흐르게 할수 있는 상태로 된다. 상기 (가)-(바)의 기간이외에는, 스텝핑모터(20)에 +5V의 전원라인(55)으로부터 +5V의 전압이 인가되든가, 또는 OR게이트(62)의 낮은 수준 출력에 응답하여 모든 NAND 게이트(56)-(59)의 출력이 높은 수준(+12V)으로 되며, 실질적으로 스텝핑모터(20)의 전압 및 전류는 차단된다. 그리고 제10도에서 명백한 바와같이, 디스크 카트리지 삽입 검출에 동기하여 디스크모터(16)가 회전호가, 프리 레디 검출시점 t₂₆으로부터 스템핑모터(20)의 전압이 +12V로 된다. 또한 t₂₃-t₄₄에서 명백한 바와같이 디스크 카트리지(1)가 이탈되고 있는 기간에는 스텝링모터(20)의 전압이 영 볼트로 된다.

OR 게이트(62)는 프리 레디 검출라인(44)에 접속된 제1의 입력단자와, 후립프 후럽프 출력라인(40a)에 접속된 제2의 입력단자와, OR게이트(63)에 접속된 제3의 입력단자를 가지고 있으며, 출력단자는 NAND 게이트(56)-(59)의 입력단자에 각각 접속되어 있다. 이 OR 게이트(62)의 세가지 입력단자의 어느 것인가에 높은 수준 신호가 공급되고 있는때에는, NAND 게이트(56)-(58)는 제어신호 발생회로(60)의 출력에 응답하고, 네개의 NAND 게이트(56)-(58)에서 선택된 것의 출력이 낮은 수준으로 되고, 선택 여자권선에 전류가 흐른다. 그러나 OR 게이트(62)의 어느쪽의 입력이라도 낮은 수준인 때에는, 네개의 NAND 게이트(56)-(59)중 어느 출력이나 높은 수준(+12V)으로 되고, 스텝핑모터(30)에 대한 전압 및 전류공급은 차단된다. 즉 제9(k)도에서와 같이, t₆-t₈기간, 그리고 t₁₆-t₁₈기간에는 스텝핑모터(20)의 권선(48)-(51)의 어느것으로도 전압 및 전류가 공급되지 않는다. t₆-t₈기간의 시작인 t₆시점은 트랜지스터(23)의 오프개시 즉 디스크 회전용모터(16)의 오프시에 거의 대응하고, t₈시점은 프리 레디신호의 발생시점에 대응하고 있다. 그리고 t₁₆-t₁₈기간의 t₁₆시점은, 모터 온 신호의 소멸에 의한 트랜지스터(23)의 오프시점 즉 모터(16)의 오프시점에 대응하고, t₁₈시점은 프리 레디신호 발생시점에 대응하고 있다.

OR 게이트(65)의 출력이 낮은 수준에서, OR 게이트(62)의 출력이 높은 수준의 기간 즉, t₃-t₄, t₁₀-t₁₁, t₁₃-t₁₄, t₁₅-t₁₆, t₂₀-t₂₁기간 스텝핑모터(20)에 +5V가 공급된다.

이상에서 밝혀진 바와같이 본 실시예의 장치는 다음과 같은 작용효과가 있다.

(A) 디스크 회전용모터(16)의 오프에 거의 대응시켜서 제9도의 t₆-t₈, t₁₆-t₁₈제10도의 t₂₄이전 및 t₁₈이후의 기간에서 스텝핑모터(20)의 인가 전압이 영이 되므로, 절전효과를 크게 얻을 수가 있다.

(B) 스텝핑모터(20)의 인가 전압을 영이되게 하여도, 프레 레디 신호발생 시점 t8, t₁₈에서부터 일정시간(T₂=50ms), 즉 레디 검출시점 t₅, t₉, t₁₉보다도 먼저 높은 수준인 12V(정상 수준전압)를 인가하므로 레디 검출시점 즉 기록, 재생준비 완료 검출시점에서 스텝핑모터(20)의 로터의 위치 및 헤드 위치를 소망스런 위치로 할 수 있다.

(C) 모터 온 신호발생시점 t₇, t₁₇과 동시에 스텝핑모터(20)에 +12V를 인가하지 않고 이보다도 늦은 프리 레디 신호발생 시점 t₈, t₁₈에서 +12V를 인가하므로 양쪽의 기동전류가 동시에 흐르지 않는다. 따라서 전원회로의 전력 용량을 적게할 수가 있다.

(D) 제10도에서 명백해진 바와 같이 적어도 t₂₃-t₂₈의 카트리지 이탈시에는 스텝핑모터 전압이 영 볼트이며, 절전상태에 있다. 그후, t₂₄에서 제10(d)도에서와 같이 카트리지를 삽입하면, 스텝핑모터(20)에 5V가 인가되고, 또한 모터(16)가 회전하기 시작하며, t₂₆에서 프리 레디 신호에 동기하여 t₂₆-t₂₈의 일정시간(T₂=50ms)만큼 12V가 스텝핑모터(20)의 로터의 차질을 보정할 수가 있다. 모터(16)의 회전 개시 및 정지에 따른 진동에 의한 스텝핑모터(20)의 로터중 어느 것이든 동시에 보정된다. 이와같이 카트리지 삽입시에 +12V를 가하여 로터 및 헤드의 위치 보정을 행하면, 설혹 모터 온 신호가 t₂₈시점 보다도 먼저 공급되고, t₂₇의 레디 검출 신호의 발생 직후의 데이터 기록, 재생이 개시되었다 하더라고, 정확한 트랙 위치에서 이를 실행할 수가 있다.

(E) t₁₁-t₁₂에서와 같이 최후의 스텝프 신호에 동기해서 일정시간(T₂=50ms) +12V 를 스텝핑모터(20)에 인가하므로, 헤드 로드시 헤드(17), (18)의 위치 차질을 방지할 수가 있다.

(G) 모터 온 신호에 의한 구동과는 별도로 전원 온 검출신호와 디스크 삽입 검출신호로 디스크 회전용모터(16)를 회전하므로 디스크(2)와 회전체(11)와의 걸어맞춤을 미리 성립시켜 둘수 있으며, 기록, 재생을 신속하게 개시시킬수가 있다.

(H) 전원 온 검출신호 및 디스크 삽이 검출신호에 모터(16)의 회전을 계속시키지 않고, 레디 검출신호 발생에 동기해서 차단하고 있으므로, 전력소비의 증대를 억제할 수 있다.

(I) 발광소자(28)에 대한 전력공급을 모터(16)와 같이 제어하므로 절전효과가 커진다.

(J) 타이머(36)를 설치하고, 전원 온 검출신호에 의한 후립프 후럽프(40)의 셋트를 지연시키고 있으므로, 전원 온 시의 스텝핑모터(20)의 구동과 디스크 회전용모터(16)의 구동에 시간차를 줄수가 있어, 전원단자(22)에 접속되는 전원회로의 용량을 적게할 수 있다.

본 발명은 상술한 실시예에 한정되는 것이 아니고 예컨데 다음과 같은 변형예가 가능하다.

(a) 제8도의 프리 레디 검출라인(44a) 대신에, 제11도에서와 같이 모터 온 신호 공급회로(43)의 출력라인(43a)을 설치하고, 제7도의 모터 온 신호 공급회로(43)로부터 발생하는 모터 온 신호를 입력시키고, 이것을 OR 게이트(62)와 펄스 발생회로(63)에 공급해도 무방하다. 이로 인하여 제12도의 모터 온 신호발생 시점 t₇에 응답하여 펄스 발생회로(63)에서 일정시간 T₂-50ms의 펄스가 발생하고, 스텝핑모터(20)에 제12도 t₇-t₈에서와 같이 +12V가 인가된다. 이 결과 스텝핑모터(20)의 전압이 영으로 되는 t₆-t₇기간의 로터의 변위가 보정된다. 더우기, 레디 검출전의 +12V의 인가는, 모터 온 신호 발생으로부터 레디 검출시점까지의 기간내에 전부하여도 무방하다.

(b) t₆-t₈, t₁₆-t₁₈기간의 스텝핑모터(20)의 전압을 영 볼트로 하지않고, +12V보다도 낮은 임의의 전압으로 설정하여도 무방하다.

(c) 프리 레디 검출회로(14)를 회전검출에 의하여 프리 레디 신호를 발생하지 않고, OR 게이트(41)의 출력 펄스의 앞쪽면에서 응답시켜 일정시간을 타이머로 설정하고, 이 일정시간(예컨데 380ms) 종료 시점을 프리 레디 상태로 하여도 무방하다.

(d) 스텝핑모터(20)의 전원의 차단을 OR 게이트(62)와 NAND 게이트(56)-(59)에서 행하는 대신에, 공통라인(52)에 트랜지스터를 접속하고, 이 오프 제어로 행하여도 무방하다.

(e) 디스크 회전검출기(25)를 자석과 자전 변환 소자와의 조합으로 구성하여도 좋다.

(f) 후립프 후럽프(40)의 셋트신호로 계시(計時)를 개시(開始)하는 타이머를 설치하고, 이 타이머가 일정시간(예컨데 420ms)에 달하였다는 사실, 그리고 디스크(20)의 회전속도가 90%에 달하였다는 것에 의하여 레디 검출을 하고, 이것을 후립프 후럽프(40)의 리셋트신호로 삼어도 좋다.

(g) 이 실시에에서는 디스크 회전체(11)에 대향하는 크람프 부재가 설정되어 있지 않지만 크람프 부재를 사용하는 장치에도 적용할 수 있다.

(h) 자기디스크(2)에 인덱스(지표) 홀을 가지며, 이 인덱스 홀로 회전 위치와 속도를 검출하는 장치로도 적용할 수 있다.

(i) 전원의 용량이 큰 경우, 또는 스텝핑모터(20)를 전원 온시에 구동할 필요가 없을 경우에는, 제9도의 t₁=t₂의 지연을 주지않고 후립프 후럽프(40)을 셋트하여도 좋다.

(j) 실시예에서는 제9도의 t₁₁-t₁₂에서 발생하는 스텝핑 펄스의 앞쪽 주연에서 펄스 발생회로(63)로서의 트리거가 단안정 멀티바이브레이터를 트리거하고 있으나, 각 스텝프 펄스의 뒤쪽 주연에서 트리거하도록 하여도 무방하다.

(k) 제7도의 장치의 변형으로서, 타이머(36)의

출력의 뒷쪽 주연에서 트리거되는 T₂=50ms이상의 타이머(37a)를 제13도에서와 같이 설치하고, 이 출력을 AND 게이트(37)에 입력시켜, 전원온의 검출시점을 T₁-T₂이상 지연시키도록 하고, 제14도에서와 같이, 후립프 후럽프(40)의 셋트와 트랜지스터(23)의 온 시점을 t₂보다도 T₂만큼 지연시켜도 무방하다. 이로 인하여 스텝핑모터(20)에 +12V가 인가되어 있는 기간에는 모터(16)의 기동이 방지되고, 전원 용량의 절멸을 도모할 수 있다. 더우기 타이머(37a)를 설치하는 대신에 제8도의 펄스 발생회로(63)에서 타이머(36)에 의하여 얻어지는 펄스의 뒷쪽 주연에서 제7도의 후립프 후럽프(40)를 트리거하도록 하여도 무방하다.

(l) 스텝 구동기간(t₁₁-t₁₂)의 스텝핑모터의 전압과, T₂기간에 공급하는 스텝핑모터의 전압과에 차이를 두어도 좋다. 요컨데 T₂기간의 높은 수준의 전압을 로터의 위치를 보정할 수 있는 전압이면 된다.

(m) 카트리지(1)의 삽입에 동기하여 즉시 +12V를 스텝핑모터(20)에 가해도 무방하다. 즉 제10도의 t₂점에서 +12V를 인가하여도 무방하다.

(n) 헤드(17), (18)를, 카트리지(1)가 삽입되어 있는 동안에는 항상 디스크(2)에 접속시켜 두어도 무방하다.

(o) 스텝핑모터(20)와 캐리지(19)와의 사이에서 회전-직선운동의 변환은, 벨트 또는 피니온과 덱크등으로 하여도 무방하다.

Claims

기록 매체 디스크를 회전하기 위한 디스크 회전기구와, 기록하고 재생하기 위한 변환기(17, 18)와, 스텝프신호에 응답하여 변환기를 디스크의 반경방향으로 이동시키는 스텝핑모터(20)를 포함하는 변환기 이동기구와, 직어도 스템핑모터의 스텝프 구동기간(예컨데, t₁₁-t₁₂또는 t₂₁-t₂₂), 그리고 디스크의 회전개시 시점으로부터 기록하고 재생할 수 있는 시점(t₉또는 t₁₉)까지의 기간내의 일부 또는 전부의 시간(예컨데, t₈-t₉또는 t₁₈-t₁₉)으로 스텝핑모터에 높은 수준의 전압을 공급하고, 디스크의 회전 정지기간이 시작하는 시점(t₅또는 t₁₆)에서 일부 또는 전부의 시간(t₈-t₉또는 t₁₈-t₁₉)이 시작하는 시점까지의 기간중의 적어도 일부의 시간(예컨데, t₆-T₈, t₁₆-t₁₈)에 스텝핑모터의 전압을 높은 수준보다도 낮은 값으로 하는 스텝핑모터 전압 제어회로로 이루어지는 디스크장치.
낮은 값은 영 볼트인 특허 청구의 범위 제1항 기재의 디스크장치.
일부 또는 전부의 시간은, 디스크의 회전속도가 정상 회전속도 근방으로된 시점을 포함하는 일정시간인 특허 청구의 범위 제1항 기재의 디스크장치.
일부 또는 전부의 시간은, 디스크의 회전 개시에 동기해서 시작하는 일정시간인 특허 청구의 범위 제1항 기재의 디스크장치.