KR880014759A - 디지탈 프레임 동기 장치 - Google Patents

디지탈 프레임 동기 장치 Download PDF

Info

Publication number
KR880014759A
KR880014759A KR1019880005953A KR880005953A KR880014759A KR 880014759 A KR880014759 A KR 880014759A KR 1019880005953 A KR1019880005953 A KR 1019880005953A KR 880005953 A KR880005953 A KR 880005953A KR 880014759 A KR880014759 A KR 880014759A
Authority
KR
South Korea
Prior art keywords
stuffing
bit
data bits
intervals
synchronization
Prior art date
Application number
KR1019880005953A
Other languages
English (en)
Other versions
KR920000165B1 (ko
Inventor
최두환
Original Assignee
엘리 와이스
아메리칸 텔리폰 앤드 텔레그라프 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘리 와이스, 아메리칸 텔리폰 앤드 텔레그라프 캄파니 filed Critical 엘리 와이스
Publication of KR880014759A publication Critical patent/KR880014759A/ko
Application granted granted Critical
Publication of KR920000165B1 publication Critical patent/KR920000165B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
    • H04J3/076—Bit and byte stuffing, e.g. SDH/PDH desynchronisers, bit-leaking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

내용 없음

Description

디지탈 프레임 동기 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 수용할 수 있는 지연 시간 지터값을 산출하는 바람직한 분할 스터핑 비율을 얻기 위해 두 단계의 스터핑을 보유하고 있는 본 발명의 상세한 실시예를 단순화한 블록 다이어그램, 제3도는 제2도의 실시예를 설명하기 위해 사용된 중간 멀티-프레임의 단순화한 구성도, 제4도는 제2도와 제5도의 실시예를 설명하기 위한출력 멀티-프레임의 단순화한 구성도.

Claims (10)

  1. 제1전송 비트 비율의 디지탈 신호가 선정된 분할 스터핑 비율을 가진 출력 프레임 구성에서 전송을 위해 비트 스터핑을 사용하여 제2의 높은 전송 비트 비율로 동기화 되는 장치에 있어서, 데이터 비트가 상기 동기 장치에 입력되는 동안 상기 방법에 따라 간격을 변화시키는 제어를 위한 변화 수단에서 분할 스터핑 비율이 얻어지는 것을 특징으로 하는 동기 장치.
  2. 제1항에 있어서, 상기 변화 수단은 데이터 비트가 상기 동기 장치에 입력되는 동안 간격의 제1선정된 숫자의 존속기간을 제1상기 방법으로 증가시키기 위한 증가 수단을 포함하는 것을 특징으로 하는 동기 장치.
  3. 제2항에 있어서, 상기 변화 수단은 데이터 비트가 상기 동기 장치에 입력되는 동안 간격의 제2선정된 숫자의 존속기간을 제2상기 방법으로 감소시키기 위한 감소 수단을 포함하는 변화 수단을 구비하는 것을 특징으로 하는 동기 장치.
  4. 제3항에 있어서, 상기 동길 장치로부터 출력 프레임의 데이터 전송 능력을 조절하기 위한 조절수단을 구비하는 것을 특징으로 하는 동기 장치.
  5. 제4항에 있어서, 상기 조절 수단은 상기 제1선정된 간격의 숫자의 간격 동안에 일어나는 스터핑 비트 위치중 선정된 비트 위치에 데이터 비트를 삽입하기 위한 삽입 수단을 포함하는 조절 수단을 구비하는 것을 특징으로 하는 동기 장치.
  6. 제5항에 있어서, 상기 조절 수단은 각각의 상기 제2선정된 숫자의 간격 동안에 일어나는 스터핑 비트 위치중 선정된 비트 위치에 비-데이탈 비트를 삽입시키기 위한 삽입 수단을 포함하는 것을 특징으로 하는 동기 장치.
  7. 제6항에 있어서, 상기 간격은 프레임 간격이고, 간격의 상기 제1 및 제2 선정된 숫자는 프레임의 총 선정된 숫자가 상기 제1 및 제2선정된 숫자의 합과 같은 멀티-프레임을 형성하는 것을 특징으로 하는 동기 장치.
  8. 제7항에 있어서, 상기 분할 스터핑 비율은 상기 멀티-프레임에서 얻어지며, 상기 선정된 총 숫자에의해 나누어진 상기 제1선정된 숫자와 같은 것을 특징으로 하는 동기 장치.
  9. 제1전송 비트 비율에서의 디지탈 신호를 비트 스터핑을 사용하여 출력 프레임 구성에서 전송을 위한 제2의 높은 전송 비트 비율로 동기화시키는 방법에 있어서, 인입 데이터 비트가 비트 스터핑 동기 장치로 기록되는 동안 간격의 제1선정된 숫자의 지속기간을 증가시키는 단계와, 인입 데이터 비트가 상기 비트 스터핑 동기 장치로 기록되는 동안 간격의 제2선정된 숫자의 지속기간을 감소시키고, 그럼으로 해서 분할 스터핑 비율이 얻어지는 단계를 구비하는 것을 특징으로 하는 동기화 방법.
  10. 제9항에 있어서, 간격의 상기 제1선정된 숫자 사이에서 일어나는 스터핑 비트 위치에 데이터 비트를 삽입하고, 간격의 상기 제2선정된 숫자 사이에서 일어나는 스터핑 비트 위치에 비-데이타 비트를 삽입시키는 것을 구비하는 것을 특징으로 하는 동기화 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880005953A 1987-05-22 1988-05-20 디지탈 프레임 동기 장치 KR920000165B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US053,284 1987-05-22
US07/053,284 US4764941A (en) 1987-05-22 1987-05-22 Digital frame synchronizer

Publications (2)

Publication Number Publication Date
KR880014759A true KR880014759A (ko) 1988-12-24
KR920000165B1 KR920000165B1 (ko) 1992-01-09

Family

ID=21983145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880005953A KR920000165B1 (ko) 1987-05-22 1988-05-20 디지탈 프레임 동기 장치

Country Status (6)

Country Link
US (1) US4764941A (ko)
EP (1) EP0292208B1 (ko)
JP (1) JPH0626330B2 (ko)
KR (1) KR920000165B1 (ko)
CA (1) CA1323675C (ko)
DE (1) DE3852521T2 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5146477A (en) * 1987-03-17 1992-09-08 Antonio Cantoni Jitter control in digital communication links
JPH0712166B2 (ja) * 1988-12-05 1995-02-08 富士通株式会社 同期多重伝送装置
JPH0654901B2 (ja) * 1989-02-08 1994-07-20 富士通株式会社 フォーマット変換制御方式
US5003558A (en) * 1989-10-30 1991-03-26 International Business Machines Corporation Data synchronizing buffers for data processing channels
DE4014815A1 (de) * 1990-05-09 1991-11-14 Ant Nachrichtentech Anordnung und verfahren zum abbilden eines ersten nutzsignals aus dem rahmen eines ersten digitalsignals mittels impulsstopftechnik in den rahmen eines zweiten digitalsignals
DE4014814A1 (de) * 1990-05-09 1991-11-21 Ant Nachrichtentech Verfahren und anordnung zur reduktion von wartezeitjitter
FR2669798B1 (fr) * 1990-11-23 1994-09-16 Lmt Radio Professionelle Dispositif pour la transmission d'informations synchrones par un reseau asynchrone, notamment un reseau atm.
DE4101270A1 (de) * 1991-01-17 1992-07-23 Siemens Ag Verfahren zur uebertragung von digitalsignalen
US5638411A (en) * 1991-05-23 1997-06-10 Mitsubishi Denki Kabushiki Kaisha Stuff bit synchronization system
ES2121979T3 (es) * 1992-05-27 1998-12-16 Ericsson Telefon Ab L M Procedimiento y dispositivo de escritura-lectura en una memoria.
JP3078183B2 (ja) * 1994-09-26 2000-08-21 沖電気工業株式会社 データ受信装置
US5828696A (en) * 1995-03-30 1998-10-27 Lucent Technologies Inc. Timing recovery in a network-synchronized modem
US5757869A (en) * 1995-07-28 1998-05-26 Adtran, Inc. Apparatus and method for detecting frame synchronization pattern/word in bit-stuffed digital data frame
US6373827B1 (en) 1997-10-20 2002-04-16 Wireless Facilities, Inc. Wireless multimedia carrier system
US6266385B1 (en) 1997-12-23 2001-07-24 Wireless Facilities, Inc. Elastic store for wireless communication systems
US6370158B1 (en) 1997-11-14 2002-04-09 Wireless Facilities, Inc. Wireless T/E Transceiver frame signaling subcontroller
US6229863B1 (en) 1998-11-02 2001-05-08 Adc Telecommunications, Inc. Reducing waiting time jitter
US6957246B1 (en) * 2000-05-31 2005-10-18 Cisco Technology, Inc. Buffer status in an asymmetrical gap environment
US6819725B1 (en) * 2000-08-21 2004-11-16 Pmc-Sierra, Inc. Jitter frequency shifting Δ-Σ modulated signal synchronization mapper
JP2003134076A (ja) * 2001-10-19 2003-05-09 Fujitsu Ltd スタッフ同期方式における受信装置
US7581017B2 (en) * 2001-11-22 2009-08-25 Panasonic Corporation Data transmission system, data transmission apparatus, data reception apparatus, and data transmission method
CA2389969A1 (en) * 2002-06-25 2003-12-25 John W. Bogdan Digital signal processing of multi-sampled phase
US8238349B2 (en) * 2008-06-18 2012-08-07 Altera Canada Co. Method of accessing stored information in multi-framed data transmissions
US8681917B2 (en) 2010-03-31 2014-03-25 Andrew Llc Synchronous transfer of streaming data in a distributed antenna system
US9996490B2 (en) * 2013-09-19 2018-06-12 Nvidia Corporation Technique for scaling the bandwidth of a processing element to match the bandwidth of an interconnect
US9626320B2 (en) * 2013-09-19 2017-04-18 Nvidia Corporation Technique for scaling the bandwidth of a processing element to match the bandwidth of an interconnect

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3564414A (en) * 1969-03-28 1971-02-16 Bell Telephone Labor Inc Digital data rate converter using stuffed pulses
US4095053A (en) * 1977-09-01 1978-06-13 Bell Telephone Laboratories, Incorporated Quasi-pulse stuffing synchronization
JPS55162646A (en) * 1979-06-05 1980-12-18 Nec Corp Pulse stuff synchronizing multiplex unit
US4347620A (en) * 1980-09-16 1982-08-31 Northern Telecom Limited Method of and apparatus for regenerating a signal frequency in a digital signal transmission system
JPS57212842A (en) * 1981-06-25 1982-12-27 Nec Corp Pulse stuff synchronizing device
JPS61224740A (ja) * 1985-03-29 1986-10-06 Fujitsu Ltd スタツフ同期方式
CN85100049B (zh) * 1985-04-01 1987-11-25 清华大学 模型法码速调整方法及调整装置
US4661966A (en) * 1985-09-17 1987-04-28 T-Bar Incorporated Method and apparatus for adjusting transmission rates in data channels for use in switching systems
US4649536A (en) * 1985-09-23 1987-03-10 Motorola, Inc. Flexible multiplex system for time division multiplex
CA1262173A (en) * 1986-05-29 1989-10-03 James Angus Mceachern Synchronization of asynchronous data signals

Also Published As

Publication number Publication date
EP0292208A2 (en) 1988-11-23
US4764941A (en) 1988-08-16
KR920000165B1 (ko) 1992-01-09
JPH0626330B2 (ja) 1994-04-06
JPS642432A (en) 1989-01-06
EP0292208A3 (en) 1991-03-13
DE3852521T2 (de) 1995-07-13
EP0292208B1 (en) 1994-12-21
CA1323675C (en) 1993-10-26
DE3852521D1 (de) 1995-02-02

Similar Documents

Publication Publication Date Title
KR880014759A (ko) 디지탈 프레임 동기 장치
US4107469A (en) Multiplex/demultiplex apparatus
KR870011798A (ko) 디지탈 신호 전송 시스템
CA2031054A1 (en) Inverse multiplexer and demultiplexer techniques
GB2181325A (en) Synchronising audio and video signals of a television transmission
KR870010731A (ko) 동기 시스템
GB2079107A (en) Data multiplexing circuit
GB1488939A (en) Framing in data handling apparatus
US4764942A (en) Slip control in a plesiochronous buffer circuit to reduce distortion of two kinds of data signals
KR850000859A (ko) 정보신호의 전송 방식
US4688233A (en) Digital data transmitting device for communication paths of restricted and unrestricted transmission characteristics
JPH04211535A (ja) 特定フレーム構造体への情報ビットの挿入装置
IE840596L (en) Timing recovery circuit
KR880002333A (ko) 포워드 에러 보정 기술을 사용하는 전송 시스템
JPH02141196A (ja) スタッフ同期方式によるデータ伝送装置
JPH05130064A (ja) デスタツフ回路
SU660282A1 (ru) Устройство дл передачи и приема информации с временным уплотнением каналов
JP2871904B2 (ja) オクテット多重化装置
JP2776606B2 (ja) フレーム同期装置
JPS5911222B2 (ja) マルチフレ−ム同期方式
KR870002516A (ko) 디지탈 프레임 포맷터
JPS5739639A (en) Delay type phase correction system
JPH05218996A (ja) 多重化装置
JPS6086934A (ja) マルチフレ−ム伝送方式
JPS6420745A (en) Synchronizing method of asynchronous data signal

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19991230

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee