KR870002516A - 디지탈 프레임 포맷터 - Google Patents
디지탈 프레임 포맷터 Download PDFInfo
- Publication number
- KR870002516A KR870002516A KR1019860007010A KR860007010A KR870002516A KR 870002516 A KR870002516 A KR 870002516A KR 1019860007010 A KR1019860007010 A KR 1019860007010A KR 860007010 A KR860007010 A KR 860007010A KR 870002516 A KR870002516 A KR 870002516A
- Authority
- KR
- South Korea
- Prior art keywords
- bit
- digital
- signal
- predetermined
- frame
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/04—Distributors combined with modulators or demodulators
- H04J3/047—Distributors with transistors or integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예를 구체화하는 전송시스템 장치의 개략적인 블럭선도.
제2도는 제1도에서 도시된 디지탈 라인 모듈(DLM)의, 인터리버 및 디스인터리버 모듈(IDM)의 개략적인 블럭선도.
제3도는 제2도의 DLM에서 사용된 본 발명의 일반적인 채널프레임 포맷을 도시.
제4도는 제2도의 DS1 신호, 즉 DLU-1의 채널프레임.
Claims (15)
1이상의 디지탈 전송비트 속도를 갖는 다수의 디지탈 신호의 조합을 용이하게 하기 위해 다수의 데이타 비트 위치 및 다수의 다른 비트위치를 갖는 채널프레임을 각각 발생하는 디지탈프레임 포맷터에 있어서, 입력 디지탈 신호에서의 비트를 포맷되는 상기 입력 디지탈 신호중 특정신호에 의한 채널프레임의 데이타 비트 위치내에 삽입하는 수단 및, 포맷되는 상기 입력 디지탈 신호의 디지탈 전송비트 속도와 소정의 디지탈 신호셋트중 하나의 전송비트 속도의 소정의 관계에 의한 소정의 기간동안 상기 다수의 채널프레임을 발생하는 수단을 구비하는 것을 특징으로 하는 디지탈프레임 포맷터.
제1항에 있어서, 상기 소정의 디지탈 신호셋트는 제1소정의 전송비트 속도는 갖는 디지탈 신호를 포함하며, 상기 소정의 기간동안 발생된 상기 채널 프레임수는 포맷되는 상기 입력 디지탈 신호의 상기 제1전송 비트속도 신호중 등가신호 수에 의해 직접 정해지는 것을 특징으로 하는 디지탈 프레임 포맷터.
제2항에 있어서, 상기 다수의 채널 프레임을 발생하는 상기 수단은 소정의 채널프레임 반복속도로 포맷되는 상기 입력 신호에 대한 채널프레임을 발생하는 수단을 포함하는 것을 특징으로 하는 디지탈 프레임 포맷터.
제3항에 있어서, 상기 제1전송 비트속도 신호는 소정의 채널프레임 반복속도를 가지며, 포맷되는 신호의 상기 소정의 채널 프레임 반복속도는 포맷되는 상기 입력신호의 제1등가 전송비트 속도신호수 및 상기 소정의 제1전송비트 속도신호 채널프레임 반복속도에 따라 결정되는 것을 특징으로 하는 디지탈프레임 포맷터.
제4항에 있어서, 상기 제1전송 비트속도 신호는 최저 전송 비트속도를 갖는 상기 셋트의 신호중 하나인 것을 특징으로 하는 디지탈프레임 포맷터.
제4항에 있어서, 상기 제1전송 비트속도 디지탈 신호는 입력프레임 반복속도를 가지며, 상기 제1전송 비트속도 디지탈 신호의 채널 프레임 반복속도는 상기 입력 프레임 반복속도의 약수인 것을 특징으로 하는 디지탈프레임 포맷터.
제6항에 있어서, 상기 입력프레임 반복속도는 8KHz인 것을 특징으로 하는 디지탈 프레임 포맷터.
제7항에 있어서, 상기 제1전송 비트속도 디지탈 신호의 채널프레임 반복속도는 2KHz인 것을 특징으로 하는 디지탈 프레임 포맷터.
제6항에 있어서, 상기 디지탈 신호셋트는 적어도 DS1 신호, DS1C 신호. DS2 신호 및 DS3 신호를 포함하는 것을 특징으로 하는 디지탈 프레임 포맷터.
제9항에 있어서, 상기 DS1 신호의 채널프레임 반복속도는 2KHz이며, 상기 DS1C 신호의 채널 프레임 반복속도는 4KHz이며, 상기 DS2 신호의 채널 프레임 반복속도는 8KH이며, 상기 DS3 신호의 채널프레임 반복속도 56KHz인 것을 특징으로 하는 디지탈 프레임포맷.
제1항에 있어서, 상기 채널프레임은 다수의 디지탈 워드로 배열된 소정의 비트위치수를 갖는 소정의 비트셋트를 z포함하는 것을 특징으로 하는 디지탈 프레임 맷포터.
제11항에 있어서, 상기 다른 비트위치는 채널 프레임내에 분배되며 상기 각 셋트의 제1디지탈 워드내에 포함되는 것을 특징으로 하는 디지탈 프레임 포맷터.
제12항에 있어서, 상기 비트셋트의 수는 4개인 것을 특징으로 하는 디지탈프레임 포맷터.
제13항에 있어서, 각 셋트는 13개의 16비트 디지탈워드로 배열된 208비트 위치를 포함하는 것을 특징으로 하는 디지탈 프레임 포맷터.
제12항에 있어서, 상기 다른 비트위치는 소정수의 프레밍 비트, 소정수의 패리티비트, 소정수의 통신 채널비트, 소정수의 스터링비트, 소정수의 스터핑 표시비트 및 소정수의 지정비트를 포함하며, 프레밍비트 및 하나의 패리티비트는 상기 비트셋트중 제1셋트의 제1워드 비트중 소정의 비트내에 포함되며, 스터핑 표시비트는 상기 비트셋트중 제2, 3 및 4셋트의 제1워드의 소정수 비트내에 포함되며, 상기 통신 채널비트는 제2 및 3 비트셋트의 상기 제1워드중 소정의 비트내에 포함되며, 상기 지정비트는 상기 제4비트 셋트의 상기 제1워드중 소정의 비트내에 포함되며, 나머지 패리티 비트는 상기 제2, 및 4비트 셋트의 상기 제1워드중 소정의 비트내에 포함되며, 상기 수의 스터핑 비트는 포맷되는 특정한 입력디지탈 신호에 의해 결정된 상기 제4비트 셋트의 제1워드를 1비트나 그 이상의 비트내에 포함하는 것을 특징으로 하는 디지탈 프레임 포맷터.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US76942785A | 1985-08-26 | 1985-08-26 | |
| US769,427 | 1985-08-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR870002516A true KR870002516A (ko) | 1987-03-31 |
Family
ID=25085412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019860007010A KR870002516A (ko) | 1985-08-26 | 1986-08-25 | 디지탈 프레임 포맷터 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0212961A3 (ko) |
| JP (1) | JPS6248142A (ko) |
| KR (1) | KR870002516A (ko) |
| CN (1) | CN86105447A (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL104412A (en) * | 1992-01-16 | 1996-11-14 | Qualcomm Inc | Method and instrument for the formation of data for transmission |
| US7012935B2 (en) * | 2002-05-16 | 2006-03-14 | Intel Corporation | Alignment and deskew device, system and method |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3790715A (en) * | 1972-07-28 | 1974-02-05 | Bell Telephone Labor Inc | Digital transmission terminal for voice and low speed data |
| DE2301431A1 (de) * | 1973-01-12 | 1974-07-18 | Deutsche Bundespost | Verfahren zur rahmensynchronen uebertragung von mehreren taktsynchron empfangenen informationsfluessen |
| US4460993A (en) * | 1981-01-12 | 1984-07-17 | General Datacomm Industries Inc. | Automatic framing in time division multiplexer |
| JPH0666754B2 (ja) * | 1985-01-12 | 1994-08-24 | 三菱電機株式会社 | 多重化装置 |
-
1986
- 1986-08-18 EP EP86306359A patent/EP0212961A3/en not_active Withdrawn
- 1986-08-25 CN CN198686105447A patent/CN86105447A/zh active Pending
- 1986-08-25 KR KR1019860007010A patent/KR870002516A/ko not_active Application Discontinuation
- 1986-08-26 JP JP61198295A patent/JPS6248142A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0212961A3 (en) | 1988-05-04 |
| JPS6248142A (ja) | 1987-03-02 |
| CN86105447A (zh) | 1987-03-04 |
| EP0212961A2 (en) | 1987-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940704099A (ko) | 전송하기 위하여 데이터를 포맷화하기 위한 방법 및 장치(method and apparatus for the formatting of data for transmission) | |
| KR850000160A (ko) | 시분할 다중화 스위칭 시스템 및 그 방법 | |
| KR870010731A (ko) | 동기 시스템 | |
| KR850700207A (ko) | 비데오 및 오디오 신호 전송용 송신기 | |
| US4437183A (en) | Method and apparatus for distributing control signals | |
| US4545052A (en) | Data format converter | |
| ATE21310T1 (de) | Verfahren zur uebertragung von zeitmultiplexdaten. | |
| KR870009365A (ko) | 회전 헤드형 디지탈 테이프 례코더 | |
| KR850700204A (ko) | 데이타통신 인터페이스 및 그 동작방법 | |
| ATE38458T1 (de) | Digitales koppelnetz zum vermitteln von signalen mit verschiedenen bitraten. | |
| KR830007011A (ko) | Pcm신호 전송방법 | |
| JPH04222133A (ja) | 異なるビット速度のディジタルビット列を時分割多重化することにより多重化されたディジタルビット列の交差接続装置用のスイッチング要素 | |
| US5519719A (en) | Universal pattern generator | |
| US5267236A (en) | Asynchronous parallel data formatter | |
| KR870002516A (ko) | 디지탈 프레임 포맷터 | |
| KR930003592A (ko) | 일련의 통신 시스템에 사용하기 위한 타임 슬롯 지정기 및 타임 슬롯 방법 | |
| CA2073476A1 (en) | Digital multiplexer with logically allocatable channels and bit rates | |
| ES8404764A1 (es) | Perfeccionamientos en un dispositivo para el desmultiplexado sincrono de una senal de multiplexado por distribucion en el tiempo | |
| KR870002517A (ko) | 디지탈 신호조합 장치 | |
| JPH07123247B2 (ja) | デイジタルデ−タ伝送方法 | |
| KR100246999B1 (ko) | Ds-1e급 신호의 다중화를 위한 프레임 발생장치 | |
| KR910013967A (ko) | 대기 시간 지터 감소용 회로를 가진 디멀티플렉서 | |
| KR950003393B1 (ko) | 티유(tu) 단위 스위칭을 위한 티디엠(tdm) 버스형 시분할 스위치 | |
| JPS56109091A (en) | Time slot replacing system | |
| KR100237456B1 (ko) | 다중화를 위한 프레임 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |