KR880014687A - Mos집적회로의 출력버퍼 - Google Patents
Mos집적회로의 출력버퍼 Download PDFInfo
- Publication number
- KR880014687A KR880014687A KR1019880006248A KR880006248A KR880014687A KR 880014687 A KR880014687 A KR 880014687A KR 1019880006248 A KR1019880006248 A KR 1019880006248A KR 880006248 A KR880006248 A KR 880006248A KR 880014687 A KR880014687 A KR 880014687A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- wiring layers
- regions
- gate wiring
- mosfets
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims 14
- 239000000758 substrate Substances 0.000 claims 7
- 239000002184 metal Substances 0.000 claims 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 6
- 229920005591 polysilicon Polymers 0.000 claims 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11898—Input and output buffer/driver structures
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/0015—Layout of the delay element
- H03K2005/00195—Layout of the delay element using FET's
- H03K2005/00221—Layout of the delay element using FET's where the conduction path of the different output FET's is connected in parallel with different gate control, e.g. having different sizes or thresholds, or coupled through different resistors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Nonlinear Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명의 1실시예에 따른 출력버퍼의 구성을 도시해 놓은 회로도, 제6도는 제5도에 도시된 출력버퍼의 패턴 평면도, 제7도는 제6도에 도시된 출력버퍼에 공급된 신호의 신호전파 특성을 도시해 놓은 신호전파 특성도.
Claims (8)
- 반도체기판(11, 12)과, 이 반도체기판(11, 12)의 표면영역에 형성됨가 더불어 복수의 MOSFET(Q11∼Q1n, Q21∼Q2n)의 소오스와 드레인 및 게이트를 형성하게 되는 SDG영역(13, 14),이 SDG영역(13, 14)상에 소정거리를 두고 병렬로 배열되어서 상기 SDG영역(13, 14)에 형성된 상기 MOSFET(Q11∼Q1n, Q21∼Q2n)의 게이트전극으로 사용되게 되는 게이트배선층(15-1∼15-n, 20-1∼20-n), 이 게이트배선층(15-1∼15-n, 20-1∼20n)과 동일한 층으로 형성됨과 더불어 상기 게이트배선층(15-1∼15-n, 20-1∼20-n)의 각 한쪽 끝에 접속되게 되는 저항영역(43, 44), 상기 SDG영역(13, 14)과 상기 게이트배선층(15-1∼15-n, 20-1∼20-n) 및 상기 저항영역(43, 44)부분과 대응되는 위치에서 상기 절연층(10)에 형성된 접속구명(45, 46) 및, 상기 절연층(10)상에 형성됨과 더불어 상기 접속구멍(45, 46)을 통해서 상기 저항영역(43, 44)에 접속된 신호입력을 위한 금속배선층(23A)을 갖추고서 전단으로 부터의 입력신호를 증폭하고, 이 증폭된 신호를 출력시켜 주는 MOS 반도체집적회로의 출력버퍼에 있어서, 상기 접속구멍(45, 46)의 폭이 상기 게이트배선층(15-1∼15-n, 20-1∼20-n)중 인접한 어느 2개층 사이의 거리보다 작게 되어 있고, 병렬로 접속되어 있으면서 상기 SDG영역(13, 14)상에 형성된 상기MOSFET(Q11∼Q1n, Q21∼Q2n)의 도전상태는 상기 금속배선층(23A)에 공급되는 입력신호에 응답해서 상기 게이트배선층(15-1∼15-n, 20-1∼20-n)과 게이트전극과 접속구멍(45, 46)사이에 놓여 있는 상기 저항영역(43, 44)과의 유효 저항합이 가장 작은 하나의 MOSFET(Q11, Q21)로부터 상기 게이트배선층(15-1∼15-n, 20-1∼20-n)과 게이트전극과 상기 접속구멍(45, 46) 사이에 놓여 있는 상기 저항영역(43, 44)과의 유효저항 합이 가장 큰 다른 하나의 MOSFET(Q1n, Q2n)쪽으로 순차제어되도록 구성된 것을 특징으로 하는 MOS집적회로의 출력버퍼회로.
- 제1항에 있어서, 상기 게이트배선층(15-1∼15-n, 20-1∼20-n)과 저항영역(43, 44)이 빗모양으로 된 패턴의 형태로 되면서 다결정실리콘층(18, 19)으로 형성된 것을 특징으로 하는 MOS 집적회로 출력버퍼회로.
- 제1항에 있어서, 소정거리를 두고 배열되면서 상기 게이트배선층(15-1∼15-n, 20-1∼20-n)과 직교된 복수의 게이트배선층(26-1∼26-3, 27-1∼27-3)이 추가로 갖춰져서 격자패턴의 형태로 됨가 더불어 다결정실리콘층(18, 19)으로 형성된 상기 게이트배선층(15-1∼15-n, 26-1∼26-3 및 20-1∼20-n, 27-1∼27-n)이 상기 MOSFET(Q11-1, Q11-2, --- 및 Q21-1, Q21-2, ---)의 게이트전극으로 사용되어지는 것을 특징으로 하는 MOS반도체집적회로의 출력버퍼.
- 제1항에 있어서, 상기 게이트배선층이 구형파모양인 연속배선층으로 형성됨과 더불어 이 연속배선층의 만곡부에 대응되는 위치에서 상기 절연층(10)에 형성된 접속구멍(15-1∼15-3, 52-1∼52-3)을 통해서 상기 금속배선층(23A)에 접속되어져 있는 것을 특징으로 하는 MOS 반도체집적회로의 출력버퍼.
- 제1도전형의 반도체기판(11)과, 이 반도체기판(11)에 형성된 제2도전형의 웰영역(12), 이 웰영역(12)의 표면영역에 형성되어 병렬로 접속된 복수의 MOSFET(Q11∼Q1n)의 소오스와 드레인 및 게이트를 형성하게 되는 제1 SDG 영역(13), 이 제1 SDG영역(13)상에 소정거리를 두면서 평행하기 연장되면서 형성되어서 상기 제1 SDG영역(13)상에 형성된 상기 제1 챈널형 MOSFET(Q11∼Q1n)의 게이트전극으로 사용되게 되는 제1게이트배선층(15-1∼15-n), 이 제1게이트전극(15-1∼15-n)과 동일한 층으로 형성됨과 더불어 상기 제1게이트전극(15-1∼15-n)의 각 한쪽 끝에 접속되어진 제1저항영역(43), 상기 반도체기판(11) 표면영역에 형성되어 병렬로 접속된 복수의 MOSFET(Q21∼Q2n)의 소오스와 드레인 및 게이트를 형성하게 되는 제2 SDG 영역(14), 이 제2 SDG 영역(13) 상에 소정거리를 두면서 평행하게 연장되면서 형성되어서 상기 제2 SDG 영역(14)상에 형성된 상기 제2챈널형 MOSFET(Q21∼Q2n)의 게이트전극으로 사용되게 되는 제2게이트배선층(20-1∼20-n)과 같은 층으로 형성됨가 더불어 상기 제2 게이트배선층(20-1∼20-n)의 각 한쪽 끝에 접속되어진 제2저항영역(44), 상기 제1 및 제2 SDG 영역(13, 14)과 상기 제1 및 제2 게이트배선층(15-1∼15-n, 20-1∼20-n) 및 상기 제1 및 제2 저항영역(43, 44)상에 형성된 절연층(10), 상기 제1 및 제2저항영역(43, 44)의 부분에 대응되는 위치에서 상기 절연층(10)에 형성된 제1 및 제2접속구멍(45, 46) 및, 상기 절연층(10) 상에 형성됨가 더불어 상기 제1 및 제2 접속구멍(45, 46)을 통해서 상기 제1 및 제2저항영역(43, 44)부분에 접속된 신호입력을 위한 금속배선층(23A)을 갖추고서 전단으로 부터의 입력신호를 증폭하고, 이 증폭된 신호를 출력시켜 주는 MOS 반도체집적회로의 출력버퍼에 있어서, 상기접속구멍(45, 46)이 상기 배선층(15-1∼15-n, 20-1∼20-n)중 어느 인접한 2개층 사이의 길이보다도 작은 폭으로 형성되고, 상기 제1 및 제2 SDG영역(13, 14)에 형성되면서 병렬로 접속된 상기 MOSFET(Q11∼Q1n, Q21∼Q2n)의 도전상태가 상기 금속배선층(23A)에 공급되는 입력신호에 응답해서 상기 게이트배선층(15-1∼15-n, 20-1∼20-n)과 상기 게이트전극과 상기 접속구멍(45, 46)상이에 놓여 있는 저항영역(43, 44)과의 유효저항의 합이 가장 작은 MOSFET(Q11, Q21)중 하나로부터 상기 게이트배선층(15-1∼15-n, 20-1∼20-n)과 게이트 전극과 상기 각 접속구멍(45, 45)상이에 놓여있는 상기 저항영역(43, 44)과의 유효저항의 합이 가장 큰 MOSFET(Q1n, Q2n)중의 다른 하나로 순차제어되도록 구성되어진 것을 특징으로 하는 MOS 반도체집적회로의 출력버퍼.
- 제5항에 있어서, 상기 제1게이트배선층(15-1∼15-n)과 상기 제1 저항영역(43)이 빗모양으로 된 패턴의 형태이면서 제1다결정실리콘층(18)으로 형성되고, 상기 제2 게이트배선(20-2∼20-n)과 상기 제2저항영역(44)이 상기 반도체기판(11)과 상기 웰영역(12)사이의 접합경계(12A)에 대해 상기 제1 다결정실리콘층(18)과 대칭적으로 배열된 빗모양으로 된 패턴의 형태인 제2 다결정실리콘층(19)으로 형성된 것을 특징으로 하는 MOS 집적회로의 출력버퍼.
- 제5항에 있어서, 일정한 간격으로 배열된 다결정실리콘층(26-1∼26-3, 27-1∼27-3)으로 구성됨가 더불어 상기 제1 및 제2 게이트배선층(15-1∼15-n, 20-1∼20-n)과 직교되어 상기 제1 및 제2 게이트전극(15-1∼15-n, 20-1∼20-n)과 함께 제1 및 제2 격자패턴을 형성해 주는 복수의 게이트배선층(26-1∼26-3, 27-1∼27-3)이 추가로 갖춰지고, 상기 반도체기판(11)과 상기 웰영역(12)사이의 접합경계에 대해 상호 대칭적으로 배열되어 있는 상기 제1 및 제2패턴의 다결정실리콘층이 상기 MOSFET(Q11-1, Q12, ---, 및 Q21, Q22, ---)의 게이트배선층으로 사용되어지는 것을 특징으로 하는 MOS 반도체집적회로의 출력버퍼.
- 제5항에 있어서, 상기 제1게이트배선층이 구형파모양인 제1 연속배선층(15)으로 형성되고, 상기 제2 게이트배선층이 구형파모양인 제2연속배선층(20)으로 형성되며, 상기 제1 및 제2 연속배선층(15, 20)은 이 제1 및 제2 연속배선층(15, 20)의 만곡부분에 대응되는 위치에서 상기 절연층(10)에 형성된 상기 접속구멍(45, 46)을 통해서 상기 금속배선층(23A)에 접속되어져 있는 것을 특징으로 하는 MOS 반도체집적회로의 출력버퍼.※ 참고사항:최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62-130806 | 1987-05-27 | ||
JP62130806A JP2633562B2 (ja) | 1987-05-27 | 1987-05-27 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR880014687A true KR880014687A (ko) | 1988-12-24 |
KR920001406B1 KR920001406B1 (ko) | 1992-02-13 |
Family
ID=15043144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019880006248A KR920001406B1 (ko) | 1987-05-27 | 1988-05-27 | Mos 집적회로의 출력버퍼 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0292641B1 (ko) |
JP (1) | JP2633562B2 (ko) |
KR (1) | KR920001406B1 (ko) |
DE (1) | DE3889584T2 (ko) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01279631A (ja) * | 1988-05-02 | 1989-11-09 | Toshiba Corp | 半導体集積回路の出力回路 |
US4918332A (en) * | 1988-06-15 | 1990-04-17 | Advanced Micro Devices, Inc. | TTL output driver gate configuration |
US4959565A (en) * | 1989-02-10 | 1990-09-25 | National Semiconductor Corporation | Output buffer with ground bounce control |
DE3904901A1 (de) * | 1989-02-17 | 1990-08-23 | Texas Instruments Deutschland | Integrierte gegentakt-ausgangsstufe |
US4961010A (en) * | 1989-05-19 | 1990-10-02 | National Semiconductor Corporation | Output buffer for reducing switching induced noise |
US5109166A (en) * | 1990-04-30 | 1992-04-28 | International Business Machines Corporation | Sinusoidal signal generator |
DE4140564C2 (de) * | 1990-12-10 | 2000-06-15 | Sony Corp | Pulssignalgenerator und zugeordnete Kaskodeschaltung |
JPH04252036A (ja) * | 1991-01-10 | 1992-09-08 | Fujitsu Ltd | 半導体装置 |
US5517130A (en) * | 1994-12-20 | 1996-05-14 | Sun Microsystems, Inc. | Method and structure for reducing noise in output buffer circuits |
EP1085575B1 (en) * | 1999-09-13 | 2008-09-10 | STMicroelectronics S.r.l. | Electronic device for controlling the "bouncing" in electronic circuits integrated on semiconductor substrate |
JP2004364031A (ja) | 2003-06-05 | 2004-12-24 | Toshiba Corp | 半導体集積回路 |
JP2009016686A (ja) * | 2007-07-06 | 2009-01-22 | Toshiba Corp | 高周波用トランジスタ |
US9548295B2 (en) | 2012-09-25 | 2017-01-17 | Infineon Technologies Ag | System and method for an integrated circuit having transistor segments |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4158239A (en) * | 1977-12-20 | 1979-06-12 | International Business Machines Corporation | Resistive gate FET flip-flop storage cell |
JPS57133712A (en) * | 1981-02-12 | 1982-08-18 | Fujitsu Ltd | Constituting method of delay circuit in master slice ic |
US4636825A (en) * | 1985-10-04 | 1987-01-13 | Fairchild Semiconductor Corporation | Distributed field effect transistor structure |
US4789793A (en) * | 1987-02-24 | 1988-12-06 | Texas Instruments Incorporated | Integrated FET circuit to reduce switching noise |
-
1987
- 1987-05-27 JP JP62130806A patent/JP2633562B2/ja not_active Expired - Lifetime
-
1988
- 1988-02-05 DE DE3889584T patent/DE3889584T2/de not_active Expired - Fee Related
- 1988-02-05 EP EP88101710A patent/EP0292641B1/en not_active Expired - Lifetime
- 1988-05-27 KR KR1019880006248A patent/KR920001406B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP2633562B2 (ja) | 1997-07-23 |
DE3889584T2 (de) | 1994-10-20 |
EP0292641B1 (en) | 1994-05-18 |
DE3889584D1 (de) | 1994-06-23 |
EP0292641A2 (en) | 1988-11-30 |
KR920001406B1 (ko) | 1992-02-13 |
JPS63296280A (ja) | 1988-12-02 |
EP0292641A3 (en) | 1991-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880014687A (ko) | Mos집적회로의 출력버퍼 | |
TW490807B (en) | Semiconductor device | |
KR970024295A (ko) | 반도체 장치(semiconductor device) | |
KR970007432A (ko) | 화소 간 기생 용량 차이가 없는 액정 표시 장치용 기판 | |
KR880013250A (ko) | 반도체 장치 | |
KR970054536A (ko) | 반도체 장치 | |
KR850002670A (ko) | 마스터 슬라이스 반도체 장치 | |
KR930003420A (ko) | 측 절연게이트 바이폴라 트랜지스터 | |
KR900003839B1 (ko) | 절연게이트 전계효과 트랜지스터 | |
KR910015044A (ko) | 전파지연시간제어저항에 의해 상호접속된 신호전송선쌍을 갖는 반도체집적회로 장치 | |
KR840008540A (ko) | 바이폴라트랜지스터와 mos 트랜지스터가 혼재하는 반도체 집적회로장치 | |
US5952698A (en) | Layout pattern for improved MOS device matching | |
KR890011101A (ko) | 래터럴 트랜지스터를 구비한 집적 회로 | |
KR930003235A (ko) | 마스터 슬라이스형 반도체 집적회로 장치의 기본셀 형성을 위한 트랜지스터 배치와 마스터 슬라이스형 반도체 집적회로 장치 | |
KR870005462A (ko) | 감지증폭회로 | |
KR940704006A (ko) | 광도파로 디바이스의 제조방법 | |
KR910016098A (ko) | 반전방지층을 갖춘 mos형 반도체장치 | |
KR900005448A (ko) | 반도체 지연 회로장치 | |
KR940004807A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
US6020612A (en) | Semiconductor integrated circuit having efficient layout of wiring lines | |
US7705698B2 (en) | Field effect transistor and a linear antenna switch arm | |
KR910017638A (ko) | 방향처리된 저항패턴을 갖춘 반도체 집적회로 | |
KR100225944B1 (ko) | 가변 드레인 전류형 트랜지스터를 갖는 반도체 장치 | |
EP0623962A1 (en) | Gate electrode of power MOS field effect transistor | |
JP2000114536A5 (ko) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080128 Year of fee payment: 17 |
|
EXPY | Expiration of term |