KR880008143A - 부동소수점 연산장치 - Google Patents

부동소수점 연산장치 Download PDF

Info

Publication number
KR880008143A
KR880008143A KR1019870015246A KR870015246A KR880008143A KR 880008143 A KR880008143 A KR 880008143A KR 1019870015246 A KR1019870015246 A KR 1019870015246A KR 870015246 A KR870015246 A KR 870015246A KR 880008143 A KR880008143 A KR 880008143A
Authority
KR
South Korea
Prior art keywords
output
mantissa
exponent
adder
floating
Prior art date
Application number
KR1019870015246A
Other languages
English (en)
Other versions
KR910006143B1 (ko
Inventor
가쯔히꼬 우에다
Original Assignee
다니이 아끼오
마쯔시다덴기산교 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니이 아끼오, 마쯔시다덴기산교 가부시기가이샤 filed Critical 다니이 아끼오
Publication of KR880008143A publication Critical patent/KR880008143A/ko
Application granted granted Critical
Publication of KR910006143B1 publication Critical patent/KR910006143B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
    • G06F7/485—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499—Denomination or exception handling, e.g. rounding or overflow
    • G06F7/49936—Normalisation mentioned as feature only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499—Denomination or exception handling, e.g. rounding or overflow
    • G06F7/49942—Significance control
    • G06F7/49947—Rounding
    • G06F7/49957—Implementation of IEEE-754 Standard

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Complex Calculations (AREA)

Abstract

내용 없음.

Description

부동소수점 연산장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예의 블록도
제4도는 본 발명에서의 부동소수점 연산처리 순서를 도시한 플로우차아트.

Claims (7)

  1. 각각이 지수부, 절대치표현의 가수부, 가수브의 부호를 표시하는 부호부로 구성되는 2개의 부동소수점 데이터에 대하여, 그 지수부를 감산하여 양지수의 지수차, 대소판정결과 및 대소판정결과에 의거해서 큰 지수를 출력하는 제1의 수단과, 상기 제1의 수단의 대소판정결과 및 지수차에 의거해서, 작은 지수부를 가진 부동소수점데이터의 가수부를 선택하여 이것을 지수차분만큼 오른쪽으로 시프트를 행하는 제2의 수단과, 상기 제1의 수단의 대소판정결과에 의거하여 큰 지수부를 가진 부동소수점데이타의 가수부를 선택하는 제3의 수단과, 상기 제2, 제3의 수단의 출력사이에서 가감산을 행하는 가감산기와, 상기 제1의 수단의 대소판정결과, 2개의 부동소수점데이터의 부호부, 및 외부로부터 공급되는 연산모우드 지정신호에 의거해서 상기 제1의 수단의 대소판정 결과가 양지수의 불일치를 표시하였을때에는 상기 가감산기의 출력이 항상 정(+)이 되도록 상기 제2, 제3의 수단 및 상기 가감산기를 제어하는 제4의 수단과, 상기 가감산기의 출력의 시프터에 의한 정규화 및 상기 제1의 수단의 출력인 큰 지수의 보정을 행하는 제5의 수단과, 상기 제1의 수단에서의 대소판정이 양지수의 불일치를 표시하였을때, 및 양지수의 일치를 표시하며 또한 상기 가감산기에서 가산을 행하였을 때에만 상기 제5의 수단의 출력의 가수에 대하여 가산기를 사용한 가수의 반올림처리 및 반올림후의 정규화 처리와 지수의 보정을 행하는 제6수단과, 상기 제1의 수단에서의 대소판정결과가 양지수의 일치를 표시하며 또한 상기 가감산기에서 감산을 행하였을 때에만 상기 제5의 수단의 출력의 가수에 대하여, 가산기를 사용한 절대치화 처리를 행하는 제7의 수단과, 상기 제1의 수단의 대소판정결과, 2개의 부동소수점데이터의 부호부, 외부로부터 공급되는 연산모우드 지정신호, 및 상기 가감산기의 부호비트에 의거해서 최종연산결과의 부호를 결정하는 제8의 수단을 가진것을 특징으로 하는 부동소수점 연산장치.
  2. 제1항에 있어서, 상기 제6의 수단에서의 반올림처리에서 사용하는 가산기와, 상기 제7의 수단에서의 절대치화처리에서 사용하는 가산기의 공용화를 행하는 형으로 구성된 부동소수점 연산장치.
  3. 제1항에 있어서, 상기 제2의 수단, 제5의 수단에서 사용하는 시프터의 공용화, 상기 가감산기, 상기 제6의 수단에서의 반올림처리에서 사용하는 가산기, 및 상기 제7의 수단에서의 절대치화 처리에서 사용하는 가산기의 공용화를 행하는 형으로 구성한 부동소수점 연산장치.
  4. 각각의 지수, 절대치표현의 가수, 가수의 부호를 표시하는 부호로 구성되는 2개의 부동소수점데이터의 지수를 비교하여, 큰 지수의 출력 및 가수의 자리맞춤을 행하는 자리맞춤 수단과 상기 자리맞춤 수단의 출력 및 가수의 가감산을 행하나, 이때 상기 2개의 부동소수점 데이터의 지수가 다르고 또한 감산을 행할 경우에는 큰 지수를 가진 가수로부터 작은 지수를 가진 가수의 가감산을 행하는 가감산 수단과, 상기 가감산수단출력의 가수의 정규화와, 그에 따른 상기 자리맞춤수단출력의 지수의 보정을 행하는 정규화 수단과, 상기 2개의 부동소수점 데이터의 지수가 다를때 및 상기2개의 부동소수점 데이터의 지수가 일치하고 또한 상기 가감산수단에서 가산을 행하였을때 상기 정규화 수단의 출력의 가수의 반올림을 행하는 반올림처리 수단과, 상기 반올림처리수단 출력의 가수가 오우버플로우 하였을때, 상기 반올림처리수단 출력의 가수의 정규화 및 상기 정규화수단 출력의 지수의 보정을 행하는 오우버플로우 처리수단과, 상기2개의 부동소수점데이트의 지수가 일치하고 또한 상기 가감산 수단에서 감산을 행하였을때, 상기 정규화수단이 출력의 절대치를 구하는 절대치화수단을 가진 것을 특징으로 하는 부동소수점 연산장치.
  5. 제4항에 있어서, 상기 반올림처리 수단과 상기 절대치화 수단이 적어도 가산기를 포함하고 또한 이들 가산기를 공용한 부동소수점 연산장치.
  6. 제4항에 있어서, 상기 자리맞춤수단, 상기 정규화수단이 적어도 시프터를 포함하고 또한 이들 시프터를 공용하며 또 상기 가감산수단, 상기 반올림처리수단, 상기 절대치화수단이 적어도 가산기를 포함하고 또한 이들 가산기를 공용한 부동소수점 연산장치.
  7. 각각이 지수, 절대치 표현의 가수, 가수의 부호를 표시하는 부호로 구성되는 2개의 부동소수점 데이터의 자리맞춤을 행하는 자리맞춤과, 상기 자리맞춤수단의 출력의 가감산을 행하는 가감산수단과, 상기 가감산수단의 출력을 정규화하는 정규화수단과, 상기 정규화수단의 출력의 반올림을 행하는 반올림처리수단과, 상기 반올림처리수단의 출력에 대하여 오우버플로우 처리를 행하는 오우버플로우 처리수단과, 상기 정규화수단의 출력의 절대치를 구하는 절대치화 수단을 포함하는 부동소수점 연산장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870015246A 1986-12-29 1987-12-29 부동소수점 연산장치 KR910006143B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP61-311024 1986-12-29
JP61311024A JP2558669B2 (ja) 1986-12-29 1986-12-29 浮動小数点演算装置

Publications (2)

Publication Number Publication Date
KR880008143A true KR880008143A (ko) 1988-08-30
KR910006143B1 KR910006143B1 (ko) 1991-08-16

Family

ID=18012196

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870015246A KR910006143B1 (ko) 1986-12-29 1987-12-29 부동소수점 연산장치

Country Status (5)

Country Link
US (1) US4896286A (ko)
EP (1) EP0273753B1 (ko)
JP (1) JP2558669B2 (ko)
KR (1) KR910006143B1 (ko)
DE (1) DE3786072T2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01302425A (ja) * 1988-05-31 1989-12-06 Toshiba Corp 浮動小数点加減算回路
US4994996A (en) * 1989-02-03 1991-02-19 Digital Equipment Corporation Pipelined floating point adder for digital computer
US4926370A (en) * 1989-04-17 1990-05-15 International Business Machines Corporation Method and apparatus for processing postnormalization and rounding in parallel
US5111421A (en) * 1990-02-26 1992-05-05 General Electric Company System for performing addition and subtraction of signed magnitude floating point binary numbers
US5267186A (en) * 1990-04-02 1993-11-30 Advanced Micro Devices, Inc. Normalizing pipelined floating point processing unit
KR0139733B1 (ko) * 1994-04-29 1998-07-01 구자홍 부동 소수점 덧셈/뺄셈 연산기의 반올림 방법 및 장치
US8904115B2 (en) * 2010-09-28 2014-12-02 Texas Instruments Incorporated Cache with multiple access pipelines

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4488252A (en) * 1982-02-22 1984-12-11 Raytheon Company Floating point addition architecture
JPS5960637A (ja) * 1982-09-30 1984-04-06 Toshiba Corp 浮動小数点演算装置
JPS59188740A (ja) * 1983-04-11 1984-10-26 Hitachi Ltd フロ−テイング加算器
US4562553A (en) * 1984-03-19 1985-12-31 Analogic Corporation Floating point arithmetic system and method with rounding anticipation
US4698771A (en) * 1984-12-31 1987-10-06 Gte Communication Systems Corporation Adder circuit for encoded PCM samples

Also Published As

Publication number Publication date
KR910006143B1 (ko) 1991-08-16
DE3786072T2 (de) 1993-10-28
DE3786072D1 (de) 1993-07-08
JP2558669B2 (ja) 1996-11-27
JPS63167930A (ja) 1988-07-12
EP0273753B1 (en) 1993-06-02
EP0273753A3 (en) 1990-12-27
US4896286A (en) 1990-01-23
EP0273753A2 (en) 1988-07-06

Similar Documents

Publication Publication Date Title
US4999803A (en) Floating point arithmetic system and method
US4562553A (en) Floating point arithmetic system and method with rounding anticipation
EP0973089B1 (en) Method and apparatus for computing floating point data
JP4388543B2 (ja) ３項入力の浮動小数点加減算器
EP0381403B1 (en) Pipelined floating point adder for digital computer
KR900002169A (ko) 부동 소수점 연산장치
KR950029924A (ko) 부동 소수점점 덧셈/뺄셈 연산기의 반올림 방법 및 장치
JPH05241792A (ja) 浮動小数点加減算方式および装置
JP2618374B2 (ja) 最上位の数字の位置の検出
JPS6395533A (ja) 論理回路
KR880008143A (ko) 부동소수점 연산장치
KR920003493B1 (ko) 부동 소숫점 표기를 기초로 하는 연산회로
Drusya et al. Area efficient fused floating point three term adder
JP2902041B2 (ja) 浮動小数点数演算装置
JP2512230B2 (ja) 演算処理装置
JP3295949B2 (ja) 浮動小数点演算方式とその装置
JPS63158626A (ja) 演算処理装置
JP2512939B2 (ja) 固定浮動デ−タ変換回路
JPH05204606A (ja) 浮動小数点演算方式および装置
JP3124286B2 (ja) 浮動小数点数演算装置
JPH0644048A (ja) 浮動小数点演算装置および方法
JPS5960637A (ja) 浮動小数点演算装置
JP2792998B2 (ja) 加減算回路を用いた型変換装置
JP2622012B2 (ja) シフト回路
JPH0540609A (ja) 浮動小数点除算装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060810

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee