KR880003326A

KR880003326A - 다방향 데이타 억세서 가능 반도체 메모리 장치

Info

Publication number: KR880003326A
Application number: KR870009202A
Authority: KR
Inventors: 가즈야 고바야시; 기요시 미야사까; 준지 오가와
Original assignee: 야마모도 다꾸마; 후지쓰가부시끼가이샤
Priority date: 1986-08-22
Filing date: 1987-08-22
Publication date: 1988-05-16
Also published as: DE3774369D1; EP0257987A1; US5379264A; US5463582A; KR910004731B1; EP0257987B1

Abstract

내용 없음

Description

다방향 데이타 억세서 가능 반도체 메모리 장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도는 본 발명에 의한 반도체 메모리 장치의 일실시예의 개통도.

제3a 내지 3c 도는 제2도에 보인 메모리 장치로 부터의 데이타 출력을 나타내는 도면.

제4도는 제2도에 보인 글로발 워드(global word)의 3차원 데이타 배열을 나타내는 도면.

Claims

다수의 워드라인들과, 다수의 비트라인들과, 상기 비트라인들과 상기 워드라인들에 연결되는 다수의 메모리 셀들과, 제1어드레스 신호에 응답하여 상기 워드라인들중 하나를 선택하기 위해 상기 워드라인들에 동작가능하게 연결되는 제1선택 수단과, 상기 비트라인들로부터 다수의 비트 데이타를 수신하여 상기 어드레스 신호에 응답하여 상기 다수의 비트 데이타로부터 적어도 두 비트 데이타를 선택하기 위해 상기 비트라인들에 동작 가능하게 연결되는 제2선택 수단을 포함하되, 상기 적어도 두 비트 데이타와 상기 제2어드레스 신호간의 상호관계는 상기 억세스 방향들중 하나를 지정하는 억세스 방향신호에 응답하여 변동되는 것이 특징인 다방향 데이타 억세스 가능 반도체 메모리 장치.
제1항에서, 상기 제2선택 수단은 적어도 두 데이타 버스들과, 상기 적어도 두 비트데이타를 전송하기 위해 상기 비트라인들과 상기 적어도 두 데이타 버스들간에 동작가능하게 연결되는 전송게이트 수단과, 그리고 각각이 상기 제2어드레스 신호를 공통으로 수신하며 또한 상기 다수의 비트 데이타로부터 상기 적어도 두비트 데이타를 선택하기 위해 상기 전송 게이트 수단을 제어하는 다수의 디코오더들을 포함하며, 상기 디코오더들 중 하나는 상기 억세스 방향 신호에 응답하여 활성화 되는 것이 특징인 다방향 데이타 억세스 가능반도체 메모리 장치.
제2항에서, 상기 디코오더들의 수는 상기 억세스 방향들이 수와 동일한 것이 특징인 다방향 데이타 억세스 가능 반도체 메모리 장치.
제2항에서, 상기 전송게이트 수단은 다수의 전송 게이트 그룹들을 포함하며, 상기 그룹들 각각은 상기 억세스 방향들중 하나에 대응하는 것이 특징인 다방향 데이타 억세스 가능 반도체 메모리 장치.
제1항에서, 상기 제2선택수단은, 적어도 두 데이타 버스들과, 상기 적어도 두 데이타 버스들에 상기 적어도 두비트 데이타를 전송시키기 위해 상기 비트라인들과 상기 적어도 두 데이타 버스들간에 동작가능하게 연결되는 전송게이트 수단과, 제2어드레스 신호를 수신하여 출력신호를 제공하는 공통디코오더와, 그리고 상기 공통 디코오더와 상기 억세스 방향 신호로부터 출력신호를 수신하여 상기 전송게이트 수단을 제어하기 위해 상기 공통 디코오더로부터의 상기 출력신호와 상기억세스 방향신호간의 논리동작에 근거한 제어신호를 제공하기 위한 논리게이트 수단을 포함하는 것이 특징인 다방향 데이타 억세스 가능 반도체 메모리 장치.
다수의 메모리 블록들을 포함하되, 각 블록들은; 다수의 워드라인들과, 다수의 비트라인들과, 상기 비트라인들과 상기 워드라인들에 연결되는 다수의 메모리 셀들과, 제1어드레스 신호에 응답하여 상기 워드라인들 중 하나를 선택하기 위해, 상기 워드라인들에 동작가능하게 연결되는 제1선택수단과, 그리고 상기 비트라인들로부터 다수의 비트 데이타를 수신하고 또한 제2어드레스 신호에 응답하여 상기 수신된 다수의 비트데이타로부터 적어도 두 비트 데이타를 선택하기 위해 상기 비트라인들에 동작가능하게 연결되며, 상기 적어도 두 비트 데이타와 상기 제2어드레스 신호간의 상호관계는 상기 억세스 방향들중 하나를 지정하는 억세스 신호에 응답하여 상기 제2선택 수단에 의해 선택되는 데이타로부터 다수의 비트 데이타를 선택하기 위해 각 메모리블록들의 상기 제2선택수단에 동작가능하게 연결되는 제3선택수단을 포함하되, 상기 제3어드레스 신호와 상기 제3어드레스 신호에 의해 선택되는 다수의 비트 데이타간의 또다른 상호관계는 상기 억세스 방향 신호에 의해 변경되는 것이 특징인 다방향 데이타 억세스 가능 반도체 메모리 장치.
제1항에서, 상기 제2선택수단은 상기 억세스방향들의 수와 동일한 다수의 디코오드 수단과 상기 디코오드 수단의 수와 동일한 다수의 게이트회로 로우들을 포함하며, 각 게이트 회로 로우는 각 그룹이 상기 제2선택 수단으로부터 출력되는 데이타의 수와 동일한 다수의 전송게이트들을 갖는 상기 세그멘트들의 수와 동일한 다수의 게이트 그룹들을 포함하며, 게이트 회로 로우내의 각 그룹내의 상기 다수의 전송게이트들은 상기 상호관계로 상기 비트라인들에 동장 가능하게 연결되며, 상기 디코오드 수단중 하나는 억세스 방향신호에 응답하여 활성화되며, 그리고 상기 게이트 그룹들중 하나를 활성화시키는 상기 활성화된 디코오드 수단은 상기 제2어드ㅅ레스 신호에 응답하여 상기 활성화된 디코오드 수단에 대응하며, 그에 의해 제2어드레스 신화와 억세스 방향신호에 의해 한정되는 억세스 방향에서 상기 비트 데이타가 선택되는 것이 특징인 다방향 데이타 억세스 가능 반도체 메모리 장치.
제7항에서, 상기 제2선택수단은 게이트회로 로우에서 그룹들이 수와 동일한 다수의 데이타 버스 수단을 포함하며, 각각은 상이한 게이트 회로 로우들의 동일한 그룹들내에 상기 전송게이트들이 출력단자들에 연결되는 다수의 버스 라인들을 더 포함하는 것이 특징인 다방향 데이타 억세스 가능 반도체 메모리 장치.
제7항에서, 상기 디코오드 수단의 각각은 제1디코오더와 제2디코오더를 포함하며, 그리고 상기 게이트 회로 로우의 각 그룹은 상기 제2디코오더의 출력단자들중 하나에 연결되는 제어단자와 상기 게이트들의 출력단자들에 연결되는 입력단자들을 갖는 다중 게이트를 더 포함하며, 상기 제1디코오더는 상기 제2어드레스 신호의 일부에 응답하여 대응 게이트 회로 로우의 각 그룹내의 상기 게이트들중 하나를 활성화하며, 상기 제2디코오더는 상기 제2어드레스 신호의 다른 부분에 응답하여 대응게이트 회로 로우내의 상기 다중게이트들중 하나를 활성화하는 것이 특징인 다방향 데이타 억세스 가능 반도체 메모리 장치.
제1항에서, 상기 제2선택 수단은 데이타 버스 수단을 포함하되, 상기버스 수단은 그로부터 출력될 상기 비트데이타의 수와 동일한 다수의 버스라인들과 상기 비트 라인들이 수와 동일한 다수의 디코오더 세트들을 포함하며, 또한 상기 각 디코오더 세트는 상기 억세스 방향들과 동일한 다수의 디코오더들을 포함하며, 각 디코오더 세트내의 각 디코오더는 대응하는 비트란에 동작가능하게 연결되는 입력단자와 상기 비트데이타를 그로부터 출력시키기 위한 상기 상호관계로 상기 데이타버스 수단의 버스라이넹 연결되는 출력단자를 갖고 있으며, 각 디코오더 세트내의 상기 디코오더들중 하나는 제1억세스 방향 선택신호에 응답하여 공통으로 활성화되며, 그리고 상기 활성화된 디코오더들은 제2어드레스 신호에 응답하여 상기 버스라인들로 상기 비트라인들상의 상기 데이타를 통과시키는 것이 특징인 다방향 데이타 억세스 가능 반도체 메모리 장치.
제1항에서, 상기 제2 선택수단은 데이타 버스 수단을 포함하되, 상기 버스 수단은 그로부터 출력될 상기 데이타의 수와 동일한 다수의 버스라인들, 다수의 디코오더들 및 상기 비트라인들과 동일한 다수의 게이트 회로들을 포함하며, 상기 각 게이트 회로는 상기 디코오더들과 동일한 다수의 게이트들을 포함하며, 각 게이트 회로내의 상기 게이트들은 대응 비트라인에 동작가능하게 공통으로 연결되는 입력단자들을 가지며 각 게이트 회로내의 각 게이트는 대응 디코오더의 대응 출력단자에 연결되는 제어단자와 상기 데이타버스 수단의대응 버스라인에 연결되는 출력단자를 가지며, 상기 디코오더들 중 하나는 엑세스 방향신호에 응답하여 활성화되며 또한 제2 어드레스 신호에 응답하여 활성화시키는 것이 특징인 다방향 데이타 억세스 가능 반도체 메모리 장치
제1항에서, 각 비트라인은 방향들의 수(K)에 대응하는 다수의 보조 비트라인들을 가지며, 상기 선택수단은 제1디코더와, 제2디코더와, K와 동일한 다수의 비트선택 게이트들을 각각 갖는 다수의 비트선택게이트 회로 그룹들과, K와 동일 또는 그 이하의 다수의 디코오더들을 각각 갖는 다수의 방향 디코오더 그룹들과, K와 동일한 다수의 전송게이트들을 각각 갖는 다수의 전송게이트 회로 그룹들과, 그리고 선택될 상기 비트데이타의 수(N)와 동일한 다수의 버스라인들을 포함하는 데이타버스 수단을 포함하며, 각 비트 선택 게이트회로 그룹내의 상기 비트선택 게이트들은 K단계들에 의해 개별적으로 상기 보조비트라인들에 동작가능하게 연결되는 출력단자들, 그들간에 공통으로 연결되는 출력단자들 그리고 상기 제1디코오더의 출력단자들에 연결되는 제어단자들을 가지며, 각 전송게이트회로 그룹내의 상기 전송게이트들은 상기 대응 비트선택 게이트들의 상기 공통연결되는 출렬단자들에 연결되며, 또한 그들간에 공통으로 연결되는 입력단자들, 상기 상호관계로 상기 버스라인들에 연결되는 출력단자들을 가지며, 상기 제1디코오더는 제1선택신호에 응답하여 각 비트 선택 게이트회로 그룹으로부터 데이타를 통과시키도록 상이한 그룹들의 상기 동일 비트 선택 게이트들의 상기 제어 단자들에 연결되는 그의 출력단자에서 제1활성화 신호를 출력시키며, 상기 제2디코오더는 제2선택신호에 응답하여 각방향 디코오더 그룹내의 상기 디코오더들중 대응하는 것으로 제2활성신호를 출력시키며, 그리고 각 방향 디코오더 그룹내의 상기 디코오더들중 하나는 상기 제2활성신호와 억세스 방향신호의 조합에 의해 활성화되고 또한 상기 전송게이트들중 대응하는 것을 활성화시킬 수 있는 것이 특징인 다방향 데이타 억세스 가능 반도체 메모리 장치.
제12항에서, 상기 억세스 방향들에 의해 결정되는 상기 방향 디코오더 그룹내의 상기 디코오더들이 상기공통 디코오더들은 각각1로 감소되는 것이 특징인 다방향 데이타 억세스 가능 반도체 메모리 장치.
제1항에서, 상기 제2선택수단은 외부회로부터 기억될 다수의 비트 데이타를 입력시키고 또한 상기 비트라인들에 상기 입력 데이타를 송출시키기 위한 회로를 더 포함하는 것이 특징인 다방향 데이타 억세스 가능 반도체 메모리 장치.
제1항에서, 상기 비트라인들과 상기 제2선택수단간에 동작가능하게 연결되는 다수의 랫치회로들을 더 포함하는 것이 특징인 다방향 데이타 억세스 가능 반도체 메모리 장치.
제1항에서, 상기 비트라인들과 상기 제2선택수단간에 연결되는 다수의 감지증폭기들을 더 포함하는 것이 특징인 다방향 데이타 억세스 가능 반도체 메모리 장치.
제1항에서, 상기 메모리 셀들은 다이나믹 RAM 셀들을 포함하는 것이 특징인 다방향 데이타 억세스 가능 반도체 메모리 장치.
제1항에서, 상기 메모리 셀들은 스태틱 RAM 셀들을 포함하는 것이 특징인 다방향 데이타 억세스 가능 반도체 메모리 장치.
제1항에서, 상기 메모리 셀들은 ROM 셀들을 포함하는 것이 특징인 다방향 데이타 억세스 가능 반도체 메모리 장치.
다수의 메모리 수단과 대응 메모리 수단에 동작가능하게 각각 연결되는 다수의 제1선택수단과, 대응 제1선택수단에 동작가능하게 각각 연결되는 다수의 제1데이타버스 수단과, 상기 제1데이타 버스 수단을 통해 상기 제1선택 수단에 동작가능하게 각각 연결되는 제2선택수단과, 그리고 상기 다수의 제2선택수단에 동작가능하게 연결되는 제2데이타버스 수단을 포함하며, 다방향형으로 배열되는 다수의 비트 데이타를 기억 및 판독시키며, 다수의 워드라인들, 다수의 비트라인들 및 선택된 워드라인에 연결되는 메모리셀로부터 또는 그내에 다수의 비트 데이타를 판독 또는 기입하도록 상기 워드라인들과 상기 비트라인들간에 동작가능하게 연결되는 다수의 메모리 셀들을 가지며, 각각의 상기 제1데이타버스 수단은 선택될 적어도 두 비트 데이타와동일한 다수의 비스라인들을 가지며, 각각의 상기 제1선택수단은 상기 비트라인들상의 다수의 데이타를 수신하기 위한 그리고 상기 제1선택수단에 공급되는 제1선택신호에 응답하는 상기 수신된 데이타로부터 선택된 상기 비트 데이타를 출력시키기 위한 상호관계와 상기 상호관계와 관련하여 대응 제1데이타버스 수단의의 상기 버스라인들에 연결되며 또한 그들간에 연결되는 다수의 선택회로들을 포함하며, 그리고 상기 제2선택수단은 제2선택신호에 응답하여 상기 제1데이타버스 수단상의 비트 데이타로부터 선택된 비트 데이타를 상기 제2데이타버스 수단으로 출력시키는 것이 특징인 다방향 데이타 억세스 가능 반도체 메모리 장치.
제20항에서, 상기 두 인접한 제1선택수단은 인접한 두 메모리 수단을 공통으로 사용하기 위해 1로 감소되는 것이 특징인 다방향 데이타 억세스 가능 반도체 메모리장치.
제20항에서, 상기 제1선택수단은 외부회로로부터 기억시킬 다수의 비트 데이타를 입력시키고 도한 상기 입력 데이타를 상기 비트라인들에 송출시키기 위한 회로를 더 포함하는 것이 특징인 다방향 데이타 억세스 가능 반도체 메모리 장치.
제20항에서, 상기 제1선택수단은 상기 비트라인들에 동작가능하게 연결되는 다수의 랫치회로들을 더 포함하는 것이 특징인 다방향 데이타 억세스 가능 반도체 메모리 장치.
제20항에서, 상기 메모리 수단은 상기 비트라인들에 연결되며, 증폭된 데이타 신호들을 상기 제1선택수단으로 출력시키는 다수의 감지증폭기들을 포함하는 것이 특징인 다방향 데이타 억세스 가능 반도체 메모리 장치.
다방향형으로 배열되는 다수의 비트 데이타를 기억 및 판독시키기 위한 메모리 수단과, 메모리 수단에 동작가능하게 각각 연결되는 다수의 선택수단과, 그리고 상기 선택수단에 동작가능하게 연결되는 데이타 버스수단을 포함하며, 상기 메모리 수단은 다수의 워드라인들, 다수의 비트라인들 및 선택된 워드라인에 연결되는 메모리 셀로부터 또는 그내로 다수의 비트 데이타를 판독 또는 가입하도록 상기 워드라인들과 상기비트라인들간에 동작가능하게 연결되는 다수의 메모리 셀들을 가지며, 상기 데이타 버스수단은 선택할 적어도 두 비트 데이타와 동일한 다수의 버스라인들을 가지며, 상기 선택수단 각각은 그들간에 연결되며, 또한 상기 버스라인들에 연결되는 다수의 선택회로들을 포함하며, 상기 비트라인들상의 다수의 데이타를 수신하고 또한 상기 선택수단에 공급되는 제1선택신호에 응답하여 상기 수신된 데이타로부터 선택된 상기 비트 데이타를 출력시키기 위한 상호관계로 출력시키는 것이 특징인 다방향 데이타 억세스 가능 반도체 메모리 장치.
제25항에서, 상기 선택수단은 외부 회로로부터 기억시킬 다수의 비트 데이타를 입력시키고 또한 상기 비트라인들로 상기 입력데이타를 송출하기 위한 회로를 더 포함하는 것이 특징인 다방향 데이타.
제25항에서, 상기 선택수단은 상기 비트라인들에 동작가능하게 연결되는 다수의 랫치회로들을 더 포함하는 것이 특징인 다방향 데이타 억세스 가능 반도체 메모리 장치.
제25항에서, 상기 메모리 수단은 상기 비트라인들에 연결되며, 또한 증폭된 데이타 신호들을 상기 선택수단에 출력시키기 위한 다수의 감지증폭기들을 포함하는 것이 특징인 다방향 데이타 억세스 가능 반도체 메모리 장치.
다수의 메모리 수단과, 대응 메모리 수단에 동작가능하게 연결되는 다수의 선택수단을 각각 포함하는 다수세트이 제1선택수단과, 대응 제1선택수단에 동작가능하게 각각 연결되는 다수의 제1데이타 버스와, 상기 제1데이타 버스 수단을 통하여 상기 제1선택수단에 각각 동작가능하게 연결되는 제2선택수단과, 그리고 상기 다수의 제2선택수단에 동작가능하게 연결되는 제2데이타버스 수단을 포함하며, 다방향형으로 배열되는다수의 비트 데이타를 기억 및 판독시키기 위한, 그리고 다수의 워드라인들과, 다수의 비트라인들 및 다수의 메모리 셀들을 갖는 각 메모리 수단은 선택된 워드라인에 연결되는 메모리 셀들로부터 또는 그내로 다수의 비트데이타를 판독 또는 기입시키도록 상기 워드라인들과 상기 비트라인들간에 동작가능하게 연결되며, 상기 제1데이타버스수단 각각은 선택될 적어도 두 비트 데이타와 동일한 다수의 버스라인들을 가지며, 상기 제1선택수단 각각은 상기 비트라인들상의 다수의 비트 데이타를 수신하며, 또한 상기 제1선택수단에 공급되는 제1선택신호에 응답하여 수신된 데ㅐ이타로부터 선택된 상기 비트 데이타를 출력시키기 위한, 관계로 그리고 상기 상호관계의 연결로 그들간에 연결되며, 또한 대응 제1데이타 버스 수단의 상기 버스라인들에 연결되는 다수의 선택회로들을 포함하며, 상기 다수의 선택수단은 상기 선택수단의 상기 동작이전에 연속으로 억세스 되는 상기 메모리 수단으로부터 데이타를 수신하도록 연속적으로 동작되며, 그리고 상기 선택수단은 상기 제2데이타 버스 수단으로 제2선택신호에 응답하여 상기 제1데이타버스 수단상의 상기 비트데이타로 부터 선택된 비트는 데이타를 출력시키는 것이 특징인 다방향 데이타 억세스 가능 반도체 메모리 장치.
제29항에서, 상기 제1선택수단은 외부로부터 기억시킬 다수의 비트 데이타를 입력시키고 또한 상기 비트라인들에 상기 입력 데이타를 송출시키기 위한 회로를 더 포함하는 것이 특징인 다방향 데이타 억세스 가능 반도체 메모리 장치.
제29항에서, 상기 제1선택수단은 상기 비트라인들에 동작가능하게 연결되는 다수의 랫치회로들을 더 포함하는 것이 특징인 다방향 데이타 억세스 가능 반도체 메모리 장치.
제29항에서, 상기 메모리 수단은 상기 비트라인들에 연결되며, 또한 상기 제1선택수단에 증폭된 데이타 신호를 출력시키는 다수의 감지증폭기들을 포함하는 것이 특징인 다방향 데이타 억세스 가능 반도체 메모리 장치.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.