KR870004374A - 디지틀 데이타 분리장치 - Google Patents

디지틀 데이타 분리장치 Download PDF

Info

Publication number
KR870004374A
KR870004374A KR860008569A KR860008569A KR870004374A KR 870004374 A KR870004374 A KR 870004374A KR 860008569 A KR860008569 A KR 860008569A KR 860008569 A KR860008569 A KR 860008569A KR 870004374 A KR870004374 A KR 870004374A
Authority
KR
South Korea
Prior art keywords
period
code
interval
speed error
peak
Prior art date
Application number
KR860008569A
Other languages
English (en)
Other versions
KR920009640B1 (ko
Inventor
르롤레티 보니파시오
Original Assignee
카를로 팔세티
하니웰 인포메이션 시스템즈 이탈리아 에스 · 피 · 에이 ·
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 카를로 팔세티, 하니웰 인포메이션 시스템즈 이탈리아 에스 · 피 · 에이 · filed Critical 카를로 팔세티
Publication of KR870004374A publication Critical patent/KR870004374A/ko
Application granted granted Critical
Publication of KR920009640B1 publication Critical patent/KR920009640B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/09—Digital recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10212—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter compensation for data shift, e.g. pulse-crowding effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1407—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
    • G11B20/1419—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol to or from biphase level coding, i.e. to or from codes where a one is coded as a transition from a high to a low level during the middle of a bit cell and a zero is encoded as a transition from a low to a high level during the middle of a bit cell or vice versa, e.g. split phase code, Manchester code conversion to or from biphase space or mark coding, i.e. to or from codes where there is a transition at the beginning of every bit cell and a one has no second transition and a zero has a second transition one half of a bit period later or vice versa, e.g. double frequency code, FM code
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

내용 없음

Description

디지틀 데이타 분리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명인 디지틀 데이타 분리장치를 포함한 데이타 프로세싱 블로선도로 도시하고 있다.
제2도는 본 발명인 디지틀 데이타 분리장치를 블록 선도로 도시하고 있다.
제3도는 제2도에 도시한 디지틀 데이타 분리장치의 여러 신호를 타이밍 선도로 도시하고 있다.
제4도는 데이타 분리장치의 속도 에러 측정회로에 대한 실시예를 상세하게 도시하고 있다.
* 도면의 주요부분에 대한 부호의 설명
1 : 디지틀 데이타 분리장치 2 : 드라이브장치
3 : 제어기 4 : 중앙프로세서
5 : 주변 제어기 6 : 주메모리
7 : 시스템 버스 10 : 발진기
20 : 타이밍회로 30 : 카운터
40,50 : 복구논리회로 71 : 가산기
77,79 : 디코더 81 : D 플립플롭
83,84,85,86 : AND 게이트 91 : 레지스터
92,93 : ROM 94 : 멀티 플렉서
95 : OR 게이트

Claims (3)

  1. 두연속 판독 펄스 사이의 각 간격에 대한 실제 기간을 측정하는 기간 측정회로(30)와, 상기 실제기간을 정정된 기간으로 변환시키는 속도 에러 정정회로(40)와, 정정 기간을 간격 명목 기간으로 부여하고, 간격 종력펄스의 피크-이동을 검색하며, 출력단에 명목 기간 코드 및 피크-이동 코드를 각각 발생시키는 피크-이동 복구회로(50)와, 매체 속도 에러를 주기적으로 측정하는 속도 에러 측정회로(70)등으로 구성되며 판독펄스가 피크-이동에 의하여 영향을 받고 속도 에러에 의해 영향을 받는 이동형 자성 매체상에 기록하는 장치에 사용되는 디지틀 데이타 분리장치에 있어서, 상기 간격이 전체 기간이 미리 설정된 기간 보다 같거나 길때까지 다수 연속 간격의 명목 기간 코드를 합산하고 상기 전체 기간을 표시하는 첫번째 코드를 출력으로 발생하는 첫번째 가산장치(71)(73)(79) (81)(86)와, 상기 각 간격의 실제기간과 상기 피크-이동, 그리고 다수의 연속 간격의 실제 기간의 합과 명목 기간간의 차이를 계산하는 상기 첫번째 전체 기간 코드를 받고 상기 차이 값이 상기 연속간격의 첫번째 시작 펄스의 피크-이동 코드와 상기 연속간격의 마지막 종결 펄스의 피크-이동 코드를 가산 및 감산함으로써 초과 혹은 감소를 정정되고 이러한 것을 받아들이는 입력을 가지고 있으며, 상기 정정된 차이를 표시하는 두번재 코드를 출력으로 공급하는 두번째 대수 가산장치(72)(74)(76)와 상기 첫번째 및 두번째 코드를 수신하는 입력과 속도 에러를 출력으로 공급하는 출력을 지닌 표준장치(80)로 상기 속도 에러 측정장치(70)가 구성되어 있는 것을 특징으로 하는 디지틀 데이타 분리장치.
  2. 제1항에 있어서, 상기 속도 에러 정정장치(40)는 첫번째 트랜스코더(41), 두번째 트랜스코더(42), 가산기(43)로 구성되어 있고, 상기 첫번째 트랜스코더(41)는 간격의 실제 기간을 나타내는 코드의 최하위 비트 및 상기 속도 에러 코드의 최상위 비트를 입력으로 받아서 첫번째 정정된 기간 코드를 출력으로 공급하고, 상기 두번째 트랜스코더(42)는 간격의 실제기간과 상기 속도 에러 코더를 나타내는 최상위 비트를 입력으로 수신하고 두번째 정정된 기간코드를 출력으로 공급하게 되며, 상기 가산기(43)는 상기 첫번째와 두번째 정정 주기코드와의 합산을 실시하고 그 출력으로 속도 정정 간격기간을 표시하는 코드를 공급하게 되는 구성으로 된 것을 특징으로 하는 디지틀 데이타 분리장치.
  3. 제1항에 있어서, 상기 속도 에러 측정자치가 연속 간격의 첫번 주기에서 측정된 속도 에러 코드를 기록하는 레지스터(91)와, 연속 간격의 첫번째 주기에서 측정된 상기 에러코드와 상기 트랜지스 코드의 첫번째 주기에 연속하는 연속간격의 두번째 주기에서 측정된 속도 에러 코드를 입력으로 수신하고 상기 두번째 주기에 연속하는 연속간격의 세번째 주기에 관련된 속도에러 코드를 출력으로 공급하는 트랜스코더(92)(93)로 이루어진 속도 에러 보간장치(90)를 구성하고 있는 것을 특징으로 하는 디지틀 데이타 분리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860008569A 1985-10-10 1986-10-10 디지틀 데이타 분리장치 KR920009640B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT22431/85A IT1185412B (it) 1985-10-10 1985-10-10 Tseparatore digitale di dati
IT22431A 1985-10-10

Publications (2)

Publication Number Publication Date
KR870004374A true KR870004374A (ko) 1987-05-09
KR920009640B1 KR920009640B1 (ko) 1992-10-22

Family

ID=11196219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860008569A KR920009640B1 (ko) 1985-10-10 1986-10-10 디지틀 데이타 분리장치

Country Status (5)

Country Link
US (1) US4742403A (ko)
EP (1) EP0222132B1 (ko)
KR (1) KR920009640B1 (ko)
DE (1) DE3672004D1 (ko)
IT (1) IT1185412B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4006426C2 (de) * 1990-03-01 1993-11-18 Siemens Nixdorf Inf Syst Verfahren zum Auswerten binärer Informationen einer Magnetspeicherkarte
JPH0528659A (ja) * 1991-05-16 1993-02-05 Olympus Optical Co Ltd デイジタル信号再生装置
US5276666A (en) * 1992-03-04 1994-01-04 Storage Technology Corporation Bit shift post-compensation using sampled data prequalifier
GB9209535D0 (en) * 1992-05-01 1992-06-17 Questech Ltd Data signal decoding device
US5438300A (en) * 1994-04-01 1995-08-01 National Semiconductor Corporation Digital frequency multiplier utilizing digital controlled oscillator
US5553100A (en) * 1994-04-01 1996-09-03 National Semiconductor Corporation Fully digital data separator and frequency multiplier
EP1605389B1 (en) 2000-01-24 2009-03-18 Nidec Sankyo Corporation Magnetic card reader and reproduction and demodulation method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3238462A (en) * 1963-09-18 1966-03-01 Telemetrics Inc Synchronous clock pulse generator
US3624521A (en) * 1970-06-19 1971-11-30 Honeywell Inc Synchronous read clock apparatus
US3810234A (en) * 1972-08-21 1974-05-07 Memorex Corp Data recovery circuit
IT1007175B (it) * 1973-02-08 1976-10-30 Siemens Ag Circuito correttore digitale per correggere le sequenze di impulsi di lettura fornite da una memoria a strato magnetico
US4245264A (en) * 1979-07-19 1981-01-13 Control Systems, Inc. Apparatus and method for digitally synchronizing the timing of a sequence of electrical output pulses in accordance with a selectable, permissably non-linear function of the timing of a sequence of electrical input pulses
JPS5720052A (en) * 1980-07-11 1982-02-02 Toshiba Corp Input data synchronizing circuit
IT1206332B (it) * 1983-10-25 1989-04-14 Honeywell Inf Systems Apparato digitale per sistema di recupero di informazioni binarie registrate su supporti magnetici.
IT1200426B (it) * 1985-03-21 1989-01-18 Honeywell Inf Systems Apparato digitale per sistema di recupero di informazioni binarie registrate su supporti magnetici

Also Published As

Publication number Publication date
DE3672004D1 (de) 1990-07-19
EP0222132B1 (en) 1990-06-13
IT1185412B (it) 1987-11-12
EP0222132A3 (en) 1988-10-26
US4742403A (en) 1988-05-03
IT8522431A0 (it) 1985-10-10
KR920009640B1 (ko) 1992-10-22
EP0222132A2 (en) 1987-05-20

Similar Documents

Publication Publication Date Title
ATE18311T1 (de) Anordnung zur selektiven fehlerburstkompensation mit variabler laenge in aufeinanderfolgenden datenwoertern.
KR870004374A (ko) 디지틀 데이타 분리장치
KR910001056B1 (ko) 정보기억장치
JPS554149A (en) Fixed mark testing circuit
TW374901B (en) System for storing and/or reproducing information
JPS56110068A (en) Recording device for earthquake
JPS56166654A (en) Pulse stuffing synchronizer
KR860005354A (ko) 시간정보 검출장치
KR870004375A (ko) 디지틀 데이타 분리장치
SU970358A1 (ru) Устройство дл возведени в квадрат
SU907541A1 (ru) Устройство дл стробировани информационных слов
SU1376257A1 (ru) Устройство дл блочной синхронизации цифровой системы передачи
SU1282336A1 (ru) Преобразователь дельта-модулированного сигнала в импульсно-кодомодулированный сигнал
SU1061131A1 (ru) Преобразователь двоичного кода в уплотненный код
JPS57132478A (en) Decoding system for variable length code
SU862375A1 (ru) Устройство дл обнаружени и регистрации ошибок дискретного канала св зи
JPS60187148A (ja) フレ−ム同期検出装置
SU1231595A1 (ru) Цифровой умножитель частоты периодических сигналов
JPS5552512A (en) Signal processor of pcm recorder
JPS54122008A (en) Data transmission system
SU1191909A1 (ru) Конвейерное устройство дл потенцировани массивов двоичных чисел
SU1585835A1 (ru) Запоминающее устройство с исправлением ошибок
SU1037309A1 (ru) Преобразователь перемещени в параллельный код
SU1290309A1 (ru) Устройство дл извлечени квадратного корн
SU1075255A1 (ru) Преобразователь параллельного двоичного кода в число-импульсный код

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee