KR860700376A - 다중 위상 패킷 스윗칭 시스템과 그 동작방법 - Google Patents

다중 위상 패킷 스윗칭 시스템과 그 동작방법

Info

Publication number
KR860700376A
KR860700376A KR1019860700487A KR860700487A KR860700376A KR 860700376 A KR860700376 A KR 860700376A KR 1019860700487 A KR1019860700487 A KR 1019860700487A KR 860700487 A KR860700487 A KR 860700487A KR 860700376 A KR860700376 A KR 860700376A
Authority
KR
South Korea
Prior art keywords
port
data
data bus
potential
phase
Prior art date
Application number
KR1019860700487A
Other languages
English (en)
Other versions
KR930004911B1 (ko
Inventor
알랜 해슬리(외 1) 로이드
Original Assignee
모리스 제이, 코헨
아메리칸 텔리폰 앤드 텔레그라프 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리스 제이, 코헨, 아메리칸 텔리폰 앤드 텔레그라프 캄파니 filed Critical 모리스 제이, 코헨
Publication of KR860700376A publication Critical patent/KR860700376A/ko
Application granted granted Critical
Publication of KR930004911B1 publication Critical patent/KR930004911B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/374Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a self-select method with individual priority code comparator
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4217Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

내용 없음

Description

다중 위상 패킷 스윗칭 시스템과 그 동작방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
본 발명은 이제 첨부한 도면을 참조로 하여 더용 상세하게 기술할 것이다. 제1도는 본 발명의 가능한 실시예를 설명하는 패킷 스위칭 시스템의 사시도.

Claims (8)

  1. 데이타 버스와 다수의 도선에 의해 상호 연결된 다수의 포트와 시스템 에데이 타전 달사이클을 정의하기 위한 수단을 포함하는 패킷 스위칭 시스템에 있어서, 각 데이타 전달 사이클을 다수의 위상으로 세분하기 위한 수단과, 전달할 데이타를 갖는 각포트를 상기 위상들 중단 한 개의 위상에 할당하기 위한 수단과, 상기 할당된 포트들 각각에서 상기 한 포트에 할당된 위상이 발생하는 동안 데이타를 데이타 버스에 전달하여 다수의 포트가 한개의 데이타 전달 사이클의 다른 위상 동안 데이타를 데이타 버스에 인가시킬 수 있는 수단을 특징으로 하는 패킷 스윗칭 시스템.
  2. 제1항에 있어서, 도선들중 하나가 상기 포트들과 상호 연결된 데이타 버스 제어 도선이며, 상기 한개의 할당된 포트에서 상기 데이타 버스제어 도선을 상기 한개의 할당된 포트가 데이타를 상기 데이타 버스에 가하는 할당된 위상이 발생하는 동안 제1전위로 부터 제2전위로 스위칭하기 의한 수단과, 상기 스위칭은 상기 지정된 위상이 상기 발생하는 동안 상기 데이타 버스의 사용중인 상태를 표시하기 위해 효과적인 것을 특징으로 하는 패킷 시위칭 시스템.
  3. 제2항에 있어서, 도선들중 제2 및 제3도선 각각 상기 포트와 상호 연결되는 제2제어 도선 및 조정버스이며, 상기 조정버스가 사용되지 않는 상태에 있을 때, 각 지정된 포트에서 상기 제2제어 도선을 제1전위에 유지하기에 효과적인 수단과, 각 지정된 포트에서 상기 데이타 버스에 상기 지정된 포트 액세스를 주기 위한 경쟁 동작을 초기화 하는 수단과, 각 지정된 포트에서 또 다른 한포트에 의해 또 다른 한 조정 동작이 시작되는 것을 막기 위해 경쟁 동작 동안 지정된 위상이 발생하는 동안 상기 제2 제어 도선을 제1 전위로 부터 제2 전위로 스윗칭하기 위한 수단을 특징으로 하는 패킷 스위칭 시스템.
  4. 제3항에 있어서, 데이타 버스 액세스를 받는 포트에서 목적 포트어드레스를 상기 데이타 버스에 가하기 위한 수단과, 상기 목적 포트에서 상기 가하여진 어드레스가 상기 목적 포트의 어드레스를 설명하는 지를 결정하기 위한 수단과, 상기 목적 포트에서 데이타 버스 액세스를 받은 상기 포트가 부가 데이타를 상기 데이타 버스에가 하는 것에 대해 허락을 표시하기 위해 상기 목적 포트가 상기 제2 제어 도선을 제1 전위에 유지시키기 위한 상기 위상중 하나에서 사용되지 않을때 그 어 드레스를 수신함에 따라 반응하는 수단과, 상기 목적 포트에서 부가 데이타를 상기 데이타 버스에 가하기 위해 상기 주어진 포트에 허가를 거부하기 위해 상기 목적 포트가 상기 위상중 또다른 한 위상에서 상기 제2제어 도선을 제2전위에 유지하기 위해 사용될 때 그것의 어드레스를 수신함에 반응하는 수단을 특징으로 하는 패킷 스위칭 시스템.
  5. 데이타 버스에 의해 상호 연결된 다수의 포트를 갖는 패킷 스위칭 시스템을 동작시키는 방법에 있어서 상기 방법은, 1) 시스템 데이타 전달 사이클을 정의하는 단계와, 2) 상기 데이타 전달 사이클의 각각을 다수의 위상으로 세분하는 단계와, 3) 전달할 데이타를 갖는 각 포트를 상기 위상들 중한개의 유일한 위상에 할당하는 단계와, 4) 지정된 포트로 부터 상기 데이타 버스로 가는 데이타를 지정된 위상이 발생하는 동안 각 포트에 가해서 다수의 포트가 한개의 데이타 전달 사이클중 다른 위상 동안 데이타를 가할 수 있는 단계를 포함하는 것을 특징으로 하는 패킷 스위칭 시스템 동작 방법.
  6. 제5항에 있어서, 제2전위를 적용포트로 부터 상기 포트를 연결하는 데이타 버스 제어 도선에 상기 지정된 위상이 발생하는 동안 가하며 그 위상에서 상기 적용 포트는 데이타를 상기 데이타 버스에 가하며 상기 제2 전위는 상기 지정된 위상이 상기 처럼 발생하는 동안 상기 데이타 버스가 사용 상태에 있는 것을 표시하는 단계와 조합된 방법인 것을 특징으로 하는 패킷 스위칭 시스템 동작 방법.
  7. 제6항에 있어서, a) 상기 포트를 상호 연결하는 조정 버스가 사용되지 않을 때, 상기 포트를 상호 연결하는 제2 제어 도선에 제1 전위를 가하는 단계와, b) 상기 지정된 포트중 하나에 데이타 버스 액세스를 주는 경쟁 동작을 초기화 하는 단계와, c) 또 다른 다음 지정된 포트에 의해 또 다른 한경쟁의 시작을 막기 위해 경쟁 동작이 진행중일 때마다 지정된 위상이 발생하는 동안 상기 지정된 포트로 부터 상기 제2 도선에 제2 전위를 가하는 단계와 조합된 방법인 것을 특징으로 하는 패킷 스윗칭 시스템 동작 방법.
  8. 제7항에 있어서, a) 목적 포트 어드레스 바이트를 데이터 버스 액세스가 주어질 지정된 포트로 부터 상기 데이타 버스에 가하는 단계와, b) 상기 목적 포트에서 가해진 어드레스가 상기 목적포트의 어드레스를 설명하는 지를 결정하는 단계와, c) 데이타 버스를 데이타에 가하기 위한 상기 전송 포트에 허가를 표시하기 위해 상기 목적 포트가 사용되지 않을 때 그 어드레스의 수신에 반응하여 상기 목적 포트로 부터 상기 제2제어 도선으로 제1전위를 가하는 단계와, d) 데이타를 데이타 버스에 가하기 위한 상기 전송 포트에 허가를 표시하기 위해 상기 목적 포트가 또 다른 한 위상에서 사용되고 있을 때 그 어드레스의 수신에 반응하여 상기 목적 포트로 부터 상기 제2 제어 도체까지 제2전위를 가하는 단계와 조합된 방법인 것을 특징으로 하는 패킷 스윗칭 시스템 동작 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860700487A 1984-11-21 1985-11-12 다중위상 패킷 스윗칭시스템 KR930004911B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US674049 1984-11-21
US06/674,049 US4656627A (en) 1984-11-21 1984-11-21 Multiphase packet switching system
US674,049 1984-11-21
PCT/US1985/002235 WO1986003090A2 (en) 1984-11-21 1985-11-12 Multiphase packet switching system

Publications (2)

Publication Number Publication Date
KR860700376A true KR860700376A (ko) 1986-10-06
KR930004911B1 KR930004911B1 (ko) 1993-06-10

Family

ID=24705115

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860700487A KR930004911B1 (ko) 1984-11-21 1985-11-12 다중위상 패킷 스윗칭시스템

Country Status (8)

Country Link
US (1) US4656627A (ko)
EP (1) EP0202299B1 (ko)
JP (1) JP2637721B2 (ko)
KR (1) KR930004911B1 (ko)
AU (1) AU584954B2 (ko)
CA (1) CA1239686A (ko)
DE (1) DE3585324D1 (ko)
WO (1) WO1986003090A2 (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4734909A (en) * 1982-03-08 1988-03-29 Sperry Corporation Versatile interconnection bus
JPS6262697A (ja) * 1985-09-13 1987-03-19 Toshiba Corp デ−タ送信制御方式
US4779093A (en) * 1986-03-04 1988-10-18 Lsi Logic Corporation Bus interface with programmable window for data transfer
US4803681A (en) * 1986-07-08 1989-02-07 Nec Corporation Data transmission control system
US4979097A (en) * 1987-09-04 1990-12-18 Digital Equipment Corporation Method and apparatus for interconnecting busses in a multibus computer system
CA1322390C (en) * 1987-09-22 1993-09-21 Nec Corporation Star topology local area network
US4920486A (en) * 1987-11-23 1990-04-24 Digital Equipment Corporation Distributed arbitration apparatus and method for shared bus
US5289465A (en) * 1988-08-18 1994-02-22 Bull S.A. Method for data transmission over an internal bus of a workstation apparatus with an internal bus for implementing the method, and an adapter circuit for the internal bus
US4977581A (en) * 1988-08-18 1990-12-11 Unisys Corporation Multiple frequency clock system
CA2001861C (en) * 1988-12-28 1996-12-17 Bruce Merrill Bales Circuit switching system for interconnecting logical links between packet switching networks
US5495482A (en) * 1989-09-29 1996-02-27 Motorola Inc. Packet transmission system and method utilizing both a data bus and dedicated control lines
US5555425A (en) * 1990-03-07 1996-09-10 Dell Usa, L.P. Multi-master bus arbitration system in which the address and data lines of the bus may be separately granted to individual masters
EP0509140A1 (en) * 1990-04-16 1992-10-21 Otari Inc. Data bus system
FR2664771B1 (fr) * 1990-07-10 1992-09-18 Alcatel Business Systems Procede et agencement de transmission par bus.
US5179552A (en) * 1990-11-26 1993-01-12 Bell Communications Research, Inc. Crosspoint matrix switching element for a packet switch
US5124978A (en) * 1990-11-26 1992-06-23 Bell Communications Research, Inc. Grouping network based non-buffer statistical multiplexor
US5197064A (en) * 1990-11-26 1993-03-23 Bell Communications Research, Inc. Distributed modular packet switch employing recursive partitioning
US5166926A (en) * 1990-12-18 1992-11-24 Bell Communications Research, Inc. Packet address look-ahead technique for use in implementing a high speed packet switch
US5157654A (en) * 1990-12-18 1992-10-20 Bell Communications Research, Inc. Technique for resolving output port contention in a high speed packet switch
FR2677473B1 (fr) * 1991-06-05 1995-04-07 Telemecanique Procede et bus d'arbitrage pour transmission de donnees serie.
US5339307A (en) * 1991-06-28 1994-08-16 Digital Equipment Corporation Data communication system with a local network interface
WO1993003439A1 (en) * 1991-07-26 1993-02-18 Tandem Computers Incorporated Apparatus and method for frame switching
US5452330A (en) * 1992-07-06 1995-09-19 Digital Equipment Corporation Bus-oriented switching system for asynchronous transfer mode
US5410542A (en) * 1993-03-01 1995-04-25 Diaogic Corporation Signal computing bus
CA2116826C (en) * 1993-03-11 1998-11-24 Timothy J. Sullivan Data processing system using a non-multiplexed, asynchronous address/data bus system
US5422880A (en) * 1993-04-05 1995-06-06 Stratacom, Inc. Broadband switching fabric in a communication controller
GB2278259B (en) * 1993-05-21 1997-01-15 Northern Telecom Ltd Serial bus system
JP3248348B2 (ja) * 1994-03-15 2002-01-21 松下電器産業株式会社 通信方法及び通信装置
KR970011838B1 (ko) * 1994-04-14 1997-07-16 엘지반도체 주식회사 전송 시스템의 우선 순위 할당 회로 및 그 방법
US5799018A (en) * 1994-05-19 1998-08-25 Nippon Telegraph And Telephone Corp. Method and system for private communication with efficient use of bus type transmission path
US5751974A (en) * 1994-07-21 1998-05-12 Motorola, Inc. Contention resolution for a shared access bus
US5754803A (en) * 1996-06-27 1998-05-19 Interdigital Technology Corporation Parallel packetized intermodule arbitrated high speed control and data bus
US5802061A (en) * 1995-10-19 1998-09-01 Cabletron Systems, Inc. Method and apparatus for network access control with implicit ranging and dynamically assigned time slots
US5862131A (en) * 1996-10-10 1999-01-19 Lucent Technologies Inc. Hybrid time-slot and sub-time-slot operation in a time-division multiplexed system
US6219353B1 (en) 1998-06-17 2001-04-17 Nortel Networks Limited Message hub
US6996120B2 (en) * 2001-03-14 2006-02-07 Siemens Communications, Inc. Methods for improving bus performance and bandwidth utilization of a parallel bus LAN
US7305008B2 (en) * 2001-03-14 2007-12-04 Siemens Communications, Inc. Parallel bus LAN

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1168476A (en) * 1966-05-17 1969-10-29 British Telecomm Res Ltd Improvements in or relating to data transmission systems
US3870825A (en) * 1973-01-05 1975-03-11 Engineered Devices Company Time-division multiplex communication system
US4010326A (en) * 1973-11-09 1977-03-01 Multiplex Communications, Inc. Line selective time division communication system
US4470112A (en) * 1982-01-07 1984-09-04 Bell Telephone Laboratories, Incorporated Circuitry for allocating access to a demand-shared bus
US4488218A (en) * 1982-01-07 1984-12-11 At&T Bell Laboratories Dynamic priority queue occupancy scheme for access to a demand-shared bus
US4525837A (en) * 1982-07-07 1985-06-25 Fuji Xerox Co., Ltd. Digital signal transmission system

Also Published As

Publication number Publication date
US4656627A (en) 1987-04-07
JP2637721B2 (ja) 1997-08-06
WO1986003090A2 (en) 1986-06-05
AU5095285A (en) 1986-06-18
JPS62500891A (ja) 1987-04-09
EP0202299A1 (en) 1986-11-26
AU584954B2 (en) 1989-06-08
DE3585324D1 (de) 1992-03-12
CA1239686A (en) 1988-07-26
EP0202299B1 (en) 1992-01-29
WO1986003090A3 (en) 1986-10-09
KR930004911B1 (ko) 1993-06-10

Similar Documents

Publication Publication Date Title
KR860700376A (ko) 다중 위상 패킷 스윗칭 시스템과 그 동작방법
KR840006532A (ko) 개량된 멀티프로세서 멀티시스템 통신 회로망
JPS6376044A (ja) バスマスタ
WO1999000819A3 (en) Packet routing switch for controlling access at different data rates to a shared memory
KR850005055A (ko) 자기 지정 스위칭 회로망
US3395394A (en) Priority selector
EP0409434A1 (en) Method and device for controlling communication between computers
KR940012160A (ko) 확장가능한 중앙 처리 장치
KR960035290A (ko) 데이타 프로세싱 시스템의 버스 로딩 분배 방법과 장치
EP0309330A3 (en) Access priority control system for main storage for computer
JPS5919290A (ja) 共用メモリシステム
JPH01183761A (ja) 分散システムにおける空エリア共有化方式
JPS6298842A (ja) パケツト交換システム
JPS62182857A (ja) 入出力制御装置
JPH04236649A (ja) データ転送装置
JPS63142434A (ja) 割込み制御方式
JPH0488536A (ja) メモリ制御回路
JPS57136239A (en) Device address switching system
JPS6077255A (ja) 複数バス制御方式
JPS6289158A (ja) 複数プロセツサによるアドレスバス制御方式
JPS5680723A (en) Control system of terminal controller
JPH05181809A (ja) マルチプロセッサシステムにおけるデータ転送方式
JPS63317868A (ja) デ−タ処理システム
JPS63223852A (ja) 情報処理装置
Koerner Communications Within a Polymorphic Intellectronic System

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980526

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee