KR860000239Y1 - 혼성집적회로의 봉지구조 - Google Patents

혼성집적회로의 봉지구조 Download PDF

Info

Publication number
KR860000239Y1
KR860000239Y1 KR2019820003095U KR820003095U KR860000239Y1 KR 860000239 Y1 KR860000239 Y1 KR 860000239Y1 KR 2019820003095 U KR2019820003095 U KR 2019820003095U KR 820003095 U KR820003095 U KR 820003095U KR 860000239 Y1 KR860000239 Y1 KR 860000239Y1
Authority
KR
South Korea
Prior art keywords
substrate
integrated circuit
resin layer
hybrid integrated
encapsulation
Prior art date
Application number
KR2019820003095U
Other languages
English (en)
Other versions
KR830004331U (ko
Inventor
아끼라 가자미
다께오 콘도오
Original Assignee
산요덴기 가부시기가이샤
이우에 가오루
도오교오 산요덴기 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴기 가부시기가이샤, 이우에 가오루, 도오교오 산요덴기 가부시기가이샤 filed Critical 산요덴기 가부시기가이샤
Publication of KR830004331U publication Critical patent/KR830004331U/ko
Application granted granted Critical
Publication of KR860000239Y1 publication Critical patent/KR860000239Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/298—Semiconductor material, e.g. amorphous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Casings For Electric Apparatus (AREA)

Abstract

내용 없음.

Description

혼성집적회로의 봉지구조
제1도는 종래 예를 설명하는 단면도.
제2도는 본 고안을 설명하는 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 혼성집적회로기판 12 : 도전로
13 : 반도체소자 16 : 봉지수지층
17 : 덮개 18 : 실시콘수지층
본 고안은 혼성집적회로의 봉지구조에 관한 것이다. 종래의 혼성집적회로는 제1도에 표시한 바와 같이, 표면을 알루마이트 처리한 알루미늄기판 등의 혼성집적회로기판(1)과, 이 기판(1) 위에 착설한 구리박으로 이루어진 소망하는 도전로(2)와, 도전로(2)상에 은페이스트 등으로 고착한 반도체소자(3)와, 소망하는 도전로(2) 사이에 착설한 팁콘덴서(4)나 스크리인 인쇄한 카아본저항체(5)와, 반도체소자(3)를 보호하는 에폭시수지층(6)과, 기판(1)을 덮고 기판(1)의 주위 단부에 접착수지(7)에 의해서 접착된 수지제의 덮개(8)로 구성되어 있다.
이러한 봉지구조에서는 기판(1)의 주위 단부에 덮개(8)를 접착할 공간이 필요하며, 소형화하는 경우의 장해가 된다. 특히 카아본저항체(5)등을 보호하는 실리콘수지(9)가 기판(1)의 주위 단부에까지 흐르게 되면 덮개(8)의 접착이 불가능하게 되므로, 카아본저항체(5) 등을 착설할 위치를 기판(1)의 내부에 하지않으면 안되어, 설계상의 제약을 받아 소형화의 장해가 되고있다.
본 고안은 이러한 점을 감안해서, 종래의 결점을 완전하게 제거한 혼성집적회로의 봉지구조를 실현하는 것이다. 이하에제2도를 참조해서 본 고안의 일실시예를 상세하게 설명한다. 본 고안은 제2도에 표시하는 바와 같이, 표면을 알루마이트 처리한 알루미늄기판 등의 혼성집적회로 기판(11)과, 이 기판(11) 위에 착설한 구리박으로 된 소망의 도전로(12)와, 도전로(12) 위에 은페이스트 등으로 고착한 반도체소자(13)와, 소망하는 도전로(12) 사이에 착설한 팁콘덴서(14)나 스크리인 인쇄한 카아본저항체(15)와, 반도체소자(13)를 보호하는 에폭시수지 등의 봉지수지층(16)과, 기판(11)을 덮는 수지제 등의 덮개(17)로 구성되어 있다.
본 고안의 특징은 봉지수지층(16)에 있다. 이 봉지수지층(16)은 반도체소자(13)를 피복해서 약 2.0mm의 높이가 되도록 포팅(potting)된다. 또한, 봉지수지층(16)의 주위에의 흐름을 방지하기 위해서 반도체소자(13)를 둘러싸도록 실리콘수지층(18)을 스크리인 인쇄해서 기판(11) 표면에 부착한다. 이때에 카아본저항체(15) 등의 위에도 보호를 위해서 실리콘수지층(18)을 형성하면 좋다.
봉지수지층(16)의 경화전에 2.0mm 보다 약간 낮은 덮개(17)를 기판(11)을 덮도록 소정의 위치에 배치하면, 봉지수지(16)는 인대(靭帶) 형상으로 덮개(17)에도 부착한다. 이 상태에서 봉지수지층(16)의 경화처리를 행하면, 덮개(17)는 기판(11)에 고착할 수 있다.
이러한 본 고안의 봉지구조에서는 덮개(17)를 봉지수지층(16)으로 고착하고 있으므로, 기판(11)의 대략 중앙부근에 반도체소자(13)를 배치하는 것만으로 되며, 기판(11) 주위 단부에서의 덮개(17)의 기판(11)으로의 접착성은 거의 문제가 되지 않으므로 기판(11)의 주위 단부까지 자유로 회로를 형성할 수 있어 소형화에 기여할 수 있다. 또 종래에는 봉지수지층의 경화와 덮개의 접착은 두공정으로 나누어서 행하고 있었으나, 본 고안에 의하면 동시에 행할 수 있으므로 양산성을 향상할 수 있다.

Claims (2)

  1. 혼성집적회로 기판(11) 위에 소망하는 도전로(12)를 설치하고 이 도전로(12) 위에 반도체소자(13)를 고착한 혼성집적회로에 있어서, 상기 반도체소자(13)를 보호하는 봉지수지층(16)으로 상기 기판(11)을 덮는 덮개(17)를 상기 기판(11)에 고착하는 것을 특징으로 하는 하는 혼성집적회로의 봉지구조.
  2. 제1항에 있어서, 상기 반도체소자(13)를 둘러싸도록 상기 기판(11) 표면에 실리콘수지층(18)을 형성하여 상기 봉지수지층(16)의 흐름을 방지하는 것을 특징으로 하는 혼성집적회로의 봉지구조.
KR2019820003095U 1981-10-26 1982-04-20 혼성집적회로의 봉지구조 KR860000239Y1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1981160053U JPS5866646U (ja) 1981-10-26 1981-10-26 混成集積回路の封止構造
JP56-160053(U) 1981-10-26

Publications (2)

Publication Number Publication Date
KR830004331U KR830004331U (ko) 1983-12-30
KR860000239Y1 true KR860000239Y1 (ko) 1986-03-05

Family

ID=29952483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019820003095U KR860000239Y1 (ko) 1981-10-26 1982-04-20 혼성집적회로의 봉지구조

Country Status (2)

Country Link
JP (1) JPS5866646U (ko)
KR (1) KR860000239Y1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3539467B2 (ja) * 1997-03-25 2004-07-07 ミツミ電機株式会社 電子部品モジュール

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53139206U (ko) * 1977-04-07 1978-11-04

Also Published As

Publication number Publication date
JPS5866646U (ja) 1983-05-06
JPS622775Y2 (ko) 1987-01-22
KR830004331U (ko) 1983-12-30

Similar Documents

Publication Publication Date Title
US4814943A (en) Printed circuit devices using thermoplastic resin cover plate
JP4662324B2 (ja) 回路モジュール
US4819041A (en) Surface mounted integrated circuit chip package and method for making same
CN1127202C (zh) 电子器件及其制造方法
KR970013239A (ko) 반도체장치 및 그 실장 구조
KR20060060550A (ko) 반도체 장치
KR950004467A (ko) 반도체장치 및 그 제조방법
KR890001172A (ko) 반도체 장치
KR860000239Y1 (ko) 혼성집적회로의 봉지구조
JPS59129447A (ja) 樹脂製キヤツプを有する半導体装置
JPH0317220B2 (ko)
KR960002775A (ko) 수지-봉합(resin-sealed) 반도체 소자
US6312975B1 (en) Semiconductor package and method of manufacturing the same
JPS6239036A (ja) ハイブリツドｉｃ
JP2515515Y2 (ja) 電子機器
JP2914679B2 (ja) 混成集積回路装置
KR19980019661A (ko) 홈이 형성된 인쇄회로기판을 이용한 COB(Chip On Board)패키지
JPS622776Y2 (ko)
JPS629729Y2 (ko)
KR0185515B1 (ko) 칩사이즈의볼그리드어레이
KR200156148Y1 (ko) 반도체 패키지
JPH0236280Y2 (ko)
JPH03209748A (ja) 半導体装置
JP2509539Y2 (ja) 半導体チップの樹脂封止構造
JPH0739244Y2 (ja) 混成集積回路装置