KR840005229A - 데이타 처리 시스템 - Google Patents

데이타 처리 시스템 Download PDF

Info

Publication number
KR840005229A
KR840005229A KR1019830002836A KR830002836A KR840005229A KR 840005229 A KR840005229 A KR 840005229A KR 1019830002836 A KR1019830002836 A KR 1019830002836A KR 830002836 A KR830002836 A KR 830002836A KR 840005229 A KR840005229 A KR 840005229A
Authority
KR
South Korea
Prior art keywords
scan
primary
primary device
information
address information
Prior art date
Application number
KR1019830002836A
Other languages
English (en)
Other versions
KR870000114B1 (ko
Inventor
미노루 고시노 (외 1)
Original Assignee
야마모도 다꾸마
후지쑤 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쑤 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR840005229A publication Critical patent/KR840005229A/ko
Application granted granted Critical
Publication of KR870000114B1 publication Critical patent/KR870000114B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/2736—Tester hardware, i.e. output processing circuits using a dedicated service processor for test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

내용 없음

Description

데이타 처리 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 스캔아웃(scan-out)기능을 가진 콤퓨터의 개략적인 구성예.
제2도는 본 발명의 한가지 실시예를 예시한 회로도로서 스캔어드레스 다이과 스캔아웃 데이타라인의 구성예.
제3도는 본 발명의 한가지 실시예를 예시한 블록선도.

Claims (4)

  1. 진단대상 회로를 포함하며, 1차 장치로부터 받은 스캔 아웃 어드레스 정보에 의해 선태된 진단 대상 회로의 상태를 1차 장치로 보내는 2차 장치와 진단 대상이 되는 회로를 선택하기 위한 스캔 아웃 어드레스 정보를 보내는 1차 장치로 구성된 데이타 처리 시스템으로 부터 수신한 스캔 아웃 어드레스 정보에 의해 선택된 진단대상 회로의 상태를 1차 장치로 보내며, 진단 대상 회로를 포함하는 2차 장치와 진단 대상 회로를 선정하기 위한 스캔 아웃 어드레스 정보를 송출하는 1차 장치로 구성된 데이타 처리 시스템에 있어서 1차 장치에는 2차 장치로 보낼 스캔 아웃 어드레스 정보에 입각하여 착오 체크 정보를 발생하는 1차 체크 정보 수단을 구성하고, 2차 장치에는 1차 장치로 부터 받은 스캔 아웃어드레스 정보에 입각하여 착오 체크 정보를 발생하여 이 착오 체크 정보를 1차 장치로 보내는 수단을 구동하며, 또한 1차 장치에는 1차 장치에서 발생된 착오 체크 정보와 2차 장치로 부터 송출된 착오 체크 정보를 비교하는 비교 수단을 구성하고, 이 비교 수단의 출력에 따라 스캔 아웃 동작의 착오를 탐지하도록 함을 특징으로 하는 데이타 처리 시스템.
  2. 청구버위 제1항에 있어서, 스캔 아웃 어드레스 정보를 유지하는 스캔아웃 어드레스 레지스터, 이 스캔아웃 어드레스 레지스터의 내용을 계수하는 기능을 가진 1차 가산기, 계시용의 레지스터, 계시용 레지스터의 내용을 계수하는 기능을 가진 2차 가산기, 스캔아웃 어드레스 레지스터의 내용의 계수작동을 제어하는 수단, 계시용 레지스터의 내용을 디코우드하는 기능을 가진 디코우더 및 디코우더의 특정된 출력신호에 입각한 비교수단의 출력을 유지하는 플립플롭으로 구성되는 1차 장치를 특징으로 하는 데이타 처리 시스템.
  3. 청구범위 제2항에 있어서 1차 장치는 3차 장치로부터 오는 스캔 아웃 작동을 일으키기 위한 스캔 아웃 어드레스 정보를 받아 이것을 스캔 아웃레지스터로 보내서 스캔 아웃 어드레스 정보를 발생시킴으로써 스캔아웃 작동을 계획적으로 실행시키고, 더욱이 스캔아웃 작동도중 비교수단에 의해 검출된 착오를 3차 장치로 보냄을 특징으로 하는 데이타 처리 시스템.
  4. 청구범위 제3항에 있어서 3차 장치에서 보낸 스캔 아웃 정보에 입각한 착오 체크 정보를 발생하는 2차 체크 정보 발생수단을 1차 장치에 구성하여 2차 체크 정보 발생수단의 출력과 1차 체크 정보 발생수단의 출력을 비교수단에 의해 비교하도록 함을 특징으로 하는 데이타 처리 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019830002836A 1982-06-25 1983-06-23 데이타 처리 시스템 KR870000114B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP109605 1982-06-25
JP57109605A JPS58225453A (ja) 1982-06-25 1982-06-25 診断回路の誤り検出方式
JP57-109605 1982-06-25

Publications (2)

Publication Number Publication Date
KR840005229A true KR840005229A (ko) 1984-11-05
KR870000114B1 KR870000114B1 (ko) 1987-02-11

Family

ID=14514516

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830002836A KR870000114B1 (ko) 1982-06-25 1983-06-23 데이타 처리 시스템

Country Status (9)

Country Link
US (1) US4698754A (ko)
EP (1) EP0102150B1 (ko)
JP (1) JPS58225453A (ko)
KR (1) KR870000114B1 (ko)
AU (1) AU547305B2 (ko)
BR (1) BR8303397A (ko)
CA (1) CA1208795A (ko)
DE (1) DE3381152D1 (ko)
ES (1) ES523596A0 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4660198A (en) * 1985-04-15 1987-04-21 Control Data Corporation Data capture logic for VLSI chips
US4799222A (en) * 1987-01-07 1989-01-17 Honeywell Bull Inc. Address transform method and apparatus for transferring addresses
US4823347A (en) * 1987-05-18 1989-04-18 International Business Machines Corporation Deferred parity checking of control signals across a bidirectional data transmission interface
US4872172A (en) * 1987-11-30 1989-10-03 Tandem Computers Incorporated Parity regeneration self-checking
JPH02232736A (ja) * 1989-02-03 1990-09-14 Digital Equip Corp <Dec> システムモジュール間のｄｒａｍ制御信号のエラー検査を行なう方法及び手段
US5153882A (en) * 1990-03-29 1992-10-06 National Semiconductor Corporation Serial scan diagnostics apparatus and method for a memory device
WO1992005486A1 (en) * 1990-09-14 1992-04-02 Digital Equipment Corporation Method and means for error checking of dram-control signals between system modules
JP2654272B2 (ja) * 1991-07-10 1997-09-17 富士通株式会社 論理回路試験装置
GB2265736B (en) * 1992-04-04 1996-05-15 Motorola Israel Ltd Bus analyser for modular computer system
US6128758A (en) * 1998-05-20 2000-10-03 National Semiconductor Corporation Modular re-useable bus architecture
KR100300861B1 (ko) * 1998-06-27 2001-09-06 박종섭 에러 검출 장치
CN113204446B (zh) * 2020-02-03 2022-09-23 瑞昱半导体股份有限公司 寄存器资料检查装置与方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3735351A (en) * 1971-06-29 1973-05-22 Hydril Co Remote station address verification using address conditioned encoding
GB1403527A (en) * 1971-11-12 1975-08-28 Plessey Co Ltd Data transmission systems
JPS5352029A (en) * 1976-10-22 1978-05-12 Fujitsu Ltd Arithmetic circuit unit
JPS5853774B2 (ja) * 1978-12-29 1983-12-01 株式会社日立製作所 情報処理装置
US4404519A (en) * 1980-12-10 1983-09-13 International Business Machine Company Testing embedded arrays in large scale integrated circuits
US4486883A (en) * 1982-02-03 1984-12-04 Clarion Co., Ltd. Address check system

Also Published As

Publication number Publication date
AU547305B2 (en) 1985-10-17
KR870000114B1 (ko) 1987-02-11
US4698754A (en) 1987-10-06
JPS58225453A (ja) 1983-12-27
ES8405178A1 (es) 1984-05-16
EP0102150A2 (en) 1984-03-07
CA1208795A (en) 1986-07-29
ES523596A0 (es) 1984-05-16
AU1620883A (en) 1984-01-05
EP0102150B1 (en) 1990-01-24
JPS6226734B2 (ko) 1987-06-10
BR8303397A (pt) 1984-02-07
DE3381152D1 (de) 1990-03-01
EP0102150A3 (en) 1985-10-09

Similar Documents

Publication Publication Date Title
KR840005229A (ko) 데이타 처리 시스템
KR910012924A (ko) 다중 소오스로부터 독립적으로 발생하는 에러를 선택적으로 잡아내기 위한 버스 모니터
ATE34472T1 (de) Ueberwachungssystem, beispielsweise fuer das gebuehrenpflichtige passieren von kontrollstellen.
US2945915A (en) Operational checkout of data handling equipment
KR860002055A (ko) 전표 인식 방법 및 장치
KR900013609A (ko) 집적 회로용 이벤트 제한 검사 구조물
KR900008805A (ko) 데이타 오분산 검출기를 포함하는 데이타 전송장치 및 데이타 전송방법
US3909783A (en) Coded information signal forming apparatus
KR910008568A (ko) 퍼스널 컴퓨터 패리티 체크 시스템
JPS63140342A (ja) エラ−検出回路の試験方式
JPS554106A (en) Signal transmission system
KR940012124A (ko) 인터럽트 벡터 처리회로
KR890002758A (ko) 데이타 처리시스템
JP2507969B2 (ja) パリティエラ―検出手段の試験方式
JPH03296143A (ja) 情報処理装置の障害箇所検出回路
KR930020934A (ko) 팩스의 진단 보수장치
JPS6474636A (en) Dummy online test method for terminal equipment
KR930014069A (ko) Dma 라이트 테스트 방법
KR910013833A (ko) 경보취합장치용 td-버스 정합회로
JPS62209628A (ja) プロセサバスにおけるバリテイチエツク回路
KR910005622A (ko) 전자교환기의 가입자 선로 예방 시험방법
JPS57132253A (en) Error processing method of information processor
KR910007316A (ko) 교환시스템의 t1(북미) 방식 중계선 정합 및 시험 방법
JPS5965357A (ja) パリテイビツト作成制御方式
KR930003655A (ko) 팩시밀리의 서비스 모드 구현 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19921214

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee