JPH03296143A - 情報処理装置の障害箇所検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理に利用する。本発明は情報処理装置の
障害箇所を検出する障害箇所検出回路に関する。

〔概要〕

本発明は障害箇所を検出して上位装置に障害情報を送信
する情報処理装置の障害箇所検出回路において、 障害情報格納レジスタと上位装置との間にエンコーダ回
路を備え、障害情報格納レジスタのどのビットに障害が
あったのかを指定することにより、障害発生箇所を短時
間で指摘し、上位装置との間のインタフェース信号数を
削減できるようにしたものである。

〔従来の技術〕

従来、この種の障害箇所の検出回路は、障害が発生する
と診断モードにしスキャンパスにより障害情報格納レジ
スタを読み出して解析するか、障害情報格納レジスタの
出力を直接上位装置へのインタフェース信号とするか、
または障害情報格納レジスタの出力を上位装置からのセ
レクト信号によって動作するセレクタを通してビット数
を削減して上位装置へのインタフェース信号とする方式
％式％ 〔発明が解決しようとする問題点〕 上述した従来の障害箇所検出回路は、障害発生時診断モ
ードにしてスキャンパスにより障害情報格納レジスタを
読み出して解析する方式においては、診断モードにして
スキャンパスにより障害情報を読み出すための時間を要
し、また、障害情報格納レジスタの出力を直接上位装置
とのインクフェースとする方式においては、障害発生箇
所の指摘だけのために障害情報格納レジスタのビット数
と同数のインタフェース信号が必要となり、障害情報格
納レジスタのビット数が多い場合インクフェース信号数
が増大する。さらに、障害情報格納レジスタの出力を上
位装置からのセレクト信号によって動作するセレクタを
通して上位装置へのインタフェース信号とする方式にお
いては、障害情報格納レジスタのビット数が非常に多い
場合に上位装置の送出するセレクト信号のビット数が増
大しインクフェース信号数が増大するなどの問題がある
。

本発明はこのような問題を解決するもので、短時間で障
害発生箇所を指摘することができ、さらに上位装置との
間のインタフェース信号を削減することができる検出回
路を提供することを目的とする。

〔問題点を解決するための手段〕

本発明は、ｎ個の障害情報をそれぞれ格納するｎビット
の障害情報格納レジスタを備え、障害箇所を検出して上
位装置に送信する情報処理装置の障害箇所検出回路にお
いて、前記障害情報格納レジスタと前記上位装置との間
に、前記障害情報格納レジスタからの障害情報を指定し
、あらかじめ対応づけられた２進コードに変換して送信
するエンコーダ回路を備えたことを特徴とする。

前記エンコーダ回路から指定された障害情報を受け、前
記障害情報格納レジスタのどのビットに障害があったか
の障害箇所情報を一時格納して前記上位装置に送信する
障害箇所指定レジスタを備え、前記ｎ個の障害情報格納
レジスタのうち１個だけが障害を検出しているときに障
害箇所有効信号を前記上位装置に送信する障害箇所有効
判定回路を備えることが望ましい。

〔作用〕

障害情報がセットされたｎビットの障害情報格納レジス
タからの出力をエンコードし、どのビットに障害があっ
たかを指定して上位装置に障害箇所情報を送信す、る。

これにより、短時間で障害発生箇所を指摘することがで
き、また上位装置との間のインタフェース信号数を削減
することができる。

〔実施例゛〕

次に、本発明実施例を図面に基づいて説明する。

図は本発明実施例の構成を示すブロック図である。

本発明実施例は、ｎ個の障害情報を格納するｎビットの
障害情報格納レジスタ１と、この障害情報格納レジスタ
Ｉと図外の上位装置との間に、障害情報格納レジスタ１
からの障害情報を指定し、あらかじめ対応づけられた２
進コードに変換して送信するエンコーダ回路２と、この
エンコーダ回路２から指定された障害情報を受け、障害
情報格納レジスタ１のどのビットに障害があったがの障
害箇所情報を一時格納して上位装置に送信する障害箇所
指定レジスタ５と、障害情報がセットされた障害情報格
納レジスタ１からの出力の論理和をセットし、上位装置
に障害を報告する障害報告フリップフロップ４と、障害
情報格納レジスタ１が１ビツトだけ障害を検出している
ときに障害箇所有効信号を上位装置に送信する障害箇所
有効判定回路３とを備える。

次に、このように構成された本発明実施例の動作につい
て説明する。

障害発生時に障害情報がｎビットの障害情報格納レジス
タ１にセットされ、この障害情報がセットされた障害情
報格納レジスタ１からの出力の論理和が障害報告フリッ
プフロップ４にセットされ障害報告が送信される。障害
報告フリップフロップ４はｎ個の障害情報のいずれかに
「１」があるときにセットされ、端子１２から上位装置
に障害ありを知らせる。

一方、障害情報格納レジスタ１からの出力はエンコーダ
回路２に人力され、障害情報格納レジスタ１のどのビッ
トに障害があったかが１０ｇ２ηビツトの障害箇所指定
レジスタ５に入力される。このレジスタ５の内容は端子
１３に送出される。

また、複数の障害が同時に発生したときには、エンコー
ダ回路２は正常に動作しないので障害箇所有効判定回路
３はｎビットの障害情報格納レジスタ１のうちの一つの
みに障害検出出力が送出されているときだけ端子１１に
障害箇所有効信号を出力する。端子１１および１２の双
方に信号があるときには端子１３の信号が有効であり、
端子１２に信号があるが端子１１に信号がないときには
障害はあるが端子１３の信号は正しい情報ではないから
別の方法による検出を行うことになる。

〔発明の効果〕

以上説明したように本発明によれば、障害情報格納レジ
スタと障害箇所を報告する上位装置との間にエンコーダ
回路を設けることにより、障害発生時診断モードにして
スキャンパスにより障害情報格納レジスタを読み出して
解析する方式に対しては、短時間で障害発生箇所を指摘
することができ、また、障害情報格納レジスタの出力を
直接上位装置とのインタフェースとする方式および障害
情報格納レジスタの出力を上位装置からのセレクト信号
によって動作するセレクタを通して上位装置とのインク
フェース信号とする方式に対しては、上位装置との間の
インクフェース信号数を削減することができる効果があ
る。

【図面の簡単な説明】

図は本発明実施例の回路の構成を示す図。 １・・・ｎビットの障害情報格納レジスタ、２・・・エ
ンコーダ回路、３・・・障害箇所有効判定回路、４・・
・障害報告フリップフロップ、５・・・障害箇所指定レ
ジスタ、１１．１２．１３・・・端子。

Claims (1)

1. 【特許請求の範囲】 １、ｎ個の障害情報をそれぞれ格納するｎビットの障害
   情報格納レジスタを備え、障害箇所を検出して上位装置
   に送信する情報処理装置の障害箇所検出回路において、 前記障害情報格納レジスタと前記上位装置との間に、 前記障害情報格納レジスタからの障害情報を指定し、あ
   らかじめ対応づけられた２進コードに変換して送信する
   エンコーダ回路 を備えたことを特徴とする情報処理装置の障害箇所検出
   回路。 ２、前記エンコーダ回路から指定された障害情報を受け
   、前記障害情報格納レジスタのどのビットに障害があっ
   たかの障害箇所情報を一時格納して前記上位装置に送信
   する障害箇所指定レジスタを備えた請求項１記載の情報
   処理装置の障害箇所検出回路。 ３、前記ｎ個の障害情報格納レジスタのうち１個だけが
   障害を検出しているときに障害箇所有効信号を前記上位
   装置に送信する障害箇所有効判定回路を備えた請求項１
   記載の情報処理装置の障害箇所検出回路。