KR840004330A - 타이밍펄스(timing pulse)발생기와 그것을 사용한 다이나믹(dynamic)형 기억장치 - Google Patents

타이밍펄스(timing pulse)발생기와 그것을 사용한 다이나믹(dynamic)형 기억장치 Download PDF

Info

Publication number
KR840004330A
KR840004330A KR1019830001256A KR830001256A KR840004330A KR 840004330 A KR840004330 A KR 840004330A KR 1019830001256 A KR1019830001256 A KR 1019830001256A KR 830001256 A KR830001256 A KR 830001256A KR 840004330 A KR840004330 A KR 840004330A
Authority
KR
South Korea
Prior art keywords
node
voltage
coupled
igeft
drain
Prior art date
Application number
KR1019830001256A
Other languages
English (en)
Inventor
테즈로우 마즈모도
Original Assignee
미쓰다 가쓰시게
가부시기가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰다 가쓰시게, 가부시기가이샤 히다찌세이사꾸쇼 filed Critical 미쓰다 가쓰시게
Publication of KR840004330A publication Critical patent/KR840004330A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H03K19/01735—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals by bootstrapping, i.e. by positive feed-back
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H03K5/023—Shaping pulses by amplifying using field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)
  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

내용 없음

Description

타이밍펄스(timing pulse)발생기와 그것을 사용한 다이나믹(dinamic)형 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 타이밍 펄스 발생회로의 회로도.
제4도는 제3도의 회로의 동작을 설명하는 타이밍도.
제5도는 본 발명의 실시예의 타이밍 펄스 발생회로가 설치된 D-RAM의 블록(block)도.

Claims (13)

  1. 타이밍 펄스 발생기에서 제1 노오드와, 상기 제1노오드에 입력 펄스를 공급하는 제1IGFET와 상기제1노오드와 제2노오드와의 사이에 결합된 부트스트랩 용량과 그리고, 상기 제1노오드에 나타나는 전압을 입력전압으로 받아들이고 입력전압이 검출하여야할 값보다도 높은 값일때에 저레벨로 되고, 또 입력전압이 검출하여야할 값보다도 높은 값일때는 고레벨로 되는 출력 전압을 상기 제2노오드에 출력하는 구동회로로 되어 있으며, 이에 의하여 상기 제1노오드에 부스트된 레벨의 신호가 출력되는 것을 특징으로하는 타이밍 펄스발생기.
  2. 상기 구동회로는 상기 제2노오드에 나타나는 전압을 검출하는 전압 검출회로와 전압 검출회로로부터 출력되는 신호를 받아들임으로써 상기 제2노오드에 공급될 출력 전압을 출력하는 부트 스트랩 용량 구동호로로 구성되어 있는 것을 특징으로 하는 특허청구의 범위 1의 타이밍 펄스발생기.
  3. 상기 전압 검출회로는 그것에 공급하는 입력전압이 검출하여야 할 값보다도 낮을때에는 고레벨로 되고, 또 검출하여야할 값보다도 높을 때에는 저레벨로 되는 신호를 출력하고, 상기 부트 스트랩 용량구동회로는 상기 전압검출 회로로부터 공급되는 검출 신호에 대하여 반대 위상이 되는 신호를 출력하는 것을 특징으로 하는 특허청구범위 제2의 타이밍 펄스 발생기.
  4. 상기 제1 GEFT는 상기 입력 펄스가 공급되는 노오드와 상기 제1 노오드와의 사이에 결합되는 드레인·소오스통로와 상기 전압 검출회로의 출력이 공급되는 게이트와를 갖는 것을 특징으로 하는 특허청구 범위 3의 타이밍 펄스 발생기.
  5. 상기 전압 검출회로의 출력점과 상기 제1 IGEFT의 게이트와의 사이에 결합된 드레인 소오스통로와, 기준전압이 공급되는 게이트를 갖는 제2 IGEFT로 구성되는 것을 특징으로 하는 특허청구의 범위 4의 타이밍 펄스발생기.
  6. 상기 전압 검출 회로는 드레인, 게이트가 서로 교차 결합된 제3, 제4 IGEFT와, 전원 단자와 상기 제3 IGEFT의 드레인과의 사이에 결합된 드레인 소오스 통로와 상기 제1노오드에 결합된 게이트를 갖는 제5 IGEFT와, 전원단자와 상기 제4 IGEFT의 드레인과의 사이에 결합된 부하 소자와로 구성되어 있는 것을 특징으로 하는 특허청구범위 3의 타이밍 펄스 발생기.
  7. 상기 부하 소자는 상기 전원 단자와 상기 제4 IGEFT의 드레인과의 사이에 결합된 드레인·소오스통로와, 펄스신호가 공급되는 게이트를 갖는 제6 IGEFT로 구성되어 있고, 이에 의하여 상기 전압 검출회로는 다이나믹 동작을 하게 되는 것을 특징으로 하는 특허청구 범위 6의 타이밍 펄스 발생기.
  8. 상기 제3 IGEFT의 드레인·소오스통로에 병렬 접속된 드레인·소오스 통로와, 상기 펄스 신호가 공급되는 게이트를 갖는 제7 IGEFT로 구성되는 것을 특징으로 하는 특허 청구범위 7의 타이밍 펄스 발생기.
  9. 부기 트스 트랲용량 구동회로는 상기 제2노오드와 회로의 접지점과의 사이에 결합된 드레인·소오스통로와 상기 전압 검출회로의 출력이 공급되는 게이트와를 갖는 제2 IGEFT와, 전원 단자와 상기 제2노오드와의 사이에 결합된 부하 소자와로 구성되어 있는 것을 특징으로 하는 특허청구 범위 3의 타이밍펄스 발생기.
  10. 상기 부하소자는 전원 단자와 상기 제2노오드와의 사이에 결합된 드레인·소오스 통로와 상기 제1 노오드에 결합된 드레인과를 갖는 제3 IGEFT로 구성되어 있는 것을 특징으로 하는 특허청구 범위 3의 타이밍 펄스발생기.
  11. 상기 전압검출회로의 출력이 공급되는 게이트와 드레인 그리고, 소오스를 갖는 제1출력 IGEFT와 상기 제1노오드에 결합된 게이트와 드레인 그리고, 소오스를 갖는 제2 출력 IGEFT와로 되는 추력회로를 포함하는 것을 특징으로 하는 특허청구범위 3의 타이밍 펄스 발생기.
  12. 매트릭스 상태로 배치된 복수개의 메모리 셀과 각각의 메모리 셀의 데이터 입력 단자가 결합된 복수개의 데이터선과 그리고 각각의 메모리 셀의 선택단자가 결합된 복수개의 워드선과로 구성된 메모리 어레이와, 상기 데이터선의 각각에 결합된 더미셀과, 상기 더미셀을 선택하기 위한 더미 워드선과, 상기 데이터선의 각각에 결합된 센스 앰프와, 그리고 타이밍 펄스를 발생하는 복수개의 타이밍 펄스발생기로 되고, 상기 타이밍 펄스 발생기의 각각은 그 드레인·소오스 통로를 통하여 입력 펄스를 제1노오드에 공급하는 제1 IGEFT와, 상기 제1노오드와 제2노오드와의 사이에 결합된 부트스트랩 용량과, 상기 제1노오드에 나타나는 전압을 입력 전압으로 받아들이고 이 입력 전압이 검출하여야 할 값보다도 낮은 값일 때에도 고 레벨로 되고 또 입력 전압이 검출하여야 할 값보다도 높은 값일때에는 저 레벨로 되는 출력 전압을 출력하는 전압 검출회로와, 상기 전압 검출회로로 부터 공급되는 출력 전압에 대하여 반대 위상으로된 신호를 상기 제2노오드에 출력하는 부트스트랩용량 구동회로와, 그리고 상기 전압 검출회로로 부터 출력되는 출력전압과 상기 제1노오드에 나타나는 전압에 의하여 구동되고 있는 제1, 제2 출력IGEFT를 포함하는 푸슈풀 출력 회로와에 의하여 구성된 것을 특징으로 하는 다이나믹형 기억장치.
  13. 상기 쎈스 앰프는 그 각각의 동작이 상기 타이밍 펄스발생기 중에서 하나의 타이밍 펄스 발생기에 의하여 제어되고, 상기 쎈스 앰프의 동작을 제어하기 위한 타이밍 펄스 발생기에 공급되는 입력 펄스는 한쪽끝에 구동신호가 공급되는 더미 워드선의 다른쪽 끝에서 발생되는 것을 특징으로 하는 특허 청구범위 12의 다이나믹형 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019830001256A 1982-04-19 1983-03-28 타이밍펄스(timing pulse)발생기와 그것을 사용한 다이나믹(dynamic)형 기억장치 KR840004330A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP57-63830 1982-04-19
JP57063830A JPS58181319A (ja) 1982-04-19 1982-04-19 タイミング発生回路

Publications (1)

Publication Number Publication Date
KR840004330A true KR840004330A (ko) 1984-10-10

Family

ID=13240657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830001256A KR840004330A (ko) 1982-04-19 1983-03-28 타이밍펄스(timing pulse)발생기와 그것을 사용한 다이나믹(dynamic)형 기억장치

Country Status (6)

Country Link
JP (1) JPS58181319A (ko)
KR (1) KR840004330A (ko)
DE (1) DE3314002A1 (ko)
FR (1) FR2525413B1 (ko)
GB (1) GB2118795A (ko)
IT (1) IT1194195B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130175A (ja) * 1993-09-10 1995-05-19 Toshiba Corp 半導体記憶装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3631267A (en) * 1970-06-18 1971-12-28 North American Rockwell Bootstrap driver with feedback control circuit
DE2132814A1 (de) * 1971-07-01 1973-01-18 Siemens Ag Schaltungsanordnung aus mos-transistoren zur verzoegerung der rueckflanke von am eingang zugefuehrten steuerimpulsen
US3898479A (en) * 1973-03-01 1975-08-05 Mostek Corp Low power, high speed, high output voltage fet delay-inverter stage
US4061933A (en) * 1975-12-29 1977-12-06 Mostek Corporation Clock generator and delay stage
DE2816980C3 (de) * 1978-04-19 1980-10-09 Ibm Deutschland Gmbh, 7000 Stuttgart FET-Treiberschaltung mit kurzen Schaltzeiten
JPS5513566A (en) * 1978-07-17 1980-01-30 Hitachi Ltd Mis field effect semiconductor circuit device
DE2935121A1 (de) * 1978-09-07 1980-03-27 Texas Instruments Inc Schreib/lese-halbleiterspeicher
JPS5648715A (en) * 1979-09-28 1981-05-02 Nec Corp Delay signal generating circuit
JPS57186354A (en) * 1981-05-13 1982-11-16 Hitachi Ltd Semiconductor memory storage and manufacture thereof
DE3144513C1 (de) * 1981-11-09 1983-05-05 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung in MOS-Technik zur Erzeugung eines Nachfolgetaktes aus mindestens einem Setztakt

Also Published As

Publication number Publication date
IT1194195B (it) 1988-09-14
FR2525413A1 (fr) 1983-10-21
IT8320514A0 (it) 1983-04-08
GB8308335D0 (en) 1983-05-05
GB2118795A (en) 1983-11-02
JPS58181319A (ja) 1983-10-24
FR2525413B1 (fr) 1989-06-02
DE3314002A1 (de) 1983-11-03

Similar Documents

Publication Publication Date Title
KR940017213A (ko) 반도체 기억장치
KR960002345A (ko) 지연회로와 발진회로 및 반도체 메모리장치
KR940017214A (ko) 기준전압 발생회로
KR100200922B1 (ko) 반도체 메모리장치의 펌핑전압발생기
KR940010104A (ko) 기준전압 발생회로 및 내부강압 변환기
KR890010909A (ko) 반도체 메모리 회로
JPH0370317B2 (ko)
KR940009801A (ko) 기판전위 발생회로와 이것을 포함하는 반도체장치
KR940012394A (ko) 번인 모드에서 분리게이트의 신뢰성 개선회로
KR970076846A (ko) 지연 회로
KR870009385A (ko) 반도체 집적회로 장치
KR930005017A (ko) 반도체 dram 장치
KR960015568A (ko) 승압전위 발생회로
US3959782A (en) MOS circuit recovery time
KR860009423A (ko) 반도체 승압 신호 발생회로
KR960002797A (ko) 반도체 메모리장치의 비트라인 감지증폭기
KR840005888A (ko) 반도체 기억장치(半導體記憶置裝)
US4161791A (en) Automatic refresh memory cell
KR910014948A (ko) 반도체 기억 장치 및 데이타 처리장치
KR950020704A (ko) 반도체 메모리 장치
JP3698550B2 (ja) ブースト回路及びこれを用いた半導体装置
KR950004271A (ko) 반도체 메모리 장치의 전원전압 감지회로
KR970076800A (ko) 승압회로 및 그 구동방법
US4536720A (en) Programmable oscillator with power down feature and frequency adjustment
KR930003150A (ko) 데이터 보유 모드에서의 리프레시 단축회로를 갖춘 반도체 메모리 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid