KR970076800A - 승압회로 및 그 구동방법 - Google Patents

승압회로 및 그 구동방법 Download PDF

Info

Publication number
KR970076800A
KR970076800A KR1019970015133A KR19970015133A KR970076800A KR 970076800 A KR970076800 A KR 970076800A KR 1019970015133 A KR1019970015133 A KR 1019970015133A KR 19970015133 A KR19970015133 A KR 19970015133A KR 970076800 A KR970076800 A KR 970076800A
Authority
KR
South Korea
Prior art keywords
potential level
electrode
capacitor
circuit
control signal
Prior art date
Application number
KR1019970015133A
Other languages
English (en)
Other versions
KR100347355B1 (ko
Inventor
유이치 마츠시타
Original Assignee
사와무라 시코우
오끼뎅끼 고오교오 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사와무라 시코우, 오끼뎅끼 고오교오 가부시끼가이샤 filed Critical 사와무라 시코우
Publication of KR970076800A publication Critical patent/KR970076800A/ko
Application granted granted Critical
Publication of KR100347355B1 publication Critical patent/KR100347355B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type

Abstract

본 발명의 대표적인 승압회로는 제1 및 제2전극을 갖는 제1커패시터와, 제1 및 제2전극을 갖는 제2커패시터와, 승압전위 출력 노드에, 제1 및 제2커패시터의 제1전극 각각에 대하여 나타나는 승압된 전위를 전달하기 위한 스위칭 회로와, 제1 및 제2커패시터의 제1전극 각각을 프라챠지하기 위한 프라챠지 회로와, 제1상태를 갖는 제어신호의 입력시, 제1커패시터의 제2전극의 전위레벨을 제1전위레벨로 설정하고, 제2커패시터의 제2전극의 전위레벨을 제1전위레벨보다 높은 제2전위레벨로 설정하며, 제2상태를 갖는 제어신호의 입력시에는, 제1커패시터의 제2전극의 전위레벨을 제2전위레벨로 설정하고, 제2커패시터의 제2전극의 전위레벨을 제1전위레벨로 설정하기 위한 논리회로와 승압전위 출력 노드의 전위레벨이 소정레벨보다 높으면 제2상태를 갖는 검출신호를 출력하기 위한 검출회로와, 제1상태를 갖는 검출신호의 입력시, 발진신호에 응답하여 제1 및 제2상태를 갖는 제어신호를 교대로 출력하고, 제2상태를 갖는 검출신호의 입력시에는 , 발진신호에 관계없이 제1상태를 갖는 제어신호 또는 제2상태를 갖는 제어신호를 출력하기 위한 제어신호 생성회로를 구비한다.

Description

승압회로 및 그 구동방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a도는 본 발명의 제1실시예에 따른 승압회로의 설명도, 제1b도는 제1a도의 승압회로의 일부를 나타내는 도면.

Claims (13)

  1. 제1 및 제2전극을 갖는 제1커패시터와, 제1 및 제2전극을 갖는 제2커패시터와, 승압전위 출력 노드에, 제1 및 제2커패시터의 제1전극 각각에 대하여 나타나는 승압된 전위를 전달하기 위하 스위칭 회로와, 제1 및 제2커패시터의 제1전극 각각을 프리챠지하기 위한 프리챠지 회로와, 제1상태를 갖는 제어신호의 입력시, 제1커패시터의 제2전극의 전위레벨을 제1전위레벨로 설정하고, 제2커패시터의 제2전극의 전위레벨을 제1전위레벨보다 높은 제2전위레벨로 설정하며, 제2상태를 갖는 제어신호의 입력시에는, 제1커패시터위 제2전극의 전위레벨을 제2전위레벨로 설정하고, 제2커패시터의 제2전극의 전위레벨을 제1전위레벨로 설정하기 위한 논리회로와, 승압전위 출력 노드의 전위레벨이 소정치보다 낮으면 제1상태를 갖는 검출 신호를 출력하고, 승압전위 출력 노드의 전위레벨이 소정레벨보다 높으면 제2상태를 갖는 검출신호를 출력하기 위한 검출회로와, 제1상태를 갖는 검출신호의 입력시, 발전신호에 응답하여 제1 및 제2상태를 갖는 제어신호를 교대로 출력하고, 제2상태를 갖는 검출신호의 입력시에는, 발진신호에 관계없이 제1상태를 갖는 제어신호 또는 제2상태를 갖는 제어신호를 출력하기 위한 제어신호 생성회로를 구비한 것을 특징으로 하는 승압회로.
  2. 제1항에 있어서, 상기 프라챠지 회로는 제1 및 제2스위칭 소자를 구비하되, 상기 제1스위칭 소자는 제2커패시터의 제1전극에 프리챠지 전위를 공급하기 위한 제1커패시터의 제1전극의 전위레벨에 의해 제어되고, 상기 제2스위칭 소자는 상기 제1커패시터의 제1전극에 프리챠지 전우리를 공급하기 위한 제2커패시터의 제1전극의 전위레벨에 의해 제어되는 것을 특징으로 하는 승압회로.
  3. 제1항에 있어서, 상기 스의칭 회로는 제3 및 제4스위칭 소자를 구비하고, 상기 제3스위칭 소자는 제1전극 및 승압전위 출력 노드를 전기 접속하기 위한 제1커패시터의 제1전극의 전위레벨에 의해 제어되고, 상기 제4스위칭 소자는 제1전극 및 승압전위 출력 노드를 전기 접속하기 위한 제2커패시터의 제1전극의 전위레벨에 의해 제어되는 것을 특징으로 하는 승압회로.
  4. 제1항에 있어서, 상기 제어신호 생성회로는, 검출신호가 입력되는 인버터와, 인버터의 출력 및 발진신호의 입력시 제어신호를 출력하기 위한 2입력 NAND 회로를 구비한 것을 특징으로 하는 승압회로.
  5. 제1항에 있어서, 상기 제어신호 생성회로는 검출신호 및 발진신호의 입력시 제어신호를 출력하기 위한 2입력 NOR회로를 구비한 것을 특징으로 하는 승압회로.
  6. 제1항에 있어서, 상기 제어신호 생성회로는 제2상태를 갖는 검출신호의 입력시 제어신호의 상태를 래치하기 위한 래치회로를 구비한 것을 특징으로 하는 승압회로.
  7. 제1 및 제2전극을 갖는 제1커패시터와, 제1 및 제2전극을 갖는 제2커패시터와, 제1 및 제2커패시터의 제1전극 각각에 대하여 나타나는 승압된 전위를 승압전위 출력 노드에 전달하기 위한 스위칭 회로와, 제1상태를 갖는 제어신호의 입력시, 제1커패시터의 제2전극의 전위레벨을 제1전위레벨로 설정하고, 제2커패시터의 제전극의 전위레벨을 제1전위레벨보다 높은 제2전위레벨로 설정하며, 제2상태를 갖는 제어신호의 입력시에는, 제1커패시터의제2전극의 전위레벨을 제2전위레벨로 설정하고, 제2커패시터의 제2전극의 전위레벨을 제1전위레벨로 설정하기 위한 제1논리회로와, 승압전위 출력 노드의 전위레벨이 소정치보다 낮으면 제1상태를 갖는 검출신호를 출력하고, 승압전위 출력 노드의 전위레벨이 소정레벨보다 높으면 제2상태를 갖는 검출신호를 출력하기 위한 검출회로와, 제1상태를 갖는 검출신호의 입력시 발진신호에 응답하여 제1 및 제2상태를 갖는 제1제어신호를 교대로 출력하고, 제2상태를 갖는 검출신호의 입력시에는 발진신호에 관계없이 제1상태를 갖는 제1제어신호 또는 제2상태를 갖는 제1제어신호를 출력하기 위한 제1제어신호 생성회로와, 제1커패시터의 제2전극 또는 제2커패시터의 제2전극을 프리챠지하되, 상기 제1 및 제2커패시터는 제2상태에서 제1상태로의 검출신호으 변화에 응답하여 제1전위레벨이 공급되는 제1전극을 각각 갖는 프리챠지 회로를 구비한 것을 특징으로 하는 승압회로.
  8. 제7항에 있어서, 상기 제1제어신호 생성회로와 상기 제1논리회로 사이에서 접속되어, 소정 시간만큼 상기 제1제어신호를 지연시키는 지연회로를 더 구비하고, 상기 프리챠지 회로는, 제2상태에서 제1상태로의 검출신호의 변화에 응답하여 소정의 시간폭을 갖는 제2제어신호를 출력하기 위한 제2제어신호 생성회로와, 지연된 제1제어신호 및 제2제어신호에 응답하여 원쇼트 펄스를 출력하기 위한 제2논리회로와, 제1커패시터의 제2전극 또는 제2커패시터의 제2전극을 프리챠지하되, 상기 제1 및 제2커패시터는 원쇼트 펄스에 응답하여 제1전위레벨이 공급되는 제1전극을 각각 갖는 프리챠지 보상회로를 구비한 것을 특징으로 하는 승압회로.
  9. 제7항에 있어서, 상기 스위칭 회로는 제3 및 제4스위칭 소자를 구비하고, 상기 제3스위칭 소자는 제1전극과 승압전위 출력 노드를 전기 접속하기 위한 제1커패시터의 제1전극의 전위레벨에 의해 제어되고, 상기 제4스위칭 소자는 제1전극과 승압전위 출력 노드를 전기 접속하기 위한 제2커패시터의 제1전극의 전위레벨에 의해 제어되는 것을 특징으로 하는 승압회로.
  10. 제7항에 있어서, 상기 제1제어신호 생성회로는, 검출신호가 입력되는 인버터와, 인버터의 출력 및 발진 신호의 입력시 제1제어신호를 출력하기 위한 2입력 NAND회로를 구비한 것을 특징으로 하는 승압회로.
  11. 제7항에 있어서, 상기 제1제어신호 생성회로는 검출신호 및 발진신호의 입력시 제1제어신호를 출력하기 위한 2입력 NOR 회로를 구비한 것을 특징으로 하는 승압회로.
  12. 제7항에 있어서, 상기 제1제어신호 생성회로는 제2상태를 갖는 검출신호의 입력시 제1제어신호의 상태를 래치하기 위한 래치회로를 구비한 것을 특징으로 하는 승압회로.
  13. 제1 및 제2전극을 각각 갖는 제1 및 제2승압용 커패시터를 구비한 승압회로의 구동방법에 있어서, (a) 제1승압용 커패시터의 제1전극의 전위레벨을 제1전위레벨로 설정함과 동시에, 제2승압용 커패시터의 제1전극의 전위레벨을 제1전위레벨보다 높은 제2전위레벨로 설정하여, 제2승압용 커패시터의 제2전극의 전위레벨을 제2전위레벨보다 높은 제3전위레벨로 설정하는 단계와, (b) 제1승압용 커패시터의 제1전극의 전위레벨을 제2전위레벨로 설정함과 동시에, 제2승압용 커패시터의 제1전극의 전위레벨을 제1전위레벨로 설정하여, 제1승압용 커패시터의 제2전극의 전위레벨을 제3전위레벨로 설정하는 단계와, (c) 상기 단계(a)와 단계(b)를 교대로 반복하는 단계와, (d) 제1승압용 커패시터의 제1전극 또는 제2승압용 커패시터의 제1전극의 전위레벨이 제2전위레벨로 고정된 상태에서 승압회로의 동작을 정지시키는 단계를 구비한 것을 특징으로 하는 승압회로의 구동방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970015133A 1996-05-28 1997-04-23 승압회로및그구동방법 KR100347355B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8133122A JPH09320267A (ja) 1996-05-28 1996-05-28 昇圧回路の駆動方法および昇圧回路
JP133122 1996-05-28

Publications (2)

Publication Number Publication Date
KR970076800A true KR970076800A (ko) 1997-12-12
KR100347355B1 KR100347355B1 (ko) 2002-10-25

Family

ID=15097312

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970015133A KR100347355B1 (ko) 1996-05-28 1997-04-23 승압회로및그구동방법

Country Status (6)

Country Link
US (1) US5781426A (ko)
EP (1) EP0810720A3 (ko)
JP (1) JPH09320267A (ko)
KR (1) KR100347355B1 (ko)
CN (1) CN1173023A (ko)
TW (1) TW378324B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11308855A (ja) * 1998-04-20 1999-11-05 Nec Corp 昇圧回路
JP3698550B2 (ja) * 1998-07-02 2005-09-21 富士通株式会社 ブースト回路及びこれを用いた半導体装置
JP4394835B2 (ja) * 1998-11-18 2010-01-06 マクロニクス インターナショナル カンパニー リミテッド 低パワー集積回路用高速オンチップ電圧発生器
JP3726041B2 (ja) * 2001-07-24 2005-12-14 エルピーダメモリ株式会社 昇圧回路およびその駆動方法
US7184284B2 (en) * 2004-03-30 2007-02-27 Micron Technology, Inc. Closed-loop high voltage booster
CN103326578B (zh) * 2012-03-19 2016-03-02 旺宏电子股份有限公司 升压器系统
CN102624232B (zh) * 2012-04-20 2014-06-25 矽力杰半导体技术(杭州)有限公司 一种用于dc-dc升压变换器的预充电电路及预充电方法
US9214859B2 (en) 2012-04-30 2015-12-15 Macronix International Co., Ltd. Charge pump system
US9881654B2 (en) 2015-01-14 2018-01-30 Macronix International Co., Ltd. Power source for memory circuitry
US9536575B2 (en) 2015-01-14 2017-01-03 Macronix International Co., Ltd. Power source for memory circuitry

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4110639A (en) * 1976-12-09 1978-08-29 Texas Instruments Incorporated Address buffer circuit for high speed semiconductor memory
US5055840A (en) * 1990-01-16 1991-10-08 Carroll Touch Incorporated Infrared touch input device and light emitted activation circuit
JPH0812754B2 (ja) * 1990-08-20 1996-02-07 富士通株式会社 昇圧回路
KR920006991A (ko) * 1990-09-25 1992-04-28 김광호 반도체메모리 장치의 고전압발생회로
JP3020345B2 (ja) * 1992-05-19 2000-03-15 株式会社 沖マイクロデザイン 半導体記憶回路
JP2755047B2 (ja) * 1992-06-24 1998-05-20 日本電気株式会社 昇圧電位発生回路
JP3096545B2 (ja) * 1992-11-12 2000-10-10 松下電器産業株式会社 レベル検知回路及びこれを使用した昇圧電源発生回路
KR100285974B1 (ko) * 1992-11-18 2001-04-16 사와무라 시코 승압전원 발생회로
KR950008673B1 (ko) * 1992-12-05 1995-08-04 삼성전자주식회사 반도체집적회로의 워드라인 승압회로 및 그 제어회로
JP2709783B2 (ja) * 1992-12-17 1998-02-04 三菱電機株式会社 昇圧回路
JPH0745074A (ja) * 1993-07-29 1995-02-14 Mitsubishi Electric Corp 半導体記憶装置
JPH07122066A (ja) * 1993-10-28 1995-05-12 Sony Corp ブースト回路
US5661419A (en) * 1996-05-23 1997-08-26 Sun Microsystems, Inc. Dynamic phase-frequency detector circuit

Also Published As

Publication number Publication date
TW378324B (en) 2000-01-01
US5781426A (en) 1998-07-14
CN1173023A (zh) 1998-02-11
EP0810720A2 (en) 1997-12-03
JPH09320267A (ja) 1997-12-12
KR100347355B1 (ko) 2002-10-25
EP0810720A3 (en) 1999-10-20

Similar Documents

Publication Publication Date Title
KR850000154A (ko) 펄스 구동 회로
EP0576008A2 (en) Boost voltage generating circuit
KR940704079A (ko) 승압전원 발생회로(Ascended Voltage Generating Apparatus)
US7009857B2 (en) Soft-start charge pump circuit
KR970076800A (ko) 승압회로 및 그 구동방법
KR940012394A (ko) 번인 모드에서 분리게이트의 신뢰성 개선회로
KR900005230B1 (ko) 반도체 승압 신호 발생회로
US4952863A (en) Voltage regulator with power boost system
US6011743A (en) Charge pump circuit for memory device
US4472645A (en) Clock circuit for generating non-overlapping pulses
KR880008336A (ko) 반도체 집적회로 장치
JP3698550B2 (ja) ブースト回路及びこれを用いた半導体装置
KR960706219A (ko) 승압회로(Boosting Circuit)
KR960019303A (ko) 반도체 메모리장치의 비중첩신호 발생회로
JP2963047B2 (ja) ほぼ一定の電圧レベルを有するパルス電圧を供給する電圧発生器
JPH09294367A (ja) 電圧供給回路
KR960015904A (ko) 반도체 집적장치의 내부전압 승압회로
KR0174767B1 (ko) 승압 전위 발생 기능을 갖는 반도체 기억장치
KR940020670A (ko) 캐패시터와 저항기로 구성된 필터 회로(filter circuit including resistor and capacitor)
KR970029837A (ko) 승압회로를 갖는 기억장치 및 승압회로 제어방법
KR950012459A (ko) 다(多)비트 출력 메모리 회로용 출력 회로
KR960019978A (ko) 펄스 발생기
KR0143035B1 (ko) 챠지 펌프회로
JPH05336736A (ja) 半導体集積回路の内部電圧発生装置
KR20000038211A (ko) 전력 온 리셋 신호 발생 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120629

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee