KR20240000472A - 표면 처리 방법, 드라이 에칭 방법, 클리닝 방법, 반도체 디바이스의 제조 방법 및 에칭 장치 - Google Patents

표면 처리 방법, 드라이 에칭 방법, 클리닝 방법, 반도체 디바이스의 제조 방법 및 에칭 장치 Download PDF

Info

Publication number
KR20240000472A
KR20240000472A KR1020237034950A KR20237034950A KR20240000472A KR 20240000472 A KR20240000472 A KR 20240000472A KR 1020237034950 A KR1020237034950 A KR 1020237034950A KR 20237034950 A KR20237034950 A KR 20237034950A KR 20240000472 A KR20240000472 A KR 20240000472A
Authority
KR
South Korea
Prior art keywords
etching
film
diketone
gas
nitride
Prior art date
Application number
KR1020237034950A
Other languages
English (en)
Inventor
히카루 기타야마
구니히로 야마우치
아키오우 기쿠치
Original Assignee
샌트랄 글래스 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샌트랄 글래스 컴퍼니 리미티드 filed Critical 샌트랄 글래스 컴퍼니 리미티드
Publication of KR20240000472A publication Critical patent/KR20240000472A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 개시의 목적은, 금속 질화물을 플라즈마리스에 의해, 또한 저온에서 제거하는 것이 가능한 가스 조성물에 의한 표면 처리 방법을 제공하는 것이다. 본 개시는, 피처리체의 표면에 β-디케톤 및 NO2를 접촉시키는 것을 특징으로 하는 표면 처리 방법이다.

Description

표면 처리 방법, 드라이 에칭 방법, 클리닝 방법, 반도체 디바이스의 제조 방법 및 에칭 장치
본 개시는 표면 처리 방법, 드라이 에칭 방법, 클리닝 방법, 반도체 디바이스의 제조 방법 및 에칭 장치에 관한 것이다.
III-V족 화합물 반도체인 GaN이나 AlGaN은 전자이동도가 높고, 절연 파괴 전계 강도도 높기 때문에, 고전자이동도 트랜지스터(HEMT)에의 적용이 기대되고 있다. GaN 등을 이용하여 HEMT를 제조할 때에는, GaN을 일부 남겨 에칭(리세스 에칭)할 필요가 있지만, GaN은 화학적으로 매우 안정적이고, 실온에서의 약액에 의한 에칭이 곤란하다.
특허문헌 1에서는, AlGaN 등의 질화물 반도체에 대하여 HCl 또는 Cl2를 이용한 플라즈마 에칭을 행하면 변질층(조성 변화층)이 형성되고, 이 변질층을, 황산, 불산, 암모니아를 포함하는 수용액으로 제거하는 방법이 개시되어 있다.
특허문헌 2에서는, GaN 등의 질화물계 화합물 반도체를 HCl 또는 Cl2를 이용하여 400℃ 이상의 고온에서 처리함으로써, 조성 변화를 동반하지 않고 양호한 제어성으로 에칭하는 방법이 개시되어 있다.
일본 공개특허 특개2018-60854호 공보 일본 공개특허 특개평9-33916호 공보
이와 같이 질화물 반도체를 에칭하는 기술이 개발되고 있지만, 공정이 복잡한 점, 에칭 온도가 높은 점에 관하여 개량이 요망되고 있다.
특허문헌 1에 기재된 발명에서는, 플라즈마 에칭에 의해 생기는 변질층의 제거를 웨트 에칭으로 행할 필요가 있어, 공정이 많고, 시간이나 비용의 면에서도 검토의 여지가 있다. 또, 반도체 디바이스 기판에 플라즈마 가스를 접촉시키면, 플라즈마 가스에 기인하는 전기적 데미지를 기판에 주게 되어 버릴 우려가 있기 때문에, 플라즈마리스에 의해 에칭할 수 있는 방법이 요망되고 있다.
특허문헌 2에 기재된 발명에서는, 에칭 온도가 400℃ 이상의 고온이고, 반도체에의 데미지가 크기 때문에, 400℃ 미만, 보다 바람직하게는 350℃ 이하의 저온에서 질화물 반도체를 에칭할 수 있는 방법이 요망되고 있다.
본 개시는, 상기한 과제에 비추어, 금속 질화물을 플라즈마리스에 의해, 또한 저온에서 제거하는 것이 가능한 가스 조성물에 의한 표면 처리 방법을 제공하는 것을 목적으로 한다. 또한, 본 개시는, 상기 표면 처리 방법을 이용한 드라이 에칭 방법, 클리닝 방법 등을 제공하는 것을 목적으로 한다.
본 발명자들은, 예의 검토한 결과, β-디케톤 및 NO2를 이용함으로써, GaN, AlGaN 등의 질화물을 저온에서 또한, 높은 속도로 제거할 수 있는 것을 발견하고, 본 개시를 완성시키기에 이르렀다.
구체적으로는, 본 개시의 표면 처리 방법은, 피처리체의 표면에 β-디케톤 및 NO2를 접촉시키는 것을 특징으로 한다.
본 개시의 드라이 에칭 방법은, 피처리체의 표면에 형성된 금속의 질화물을 포함하는 피에칭막에, β-디케톤 및 NO2를 접촉시켜, 플라즈마 상태를 동반하지 않고 에칭하는 것을 특징으로 한다.
본 개시의 클리닝 방법은, 기판 처리 장치의 처리 용기 내의, 당해 처리 용기의 표면에 퇴적된 부착물에 대하여 β-디케톤 및 NO2를 접촉시킴으로써, 당해 부착물을 제거하는 것을 특징으로 한다.
본 개시의 반도체 디바이스의 제조 방법은, 기판 상의 금속의 질화물을 포함하는 피에칭막에 β-디케톤 및 NO2를 반응시켜, 플라즈마 상태를 동반하지 않고 에칭하는 공정을 구비하는 것을 특징으로 한다.
본 개시의 에칭 장치는, 가열 가능한 처리 용기 내에 마련되고, 금속의 질화물을 포함하는 피에칭막이 표면에 형성된 피처리체를 탑재하는 탑재부와,
β-디케톤을 상기 처리 용기 내에 공급하는 β-디케톤 공급부와,
NO2를 상기 처리 용기 내에 공급하는 NO2 공급부를 구비하는 것을 특징으로 한다.
본 개시에 의하면, 금속 질화물 막을 플라즈마리스에 의해, 또한 저온에서 제거하는 것이 가능한 가스 조성물에 의한 표면 처리 방법을 제공할 수 있다.
도 1은 본 개시의 일 실시 형태에 관련된 에칭 장치를 모식적으로 나타내는 개략도이다.
이하, 본 개시의 실시 형태에 대하여 구체적으로 설명한다.
그러나, 본 개시는, 이하의 실시 형태에 한정되는 것은 아니며, 본 개시의 요지를 변경하지 않는 범위에 있어서 적절히 변경하여 적용할 수 있다.
[표면 처리 방법]
본 개시의 표면 처리 방법은, 피처리체의 표면에 β-디케톤 및 NO2를 접촉시키는 것을 특징으로 한다.
HFAc 등의 β-디케톤을 이용한 제13족 금속의 질화물의 에칭 기술의 메커니즘에 대해서는 명확하지는 않지만, 첨가 가스에 의해 질화물의 표면에 산화층을 형성시킨 후, 산화층이 β-디케톤과 반응함으로써 에칭되고 있는 것이라고 추찰된다. 따라서, 질화물을 산화할 수 있다면, 에칭이 진행된다고 생각되지만, 본 발명자들이 실험을 시도해 본 바, 산화층을 형성 가능한 O2를 β-디케톤과 함께 이용한 경우, 에칭에 따라 피에칭막의 N 함유율이 저하되어 버린다는 문제가 있었다. 에칭 전후에 조성 변화가 없는 에칭 방법을 더 예의 검토한 바, 본 발명자들은, β-디케톤 및 NO2를 이용하여 에칭하는 기술을 발견하였다.
본 개시의 표면 처리 방법은, 피처리체의 표면에 존재하는 재료를 피처리체의 표면으로부터 제거하기 위한 방법으로서 적절하다.
상기 재료로서는 금속의 질화물이 바람직하다. 상기 금속의 질화물은, 제13족의 금속의 질화물인 것이 바람직하다. 상기 금속의 질화물은, Al(알루미늄), Ga(갈륨), In(인듐) 및 Tl(탈륨)의 질화물(알루미늄 질화물, 갈륨 질화물, 인듐 질화물, 탈륨 질화물)로 이루어지는 군으로부터 선택되는 적어도 1종인 것이 보다 바람직하다. 상기 재료는, 상기한 금속의 질화물이어도 되고, 상기 금속의 질화물을 2종 이상 포함하는 합금 또는 합금의 질화물이어도 된다. 제13족의 금속은, Al, Ga, 및 In으로 이루어지는 군으로부터 선택되는 적어도 1종인 것이 더 바람직하다. 상기 재료의 구체예로서는, 예를 들면, GaN, AlGaN, InN, InGaN, AlN, InAlN 등을 들 수 있다.
β-디케톤의 종류는, 특별히 한정되지 않지만, 예를 들면, 헥사플루오로아세틸아세톤(HFAc, 1,1,1,5,5,5-헥사플루오로-2,4-펜탄디온), 트리플루오로아세틸아세톤(1,1,1-트리플루오로-2,4-펜탄디온), 아세틸아세톤(2,4-펜탄디온) 등을 들 수 있다. β-디케톤으로서, 1종의 화합물을 이용해도 되고, 2종 이상의 화합물을 이용해도 된다.
β-디케톤 및 NO2는, 동시에 피처리체의 표면에 접촉시켜도 되고, β-디케톤과 NO2를 따로 피처리체의 표면에 접촉시켜도 된다.
본 개시의 표면 처리 방법에서는, β-디케톤 및 NO2를 이용하지만, O2, NO, CO, CO2, H2O, H2O2 및 알코올로 이루어지는 군으로부터 선택되는 적어도 1종의 첨가 가스를 더 이용해도 된다. 본 개시의 표면 처리 방법에서 이용하는 β-디케톤 및 NO2와 첨가 가스와의 조합으로서는, 예를 들면, β-디케톤 및 NO2와 NO, β-디케톤 및 NO2와 NO 및 O2의 조합 등을 들 수 있다.
본 개시의 표면 처리 방법에서는, β-디케톤과 NO2 외에, N2, Ar, He, Ne 및 Kr로 이루어지는 군으로부터 선택되는 적어도 1종의 불활성 가스를 더 이용해도 된다. 또, 알코올로서는 메탄올, 에탄올, 프로판올, 이소프로필알코올 등을 사용할 수 있다.
피처리체로서는 반도체 디바이스 기판, 기판 처리 장치의 처리 용기 등을 들 수 있다. 예를 들면 피처리체가 반도체 디바이스 기판인 경우, 피처리체의 표면에 존재하는 재료란 피에칭막 등이다. 또, 예를 들면 피처리체가 기판 처리 장치의 처리 용기인 경우, 피처리체의 표면에 존재하는 재료란, 피에칭막의 에칭에 의해 처리 용기의 내측 표면에 퇴적된 부착물 등이다.
본 개시의 표면 처리 방법에서는, 플라즈마 상태인 β-디케톤 및 NO2를 피처리체의 표면에 접촉시켜도 되고, 플라즈마 상태를 동반하지 않고 β-디케톤 및 NO2를 피처리체의 표면에 접촉시켜도 되지만, 플라즈마 상태를 동반하지 않고 피처리체의 표면에 β-디케톤 및 NO2를 접촉시키는 것이 바람직하다. 피처리체가 반도체 디바이스 기판인 경우, 플라즈마 가스를 접촉시키면, 플라즈마 가스에 기인하는 전기적 데미지를 기판에 주게 되어 버릴 우려가 있기 때문이다.
피처리체의 표면에 β-디케톤과 NO2를 접촉시킬 때의 피처리체의 표면 온도는 특별히 한정되지 않고, 예를 들면 250℃ 이상, 400℃ 이하이다. 피처리체의 온도는, 실질적으로 피처리체의 표면에 존재하는 재료의 온도와 동등하다. 가열한 상태의 당해 재료에 β-디케톤 및 NO2를 접촉시키면, 가스와 상기 금속의 질화물이 반응하여, 당해 재료의 표면에 착체를 생성한다. 이 착체는 증기압이 높기 때문에, 착체가 기화됨으로써 당해 재료를 제거할 수 있다.
[드라이 에칭 방법]
상술한 본 개시의 표면 처리 방법은, 피처리체의 표면에 형성된 GaN 막 등에 소정의 패턴을 형성하기 위한 드라이 에칭 방법으로서 사용 가능하다.
본 개시의 드라이 에칭 방법은, 피처리체의 표면에 형성된 금속의 질화물을 포함하는 피에칭막에, β-디케톤 및 NO2를 접촉시켜, 플라즈마 상태를 동반하지 않고 에칭하는 것을 특징으로 한다.
피에칭막에 포함되는 금속의 질화물은, 표면 처리 방법에 대하여 상술한 것을 들 수 있다. 상기의 피에칭막은, 상기한 제13족의 금속을 1종 포함하는 질화물 막이어도 되고, 상기 제13족의 금속을 2종 이상 포함하는 합금의 질화물 막이어도 된다.
상기 피에칭막은, Ga, Al 및 In으로 이루어지는 군으로부터 선택되는 적어도 1종의 제13족의 금속의 질화물인 것이 바람직하다. 상기 피에칭막은, 갈륨 질화물 막, 알루미늄 질화물 막, 인듐 질화물 막, 알루미늄갈륨 질화물 막 및 인듐갈륨 질화물 막으로 이루어지는 군으로부터 선택되는 적어도 1종의 막인 것이 바람직하다.
본 개시의 드라이 에칭 방법에 의하면, 온도가 400℃ 이하, 나아가서는 350℃ 이하이더라도, 금속의 질화물을 포함하는 난(難)에칭성의 피에칭막을, 플라즈마 상태를 동반하지 않고 에칭하는 것이 가능한 드라이 에칭 방법을 제공할 수 있다.
β-디케톤의 일종인 헥사플루오로아세틸아세톤(이하, HFAc라고도 함)의 분해 온도는 375℃이기 때문에, 에칭 온도가 400℃를 초과하는 온도인 경우, HFAc의 분해가 일어나고, 에칭 대상인 피에칭막 상에 탄소 성분이 퇴적되어, 그 후의 프로세스에 있어서, 문제점이 발생하는 것이 충분히 상정된다.
한편, 본 개시의 드라이 에칭 방법에서는, β-디케톤 및 NO2를 이용함으로써, 에칭 온도를 350℃ 이하까지 저하시킬 수 있기 때문에, β-디케톤의 분해에 의한 탄소막의 형성을 억제할 수 있다.
본 개시의 드라이 에칭 방법에 있어서, 피처리체로서는 실리콘 기판, 화합물 반도체 기판, 석영 기판, 유리 기판 등을 들 수 있다. 피처리체의 표면에는, 금속의 질화물을 포함하는 피에칭막 이외에, 실리콘 막, 실리콘 산화물 막, 실리콘 질화물 막, 상기 금속 이외의 금속 배선막 등이 형성되어 있어도 된다. 피처리체는, 예를 들면 후술의 에칭 장치의 탑재부에 탑재되고, 탑재부를 가열함으로써, 피처리체, 및, 피처리체의 표면에 형성된 금속의 질화물을 포함하는 피에칭막이 가열된다.
피처리체 표면에의 피에칭막의 형성 방법은 특별히 한정되지 않지만, 예를 들면, 화학적 기상성장(CVD)법이나, 스퍼터링법을 들 수 있다. 또, 상기 금속의 질화물을 포함하는 피에칭막의 두께도 특별히 한정되지 않지만, 예를 들면, 0.1 ㎚ 이상 1 ㎛ 이하의 두께로 할 수 있다.
[제 1 드라이 에칭 방법]
먼저, 본 개시의 드라이 에칭 방법으로서, 상기 β-디케톤 및 NO2를 포함하는 에칭 가스 A를 상기 피에칭막과 접촉시키는 제 1 드라이 에칭 방법에 대하여 설명한다.
피처리체의 온도는, 실질적으로 상기 피에칭막의 온도와 동등하다. 가열한 상태의 상기 피에칭막에 β-디케톤과 NO2를 포함하는 에칭 가스 A를 접촉시키면, β-디케톤과 NO2와 금속의 질화물이 반응하여, 상기 피에칭막 상에 착체를 생성한다. 이 착체는 증기압이 높기 때문에, 착체가 기화됨으로써 피에칭막을 에칭할 수 있다.
에칭 가스 A 중에 포함되는 β-디케톤은, 상술의 표면 처리 방법에서 이용하는 β-디케톤과 동일한 것을 들 수 있다.
에칭 가스 A 중에 포함되는 β-디케톤과 NO2의 체적비는, β-디케톤:NO2＝10:0.1 이상 100 이하인 것이 바람직하고, β-디케톤:NO2＝10:0.01 이상 10 이하인 것이 보다 바람직하고, β-디케톤:NO2＝10:0.1 이상 10 이하인 것이 더 바람직하다. 에칭 가스 A 중에 β-디케톤의 비율이 너무 적으면, 에칭 속도가 저하되는 경향이 있고, 너무 많으면 에칭 가스가 너무 고가가 되어 버린다. 또, 에칭 가스 중의 NO2가 너무 적어도 너무 많아도 에칭이 진행되기 어려워져 버린다.
상기 에칭 가스 A는, β-디케톤과 NO2만으로 이루어져 있어도 되지만, O2, NO, N2O, CO, CO2, H2O, H2O2 및 알코올로 이루어지는 군으로부터 선택되는 적어도 1종의 첨가 가스를 더 포함해도 되고, N2, Ar, He, Ne 및 Kr로 이루어지는 군으로부터 선택되는 적어도 1종의 불활성 가스를 더 포함해도 된다. 또, 알코올로서는 메탄올, 에탄올, 프로판올, 이소프로필알코올 등을 사용할 수 있다.
첨가 가스를 이용하는 경우, 첨가 가스의 합계의 함유율은, β-디케톤, NO2, 상기 첨가 가스, 상기 불활성 가스의 합계를 100 체적%로 하여, 10 체적% 이상 90 체적% 이하로 할 수 있다.
에칭 가스 A가 불활성 가스를 포함하는 경우, 에칭 가스 A 중에 포함되는 불활성 가스의 함유율은, 1 체적% 이상 90 체적% 이하인 것이 바람직하고, 10 체적% 이상 80 체적% 이하인 것이 보다 바람직하고, 30 체적% 이상 50 체적% 이하인 것이 더 바람직하다.
[제 2 드라이 에칭 방법]
다음으로, 본 개시의 드라이 에칭 방법으로서, NO2를 포함하는 에칭 가스 B를 피에칭막과 접촉시키는 제 1 에칭 공정과, β-디케톤을 포함하는 에칭 가스 C를 피에칭막과 접촉시키는 제 2 에칭 공정을 구비하는 제 2 드라이 에칭 방법에 대하여 설명한다.
본 개시의 제 2 드라이 에칭 방법에 있어서, 피처리체로서는, 제 1 드라이 에칭 방법의 경우와 마찬가지로, 실리콘 기판, 화합물 반도체 기판, 석영 기판, 유리 기판을 들 수 있다. 피처리체의 표면에는, 상기한 금속의 질화물의 막 이외에, 실리콘 막, 실리콘 산화물 막, 실리콘 질화물 막, 상기 금속 이외의 금속 배선막 등이 형성되어 있어도 된다. 피처리체는 탑재부에 탑재되어 탑재부를 가열함으로써 피처리체 및 피처리체의 표면에 형성된 금속의 질화물을 포함하는 피에칭막이 가열된다.
피처리체의 온도는, 실질적으로 상기 피에칭막의 온도와 동등하다. 가열한 상태의 상기 피에칭막에, 제 1 에칭 공정으로서, NO2를 포함하는 에칭 가스 B를 접촉시키면, 피에칭막의 표면에 NO2가 흡착된다. 그 후, 제 2 에칭 공정으로서, β-디케톤을 포함하는 에칭 가스 C를 상기 피에칭막과 접촉시키면, 표면에 NO2가 흡착된 금속의 질화물과, β-디케톤이 반응하여, 제 1 드라이 에칭 방법의 경우와 마찬가지로, 피에칭막 상에 착체가 생성된다. 이 착체는 증기압이 높기 때문에, 착체가 기화됨으로써 상기 금속의 질화물을 포함하는 피에칭막을 에칭할 수 있다.
본 개시의 제 2 드라이 에칭 방법에서는, 피에칭막을 반복하여 에칭하기 위하여, 상기 공정을 복수 회 반복해도 된다. 1 사이클의 에칭 공정에 있어서, 일정 두께 에칭하는 것이 가능하므로, 사이클 수를 특정함으로써, 정밀하게 원하는 두께의 층을 에칭할 수 있다.
β-디케톤으로서는, 상기의 표면 처리 방법에서의 경우와 마찬가지의 것을 이용할 수 있다.
상기 에칭 가스 C는, β-디케톤만으로 이루어져 있어도 되고, 에칭 가스 B는 NO2만으로 이루어져 있어도 되지만, 에칭 가스 B 및 에칭 가스 C는, O2, NO, N2O, CO, CO2, H2O, H2O2 및 알코올로 이루어지는 군으로부터 선택되는 적어도 1종의 첨가 가스를 더 포함해도 된다. 에칭 가스 B 및 에칭 가스 C는, N2, Ar, He, Ne 및 Kr로 이루어지는 군으로부터 선택되는 적어도 1종의 불활성 가스를 더 포함해도 된다. 또, 알코올로서는 메탄올, 에탄올, 프로판올, 이소프로필알코올 등을 사용할 수 있다.
에칭 가스 B가 첨가 가스를 포함하는 경우, 에칭 가스 B 중에 포함되는 첨가 가스의 합계의 함유율은, NO2, 상기 첨가 가스, 상기 불활성 가스의 합계를 100 체적%로 하여, 10 체적% 이상 90 체적% 이하로 할 수 있다.
또, 에칭 가스 C가 첨가 가스를 포함하는 경우, 에칭 가스 C 중에 포함되는 첨가 가스의 합계의 함유율은, NO2, 상기 첨가 가스, 상기 불활성 가스의 합계를 100 체적%로 하여, 10 체적% 이상 90 체적% 이하로 할 수 있다.
에칭 가스 B 및 에칭 가스 C가 불활성 가스를 포함하는 경우, 에칭 가스 B 및 에칭 가스 C에 포함되는 불활성 가스의 함유율은, 1 체적% 이상 90 체적% 이하인 것이 바람직하고, 10 체적% 이상 80 체적% 이하인 것이 보다 바람직하고, 30 체적% 이상 50 체적% 이하인 것이 더 바람직하다.
[에칭 장치]
본 개시의 드라이 에칭 방법은, 예를 들면, 하기의 에칭 장치를 사용함으로써 실현할 수 있다. 이와 같은 에칭 장치도 본 개시 중 하나이다.
본 개시의 에칭 장치는, 가열 가능한 처리 용기 내에 마련되고, 금속의 질화물을 포함하는 피에칭막이 표면에 형성된 피처리체를 탑재하는 탑재부와, β-디케톤을 상기 처리 용기 내에 공급하는 β-디케톤 공급부와, NO2 가스를 상기 처리 용기 내에 공급하는 NO2 가스 공급부를 구비하는 것을 특징으로 한다. 본 개시의 에칭 장치는, 불활성 가스를 상기 처리 용기 내에 공급하는 불활성 가스 공급부를, 더 구비하고 있어도 된다.
도 1은 본 개시의 일 실시 형태에 관련된 에칭 장치를 모식적으로 나타내는 개략도이다.
도 1에 나타내는 에칭 장치(100)는, 금속의 질화물이 표면에 형성된 피처리체(10)를 배치하는 처리 용기(110)와, 처리 용기(110)에 접속하여 기체의 β-디케톤을 공급하는 β-디케톤 공급부(140)와, 기체의 NO2를 공급하는 NO2 가스 공급부(150)와, 불활성 가스를 공급하는 불활성 가스 공급부(160)와, 처리 용기(110)를 가열하는 가열 수단(170)을 구비한다. 또한, 에칭 장치(100)는, 불활성 가스 공급부(160)를 구비하고 있지 않아도 된다.
또한 에칭 장치(100)는, 도시하지 않은 제어부를 구비하고 있다. 이 제어부는, 예를 들면 컴퓨터로 이루어지며, 프로그램, 메모리, CPU를 구비하고 있다. 프로그램은, 제 1 에칭 방법 또는 제 2 에칭 방법에 있어서의 일련의 동작을 실시하도록 스텝군(群)이 포함되어 있고, 프로그램에 따라서, 피처리체(10)의 온도의 조정, 각 공급부의 밸브의 개폐, 각 가스의 유량의 조정, 처리 용기(110) 내의 압력의 조정 등을 행한다. 이 프로그램은, 컴퓨터 기억 매체, 예를 들면 컴팩트 디스크, 하드 디스크, 광자기 디스크, 메모리 카드 등에 수납되어 제어부에 인스톨된다.
처리 용기(110)는, 피처리체(10)를 탑재하기 위한 탑재부(111)를 구비한다. 처리 용기(110)는, 사용하는 β-디케톤에 대한 내성이 있고, 소정의 압력으로 감압할 수 있는 것이라면 특별히 한정되는 것은 아니지만, 통상, 반도체의 에칭 장치에 구비된 일반적인 처리 용기 등이 적용된다. 또, 에칭 가스를 공급하는 공급관이나 그 외의 배관 등도 β-디케톤에 대한 내성이 있는 것이라면 특별히 한정되는 것은 아니며 일반적인 것을 사용할 수 있다.
β-디케톤 공급부(140)는, 밸브(V1 및 V2)와 유량 조정 수단(MFC1)에 의해 공급량을 조정하여, β-디케톤을 배관(141 및 142)으로부터 배관(121)으로 공급한다.
NO2 가스 공급부(150)는, 밸브(V3 및 V4)와 유량 조정 수단(MFC2)에 의해 공급량을 조정하여, NO2를 배관(151 및 152)으로부터 배관(121)으로 공급한다.
불활성 가스 공급부(160)는, 밸브(V5 및 V6)와 유량 조정 수단(MFC3)에 의해 공급량을 조정하여, 불활성 가스를 배관(161 및 162)으로부터 배관(121)으로 공급한다.
처리 용기(110)의 외부에는, 처리 용기(110)를 가열하는 가열 수단(170)이 배치된다. 또, 탑재부(111)의 내부에는, 제 2 가열 수단으로서, 히터(도시 생략)를 구비해도 된다. 또한, 복수의 탑재부를 처리 용기(110)에 배치하는 경우는, 탑재부마다 히터를 구비함으로써, 각각의 탑재부 상의 피처리체의 온도를 개별적으로 소정의 온도로 설정할 수 있다.
처리 용기(110)의 일방(一方)에는, 반응 후의 가스를 배출하기 위한 가스 배출 수단이 배치된다. 가스 배출 수단의 진공 펌프(173)에 의해, 배관(171)을 통하여 처리 용기(110)로부터 반응 후의 가스가 배출된다. 반응 후의 가스는, 배관(171)과 배관(172)과의 사이에 배치된 액체 질소 트랩(174)에 의해 회수된다. 배관(171 및 172)에는, 밸브(V7 및 V8)를 배치하여, 압력을 조정할 수 있다. 또, 도 1 중, PI1 및 PI2는 압력계이며, 그 지시값을 기초로, 제어부가 각 유량 조정 수단 및 각 밸브를 제어할 수 있다.
이 에칭 장치(100)를 예로 하여, 구체적으로 에칭 방법을 설명한다.
[상기 에칭 장치를 이용한 제 1 드라이 에칭 방법]
본 개시의 제 1 드라이 에칭 방법에서는, β-디케톤 및 NO2를 포함하는 에칭 가스 A를 피에칭막과 접촉시킨다.
제 1 드라이 에칭 방법에서는, 먼저, 금속의 질화물을 포함하는 피에칭막이 형성된 피처리체(10)를 처리 용기(110) 내에 배치한다. 다음으로, 진공 펌프(173)에 의해, 처리 용기(110), 배관(121), 배관(141 및 142), 배관(151 및 152), 배관(161 및 162), 액체 질소 트랩(174), 배관(171 및 172)의 내부를 소정의 압력까지 진공배기 후, 가열 수단(170)에 의해, 피처리체(10)를 가열한다.
피처리체(10)가 소정의 온도에 도달하면, β-디케톤 공급부(140)와 NO2 가스 공급부(150)로부터 β-디케톤과 NO2 가스를 소정의 유량으로 배관(121)에 공급한다. 또한, 불활성 가스 공급부(160)로부터 불활성 가스를 소정의 유량으로 배관(121)에 공급해도 된다.
β-디케톤과 NO2는 소정의 조성으로 혼합되고, 처리 용기(110)에 공급된다. 혼합된 에칭 가스를 처리 용기(110) 내에 도입하면서, 처리 용기(110) 내를 소정의 압력으로 제어한다. 소정의 시간, 에칭 가스와 금속의 질화물을 포함하는 피에칭막을 반응시킴으로써, 착체를 형성시키고, 에칭을 행한다. 이 에칭 방법에서는, 플라즈마 상태를 동반하지 않는 플라즈마리스에 의해 에칭 가능하고, 에칭시, 플라즈마 등으로의 에칭 가스의 여기(勵起)는 불필요하다. 에칭 가스의 유량은, 처리 용기의 용적과 압력 등에 기초하여 적절히 설정할 수 있다.
또한, 플라즈마 상태를 동반하는 에칭이란, 반응 장치의 내부에, 예를 들면, 0.01∼1.33 ㎪ 정도의 가스 등을 넣고, 외측의 코일 혹은 대향 전극에 고주파 전력을 부여하여 반응 장치 중에 저온의 가스 플라즈마를 발생시키고, 그 안에 생기는 이온이나 라디칼 등 활성 화학종에 의해 에칭을 행하는 것을 말한다.
본 개시의 드라이 에칭 방법에서는, 가스를, 플라즈마 상태를 동반하지 않고 접촉시키고, 상기한 가스 플라즈마를 발생시키지 않고, 드라이 에칭을 행한다.
에칭 공정이 종료된 후, 가열 수단(170)에 의한 가열을 정지하여 강온(降溫)함과 함께, 진공 펌프(173)를 정지하고, 불활성 가스에 의해 치환하여 진공을 개방한다. 이상과 같이, 상기 에칭 장치를 이용한 제 1 드라이 에칭 방법에 의해, 금속의 질화물을 포함하는 피에칭막의 에칭을 행할 수 있다.
(제 1 드라이 에칭 방법에 있어서의 에칭 조건)
본 개시의 제 1 드라이 에칭 방법에 있어서, 에칭 가스 A를 상기 피에칭막과 접촉시킬 때의 피에칭막의 온도는, 착체가 기화 가능한 온도이면 되며, 특히, 제거 대상의 피에칭막의 온도가, 250℃ 이상 400℃ 이하인 것이 바람직하고, 275℃ 이상 375℃ 이하인 것이 보다 바람직하고, 275℃ 이상 350℃ 이하인 것이 보다 바람직하고, 300℃ 이상 350℃ 이하인 것이 보다 바람직하다.
또, 피에칭막에, 상기 에칭 가스 A를 접촉시킬 때, 상기 피에칭막이 형성된 피처리체가 놓여지는 처리 용기 내의 압력은, 특별히 한정되지 않지만, 통상, 0.1 ㎪ 이상 101.3 ㎪ 이하의 압력 범위이다.
충분한 에칭 속도를 얻는 관점에서, 에칭 공정에 있어서의 처리 용기 내의 압력은, 20 Torr 이상 300 Torr 이하(2.67 ㎪ 이상 39.9 ㎪ 이하)인 것이 바람직하고, 20 Torr 이상 200 Torr 이하(2.67 ㎪ 이상 26.7 ㎪ 이하)인 것이 보다 바람직하고, 20 Torr 이상 100 Torr 이하(2.67 ㎪ 이상 13.3 ㎪ 이하)인 것이 더 바람직하다.
에칭 공정의 처리 시간은, 특별히 한정되지 않지만, 반도체 디바이스 제조 프로세스의 효율을 고려하면, 60분 이내인 것이 바람직하다. 여기에서, 에칭 공정의 처리 시간이란, 피처리체가 설치되어 있는 처리 용기 내에 에칭 가스를 도입하고, 그 후, 에칭 처리를 끝내기 위하여 처리 용기 내의 에칭 가스를 진공 펌프 등에 의해 배기할 때까지의 시간을 가리킨다.
[상기 에칭 장치를 이용한 제 2 드라이 에칭 방법]
본 개시의 제 2 드라이 에칭 방법에서는, NO2를 포함하는 에칭 가스 B를 피에칭막과 접촉시키는 제 1 에칭 공정과, β-디케톤을 포함하는 에칭 가스 C를 피에칭막과 접촉시키는 제 2 에칭 공정을 구비한다.
제 2 드라이 에칭 방법에서는, 먼저, 금속의 질화물을 포함하는 피에칭막이 형성된 피처리체(10)를 처리 용기(110) 내에 배치한다. 다음으로, 진공 펌프(173)에 의해, 처리 용기(110), 배관(121), 배관(141 및 142), 배관(151 및 152), 배관(161 및 162), 액체 질소 트랩(174), 배관(171 및 172)의 내부를 소정의 압력까지 진공배기 후, 가열 수단(170)에 의해, 피처리체(10)를 가열한다.
피처리체(10)가 소정의 온도에 도달하면, 최초로, NO2 가스 공급부(150)로부터 NO2 가스를 소정의 유량으로 배관(121)에 공급한다. 또한, 불활성 가스 공급부(160)로부터 불활성 가스를 소정의 유량으로 배관(121)에 공급해도 된다. NO2 가스 또는 NO2 가스와 불활성 가스를 처리 용기(110) 내에 도입하면서, 처리 용기(110) 내를 소정의 압력으로 제어한다. 소정의 시간, NO2 가스를 처리 용기(110) 내에 도입함으로써, NO2를 피에칭막에 흡착시킨다.
NO2 가스를 포함하는 가스를 진공배기한 후, β-디케톤 공급부(140)로부터 β-디케톤 가스를 소정의 유량으로 배관(121)에 공급한다. 또한, 불활성 가스 공급부(160)로부터 불활성 가스를 소정의 유량으로 배관(121)에 공급해도 된다. β-디케톤 가스 또는 β-디케톤 가스와 불활성 가스를 처리 용기(110) 내에 도입하면서, 처리 용기(110) 내를 소정의 압력으로 제어한다. 소정의 시간, β-디케톤 가스를 처리 용기(110) 내에 도입함으로써, 피에칭막에 먼저 흡착한 NO2와 β-디케톤이 반응하여 착체를 형성하고, 또, 상기 착체가 상기 피에칭막과 반응하여, 상기 피에칭막을 에칭할 수 있다.
본 개시의 제 2 드라이 에칭 방법에서는, NO2 가스를 처리 용기(110) 내에 도입하는 제 1 에칭 공정과 β-디케톤을 처리 용기(110) 내에 도입하는 제 2 에칭 공정을 1 사이클로 하는 공정을 복수 사이클 반복하여 행할 수 있다.
본 개시의 제 2 드라이 에칭 방법에서는, 1 사이클의 에칭 조건을 소정의 조건으로 설정함으로써, 1 사이클로 에칭할 수 있는 피에칭막의 두께를 컨트롤할 수 있으므로, 1 사이클로 에칭할 수 있는 피에칭막의 두께를 얇게 설정함으로써, 정밀하게 에칭하는 두께를 컨트롤할 수 있다.
또한, 제 2 드라이 에칭 방법에서도, 플라즈마 상태를 동반하지 않는 플라즈마리스에 의해 에칭 가능하고, 에칭시, 플라즈마 등으로의 에칭 가스의 여기는 불필요하다. NO2와 β-디케톤과의 유량은, 처리 용기의 용적과 압력 등에 기초하여 적절히 설정할 수 있다.
이와 같이, 상기 에칭 장치를 이용한 본 개시의 제 2 드라이 에칭 방법에서는, 가스를, 플라즈마 상태를 동반하지 않고 접촉시킬 수 있고, 상기한 가스 플라즈마를 발생시키지 않고, 드라이 에칭을 행할 수 있다.
에칭 공정이 종료된 후, 가열 수단(170)에 의한 가열을 정지하여 강온함과 함께, 진공 펌프(173)를 정지하고, 불활성 가스에 의해 치환하여 진공을 개방한다. 이상에 의해, 금속의 질화물을 포함하는 피에칭막의 에칭을 행할 수 있다.
(제 2 드라이 에칭 방법에 있어서의 에칭 조건)
본 개시의 제 2 드라이 에칭 방법에 있어서, 제 1 에칭 공정 및 제 2 에칭 공정을 행할 때의 피에칭막의 온도는, 착체가 기화 가능한 온도이면 되며, 특히, 제거 대상의 피에칭막의 온도가, 250℃ 이상 400℃ 이하인 것이 보다 바람직하고, 275℃ 이상 375℃ 이하인 것이 보다 바람직하고, 275℃ 이상 350℃ 이하인 것이 보다 바람직하고, 300℃ 이상 350℃ 이하인 것이 보다 바람직하다. 제 1 에칭 공정과 제 2 에칭 공정에 있어서의 피에칭막의 온도는, 동일한 것이 바람직하다.
또, 제 1 에칭 공정 및 제 2 에칭 공정에 있어서의 처리 용기 내의 압력은, 특별히 한정되지 않지만, 통상, 0.1 ㎪ 이상 101.3 ㎪ 이하의 압력 범위이다.
충분한 에칭 속도를 얻는 관점에서, 제 1 에칭 공정 및 제 2 에칭 공정에 있어서의 처리 용기 내의 압력은, 20 Torr 이상 300 Torr 이하(2.67 ㎪ 이상 39.9 ㎪ 이하)인 것이 바람직하고, 20 Torr 이상 200 Torr 이하(2.67 ㎪ 이상 26.7 ㎪ 이하)인 것이 보다 바람직하고, 20 Torr 이상 100 Torr 이하(2.67 ㎪ 이상 13.3 ㎪ 이하)인 것이 더 바람직하다. 제 2 에칭 공정에 있어서의 처리 용기 내의 압력은, 제 1 에칭 공정에 있어서의 처리 용기 내의 압력보다 높은 것이 바람직하다.
제 1 에칭 공정 및 제 2 에칭 공정에 있어서의 처리 시간은, 특별히 한정되지 않지만, 제 1 에칭 공정의 1 사이클에 있어서의 처리 시간은, 60분 이내인 것이 바람직하고, 제 2 에칭 공정의 1 사이클에 있어서의 처리 시간은, 60분 이내인 것이 바람직하다. 여기에서, 에칭 공정의 처리 시간이란, 피처리체가 설치되어 있는 처리 용기 내에 에칭 가스를 도입하고, 그 후, 에칭 처리를 끝내기 위하여 처리 용기 내의 에칭 가스를 진공 펌프 등에 의해 배기할 때까지의 시간을 가리킨다.
[반도체 디바이스의 제조 방법]
상술한 본 개시의 드라이 에칭 방법은, 반도체 디바이스의 질화갈륨 막이나 질화알루미늄갈륨 막에 소정의 패턴을 형성하기 위한 에칭 방법으로서 사용 가능하다. 본 개시의 드라이 에칭 방법을 이용하여 기판 상의 질화갈륨 막이나 질화알루미늄갈륨 막 등을 에칭함으로써, 반도체 디바이스를 값싸게 제조할 수 있다.
본 개시의 반도체 디바이스의 제조 방법은, 기판 상의 금속의 질화물을 포함하는 피에칭막에 β-디케톤 및 NO2를 반응시켜, 플라즈마 상태를 동반하지 않고 에칭하는 공정을 구비하는 것을 특징으로 한다.
상기 피에칭막에 β-디케톤 및 NO2를 반응시켜, 플라즈마 상태를 동반하지 않고 에칭하는 공정은, 상술한 본 개시의 드라이 에칭 방법에 의해 행할 수 있다.
[클리닝 방법]
상술한 본 개시의 표면 처리 방법은, 기판 처리 장치의 처리 용기 내의, 당해 처리 용기의 표면에 퇴적된 부착물을 제거하기 위한 클리닝 방법으로서 사용 가능하다. 본 개시의 클리닝 방법을 이용하여 처리 용기 내의 부착물을 제거함으로써, 질화갈륨이나 질화알루미늄갈륨 등의 화학적 안정성이 우수한 재료도 제거할 수 있다.
본 개시의 클리닝 방법은, 기판 처리 장치의 처리 용기 내의, 당해 처리 용기의 표면에 퇴적된 부착물에 대하여 β-디케톤 및 NO2를 접촉시킴으로써, 당해 부착물을 제거하는 것을 특징으로 한다.
상기 기판 처리 장치의 처리 용기 내의, 당해 처리 용기의 표면에 퇴적된 부착물에 대하여 β-디케톤 및 NO2를 접촉시키는 조건이나 순서, 부착물은, 상술한 표면 처리 방법에 있어서, 피처리체의 표면에 β-디케톤 및 NO2를 접촉시키는 조건이나 순서, 피처리체의 표면에 형성된 재료와 마찬가지이다.
본 개시의 클리닝 방법에서는, 플라즈마 상태인 β-디케톤 및 NO2를 당해 부착물에 접촉시켜도 되고, 플라즈마 상태를 동반하지 않고 β-디케톤 및 NO2를 당해 부착물에 접촉시켜도 된다. β-디케톤 및 NO2를 접촉시킬 때의 부착물의 온도는 특별히 한정되지 않고, 예를 들면 250℃ 이상, 400℃ 이하이다.
〔1〕 피처리체의 표면에 β-디케톤 및 NO2를 접촉시키는 것을 특징으로 하는 표면 처리 방법.
〔2〕 상기 β-디케톤 및 NO2를, 플라즈마 상태를 동반하지 않고 상기 피처리체의 표면에 접촉시키는, 상기 〔1〕에 기재된 표면 처리 방법.
〔3〕 상기 피처리체의 표면에 존재하는 금속의 질화물에 상기 β-디케톤 및 NO2를 접촉시키는, 상기 〔1〕 또는 〔2〕에 기재된 표면 처리 방법.
〔4〕 상기 금속의 질화물이, 제13족의 금속의 질화물인, 상기 〔3〕에 기재된 표면 처리 방법.
〔5〕 상기 제13족의 금속이, Al, Ga, 및 In으로 이루어지는 군으로부터 선택되는 적어도 1종인, 상기 〔4〕에 기재된 표면 처리 방법.
〔6〕 피처리체의 표면에 형성된 금속의 질화물을 포함하는 피에칭막에, β-디케톤 및 NO2를 접촉시켜, 플라즈마 상태를 동반하지 않고 에칭하는 것을 특징으로 하는, 드라이 에칭 방법.
〔7〕 상기 피에칭막이, Ga, Al 및 In으로 이루어지는 군으로부터 선택되는 적어도 1종의 제13족의 금속의 질화물 막인 것을 특징으로 하는 상기 〔6〕에 기재된 드라이 에칭 방법.
〔8〕 상기 β-디케톤이, 헥사플루오로아세틸아세톤, 트리플루오로아세틸아세톤 및 아세틸아세톤으로 이루어지는 군으로부터 선택되는 적어도 1종의 화합물인 것을 특징으로 하는 상기 〔6〕 또는 〔7〕에 기재된 드라이 에칭 방법.
〔9〕 상기 β-디케톤 및 NO2를 포함하는 에칭 가스 A를 상기 피에칭막에 접촉시키는 상기 〔6〕∼〔8〕 중 어느 것에 기재된 드라이 에칭 방법.
〔10〕 상기 에칭 가스 A를 상기 피에칭막과 접촉시킬 때의 상기 피에칭막의 온도가, 250℃ 이상 400℃ 이하인, 상기 〔9〕에 기재된 드라이 에칭 방법.
〔11〕 상기 에칭 가스 A에 있어서의 상기 β-디케톤과 상기 NO2의 체적비는, β-디케톤:NO2＝10:0.1 이상 100 이하인, 상기 〔9〕 또는 〔10〕에 기재된 드라이 에칭 방법.
〔12〕 상기 에칭 가스 A에 있어서의 상기 β-디케톤과 상기 NO2의 체적비는, β-디케톤:NO2＝10:0.01 이상 10 이하인, 상기 〔9〕∼〔11〕 중 어느 것에 기재된 드라이 에칭 방법.
〔13〕 상기 피에칭막에, 상기 에칭 가스 A를 접촉시킬 때, 상기 피에칭막이 형성된 피처리체가 놓여지는 처리 용기 내의 압력이, 0.1 ㎪ 이상 101.3 ㎪ 이하의 압력 범위인, 상기 〔9〕∼〔12〕 중 어느 것에 기재된 드라이 에칭 방법.
〔14〕 상기 에칭 가스 A는 N2, Ar, He, Ne 및 Kr로 이루어지는 군으로부터 선택되는 적어도 1종의 불활성 가스를 더 포함하는, 상기 〔9〕∼〔13〕 중 어느 것에 기재된 드라이 에칭 방법.
〔15〕 상기 NO2를 포함하는 에칭 가스 B를 상기 피에칭막에 접촉시키는 제 1 에칭 공정과, 상기 β-디케톤 포함하는 에칭 가스 C를 상기 피에칭막에 접촉시키는 제 2 에칭 공정을 구비하는, 상기 〔6〕∼〔8〕 중 어느 것에 기재된 드라이 에칭 방법.
〔16〕 상기 제 1 에칭 공정과 상기 제 2 에칭 공정을 반복하여 행하는 상기 〔15〕에 기재된 드라이 에칭 방법.
〔17〕 상기 에칭 가스 B를 상기 피에칭막과 접촉시킬 때의 상기 피에칭막의 온도, 및, 상기 에칭 가스 C를 상기 피에칭막과 접촉시킬 때의 상기 피에칭막의 온도가, 250℃ 이상 400℃ 이하인, 상기 〔15〕 또는 〔16〕에 기재된 드라이 에칭 방법.
〔18〕 상기 피에칭막에 상기 에칭 가스 B를 접촉시킬 때, 및, 상기 피에칭막에 상기 에칭 가스 C를 접촉시킬 때, 상기 피에칭막이 형성된 피처리체가 놓여지는 처리 용기 내의 압력이, 0.1 ㎪ 이상 101.3 ㎪ 이하의 압력 범위인, 상기 〔15〕∼〔17〕 중 어느 것에 기재된 드라이 에칭 방법.
〔19〕 상기 에칭 가스 B 및 상기 에칭 가스 C는, N2, Ar, He, Ne 및 Kr로 이루어지는 군으로부터 선택되는 적어도 1종의 불활성 가스를 더 포함하는, 상기 〔15〕∼〔18〕 중 어느 것에 기재된 드라이 에칭 방법.
〔20〕 기판 처리 장치의 처리 용기 내의, 당해 처리 용기의 표면에 퇴적된 부착물에 대하여 β-디케톤 및 NO2를 접촉시킴으로써, 당해 부착물을 제거하는 것을 특징으로 하는 클리닝 방법.
〔21〕 상기 부착물이, 금속의 질화물인, 상기 〔20〕에 기재된 클리닝 방법.
〔22〕 상기 금속의 질화물이, 제13족의 금속의 질화물인, 상기 〔20〕 또는 〔21〕에 기재된 클리닝 방법.
〔23〕 상기 제13족의 금속이, Al, Ga 및 In으로 이루어지는 군으로부터 선택되는 적어도 1종인, 상기 〔22〕에 기재된 클리닝 방법.
〔24〕 기판 상의 금속의 질화물을 포함하는 피에칭막에 β-디케톤 및 NO2를 반응시켜, 플라즈마 상태를 동반하지 않고 에칭하는 공정을 구비하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
〔25〕 가열 가능한 처리 용기 내에 마련되고, 금속의 질화물을 포함하는 피에칭막이 표면에 형성된 피처리체를 탑재하는 탑재부와, β-디케톤을 상기 처리 용기 내에 공급하는 β-디케톤 공급부와, NO2를 상기 처리 용기 내에 공급하는 NO2 공급부를 구비하는 것을 특징으로 하는 에칭 장치.
〔26〕 불활성 가스를 상기 처리 용기 내에 공급하는 불활성 가스 공급부를, 더 구비하는 상기 〔25〕에 기재된 에칭 장치.
실시예
이하, 본 개시를 보다 구체적으로 개시한 실시예를 나타낸다. 또한, 본 개시는 이들 실시예에만 한정되는 것은 아니다.
(실시예 1)
도 1에 나타내는 에칭 장치(100)를 이용하여, 사파이어 웨이퍼(형상 1 ㎝×1 ㎝, 두께 650 ㎛)의 표면에 형성된 질화갈륨(GaN) 막(형상 1 ㎝×1 ㎝, 막두께 3.4 ㎛)으로 이루어지는 피에칭막을 갖는 피처리체(10)의 에칭을 행하였다.
실시예 1의 조작으로서, 상기 β-디케톤 및 상기 NO2를 포함하는 에칭 가스를 상기 피에칭막과 접촉시키는 제 1 드라이 에칭 방법에 대하여 설명한다. 처리 용기(110), 배관(121 및 171), 배관(142), 배관(152), 배관(162), 액체 질소 트랩(174)의 내부를 10 ㎩ 미만까지 진공뽑기하였다. 그 후, 가열 수단(170) 및 탑재부(111)의 내부에 배치한 히터에 의해, 탑재부(111)에 탑재되어 있는 피처리체(10)를 가열하였다. 피처리체(10)의 온도가 350℃에 도달한 것을 확인 후, β-디케톤 공급부(140)로부터 기체의 헥사플루오로아세틸아세톤(HFAc)과, NO2 가스 공급부(150)로부터 NO2 가스를 소정의 유량으로 배관(142), 배관(152)에 각각 공급함으로써, 에칭 가스를 처리 용기(110) 내에 도입하면서, 처리 용기(110) 내부의 압력을 12.0 ㎪로 제어하고, 에칭 공정을 행하였다. 피처리체의 온도는 350℃로 하고, 에칭 가스의 유량은 HFAc＝10 sccm, NO2＝5 sccm으로 하였다. 에칭 가스의 도입을 개시하고 30분이 경과한 후, 에칭 가스의 도입을 정지하였다. 그 후, 처리 용기(110)의 내부를 10 ㎩ 미만까지 진공뽑기하고, 불활성 가스 공급부(160)로부터 공급하는 N2 가스에 의해 치환한 후에 피처리체(10)를 취출하고, 에칭량 및 조성비를 측정하였다. 조성비는, X선 광전자 분광법(X-ray Photoelectron Spectroscopy: XPS)으로 측정하였다. 결과를 표 1에 나타낸다.
또한, 하기의 실시예 2를 포함하는 실시예 1 및 2에서는, β-디케톤과 NO2를 포함하는 에칭 가스 A를 피에칭막과 접촉시키는 제 1 드라이 에칭 방법을 채용하고 있고, 후술의 비교예 1 및 3에서는, β-디케톤과 일산화질소(NO)로 이루어지는 에칭 가스를, 후술의 비교예 2 및 4에서는 β-디케톤과 산소(O2)로 이루어지는 에칭 가스를 피에칭막과 접촉시키고 있다.
(실시예 1, 비교예 1 및 2)
하기의 표 1에는, 상기한 에칭에 있어서의 가스의 종류, HFAc의 유량, 가스의 유량, 및 에칭 속도를 나타내고 있다.
실시예 1과 비교예 1 및 2와의 상위점을 설명한다. 실시예 1에서는, HFAc와 NO2를 공급하고 있다. 한편으로, 비교예 1에서는 HFAc와 NO를, 비교예 2에서는 HFAc와 O2를 이용하고 있다. 그 외의 점에 대해서는, 실시예 1과 마찬가지의 조작을 실시하고, 질화갈륨(GaN) 막의 에칭량 및 조성비를 측정하였다. 결과를 표 1에 나타낸다.
(실시예 2, 비교예 3 및 4)
도 1에 나타내는 에칭 장치(100)를 이용하여, 사파이어 웨이퍼의 표면에 형성된, 형상이 1 ㎝×1 ㎝, 막두께 1.2 ㎛의 질화알루미늄갈륨(AlGaN) 막으로 이루어지는 피에칭막을 갖는 피처리체의 에칭을 행하였다.
피에칭막의 재료, 에칭 가스의 종류와 유량을 표 1에 나타내는 것과 같이 변경한 것 외에는, 실시예 1과 마찬가지의 조작을 행하고, 피에칭막의 에칭 속도 및 조성비를 측정하였다. 결과를 표 1에 나타낸다.
[표 1]
Figure pct00001
실시예 1과 비교예 1을 비교하면, HFAc와 NO의 혼합 가스(비교예 1)로는 GaN 막을 에칭할 수 없는 것에 대하여, HFAc와 NO2의 에칭 가스(실시예 1)에서는 GaN 막을 에칭할 수 있는 것을 알았다. 또, 실시예 1과 비교예 2를 비교하면, HFAc와 NO2의 혼합 가스(실시예 1)로는 에칭 속도가 0.41 ㎚/min, 에칭 후의 GaN 막의 조성비(N/Ga)가 0.91인 것에 대하여, HFAc와 O2의 혼합 가스(비교예 2)로는 에칭 속도가 0.26 ㎚/min, GaN 막의 조성비(N/Ga)가 0.76이고, HFAc에 NO2를 첨가함으로써, HFAc와 O2의 혼합 가스를 이용하는 경우와 비교하여 에칭 속도가 커지고, 피에칭막의 N의 함유율 저하를 억제할 수 있는 것을 알았다.
실시예 2와 비교예 3을 비교하면, HFAc와 NO의 혼합 가스(비교예 3)로는 AlGaN 막을 에칭할 수 없는 것에 대하여, HFAc와 NO2의 에칭 가스(실시예 2)로는 AlGaN 막을 에칭할 수 있는 것을 알았다. 또, 실시예 2와 비교예 4를 비교하면, HFAc와 NO2의 혼합 가스(실시예 2)로는 에칭 속도가 0.48 ㎚/min, 에칭 후의 AlGaN 막의 조성비(N/Ga)가 1.02인 것에 대하여, HFAc와 O2의 혼합 가스(비교예 4)로는 에칭 속도가 0.13 ㎚/min, 조성비(N/Ga)가 0.86이고, HFAc에 NO2를 첨가함으로써, HFAc와 O2의 혼합 가스를 이용하는 경우와 비교하여 에칭 속도가 커지고, 피에칭막의 N의 함유율 저하를 억제할 수 있는 것을 알았다.
다음으로 실시예 3의 조작에 대하여 설명한다. 실시예 3에서는, NO2를 포함하는 에칭 가스 B를 피에칭막과 접촉시키는 제 1 에칭 공정과, β-디케톤을 포함하는 에칭 가스 C를 피에칭막과 접촉시키는 제 2 에칭 공정을 반복하여 행하는 제 2 드라이 에칭 방법을 채용하여 에칭을 행하였다.
먼저, 처리 용기(110), 배관(121 및 171), 배관(142), 배관(152), 배관(162), 액체 질소 트랩(174)의 내부를 10 ㎩ 미만까지 진공뽑기하였다. 그 후, 가열 수단(170) 및 탑재부(111)의 내부에 배치한 히터에 의해, 탑재부(111)에 탑재되어 있는 피처리체(10)를 가열하였다.
피처리체(10)의 온도가 350℃에 도달한 것을 확인 후, NO2 가스 공급부(150)로부터 NO2 가스를 배관(152)에 공급하고, 처리 용기(110) 내부의 압력을 4.0 ㎪로 제어하면서, 처리 용기(110)의 내부에 NO2 가스를 도입하였다. 피처리체의 온도는 350℃로 하고, 에칭 가스 B의 유량은 NO2＝5 sccm으로 하였다. 2분간 NO2 가스를 흘리고, 피에칭막과 접촉시킨 후, NO2 가스의 도입을 정지하고, 처리 용기(110)의 내부를 10 ㎩ 미만까지 진공뽑기하였다.
다음으로, β-디케톤 공급부(140)로부터 기체의 HFAc를 배관(142)에 공급하고, 처리 용기(110) 내부의 압력을 8.0 ㎪로 제어하면서, 처리 용기(110)의 내부에 HFAc 가스를 흘렸다. 피처리체의 온도는 350℃로 하고, 에칭 가스 C의 유량은 HFAc＝10 sccm으로 하였다. 2분간, HFAc 가스를 흘리고, 피에칭막과 접촉시킨 후, HFAc 가스의 도입을 정지하고, 처리 용기(110)의 내부를 10 ㎩ 미만까지 진공뽑기하였다.
상기한 NO2 가스를 처리 용기(110) 내부에 도입하는 공정과 HFAc 가스를 처리 용기(110) 내부에 도입하는 공정을 1 사이클로 하는 조작을 25회(사이클 수: 25) 반복한 후, 처리 용기(110)의 내부를 10 ㎩ 미만까지 진공뽑기하고, 불활성 가스 공급부(160)로부터 공급되는 N2 가스에 의해 처리 용기(110)의 내부를 치환한 후에 피처리체(10)를 취출하고, 에칭량 및 조성비를 평가하였다.
(실시예 3)
하기의 표 2에는, 상기한 에칭에 있어서의 1 사이클당의 NO2 및 HFAc의 유량, 처리 용기 내의 압력, 에칭시의 온도, 유통 시간, 사이클 수, 에칭 두께 및 에칭 전후의 조성비를 나타내고 있다. 피에칭막은 실시예 1과 동일한 것을 이용하였다.
(실시예 4)
도 1에 나타내는 에칭 장치(100)를 이용하여, 사파이어 웨이퍼의 표면에 형성된, 형상이 1 ㎝×1 ㎝, 막두께 1.2 ㎛의 질화알루미늄갈륨(AlGaN) 막으로 이루어지는 피에칭막을 갖는 피처리체의 에칭을 행하였다. 피에칭막을 실시예 2와 동일한 것으로 변경한 것 외에는, 실시예 3과 마찬가지의 조작을 행하고, 피에칭막의 에칭 두께 및 조성비를 측정하였다. 결과를 표 2에 나타낸다.
[표 2]
Figure pct00002
실시예 3과 실시예 1을 비교하면, 제 2 드라이 에칭 방법으로 에칭을 행한 실시예 3은, 제 1 드라이 에칭 방법으로 에칭을 행한 실시예 1과 마찬가지로 GaN 막을 에칭할 수 있는 것을 알았다. 또, 실시예 3에서 에칭 후의 GaN 막의 조성비(N/Ga)는 0.94이고, 제 2 에칭 방법에 있어서도, N의 함유율 저하를 억제할 수 있는 것을 알았다.
실시예 4와 실시예 2를 비교하면, 제 2 드라이 에칭 방법으로 에칭을 행한 실시예 4는, 제 1 드라이 에칭 방법으로 에칭을 행한 실시예 2와 마찬가지로 AlGaN 막을 에칭할 수 있는 것을 알았다. 또, 실시예 4에서 에칭 후의 GaN 막의 조성비(N/Ga)는 1.05이고, 제 2 에칭 방법에 있어서도, N의 함유율 저하를 억제할 수 있는 것을 알았다.
이상의 결과로부터, 에칭 가스로서 HFAc와 NO2를 이용한 경우에는, 350℃ 이하의 피처리체 온도에서, N 함유율이 저하되지 않고, GaN 막, AlGaN 막을 에칭할 수 있는 것을 알았다.
본원은, 2021년 4월 28일에 출원된 일본 특허출원2021-075900호를 기초로 하여, 파리 조약 내지 이행하는 나라에 있어서의 법규에 기초하는 우선권을 주장하는 것이다. 당해 출원의 내용은, 그 전체가 본원 중에 참조로서 포함되어 있다.
10 피처리체
100 에칭 장치
110 처리 용기
111 탑재부
121 배관
140 β-디케톤 공급부
141, 142 배관
150 NO2 가스 공급부
151, 152 배관
160 불활성 가스 공급부
161, 162 배관
170 가열 수단
171, 172 배관
173 진공 펌프
174 액체 질소 트랩
MFC1, MFC2, MFC3 유량 조정 수단
PI1, PI2 압력계
V1, V2, V3, V4, V5, V6, V7, V8 밸브

Claims (26)

  1. 피처리체의 표면에 β-디케톤 및 NO2를 접촉시키는 것을 특징으로 하는 표면 처리 방법.
  2. 제 1 항에 있어서,
    상기 β-디케톤 및 NO2를, 플라즈마 상태를 동반하지 않고 상기 피처리체의 표면에 접촉시키는, 표면 처리 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 피처리체의 표면에 존재하는 금속의 질화물에 상기 β-디케톤 및 NO2를 접촉시키는, 표면 처리 방법.
  4. 제 3 항에 있어서,
    상기 금속의 질화물이, 제13족의 금속의 질화물인, 표면 처리 방법.
  5. 제 4 항에 있어서,
    상기 제13족의 금속이, Al, Ga, 및 In으로 이루어지는 군으로부터 선택되는 적어도 1종인, 표면 처리 방법.
  6. 피처리체의 표면에 형성된 금속의 질화물을 포함하는 피에칭막에, β-디케톤 및 NO2를 접촉시켜, 플라즈마 상태를 동반하지 않고 에칭하는 것을 특징으로 하는, 드라이 에칭 방법.
  7. 제 6 항에 있어서,
    상기 피에칭막이, Ga, Al 및 In으로 이루어지는 군으로부터 선택되는 적어도 1종의 제13족의 금속의 질화물 막인 것을 특징으로 하는 드라이 에칭 방법.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 β-디케톤이, 헥사플루오로아세틸아세톤, 트리플루오로아세틸아세톤 및 아세틸아세톤으로 이루어지는 군으로부터 선택되는 적어도 1종의 화합물인 것을 특징으로 하는 드라이 에칭 방법.
  9. 제 6 항 또는 제 7 항에 있어서,
    상기 β-디케톤 및 NO2를 포함하는 에칭 가스 A를 상기 피에칭막에 접촉시키는 드라이 에칭 방법.
  10. 제 9 항에 있어서,
    상기 에칭 가스 A를 상기 피에칭막과 접촉시킬 때의 상기 피에칭막의 온도가, 250℃ 이상 400℃ 이하인, 드라이 에칭 방법.
  11. 제 9 항에 있어서,
    상기 에칭 가스 A에 있어서의 상기 β-디케톤과 상기 NO2의 체적비는, β-디케톤:NO2＝10:0.1 이상 100 이하인, 드라이 에칭 방법.
  12. 제 9 항에 있어서,
    상기 에칭 가스 A에 있어서의 상기 β-디케톤과 상기 NO2의 체적비는, β-디케톤:NO2＝10:0.01 이상 10 이하인, 드라이 에칭 방법.
  13. 제 9 항에 있어서,
    상기 피에칭막에, 상기 에칭 가스 A를 접촉시킬 때, 상기 피에칭막이 형성된 피처리체가 놓여지는 처리 용기 내의 압력이, 0.1 ㎪ 이상 101.3 ㎪ 이하의 압력 범위인, 드라이 에칭 방법.
  14. 제 9 항에 있어서,
    상기 에칭 가스 A는 N2, Ar, He, Ne 및 Kr로 이루어지는 군으로부터 선택되는 적어도 1종의 불활성 가스를 더 포함하는, 드라이 에칭 방법.
  15. 제 6 항 또는 제 7 항에 있어서,
    상기 NO2를 포함하는 에칭 가스 B를 상기 피에칭막에 접촉시키는 제 1 에칭 공정과,
    상기 β-디케톤 포함하는 에칭 가스 C를 상기 피에칭막에 접촉시키는 제 2 에칭 공정을 구비하는, 드라이 에칭 방법.
  16. 제 15 항에 있어서,
    상기 제 1 에칭 공정과 상기 제 2 에칭 공정을 반복하여 행하는 드라이 에칭 방법.
  17. 제 15 항에 있어서,
    상기 에칭 가스 B를 상기 피에칭막과 접촉시킬 때의 상기 피에칭막의 온도, 및, 상기 에칭 가스 C를 상기 피에칭막과 접촉시킬 때의 상기 피에칭막의 온도가, 250℃ 이상 400℃ 이하인, 드라이 에칭 방법.
  18. 제 15 항에 있어서,
    상기 피에칭막에 상기 에칭 가스 B를 접촉시킬 때, 및, 상기 피에칭막에 상기 에칭 가스 C를 접촉시킬 때, 상기 피에칭막이 형성된 피처리체가 놓여지는 처리 용기 내의 압력이, 0.1 ㎪ 이상 101.3 ㎪ 이하의 압력 범위인, 드라이 에칭 방법.
  19. 제 15 항에 있어서,
    상기 에칭 가스 B 및 상기 에칭 가스 C는, N2, Ar, He, Ne 및 Kr로 이루어지는 군으로부터 선택되는 적어도 1종의 불활성 가스를 더 포함하는, 드라이 에칭 방법.
  20. 기판 처리 장치의 처리 용기 내의, 당해 처리 용기의 표면에 퇴적된 부착물에 대하여 β-디케톤 및 NO2를 접촉시킴으로써, 당해 부착물을 제거하는 것을 특징으로 하는 클리닝 방법.
  21. 제 20 항에 있어서,
    상기 부착물이, 금속의 질화물인, 클리닝 방법.
  22. 제 21 항에 있어서,
    상기 금속의 질화물이, 제13족의 금속의 질화물인, 클리닝 방법.
  23. 제 22 항에 있어서,
    상기 제13족의 금속이, Al, Ga 및 In으로 이루어지는 군으로부터 선택되는 적어도 1종인, 클리닝 방법.
  24. 기판 상의 금속의 질화물을 포함하는 피에칭막에 β-디케톤 및 NO2를 반응시켜, 플라즈마 상태를 동반하지 않고 에칭하는 공정을 구비하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  25. 가열 가능한 처리 용기 내에 마련되고, 금속의 질화물을 포함하는 피에칭막이 표면에 형성된 피처리체를 탑재하는 탑재부와,
    β-디케톤을 상기 처리 용기 내에 공급하는 β-디케톤 공급부와,
    NO2를 상기 처리 용기 내에 공급하는 NO2 공급부를 구비하는 것을 특징으로 하는 에칭 장치.
  26. 제 25 항에 있어서,
    불활성 가스를 상기 처리 용기 내에 공급하는 불활성 가스 공급부를, 더 구비하는 에칭 장치.
KR1020237034950A 2021-04-28 2022-04-26 표면 처리 방법, 드라이 에칭 방법, 클리닝 방법, 반도체 디바이스의 제조 방법 및 에칭 장치 KR20240000472A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021075900 2021-04-28
JPJP-P-2021-075900 2021-04-28
PCT/JP2022/018850 WO2022230862A1 (ja) 2021-04-28 2022-04-26 表面処理方法、ドライエッチング方法、クリーニング方法、半導体デバイスの製造方法及びエッチング装置

Publications (1)

Publication Number Publication Date
KR20240000472A true KR20240000472A (ko) 2024-01-02

Family

ID=83848428

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020237034945A KR20240004298A (ko) 2021-04-28 2022-04-26 표면 처리 방법, 드라이 에칭 방법, 클리닝 방법, 반도체 디바이스의 제조 방법 및 에칭 장치
KR1020237034950A KR20240000472A (ko) 2021-04-28 2022-04-26 표면 처리 방법, 드라이 에칭 방법, 클리닝 방법, 반도체 디바이스의 제조 방법 및 에칭 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020237034945A KR20240004298A (ko) 2021-04-28 2022-04-26 표면 처리 방법, 드라이 에칭 방법, 클리닝 방법, 반도체 디바이스의 제조 방법 및 에칭 장치

Country Status (7)

Country Link
US (2) US20240194490A1 (ko)
EP (1) EP4307346A1 (ko)
JP (2) JPWO2022230859A1 (ko)
KR (2) KR20240004298A (ko)
CN (2) CN117157735A (ko)
TW (2) TW202303722A (ko)
WO (2) WO2022230862A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0933916A (ja) 1995-07-19 1997-02-07 Casio Comput Co Ltd 反射型カラー液晶表示素子
JP2018060854A (ja) 2016-10-03 2018-04-12 Jsr株式会社 半導体素子用基板、エッチング方法、及びエッチング液

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004091829A (ja) 2002-08-30 2004-03-25 Tokyo Electron Ltd エッチング方法及びエッチング装置
JP4260590B2 (ja) 2003-09-25 2009-04-30 東京エレクトロン株式会社 基板処理装置のクリーニング方法
JP5929386B2 (ja) * 2012-03-22 2016-06-08 セントラル硝子株式会社 成膜装置内の金属膜のドライクリーニング方法
US9773683B2 (en) * 2014-06-09 2017-09-26 American Air Liquide, Inc. Atomic layer or cyclic plasma etching chemistries and processes
US11335573B2 (en) * 2017-01-04 2022-05-17 Cental Glass Company, Limited Dry etching method and β-diketone-filled container
EP3933892A4 (en) * 2019-03-01 2022-11-09 Central Glass Company, Limited DRY ETCHING METHOD, METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE AND ETCHING DEVICE
JP7411926B2 (ja) 2019-11-08 2024-01-12 パナソニックＩｐマネジメント株式会社 水洗便器及び便器装置
JP7174016B2 (ja) * 2020-07-16 2022-11-17 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0933916A (ja) 1995-07-19 1997-02-07 Casio Comput Co Ltd 反射型カラー液晶表示素子
JP2018060854A (ja) 2016-10-03 2018-04-12 Jsr株式会社 半導体素子用基板、エッチング方法、及びエッチング液

Also Published As

Publication number Publication date
TW202303722A (zh) 2023-01-16
WO2022230862A1 (ja) 2022-11-03
CN117136426A (zh) 2023-11-28
WO2022230859A1 (ja) 2022-11-03
JPWO2022230862A1 (ko) 2022-11-03
JPWO2022230859A1 (ko) 2022-11-03
KR20240004298A (ko) 2024-01-11
EP4307346A1 (en) 2024-01-17
US20240194490A1 (en) 2024-06-13
TW202303721A (zh) 2023-01-16
US20240186147A1 (en) 2024-06-06
CN117157735A (zh) 2023-12-01

Similar Documents

Publication Publication Date Title
US8951913B2 (en) Method for removing native oxide and associated residue from a substrate
CN110581067B (zh) 蚀刻方法及蚀刻装置
US9528183B2 (en) Cobalt removal for chamber clean or pre-clean process
US20070074739A1 (en) Cleaning method of treatment equipment and treatment equipment
KR102441239B1 (ko) 에칭 방법
KR20190101450A (ko) 드라이 에칭 방법 및 에칭 장치
WO2015001991A1 (ja) 被処理体の処理方法
WO2020179449A1 (ja) ドライエッチング方法、半導体デバイスの製造方法及びエッチング装置
CN111554577B (zh) 基板处理方法和成膜系统
US20200071816A1 (en) Methods for selective deposition using molybdenum hexacarbonyl
JP2018041898A (ja) 成膜方法および成膜システム
KR20180116327A (ko) 기판 처리 방법
WO2022230862A1 (ja) 表面処理方法、ドライエッチング方法、クリーニング方法、半導体デバイスの製造方法及びエッチング装置
KR101941766B1 (ko) 기판 처리 방법 및 기억 매체
JP5339397B2 (ja) 電子デバイスの製造方法
JP2004039976A (ja) 基板処理装置のクリーニング方法
WO2021079624A1 (ja) ドライエッチング方法、半導体デバイスの製造方法及びエッチング装置
WO2022190889A1 (ja) 成膜方法および成膜システム
US20240030025A1 (en) Film formation method
JP2007141993A (ja) 被膜形成装置および被膜形成方法
TW202421849A (zh) 乾蝕刻方法、清潔方法及半導體裝置之製造方法