KR20230098767A - 인쇄 회로 기판에 배치된 회로 소자를 둘러싸는 인터포저를포함하는 전자 장치 - Google Patents

인쇄 회로 기판에 배치된 회로 소자를 둘러싸는 인터포저를포함하는 전자 장치 Download PDF

Info

Publication number
KR20230098767A
KR20230098767A KR1020230082926A KR20230082926A KR20230098767A KR 20230098767 A KR20230098767 A KR 20230098767A KR 1020230082926 A KR1020230082926 A KR 1020230082926A KR 20230082926 A KR20230082926 A KR 20230082926A KR 20230098767 A KR20230098767 A KR 20230098767A
Authority
KR
South Korea
Prior art keywords
conductive
pcb
interposer
electronic device
ground
Prior art date
Application number
KR1020230082926A
Other languages
English (en)
Other versions
KR20230098767A9 (ko
Inventor
윤혜림
민봉규
김도훈
김태우
박진용
방정제
이형주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020230082926A priority Critical patent/KR20230098767A9/ko
Publication of KR20230098767A publication Critical patent/KR20230098767A/ko
Publication of KR20230098767A9 publication Critical patent/KR20230098767A9/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H05K9/0032—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields having multiple parts, e.g. frames mating with lids
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0277—Details of the structure or mounting of specific components for a printed circuit board assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

전자 장치가 개시된다. 전자 장치는, 하나 이상의 회로 소자들이 배치된 인쇄 회로 기판; 및 상기 하나 이상의 회로 소자들 중 적어도 일부 회로 소자를 둘러싸고, 상기 적어도 일부 회로 소자와 인접한 내면, 상기 내면의 반대 면에 외면을 형성하고, 복수의 관통홀들이 형성된 인터포저;를 포함하고, 상기 인터포저는 상기 복수의 관통홀들 중 하나 이상의 관통홀들이 상기 인쇄 회로 기판의 접지부와 전기적으로 연결되도록, 상기 인쇄 회로 기판에 배치되고, 상기 인터포저의 상기 외면은 상기 하나 이상의 관통홀들 중 적어도 하나의 제1 관통홀과 전기적으로 연결된 제1 도전 영역, 및 비도전 영역으로 형성되고, 및 상기 인터포저의 상기 내면은 상기 하나 이상의 관통홀들 중 적어도 하나의 제2 관통홀과 전기적으로 연결된 제2 도전 영역을 포함하고, 상기 제2 도전 영역은 상기 비도전 영역에 대면하는 영역을 적어도 포함할 수 있다.

Description

인쇄 회로 기판에 배치된 회로 소자를 둘러싸는 인터포저를 포함하는 전자 장치{An electronic device comprising an interposer surrounding circuit elements disposed on a printed circuit board}
본 발명은 인쇄 회로 기판에 배치된 회로 소자를 둘러싸는 인터포저를 포함하는 전자 장치에 관한 것이다.
전자 장치는 복수개의 전자 부품이 실장되는 기판을 포함할 수 있다. 스마트폰과 같은 전자 장치에 탑재되는 기능이 점점 다양화됨에 따라 전자 부품의 클럭(clock) 주파수가 높아지고 데이터 전송 속도가 빨라지고 있다.
높은 주파수로 동작하는 전자 부품에 의해 전자기 간섭(EMI: electromagnetic interference)이 발생될 수 있다. 전자기 간섭에 의해 전자 장치의 작동 불량이 발생할 수 있다. 전자기 간섭을 방지하기 위해 차폐용 쉴드 캔이 기판의 일부 영역에 배치될 수 있다. 쉴드 캔은 금속 소재로 이루어지며 전자 부품을 덮을 수 있다.
전자 장치를 소형화 하기 위해 기판을 소형화시킬 수 있다. 쉴드 캔을 추가로 포함하는 경우 부품 실장 면적을 축소시키기 어려운 문제가 있다. 쉴드 캔 없이도 전자기 간섭 문제를 해결하고 기판 사이즈를 축소시킬 수 있는 전자 장치를 제공하고자 한다.
다양한 실시 예에 따르면, 전자 장치는 하나 이상의 회로 소자들이 배치된 인쇄 회로 기판; 및 상기 하나 이상의 회로 소자들 중 적어도 일부 회로 소자를 둘러싸고, 상기 적어도 일부 회로 소자와 인접한 내면, 상기 내면의 반대 면에 외면을 형성하고, 복수의 관통홀들이 형성된 인터포저;를 포함하고, 상기 인터포저는 상기 복수의 관통홀들 중 하나 이상의 관통홀들이 상기 회로 기판의 접지부와 전기적으로 연결된 상태로, 상기 인쇄 회로 기판에 배치되고, 상기 인터포저의 상기 외면은 상기 하나 이상의 관통홀들 중 적어도 하나의 제1 관통홀과 전기적으로 연결된 제1 도전 영역, 및 비도전 영역으로 형성되고, 및 상기 인터포저의 상기 내면은 상기 하나 이상의 관통홀들 중 적어도 하나의 제2 관통홀과 전기적으로 연결된 제2 도전 영역을 포함하고, 상기 제2 도전 영역은 상기 비도전 영역에 대면하는 영역을 적어도 포함할 수 있다.
다양한 실시 예에 따르면, 전자 장치는 하우징; 상기 하우징 내부에 배치되고 제1 신호선 및 제1 그라운드를 포함하는 제1 기판; 상기 제1 기판 상에 배치되고 제2 신호선 및 제2 그라운드를 포함하는 제2 기판; 및 상기 제1 기판의 적어도 일부와 상기 제2 기판의 적어도 일부를 포함하는 차폐 공간을 형성하도록, 상기 제1 기판의 적어도 일부와 상기 제2 기판의 적어도 일부를 둘러싸는 차폐 부재;를 포함하고, 상기 차폐 부재는 상기 제1 기판과 연결되는 제1 면, 상기 제2 기판과 연결되는 제2 면, 상기 제1 면과 상기 제2 면을 연결하며 상기 차폐 공간의 내측을 향하는 내측면, 상기 제1 면과 상기 제2 면을 연결하며 상기 차폐 공간의 외측을 향하는 외측면, 및 상기 제1 면과 상기 제2 면을 관통하며 상기 차폐 부재의 둘레를 따라 형성되는 도전성 비아를 포함하고, 상기 도전성 비아는 상기 제1 신호선 및 상기 제2 신호선과 전기적으로 연결되는 복수의 제1 도전성 비아, 및 상기 제1 그라운드 및 상기 제2 그라운드와 전기적으로 연결되는 복수의 제2 도전성 비아를 포함하고, 상기 차폐 부재의 내측면 및 외측면 중 어느 하나는, 상기 제1 그라운드 및/또는 상기 제2 그라운드와 전기적으로 연결되는 도전 영역, 및 상기 도전 영역 사이에 형성되는 비도전 영역을 포함하고, 상기 차폐 부재의 내측면 및 외측면 중 다른 하나는, 상기 비도전 영역과 마주보는 대응 도전 영역을 포함하고, 상기 대응 도전 영역은 상기 차폐 부재의 둘레 방향 양 측으로 더 연장될 수 있다.
다양한 실시 예에 따르면, 인터포저는 내면, 및 상기 내면의 반대 면에 외면을 형성하는 기판; 및 상기 기판에 형성된 복수의 관통홀들;을 포함하고, 상기 외면은 상기 복수의 관통홀들 중 적어도 하나의 제1 관통홀과 전기적으로 연결된 제1 도전 영역, 및 비도전 영역을 포함하고, 및 상기 내면은 상기 복수의 관통홀들 중 적어도 하나의 제2 관통홀과 전기적으로 연결된 제2 도전 영역을 포함하고, 상기 제2 도전 영역은 상기 비도전 영역에 대면하는 영역을 적어도 포함할 수 있다.
일 실시 예에 따르면, 제1 기판, 및 제1 기판에 적층된 제2 기판은 인터포저로 연결되어 차폐 공간을 형성할 수 있다. 차폐 공간에는 하나 이상의 전자 부품이 실장되어 해당 부품의 전자기 간섭 문제를 해결할 수 있으며, 또한 차폐 공간 내부의 제2 기판에는 하나 이상의 전자 부품이 실장될 수 있어 기판 면적을 효율적으로 활용할 수 있다.
이외에, 본 문서를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다.
도 1은 일 실시 예에 따른 모바일 전자 장치의 전면의 사시도이다.
도 2는 도 1의 전자 장치의 후면의 사시도이다.
도 3은 도 1의 전자 장치의 분해 사시도이다.
도 4는 다양한 실시 예에 따른 전자 장치의 제1 기판과 제2 기판의 분해 사시도이다.
도 5는 일 실시 예에 따른 전자 장치의 단면도이다.
도 6은 일 실시 예에 따른 전자 장치의 인터포저를 도시하며, 도전성 비아를 생략한 도면이다.
도 7은 일 실시 예에 따른 전자 장치의 인터포저의 제1 면과 측면을 도시한 도면이다.
도 8은 일 실시 예에 따른 전자 장치의 인터포저의 일부를 도시한 도면이다.
도 9는 도 8에 도시된 비도전 영역과 도전 영역의 넓이 관계에 따른 노이즈 이득이 도시된 그래프이다.
도 10은, 다양한 실시예들에 따른, 네트워크 환경 내의 전자 장치의 블럭도이다.
이하, 본 발명의 다양한 실시 예가 첨부된 도면을 참조하여 기재된다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 실시 예의 다양한 변경(modification), 균등물(equivalent), 및/또는 대체물(alternative)을 포함하는 것으로 이해되어야 한다.
도 1은 일 실시 예에 따른 모바일 전자 장치의 전면의 사시도이다. 도 2는 도 1의 전자 장치의 후면의 사시도이다.
도 1 및 도 2를 참조하면, 일 실시 예에 따른 전자 장치(100)는, 제1 면(또는 전면)(110A), 제2 면(또는 후면)(110B), 및 제1 면(110A) 및 제2 면(110B) 사이의 공간을 둘러싸는 측면(110C)을 포함하는 하우징(110)을 포함할 수 있다. 다른 실시 예(미도시)에서는, 하우징은, 도 1의 제1 면(110A), 제2 면(110B) 및 측면(110C)들 중 일부를 형성하는 구조를 지칭할 수도 있다. 일 실시 예에 따르면, 제1 면(110A)은 적어도 일부분이 실질적으로 투명한 전면 플레이트(102)(예: 다양한 코팅 레이어들을 포함하는 글라스 플레이트, 또는 폴리머 플레이트)에 의하여 형성될 수 있다. 제2 면(110B)은 실질적으로 불투명한 후면 플레이트(111)에 의하여 형성될 수 있다. 상기 후면 플레이트(111)는, 예를 들어, 코팅 또는 착색된 유리, 세라믹, 폴리머, 금속(예: 알루미늄, 스테인레스 스틸(STS), 또는 마그네슘), 또는 상기 물질들 중 적어도 둘의 조합에 의하여 형성될 수 있다. 상기 측면(110C)은, 전면 플레이트(102) 및 후면 플레이트(111)와 결합하며, 금속 및/또는 폴리머를 포함하는 측면 베젤 구조 (또는 “측면 부재”)(118)에 의하여 형성될 수 있다. 어떤 실시 예에서는, 후면 플레이트(111) 및 측면 베젤 구조(118)는 일체로 형성되고 동일한 물질(예: 알루미늄과 같은 금속 물질)을 포함할 수 있다.
도시된 실시 예에서는, 상기 전면 플레이트(102)는, 상기 제1 면(110A)으로부터 상기 후면 플레이트(111) 쪽으로 휘어져 심리스하게(seamless) 연장된 2개의 제1 영역(110D)들을, 상기 전면 플레이트(102)의 긴 엣지(long edge) 양단에 포함할 수 있다. 도시된 실시 예(도 2 참조)에서, 상기 후면 플레이트(111)는, 상기 제2 면(110B)으로부터 상기 전면 플레이트(102) 쪽으로 휘어져 심리스하게 연장된 2개의 제2 영역(110E)들을 긴 엣지 양단에 포함할 수 있다. 어떤 실시 예에서는, 상기 전면 플레이트(102)(또는 상기 후면 플레이트(111))가 상기 제1 영역(110D)들(또는 상기 제2 영역(110E)들) 중 하나 만을 포함할 수 있다. 다른 실시 예에서는, 상기 제1 영역(110D)들 또는 제2 영역(110E)들 중 일부가 포함되지 않을 수 있다. 상기 실시 예들에서, 상기 전자 장치(100)의 측면에서 볼 때, 측면 베젤 구조(118)는, 상기와 같은 제1 영역(110D)들 또는 제2 영역(110E)들이 포함되지 않는 측면 쪽에서는 제1 두께(또는 폭)을 가지고, 상기 제1 영역(110D)들 또는 제2 영역(110E)들을 포함한 측면 쪽에서는 상기 제1 두께보다 얇은 제2 두께를 가질 수 있다.
일 실시 예에 따르면, 전자 장치(100)는, 디스플레이(101), 오디오 모듈(103, 107, 114), 센서 모듈(104, 116, 119), 카메라 모듈(105, 112, 113), 키 입력 장치(117), 발광 소자(106), 및 커넥터 홀(108, 109) 중 적어도 하나 이상을 포함할 수 있다. 어떤 실시 예에서는, 전자 장치(100)는, 구성요소들 중 적어도 하나(예: 키 입력 장치(117), 또는 발광 소자(106))를 생략하거나 다른 구성요소를 추가적으로 포함할 수 있다.
디스플레이(101)는, 예를 들어, 전면 플레이트(102)의 상당 부분을 통하여 노출될 수 있다. 어떤 실시 예에서는, 상기 제1 면(110A), 및 상기 측면(110C)의 제1 영역(110D)들을 형성하는 전면 플레이트(102)를 통하여 상기 디스플레이(101)의 적어도 일부가 노출될 수 있다. 어떤 실시 예에서는, 디스플레이(101)의 모서리를 상기 전면 플레이트(102)의 인접한 외곽 형상과 대체로 동일하게 형성할 수 있다. 다른 실시 예(미도시)에서는, 디스플레이(101)가 노출되는 면적을 확장하기 위하여, 디스플레이(101)의 외곽과 전면 플레이트(102)의 외곽간의 간격이 대체로 동일하게 형성될 수 있다.
다른 실시 예(미도시)에서는, 디스플레이(101)의 화면 표시 영역의 일부에 리세스 또는 개구부(opening)을 형성하고, 상기 리세스 또는 상기 개구부(opening)와 정렬되는 오디오 모듈(114), 센서 모듈(104), 카메라 모듈(105), 및 발광 소자(106) 중 적어도 하나 이상을 포함할 수 있다. 다른 실시 예(미도시)에서는, 디스플레이(101)의 화면 표시 영역의 배면에, 오디오 모듈(114), 센서 모듈(104), 카메라 모듈(105), 지문 센서(116), 및 발광 소자(106) 중 적어도 하나 이상을 포함할 수 있다. 다른 실시 예(미도시)에서는, 디스플레이(101)는, 터치 감지 회로, 터치의 세기(압력)를 측정할 수 있는 압력 센서, 및/또는 자기장 방식의 스타일러스 펜을 검출하는 디지타이저와 결합되거나 인접하여 배치될 수 있다. 어떤 실시 예에서는, 상기 센서 모듈(104, 119)의 적어도 일부, 및/또는 키 입력 장치(117)의 적어도 일부가, 상기 제1 영역(110D)들, 및/또는 상기 제2 영역(110E)들에 배치될 수 있다.
오디오 모듈(103, 107, 114)은, 마이크 홀(103) 및 스피커 홀(107, 114)을 포함할 수 있다. 마이크 홀(103)은 외부의 소리를 획득하기 위한 마이크가 내부에 배치될 수 있고, 어떤 실시 예에서는 소리의 방향을 감지할 수 있도록 복수개의 마이크가 배치될 수 있다. 스피커 홀(107, 114)은, 외부 스피커 홀(107) 및 통화용 리시버 홀(114)을 포함할 수 있다. 어떤 실시 예에서는 스피커 홀(107, 114)과 마이크 홀(103)이 하나의 홀로 구현 되거나, 스피커 홀(107, 114) 없이 스피커가 포함될 수 있다(예: 피에조 스피커).
센서 모듈(104, 116, 119)은, 전자 장치(100)의 내부의 작동 상태, 또는 외부의 환경 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 센서 모듈(104, 116, 119)은, 예를 들어, 하우징(110)의 제1 면(110A)에 배치된 제1 센서 모듈(104)(예: 근접 센서) 및/또는 제2 센서 모듈(미도시)(예: 지문 센서), 및/또는 상기 하우징(110)의 제2 면(110B)에 배치된 제3 센서 모듈(119)(예: HRM 센서) 및/또는 제4 센서 모듈(116) (예: 지문 센서)을 포함할 수 있다. 상기 지문 센서는 하우징(110)의 제1면(110A)(예: 디스플레이(101)뿐만 아니라 제2면(110B)에 배치될 수 있다. 전자 장치(100)는, 도시되지 않은 센서 모듈, 예를 들어, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서(104) 중 적어도 하나를 더 포함할 수 있다.
카메라 모듈(105, 112, 113)은, 전자 장치(100)의 제1 면(110A)에 배치된 제1 카메라 장치(105), 및 제2 면(110B)에 배치된 제2 카메라 장치(112), 및/또는 플래시(113)를 포함할 수 있다. 상기 카메라 장치들(105, 112)은, 하나 또는 복수의 렌즈들, 이미지 센서, 및/또는 이미지 시그널 프로세서를 포함할 수 있다. 플래시(113)는, 예를 들어, 발광 다이오드 또는 제논 램프(xenon lamp)를 포함할 수 있다. 어떤 실시 예에서는, 2개 이상의 렌즈들(적외선 카메라, 광각 및 망원 렌즈) 및 이미지 센서들이 전자 장치(100)의 한 면에 배치될 수 있다.
키 입력 장치(117)는, 하우징(110)의 측면(110C)에 배치될 수 있다. 다른 실시 예에서는, 전자 장치(100)는 상기 언급된 키 입력 장치(117) 중 일부 또는 전부를 포함하지 않을 수 있고 포함되지 않은 키 입력 장치(117)는 디스플레이(101) 상에 소프트 키 등 다른 형태로 구현될 수 있다. 어떤 실시 예에서, 키 입력 장치는 하우징(110)의 제2면(110B)에 배치된 센서 모듈(116)을 포함할 수 있다.
발광 소자(106)는, 예를 들어, 하우징(110)의 제1 면(110A)에 배치될 수 있다. 발광 소자(106)는, 예를 들어, 전자 장치(100)의 상태 정보를 광 형태로 제공할 수 있다. 다른 실시 예에서는, 발광 소자(106)는, 예를 들어, 카메라 모듈(105)의 동작과 연동되는 광원을 제공할 수 있다. 발광 소자(106)는, 예를 들어, LED, IR LED 및 제논 램프를 포함할 수 있다.
커넥터 홀(108, 109)은, 외부 전자 장치와 전력 및/또는 데이터를 송수신하기 위한 커넥터(예를 들어, USB 커넥터)를 수용할 수 있는 제1 커넥터 홀(108), 및/또는 외부 전자 장치와 오디오 신호를 송수신하기 위한 커넥터를 수용할 수 있는 제2 커넥터 홀(예를 들어, 이어폰 잭)(109)을 포함할 수 있다.
도 3은 도 1의 전자 장치의 분해 사시도이다.
도 3을 참조하면, 전자 장치(100)는, 측면 베젤 구조(140)(예: 측면 부재), 제1 지지 부재(141)(예: 브라켓), 전면 플레이트(120), 디스플레이(130), 인쇄 회로 기판(150), 배터리(159), 제2 지지 부재(160)(예: 리어 케이스), 안테나(170), 및 후면 플레이트(180)를 포함할 수 있다. 어떤 실시 예에서는, 전자 장치(100)는, 구성요소들 중 적어도 하나(예: 제1 지지 부재(141), 또는 제2 지지 부재(160))를 생략하거나 다른 구성요소를 추가적으로 포함할 수 있다. 전자 장치(100)의 구성요소들 중 적어도 하나는, 도 1, 또는 도 2의 전자 장치(100)의 구성요소들 중 적어도 하나와 동일, 또는 유사할 수 있으며, 중복되는 설명은 이하 생략한다.
제1 지지 부재(141)는, 전자 장치(100) 내부에 배치되어 측면 베젤 구조(140)와 연결될 수 있거나, 측면 베젤 구조(140)와 일체로 형성될 수 있다. 제1 지지 부재(141)는, 예를 들어, 금속 재질 및/또는 비금속 (예: 폴리머) 재질로 형성될 수 있다. 제1 지지 부재(141)는, 일면에 디스플레이(130)가 결합되고 타면에 인쇄 회로 기판(150)이 결합될 수 있다. 인쇄 회로 기판(150)에는, 프로세서, 메모리, 및/또는 인터페이스가 장착될 수 있다. 프로세서는, 예를 들어, 중앙처리장치, 어플리케이션 프로세서, 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서 중 하나 또는 그 이상을 포함할 수 있다.
메모리는, 예를 들어, 휘발성 메모리 또는 비휘발성 메모리를 포함할 수 있다.
인터페이스는, 예를 들어, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 및/또는 오디오 인터페이스를 포함할 수 있다. 인터페이스는, 예를 들어, 전자 장치(100)를 외부 전자 장치와 전기적 또는 물리적으로 연결시킬 수 있으며, USB 커넥터, SD 카드/MMC 커넥터, 또는 오디오 커넥터를 포함할 수 있다.
배터리(159)는 전자 장치(100)의 적어도 하나의 구성 요소에 전력을 공급하기 위한 장치로서, 예를 들면, 재충전 불가능한 1차 전지, 또는 재충전 가능한 2차 전지, 또는 연료 전지를 포함할 수 있다. 배터리(159)의 적어도 일부는, 예를 들어, 인쇄 회로 기판(150)과 실질적으로 동일 평면 상에 배치될 수 있다. 배터리(159)는 전자 장치(100) 내부에 일체로 배치될 수 있고, 전자 장치(100)와 탈부착 가능하게 배치될 수도 있다.
안테나(170)는, 후면 플레이트(180)와 배터리(159) 사이에 배치될 수 있다. 안테나(170)는, 예를 들어, NFC(near field communication) 안테나, 무선 충전 안테나, 및/또는 MST(magnetic secure transmission) 안테나를 포함할 수 있다. 안테나(170)는, 예를 들어, 외부 장치와 근거리 통신을 하거나, 충전에 필요한 전력을 무선으로 송수신 할 수 있다. 다른 실시 예에서는, 측면 베젤 구조(140) 및/또는 상기 제1 지지 부재(141)의 일부 또는 그 조합에 의하여 안테나 구조가 형성될 수 있다.
도 4를 참조하면, 전자 장치(100)는 제1 기판(150)(예: 도 3의 인쇄 회로 기판(150))과 제2 기판(190) 사이에 차폐 공간(203)을 형성하는 인터포저(interposer)(200)(예: 차폐 부재)를 더 포함할 수 있다. 인터포저(200)는 다각형 형상의 링 부재로 이루어질 수 있다.
일 실시 예에서, 제1 기판(150)(예: 도 3의 인쇄 회로 기판(150))은 하나 이상의 전기 소자(예: 제2 전기 소자(154)), 전기 소자를 전기적으로 연결하는 배선, 및 그라운드를 포함할 수 있다.
다양한 실시 예에서, 제2 기판(190)은 제2 기판(190)에 실장된 전기 소자(192)의 종류 및/또는 기능에 따라 제1 기판(150)의 제1 면(1501) 또는 상기 제1 면(1501)에 대향하는 제1 기판(150)의 제2 면(1502)에 배치될 수 있다.
다양한 실시 예에서, 인터포저는 제1 기판(150)과 제2 기판(190) 사이의 차폐 공간(203)을 둘러싸도록 제1 기판(150)과 제2 기판(190) 사이에 형성될 수 있다. 일례로, 도 3에 도시된 바와 같이 제2 기판(190)은 후면 플레이트(180) 방향(예: 전자 장치의 후면 방향)에 배치되며, 인터포저(200)는 제1 기판(150)의 후면 플레이트(예: 도 3의 후면 플레이트(180))를 향하는 제2 면(1502)에 배치될 수 있다.
일 실시 예에서, 제2 기판(190)은 제1 기판(150)과 후면 플레이트(180) 사이에 배치될 수 있다. 즉, 제2 기판(190)은 후면 플레이트(180)를 향하는 제1 기판(150)의 제2 면(미도시)에 배치될 수 있다. 일례로, 제2 기판(190)은 RF 신호를 방사하는 안테나 기판일 수 있다. 또는 제2 기판(190)에 포함된 전기 소자(192)는 통신 모듈을 포함할 수 있다. 제2 기판(190)은 상기 제2 기판(190)으로부터 방사되는 RF 신호가 후면 플레이트(180)를 통과하도록, 제1 기판(150)과 후면 플레이트(180) 사이에 배치될 수 있다.
어떤 실시 예에서, 제2 기판(190)은 제1 기판(150)과 제1 지지 부재(141)(예: 도 3의 측면 부재(140)에 포함된 브라켓) 사이에 배치될 수 있다. 제2 기판(190)은 하나 이상의 전기 소자, 전기 소자를 전기적으로 연결하는 배선, 및 그라운드를 포함할 수 있다.
일 실시 예에서, 제1 기판과 제2 기판에 실장된 전기 소자는 능동 소자와 수동 소자를 포함할 수 있다. 제1 기판(150)과 제2 기판(190)은 사이에 소정의 공간(예: 도 4의 차폐 공간(203))이 형성되도록 이격 배치될 수 있다. 제2 기판(190)의 적어도 일부는 제1 기판(150)의 적어도 일부와 마주볼 수 있다.
일 실시 예에서, 인터포저(200)는 제1 면(201)과, 상기 제1 면(201)에 대향하는 제2 면(202)과, 상기 제1 면(201)과 상기 제2 면(202)을 연결하는 측면(204)을 포함할 수 있다. 인터포저(200)의 제1 면(201)은 제1 기판(150)에 배치되고, 제2 면(202)은 제2 기판(190)의 에 배치될 수 있다.
인터포저(200)는 제1 기판(150)의 제1 면(예: 도 3의 제1 기판(150)의 제1 면(1501)) 또는 제2 면(1502) 배치될 수 있다. 일례로, 제2 기판(150)이 후면 플레이트(180)를 향하는 경우, 인터포저(200)는 도 4에 도시된 바와 같이, 제1 기판(150)의 제2 면(1502)에 배치될 수 있다. 또는 제2 기판(150)이 전면 플레이트(120)을 향하는 경우, 인터포저(200)는 제1 기판(150)의 제1 면(예: 도 3의 제1 기판(150)의 제1 면(1501))에 배치될 수 있다. 인터포저(200)는 제1 기판(150)의 적어도 일부 영역을 둘러싸도록 배치될 수 있다. 인터포저(200)는 내부에 차폐 공간(203)을 형성하며, 차폐 공간(203) 내부에 포함된 제1 기판(150)에는 적어도 하나의 전기 소자가 배치될 수 있다. 도 4를 참조하면, 차폐 공간(203) 내부의 제1 기판(150)에는 제1 전기 소자(152)가 배치될 수 있으며, 차폐 공간(203) 외부의 제1 기판(150)에는 제2 전기 소자(154)가 배치될 수 있다.
제2 기판(190)은 차폐 공간(203)의 외측을 향하는 제1 면(1901) 및 차폐 공간(203)의 내측을 향하는 제2 면(1902)를 포함할 수 있다. 제2 기판(190)의 제2 면(1902)의 적어도 일부 영역은 인터포저(200)에 의해 둘러싸일 수 있다. 차폐 공간(203) 내부의 제2 기판(190)에는 제3 전기 소자(192)가 배치될 수 있다. 이와 같이, 일 실시 예에 따른 전자 장치는 일부 부품이 제2 기판에 배치됨으로써, 전자 장치 내부 공간이 효율적으로 활용될 수 있다.
도 4를 참조하면, 제2 기판(190)은 다양한 크기로 형성될 수 있다. 일례로, 제2 기판(190)은 제1 기판(150)과 동일한 크기로 형성되거나, 또는 제2 기판(190)은 제1 기판(150)에 비해 작게 형성되거나, 또는 제2 기판(190)은 제1 기판(150)보다 크게 형성될 수 있다. 제2 기판(190)은 인터포저(200)의 형상과 대응되는 형상으로 형성될 수 있다. 도면에 도시되는 제1 기판(150)과 제2 기판(190)의 형상은 예시에 불과하며 각 기판은 다양한 형상으로 형성될 수 있다.
도 5은 일 실시 예에 따른 전자 장치(100)의 단면도이다. 도 5는 도 4의 A-A' 단면을 도시한 단면도이다.
일 실시 예에서, 전자 장치(100)는 제1 기판(150), 제2 기판(190), 제1 기판(150)과 제2 기판(190) 사이에 배치되어 제1 기판(150)과 제2 기판(190)을 연결하는 인터포저(200)를 포함할 수 있다. 제1 기판(150)은 제1 신호선(151), 제1 그라운드(153), 차폐 공간(203) 내부에 배치된 제1 전기 소자(152), 및 차폐 공간(203) 외부에 배치된 제2 전기 소자(154)를 포함할 수 있다. 제2 기판(190)은 제2 신호선(191), 제2 그라운드(193), 및 제3 전기 소자(192)를 포함할 수 있다.
도 5에 도시된 실시 예에서, 제2 기판(190)의 제1 면(1901)(예: 도 5를 기준으로 상부면)에는 안테나 패턴이 형성될 수 있다. 이 때, 제2 기판의 제1 면(1901)은 후면 플레이트(예: 도 3의 후면 플레이트(190))를 향하는 면일 수 있다.
일례로, 제2 기판(190)은 인쇄 회로 기판으로 이루어지고, 상기 안테나 패턴은 제2 기판(190)에 인쇄 형성될 수 있다. 일례로, 상기 안테나 패턴은 레이저에 의해 형성된 패턴에 도전성 물질이 도금됨으로써 형성된 엘디에스 안테나(LDS: Laser Direct Structuring antenna)를 포함할 수 있다. 상기 안테나 패턴은 패치 안테나, 또는 다이폴 안테나로 기능할 수 있다.
일 실시 예에서, 인터포저(200)는 절연성으로 이루어질 수 있다. 제1 기판(150), 제2 기판(190), 및 인터포저(200) 사이에는 차폐 공간(203)이 형성될 수 있다. 차폐 공간(203)에는 상기 하나 이상의 전기 소자가 배치될 수 있다. 일례로, 상기 차폐 공간(203)에 배치된 하나 이상의 전기 소자는 제1 기판(150)에 실장된 제1 전기 소자(152)와 제2 기판(190)에 실장된 제3 전기 소자(192)를 포함할 수 있다.
일 실시 예에서, 인터포저(200)는 제1 기판(150)에 배치되는 제1 면(201), 제2 기판(190)에 배치되는 제2 면(202), 및 제1 면(201)과 제2 면(202) 사이에 형성되는 측면(204)을 포함할 수 있다. 상기 측면(204)은 차폐 공간(203) 내부를 향하는 내측면(204a)과, 차폐 공간(203) 외부를 향하는 외측면(204b)을 포함할 수 있다.
일 실시 예에서, 인터포저(200)는 제1 면(201)으로부터 제2 면(202)을 관통하도록 형성되는 도전성 비아를 포함할 수 있다. 도전성 비아는 제1 기판(150)의 제1 신호선(151)과 제2 기판(190)의 제2 신호선(191)을 전기적으로 연결하는 제1 도전성 비아(211), 제1 기판(150)의 제1 그라운드(153)와 제2 기판(190)의 제2 그라운드(193)를 전기적으로 연결하는 제2 도전성 비아(212), 및 제2 도전성 비아(212)와 도전 영역(205)을 전기적으로 연결하는 제3 도전성 비아(213)을 포함할 수 있다.
어떤 실시 예에서, 인터포저(200)는 절연체로 형성될 수 있다. 인터포저(200)의 측면(204)은 도금 영역(예: 도전 영역(205))과 미도금 영역(예: 비도전 영역(206))으로 형성될 수 있다. 이 때, 도금 영역은 인터포저의 측면이 도금되어 형성될 수 있다. 미도금 영역은 도금되지 않은 영역일 수 있다.
도 5을 참조하면, 제1 도전성 비아(211), 및 제2 도전성 비아(212)는 인터포저(200)의 제1 면(201)과 제2 면(202)을 관통하는 방향으로 형성될 수 있고, 제3 도전성 비아(213)는 제1 도전성 비아(211) 또는 제2 도전성 비아(212)에 수직하게 형성될 수 있다.
일 실시 예에서, 인터포저(200)는 외측면(204b)의 적어도 일부에 형성되는 도전 영역(205)을 포함할 수 있다. 도전 영역(205)은 제3 도전성 비아(213)에 의해 제2 도전성 비아(212)와 전기적으로 연결될 수 있다. 이로써 도전 영역(205)은 제1 기판(150)의 그라운드 및 제2 기판(190)의 그라운드와 전기적으로 연결되는 도전성 영역으로 형성될 수 있다.
어떤 실시 예에서, 인터포저(200)은 내측면(204a)의 적어도 일부에 형성되는 도전 영역(205)를 포함할 수 있다. 도전 영역(205)는 제3 도전성 비아(213)에 의해 제2 도전성 비아(212)와 전기적으로 연결될 수 있다. 이로써 도전 영역(205)은 제1 기판(150)의 그라운드 및 제2 기판(190)의 그라운드와 전기적으로 연결되는 도전성 영역으로 형성될 수 있다.
다양한 실시 예에서, 제1 기판(150)의 제1 그라운드(153)와 제2 기판(190)의 제2 그라운드(193)는 기판의 최 외곽 층에 형성되거나, 기판의 최 외곽 층을 이룰 수 있다. 마찬가지로, 제1 그라운드(153) 및 제2 그라운드(193)와 연결되는 제2 도전성 비아(212)는 제1 도전성 비아(211)에 비해 차폐 공간(203) 외측에 형성될 수 있다. 또한, 인터포저(200)의 외측면(204b)에는 그라운드와 연결되는 도전 영역(205)이 형성될 수 있다. 이로써, 차폐 공간(203) 내부에 배치된 전기 소자 및/또는 신호선으로부터 방출되는 전자기적 노이즈가 차폐 공간(203) 외부로 방출되는 것을 감소시키거나 방지할 수 있다.
어떤 실시 예에서, 인터포저(200)는 적층된 복수의 기판을 포함할 수 있다. 인터포저(200)는 적층된 복수의 기판의 중심 부분에 형성된 개구 부분과 개구 부분(예: 도 5의 차폐 공간(203))을 둘러싸는 테두리 부분(예: 도 4의 제1 면(201), 제2 면(202) 및 측면(204)을 포함함)을 포함할 수 있다.
어떤 실시 예에서, 인터포저(200)는 복수의 기판을 관통하는 복수의 관통홀(예: 도 5의 도전성 비아(211, 212))을 포함할 수 있다. 복수의 관통홀에는 도전성 물질이 채워질 수 있다. 복수의 기판 중 적어도 하나에는 그라운드 영역이 형성될 수 있다. 복수의 관통홀 중 일부(예: 제2 도전성 비아(212))는 관통홀에 채워진 도전성 물질에 의해 그라운드 영역에 접지될 수 있다.
도 6는 일 실시 예에 따른 전자 장치(100)의 인터포저(200)를 도시하며, 도전성 비아를 생략한 도면이다. 도 7는 일 실시 예에 따른 전자 장치(100)의 인터포저(200)의 제1 면(201)과 측면(204)을 도시한 도면이다.
도 6를 참조하면, 인터포저(200)는 도면을 기준으로 아래를 향하는 제1 면(201), 상기 제1 면(201)과 마주보며 도면을 기준으로 위를 향하는 제2 면(202), 및 상기 제1 면(201)과 제2 면(202) 사이의 공간을 둘러싸는 측면(204)을 포함할 수 있다. 인터포저(200)는 내부에 차폐 공간(203)이 형성되는 다각형의 링 형상으로 이루어질 수 있다. 인터포저(200)의 측면(204)은 차폐 공간(203)을 향하는 내측면(204a)과 차폐 공간(203) 외측을 향하는 외측면(204b)을 포함할 수 있다. 여기서 인터포저(200)가 연장되는 방향을 인터포저(200)의 둘레 방향으로 지칭하여 설명한다.
일 실시 예에 따르면, 내측면(204a) 및 외측면(204b)은 도전 영역(205)(예: 도금 영역)과, 도전 영역(205) 사이에 형성되는 비도전 영역(206)(예: 비도금 영역)을 포함할 수 있다. 앞서 설명한 바와 같이 도전 영역(205)은 제1 기판(150)의 제1 그라운드(153) 및 제2 기판(190)의 제2 그라운드(193)와 전기적으로 연결되는 도전성 영역으로 이루어질 수 있다.
도 6를 참조하면, 어느 하나의 비도전 영역(206)과 마주보는 영역은 도전 영역(205)으로 형성될 수 있다. 즉, 내측면(204a)에 형성된 비도전 영역(206)과 외측면(204b)에 형성된 비도전 영역(206)은 서로 마주보지 않도록 배치될 수 있다. 또는 내측면(204a)에 형성된 비도전 영역(206)과 외측면(204b)에 형성된 비도전 영역(206)은, 인터포저(200)의 둘레 방향으로 볼 때 서로 소정의 간격으로 이격되어 배치될 수 있다. 또는 내측면(204a)에 형성된 비도전 영역(206)과 외측면(204b)에 형성된 비도전 영역(206)은 서로 지그재그로 배치될 수 있다. 이는 차폐 공간(203) 내부로부터 발생되는 전자기적 노이즈를 효과적으로 차단하기 위한 것으로, 노이즈가 방출되는 경로에 위치한 내측면(204a)과 외측면(204b) 중 적어도 하나에는 도전 영역(205)이 형성될 수 있다.
도 7를 참조하면, 인터포저(200)는 제1 도전성 비아(211)와 제2 도전성 비아(212)를 포함할 수 있다. 앞서 설명한 바와 같이, 제1 도전성 비아(211)는 제1 기판(150)과 제2 기판(190)에 포함된 신호선과 전기적으로 연결될 수 있으며, 제2 도전성 비아(212)는 제1 기판(150)과 제2 기판(190)에 포함된 그라운드와 전기적으로 연결될 수 있다.
일 실시 예에 따르면, 인터포저(200)의 도전성 비아는 실질적으로 인터포저(200)의 둘레 방향을 따라 배열될 수 있다. 도전성 비아는 인터포저(200)의 제1 면(201)에 적어도 4열을 이루도록 배치될 수 있다. 적어도 4열을 이루도록 형성된 도전성 비아 중 가장 외곽에 배치된 도전성 비아는 그라운드와 연결되는 제2 도전성 비아(212)일 수 있다. 제2 도전성 비아(212)들 중 일부는 가장 외곽에 배치된 도전성 비아보다 내측에 형성될 수 있다. 도 7를 참조하면, 제2 도전성 비아(212)의 상당수는 도전성 비아가 이루는 열 중 가장 외곽 열을 이룰 수 있으며, 나머지는 가장 외곽 열보다 내측에 형성된 열을 이룰 수 있다. 한편, 제1 도전성 비아(211)는 가장 외곽에 배치된 제2 도전성 비아(212)보다 내측에 형성될 수 있다.
일 실시 예에서, 인터포저(200)는 양 측면(204)이 도전 영역(205)으로 이루어진 제1 부분(2001)과, 일 측면(204)이 비도전 영역(206)으로 이루어지고 다른 측면(204)이 도전 영역(205)으로 이루어진 제2 부분(2002)을 포함할 수 있다. 도 7를 참조하면, 제2 부분(2002)을 기준으로 인터포저(200)의 둘레 방향 양 측에는 제1 부분(2001)이 배치될 수 있다.
다양한 실시 예에서, 제2 부분(2002)에 포함된 도전성 비아는 제2 도전성 비아(212)들을 포함할 수 있다. 어떤 실시 예에서, 제2 부분(2002)에 포함된 도전성 비아는 모두 제2 도전성 비아(212)로 형성될 수 있다. 이는 제2 부분(2002)의 일 측면(204)은 상대적으로 차폐 성능이 낮은 비도전 영역(206)으로 이루어지기 때문에, 비도전 영역(206)을 통해 방출되는 전자기적 노이즈를 효과적으로 차폐할 수 있다.
다양한 실시 예에서, 제1 부분(2001)에 포함된 도전성 비아는 제1 도전성 비아(211)를 포함할 수 있다. 어떤 실시 예에서, 제1 부분(2001)에 포함된 도전성 비아는 일부가 제1 도전성 비아(211)로 형성될 수 있다. 제1 부분(2001)의 양 측면(204)은 상대적으로 차폐 성능이 높은 도전 영역(205)으로 이루어지므로, 전기 신호가 송수신되는 제1 도전성 비아(211)를 포함해도 전자기적 차폐 성능에 큰 영향을 미치지 않을 수 있다.
도 7를 참조하면, 제2 부분(2002)의 양 측에는 제1 부분(2001)이 연결되므로, 앞서 설명한 바와 같이, 비도전 영역(206)에 대면하는 도전 영역(205)은 비도전 영역(206)에 비해 넓게 형성될 수 있다.
다양한 실시 예에서, 제2 도전성 비아(212)는 상대적으로 더 크게 형성되는 제2-1 도전성 비아(2121)를 더 포함할 수 있다. 상기 제2-1 도전성 비아(2121)는 도 7에 도시된 바와 같이 인터포저(200)의 코너 부분에 형성될 수 있다. 제2-1 도전성 비아(2121)는 다른 제2 도전성 비아(212)에 비해 더 많은 도전성 물질(예: 솔더)이 내부에 수용될 수 있다. 제2-1 도전성 비아(2121)는 인터포저(200)와 제1 기판(예: 도 4의 제1 기판(150)) 사이의 도전성 물질의 접촉 면적을 증가시켜 제1 기판(150)과 인터포저(200)가 견고하게 결합될 수 있다. 마찬가지로, 제2-1 도전성 비아(2121)는 인터포저(200)와 제2 기판(예: 도 4의 제2 기판(190)) 사이의 도전성 물질의 접촉 면적을 증가시켜 제2 기판(190)과 인터포저(200)가 견고하게 결합될 수 있다. 결국 제2-1 도전성 비아(2121)는 그라운드 영역과 연결되어 차폐 공간(203)을 형성하며, 또한 제1 기판(150)과 제2 기판(190) 사이의 접착력을 증가시킬 수 있다.
도 8은 일 실시 예에 따른 전자 장치(100)의 인터포저(200)의 일부를 도시한 도면이다.
도 8을 참조하면, 인터포저(200)의 제1 면(201)에는 도전성 비아가 형성되고, 내측면(204a) 및 외측면(204b) 각각은 도전 영역(205)과 도전 영역(205) 사이에 형성되는 비도전 영역(206)을 포함할 수 있다.
도면을 기준으로 위에 도시된 내측면(204a)은 제1 도전 영역(2051)과 제1 도전 영역(2051) 사이에 형성된 제1 비도전 영역(2061)을 포함할 수 있다. 여기서 제1 도전 영역(2051)은 제2 도전성 비아(212) 중 적어도 일부와 전기적으로 연결된 도전성 영역일 수 있다. 제1 도전 영역(2051)은 제2 도전성 비아(212)를 통해 그라운드와 연결될 수 있다.
일 실시 예에서, 제1 비도전 영역(2061)을 중심으로 양 측에는 제1 도전 영역(2051)이 형성되고, 제1 비도전 영역(2061)은 제2 도전 영역(2052)과 마주볼 수 있다. 차폐 공간(203)으로부터 발생되는 전자기적 노이즈는, 차폐 공간(203) 내부(도 8을 기준으로 내측면(204a)의 상부)로부터 인터포저(200)를 통과하여 차폐 공간(203) 외부(도 8을 기준으로 외측면(204b)의 하부)로 향하는 경로로 방사될 수 있다. 상기 경로는 적어도 하나의 도전 영역(205)을 통과하도록 형성될 수 있다. 이로써, 차폐 공간(203)에서 발생한 전자기적 노이즈는 적어도 하나의 도전 영역(205)과 그라운드와 연결된 제2 도전성 비아(212)에 의해 차폐될 수 있다.
구체적으로, 제1 비도전 영역(2061)을 통과한 노이즈는 제2 도전성 비아(212), 및 제2 도전성 비아(212)와 전기적으로 연결되어 접지된 제2 도전 영역(2052)에 의해 차폐될 수 있다.
다양한 실시 예에서, 제1 비도전 영역(2061)과 마주보는 제2 도전 영역(2052)은 제1 비도전 영역(2061)에 비해 넓게 형성될 수 있다. 일례로, 인터포저(200)의 높이가 둘레 방향을 따라 일정할 때, 제1 비도전 영역(2061)과 제2 도전 영역(2052)의 넓이는 도면에 도시된 길이에 비례할 수 있다. 도 8을 참조하면, 제2 도전 영역(2052)의 길이 L2는 제1 비도전 영역(2061)의 길이 L1에 비해 길게 형성될 수 있다.
도면을 기준으로 아래에 도시된 외측면(204b)은 제2 도전 영역(2052)과 제2 도전 영역(2052) 사이에 형성된 제2 비도전 영역(2062)을 포함할 수 있다. 여기서 제2 도전 영역(2052)은 제2 도전성 비아(212) 중 적어도 일부와 전기적으로 연결된 도전성 영역일 수 있다. 제2 도전 영역(2052)은 제2 도전성 비아(212)를 통해 그라운드와 연결될 수 있다.
일 실시 예에서, 제2 비도전 영역(2062)을 중심으로 양 측에는 제2 도전 영역(2052)이 형성되고, 제2 비도전 영역(2062)은 제1 도전 영역(2051)과 마주볼 수 있다. 차폐 공간(203)으로부터 발생되는 전자기적 노이즈는, 차폐 공간(203) 내부(도 8을 기준으로 내측면(204a)의 상부)로부터 인터포저(200)를 통과하여 차폐 공간(203) 외부(도 8을 기준으로 외측면(204b)의 하부)로 향하는 경로로 방사될 수 있다. 상기 경로는 적어도 하나의 도전 영역(205)을 통과하도록 형성될 수 있다. 이로써, 차폐 공간(203)에서 발생한 전자기적 노이즈는 적어도 하나의 도전 영역(205)과 그라운드와 연결된 제2 도전성 비아(212)에 의해 차폐될 수 있다.
다양한 실시 예에서, 제2 비도전 영역(2062)과 마주보는 제1 도전 영역(2051)은 제2 비도전 영역(2062)에 비해 넓게 형성될 수 있다. 일례로, 인터포저(200)의 높이가 둘레 방향을 따라 일정할 때, 제2 비도전 영역(2062)과 제1 도전 영역(2051)의 넓이는 도면에 도시된 길이에 비례할 수 있다. 도 8을 참조하면, 제1 도전 영역(2051)의 길이 L2'는 제2 비도전 영역(2062)의 길이 L1'에 비해 길게 형성될 수 있다.
도 8을 참조하면, 제1 비도전 영역(2061)과 제2 비도전 영역(2062)은 소정의 간격(d)으로 이격될 수 있다. 이 때, 소정의 간격은 인터포저(200)의 둘레 방향 길이일 수 있다. 상기 간격이 길수록, 전자기적 노이즈가 제1 비도전 영역(2061), 및 제2 비도전 영역(2062)을 모두 통과하여 차폐 공간(203) 외부로 방사되는 것을 방지할 수 있다.
어떤 실시 예에서, 제2 도전 영역(2052)은 이와 마주보는 제1 비도전 영역(2061)에 비해 적어도 약 2배 넓이로 형성될 수 있다. 도 8을 참조하면, 인터포저(200)가 일정한 높이를 가질 때, L2 = 2L1일 수 있다. 이 때, 제2 도전 영역(2052)은 제1 비도전 영역(2061)과 대응되는 대응 영역, 및 대응 영역의 양 측으로 연장되는 연장 영역을 포함할 수 있다. 대응 영역은 제1 비도전 영역(2061)과 동일한 넓이를 가지는 영역일 수 있다. 다양한 실시 예에서, 대응 영역의 일측으로 연장되는 제1 연장 영역, 및 제2 연장 영역은 각각 제1 비도전 영역(2061)의 넓이의 적어도 약 1/2배로 이루어질 수 있다. 이로써, 제2 도전 영역(2052)은 제1 비도전 영역(2061)의 넓이의 적어도 약 2배로 이루어질 수 있다.
도 8을 참조하면, 도전성 비아 중 도전 영역(205) 사이에 형성되는 도전성 비아는 전기 신호가 흐르는 제1 도전성 비아(211)를 포함할 수 있다. 한편, 도전성 비아 중 도전 영역(205)과 비도전 영역(206) 사이에 형성되는 도전성 비아는 그라운드와 연결되어 접지된 제2 도전성 비아(212)를 포함할 수 있다.
어떤 실시 예에서, 도전 영역(205)과 비도전 영역(206) 사이에는 제2 도전성 비아(212)가 제1 도전성 비아(211)에 비해 더 많이 형성될 수 있다. 일례로, 비도전 영역(206)과 도전 영역(205) 사이의 영역에는 제2 도전성 비아(212)의 밀도가 다른 영역의 밀도에 비해 높을 수 있다. 구체적으로 비도전 영역(206)과 도전 영역(205) 사이의 영역에는 제2 도전성 비아(212)간의 피치 간격이 다른 영역에 비해 더 작게 형성되거나, 또는 제2 도전성 비아(212)가 다른 영역에 비해 더 크게 형성될 수 있다.
일례로, 도면에 도시된 C 영역과 같이 비도전 영역(206)의 주변부에는 제2 도전성 비아(212)만이 형성되어, 비도전 영역(206)으로 노이즈가 방출되거나 유입되는 것을 방지할 수 있다.
도 9은 도 8에 도시된 비도전 영역(206)과 도전 영역(205)의 넓이 관계에 따른 노이즈 이득이 도시된 도면이다.
도 9을 참조하면, 도전 영역(205)의 길이(L2)가 증가할수록 노이즈의 이득이 감소함을 알 수 있다. 이 때, 비도전 영역(206)의 길이 (L1)과 도전 영역(205)의 길이(L2)는 일정한 높이의 인터포저(200)에 있어서, 각각 비도전 영역(206)과 도전 영역(205)의 둘레 방향 길이를 의미하는 것으로, 비도전 영역(206)의 넓이와 도전 영역(205)의 넓이를 나타낼 수 있다.
도 9을 참조하면, 차폐 공간(203)에서 발생하는 다양한 주파수의 노이즈의 이득이 도시되며, 주파수와 관계 없이 L2가 증가할수록 실질적으로 노이즈의 이득이 감소할 수 있다. 특히 도전 영역(205)의 넓이가 이와 마주보는 비도전 영역(206)의 넓이의 약 2배 이상인 경우, 주파수가 다른 노이즈의 이득 차이가 실질적으로 없음을 알 수 있다. 따라서, 도전 영역(205)의 넓이는 비도전 영역(206)의 넓이에 적어도 약 2배로 형성되는 것이 바람직하다.
특히, 6Ghz 이상의 고주파 대역은 5G 통신 모듈의 작동 주파수에 포함될 수 있다. 이를 통해, 일 실시 예에 따른 전자 장치(100)는 인터포저(200)에 의해 형성되는 차폐 공간(203)에 5G 통신 모듈이 배치되는 경우에도, 5G 통신 모듈로부터 방사되는 노이즈를 효과적으로 차단할 수 있다. 다양한 실시 예에서, 전자 장치(100)는 차폐 공간(203)에서 발생되는 노이즈의 주파수 및/또는 이득에 따라, 비도전 영역(206)에 비해 더 넓은 도전 영역(205)을 가질 수 있다.
도 10은, 다양한 실시 예들에 따른, 네트워크 환경(1000) 내의 전자 장치(1001)의 블럭도이다. 도 10을 참조하면, 네트워크 환경(1000)에서 전자 장치(1001)는 제 1 네트워크(1098)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(1002)와 통신하거나, 또는 제 2 네트워크(1099)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(1004) 또는 서버(1008)와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치(1001)는 서버(1008)를 통하여 전자 장치(1004)와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치(1001)는 프로세서(1020), 메모리(1030), 입력 장치(1050), 음향 출력 장치(1055), 표시 장치(1060), 오디오 모듈(1070), 센서 모듈(1076), 인터페이스(1077), 햅틱 모듈(1079), 카메라 모듈(1080), 전력 관리 모듈(1088), 배터리(1089), 통신 모듈(1090), 가입자 식별 모듈(1096), 또는 안테나 모듈(1097)을 포함할 수 있다. 어떤 실시 예에서는, 전자 장치(1001)에는, 이 구성요소들 중 적어도 하나(예: 표시 장치(1060) 또는 카메라 모듈(1080))가 생략되거나, 하나 이상의 다른 구성 요소가 추가될 수 있다. 어떤 실시 예에서는, 이 구성요소들 중 일부들은 하나의 통합된 회로로 구현될 수 있다. 예를 들면, 센서 모듈(1076)(예: 지문 센서, 홍채 센서, 또는 조도 센서)은 표시 장치(1060)(예: 디스플레이)에 임베디드된 채 구현될 수 있다
프로세서(1020)는, 예를 들면, 소프트웨어(예: 프로그램(1040))를 실행하여 프로세서(1020)에 연결된 전자 장치(1001)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)을 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일 실시 예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(1020)는 다른 구성요소(예: 센서 모듈(1076) 또는 통신 모듈(1090))로부터 수신된 명령 또는 데이터를 휘발성 메모리(1032)에 로드하고, 휘발성 메모리(1032)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(1034)에 저장할 수 있다. 일 실시 예에 따르면, 프로세서(1020)는 메인 프로세서(1021)(예: 중앙 처리 장치 또는 어플리케이션 프로세서), 및 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(1023)(예: 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 추가적으로 또는 대체적으로, 보조 프로세서(1023)은 메인 프로세서(1021)보다 저전력을 사용하거나, 또는 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(1023)는 메인 프로세서(1021)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(1023)는, 예를 들면, 메인 프로세서(1021)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(1021)를 대신하여, 또는 메인 프로세서(1021)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(1021)와 함께, 전자 장치(1001)의 구성요소들 중 적어도 하나의 구성요소(예: 표시 장치(1060), 센서 모듈(1076), 또는 통신 모듈(1090))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시 예에 따르면, 보조 프로세서(1023)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성 요소(예: 카메라 모듈(1080) 또는 통신 모듈(1090))의 일부로서 구현될 수 있다.
메모리(1030)는, 전자 장치(1001)의 적어도 하나의 구성요소(예: 프로세서(1020) 또는 센서모듈(1076))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(1040)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(1030)는, 휘발성 메모리(1032) 또는 비휘발성 메모리(1034)를 포함할 수 있다.
프로그램(1040)은 메모리(1030)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(1042), 미들 웨어(1044) 또는 어플리케이션(1046)을 포함할 수 있다.
입력 장치(1050)는, 전자 장치(1001)의 구성요소(예: 프로세서(1020))에 사용될 명령 또는 데이터를 전자 장치(1001)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 장치(1050)은, 예를 들면, 마이크, 마우스, 또는 키보드를 포함할 수 있다.
음향 출력 장치(1055)는 음향 신호를 전자 장치(1001)의 외부로 출력할 수 있다. 음향 출력 장치(1055)는, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있고, 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시 예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
표시 장치(1060)는 전자 장치(1001)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 표시 장치(1060)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일 실시 예에 따르면, 표시 장치(1060)는 터치를 감지하도록 설정된 터치 회로(touch circuitry), 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 센서 회로(예: 압력 센서)를 포함할 수 있다.
오디오 모듈(1070)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시 예에 따르면, 오디오 모듈(1070)은, 입력 장치(1050)를 통해 소리를 획득하거나, 음향 출력 장치(1055), 또는 전자 장치(1001)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(1002)) (예: 스피커 또는 헤드폰))를 통해 소리를 출력할 수 있다.
센서 모듈(1076)은 전자 장치(1001)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시 예에 따르면, 센서 모듈(1076)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(1077)는 전자 장치(1001)이 외부 전자 장치(예: 전자 장치(1002))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일 실시 예에 따르면, 인터페이스(1077)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(1078)는, 그를 통해서 전자 장치(1001)가 외부 전자 장치(예: 전자 장치(1002))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시 예에 따르면, 연결 단자(1078)은, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(1079)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시 예에 따르면, 햅틱 모듈(1079)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(1080)은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시 예에 따르면, 카메라 모듈(1080)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(1088)은 전자 장치(1001)에 공급되는 전력을 관리할 수 있다. 일 실시 예에 따르면, 전력 관리 모듈(388)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(1089)는 전자 장치(1001)의 적어도 하나의 구성 요소에 전력을 공급할 수 있다. 일 실시 예에 따르면, 배터리(1089)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(1090)은 전자 장치(1001)와 외부 전자 장치(예: 전자 장치(1002), 전자 장치(1004), 또는 서버(1008))간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(1090)은 프로세서(1020)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시 예에 따르면, 통신 모듈(1090)은 무선 통신 모듈(1092)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(1094)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(1098)(예: 블루투스, WiFi direct 또는 IrDA(infrared data association) 같은 근거리 통신 네트워크) 또는 제 2 네트워크(1099)(예: 셀룰러 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성 요소(예: 단일 칩)으로 통합되거나, 또는 서로 별도의 복수의 구성 요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(1092)은 가입자 식별 모듈(1096)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크(1098) 또는 제 2 네트워크(1099)와 같은 통신 네트워크 내에서 전자 장치(1001)를 확인 및 인증할 수 있다.
안테나 모듈(1097)은 신호 또는 전력을 외부(예: 외부 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 안테나 모듈은, 일 실시 예에 따르면, 도전체 또는 도전성 패턴으로 형성될 수 있고, 어떤 실시 예에 따르면, 도전체 또는 도전성 패턴 이외에 추가적으로 다른 부품(예: RFIC)을 더 포함할 수 있다. 일 실시 예에 따르면, 안테나 모듈(1097)은 하나 이상의 안테나들을 포함할 수 있고, 이로부터, 제 1 네트워크(1098) 또는 제 2 네트워크(1099)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(1090)에 의하여 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(1090)과 외부 전자 장치 간에 송신되거나 수신될 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))를 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일 실시 예에 따르면, 명령 또는 데이터는 제 2 네트워크(1099)에 연결된 서버(1008)를 통해서 전자 장치(1001)와 외부의 전자 장치(1004)간에 송신 또는 수신될 수 있다. 전자 장치(1002, 804) 각각은 전자 장치(1001)와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시 예에 따르면, 전자 장치(1001)에서 실행되는 동작들의 전부 또는 일부는 외부 전자 장치들(1002, 804, or 808) 중 하나 이상의 외부 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(1001)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(1001)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(1001)로 전달할 수 있다. 전자 장치(1001)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다.. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다.
본 문서에 개시된 다양한 실시 예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치 (예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시 예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 문서의 다양한 실시 예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시 예들로 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나","A 또는 B 중 적어도 하나,""A, B 또는 C," "A, B 및 C 중 적어도 하나,"및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 문서에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로 등의 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일 실시 예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 문서의 다양한 실시 예들은 기기(machine)(예: 전자 장치(1001)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(1036) 또는 외장 메모리(1038))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(1040))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(1001))의 프로세서(예: 프로세서(1020))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장매체 는, 비일시적(non-transitory) 저장매체의 형태로 제공될 수 있다. 여기서, ‘비일시적’은 저장매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일 실시 예에 따르면, 본 문서에 개시된 다양한 실시 예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두개의 사용자 장치들(예: 스마트폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시 예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시 예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.
100: 전자 장치 200: 인터포저
150: 제1 기판 190: 제2 기판
203: 차폐 공간 204: 측면
205: 도전 영역 206: 비도전 영역
211: 제1 도전성 비아 212: 제2 도전성 비아
213: 제3 도전성 비아

Claims (18)

  1. 전자 장치에 있어서,
    하우징;
    상기 하우징 내에 배치되는 제1 PCB 및 제2 PCB;
    상기 제1 PCB 및 상기 제2 PCB 사이에 배치되는 인터포저;를 포함하고,
    상기 인터포저는 제1 도전성 표면과 제1 비도전성 표면을 가지는 제1 측벽과, 제2 도전성 표면 및 제2 비도전성 표면을 가지는 제2 측벽을 포함하고,
    상기 제1 비도전성 표면은 상기 제2 도전성 표면의 적어도 일부와 대면하고,
    상기 제2 비도전성 표면은 상기 제1 도전성 표면의 적어도 일부에 대면되며,
    상기 인터포저는,
    상기 제1 도전성 표면과 상기 제2 비도전성 표면 사이에 배치되고, 상기 제1 PCB의 접지 또는 상기 제2 PCB의 접지 중 적어도 하나와 전기적으로 연결된 제1 도전성 비아; 및
    상기 제2 도전성 표면과 상기 제1 비도전성 표면 사이에 배치되고, 상기 제1 PCB의 접지 또는 상기 제2 PCB의 접지 중 적어도 하나에 전기적으로 연결된 제2 도전성 비아;를 포함하는 것을 특징으로 하는 전자 장치.
  2. 제1항에 있어서,
    상기 제1 PCB의 제1 면 또는 상기 제2 PCB의 제2 면 중 적어도 하나에 배치되는 적어도 하나의 전자 부품을 더 포함하고,
    상기 제1 PCB의 제1 면은, 상기 제2 PCB의 제2 면과 서로 마주하는 것을 특징으로 하는 전자 장치.
  3. 청구항 2에 있어서,
    상기 제1 PCB의 제1 면, 상기 제2 PCB의 제2 면 및 상기 인터포저의 제1 측벽에 의해 정의되는 내부 공간;을 더 포함하고,
    상기 적어도 하나의 전자 부품은 상기 내부 공간에 배치되는 것을 특징으로 하는 전자 장치.
  4. 청구항 1에 있어서,
    상기 인터포저는 제1 방향으로 상기 제1 PCB로부터 상기 제2 PCB까지 연장되고;
    상기 제1 방향에 수직인 제2 방향을 따르는 상기 제1 비도전성 표면의 길이는 상기 제2 방향을 따르는 상기 제2 도전성 표면의 길이보다 짧고,
    상기 제2 방향을 따르는 상기 제2 비도전성 표면의 길이는 상기 제2 방향을 따르는 상기 제1 도전성 표면의 길이보다 짧은 것을 특징으로 하는 전자 장치.
  5. 청구항 1에 있어서,
    상기 인터포저는 상기 제1 PCB 상에 배치된 제1 면 및 상기 제2 PCB 상에 배치된 제2 면을 포함하고,
    상기 인터포저 내의 상기 제1 표면 및 상기 제2 표면으로부터 연장되는 개구부;를 더 포함하고,
    상기 개구부의 직경은 상기 제1 도전성 비아의 직경 또는 상기 제2 도전성 비아의 직경 중 적어도 하나보다 큰 것을 특징으로 하는 전자 장치.
  6. 청구항 1에 있어서,
    상기 제1 도전성 비아는 상기 제1 도전성 표면과 전기적으로 연결되고,
    상기 제2 도전성 비아는 상기 제2 도전성 표면에 전기적으로 연결되는 것을 특징으로 하는 전자 장치.
  7. 제1항에 있어서,
    상기 인터포저는 상기 제1 PCB의 신호 라인과 상기 제2 PCB의 신호 라인을 전기적으로 연결하는 제3 도전성 비아를 포함하는 것을 특징으로 하는 전자 장치.
  8. 청구항 1에 있어서, 상기 인터포저는,
    상기 제1 PCB의 접지 또는 상기 제2 PCB의 접지 중 적어도 하나와 전기적으로 연결되는 복수의 제1 도전성 비아들; 및
    상기 제1 PCB의 제1 신호 라인들 중 하나 또는 상기 제2 PCB의 제2 신호 라인들 중 하나와 전기적으로 연결되는 복수의 제2 도전성 비아들;을 포함하고,
    상기 제1 도전성 표면과 제2 도전성 표면이 서로 대면하는 상기 인터포저의 일부에서, 상기 제1 도전성 비아들의 수 대비 상기 제2 도전성 비아들의 수의 제1 비율은,
    상기 제1 도전성 표면과 상기 제2 비도전성 표면이 서로 마주하거나 상기 제2 도전성 표면과 상기 제1 비도전성 표면은 서로 마주하는 상기 인터포저의 일부에서 상기 제1 도전성 비아들의 수 대비 상기 제2 도전성 비아들 수의 제2 비율보다 작은 것을 특징으로 하는 전자 장치.
  9. 전자 장치에 있어서,
    하우징;
    상기 하우징 내에 배치되는 제1 PCB;
    상기 하우징 내에 배치되면서 상기 제1 PCB로부터 이격된 제2 PCB;
    상기 제1 PCB 및 상기 제2 PCB 사이에 배치되는 인터포저;를 포함하고,
    상기 인터포저는,
    상기 인터포저의 제2 측벽의 도전면에 대향되는 상기 인터포저의 제1 측벽의 도전면의 제1 부분;
    상기 제1 측벽의 비도전면에 대향되는 상기 제2 측벽의 도전면의 제1 부분; 및
    상기 제2 측벽의 비도전면에 대향되는 상기 제1 측벽의 도전면의 제3 부분;을 포함하고,
    상기 제1 부분은 상기 제2 부분 및 상기 제3 부분 사이에 배치되고,
    상기 제1 및 제2 측벽들은 상기 제1 PCB 또는 상기 제2 PCB에 실장된 적어도 하나의 회로가 배치된, 상기 제1 PCB 및 상기 제2 PCB 사이의 내부 공간을 감싸도록 형성되는 것을 특징으로 하는 전자 장치.
  10. 제9항에 있어서,
    상기 인터포저의 제2 부분은 복수의 제1 도전성 비아들을 포함하고,
    상기 복수의 제1 도전성 비아들 각각은 상기 제1 PCB의 접지 또는 상기 제2 PCB의 접지 중 적어도 하나와 전기적으로 연결되는 것을 특징으로 하는 전자 장치.
  11. 제9항에 있어서,
    상기 제2 PCB는 상기 제1 PCB로부터 제1 방향으로 이격되고,
    상기 인터포저는 상기 제1 방향에 수직한 제2 방향으로 연장되고, 상기 제1 부분은 상기 제2 부분 또는 상기 제3 부분보다 제2 방향으로 더 길게 연장되는 것을 특징으로 하는 전자 장치.
  12. 제9항에 있어서,
    상기 인터포저는,
    상기 제1 PCB의 접지 또는 상기 제2 PCB의 접지 중 적어도 하나와 전기적으로 연결되는 복수의 제1 도전성 비아들; 및
    상기 제1 PCB의 제1 신호 라인들 중 어느 하나 또는 상기 제2 PCB의 제2 신호 라인들 중 어느 하나 각각과 전기적으로 연결되는 복수의 제2 도전성 비아들;을 포함하고,
    상기 인터포저의 상기 제1 부분에서 상기 제1 도전성 비아들의 수 대비 상기 제2 도전성 비아들의 수의 비율은, 상기 인터포저의 상기 제2 부분 또는 상기 제3 부분에서 상기 제1 도전성 비아들의 수 대비 상기 제2 도전성 비아들의 수의 비율보다 작은 것을 특징으로 하는 전자 장치.
  13. 제12항에 있어서,
    상기 제2 부분의 상기 제1 도전성 비아들의 개수는 상기 제2 부분의 상기 제2 도전성 비아들의 개수보다 많고,
    상기 제3 부분의 상기 제1 도전성 비아들의 수는 상기 제3 부분의 상기 제2 도전성 비아들의 수보다 많은 것을 특징으로 하는 전자 장치.
  14. 제12항에 있어서,
    상기 제1 도전성 비아들의 개수와 상기 제2 도전성 비아들의 개수의 합에 대해 상기 제1 도전성 비아들의 개수로 정의되는 비율,
    상기 제2 부분의 상기 비율 또는 상기 제3 부분의 상기 비율은 상기 제1 부분의 상기 비율보다 큰 것을 특징으로 하는 전자 장치.
  15. 제12항에 있어서,
    상기 제2 PCB는 상기 제1 PCB로부터 제1 방향으로 이격되고,
    상기 제1 도전성 비아들 및 상기 제2 도전성 비아들은 상기 제1 방향으로 연장되는 것을 특징으로 하는 전자 장치.
  16. 제12항에 있어서,
    상기 제2 부분에 포함된 상기 제1 도전성 비아들은 상기 제2 부분에 포함된 상기 제2 도전성 비아들보다 상기 제2 부분의 상기 제1 측벽에 더 가까이 배치되고,
    상기 제3 부분에 포함된 제1 도전성 비아들은 상기 제3 부분에 포함된 제2 도전성 비아들보다 상기 제3 부분의 제2 측벽에 더 가깝게 위치하는 것을 특징으로 하는 전자 장치.
  17. 제12항에 있어서,
    상기 제2 부분에 포함된 제1 도전성 비아들은 상기 제3 부분에 포함된 제1 도전성 비아들보다 상기 제2 부분의 제1 측벽에 더 가깝게 위치하는 것을 특징으로 하는 전자 장치.
  18. 제9항에 있어서,
    상기 제2 부분에는 상기 제2 부분의 비도전성 표면을 차폐하기 위한 제1 접지 비아가 구비되고,
    상기 제1 접지 비아는 상기 제1 부분의 접지, 상기 제2 PCB의 접지 및 상기 제2 부분의 도전성 표면과 전기적으로 연결되고,
    상기 제3 부분에는 상기 제3 부분의 비도전성 표면을 차폐하기 위한 제2 접지 비아가 구비되며,
    상기 제2 접지 비아는 상기 제1 PCB의 접지, 상기 제2 PCB의 접지 및 상기 제3 부분의 도전성 표면과 전기적으로 연결되는 것을 특징으로 하는 전자 장치.
KR1020230082926A 2018-09-19 2023-06-27 인쇄 회로 기판에 배치된 회로 소자를 둘러싸는 인터포저를 포함하는 전자 장치 KR20230098767A9 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230082926A KR20230098767A9 (ko) 2018-09-19 2023-06-27 인쇄 회로 기판에 배치된 회로 소자를 둘러싸는 인터포저를 포함하는 전자 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180112151A KR102550209B1 (ko) 2018-09-19 2018-09-19 인쇄 회로 기판에 배치된 회로 소자를 둘러싸는 인터포저를 포함하는 전자 장치
KR1020230082926A KR20230098767A9 (ko) 2018-09-19 2023-06-27 인쇄 회로 기판에 배치된 회로 소자를 둘러싸는 인터포저를 포함하는 전자 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020180112151A Division KR102550209B1 (ko) 2018-09-19 2018-09-19 인쇄 회로 기판에 배치된 회로 소자를 둘러싸는 인터포저를 포함하는 전자 장치

Publications (2)

Publication Number Publication Date
KR20230098767A true KR20230098767A (ko) 2023-07-04
KR20230098767A9 KR20230098767A9 (ko) 2024-03-21

Family

ID=69773247

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180112151A KR102550209B1 (ko) 2018-09-19 2018-09-19 인쇄 회로 기판에 배치된 회로 소자를 둘러싸는 인터포저를 포함하는 전자 장치
KR1020230082926A KR20230098767A9 (ko) 2018-09-19 2023-06-27 인쇄 회로 기판에 배치된 회로 소자를 둘러싸는 인터포저를 포함하는 전자 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020180112151A KR102550209B1 (ko) 2018-09-19 2018-09-19 인쇄 회로 기판에 배치된 회로 소자를 둘러싸는 인터포저를 포함하는 전자 장치

Country Status (5)

Country Link
US (4) US10709043B2 (ko)
EP (1) EP3837932A4 (ko)
KR (2) KR102550209B1 (ko)
CN (2) CN117580348A (ko)
WO (1) WO2020060240A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102550209B1 (ko) 2018-09-19 2023-06-30 삼성전자주식회사 인쇄 회로 기판에 배치된 회로 소자를 둘러싸는 인터포저를 포함하는 전자 장치
KR20210007217A (ko) 2019-07-10 2021-01-20 삼성전자주식회사 인터포저를 포함하는 전자 장치
TWI710164B (zh) * 2019-08-19 2020-11-11 和碩聯合科技股份有限公司 電子裝置
KR20210128782A (ko) * 2020-04-17 2021-10-27 삼성전자주식회사 쉴드 캔을 포함하는 전자 장치
CN113573473A (zh) * 2020-04-28 2021-10-29 富泰华工业（深圳）有限公司 电路板组件及电子装置
KR20210136387A (ko) * 2020-05-07 2021-11-17 삼성전자주식회사 인터포저를 포함하는 전자 장치
EP4149217A4 (en) * 2020-05-08 2024-01-24 Samsung Electronics Co Ltd INTERPOSING STRUCTURE AND ELECTRONIC DEVICE THEREOF
KR20210150178A (ko) * 2020-06-03 2021-12-10 삼성전자주식회사 인터포저를 포함하는 전자 장치
KR20210158606A (ko) * 2020-06-24 2021-12-31 삼성전자주식회사 인쇄 회로 기판에 배치된 회로 소자를 둘러싸는 인터포저를 포함하는 전자 장치
KR20220022243A (ko) * 2020-08-18 2022-02-25 삼성전자주식회사 회로 기판 모듈 및 이를 포함하는 전자 장치
KR20220054004A (ko) * 2020-10-23 2022-05-02 삼성전자주식회사 인터포저를 포함하는 안테나 구조 및 이를 포함하는 전자 장치.
EP4195630A4 (en) 2020-12-16 2024-04-10 Samsung Electronics Co Ltd ELECTRONIC DEVICE
DE102020216480A1 (de) * 2020-12-22 2022-06-23 Zf Friedrichshafen Ag Leistungsmodul, verfahren zum herstellen des leistungsmoduls, wechselrichter und dc/dc-wandler
US20210153339A1 (en) * 2020-12-23 2021-05-20 Intel Corporation Trace routable radiation shield
KR20220101909A (ko) * 2021-01-12 2022-07-19 삼성전자주식회사 차폐 구조를 갖는 기판을 포함하는 전자 장치
US11848279B2 (en) 2021-01-12 2023-12-19 Samsung Electronics Co., Ltd. Electronic device including printed circuit board having shielding structure
KR20220102930A (ko) * 2021-01-14 2022-07-21 삼성전자주식회사 안테나를 포함하는 전자 장치
KR20220104571A (ko) * 2021-01-18 2022-07-26 삼성전자주식회사 안테나 모듈을 포함하는 전자 장치
US11973262B2 (en) 2021-01-18 2024-04-30 Samsung Electronics Co., Ltd Electronic device including antenna module
KR20220124583A (ko) * 2021-03-03 2022-09-14 삼성전자주식회사 인터포저를 포함하는 전자 장치
EP4280827A1 (en) 2021-03-17 2023-11-22 Samsung Electronics Co., Ltd. Interposer and electronic device comprising same
CN113438810A (zh) * 2021-05-18 2021-09-24 深圳市致趣科技有限公司 连接器制作方法、电子设备、连接器及应用
KR20230026764A (ko) * 2021-08-18 2023-02-27 삼성전자주식회사 안테나를 포함하는 전자 장치
EP4376560A1 (en) * 2021-08-26 2024-05-29 Samsung Electronics Co., Ltd. Interposer and electronic device comprising same
WO2023113161A1 (ko) * 2021-12-17 2023-06-22 삼성전자 주식회사 마이크와 플래시 모듈을 포함하는 전자 장치
WO2023172051A1 (ko) * 2022-03-08 2023-09-14 삼성전자주식회사 브릿지 인쇄회로기판을 포함하는 전자 장치
US20230361460A1 (en) * 2022-05-06 2023-11-09 Apple Inc. System and method for ground fencing
JP7245947B1 (ja) 2022-08-15 2023-03-24 Ｆｃｎｔ株式会社 印刷配線基板及び無線通信端末
WO2024047809A1 (ja) * 2022-08-31 2024-03-07 日立Astemo株式会社 電子制御装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4258432B2 (ja) * 2004-05-21 2009-04-30 パナソニック株式会社 基板接合部材ならびにそれを用いた三次元接続構造体
TWM298326U (en) 2006-01-27 2006-09-21 Askey Computer Corp Circuit board device suppressing electromagnetic interference
TWI322661B (en) * 2006-05-19 2010-03-21 Asustek Comp Inc Electromagnetic sheilding device and method of fabricating the same
US7782629B2 (en) * 2007-02-26 2010-08-24 Flextronics Ap, Llc Embedding an electronic component between surfaces of a printed circuit board
WO2011056977A2 (en) 2009-11-06 2011-05-12 Molex Incorporated Multi-layer circuit member and assembly therefor
KR101798918B1 (ko) 2011-03-25 2017-11-17 엘지전자 주식회사 인쇄회로기판 어셈블리, 이의 제조 방법 및 이를 구비하는 이동 단말기
US8727808B2 (en) * 2011-07-13 2014-05-20 Tyco Electronics Corporation Electrical connector assembly for interconnecting an electronic module and an electrical component
US9155188B2 (en) 2011-11-04 2015-10-06 Apple Inc. Electromagnetic interference shielding techniques
US20140048326A1 (en) 2012-08-14 2014-02-20 Bridge Semiconductor Corporation Multi-cavity wiring board for semiconductor assembly with internal electromagnetic shielding
US9226396B2 (en) 2013-03-12 2015-12-29 Invensas Corporation Porous alumina templates for electronic packages
US9462732B2 (en) 2013-03-13 2016-10-04 Laird Technologies, Inc. Electromagnetic interference shielding (EMI) apparatus including a frame with drawn latching features
US20140291818A1 (en) * 2013-03-26 2014-10-02 Broadcom Corporation Integrated Circuit Device Facilitating Package on Package Connections
US9307328B2 (en) * 2014-01-09 2016-04-05 Knowles Electronics, Llc Interposer for MEMS-on-lid microphone
KR102204552B1 (ko) * 2014-02-27 2021-01-19 엘지전자 주식회사 이동 단말기
US10468351B2 (en) * 2014-08-26 2019-11-05 Xilinx, Inc. Multi-chip silicon substrate-less chip packaging
KR102150695B1 (ko) 2015-08-13 2020-09-01 삼성전자주식회사 다중 대역 안테나를 포함하는 전자 장치
KR102396585B1 (ko) * 2015-11-06 2022-05-11 삼성전자주식회사 방수 구조를 가진 전자 장치
KR102420101B1 (ko) 2015-12-07 2022-07-13 삼성전자주식회사 케이블 지지구조를 포함하는 전자 기기
US9824979B2 (en) 2015-12-29 2017-11-21 Stmicroelectronics, Inc. Electronic package having electromagnetic interference shielding and associated method
JP6683542B2 (ja) 2016-06-11 2020-04-22 新日本無線株式会社 電磁シールドを備えた半導体装置の製造方法
US10349565B2 (en) 2016-09-06 2019-07-09 Apple Inc. Electronic assembly architectures using multi-cable assemblies
CN206962152U (zh) * 2017-04-07 2018-02-02 安费诺东亚电子科技(深圳)有限公司 一种新型公头连接器
KR102400748B1 (ko) * 2017-09-12 2022-05-24 삼성전자 주식회사 인터포저를 포함하는 전자 장치
US10342131B1 (en) 2018-04-05 2019-07-02 Lg Electronics Inc. PCB laminated structure and mobile terminal having the same
KR20190119819A (ko) 2018-04-13 2019-10-23 삼성전자주식회사 차폐 공간을 형성하는 커넥터 및 이를 구비하는 전자 장치
US10419050B1 (en) 2018-05-29 2019-09-17 Apple Inc. Printed circuit board interposer for radio frequency signal transmission
KR102550209B1 (ko) 2018-09-19 2023-06-30 삼성전자주식회사 인쇄 회로 기판에 배치된 회로 소자를 둘러싸는 인터포저를 포함하는 전자 장치
KR102572820B1 (ko) * 2018-11-19 2023-08-30 삼성전자 주식회사 혼 구조를 이용한 안테나 및 그것을 포함하는 전자 장치
KR102659482B1 (ko) * 2019-09-27 2024-04-23 삼성전자주식회사 인터포저를 포함하는 전자 장치

Also Published As

Publication number Publication date
KR20200032911A (ko) 2020-03-27
CN117580348A (zh) 2024-02-20
US11825639B2 (en) 2023-11-21
CN112740846A (zh) 2021-04-30
EP3837932A4 (en) 2021-09-15
US11277949B2 (en) 2022-03-15
US20240107726A1 (en) 2024-03-28
US20200093040A1 (en) 2020-03-19
WO2020060240A1 (en) 2020-03-26
CN112740846B (zh) 2023-11-14
KR102550209B1 (ko) 2023-06-30
US20200337188A1 (en) 2020-10-22
KR20230098767A9 (ko) 2024-03-21
US10709043B2 (en) 2020-07-07
US20220210957A1 (en) 2022-06-30
EP3837932A1 (en) 2021-06-23

Similar Documents

Publication Publication Date Title
KR102550209B1 (ko) 인쇄 회로 기판에 배치된 회로 소자를 둘러싸는 인터포저를 포함하는 전자 장치
KR102553108B1 (ko) 안테나 모듈을 포함하는 전자 장치
KR102431462B1 (ko) 도전성 패턴을 포함하는 안테나 및 그것을 포함하는 전자 장치
KR102537495B1 (ko) 안테나 모듈을 포함하는 전자 장치
KR102659482B1 (ko) 인터포저를 포함하는 전자 장치
US20220094073A1 (en) Electronic device comprising antenna for wireless communication
KR102554752B1 (ko) 플렉서블 회로기판을 포함하는 전자 장치
KR102561724B1 (ko) 안테나 모듈 및 그를 포함하는 전자 장치
US11357142B2 (en) Electronic device including a shielding sheet and a heat radiation member
KR102469571B1 (ko) 루프 타입 안테나 및 그것을 포함하는 전자 장치
KR102510921B1 (ko) 도전성 프레임과 회로 기판을 연결하는 커넥터 및 그를 포함하는 전자 장치
KR20190127455A (ko) 안테나 및 그것을 포함하는 전자 장치
KR20230070432A (ko) 인쇄 회로 기판의 경사진 측면에 형성된 안테나를 포함하는 안테나 조립체 및 그를 포함하는 전자 장치
KR20200101234A (ko) 복수의 안테나 및 이를 포함하는 전자 장치
KR20210100391A (ko) 전자 장치 및 상기 전자 장치의 제1 인쇄 회로 기판과 제2 인쇄 회로 기판을 연결하는 커넥터
KR20190133961A (ko) 안테나 및 그것을 포함하는 전자 장치
US11324112B2 (en) Antenna device and electronic device comprising antenna device
KR20210031303A (ko) 회로 기판에 실장되는 커넥터를 포함하는 전자 장치
KR20200126622A (ko) 복수의 층을 포함하는 안테나 방사체 및 그것을 포함하는 전자 장치
KR102484484B1 (ko) 어레이 안테나를 포함하는 전자 장치
US11563280B2 (en) Electronic device including antenna
KR20190138359A (ko) 안테나를 포함하는 전자 장치
KR20210054336A (ko) 그립 감지 방법 및 이를 지원하는 전자 장치
KR20210158606A (ko) 인쇄 회로 기판에 배치된 회로 소자를 둘러싸는 인터포저를 포함하는 전자 장치
KR20220129792A (ko) 인터포저 및 그를 포함하는 전자 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal