KR20230088321A - 표시 패널, 이의 제조 방법 및 이를 구비하는 표시 장치 - Google Patents

표시 패널, 이의 제조 방법 및 이를 구비하는 표시 장치 Download PDF

Info

Publication number
KR20230088321A
KR20230088321A KR1020230073720A KR20230073720A KR20230088321A KR 20230088321 A KR20230088321 A KR 20230088321A KR 1020230073720 A KR1020230073720 A KR 1020230073720A KR 20230073720 A KR20230073720 A KR 20230073720A KR 20230088321 A KR20230088321 A KR 20230088321A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
disposed
layer
emitting unit
Prior art date
Application number
KR1020230073720A
Other languages
English (en)
Other versions
KR102674437B1 (ko
Inventor
김상열
박일석
김정연
장병민
전우식
조준경
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020230073720A priority Critical patent/KR102674437B1/ko
Publication of KR20230088321A publication Critical patent/KR20230088321A/ko
Priority to KR1020240073509A priority patent/KR20240096435A/ko
Application granted granted Critical
Publication of KR102674437B1 publication Critical patent/KR102674437B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/32—Stacked devices having two or more layers, each emitting at different wavelengths
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H10K50/13—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit
    • H10K50/131—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit with spacer layers between the electroluminescent layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/341—Short-circuit prevention
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

보조 전극; 상기 보조 전극으로부터 이격된 제1 전극; 상기 보조 전극 및 상기 제1 전극 상에 배치되는 제1 발광 유닛; 상기 제1 발광 유닛 상에 배치된 전하 생성층; 상기 전하 생성층 상에 배치되는 제2 발광 유닛; 상기 제1 발광 유닛, 상기 전하 생성층, 상기 제2 발광 유닛에 정의되어 상기 보조 전극을 노출 시키는 제1 컨택홀 내에 배치되는 제1 부분을 포함하는 저항 제어층; 및 상기 제1 컨택홀 내에 배치되고 상기 제1 부분 상에 배치되는 제1 전극부를 구비하는 제2 전극을 구비한다. 상기 제1 부분의 일부는 상기 제1 전극부 및 상기 전하 생성층 사이에 배치된다.

Description

표시 패널, 이의 제조 방법 및 이를 구비하는 표시 장치{DISPLAY PANEL, MANUFACTURING METHOD THEREOF AND DISPLAY APPARATUS HAVING THE SAME}
본 발명은 표시 패널 및 이의 제조 방법에 관한 것으로, 더욱 상세하게는 수평 누설 전류에 의한 유기 발광 소자의 불량 발광을 방지 할 수 있는 표시 패널 및 이의 제조 방법에 관한 것이다.
유기 발광 소자는 자발광형 소자로서 시야각이 넓고 콘트라스트가 우수하다. 뿐만 아니라 유기 발광 소자는 응답시간이 빠르며, 휘도가 높고 구동전압이 낮다.
일반적으로 유기 발광 소자는 애노드, 애노드 상에 순차적으로 배치된 정공수송층, 발광층, 전자수송층 및 캐소드를 포함한다. 여기에서 정공수송층, 발광층 및 전자수송층은 유기화합물로 이루어진 유기 박막들이다.
유기 발광 소자의 애노드 및 캐소드에 서로 다른 전압들이 인가되면, 애노드로부터 주입된 정공은 정공수송층을 경유하여 발광층으로 이동하고, 캐소드로부터 주입된 전자는 전자수송층을 경유하여 발광층으로 이동한다. 정공 및 전자는 발광층에서 재결합하여 엑시톤(exiton)을 생성한다. 이 엑시톤이 여기 상태에서 기저상태로 변하면서 광이 생성된다.
본 발명의 목적은 수평 누설 전류에 의한 유기발광소자의 불량 발광을 방지 할 수 있는 표시 패널 및 이의 제조 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 표시 패널은 베이스 기판; 상기 베이스 기판 상에 배치된 보조 전극; 평면상으로 보았을 때 상기 보조 전극으로부터 이격된 제1 전극; 상기 보조 전극 및 상기 제1 전극 상에 배치되는 제1 발광 유닛; 상기 제1 발광 유닛 상에 배치된 전하 생성층; 상기 전하 생성층 상에 배치되는 제2 발광 유닛; 상기 제1 발광 유닛, 상기 전하 생성층, 상기 제2 발광 유닛에 정의되어 상기 보조 전극을 노출 시키는 제1 컨택홀 내에 배치되는 제1 부분을 포함하는 저항 제어층; 및 적어도 일부가 상기 제1 컨택홀 내에 배치되고 상기 제1 부분 상에 배치되는 제1 전극부, 및 상기 제1 전극부로부터 연장되고 평면상으로 보았을 때 상기 제1 전극과 중첩되고 상기 제2 발광 유닛 상에 배치되는 제2 전극부를 구비하는 제2 전극을 구비하며, 상기 제1 부분의 어느 일부는 상기 제1 전극부 및 상기 전하 생성층 사이에 배치되고, 상기 제1 전극부와 상기 전하 생성층을 절연시킨다.
상기 제1 부분의 다른 일부는 상기 제1 전극부와 상기 보조 전극 사이에 배치된다.
상기 제1 부분의 상기 다른 일부는 상기 보조 전극과 접촉된다.
상기 제1 부분의 상기 어느 일부는 상기 제1 컨택홀에 의해 노출되는 상기 전하 생성층의 노출면과 접촉한다.
상기 제1 부분의 다른 일부에는 상기 보조 전극의 상면의 적어도 일부를 노출 시키는 제2 컨택홀이 정의되고, 상기 제1 전극부의 일부는 상기 저항 제어층에 정의된 제2 컨택홀에 배치되어 상기 보조 전극과 접촉한다.
상기 저항 제어층은 상기 제1 부분으로부터 연장되고 상기 제2 발광 유닛 및 상기 제2 전극 사이에 배치되는 제2 부분을 더 포함한다.
평면상으로 보았을 때, 상기 보조 전극 및 상기 제1 전극 사이에 배치되는 화소 정의막을 더 포함하고, 상기 저항 제어층은, 상기 화소 정의막 상에 배치되고 상기 제1 및 제2 부분을 연결하는 제3 부분을 더 포함한다.
상기 제2 부분은 평면상으로 보았을 때 상기 제1 전극과 중첩된다.
상기 제2 부분은 평면상으로 보았을 때 상기 제1 전극과 이격된다.
상기 제1 발광 유닛은 제1 광을 생성하고, 상기 제2 발광 유닛은 상기 제1 광과 상이한 색상을 갖는 광을 생성한다.
상기 저항 제어층은 저항은 상기 전하 생성층의 저항보다 크다.
상기 저항 제어층의 두께는 1nm 내지 10nm이다.
상기 저항 제어층은 LiF 및 LiQ 중 적어도 어느 하나를 포함한다,
본 발명의 일 실시예에 따른 표시 패널의 제조 방법은 베이스 기판 상에 정의된 제1 영역에 보조 전극을 형성 하는 단계; 평면상으로 보았을 때, 상기 제1 영역에 이격되어 상기 베이스 기판 상에 정의된 제2 영역에 제1 전극을 형성 하는 단계; 상기 제1 전극 상에 제1 광을 생성하는 제1 발광 유닛을 형성 하는 단계; 상기 제1 발광 유닛 상에 전하 생성층을 형성 하는 단계; 상기 전하 생성층 상에 제2 광을 생성하는 제2 발광 유닛을 형성 하는 단계; 상기 제1 발광 유닛, 상기 전하 생성층, 및 상기 제2 발광 유닛의 일부를 제거 하여 상기 보조 전극의 상면을 노출 시키는 제1 컨택홀을 형성하는 단계; 상기 제1 컨택홀에 의해 노출되는 상기 전하 생성층의 노출면 상에 배치되는 저항 제어층을 형성하는 단계; 및 상기 저항 제어층 상에 제2 전극을 형성 하는 단계를 포함한다.
상기 저항 제어층의 일부를 제거하여, 상기 저항 제어층에 상기 보조 전극의 상면의 적어도 일부를 노출시키는 제2 컨택홀을 형성하는 단계를 더 포함한다.
상기 제2 컨택홀을 형성하는 단계는 상기 제어층을 형성하는 단계 및 상기 제2 전극을 형성하는 단계 사이에 수행된다.
상기 제1 발광 유닛, 상기 전하 생성층, 및 상기 제2 발광 유닛은 레이저 드릴링을 이용하여 제거된다.
본 발명의 일 실시예에 따른 표시 장치는 표시 패널; 및 상기 표시 패널을 제어하는 제어부를 포함하고, 상기 표시 패널은, 베이스 기판; 상기 베이스 기판 상에 배치된 보조 전극; 평면상으로 보았을 때 상기 보조 전극으로부터 이격된 제1 전극; 상기 보조 전극 및 상기 제1 전극 상에 배치되는 제1 발광 유닛; 상기 제1 발광 유닛 상에 배치된 전하 생성층; 상기 전하 생성층 상에 배치되는 제2 발광 유닛; 상기 제1 발광 유닛, 상기 전하 생성층, 상기 제2 발광 유닛에 정의되어 상기 보조 전극을 노출 시키는 제1 컨택홀 내에 배치되는 제1 부분을 포함하는 저항 제어층; 및 상기 제1 컨택홀 내에 배치되고 상기 제1 부분 상에 배치되는 제1 전극부, 및 상기 제1 전극부로부터 연장되고 평면상으로 보았을 때 상기 제1 전극과 중첩되고 상기 제2 발광 유닛 상에 배치되는 제2 전극부를 구비하는 제2 전극을 구비하며, 상기 제1 부분의 어느 일부는 상기 제1 전극부 및 상기 전하 생성층 사이에 배치되고, 상기 제1 전극부와 상기 전하 생성층을 절연시킨다.
상기 제1 부분의 다른 일부는 상기 제1 전극부와 상기 보조 전극 사이에 배치된다.
상기 제1 부분의 상기 다른 일부는 상기 보조 전극과 접촉되고, 상기 제1 부분의 상기 어느 일부는 상기 제1 컨택홀에 의해 노출되는 상기 전하 생성층의 노출면과 접촉된다.
상술한 바에 따르면, 저항 제어층은 전하 생성층 및 제2 전극 사이에 배치되어, 상기 전하생성층 및 제2 전극을 절연 시킬 수 있다. 그에 따라, 전하 생성층에 수평 누설 전류가 흐르는 것이 방지 되고, 수평 누설 전류에 의한 유기 발광 소자의 불량 발광이 방지될 수 있다
도 1은 본 발명의 일 실시예에 따른 표시 장치의 개략적인 평면도 이다.
도 2는 본 발명의 일 실시예에 따른 표시 패널의 평면도 이다.
도 3a은 도 2에 도시된 Ⅰ-Ⅰ' 을 따라 절단한 절단면의 단면도 이다.
도 3b는 도 3a에 도시된 제1 컨택홀을 확대한 단면도이다.
도 3c는 도 3a에 도시된 제1 컨택홀을 확대한 평면도이다.
도 3d 는 본 발명의 일 실시예에 따른 표시 패널의 단면도 이다.도 4은 본 발명의 일 실시예에 따른 표시 패널의 평면도 이다.
도 4은 본 발명의 일 실시예에 따른 표시 패널의 평면도 이다.
도 5는 도 4에 도시된 Ⅱ-Ⅱ'를 따라 절단한 절단면의 단면도 이다.
도 6은 본 발명의 일 실시예에 따른 표시 패널의 단면도 이다.
도 7은 본 발명의 일 실시예에 따른 유기발광 소자의 단면도이다.
도 8a 내지 도 8f는 본 발명의 일 실시예에 따른 표시 패널의 제조 방법을 설명하는 단면도들이다.
도 9a 내지 도 9c는 본 발명의 일 실시예에 따른 표시 패널의 제조 방법을 설명하는 단면도들이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
*도 1은 본 발명의 일 실시예에 따른 표시 장치의 개략적인 평면도 이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(DD)는 표시 패널(DP), 연성 회로 기판(FPC) 및 인쇄 회로 기판(PCB)을 포함한다.
상기 표시 패널(DP)은 표시 영역(DA)을 통해 영상을 표시 할 수 있다. 상기 표시 영역(DA)은 상기 인쇄 회로 기판(PCB)으로부터 제공되는 제어 신호 및 영상 데이터에 의해 구동 될 수 있다.
상기 표시 패널(DP)은 상기 표시 영역(DA)에 배치되는 게이트 라인들(GL1~GLn), 데이터 라인들(DL1~DLm), 및 서브 화소들(SPX)을 포함한다. 상기 게이트 라인들(GL1~GLn)은, 예를 들어, 제1 방향(DR1)을 따라 연장되고, 상기 제2 방향(DR2)을 따라 배열된다. 상기 데이터 라인들(DL1~DLm)은 상기 게이트 라인들(GL1~GLn)과 절연되게 교차한다. 예를 들어, 상기 데이터 라인들(DL1~DLm)은 상기 제2 방향(DR2)을 따라 연장 되고, 상기 제1 방향(DR1)을 따라 배열될 수 있다. 본 명세서에서, 상기 제1 및 제2 방향들(DR1, DR2)과 평행한 방향을 수평 방향이라 지시할 수 있다.
평면상으로 보았을 때, 상기 표시 패널(DP)의 비표시 영역(NDA)은 상기 표시 영역(DA)을 둘러싸도록 정의 될 수 있다. 상기 비표시 영역(NDA)에는 상기 서브 화소들(SPX)이 배치되지 않으며, 상기 비표시 영역(NDA)으로부터는 영상이 표시 되지 않을 수 있다. 상기 비표시 영역(NDA)은 상기 표시 장치(DD)의 베젤로 정의 될 수 있다.
상기 서브 화소들(SPX) 각각은 상기 게이트 라인들(GL1~GLn) 중 대응하는 게이트 라인, 및 상기 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인에 접속된다.
상기 서브 화소들(SPX)은 상기 제1 및 제2 방향(DR1, DR2)을 따라 매트릭스 형태로 배열될 수 있다. 상기 서브 화소들(SPX)은 레드, 그린 및 블루와 같은 주요색(primary color) 중 어느 하나를 표시할 수 있다. 상기 서브 화소들(SPX)이 표시할 수 있는 컬러는 레드, 그린 및 블루에 한정되지 않으며, 상기 서브 화소들(SPX)은 레드, 그린 및 블루 컬러 이외에 화이트 또는 옐로우, 시안, 및 마젠타와 같은 2차 주요색(secondary primary color) 등 다양한 색을 표시 할 수도 있다.
상기 서브 화소들(SPX)은 화소(PX)를 이룰 수 있다. 본 발명의 일 예로, 네 개의 상기 서브 화소들(SPX)은 하나의 상기 화소(PX)를 이룰 수 있다. 그러나 이에 한정 되지 않고, 두 개, 세 개 또는 다섯개 이상의 상기 서브 화소들(SPX)이 하나의 상기 화소(PX)를 이룰 수 있다.
상기 화소(PX)는 단위 영상을 표시하는 소자이며, 상기 표시 패널(DP)에 구비된 상기 화소(PX)의 개수에 따라 상기 표시 패널(DP)의 해상도가 결정 될 수 있다. 도 1에서는 하나의 상기 화소(PX)만을 도시하였으며 나머지 화소들에 대한 도시는 생략하였다.
본 발명의 일 예에서, 상기 표시 패널(DP)은 유기 발광 표시 패널 일 수 있으며, 상기 서브 화소들(SPX)은 유기발광소자를 포함할 수 있다.
상기 표시 패널(DP)은, 예를 들어, 상기 제1 및 제2 방향들(DR1, DR2)과 각각 평행한 한 쌍의 장변들 및 한 쌍의 단변들을 갖는 판 형상을 가질 수 있다. 본 발명의 일 예에서, 상기 표시 패널(DP)의 형상은 다양하게 변형 될 수 있으며, 상기 표시 패널(DP)은 단면상으로 보았을 때, 적어도 일 방향을 따라 휘어진 형상을 갖거나, 평면상으로 보았을 때, 적어도 하나의 둥근 형상을 갖는 에지를 가질 수 있다.
상기 연성 회로 기판(FPC)은 상기 표시 패널(DP)과 상기 인쇄 회로 기판(PCB)을 서로 연결 시킨다. 도 1에서 상기 연성 회로 기판(FPC)는 하나만이 도시되었으나, 본 발명의 일 예에서, 상기 연성 회로 기판(FPC)은 복수로 제공되고, 상기 복수의 연성 회로 기판들은 상기 표시 패널(DP)의 가장자리에 일방향으로 따라 배열 될 수 있다. 본 발명의 일 예에서, 상기 연성 회로 기판(FPC)의 개수는 다양하게 변형될 수 있다.
본 발명의 일 예로 상기 연성 회로 기판(FPC)은 구동칩(DC)을 포함할 수 있다. 상기 구동칩(DC)은 예를 들어 테이프 캐리어 패키지(TCP: Tape Carrier Package) 형태로 실장 될 수 있으며, 데이터 드라이버(미도시)를 구현한 칩을 포함할 수 있다. 상기 구동칩(DC)은 게이트 드라이버를 구현한 칩을 더 포함할 수도 있다. 또한, 상기 게이트 드라이버는 상기 비표시 영역(NDA) 내에 배치 될 수도 있다.
상기 인쇄 회로 기판(PCB)은 상기 표시 패널(DP)을 제어하는 제어부(미도시)를 포함할 수 있다. 상기 제어부는 입력 영상 신호들을 수신하고, 상기 데이터 드라이버, 상기 게이트 드라이버, 및 상기 표시 패널(DP)의 인터페이스 사양 및 구동 모드에 맞도록 상기 입력 영상 신호들의 데이터 포맷 등을 변환하여 상기 영상 데이터를 생성한다. 상기 제어부는 상기 영상 데이터와 상기 제어 신호를 출력한다. 상기 영상 데이터는 상기 표시 영역(DA)에서 표시될 영상에 대한 정보를 포함할 수 있다.
상기 데이터 드라이버는 상기 영상 데이터 및 상기 제어 신호를 각각 수신한다. 상기 데이터 드라이버는 상기 제어 신호에 응답하여 상기 영상 데이터들을 데이터 전압들로 변환하고, 상기 데이터 전압들을 상기 데이터 라인들(DL1~DLm)에 출력 한다. 상기 데이터 전압은 상기 영상 데이터에 대응되는 아날로그 전압들일 수 있다.
상기 인쇄 회로 기판(PCB)에는 상기 제어부를 구현한 다양한 전자 소자들이 실장 되어 있을 수 있다. 예를 들어, 상기 인쇄 회로 기판(PCB)은 커패시터, 저항와 같은 수동 소자 뿐만 아니라, 집적회로를 포함하는 마이크로 프로세서, 메모리 칩과 같은 능동 소자 및 이들을 연결하는 배선들을 포함할 수 있다.
상기 표시 패널(DP)은 보조 전극(100)을 더 포함할 수 있다. 본 발명의 일 예에서, 상기 보조 전극(100)은 평면상으로 보았을 때, 상기 서브 화소들(SPX) 사이에 배치될 수 있다.
상기 보조 전극(100)은, 예를 들어, 그리드(Grid) 형상을 가질 수 있다. 상기 보조 전극(100)은 복수의 제1 연장부들(100_a) 및 복수의 제2 연장부들(100_b)을 포함할 수 있다. 상기 복수의 제1 연장부들(100_a)는 예를 들어, 상기 제1 방향(DR1)으로 연장되고, 상기 제2 방향(DR2)으로 배열 될 수 있다. 상기 복수의 제2 연장부들(100_b)는 상기 제2 방향(DR2)으로 연장되고, 상기 제1 방향(DR1)으로 배열될 수 있다. 상기 복수의 제1 및 제2 연장부들(100_a, 100_b)는 상기 제1 및 제2 방향들(DR1, DR2)을 따라 하나의 상기 서브 화소(SPX) 마다 배치되어, 하나의 상기 서브 화소(SPX) 단위로 배치될 수도 있으며, 도시되지 않았으나, 2개 이상의 상기 서브 화소(SPX) 단위로 배치될 수도 있다.
상기 보조 전극(100)은 상기 표시 패널(DP)에 발생하는 IR Drop을 방지 할 수 있다. IR Drop에 대하여는 후술한다.
도 2는 본 발명의 일 실시예에 따른 표시 패널의 평면도 이며, 도 3a는 도 2에 도시된 Ⅰ-Ⅰ' 을 따라 절단한 절단면의 단면도 이며, 도 3b는 도 3a에 도시된 제1 컨택홀을 확대한 단면도이고, 도 3c는 도 3a에 도시된 제1 컨택홀을 확대한 평면도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 복수의 화소들(PX) 각각은, 예를 들어, 제1 내지 제4 서브 화소들(SPX1~SPX4)를 포함할 수 있다. 상기 제1 내지 제4 서브 화소들(SPX1~SPX4)는 도 1에 도시된 상기 서브 화소들(SPX)의 일 예일 수 있다.
본 발명의 일 예에서, 상기 제1 내지 제4 서브 화소들(SPX1~SPX4)은, 예를 들어, 각각 레드 서브 픽셀, 그린 서브 픽셀, 블루 서브 픽셀, 및 화이트 서브 픽셀일 수 있다. 상기 제1 내지 제4 서브 화소들(SPX1~SPX4) 각각은 대략 사각형 형상을 가질 수 있다.
본 발명의 일 예에서, 상기 표시 패널(DP)은 상기 제1 내지 제4 서브 화소들(SPX1~SPX4) 사이에 배치되는 화소 정의막(PDL)을 포함할 수 있다. 상기 화소 정의막(PDL)은 상기 제1 내지 제4 서브 화소들(SPX1~SPX4)간의 경계 및 상기 복수의 화소들(PX)간의 경계를 정의할 수 있다.
본 발명의 일 예에서, 상기 표시 패널(DP)에는 제1 컨택홀(CNT1)이 정의될 수 있다. 상기 제1 컨택홀(CNT1)은, 예를 들어, 상기 제1 및 제2 연장부들(100_a, 100_b)이 교차되는 영역에 정의 될 수 있다.
도 3a를 더 참조하면, 상기 표시 패널(DP)은 베이스 기판(BS), 화소 회로층(PC), 제1 절연층(IL1), 유기발광소자(200), 저항 제어층(300) 및 제2 절연층(IL2)을 포함할 수 있다.
상기 베이스 기판(BS)은 투명하며, 예를 들어, 리지드(Rigid)한 글래스 또는 유연성을 갖는 폴리머로 이루어지거나 이들을 포함할 수 있다.
상기 화소 회로층(PC)은 상기 베이스 기판(BS) 상에 배치될 수 있다. 상기 화소 회로층(PC)은, 예를 들어, 상기 유기발광소자(200)를 구동하기 위한 회로를 포함하며, 적어도 2개 이상의 트랜지스터를 포함할 수 있다. 상기 화소 회로층(PC)은, 예를 들어, 인가된 게이트 신호에 응답하여 턴온 되어 데이터 전압을 전달하는 스위칭 트랜지스터와, 상기 스위칭 트랜지스터로부터 전달받은 데이터 전압에 대응되는 구동 전류를 상기 유기발광소자(200)에 공급하는 구동 트랜지스터를 포함할 수 있다.
상기 제1 절연층(IL1)은 상기 화소 회로층(PC) 상에 배치될 수 있다. 상기 제1 절연층(IL1)에는 상기 화소 회로층(PC)의 일부를 노출시키는 컨택홀이 정의된다. 상기 제1 절연층(IL1)은 유기물 또는 무기물을 포함하는 단층 또는 복층을 포함할 수 있다.
본 발명의 일 예에서, 상기 유기발광소자(200)는 제1 전극(210), 제1 발광 유닛(220), 전하 생성층(230), 제2 발광 유닛(240), 제2 전극(250)을 포함할 수 있다.
본 발명의 일 예에서, 상기 제1 전극(210)은 상기 제1 절연층(IL1) 상에 배치될 수 있다. 상기 제1 전극(210)의 일단은 상기 제1 절연층(IL1)에 형성된 상기 컨택홀에 배치되고, 상기 화소 회로층(PC)과 접촉되고, 상기 화소 회로층(PC)으로부터 상기 구동 전류를 전달 받을 수 있다.
상기 베이스 기판(BS)에는 제1 영역(A1) 및 상기 제1 영역(A1)으로부터 상기 수평 방향으로 이격되는 제2 영역(A2)이 정의될 수 있다. 상기 제1 전극(210)의 타단은 상기 제1 전극(210)의 일단으로부터 연장되어 상기 제2 영역(A2)에 배치될 수 있다.
상기 보조 전극(100)은 상기 제1 영역(A1)에 배치될 수 있다. 상기 보조 전극(100)은 전도성 물질을 포함할 수 있다. 상기 보조 전극(100)은 투명 전극, 반투명 전극 또는 불투명 전극(또는 반사 전극)일 수 있다. 또한, 상기 보조 전극(100)은 단일 물질로 이루어진 단일층, 복수의 서로 다른 물질로 이루어진 단일층 또는 복수의 서로 다른 물질로 이루어진 복수의 층을 갖는 다층 구조를 가질 수 있다.
본 발명의 일 예에서, 상기 보조 전극(100) 및 상기 제1 전극(210) 상에 상기 화소 정의막(PDL)이 배치될 수 있다. 상기 화소 정의막(PDL)은, 예를 들어, 상기 보조 전극(100)의 가장자리를 커버하고, 상기 보조 전극(100)의 중앙부를 노출 시킬 수 있다. 상기 화소 정의막(PDL)의 일부분은 평면상으로 보았을 때, 상기 제1 및 제2 영역들(A1, A2) 사이에 배치될 수 있다.
상기 제1 영역(A1)은, 예를 들어, 노출되는 상기 보조 전극(100)의 중앙부에 대응하여 정의될 수 있다.
상기 화소 정의막(PDL)은, 예를 들어, 상기 제1 전극(210)의 가장 자리를 커버하고, 상기 제1 전극(210)의 중앙부를 노출 시킬 수 있다. 상기 제2 영역(A2)은, 예를 들어, 노출되는 상기 제1 전극(210)의 중앙부에 대응하여 정의될 수 있다.
본 발명의 일예에서, 상기 제1 발광 유닛(220)은 상기 화소 정의막(PDL), 상기 제1 전극(210), 및 상기 보조 전극(100) 상에 배치될 수 있다. 상기 제1 발광 유닛(220)은, 예를 들어, 제1 색상을 갖는 제1 광을 생성할 수 있다. 상기 제1 발광 유닛(220)은 복수의 유기물층을 포함할 수 있다.
본 발명의 일 예에서, 상기 전하 생성층(230)은 상기 제1 발광 유닛(220) 상에 배치될 수 있다. 상기 전하 생성층(230)은 상기 제1 및 제2 발광 유닛들(220, 240) 사이에 배치되어 상기 제1 및 제2 발광 유닛들(220, 240)에 제공되는 전하(전자 및/또는 정공)를 공급하고, 공급되는 전하의 균형을 조절할 수 있다.
본 발명의 일 예에서, 상기 제2 발광 유닛(240)은 상기 전하 생성층(230) 상에 배치될 수 있다. 상기 제2 발광 유닛(240)은, 예를 들어, 제2 색상을 갖는 제2 광을 발광할 수 있다. 상기 제2 발광 유닛(240)은 복수의 유기물층을 포함할 수 있다.
본 발명의 일 예에서 상기 유기발광소자(200)는 백색유기 발광소자 일 수 있다. 상기 제1 및 제2 색상의 혼합색은, 예를 들어, 백색일 수 있으며, 서로 보색 관계에 있을 수 있다. 상기 제1 및 제2 광은 합쳐져 백색광을 생성할 수 있다. 상기 제1 및 제2 색상들은, 예를 들어, 각각 청색 및 황색 일 수 있다. 그러나 이에 한정되지 않고, 상기 제1 및 제2 색상들은 적색 또는 녹색일 수도 있다.
상기 제2 전극(250)은 상기 저항 제어층(300) 상에 배치될 수 있다. 상기 제2 전극(250)은 예를 들어, 상기 제1 영역(A1)에 배치되는 제1 전극부(251) 및 상기 제1 전극부(251)로부터 연장되고, 상기 제2 영역(A2)에 배치되는 제2 전극부(252)를 포함할 수 있다. 보다 구체적으로, 평면상으로 보았을 때, 상기 제1 전극부(251)는 상기 보조 전극(100)과 중첩될 수 있으며, 상기 제2 전극부(252)는 상기 제1 전극(210)과 중첩될 수 있다.
상기 제2 전극(250)은 상기 베이스 기판(BS) 상에 전면적으로 배치될 수 있다. 그에 따라, 상기 수평 방향을 따라 상기 제2 전극(250)에는 IR Drop이 발생하고, 상기 표시 패널(DP)의 위치에 따라 상기 화소(PX)의 휘도가 달라질 수 있다. 상기 IR Drop을 방지 하기 위해, 상기 제2 전극(250)은 상기 보조 전극(100)과 연결 될 수 있다. 상기 보조 전극(100)이 상기 저항 제어층(300)의 상기 제1 부분(310)을 통해 상기 제2 전극(250)과 연결됨으로써, 상기 제2 전극(250)에 발생하는 상기 IR drop이 방지 또는 감소될 수 있다.
본 발명의 일 예에서, 상기 저항 제어층(300)은 상기 제2 발광 유닛(240), 상기 제1 내지 제3 노출면들(221, 231, 241), 및 상기 보조 전극(100)의 일부 상에 배치될 수 있다. 본 발명의 일 예에서, 상기 저항 제어층(300)은 제1 내지 제3 부분(310, 320, 330)을 포함한다.
본 발명의 일 예에서, 상기 제1 부분(310)의 적어도 일부는 상기 제1 컨택홀(CNT1)에 배치될 수 있다. 도 3b 및 도 3c를 더 참조하면, 상기 제1 컨택홀(CNT1)은 상기 제1 영역(A1) 내에 정의되고, 예를 들어, 상기 보조 전극(100) 상에 정의될 수 있다. 상기 제1 컨택홀(CNT1)은 상기 제1 발광 유닛(220), 상기 전하 생성층(230), 상기 제2 발광 유닛(240)에 정의되어 상기 보조 전극(100)을 노출시킬 수 있다. 도 3b 및 도 3c에서는 상기 제1 컨택홀(CNT1) 및 상기 제1 부분(310)에 대한 설명 및 이해의 편의를 위해 일부 구성요소의 도시가 생략 되었다. 예를 들어, 도 3c에는 상기 저항 제어층(300) 및 상기 저항 제어층(300) 상에 배치된 층들은 생략 되었다.
본 명세서에서, “컨택홀이 어느 층 내에 정의된다”는 의미는, 상기 어느 층을 제거하여 생성되는 공간을 컨택홀로 정의한다는 것을 의미할 수 있다. 따라서, 상기 제1 컨택홀(CNT1)은 상기 제1 발광 유닛(220), 상기 전하 생성층(230), 및 상기 제2 발광 유닛(240)이 제거되어 형성되는 빈 공간(도면 3b 및 도 3c에 해칭으로 표시된 영역)으로 정의될 수 있다.
상기 제1 컨택홀(CNT1)에 의해 상기 보조 전극(100)의 상면의 적어도 일부, 상기 제1 발광 유닛(220)의 제1 노출면(221), 상기 전하 생성층(230)의 제2 노출면(231), 및 상기 제2 발광 유닛(240)의 제3 노출면(241)이 노출될 수 있다. 상기 제1 부분(310)의 일부가 상기 제1 컨택홀(CNT1)에 배치되므로, 상기 제1 내지 제3 노출면들(221, 231, 241) 및 상기 보조 전극부(251)의 상면에 둘러싸이는 영역에만 배치될 수 있다.
상기 제1 부분(310)의 일부는 상기 전하 생성층(230) 및 상기 제1 전극부(251) 사이에 배치될 수 있다. 상기 제1 부분(310)의 상기 일부의 하면은, 예를 들어, 상기 제1 내지 제3 노출면들(221, 231, 241)과 접촉 할 수 있으며, 상기 제1 부분(310)의 상면은, 상기 제1 전극부(251)와 접촉할 수 있다. 본 발명의 일 예에서, 상기 제1 부분(310)의 다른 일부는 상기 제1 전극부(251) 및 상기 보조 전극(100) 사이에 배치되고, 상기 제1 전극부(251)를 상기 보조 전극(100)과 전기적으로 연결 시킬 수 있다. 상기 제1 부분(310)의 상기 다른 일부의 하면은 상기 보조 전극(100)과 접촉될 수 있다.
본 발명의 일 예에서, 상기 제2 부분(320)은 상기 제2 영역(A2)에 배치된다. 상기 제2 부분(320)은 상기 제2 전극부(252) 상에 배치될 수 있으며, 상기 제2 영역(A2) 내에서 상기 제2 발광 유닛(240) 및 상기 제2 전극부(252) 사이에 배치될 수 있다.
본 발명의 일 예에서, 상기 제3 부분(330)은 평면상으로 볼 때, 상기 제1 및 제2 부분(310, 320) 사이에 배치되며, 상기 제1 및 제2 부분(310, 320)을 연결 한다. 상기 제3 부분(330)은 상기 화소 정의막(PDL) 상에 배치될 수 있다.
본 발명의 일 예에서 상기 저항 제어층(300)은 수평 누설 전류가 상기 전하 생성층(230)에 흐르는 것을 방지 한다. 본 발명의 일 예에서와 다르게, 상기 저항 제어층(300)이 생략되어, 상기 전하 생성층(230) 및 상기 제1 전극부(251)가 직접 접촉하고 있고 있는 구조에서는 상기 제1 전극부(251)에 인가된 제1 전압이 상기 제1 부분(310)에 인가 되고, 수평 누설 전류가 상기 전하 생성층(230)에 흐를 수 있다. 상기 수평 누설 전류는, 상기 제1 부분(310)에서 상기 제3 부분(330)을 거쳐 상기 제2 부분(320) 및 상기 제1 전극(210)을 따라 흐를 수 있다. 그에 따라, 상기 수평 누설 전류가 상기 제1 발광 유닛(220)을 통과 할 수 있다. 또한, 상기 수평 누설 전류에 의해 상기 제2 부분(320)에는 누설 전압이 걸릴 수 있다. 상기 누설 전압은 상기 제1 부분(310)에 인가된 전압이 상기 수평 누설 전류의 경로를 따라 전압 분배된 전압일 수 있다. 상기 누설 전압은 상기 제1 전극(210)에 인가된 전압보다 크고, 상기 제1 전압보다 낮을 수 있다.
상기 수평 누설 전류 및 상기 누설 전압에 의해, 상기 제1 발광 유닛(220)은 불량한 발광(이하, 불량 발광)을 한다. 예를 들어, 상기 제1 전극(210)에 “0”계조에 대응되는 전압이 인가 되었을 때, 상기 제1 발광 유닛(220)이 발광하거나, 상기 제1 전극(210)에 인가된 전압의 계조와 상이한 계조의 광을 상기 제1 발광 유닛(220)이 생성할 수 있다.
본 발명의 일 예에서, 상기 저항 제어층(300)은 상기 전하 생성층(230) 및 상기 제1 전극부(251)간의 상기 수평 누설 전류 및 상기 누설 전압에 의해 상기 유기발광소자(200)에서 불량 발광이 발생하는 것을 방지하기 위해, 상기 전하 생성층(230) 및 상기 제2 전극(250)을 절연 시킬 수 있다. 보다 구체적으로, 상기 저항 제어층(300)의 상기 일부는 상기 전하 생성층(230) 및 상기 제2 전극(250)을 완전히 절연 시키거나, 일부 절연시킬 수 있다.
상기 저항 제어층(300)이 상기 전하 생성층(230) 및 상기 제2 전극(250)을 완전 절연시키는 경우, 상기 제1 전극부(251)으로부터 상기 전하 생성층(230)으로 상기 수평 누설 전류는 흐르지 않으며, 상기 제1 부분(310)에 상기 누설 전압이 걸리지 않는다. 상기 저항 제어층(300)이 상기 전하 생성층(230) 및 상기 제2 전극(250)을 일부 절연시키는 경우, 상기 임계 전류 이하의 상기 수평 누설 전류가 흐를 수 있으며, 상기 제2 부분(320)에는 임계 전압 이하의 상기 누설 전압이 인가 될 수 있다. 상기 누설 전압이 상기 임계 전압보다 작거나, 상기 수평 누설 전류가 상기 임계 전류보다 작은 경우, 예를 들어, 상기 제1 발광 유닛(220)은 발광하지 않을 수 있다.
상기 저항 제어층(300)의 저항은 상기 불량 발광이 방지되도록 결정될 수 있다. 상기 저항 제어층(300)의 저항은, 예를 들어, 상기 전하 생성층(230)의 저항보다 클 수 있다. 상기 저항 제어층(300)의 두께는, 상기 제1 전극부(251)와 상기 보조 전극(100)이 전기적으로 연결되고, 상기 전하 생성층(230)과 상기 제1 전극부(251)가 절연되도록 정해질 수 있다.
상기 저항 제어층(300)의 두께는 1nm 내지 10nm 일 수 있다. 상기 저항 제어층(300)이 상기 제1 영역(A1) 내에서 절연기능을 갖기 위해 상기 범위의 두께를 갖는 것이 바람직하고, 상기 저항 제어층(300)이 상기 제2 영역(A2) 내에서 전자 주입/수송 기능 또는 정공 주입/수송 기능을 갖기 위해 상기 범위의 두께를 갖는 것이 바람직하다. 이에 대한 상세한 설명은 도 7을 참조하여 후술한다.상술한 내용을 종합하면, 본 발명의 일 예에서, 상기 저항 제어층(300)은 상기 전하 생성층(230) 및 상기 제2 전극(250)을 절연 시키므로, 상기 수평 누설 전류에 의한 상기 유기발광소자(200)의 불량 발광이 방지 될 수 있으며, 상기 유기발광소자(200)가 안정적으로 구동될 수 있다.
상기 제1 및 제2 전극들(210, 250) 각각은 전도성 물질을 포함할 수 있다. 보다 구체적으로, 상기 제1 및 제2 전극들(210, 250) 각각은 투명 전극, 반투명 전극 또는 불투명 전극(또는 반사 전극)일 수 있다. 또한, 상기 제1 및 제2 전극들(210, 250)은 단일 물질로 이루어진 단일층, 복수의 서로 다른 물질로 이루어진 단일층 또는 복수의 서로 다른 물질로 이루어진 복수의 층을 갖는 다층 구조를 가질 수 있다.
본 발명의 일 예에서, 상기 제1 및 제2 전극들(210, 250) 각각이 투명 전극 또는 반투명 전극인 경우, 상기 제1 및 제2 전극들(210, 250) 각각은 예를 들어, 광학적으로 얇은(optically thin) Li, Ca, LiF/Ca, LiF/Al, Al, Mg, BaF, Ba, Ag 또는 이들의 화합물이나 혼합물(예를 들어, Ag와 Mg의 혼합물)을 포함하거나, 투명 금속 산화물, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide), Mo, Ti 등을 포함할 수 있다.
본 발명의 일 예에서, 상기 제1 및 제2 전극들(210, 250) 각각이 반사 전극인 경우, 상기 제1 및 제2 전극들(210, 250) 각각은 예를 들어, 광학적으로 두꺼운(optically thick) Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF/Ca, LiF/Al, Mo, Ti 또는 이들의 화합물이나 혼합물(예를 들어, Ag와 Mg의 혼합물)을 포함할 수 있다.
본 발명의 일 예에서, 상기 유기발광소자(200)는 배면 발광형 또는 전면(前面) 발광형 일 수 있다. 상기 유기발광소자(200)가 배면 발광형인 경우, 상기 제1 전극(210)은 투명 또는 반투명 전극이며, 상기 제2 전극(250)은 반사 전극일 수 이고, 상기 제1 전극(210)을 통해 상기 백색광이 외부로 방출 될 수 있다. 상기 유기발광소자(200)가 전면 발광형인 경우, 상기 제1 전극은 반사 전극이며, 상기 제2 전극(250)은 투명 또는 반투명 전극 이고, 상기 제2 전극(250)을 통해서 상기 백색광이 외부로 방출 될 수 있다.
본 발명의 일 예에서, 상기 유기발광소자(200)는 비반전(non-inverted) 구조 또는 반전(inverted) 구조를 가질 수 있다. 상기 유기발광소자(200)가 비반전 구조인 경우 상기 제1 전극(210)은 애노드이며, 상기 제2 전극(250)은 캐소드이고, 상기 제1 전극(210)에 인가되는 전압은 상기 제2 전극(250)에 인가되는 전압보다 높을 수 있다. 이와 반대로, 상기 유기발광소자(200)가 반전 구조인 경우 상기 제1 전극(210)은 캐소드이며, 상기 제2 전극(250)은 애노드이고, 상기 제1 전극(210)에 인가되는 전압은 상기 제2 전극(250)에 인가되는 전압보다 낮을 수 있다.
도 3d 는 본 발명의 일 실시예에 따른 표시 패널의 단면도 이다.
도 3d 에 도시된 표시 패널(DP)은 도 3a에 도시된 상기 표시 패널(DP)과 유사하므로, 제1컨택홀(CNT1) 및 제1 부분(310)에 대하여만 설명하고, 중복된 설명은 생략한다.
도 3d를 참조하면, 상기 화소 회로층(PC)은 트랜지스터(TR)을 포함할 수 있다. 상기 트랜지스터(TR)는 게이트 전극(GE), 소스 전극(SE), 드레인 전극(DE), 및 반도체층(SL)을 포함할 수 있다. 상기 반도체층(SL)은 상기 베이스 기판(BS) 상에 배치된다. 상기 반도체층(SL) 상에 제1 트랜지스터 절연층(TRI1)이 배치될 수 있다. 상기 제1 트랜지스터 절연층(TRI1) 상에 상기 반도체층(SL)이 배치될 수 있다. 상기 반도체층(SL) 상에 제2 트랜지스터 절연층(TRI2)가 배치될 수 있다. 상기 소스 전극(SE)및 상기 드레인 전극(DE) 은 상기 제2 트랜지스터 절연층(TRI2) 상에 배치되고, 상기 드레인 전극(DE)은 상기 소스 전극(SE)과 이격되어 배치될 수 있다.
상기 소스 전극(SE)은 상기 제1 및 제2 트랜지스터 절연층들(TRI1, TRI2)에 정의된 컨택홀을 통해 상기 반도체층(SL)의 일단과 연결되고, 상기 드레인 전극(DE)은 상기 제1 및 제2 트랜지스터 절연층들(TRI1, TIR2)에 정의된 컨택홀을 통해 상기 반도체층(SL)의 타단과 연결될 수 있다. 상기 드레인 전극(DE)은 제1 절연층(IL1)에 정의된 컨택홀을 통해 상기 제1 전극(210)과 연결될 수 있다.
상기 트랜지스터(TR)는 예를 들어, 상기 게이트 전극(GE)에 인가된 제어 신호에 응답하여, 상기 소스 전극(SE)에 인가된 전압을 상기 드레인 전극(DE)을 통해 상기 제1 전극(210)으로 출력할 수 있다.
상기 보조 전극(100)은 상기 제1 절연층(IL1) 및 상기 제2 트랜지스터 절연층(TRI2) 사이에 배치될 수 있다.
본 발명의 일 예에서, 상기 제1 절연층(IL1)에 중간 컨택홀(CNT_M)이 정의될 수 있다. 상기 중간 컨택홀(CNT_M)은 상기 보조 전극(100)의 상면을 노출시킬 수 있다. 상기 제1 영역(A1)에 배치된 상기 제1 및 제2 발광층들(220, 240), 및 상기 전하 생성층들(230)의 일부들은 상기 중간 컨택홀(CNT_M) 내부에 배치될 수 있다.
본 발명의 일 예에서, 상기 제1 컨택홀(CNT1)은 상기 중간 컨택홀(CNT_M) 내부에 배치된 제1 및 제2 발광층들(220, 240), 및 상기 전하 생성층들(230)의 상기 일부들에 정의될 수 있다. 상기 제1 컨택홀(CNT1)은 상기 보조 전극(100)의 상면을 노출시킬 수 있다.
본 발명의 일 예에서, 상기 제1 부분(310)은 상기 제1 컨택홀(CNT1)에 배치될 수 있다.
상기 제1 컨택홀(CNT1)에 의해 상기 보조 전극(100)의 상면의 적어도 일부, 상기 제1 발광 유닛(220)의 제1 노출면(221), 상기 전하 생성층(230)의 제2 노출면(231), 및 상기 제2 발광 유닛(240)의 제3 노출면(241)이 노출될 수 있다. 상기 제1 부분(310)은 상기 제1 컨택홀(CNT1)에 배치되므로, 상기 제1 부분(310)은 상기 제1 내지 제3 노출면들(221, 231, 241) 및 상기 보조 전극부(251)의 상면에 둘러싸이는 영역에만 배치될 수 있다.
상기 제1 부분(310)의 일부는 상기 전하 생성층(230) 및 상기 제1 전극부(251) 사이에 배치될 수 있다. 상기 제1 부분(310)의 상기 일부의 하면은, 예를 들어, 상기 제1 내지 제3 노출면들(221, 231, 241)과 접촉 할 수 있으며, 상기 제1 부분(310)의 상면은, 상기 제1 전극부(251)와 접촉할 수 있다. 본 발명의 일 예에서, 상기 제1 부분(310)의 다른 일부는 상기 제1 전극부(251) 및 상기 보조 전극(100) 사이에 배치되고, 상기 제1 전극부(251)를 상기 보조 전극(100)과 전기적으로 연결 시킬 수 있다. 상기 제1 부분(310)의 상기 다른 일부의 하면은 상기 보조 전극(100)과 접촉될 수 있다. 또한, 본 발명은 이에 한정되지 않고, 상기 보조 전극(100)은 상기 제1 및 제2 트랜지스터 절연층들(TRI1, TRI2) 사이에 배치될 수 있다. 상기 제1 컨택홀(CNT1)은 상기 제1 트랜지스터 절연층(TRI1)에도 정의되어, 상기 보조 전극(100)의 상면을 노출시키고, 제1 부분(310)은 제1 컨택홀(CNT1) 내부에 배치될 수 있다.
도 4은 본 발명의 일 실시예에 따른 표시 패널의 평면도 이며, 도 5는 도 4에 도시된 Ⅱ-Ⅱ'를 따라 절단한 절단면의 단면도 이다.
도 4 및 도 5에 도시된 표시 패널(DP) 및 유기발광소자(200)는 도 2 및 3에 도시된 상기 표시 패널(DP)과 유사하므로, 제2 컨택홀(CNT2) 및 전하 생성층(230)과 관련된 차이점에 대하여만 설명하고, 중복된 설명은 생략한다.
도 4를 참조하면, 본 발명의 일 예에서, 상기 표시 패널(DP)에는 제2 컨택홀(CNT2)이 더 정의될 수 있다. 상기 제2 컨택홀(CNT2)은, 예를 들어, 평면상으로 보았을 때, 상기 제1 컨택홀(CNT1)내에 정의될 수 있다.
도 5를 더 참조하면, 상기 제2 컨택홀(CNT2)은 상기 제1 영역(A1) 내에 정의되고, 예를 들어, 상기 보조 전극(100) 상에 정의될 수 있다. 상기 제2 컨택홀(CNT2)은 상기 저항 제어층(300)에 정의될 수 있다. 보다 구체적으로, 상기 제2 컨택홀(CNT2)은 상기 제1 부분(310)에 정의되고, 상기 제2 컨택홀(CNT2)에 의해 보조 전극(100)의 상면의 적어도 일부 및 상기 저항 제어층(300)의 제4 노출면(301)이 노출될 수 있다.
본 발명의 일 예에서, 상기 제1 전극부(251)의 적어도 일부는 상기 제2 컨택홀(CNT2)에 배치되고, 상기 제2 컨택홀(CNT2)에 의해 노출된 상기 보조 전극(100)의 적어도 일부와 접촉 될 수 있다.
본 발명의 일 예에서, 상기 제2 전극(250)은 상기 보조 전극(100)과 직접 연결 되므로, 상기 제2 전극(250) 및 상기 보조 전극(100) 사이에서의 전압 강하가 발생하지 않을 수 있으므로, 상기 IR-Drop이 효과적으로 방지되고, 상기 유기발광소자(200)의 전압-전류 특성이 개선될 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시 패널의 단면도 이다.
도 6에 도시된 표시 패널(DP)은 도 5에 도시된 상기 표시 패널(DP)과 유사하므로, 전하 생성층(230)과 관련된 차이점에 대하여만 설명하고, 중복된 설명은 생략한다.
도 6을 참조하면, 본 발명의 일 예에서, 상기 저항 제어층(300)은 상기 제2 영역(A2)에는 배치되지 않는다. 상기 저항 제어층(300)은, 예를 들어, 평면상으로 보았을 때, 상기 제2 영역(A2)과 중첩되지 않고 이격될 수 있다. 다시 말해, 상기 제2 및 제3 부분들(320, 330)은 생략될 수 있다.
본 발명의 일 예에서, 상기 저항 제어층(300)은 상기 제2 영역(A2) 내에서 상기 유기발광소자(200)의 유기층들 사이에 배치되지 않을 수 있다. 따라서, 상기 저항 제어층(300)은 상기 유기발광소자(200)의 전하 균형 또는 전압-전류 특성에 영향을 주지 않는다. 그에 따라, 예를 들면, 상기 유기발광소자(200)의 전하 균형을 맞추기 위한 상기 유기발광소자(200)의 설계와, 상기 수평 누설 전류를 방지 하기 상기 저항 제어층(300)의 설계를 독립적으로 수행될 수 있다.
도 7은 본 발명의 일 실시예에 따른 유기발광 소자의 단면도이다.
상기 제1 발광 유닛(220)은 제1 정공 제어층(HCL1), 제1 발광층(EML1), 제1 전자 제어층(ECL1)을 포함할 수 있다. 상기 제2 발광 유닛(240)은 제2 정공 제어층(HCL2), 제2 발광층(EML2), 제2 전자 제어층(ECL2)을 포함할 수 있다.
상기 제1 및 제2 발광층들(EML1, EML2)은 상기 제1 전극(210)과 상기 제2 전극(250) 사이에 배치된다. 본 발명의 일 예에서, 상기 제1 및 제2 발광층들(EML1, EML2) 각각은 호스트 물질(host material) 및 도펀트 물질(dopant material)를 포함한다. 상기 제1 및 제2 발광층들(EML1, EML2) 각각은 호스트 물질에 인광 또는 형광 발광 물질을 도펀트로 사용하여 형성될 수 있다.
호스트 물질은 통상적으로 사용하는 물질이라면 특별히 한정하지 않으나, 예를 들어, Alq3(tris(8-hydroxyquinolino)aluminum), CBP(4,4'-bis(N-carbazolyl)-1,1'-biphenyl), PVK(poly(n-vinylcabazole)), ADN(9,10-di(naphthalene-2-yl)anthracene), TCTA(4,4',4''-Tris(carbazol-9-yl)-triphenylamine), TPBi(1,3,5-tris(N-phenylbenzimidazole-2-yl)benzene), TBADN(3-tert-butyl-9,10-di(naphth-2-yl)anthracene), DSA(distyrylarylene), CDBP(4,4′-bis(9-carbazolyl)-2,2′-dimethyl-biphenyl), MADN(2-Methyl-9,10-bis(naphthalen-2-yl)anthracene) 등을 사용될 수 있다.
호스트 물질 및 도펀트 물질의 조합에 의해 해당 층의 발광 컬러가 결정될 수 있다. 예를 들어, 해당 층이 적색을 발광할 때, 해당 층은 PBD:Eu(DBM)3(Phen)(tris(dibenzoylmethanato)phenanthoroline europium) 또는 퍼릴렌(Perylene)을 포함하는 형광물질을 포함할 수 있다.
이때, 해당 층에 포함되는 도펀트 물질은 예를 들어, PIQIr(acac)(bis(1-phenylisoquinoline)acetylacetonate iridium), PQIr(acac)(bis(1-phenylquinoline)acetylacetonate iridium), PQIr(tris(1-phenylquinoline)iridium) 및 PtOEP(octaethylporphyrin platinum)과 같은 금속 착화합물(metal complex) 또는 유기 금속 착체(organometallic complex)에서 선택할 수 있다.
또는, 예를 들어, 해당 층이 녹색을 발광할 때, 해당 층은 Alq3(tris(8-hydroxyquinolino)aluminum)을 포함하는 형광물질을 포함할 수 있다. 이때, 해당 층에 포함되는 도펀트 물질은 예를 들어, Ir(ppy)3(fac-tris(2-phenylpyridine)iridium)와 같은 금속 착화합물(metal complex) 또는 유기 금속 착체(organometallic complex)에서 선택할 수 있다.
또는, 예를 들어, 해당 층이 블루 컬러를 발광할 때, 해당 층은 스피로-DPVBi(spiro-DPVBi), 스피로-6P(spiro-6P), DSB(distyryl-benzene), DSA(distyryl-arylene), PFO(Polyfluorene)계 고분자 및 PPV(poly(p-phenylene vinylene)계 고분자로 이루어진 군에서 선택된 어느 하나를 포함하는 형광물질을 포함할 수 있다. 이때, 해당 층에 포함되는 도펀트 물질은 예를 들어, (4,6-F2ppy)2Irpic와 같은 금속 착화합물(metal complex) 또는 유기 금속 착체(organometallic complex)에서 선택할 수 있다.
상기 제1 발광층(EML1)은 상기 제2 발광층(EML2)에 비해 상대적으로 짧은 파장을 가진 광을 생성할 수 있다. 상기 제1 광은 전술한 바와 같이, 청색광일 수 있으며, 대체로 450nm 이상 595nm 이하의 파장 범위를 가질 수 있다.
상기 제2 광은 전술한 바와 같이, 황색광일 수 있으며, 대체로 570nm 이상 590nm 이하의 파장 범위를 가진다.
한편, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 상기 제1 및 제2 발광층들(EML1, EML2)은 다양한 컬러의 광들을 생성하도록 설계될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
한편, 상기 제1 및 제2 발광층들(EML1, EML2)은 진공 증착법, 스핀 코팅법, 캐스트법, LB법(Langmuir-Blodgett), 잉크젯 프린팅법, 레이저 프린팅법, 레이저 열전사법(Laser induced thermal imaging, LITI) 등과 같은 다양한 방법을 이용하여 형성될 수 있다.
상기 전하 생성층(230)은 상기 제1 및 제2 발광층들(EML1, EML2) 사이에 배치되어 상기 유기발광소자(200)의 전류 효율 및 광효율을 증가시킨다. 상기 전하 생성층(230)에 전압이 인가되면, 산화-환원 반응에 의한 착체를 형성함으로써 전하를 생성한다.
본 발명의 일 예에서, 상기 전하 생성층(230)은 순차적으로 적층된 제1 및 제2 전하 생성층들(231, 232)을 포함할 수 있다. 상기 제1 및 제2 전하 생성층들(231, 232)은, 예를 들어, N형 전하 생성층 및 P형 전하 생성층일 수 있다. 상기 N형 전하 생성층은 각각 Li, Na, K, 또는 Cs와 같은 알칼리 금속, 또는 Mg, Sr, Ba, 또는 Ra와 같은 알칼리 토금속으로 도핑된 유기층으로 이루어질 수 있지만, 반드시 이에 한정되는 것은 아니다. 상기 P형 전하 생성층은 각각 P형 도펀트가 포함된 유기층으로 이루어질 수 있지만, 반드시 이에 한정되는 것은 아니다.
상기 제1 정공 제어층(HCL1)은 상기 제1 전극(210)과 상기 제1 발광층(EML1) 사이에 배치된다. 상기 제2 정공 제어층(HCL2)은 상기 전하 생성층(230) 및 상기 제2 발광층(EML2) 사이에 배치된다.
상기 제1 전극(210)이 애노드 전극층으로 정의될 때, 상기 제1 전극(210)으로부터 주입된 정공은 상기 제1 정공 제어층(HCL1)을 경유하여 상기 제1 발광층(EML1)에 도달한다. 상기 전하 생성층(230)에서 생성된 정공은 상기 제2 정공 제어층(HCL2)을 경유하여 상기 제2 발광층(EML2)에 도달한다.
상기 제1 및 제2 정공 제어층들(HCL1, HCL2) 각각은 정공 주입 영역, 정공 수송 영역, 버퍼 영역, 및 전자 저지 영역들 중 적어도 어느 하나의 영역으로 구분될 수 있다. 상기 제1 및 제2 정공 제어층들(HCL1, HCL2) 각각은 단일 물질로 이루어진 단일층, 복수의 서로 다른 물질로 이루어진 단일층, 또는 복수의 서로 다른 물질로 이루어진 복수의 층들을 포함하는 다층 구조를 가질 수 있다.
예를 들어, 상기 제1 및 제2 정공 제어층들(HCL1, HCL2) 각각은 정공 주입 영역에 대응되는 정공 주입층, 정공 수송 영역에 대응되는 정공 수송층, 및 정공 주입 기능 및 정공 수송 기능을 동시에 갖는 단일층 중 적어도 어느 하나를 포함할 수 있다.
상기 제1 및 제2 정공 제어층들(HCL1, HCL2) 각각은 정공 주입 물질 및 정공 수송 물질 중 적어도 어느 하나로 구성될 수 있다. 정공 주입 물질 및 정공 수송 물질은 각각 공지된 물질들일 수 있다.
정공 수송 물질은, 예를 들어, N-페닐카바졸, 폴리비닐카바졸 등의 카바졸계 유도체, 플루오렌(fluorine)계 유도체, TPD(N,N'-bis(3-methylphenyl)-N,N'-diphenyl-[1,1-biphenyl]-4,4'-diamine), TCTA(4,4',4"-tris(N-carbazolyl)triphenylamine) 등과 같은 트리페닐아민계 유도체, NPB(N,N'-di(1-naphthyl)-N,N'-diphenylbenzidine), 또는 TAPC(4,4′-Cyclohexylidene bis[N,N-bis(4-methylphenyl)benzenamine) 등을 포함할 수 있으나, 이에 한정되는 것은 아니다. 정공 주입 물질은, 예를 들어, 구리프탈로시아닌(copper phthalocyanine) 등의 프탈로시아닌(phthalocyanine) 화합물; DNTPD (N,N'-diphenyl-N,N'-bis-[4-(phenyl-m-tolyl-amino)-phenyl]-biphenyl-4,4'-diamine), m-MTDATA(4,4',4"-tris(3-methylphenylphenylamino)triphenylamine), TDATA(4,4'4"-Tris(N,N-diphenylamino)triphenylamine), 2TNATA(4,4',4"-tris{N,-(2-naphthyl)-N-phenylamino}-triphenylamine), PEDOT/PSS(Poly(3,4-ethylenedioxythiophene)/Poly(4-styrenesulfonate)), PANI/DBSA(Polyaniline/Dodecylbenzenesulfonic acid), PANI/CSA(Polyaniline/Camphor sulfonicacid), 및 PANI/PSS((Polyaniline)/Poly(4-styrenesulfonate)) 중 적어도 어느 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
상기 제1 및 제2 정공 제어층들(HCL1, HCL2) 각각은 상기 제1 및 제2 발광층들(EML1, EML2)과 유사한 공정으로 형성될 수 있다. 예를 들어, 제1 및 제2 정공 제어층들(HCL1, HCL2) 각각은 진공 증착법, 스핀 코팅법, 캐스트법, LB법(Langmuir-Blodgett), 잉크젯 프린팅법, 레이저 프린팅법, 레이저 열전사법(Laser induced thermal imaging, LITI) 등과 같은 다양한 방법을 이용하여 형성될 수 있다.
한편, 상기 제1 및 제2 정공 제어층들(HCL1, HCL2) 각각은 정공 저지 영역에 대응되는 정공 저지층을 포함할 수 있다. 이때, 상기 제1 및 제2 정공 제어층들(HCL1, HCL2) 각각은 공지의 정공 저지 재료를 포함할 수 있다. 또한, 상기 제1 및 제2 정공 제어층들(HCL1, HCL2) 각각은 전하 생성 물질을 더 포함할 수도 있다.
상기 제1 전자 제어층(ECL1)은 상기 제1 발광층(EML1) 및 상기 전하 생성층(230) 사이에 배치된다. 상기 전하 생성층(230)에서 생성된 전자는 상기 제1 전자 제어층(ECL1)을 경유하여 상기 제1 발광층(EML1)에 도달한다.
상기 제2 전자 제어층(ECL2)은 상기 제2 발광층(EML2) 및 상기 제2 전극(250) 사이에 배치된다. 상기 제2 전극(250)이 캐소드 전극층일 때, 상기 제2 전극(250)으로부터 주입된 전자는 상기 저항 제어층(300) 및 상기 제2 전자 제어층(ECL2)을 경유하여 상기 제2 발광층(EML2)에 도달한다.
상기 제1 및 제2 전자 제어층들(ECL1, ECL2) 각각은 전자 주입 영역, 전자 수송 영역, 및 정공 차단 영역 중 적어도 어느 하나의 영역으로 구분될 수 있다. 상기 제1 및 제2 전자 제어층들(ECL1, ECL2) 각각은 단일 물질로 이루어진 단일층, 복수의 서로 다른 물질로 이루어진 단일층, 또는 복수의 서로 다른 물질로 이루어진 복수의 층들을 포함하는 다층 구조를 가질 수 있다.
예를 들어, 상기 제1 및 제2 전자 제어층들(ECL1, ECL2) 각각은 전자 주입 영역에 대응되는 전자 주입층, 전자 수송 영역에 대응되는 전자 수송층, 및 전자 주입 기능 및 전자 수송 기능을 동시에 갖는 단일층 중 적어도 어느 하나를 포함할 수 있다.
상기 제1 및 제2 전자 제어층들(ECL1, ECL2) 각각은 전자 수송 물질 및 전자 주입 물질 중 적어도 어느 하나를 포함할 수 있다. 예를 들어, 전자 수송 물질은 Alq3(Tris(8-hydroxyquinolinato)aluminum), TPBi(1,3,5-Tri(1-phenyl-1H-benzo[d]imidazol-2-yl)phenyl), BCP(2,9-Dimethyl-4,7-diphenyl-1,10-phenanthroline), Bphen(4,7-Diphenyl-1,10-phenanthroline), TAZ(3-(4-Biphenylyl)-4-phenyl-5-tert-butylphenyl-1,2,4-triazole), NTAZ(4-(Naphthalen-1-yl)-3,5-diphenyl-4H-1,2,4-triazole), tBu-PBD(2-(4-Biphenylyl)-5-(4-tert-butylphenyl)-1,3,4-oxadiazole), BAlq(Bis(2-methyl-8-quinolinolato-N1,O8)-(1,1'-Biphenyl-4-olato)aluminum), Bebq2(berylliumbis(benzoquinolin-10-olate)), ADN(9,10-di(naphthalene-2-yl)anthracene) 및 이들의 혼합물을 포함할 수 있으나, 이에 한정되는 것은 아니다.
또한, 예를 들어, 전자 주입 물질은 LiF, LiQ (Lithium quinolate), Li2O, BaO, NaCl, CsF, Yb와 같은 란타넘족 금속, 또는 RbCl, RbI와 같은 할로겐화 금속, 전자 수송 물질과 절연성의 유기 금속염(organo metal salt)이 혼합된 물질 등일 수 있으나 이에 한정되는 것은 아니다.
유기 금속염은 에너지 밴드 갭(energy band gap)이 대략 4eV 이상의 물질이 될 수 있다. 구체적으로 예를 들어, 유기 금속염은 금속 아세테이트(metal acetate), 금속 벤조에이트(metal benzoate), 금속 아세토아세테이트(metal acetoacetate), 금속 아세틸아세토네이트(metal acetylacetonate) 또는 금속 스테아레이트(stearate)를 포함할 수 있다.
상기 제1 및 제2 전자 제어층들(ECL1, ECL2) 각각은 진공 증착법, 스핀 코팅법, 캐스트법, LB법, 잉크젯 프린팅법, 레이저 프린팅법, 레이저 열전사법 등과 같은 다양한 방법을 이용하여 형성될 수 있다.
본 발명의 상기 유기발광소자(200)는 이에 한정되지 않고, 다양하게 변경될 수 있다. 예를 들어, 상기 유기발광소자(200)는 3개의 발광 유닛들을 포함하고, 3개의 발광 유닛들 사이에 개재된 2개의 전하 생성층들을 포함할 수 있다. 이러한 구조에서, 상기 저항 제어층(300)은 상기 2개의 전하 생성층들과 상기 제2 전극(250)을 절연시킬 수 있다.
본 발명의 일 예에서, 상기 저항 제어층(300)은 상기 제2 발광 유닛(250) 상에 적층되는 별도의 구성이나, 본 발명은 이에 한정되지 않는다. 본 발명의 일 예에서, 상기 저항 제어층(300)은 상기 제2 발광 유닛(250)의 구성의 기능을 수행하는 층으로써 구현될 수 있다. 예를 들어, 상기 저항 제어층(300)은 상기 전자 주입 영역일 수 있으며, 상기 제2 발광 유닛(240)의 상기 제2 전자 제어층(ECL2)은 상기 전자 수송 영역, 및 상기 정공 차단 영역을 포함할 수 있다. 이 구조에서, 상기 저항 제어층(300)은 상기 상기 제2 발광 유닛(240)의 상기 전자 주입 영역으로써의 기능을 수행할 수 있다. 이와 유사하게, 상기 저항 제어층(300)은 상기 전자 주입 영역뿐만 아니라 상기 전자 수송 영역 및 상기 정공 차단 영역일 수 있다. 또한, 상기 유기발광소자(200)가 반전 구조인 경우, 상기 저항 제어층(300)은 상기 정공 주입 영역, 상기 정공 수송 영역, 및 상기 전자 차단 영역 중 어느 하나의 영역일 수 있다.
상기 저항 제어층(300)은, 예를 들어, LiQ 및 LiF 중 적어도 어느 하나를 포함할 수 있다. 본 발명의 일 예로써, 비반전 구조에서 상기 저항 제어층(300)은 전자의 주입/수송을 저지하는 상기 제1 및 제2 정공 제어층(HCL1, HCL2)의 호스트 재료를 포함하거나, 낮은 전자의 전기 전도도를 갖는 상기 제1 및 제2 전자 제어층(ECL1, ECL2)의 재료를 포함할 수 있다. 그에 따라, 캐소드인 상기 제1 전극부(251)로부터 주입되는 전자를 저지 함으로써, 상기 수평 누설 전류가 효과적으로 방지될 수 있다.
상기 저항 제어층(300)의 두께는 1nm 내지 10nm 일 수 있다. 상기 저항 제어층(300)의 두께가 1nm 미만인 경우, 상기 제1 영역(A1, 도 3a 참조) 내에서 상기 전하 생성층(230)에 대한 절연층으로서의 기능을 수행하기 어렵다. 상기 저항 제어층(300)의 두께가 10nm를 초과하는 경우, 상기 제2 영역(A2, 도 3a 참조) 내에서 상기 제2 발광 유닛(240)에 대한 전자 주입/수송 기능을 수행하기 어렵다.
본 발명의 일 예로써, 반전 구조에서 상기 저항 제어층(300)은 정공의 주입/수송을 저지하는 상기 제1 및 제2 전자 제어층(ECL1, ECL2)의 호스트 재료를 포함하거나, 낮은 정공 전도도를 갖는 상기 제1 및 제2 정공 제어층(HCL1, HCL2)의 재료를 포함할 수 있다. 그에 따라, 애노드인 상기 제1 전극부(251)로부터 주입되는 정공을 저지 함으로써, 상기 수평 누설 전류가 효과적으로 방지될 수 있다.
상기 저항 제어층(300)의 두께는 1nm 내지 10nm 일 수 있다. 상기 저항 제어층(300)의 두께가 1nm 미만인 경우, 상기 제1 영역(A1, 도 3a 참조) 내에서 상기 전하 생성층(230)에 대한 절연층으로서의 기능을 수행하기 어렵다. 상기 저항 제어층(300)의 두께가 10nm를 초과하는 경우, 상기 제2 영역(A2, 도 3a 참조) 내에서 상기 제2 발광 유닛(240)에 대한 정공 주입/수송 기능을 수행하기 어렵다.도 8a 내지 도 8f는 본 발명의 일 실시예에 따른 표시 패널의 제조 방법을 설명하는 단면도들이다.
도 8a를 참조하면, 상기 베이스 기판(BS) 상에 상기 화소 회로층(PC)이 형성 되고, 상기 화소 회로층(PC) 상에 상기 제1 절연층(IL1)이 형성 될 수 있다. 상기 제1 절연층(IL1)에 구동 컨택홀(CNT_Dr)이 형성될 수 있다. 상기 구동 컨택홀(CNT_Dr)에 의해 상기 화소 회로층(PC)의 일부가 노출 될 수 있다.
상기 제1 절연층(IL1) 상에 상기 제1 전극(210) 및 상기 보조 전극(100)이 형성 될 수 있다. 전술한 바와 같이, 상기 제1 전극(210)의 일단은 상기 제1 절연층(IL1)에 형성된 상기 구동 컨택홀(CNT_Dr)에 배치되고, 상기 화소 회로층(PC)과 접촉될 수 있다. 상기 제1 전극(210)의 타단은 상기 제1 전극(210)의 일단으로부터 연장되어 상기 제2 영역(A2)에 배치될 수 있다. 상기 보조 전극(100)은 상기 제1 전극(210)과 이격되고, 상기 제1 영역(A1)에 배치될 수 있다.
도 8c에도시된 바와 같이, 상기 제1 전극(210) 및 상기 보조 전극(100) 상에 상기 화소 정의막(PDL)이 형성될 수 있다. 이후, 상기 제1 발광 유닛(220), 상기 전하 생성층(230), 및 상기 제2 발광 유닛(240) 이 순차적으로 상기 화소 정의막(PDL), 상기 제1 전극(210) 및 상기 보조 전극(100) 상에 형성될 수 있다.
도 8d에 도시된 바와 같이, 상기 제1 영역(A1)에 상기 제1 컨택홀(CNT1)이 형성될 수 있다. 상기 제1 컨택홀(CNT1)은 상기 제1 보조 전극(100)의 일부가 노출되도록, 상기 제1 영역(A1) 내의 상기 제1 발광 유닛(220), 상기 전하 생성층(230), 및 상기 제2 발광 유닛(240)의 일부(이하, 제거층들)를 제거 함으로써 생성 될 수 있다. 본 발명의 일 예로, 상기 제거층들은 레이저 드릴링(Laser Drilling)을 이용하여 제거될 수 있다. 상기 제거층들이 제거됨에 따라 상기 제1 내지 제3 노출면들(221, 231, 241)이 형성 될 수 있다.
도 8e에 도시된 바와 같이 상기 저항 제어층(300)이 상기 제2 발광 유닛(240) 상에 형성될 수 있다. 상기 제1 부분(310)은 상기 제1 컨택홀(CNT1)에 형성되고, 상기 제1 부분(310)은 노출된 상기 보조 전극(100)과 접촉할 수 있다.
이후, 9f에 도시된 바와 같이, 상기 저항 제어층(300) 상에 상기 제1 전극부(251) 및 상기 제2 절연층(IL2)을 형성할 수 있다.
도 9a 내지 도 9c는 본 발명의 일 실시예에 따른 표시 패널의 제조 방법을 설명하는 단면도들이다.
도 9a를 참조하면, 상기 베이스 기판(BS) 상에 상기 화소 회로층(PC)에서부터 상기 저항 제어층(300)까지의 구성들이 순차적으로 적층 된다. 상기 화소 회로층(PC)에서부터 상기 저항 제어층(300)까지의 적층 방법은 도 8 내지 도 8e을 참조하여 설명한 제조 방법과 동일하므로, 중복되는 설명은 생략한다.
도 9b를 참조하면, 상기 저항 제어층(300)에 상기 제2 컨택홀(CNT2)이 정의될 수 있다. 상기 제2 컨택홀(CNT2)은 상기보조 전극(100)의 일부가 노출되도록, 상기 제1 영역(A1) 내의 상기 제1 부분(310)의 일부를 제거 함으로써 생성 될 수 있다. 본 발명의 일 예로, 상기 상기 제1 부분(310)의 일부는 레이저 드릴링(Laser Drilling)을 이용하여 제거될 수 있다. 상기 제1 부분(310)의 일부가 제거됨에 따라 상기 제4 노출면(301)이 형성 될 수 있다.
도 9c에 도시된 바와 같이 상기 제2 전극(250)이 상기 저항 제어층(300) 상에 형성 될 수 있다. 상기 제1 전극부(251)는 상기 제2 컨택홀(CNT2)을 통해 노출되는 상기 보조 전극(100)과 접촉 될 수 있다. 상기 제2 전극(250) 상에는 상기 제2 절연층(IL2)이 형성될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
100: 보조 전극 200: 유기발광소자
230: 전하 생성층 250: 제2 전극
CNT1: 제1 컨택홀 300: 저항 제어층

Claims (20)

  1. 베이스 기판;
    상기 베이스 기판 상에 배치된 보조 전극;
    평면상으로 보았을 때 상기 보조 전극으로부터 이격된 제1 전극;
    상기 보조 전극 및 상기 제1 전극 상에 배치되는 제1 발광 유닛;
    상기 제1 발광 유닛 상에 배치된 전하 생성층;
    상기 전하 생성층 상에 배치되는 제2 발광 유닛;
    적어도 상기 제1 발광 유닛, 상기 전하 생성층 및 상기 제2 발광 유닛에 정의되어 상기 보조 전극을 노출시키는 제1 컨택홀 내에 배치되는 제1 부분을 포함하는 저항 제어층; 및
    적어도 일부가 상기 제1 컨택홀 내에 배치되고 상기 제1 부분 상에 배치되는 제1 전극부 및 상기 제1 전극부로부터 연장되고 평면상으로 보았을 때 상기 제1 전극과 중첩되고 상기 제2 발광 유닛 상에 배치되는 제2 전극부를 구비하는 제2 전극을 구비하며,
    상기 제1 부분의 어느 일부는 상기 제1 전극부 및 상기 전하 생성층 사이에 배치되고, 상기 제1 전극부와 상기 전하 생성층을 절연시키는 것을 특징으로 하는 표시 패널.
  2. 제1 항에 있어서,
    상기 제1 부분의 다른 일부는 상기 제1 전극부와 상기 보조 전극 사이에 배치되는 것을 특징으로 하는 표시 패널.
  3. 제2 항에 있어서,
    상기 제1 부분의 상기 다른 일부는 상기 보조 전극과 접촉되는 것을 특징으로 하는 표시 패널.
  4. 제1 항에 있어서,
    상기 제1 부분의 상기 어느 일부는 상기 제1 컨택홀에 의해 노출되는 상기 전하 생성층의 노출면과 접촉하는 것을 특징으로 하는 표시 패널.
  5. 제1 항에 있어서,
    상기 제1 부분의 다른 일부에는 상기 보조 전극의 상면의 적어도 일부를 노출 시키는 제2 컨택홀이 정의되고, 상기 제1 전극부의 일부는 상기 저항 제어층에 정의된 제2 컨택홀에 배치되어 상기 보조 전극과 접촉하는 것을 특징으로 하는 표시 패널.
  6. 제2 항에 있어서,
    상기 저항 제어층은 상기 제1 부분으로부터 연장되고 상기 제2 발광 유닛 및 상기 제2 전극 사이에 배치되는 제2 부분을 더 포함하는 것을 특징으로 하는 표시 패널.
  7. 제6 항에 있어서,
    평면상으로 보았을 때, 상기 보조 전극 및 상기 제1 전극 사이에 배치되는 화소 정의막을 더 포함하고,
    상기 저항 제어층은, 상기 화소 정의막 상에 배치되고 상기 제1 및 제2 부분을 연결하는 제3 부분을 더 포함하는 것을 특징으로 하는 표시 패널.
  8. 제7 항에 있어서,
    상기 제2 부분은 평면상으로 보았을 때 상기 제1 전극과 중첩되는 것을 특징으로 하는 표시 패널.
  9. 제1 항에 있어서,
    상기 저항 제어층은 평면상으로 보았을 때 상기 제1 전극과 이격된 것을 특징으로 하는 표시 패널.
  10. 제1 항에 있어서,
    상기 제1 발광 유닛은 제1 광을 생성하고, 상기 제2 발광 유닛은 상기 제1 광과 상이한 색상을 갖는 광을 생성하는 것을 특징으로 하는 표시 패널.
  11. 제1 항에 있어서,
    상기 저항 제어층의 저항은 상기 전하 생성층의 저항보다 큰 것을 특징으로 하는 표시 패널.
  12. 제1 항에 있어서,
    상기 저항 제어층의 두께는 1nm 내지 10nm인 것을 특징으로 하는 표시 패널.
  13. 제1 항에 있어서,
    상기 저항 제어층은 LiF 및 LiQ 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 표시 패널.
  14. 베이스 기판 상에 정의된 제1 영역에 보조 전극을 형성 하는 단계;
    평면상으로 보았을 때, 상기 제1 영역에 이격되어 상기 베이스 기판 상에 정의된 제2 영역에 제1 전극을 형성 하는 단계;
    상기 제1 전극 상에 제1 발광 유닛을 형성 하는 단계;
    상기 제1 발광 유닛 상에 전하 생성층을 형성 하는 단계;
    상기 전하 생성층 상에 제2 발광 유닛을 형성 하는 단계;
    적어도 상기 제1 발광 유닛, 상기 전하 생성층, 및 상기 제2 발광 유닛의 일부를 제거 하여 상기 보조 전극의 상면을 노출 시키는 제1 컨택홀을 형성하는 단계;
    상기 제1 컨택홀에 의해 노출되는 상기 전하 생성층의 노출면 상에 배치되는 저항 제어층을 형성하는 단계; 및
    상기 저항 제어층 상에 제2 전극을 형성 하는 단계를 포함하는 것을 특징으로 하는 표시 패널의 제조 방법.
  15. 제14 항에 있어서,
    상기 저항 제어층의 일부를 제거하여, 상기 저항 제어층에 상기 보조 전극의 상면의 적어도 일부를 노출시키는 제2 컨택홀을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 패널의 제조 방법.
  16. 제15 항에 있어서,
    상기 제2 컨택홀을 형성하는 단계는 상기 제어층을 형성하는 단계 및 상기 제2 전극을 형성하는 단계 사이에 수행되는 것을 특징으로 하는 표시 패널의 제조 방법.
  17. 제14 항에 있어서,
    상기 제1 발광 유닛, 상기 전하 생성층, 및 상기 제2 발광 유닛은 레이저 드릴링을 이용하여 제거되는 것을 특징으로 하는 표시 패널의 제조 방법.
  18. 표시 패널; 및
    상기 표시 패널을 제어하는 제어부를 포함하고,
    상기 표시 패널은,
    베이스 기판;
    상기 베이스 기판 상에 배치된 보조 전극;
    평면상으로 보았을 때 상기 보조 전극으로부터 이격된 제1 전극;
    상기 보조 전극 및 상기 제1 전극 상에 배치되는 제1 발광 유닛;
    상기 제1 발광 유닛 상에 배치된 전하 생성층;
    상기 전하 생성층 상에 배치되는 제2 발광 유닛;
    적어도 상기 제1 발광 유닛, 상기 전하 생성층, 및 상기 제2 발광 유닛에 정의되어 상기 보조 전극을 노출 시키는 제1 컨택홀 내에 배치되는 제1 부분을 포함하는 저항 제어층; 및
    상기 제1 컨택홀 내에 배치되고 상기 제1 부분 상에 배치되는 제1 전극부, 및 상기 제1 전극부로부터 연장되고 평면상으로 보았을 때 상기 제1 전극과 중첩되고 상기 제2 발광 유닛 상에 배치되는 제2 전극부를 구비하는 제2 전극을 구비하며,
    상기 제1 부분의 어느 일부는 상기 제1 전극부 및 상기 전하 생성층 사이에 배치되고, 상기 제1 전극부와 상기 전하 생성층을 절연시키는 것을 특징으로 하는 표시 장치.
  19. 제18 항에 있어서,
    상기 제1 부분의 다른 일부는 상기 제1 전극부와 상기 보조 전극 사이에 배치되는 것을 특징으로 하는 표시 장치
  20. 제18 항에 있어서
    상기 제1 부분의 상기 다른 일부는 상기 보조 전극과 접촉되고, 상기 제1 부분의 상기 어느 일부는 상기 제1 컨택홀에 의해 노출되는 상기 전하 생성층의 노출면과 접촉하는 것을 특징으로 하는 표시 장치.

KR1020230073720A 2016-07-18 2023-06-08 표시 패널, 이의 제조 방법 및 이를 구비하는 표시 장치 KR102674437B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020230073720A KR102674437B1 (ko) 2016-07-18 2023-06-08 표시 패널, 이의 제조 방법 및 이를 구비하는 표시 장치
KR1020240073509A KR20240096435A (ko) 2016-07-18 2024-06-05 표시 패널, 이의 제조 방법 및 이를 구비하는 표시 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160090947A KR102543639B1 (ko) 2016-07-18 2016-07-18 표시 패널, 이의 제조 방법 및 이를 구비하는 표시 장치
KR1020230073720A KR102674437B1 (ko) 2016-07-18 2023-06-08 표시 패널, 이의 제조 방법 및 이를 구비하는 표시 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160090947A Division KR102543639B1 (ko) 2016-07-18 2016-07-18 표시 패널, 이의 제조 방법 및 이를 구비하는 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020240073509A Division KR20240096435A (ko) 2016-07-18 2024-06-05 표시 패널, 이의 제조 방법 및 이를 구비하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20230088321A true KR20230088321A (ko) 2023-06-19
KR102674437B1 KR102674437B1 (ko) 2024-06-13

Family

ID=59350732

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020160090947A KR102543639B1 (ko) 2016-07-18 2016-07-18 표시 패널, 이의 제조 방법 및 이를 구비하는 표시 장치
KR1020230073720A KR102674437B1 (ko) 2016-07-18 2023-06-08 표시 패널, 이의 제조 방법 및 이를 구비하는 표시 장치
KR1020240073509A KR20240096435A (ko) 2016-07-18 2024-06-05 표시 패널, 이의 제조 방법 및 이를 구비하는 표시 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020160090947A KR102543639B1 (ko) 2016-07-18 2016-07-18 표시 패널, 이의 제조 방법 및 이를 구비하는 표시 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020240073509A KR20240096435A (ko) 2016-07-18 2024-06-05 표시 패널, 이의 제조 방법 및 이를 구비하는 표시 장치

Country Status (6)

Country Link
US (4) US10020461B2 (ko)
EP (1) EP3273499B1 (ko)
JP (1) JP6875218B2 (ko)
KR (3) KR102543639B1 (ko)
CN (2) CN113299843B (ko)
TW (1) TWI762495B (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111628101A (zh) 2015-10-26 2020-09-04 Oti照明公司 用于图案化表面上覆层的方法和包括图案化覆层的装置
KR102470303B1 (ko) * 2015-10-27 2022-11-28 삼성디스플레이 주식회사 유기 전계 발광 소자 및 이를 포함하는 표시 장치
KR102543639B1 (ko) * 2016-07-18 2023-06-15 삼성디스플레이 주식회사 표시 패널, 이의 제조 방법 및 이를 구비하는 표시 장치
CN118215324A (zh) 2016-12-02 2024-06-18 Oti照明公司 包括设置在发射区域上面的导电涂层的器件及其方法
JP2020518107A (ja) 2017-04-26 2020-06-18 オーティーアイ ルミオニクス インコーポレーテッドＯｔｉ Ｌｕｍｉｏｎｉｃｓ Ｉｎｃ． 表面上のコーティングをパターン化する方法およびパターン化されたコーティングを含むデバイス
CN116997204A (zh) 2017-05-17 2023-11-03 Oti照明公司 在图案化涂层上选择性沉积传导性涂层的方法和包括传导性涂层的装置
CN107359263A (zh) * 2017-07-12 2017-11-17 京东方科技集团股份有限公司 一种有机电致发光显示面板及制备方法、显示装置
US11751415B2 (en) 2018-02-02 2023-09-05 Oti Lumionics Inc. Materials for forming a nucleation-inhibiting coating and devices incorporating same
EP3766100A4 (en) * 2018-03-12 2021-11-03 BOE Technology Group Co., Ltd. ARRAY SUBSTRATE WITH ORGANIC LIGHT DIODES, DISPLAY BOARD AND DISPLAY DEVICE AND MANUFACTURING METHOD FOR IT
JP7320851B2 (ja) 2018-05-07 2023-08-04 オーティーアイ ルミオニクス インコーポレーテッド 補助電極を提供するための方法および補助電極を含むデバイス
CN109004005B (zh) * 2018-07-24 2020-12-11 云谷（固安）科技有限公司 显示面板及其制作方法、显示装置
KR102469187B1 (ko) * 2018-09-04 2022-11-21 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20200037891A (ko) * 2018-10-01 2020-04-10 삼성디스플레이 주식회사 유기발광 표시 장치
KR20200066503A (ko) * 2018-11-30 2020-06-10 삼성디스플레이 주식회사 표시 패널
KR102624516B1 (ko) * 2018-12-04 2024-01-16 삼성디스플레이 주식회사 표시장치 및 이의 제조 방법
KR102075741B1 (ko) * 2018-12-17 2020-02-10 엘지디스플레이 주식회사 표시패널
KR20200091059A (ko) * 2019-01-21 2020-07-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
KR20210149058A (ko) 2019-03-07 2021-12-08 오티아이 루미오닉스 인크. 핵생성 억제 코팅물 형성용 재료 및 이를 포함하는 디바이스
KR20220009961A (ko) 2019-04-18 2022-01-25 오티아이 루미오닉스 인크. 핵 생성 억제 코팅 형성용 물질 및 이를 포함하는 디바이스
CN110048022B (zh) * 2019-04-22 2020-08-04 深圳市华星光电半导体显示技术有限公司 一种oled器件及其制备方法
CN110071156B (zh) * 2019-04-28 2022-04-26 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制备方法
JP2022532144A (ja) 2019-05-08 2022-07-13 オーティーアイ ルミオニクス インコーポレーテッド 核生成抑制コーティングを形成するための材料およびそれを組み込んだデバイス
US11832473B2 (en) 2019-06-26 2023-11-28 Oti Lumionics Inc. Optoelectronic device including light transmissive regions, with light diffraction characteristics
JP7386556B2 (ja) 2019-06-26 2023-11-27 オーティーアイ ルミオニクス インコーポレーテッド 光回折特性に関連する用途を備えた光透過領域を含む光電子デバイス
US20220278299A1 (en) 2019-08-09 2022-09-01 Oti Lumionics Inc. Opto-electronic device including an auxiliary electrode and a partition
KR20210042216A (ko) 2019-10-08 2021-04-19 삼성디스플레이 주식회사 표시 장치
CN110739338B (zh) * 2019-10-24 2022-11-29 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示面板
JP7432353B2 (ja) * 2019-12-19 2024-02-16 株式会社ジャパンディスプレイ 表示装置
KR20210138842A (ko) 2020-05-12 2021-11-22 삼성디스플레이 주식회사 디스플레이 장치
CN112117357B (zh) * 2020-09-17 2022-03-22 厦门天马微电子有限公司 一种显示面板及其制备方法、显示装置
WO2022123431A1 (en) 2020-12-07 2022-06-16 Oti Lumionics Inc. Patterning a conductive deposited layer using a nucleation inhibiting coating and an underlying metallic coating
KR20230058200A (ko) * 2021-10-22 2023-05-03 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 전자 장치 및 표시 패널 제조 방법
CN113936597B (zh) * 2021-10-26 2023-08-25 京东方科技集团股份有限公司 显示面板、显示设备及亮度补偿方法
CN115275058B (zh) * 2022-07-29 2024-01-19 武汉华星光电半导体显示技术有限公司 显示面板及显示终端

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050253508A1 (en) * 2004-05-17 2005-11-17 Sharp Kabushiki Kaisha Organic electroluminescent display element, display device having the same, and manufacturing method of the same
KR20140106049A (ko) * 2013-02-25 2014-09-03 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조 방법
KR20160083381A (ko) * 2014-12-30 2016-07-12 엘지디스플레이 주식회사 다층의 스택 구조를 갖는 유기발광 다이오드 표시장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7520790B2 (en) 2003-09-19 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
KR100875103B1 (ko) * 2007-11-16 2008-12-19 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치
WO2010070798A1 (ja) 2008-12-18 2010-06-24 パナソニック株式会社 有機エレクトロルミネッセンス表示装置及びその製造方法
KR101094282B1 (ko) 2009-12-04 2011-12-19 삼성모바일디스플레이주식회사 유기 발광 장치
KR101810047B1 (ko) * 2011-07-28 2017-12-19 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR101976133B1 (ko) * 2012-11-20 2019-05-08 삼성디스플레이 주식회사 표시 장치
KR20150009126A (ko) 2013-07-15 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN104752476B (zh) * 2013-12-31 2018-05-22 乐金显示有限公司 有机发光显示装置及其制造方法
JP2015138746A (ja) 2014-01-24 2015-07-30 ソニー株式会社 有機ｅｌ素子、表示装置及び照明装置
KR102145759B1 (ko) 2014-03-27 2020-08-20 엘지디스플레이 주식회사 유기 발광 소자
KR101640803B1 (ko) * 2014-09-26 2016-07-20 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
KR102642369B1 (ko) * 2016-03-25 2024-03-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
EP3240036B1 (en) * 2016-04-29 2024-05-01 LG Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
KR102543639B1 (ko) * 2016-07-18 2023-06-15 삼성디스플레이 주식회사 표시 패널, 이의 제조 방법 및 이를 구비하는 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050253508A1 (en) * 2004-05-17 2005-11-17 Sharp Kabushiki Kaisha Organic electroluminescent display element, display device having the same, and manufacturing method of the same
KR20140106049A (ko) * 2013-02-25 2014-09-03 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조 방법
KR20160083381A (ko) * 2014-12-30 2016-07-12 엘지디스플레이 주식회사 다층의 스택 구조를 갖는 유기발광 다이오드 표시장치

Also Published As

Publication number Publication date
US20200220099A1 (en) 2020-07-09
US20200075884A1 (en) 2020-03-05
CN113299843A (zh) 2021-08-24
CN113299843B (zh) 2024-08-20
US10439161B2 (en) 2019-10-08
CN107634147A (zh) 2018-01-26
EP3273499A1 (en) 2018-01-24
KR20240096435A (ko) 2024-06-26
EP3273499B1 (en) 2022-09-14
KR102674437B1 (ko) 2024-06-13
US10991903B2 (en) 2021-04-27
KR102543639B1 (ko) 2023-06-15
US20180019434A1 (en) 2018-01-18
US20180309085A1 (en) 2018-10-25
JP2018014323A (ja) 2018-01-25
TW201807468A (zh) 2018-03-01
US10600986B1 (en) 2020-03-24
US10020461B2 (en) 2018-07-10
JP6875218B2 (ja) 2021-05-19
TWI762495B (zh) 2022-05-01
KR20180009441A (ko) 2018-01-29
CN107634147B (zh) 2021-06-11

Similar Documents

Publication Publication Date Title
KR102674437B1 (ko) 표시 패널, 이의 제조 방법 및 이를 구비하는 표시 장치
US10297652B2 (en) Display panel and method for manufacturing the same
KR102521251B1 (ko) 유기발광 화소 및 이를 포함하는 유기발광 표시장치
KR102503845B1 (ko) 유기발광소자 및 이를 포함하는 유기발광 표시패널
KR102294724B1 (ko) 유기 발광 트랜지스터 및 이를 포함하는 표시 장치
US9673413B2 (en) Organic light-emitting device and display apparatus including the same
KR102715632B1 (ko) 유기 전계 발광 표시 장치
KR102673969B1 (ko) 유기 발광 표시 장치
KR20170003829A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
E701 Decision to grant or registration of patent right