KR20230000023A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230000023A
KR20230000023A KR1020210081626A KR20210081626A KR20230000023A KR 20230000023 A KR20230000023 A KR 20230000023A KR 1020210081626 A KR1020210081626 A KR 1020210081626A KR 20210081626 A KR20210081626 A KR 20210081626A KR 20230000023 A KR20230000023 A KR 20230000023A
Authority
KR
South Korea
Prior art keywords
pattern
disposed
display device
layer
static
Prior art date
Application number
KR1020210081626A
Other languages
English (en)
Inventor
박영민
김혁환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210081626A priority Critical patent/KR20230000023A/ko
Priority to US17/575,099 priority patent/US20220415869A1/en
Priority to EP22159542.4A priority patent/EP4109528A1/en
Priority to CN202220677099.9U priority patent/CN217387157U/zh
Priority to CN202210304907.1A priority patent/CN115513245A/zh
Publication of KR20230000023A publication Critical patent/KR20230000023A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H01L51/5253—
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/11—Anti-reflection coatings
    • G02B1/113—Anti-reflection coatings using inorganic layer materials only
    • G02B1/115—Multilayers
    • G02B1/116—Multilayers including electrically conducting layers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/16—Optical coatings produced by application to, or surface treatment of, optical elements having an anti-static effect, e.g. electrically conducting coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L51/5262—
    • H01L51/5281—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/858—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/879—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예에 의하면, 기판 상에 배치되고, 발광 소자를 포함하는 표시 소자부; 및 상기 표시 소자부 상에 배치되고, 정전기 방지 패턴을 포함하는 상부 필름층; 을 포함하고, 상기 정전기 방지 패턴은 평면 상에서 볼 때 서로 중첩하는 도전 패턴 및 반사 방지 패턴을 포함하는, 표시 장치가 제공될 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조됨에 따라, 표시 장치에 대한 연구 개발이 지속적으로 이루어지고 있다.
본 발명의 일 과제는, 정전기 현상이 방지되어 전기적 신뢰도가 향상되고, 외광에 대한 영향이 저감되어 시인성이 향상된, 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 의하면, 기판 상에 배치되고, 발광 소자를 포함하는 표시 소자부; 및 상기 표시 소자부 상에 배치되고, 정전기 방지 패턴을 포함하는 상부 필름층; 을 포함하고, 상기 정전기 방지 패턴은 평면 상에서 볼 때 서로 중첩하는 도전 패턴 및 반사 방지 패턴을 포함하는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 상부 필름층은 상기 정전기 방지 패턴이 배열되는 외곽 필름; 을 더 포함하는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 외곽 필름은 AR 코팅층(Anti-Reflective coating)을 포함하는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 표시 장치는 광이 발산되는 표시 영역 및 상기 표시 영역의 적어도 일부를 둘러싸는 비표시 영역을 포함하고, 상기 정전기 방지 패턴은 정전기 신호가 외부로 이동되도록 상기 비표시 영역 내 배치된 연결 배선과 전기적으로 연결되는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 정전기 방지 패턴은 소정의 형상이 주기적으로 패터닝된, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 정전기 방지 패턴은 제1 방향으로 연장하는 제1 정전기 방지 패턴; 및 상기 제1 방향과 교차하는 제2 방향으로 연장하는 제2 정전기 방지 패턴; 을 포함하고, 상기 제1 정전기 방지 패턴과 상기 제2 정전기 방지 패턴이 서로 교차하여 제공되는 단위 형상은 직사각형인, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 정전기 방지 패턴은 단위 형상이 마름모인 매쉬 패턴으로 배열된, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 정전기 방지 패턴은 단위 형상이 삼각형인 매쉬 패턴으로 배열되는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 도전 패턴은 Ag, Cu, Ni, 및 Au 중 어느 하나를 포함하는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 반사 방지 패턴은 그라파이트(graphite), 카본 블랙(carbon black), 흑색 안료(black pigment), 또는 흑색 염료(black dye) 중 어느 하나를 포함하는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 반사 방지 패턴의 반사율은 30% 미만인, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 정전기 방지 패턴의 선폭은 10μm 미만인, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 도전 패턴과 상기 반사 방지 패턴은 평면 상에서 볼 때, 서로 동일한 형상을 가지는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 반사 방지 패턴의 일면 상에는 상기 외곽 필름이 배치되고, 상기 반사 방지 패턴의 타면 상에는 상기 도전 패턴이 배치되는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 도전 패턴의 일면 상에는 상기 외곽 필름이 배치되고, 상기 도전 패턴의 타면 상에는 상기 반사 방지 패턴이 배치되는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 반사 방지 패턴은 제1 반사 방지 패턴 및 제2 반사 방지 패턴을 포함하고, 상기 제1 반사 방지 패턴은 상기 외곽 필름과 상기 도전 패턴 사이에 배치되고, 상기 제2 반사 방지 패턴은 상기 제1 반사 방지 패턴이 배치되지 않은 상기 도전 패턴의 일면 상에 배치되는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 표시 소자부와 상기 상부 필름층 사이에 배치되고, 광의 파장을 변경하도록 구성된 파장 변환부를 포함하는 광 제어부; 를 더 포함하는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 발광 소자는 유기 발광 다이오드(organic light emitting diode), 마이크로 발광 다이오드(micro light emitting diode), 또는 무기 발광 다이오드(inorganic light emitting diode) 중 어느 하나인, 표시 장치가 제공될 수 있다.
본 발명의 또 다른 실시예에 따르면, 기판 상에 배치된 표시 소자부; 및 상기 표시 소자부 상에 매쉬 패턴으로 배열되고, 도전 패턴 및 일면이 상기 도전 패턴과 접촉하는 반사 방지 패턴을 포함하고 정전기 방지 패턴; 을 포함하고, 상기 반사 방지 패턴은 30% 미만의 반사율을 가지는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 정전기 방지 패턴은, 상기 표시 장치에 대한 정전기 신호를 외부로 배출하도록 구성된, 표시 장치가 제공될 수 있다.
본 발명의 과제의 해결 수단이 상술한 해결 수단들로 제한되는 것은 아니며, 언급되지 아니한 해결 수단들은 본 명세서 및 첨부된 도면으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 의하면, 정전기 현상이 방지되어 전기적 신뢰도가 향상되고, 외광에 대한 영향이 저감되어 시인성이 향상된, 표시 장치가 제공될 수 있다.
본 발명의 효과가 상술한 효과들로 제한되는 것은 아니며, 언급되지 아니한 효과들은 본 명세서 및 첨부된 도면으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 실시예에 따른 표시 장치를 나타낸 사시도이다.
도 2는 실시예에 따른 표시 장치를 나타낸 평면도이다.
도 3은 실시예에 따른 표시 장치를 나타낸 단면도이다.
도 4는 일 실시예에 따른 화소의 단면도이다.
도 5는 다른 실시예에 따른 화소의 단면도이다.
도 6은 일 실시 형태에 따른 화소의 구조를 나타낸 도면으로서, 도 2의 Ⅰ~Ⅰ’에 따른 단면을 나타낸 단면도이다.
도 7은 타 실시 형태에 따른 화소의 구조를 나타낸 도면으로서, 도 2의 Ⅰ~Ⅰ’에 따른 단면을 나타낸 단면도이다.
도 8 내지 도 10은 실시예에 따른 상부 필름층을 나타낸 단면도들이다.
도 11 내지 도 13은 실시예에 따른 정전기 방지 패턴의 형상을 도시한 평면도들이다.
본 명세서에 기재된 실시예는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 사상을 명확히 설명하기 위한 것이므로, 본 발명이 본 명세서에 기재된 실시예에 의해 한정되는 것은 아니며, 본 발명의 범위는 본 발명의 사상을 벗어나지 아니하는 수정예 또는 변형예를 포함하는 것으로 해석되어야 한다.
본 명세서에서 사용되는 용어는 본 발명에서의 기능을 고려하여 가능한 현재 널리 사용되고 있는 일반적인 용어를 선택하였으나 이는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자의 의도, 관례 또는 새로운 기술의 출현 등에 따라 달라질 수 있다. 다만, 이와 달리 특정한 용어를 임의의 의미로 정의하여 사용하는 경우에는 그 용어의 의미에 관하여 별도로 기재할 것이다. 따라서 본 명세서에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가진 실질적인 의미와 본 명세서의 전반에 걸친 내용을 토대로 해석되어야 한다.
본 명세서에 첨부된 도면은 본 발명을 용이하게 설명하기 위한 것으로 도면에 도시된 형상은 본 발명의 이해를 돕기 위하여 필요에 따라 과장되어 표시된 것일 수 있으므로 본 발명이 도면에 의해 한정되는 것은 아니다.
본 명세서에서 본 발명에 관련된 공지의 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에 이에 관한 자세한 설명은 필요에 따라 생략하기로 한다.
본 발명은 표시 장치에 관한 것이다. 이하에서는 도 1 내지 도 13을 참조하여, 실시예에 따른 표시 장치에 관하여 설명한다.
도 1은 실시예에 따른 표시 장치를 나타낸 사시도이다. 도 2는 실시예에 따른 표시 장치를 나타낸 평면도이다.
표시 장치(DD)는 광을 발산하도록 구성된다. 일 예에 따르면, 표시 장치(DD)는 스마트폰, 태블릿 PC, 대형 스크린 장치, 이동 전화기, 영상 전화기, 전자책 리더기, 데스크탑 PC, 랩탑 PC, 넷북 컴퓨터, 워크스테이션, 서버, PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 의료기기, 카메라, 또는 웨어러블 장치일 수 있다. 다만, 이에 한정되는 것은 아니다.
도 1 및 도 2를 참조하면, 표시 장치(DD)는 기판(SUB) 및 기판(SUB) 상에 배치된 화소(PXL)들, 및 구동 회로 기판(DCB)을 포함할 수 있다.
표시 장치(DD)는 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(NDA)은 표시 영역(DA) 외 영역을 의미할 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 적어도 일부를 둘러쌀 수 있다.
기판(SUB)은 표시 장치(DD)의 베이스 부재를 구성할 수 있다. 기판(SUB)은 경성 또는 연성의 기판이나 필름일 수 있으나, 특정 예시에 한정되지 않는다.
표시 영역(DA)은 화소(PXL)가 배치된 영역을 의미할 수 있다. 비표시 영역(NDA)은 화소(PXL)가 배치되지 않은 영역을 의미할 수 있다. 비표시 영역(NDA)에는 표시 영역(DA)의 화소(PXL)에 연결되는 배선들 및 패드들이 배치될 수 있다.
일 예에 따르면, 화소(PXL)는 스트라이프(stripe) 또는 펜타일(PENTILE™) 배열 구조 등에 따라 배열될 수 있으나, 이에 한정되지 않으며, 공지된 다양한 실시 형태가 적용될 수 있다.
화소(PXL)는 광을 발산하도록 구성된 발광 소자(도 4의 'LD' 참조)를 포함할 수 있다. 일 예에 따르면, 발광 소자(LD)는 유기 발광 다이오드(organic light emitting diode), 마이크로 발광 다이오드(micro light emitting diode), 또는 무기 발광 다이오드(inorganic light emitting diode) 중 어느 하나일 수 있다. 다만, 발광 소자(LD)의 종류는 특정 예시에 한정되는 것은 아니다.
실시예에 따르면, 화소(PXL)는 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3)를 포함할 수 있다. 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 각각 서브 화소일 수 있다. 적어도 하나의 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 다양한 색의 광을 방출할 수 있는 하나의 화소 유닛을 구성할 수 있다.
예를 들어, 제1 내지 제3 화소들(PXL1, PXL2, PXL3) 각각은 소정 색의 광을 방출할 수 있다. 일 예로, 제1 화소(PXL1)는 적색(일 예로, 제1 색)의 광을 방출하는 적색 화소일 수 있고, 제2 화소(PXL2)는 녹색(일 예로, 제2 색)의 광을 방출하는 녹색 화소일 수 있으며, 제3 화소(PXL3)는 청색(일 예로, 제3 색)의 광을 방출하는 청색 화소일 수 있다.
다만, 각각의 상기 화소 유닛을 구성하는 제1 내지 제3 화소들(PXL1, PXL2, PXL3)의 색상, 종류 및/또는 개수 등이 특정 예시에 한정되는 것은 아니다.
구동 회로 기판(DCB)은 칩 온 필름(COF) 및 연성 회로 기판(FPCB)을 포함할 수 있다.
칩 온 필름(COF)은 연성 회로 기판(FPCB)으로부터 전기적 신호를 제공받을 수 있다. 칩 온 필름(COF)은 전기적 신호를 배선을 통해 화소(PXL)에 제공할 수 있다.
칩 온 필름(COF)의 일단은 기판(SUB)에 연결되고, 칩 온 필름(COF)의 타단은 연성 회로 기판(FPCB)에 연결될 수 있다. 일 예에 따르면, 칩 온 필름(COF)의 적어도 일부는 굽어질 수 있다.
칩 온 필름(COF)은 절연 필름과 상기 절연 필름 상에 제공된 복수의 배선을 포함할 수 있다. 칩 온 필름(COF)은 박막으로 이루어진 절연 필름과 상기 절연 필름 상에 배선들이 형성된 형태를 통칭하는 것으로서 테이프 캐리어 패키지(tape carrier package), 가요성 인쇄 회로 기판(flexible printed circuit board) 등으로 지칭될 수도 있다. 칩 온 필름(COF)에 있어서, 도시하지는 않았으나, 상기 절연 필름 상에는 상기 배선들 중 적어도 일부와 연결된 반도체칩이 더 실장될 수도 있다.
연성 회로 기판(FPCB) 상에는 화소(PXL)에 제공되는 전기적 신호를 프로세싱하도록 구성된 회로 소자가 배치될 수 있다.
연성 회로 기판(FPCB)은 기판(SUB)의 일면 혹은 배면 상에 배치될 수 있다. 예를 들어, 연성 회로 기판(FPCB)의 일 단부는 굽어진 형상을 가지는 칩 온 필름(COF)에 연결되어 기판(SUB)의 배면 상에 배치될 수 있고, 이에 따라 연성 회로 기판(FPCB)은 외부로부터 시인되지 않을 수 있다.
도 3은 실시예에 따른 표시 장치를 나타낸 단면도이다.
실시예에 따르면, 표시 장치(DD)는 기판(SUB), 화소 회로부(PCL), 표시 소자부(DPL), 광 제어부(LCP), 및 상부 필름층(UFL)을 포함할 수 있다.
일 예에 따르면, 기판(SUB), 화소 회로부(PCL), 표시 소자부(DPL), 광 제어부(LCP), 및 상부 필름층(UFL)은 표시 장치(DD)의 표시 방향(일 예로, 제3 방향(DR3))을 따라 순차적으로 적층될 수 있다. 여기서, 상기 표시 방향은 기판(SUB)의 두께 방향을 의미할 수 있다. 하지만 상술된 예시에 한정되지 않고, 실시예에 따라 개별 구성들의 적어도 일부는 동일한 층에 배치될 수도 있다.
기판(SUB)은 표시 장치(DD)의 기저면을 구성할 수 있다. 기판 (SUB) 상에는 표시 장치(DD)의 개별 구성이 배치될 수 있다.
화소 회로부(PCL)는 기판(SUB) 상에 배치될 수 있다. 화소 회로부(PCL)는 화소(PXL)를 구동시키도록 구성된 트랜지스터(도 4의 'TR' 참조)를 포함할 수 있다.
표시 소자부(DPL)는 화소 회로부(PCL) 상에 배치될 수 있다. 표시 소자부(DPL)는 화소 회로부(PCL)로부터 제공된 전기적 신호에 기초하여 광을 발산할 수 있다. 표시 소자부(DPL)는 광을 발산할 수 있는 발광 소자(LD)를 포함할 수 있다. 표시 소자부(DPL)로부터 발산된 광은 광 제어부(LCP) 및 상부 필름층(UFL)을 통과하여 외부로 제공될 수 있다.
광 제어부(LCP)는 표시 소자부(DPL) 상에 배치될 수 있다. 광 제어부(LCP)는 발광 소자(LD)들 상에 배치될 수 있다. 다만, 이에 한정되지 않는다. 실시예에 따라 광 제어부(LCP)의 일부 구성은 표시 소자부(DPL)와 동일한 층에 배치될 수도 있다.
실시예에 따르면, 광 제어부(LCP)는 표시 소자부(DPL)(혹은 발광 소자(LD)들)로부터 제공된 광의 파장을 변경시킬 수 있다. 일 예에 따르면, 광 제어부(LCP)는 도 6에 도시된 바와 같이 광의 파장을 변경시키도록 구성된 색상 변환부(CCL) 및 특정 파장을 가지는 광을 투과시키는 색상 필터부(CFL)를 포함할 수 있다. 실시예에 따라, 광 제어부(LCP)는 광 효율을 향상시키기 위한 광학층(OPL)을 더 포함할 수 있다.
상부 필름층(UFL)은 광 제어부(LCP) 상에 배치될 수 있다. 상부 필름층(UFL)은 표시 장치(DD)의 외면에 인접할 수 있다. 상부 필름층(UFL)은 외부 영향으로부터 표시 장치(DD)를 보호할 수 있다. 일 예에 따르면, 상부 필름층(UFL)은 정전기 방지 패턴(도 6의 '200' 참조)을 포함하여, 표시 장치(DD)에 인접하여 발생될 수 있는 정전기 방전(ESD; Electro Static Discharge)이 방지될 수 있다.
이하에서는 도 4 내지 도 7을 참조하여, 실시예에 따른 화소(PXL)의 단면 구조를 중심으로 설명한다. 전술한 내용과 중복될 수 있는 내용은 설명을 간략히 하거나 생략하도록 한다.
도 4 및 도 5에는 화소 회로부(PCL) 및 표시 소자부(DPL)를 중심으로 도시되었고, 도 6에는 표시 소자부(DPL), 광 제어부(LCP), 및 상부 필름층(UFL)을 중심으로 도시되었다.
먼저 도 4를 참조하여 일 실시예에 따른 화소(PXL)의 단면 구조에 관하여 설명한다. 도 4는 일 실시예에 따른 화소의 단면도이다.
도 4를 참조하면, 화소(PXL)는 기판(SUB), 화소 회로부(PCL), 및 표시 소자부(DPL)를 포함할 수 있다.
기판(SUB)은 기저면으로 제공되어, 기판(SUB) 상에는 화소 회로부(PCL) 및 표시 소자부(DPL)가 배치될 수 있다.
화소 회로부(PCL)는 기판(SUB) 상에 배치될 수 있다. 화소 회로부(PCL)는 버퍼막(BFL), 트랜지스터(TR), 게이트 절연막(GI), 제1 층간 절연막(ILD1), 제2 층간 절연막(ILD2), 브릿지 패턴(BRP), 전원 배선(PL), 보호막(PSV), 제1 컨택부(CNT1), 및 제2 컨택부(CNT2)를 포함할 수 있다.
버퍼막(BFL)은 기판(SUB) 상에 배치될 수 있다. 버퍼막(BFL)은 불순물이 외부로부터 확산되는 것을 방지할 수 있다. 버퍼막(BFL)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 등과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다.
트랜지스터(TR)는 박막 트랜지스터일 수 있다. 일 실시예에 따르면, 트랜지스터(TR)는 구동 트랜지스터일 수 있다.
트랜지스터(TR)는 발광 소자(LD)와 전기적으로 연결될 수 있다. 트랜지스터(TR)는 브릿지 패턴(BRP)과 전기적으로 연결될 수 있다.
트랜지스터(TR)는 액티브층(ACT), 제1 트랜지스터 전극(TE1), 제2 트랜지스터 전극(TE2), 및 게이트 전극(GE)을 포함할 수 있다.
액티브층(ACT)은 반도체층을 의미할 수 있다. 액티브층(ACT)은 버퍼막(BFL) 상에 배치될 수 있다. 액티브층(ACT)은 폴리실리콘(polysilicon), 아몰퍼스 실리콘(amorphous silicon), 및 산화물 반도체 중 적어도 하나를 포함할 수 있다.
액티브층(ACT)은 제1 트랜지스터 전극(TE1)과 접촉하는 제1 접촉 영역 및 제2 트랜지스터 전극(TE2)과 접촉하는 제2 접촉 영역을 포함할 수 있다. 상기 제1 접촉 영역과 상기 제2 접촉 영역은 불순물이 도핑된 반도체 패턴일 수 있다. 상기 제1 접촉 영역과 상기 제2 접촉 영역 사이의 영역은 채널 영역일 수 있다. 상기 채널 영역은 불순물이 도핑되지 않은 진성 반도체 패턴일 수 있다.
게이트 전극(GE)은 게이트 절연막(GI) 상에 배치될 수 있다. 게이트 전극(GE)의 위치는 액티브층(ACT)의 채널 영역의 위치에 대응될 수 있다. 예를 들어, 게이트 전극(GE)은 게이트 절연막(GI)을 사이에 두고 액티브층(ACT)의 채널 영역 상에 배치될 수 있다.
게이트 절연막(GI)은 액티브층(ACT) 상에 배치될 수 있다. 게이트 절연막(GI)은 무기 재료를 포함할 수 있다. 일 예에 따르면, 게이트 절연막(GI)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다.
제1 층간 절연막(ILD1)은 게이트 전극(GE) 상에 위치할 수 있다. 제1 층간 절연막(ILD1)은 게이트 절연막(GI)과 마찬가지로, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다.
제1 트랜지스터 전극(TE1) 및 제2 트랜지스터 전극(TE2)은 제1 층간 절연막(ILD1) 상에 위치할 수 있다. 제1 트랜지스터 전극(TE1)은 게이트 절연막(GI)과 제1 층간 절연막(ILD1)을 관통하여 액티브층(ACT)의 제1 접촉 영역과 접촉하고, 제2 트랜지스터 전극(TE2)은 게이트 절연막(GI)과 제1 층간 절연막(ILD1)을 관통하여 액티브층(ACT)의 제2 접촉 영역과 접촉할 수 있다. 일 예에 따르면, 제1 트랜지스터 전극(TE1)은 드레인 전극이고, 제2 트랜지스터 전극(TE2)은 소스 전극일 수 있으나, 이에 한정되지 않는다.
제2 층간 절연막(ILD2)은 제1 트랜지스터 전극(TE1) 및 제2 트랜지스터 전극(TE2) 상에 위치할 수 있다. 제2 층간 절연막(ILD2)은 제1 층간 절연막(ILD1) 및 게이트 절연막(GI)과 마찬가지로, 무기 재료를 포함할 수 있다. 무기 재료로는, 제1 층간 절연막(ILD1) 및 게이트 절연막(GI)의 구성 물질로 예시된 물질들, 일 예로, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다.
브릿지 패턴(BRP)은 제2 층간 절연막(ILD2) 상에 배치될 수 있다. 브릿지 패턴(BRP)은 제2 층간 절연막(ILD2)을 관통하는 컨택홀을 통해 제1 트랜지스터 전극(TE1)과 연결될 수 있다. 브릿지 패턴(BRP)은 보호막(PSV)에 형성된 제1 컨택부(CNT1)를 통해 제1 전극(ELT1)과 전기적으로 연결될 수 있다.
전원 배선(PL)은 제2 층간 절연막(ILD2) 상에 배치될 수 있다. 전원 배선(PL)은 보호막(PSV)에 형성된 제2 컨택부(CNT2)를 통해 제2 전극(ELT2)과 전기적으로 연결될 수 있다.
보호막(PSV)은 제2 층간 절연막(ILD2) 상에 위치할 수 있다. 보호막(PSV)은 브릿지 패턴(BRP) 및 전원 배선(PL)을 커버할 수 있다. 보호막(PSV)은 유기 절연막, 무기 절연막, 또는 상기 무기 절연막 상에 배치된 상기 유기 절연막을 포함하는 형태로 제공될 수 있으나, 이에 한정되지 않는다. 일 실시예에 따르면, 보호막(PSV)에는 브릿지 패턴(BRP)의 일 영역과 연결되는 제1 컨택부(CNT1) 및 전원 배선(PL)의 일 영역과 연결되는 제2 컨택부(CNT2)가 형성될 수 있다.
표시 소자부(DPL)는 화소 회로부(PCL) 상에 배치될 수 있다. 표시 소자부(DPL)는 제1 뱅크 패턴(BNP1), 제2 뱅크 패턴(BNP2), 제1 전극(ELT1), 제2 전극(ELT2), 제1 절연막(INS1), 발광 소자(LD), 제2 절연막(INS2), 제1 컨택 전극(CNE1), 및 제2 컨택 전극(CNE2)을 포함할 수 있다.
제1 뱅크 패턴(BNP1) 및 제2 뱅크 패턴(BNP2)은 보호막(PSV) 상에 배치될 수 있다. 제1 뱅크 패턴(BNP1) 및 제2 뱅크 패턴(BNP2)은 표시 장치(DD)의 표시 방향으로 돌출된 형상을 가질 수 있다.
제1 전극(ELT1) 및 제2 전극(ELT2)은 보호막(PSV) 상에 배치될 수 있다. 실시예에 따르면, 제1 전극(ELT1)의 적어도 일부는 제1 뱅크 패턴(BNP1) 상에 배열되고, 제2 전극(ELT2)의 적어도 일부는 제2 뱅크 패턴(BNP2) 상에 배열되어, 각각 반사 격벽으로 기능할 수 있다.
제1 전극(ELT1)은 제1 컨택부(CNT1)를 통해 브릿지 패턴(BRP)과 전기적으로 연결될 수 있다. 제2 전극(ELT2)은 제2 컨택부(CNT2)를 통해 전원 배선(PL)과 전기적으로 연결될 수 있다.
제1 전극(ELT1)은 발광 소자(LD)와 전기적으로 연결될 수 있다. 제1 전극(ELT1)은 제1 절연막(INS1)에 형성된 컨택홀을 통해 제1 컨택 전극(CNE1)과 전기적으로 연결될 수 있다. 제1 전극(ELT1)은 발광 소자(LD)에 애노드 신호를 인가할 수 있다.
제2 전극(ELT2)은 발광 소자(LD)와 전기적으로 연결될 수 있다. 제2 전극(ELT2)은 제1 절연막(INS1)에 형성된 컨택홀을 통해 제2 컨택 전극(CNE2)과 전기적으로 연결될 수 있다. 제2 전극(ELT2)은 발광 소자(LD)에 캐소드 신호(일 예로, 접지 신호)를 인가할 수 있다.
제1 전극(ELT1) 및 제2 전극(ELT2)은 도전성 물질을 포함할 수 있다. 일 예로, 제1 전극(ELT1) 및 제2 전극(ELT2)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 타이타늄(Ti), 이들의 합금과 같은 금속을 포함할 수 있다. 다만, 상술된 예시에 한정되지 않는다.
제1 절연막(INS1)은 보호막(PSV) 상에 배치될 수 있다. 제1 절연막(INS1)은 제1 전극(ELT1) 및 제2 전극(ELT2)을 커버할 수 있다. 제1 절연막(INS1)은 전극 구성들 간 연결을 안정 시키고, 외부 영향을 감소시킬 수 있다. 제1 절연막(INS1)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다.
발광 소자(LD)는 제1 절연막(INS1) 상에 배치될 수 있다. 발광 소자(LD)는 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)으로부터 제공된 전기적 신호에 기초하여 광을 발산할 수 있다.
발광 소자(LD)는 제1 반도체층(SEC1), 제2 반도체층(SEC2), 및 제1 반도체층(SEC1)과 제2 반도체층(SEC2) 사이에 개재된 활성층(AL)을 포함할 수 있다. 일 예에 따르면, 제1 반도체층(SEC1), 활성층(AL), 및 제2 반도체층(SEC2)은 발광 소자(LD)의 길이 방향을 따라 순차적으로 적층될 수 있다.
실시예에 따르면, 제1 반도체층(SEC1)은 발광 소자(LD)의 제1 단부(EP1)에 인접하여 배치되고, 제2 반도체층(SEC2)은 발광 소자(LD)의 제2 단부(EP2)에 인접하여 배치될 수 있다.
실시예에 따르면, 발광 소자(LD)는 기둥 형상을 가질 수 있다. 기둥 형상은 원기둥 또는 다각 기둥과 같이, 길이 방향으로 연장된 형상을 의미할 수 있다. 발광 소자(LD)의 단면의 형상은 로드 형상(rod-like shape) 또는 바 형상(bar-like shape)일 수 있으나, 이에 한정되는 것은 아니다.
실시예에 따르면, 발광 소자(LD)는 나노 스케일(nanometer scale) 내지 마이크로 스케일(micrometer scale)의 크기를 가질 수 있다.
제1 반도체층(SEC1)은 제1 도전형의 반도체층일 수 있다. 예를 들어, 제1 반도체층(SEC1)은 N형 반도체층을 포함할 수 있다. 일 예로, 제1 반도체층(SEC1)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전형 도펀트가 도핑된 N형 반도체층을 포함할 수 있다. 다만, 제1 반도체층(SEC1)을 구성하는 물질이 이에 한정되지 않는다.
활성층(AL)은 제1 반도체층(SEC1) 상에 배치되며, 단일 양자 우물(single-quantum well) 또는 다중 양자 우물(multi-quantum well) 구조로 형성될 수 있다. 활성층(AL)의 위치는 발광 소자(LD)의 종류에 따라 다양하게 변경될 수 있다.
활성층(AL)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수 있다. 일 예로, 클래드층은 AlGaN층 또는 InAlGaN층으로 형성될 수 있다. 실시예에 따라, AlGaN, InAlGaN 등의 물질이 활성층(AL)을 형성하는 데에 이용될 수 있으며, 이 외에도 다양한 물질이 활성층(AL)을 구성할 수 있다.
제2 반도체층(SEC2)은 활성층(AL) 상에 배치되며, 제1 반도체층(SEC1)과 상이한 타입의 반도체층을 포함할 수 있다. 예를 들어, 제2 반도체층(SEC2)은 P형 반도체층을 포함할 수 있다. 일 예로, 제2 반도체층(SEC2)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전형 도펀트가 도핑된 P형 반도체층을 포함할 수 있다. 다만, 제2 반도체층(SEC2)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 반도체층(SEC2)을 구성할 수 있다.
발광 소자(LD)의 양단에 문턱 전압 이상의 전압을 인가하게 되면, 활성층(AL)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 표시 장치(DD)의 화소를 비롯한 다양한 발광 장치의 광원으로 이용할 수 있다.
발광 소자(LD)는 표면에 제공된 소자 절연막(INF)을 더 포함할 수 있다. 소자 절연막(INF)은 단일막 혹은 복수의 막으로 형성될 수 있다.
소자 절연막(INF)은 서로 다른 극성을 가지는 발광 소자(LD)의 양 단부를 노출할 수 있다. 예를 들어, 소자 절연막(INF)은 제1 단부(EP1)에 인접하여 배치된 제1 반도체층(SEC1) 및 제2 단부(EP2)에 인접하여 배치된 제2 반도체층(SEC2) 각각의 일부를 노출할 수 있다.
소자 절연막(INF)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 타이타늄 산화물(TiOx) 중 적어도 하나의 절연 물질을 포함하여 단일층 또는 다중층으로 구성될 수 있으나, 이에 한정되지 않는다.
소자 절연막(INF)은 발광 소자(LD)의 전기적 안정성을 확보할 수 있다. 또한, 다수의 발광 소자(LD)들이 서로 밀접하여 배치되어 있는 경우에도 발광 소자(LD)들의 사이에서 원치 않는 단락이 발생하는 것을 방지할 수 있다.
실시예에 따르면, 발광 소자(LD)는 제1 반도체층(SEC1), 활성층(AL), 제2 반도체층(SEC2), 및 소자 절연막(INF) 외 추가적인 구성을 더 포함할 수 있다. 예를 들면, 발광 소자(LD)는 형광체층, 활성층, 반도체층 및/또는 전극층을 추가적으로 포함할 수 있다. 일 예로, 발광 소자(LD)의 제1 및 제2 단부들(EP1, EP2)에는 각각 컨택 전극층이 더 배치될 수도 있다.
제2 절연막(INS2)은 발광 소자(LD) 상에 배치될 수 있다. 제2 절연막(INS2)은 발광 소자(LD)의 활성층(AL)을 커버할 수 있다. 일 예에 따르면, 제2 절연막(INS2)은 유기 재료 혹은 무기재료 중 적어도 어느 하나를 포함할 수 있다.
실시예에 따르면, 제2 절연막(INS2)의 적어도 일부는 발광 소자(LD)의 배면 상에 위치할 수 있다. 이 경우, 제2 절연막(INS2)은 발광 소자(LD)의 배면 상에 형성된 홈의 적어도 일부를 채울 수 있다.
제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)은 제1 절연막(INS1) 상에 배치될 수 있다. 제1 컨택 전극(CNE1)은 제1 전극(ELT1)과 발광 소자(LD)를 전기적으로 연결하고, 제2 컨택 전극(CNE2)은 제2 전극(ELT2)과 발광 소자(LD)를 전기적으로 연결할 수 있다.
제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)은 전도성 물질을 포함할 수 있다. 일 예에 따르면, 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), 및 ITZO(Indium Tin Zinc Oxide)를 포함한 투명 전도성 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다.
한편, 발광 소자(LD) 및 전극 구성 등에 관한 배치 관계는 도 4를 참조하여 상술한 예시에 한정되지 않으며, 변형 가능한 다양한 실시 형태에 따른 배치 관계가 구현될 수 있다.
일 예로, 도면에 도시되지 않았으나 표시 소자부(DPL)는 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2) 상에 배치된 평탄화층 및/또는 추가 절연막을 더 포함할 수 있다.
다음으로, 도 5를 참조하여, 다른 실시예에 따른 화소(PXL)의 단면 구조에 관하여 설명한다. 도 5는 다른 실시예에 따른 화소의 단면도이다.
도 5에 따른 화소(PXL)는 발광 소자(LD)가 유기 발광 다이오드인 측면에서, 일 실시예 따른 화소(PXL)(도 4 참조)와 상이하다.
도 5를 참조하면, 발광 소자(LD)는 유기 발광 다이오드로 구현될 수 있다. 본 실시예에 따르면, 발광 소자(LD)는 유기 발광 다이오드일 수 있다.
실시예에 따르면, 발광 소자(LD)는 화소 정의막(PDL)에 의해 정의되는 영역에 배치될 수 있다. 발광 소자(LD)의 일면은 제1 전극(ELT1)과 연결되고, 발광 소자(LD)의 타면은 제2 전극(ELT2)과 연결될 수 있다.
여기서, 제1 전극(ELT1)은 발광 소자(LD)에 대한 애노드 전극이고, 제2 전극(ELT2)은 발광 소자(LD)에 대한 공통 전극(혹은 캐소드 전극)일 수 있다.
실시예에 따르면, 발광 소자(LD)는 광 생성층(light generation layer)을 포함하는 다층 박막 구조를 가질 수 있다. 발광 소자(LD)는 정공을 주입하는 정공 주입층(hole injection layer), 정공의 수송성이 우수하고 광 생성층에서 결합하지 못한 전자의 이동을 억제하여 정공과 전자의 재결합 기회를 증가시키기 위한 정공 수송층(hole transport layer), 주입된 전자와 정공의 재결합에 의하여 광을 발하는 광 생성층(light generation layer), 광 생성층에서 결합하지 못한 정공의 이동을 억제하기 위한 정공 억제층(hole blocking layer), 전자를 상기 광 생성층으로 원활히 수송하기 위한 전자 수송층(electron transport layer), 및 전자를 주입하는 전자 주입층(electron injection layer)을 구비할 수 있다. 발광 소자(LD)는 제1 전극(ELT1) 및 제2 전극(ELT2)으로부터 제공되는 전기적 신호에 기초하여 광을 발산할 수 있다.
실시예에 따르면, 표시 소자부(DPL)는 화소 정의막(PDL) 및 박막 봉지막(TFE)을 포함할 수 있다.
화소 정의막(PDL)은 유기 발광 다이오드로 구현된 발광 소자(LD)가 배열되는 위치를 정의할 수 있다. 화소 정의막(PDL)은 유기 재료를 포함할 수 있다. 일 예에 따르면, 화소 정의막(PDL)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 중 적어도 어느 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
박막 봉지막(TFE)은 제2 전극(ELT2) 상에 배치될 수 있다. 박막 봉지막(TFE)은 발광 소자(LD) 및 화소 정의막(PDL)에 의해 발생된 단차를 상쇄시킬 수 있다. 박막 봉지막(TFE)은 발광 소자(LD)를 커버하는 복수의 절연막을 포함할 수 있다. 일 예에 따르면, 박막 봉지막(TFE)은 무기막과 유기막이 교번하여 적층된 구조를 가질 수 있다.
이하에서는, 도 6 및 도 7을 참조하여 실시예에 따른 화소(PXL)에 포함된 광 제어부(LCP) 및 상부 필름층(UFL)에 관하여 설명한다.
도 6은 일 실시 형태에 따른 화소(PXL)의 구조를 나타낸 도면이고, 도 7은 타 실시 형태에 따른 화소(PXL)의 구조를 나타낸 도면이다.
도 6 및 도 7에는 광 제어부(LCP) 및 상부 필름층(UFL)을 중심으로 도시되었으며, 화소 회로부(PCL) 및 표시 소자부(DPL)는 일부 간략히 도시되었다.
도 6은 일 실시 형태에 따른 화소의 구조를 나타낸 도면으로서, 도 2의 Ⅰ~Ⅰ'에 따른 단면을 나타낸 단면도이다. 도 7은 타 실시 형태에 따른 화소의 구조를 나타낸 도면으로서, 도 2의 Ⅰ~Ⅰ'에 따른 단면을 나타낸 단면도이다.
먼저, 도 6을 참조하여, 일 실시 형태에 따른 화소(PXL)에 관하여 설명한다.
도 6을 참조하면, 표시 소자부(DPL)는 뱅크(BNK)를 더 포함할 수 있다. 뱅크(BNK)는 표시 장치(DD)의 표시 방향(일 예로, 제3 방향(DR3))으로 돌출될 수 있다. 뱅크(BNK)는 화소(PXL)의 발광 영역(EMA)을 정의할 수 있다. 뱅크(BNK)는 발광 영역(EMA)을 둘러싸는 형태를 가질 수 있다. 발광 소자(LD)는 뱅크(BNK)에 의해 둘러싸인 영역 내 배치될 수 있다. 일 예에 따르면, 뱅크(BNK)는 유기 재료 혹은 무기 재료를 포함할 수 있으나, 이에 한정되는 것은 아니다.
광 제어부(LCP)는 색상 변환부(CCL), 광학층(OPL), 및 색상 필터부(CFL)를 포함할 수 있다.
실시예에 따르면, 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3) 각각에 배치된 발광 소자(LD)들은 서로 동일한 색의 광을 발산할 수 있다. 예를 들어, 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3)는 제3 색, 일 예로 청색광을 방출하는 발광 소자(LD)들을 포함할 수 있다. 이러한 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3)에 광 제어부(LCP)가 제공되어 풀-컬러의 영상을 표시할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3)는 서로 다른 색의 광을 방출하는 발광 소자(LD)들을 구비할 수도 있다.
실시예에 따르면, 색상 변환부(CCL)는 표시 소자부(DPL)와 동일한 층에 배치될 수 있다. 일 예로, 색상 변환부(CCL)의 적어도 일부는 뱅크(BNK)들 사이에 배치될 수 있다.
색상 변환부(CCL)는 파장 변환 패턴(WCP), 광 투과 패턴(LTP), 및 제1 캡핑층(CAP1)을 포함할 수 있다. 일 예에 따르면, 파장 변환 패턴(WCP)은 제1 파장 변환 패턴(WCP1) 및 제2 파장 변환 패턴(WCP2)을 포함할 수 있다.
제1 파장 변환 패턴(WCP1)은 제1 화소(PXL1)의 발광 영역(EMA)과 중첩하도록 배치될 수 있다. 예를 들어, 제1 파장 변환 패턴(WCP1)은 뱅크(BNK)들 사이에 제공되어, 평면 상에서 볼 때 제1 화소(PXL1)의 발광 영역(EMA)과 중첩할 수 있다.
제2 파장 변환 패턴(WCP2)은 제2 화소(PXL2)의 발광 영역(EMA)과 중첩하도록 배치될 수 있다. 예를 들어, 제2 파장 변환 패턴(WCP2)은 뱅크(BNK)들 사이에 제공되어, 평면 상에서 볼 때 제2 화소(PXL2)의 발광 영역(EMA)과 중첩할 수 있다.
광 투과 패턴(LTP)은 제3 화소(PXL3)의 발광 영역(EMA)과 중첩하도록 배치될 수 있다. 예를 들어, 제3 파장 변환 패턴(WCP3)은 뱅크(BNK)들 사이에 제공되어, 평면 상에서 볼 때 제3 화소(PXL3)의 발광 영역(EMA)과 중첩할 수 있다.
실시예에 따르면, 제1 파장 변환 패턴(WCP1)은 발광 소자(LD)에서 방출되는 제3 색의 광을 제1 색의 광으로 변환하는 제1 색 변환 입자들을 포함할 수 있다. 일 예로, 발광 소자(LD)가 청색의 광을 방출하는 청색 발광 소자이고 제1 화소(PXL1)가 적색 화소인 경우, 제1 파장 변환 패턴(WCP1)은 상기 청색 발광 소자에서 방출되는 청색의 광을 적색의 광으로 변환하는 제1 퀀텀 닷을 포함할 수 있다.
예를 들어, 제1 파장 변환 패턴(WCP1)은 베이스 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 제1 퀀텀 닷을 포함할 수 있다. 제1 퀀텀 닷은 청색 광을 흡수하여 에너지 천이에 따라 파장을 시프트시켜 적색 광을 방출할 수 있다. 한편, 제1 화소(PXL1)가 다른 색의 화소인 경우, 제1 파장 변환 패턴(WCP1)은 제1 화소(PXL1)의 색에 대응하는 제1 퀀텀 닷을 포함할 수 있다.
실시예에 따르면, 제2 파장 변환 패턴(WCP2)은 발광 소자(LD)에서 방출되는 제3 색의 광을 제2 색의 광으로 변환하는 제2 색 변환 입자들을 포함할 수 있다. 일 예로, 발광 소자(LD)가 청색의 광을 방출하는 청색 발광 소자이고 제2 화소(PXL2)가 녹색 화소인 경우, 제2 파장 변환 패턴(WCP2)은 상기 청색 발광 소자에서 방출되는 청색의 광을 녹색의 광으로 변환하는 제2 퀀텀 닷을 포함할 수 있다.
예를 들어, 제2 파장 변환 패턴(WCP2)은 베이스 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 제2 퀀텀 닷을 포함할 수 있다. 제2 퀀텀 닷은 청색 광을 흡수하여 에너지 천이에 따라 파장을 시프트시켜 녹색 광을 방출할 수 있다. 한편, 제2 화소(PXL2)가 다른 색의 화소인 경우, 제2 파장 변환 패턴(WCP2)은 제2 화소(PXL2)의 색에 대응하는 제2 퀀텀 닷을 포함할 수 있다.
한편, 제1 퀀텀 닷 및 제2 퀀텀 닷은 구형, 피라미드형, 다중 가지형(multi-arm), 또는 입방체(cubic)의 나노 입자, 나노 튜브, 나노 와이어, 나노 섬유, 나노 판상 입자 등의 형태를 가질 수 있으나, 반드시 이에 제한되는 것은 아니며, 제1 퀀텀 닷 및 제2 퀀텀 닷의 형태는 다양하게 변경될 수 있다.
일 실시예에서, 가시광선 영역 중 비교적 짧은 파장을 갖는 청색의 광을 각각 제1 퀀텀 닷 및 제2 퀀텀 닷에 입사시킴으로써, 제1 퀀텀 닷 및 제2 퀀텀 닷의 흡수 계수를 증가시킬 수 있다. 이에 따라, 최종적으로 제1 화소(PXL1) 및 제2 화소(PXL2)에서 방출되는 광의 효율을 증가시킴과 아울러, 우수한 색 재현성을 확보할 수 있다. 또한, 동일한 색의 발광 소자들(LD)(일 예로, 청색 발광 소자들)을 이용하여 제1 내지 제3 화소들(PXL1, PXL2, PXL3)의 화소 유닛을 구성함으로써, 표시 장치의 제조 효율을 높일 수 있다.
실시예에 따르면, 광 투과 패턴(LTP)은 발광 소자(LD)에서 방출되는 제3 색의 광을 효율적으로 이용하기 위해 구비될 수 있다. 일 예로, 발광 소자(LD)가 청색의 광을 방출하는 청색 발광 소자이고 제3 화소(PXL3)가 청색 화소인 경우, 광 투과 패턴(LTP)은 발광 소자(LD)로부터 방출되는 광을 효율적으로 이용하기 위하여 적어도 한 종류의 광 산란 입자들을 포함할 수 있다.
예를 들어, 광 투과 패턴(LTP)은 베이스 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 광 산란 입자들을 포함할 수 있다. 일 예로, 광 투과 패턴(LTP)은 실리카(Silica) 등의 광 산란 입자들을 포함할 수 있으나, 광 산란 입자들의 구성 물질이 이에 한정되는 것은 아니다.
한편, 광 산란 입자들이 제3 화소(PXL3)에 관한 발광 영역(EMA)에만 배치되어야 하는 것은 아니다. 일 예로, 광 산란 입자들은 제1 및/또는 제2 파장 변환 패턴(WCP1, WCP2)의 내부에도 선택적으로 포함될 수 있다.
제1 캡핑층(CAP1)은 파장 변환 패턴(WCP) 및 광 투과 패턴(LTP)을 밀봉(혹은 커버)할 수 있다. 제1 캡핑층(CAP1)은 저굴절층(LRL)과 표시 소자부(DPL) 사이에 배치될 수 있다. 제1 캡핑층(CAP1)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 걸쳐 제공될 수 있다. 제1 캡핑층(CAP1)은 외부로부터 수분 또는 공기 등의 불순물이 침투하여 색상 변환부(CCL)를 손상시키거나 오염시키는 것을 방지할 수 있다.
실시예에 따르면, 제1 캡핑층(CAP1)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 타이타늄 산화물(TiOx) 중 적어도 하나의 절연 물질을 포함하여 단일층 또는 다중층으로 구성될 수 있으나, 이에 한정되지 않는다.
광학층(OPL)은 저굴절층(LRL) 및 제2 캡핑층(CAP2)을 포함할 수 있다. 광학층(OPL)은 색상 변환부(CCL) 상에 배치될 수 있다. 광학층(OPL)은 표시 소자부(DPL) 상에 배치될 수 있다.
저굴절층(LRL)은 제1 캡핑층(CAP1)과 제2 캡핑층(CAP2) 사이에 배치될 수 있다. 저굴절층(LRL)은 색상 변환부(CCL)와 색상 필터부(CFL) 사이에 배치될 수 있다. 저굴절층(LRL)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 걸쳐 제공될 수 있다.
저굴절층(LRL)은 색상 변환부(CCL)로부터 제공된 광을 전반사에 의해 리사이클링하여 광 효율을 향상시키는 역할을 수행할 수 있다. 이를 위해, 저굴절층(LRL)은 색상 변환부(CCL)에 비해 상대적으로 낮은 굴절률을 가질 수 있다.
실시예에 따르면, 저굴절층(LRL)은 베이스 수지 및 상기 베이스 수지 내에 분산된 중공 입자를 포함할 수 있다. 상기 중공 입자는 중공 실리카 입자를 포함할 수 있다. 또는, 상기 중공 입자는 포로젠(porogen)에 의해 형성된 기공일 수 있으나, 반드시 이에 제한되는 것은 아니다. 또한, 저굴절층(LRL)은 산화 아연(ZnO) 입자, 이산화 타이타늄(TiO2) 입자, 나노 실리케이트(nano silicate) 입자 중 적어도 어느 하나를 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
제2 캡핑층(CAP2)은 저굴절층(LRL) 상에 배치될 수 있다. 제2 캡핑층(CAP2)은 색상 필터부(CFL)와 저굴절층(LRL) 사이에 배치될 수 있다. 제2 캡핑층(CAP2)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 걸쳐 제공될 수 있다. 제2 캡핑층(CAP2)은 외부로부터 수분 또는 공기 등의 불순물이 침투하여 저굴절층(LRL)을 손상시키거나 오염시키는 것을 방지할 수 있다.
실시예에 따르면, 제2 캡핑층(CAP2)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 타이타늄 산화물(TiOx) 중 적어도 하나의 절연 물질을 포함하여 단일층 또는 다중층으로 구성될 수 있으나, 이에 한정되지 않는다.
색상 필터부(CFL)는 제2 캡핑층(CAP2) 상에 배치될 수 있다. 색상 필터부(CFL)는 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 걸쳐 제공될 수 있다. 색상 필터부(CFL)는 색상 필터들(CF1, CF2, CF3), 평탄화층(PLA), 및 오버 코트층(OC)을 포함할 수 있다.
실시예에 따르면, 색상 필터들(CF1, CF2, CF3)은 제2 캡핑층(CAP2) 상에 배치될 수 있다. 색상 필터들(CF1, CF2, CF3)은 평면 상에서 볼 때, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)의 발광 영역(EMA)과 중첩할 수 있다.
실시예에 따르면, 제1 색상 필터(CF1)는, 제1 색의 광을 투과하되, 제2 색의 광 및 제3 색의 광을 비투과 시킬 수 있다. 일 예로, 제1 색상 필터(CF1)는 제1 색에 관한 색제(colorant)를 포함할 수 있다.
실시예에 따르면, 제2 색상 필터(CF2)는, 제2 색의 광을 투과하되, 제1 색의 광 및 제3 색의 광을 비투과 시킬 수 있다. 일 예로, 제2 색상 필터(CF2)는 제2 색에 관한 색제를 포함할 수 있다.
실시예에 따르면, 제3 색상 필터(CF3)는, 제3 색의 광을 투과하되, 제1 색의 광 및 제2 색의 광을 비투과 시킬 수 있다. 일 예로, 제3 색상 필터(CF3)는 제3 색에 관한 색제를 포함할 수 있다.
실시예에 따르면, 평탄화막(PLA)은 색상 필터들(CF1, CF2, CF3) 상에 배치될 수 있다. 평탄화막(PLA)은 색상 필터들(CF1, CF2, CF3)을 커버할 수 있다. 평탄화막(PLA)은 색상 필터들(CF1, CF2, CF3)로 인하여 발생되는 단차를 상쇄할 수 있다. 평탄화막(PLA)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 걸쳐 제공될 수 있다.
일 예에 따르면, 평탄화막(PLA)은 아크릴계 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin), 폴리에스테르계 수지(polyesters resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 평탄화층(PL)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 타이타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
오버 코트층(OC)은 평탄화막(PLA) 상에 배치될 수 있다. 오버 코트층(OC)은 상부 필름층(UFL)과 색상 필터부(CFL) 사이에 배치될 수 있다. 오버 코트층(OC)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 걸쳐 제공될 수 있다. 오버 코트층(OC)은 색상 필터부(CFL)를 비롯한 하부 부재를 커버할 수 있다. 오버 코트층(OC)은 상술한 하부 부재에 수분 또는 공기가 침투되는 것을 방지할 수 있다. 또한, 오버 코트층(OC)은 먼지와 같은 이물질로부터 상술한 하부 부재를 보호할 수 있다.
실시예에 따르면, 오버 코트층(OC)은 아크릴계 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin), 폴리에스테르계 수지(polyesters resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 오버 코트층(OC)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 타이타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수도 있다.
상부 필름층(UFL)은 광 제어부(LCP) 상에 배치될 수 있다. 상부 필름층(UFL)은 색상 필터부(CFL) 상에 배치될 수 있다. 상부 필름층(UFL)은 표시 장치(DD)의 외곽에 배치되어 표시 장치(DD)에 대한 외부 영향을 감소시킬 수 있다. 상부 필름층(UFL)은 제1 내지 제3 화소들(PXL1, PXL2, PX3)에 걸쳐 제공될 수 있다.
실시예에 따르면, 상부 필름층(UFL)은 외곽 필름(100), 정전기 방지 패턴(200), 및 평탄화막(300)을 포함할 수 있다.
정전기 방지 패턴(200)은 광 제어부(LCP) 상에 배치될 수 있다. 정전기 방지 패턴(200)은 소정의 패턴으로 형성될 수 있다. 정전기 방지 패턴(200)은 외곽 필름(100)과 색상 필터부(CFL) 사이에 배치될 수 있다. 정전기 방지 패턴(200)은 외곽 필름(100)의 일측면의 하부에 배치될 수 있다.
정전기 방지 패턴(200)은 소정의 형상으로 패터닝되어 제공될 수 있다. 일 예로, 정전기 방지 패턴(200)은 매쉬 형상으로 배열될 수 있다.
일 실시예에 따르면, 정전기 방지 패턴(200)은 소정의 형상이 주기적으로 패터닝되어 제공될 수 있다. 혹은 다른 실시예에 따르면, 정전기 방지 패턴(200)은 무작위적으로 형성된 형상들로 패터닝되어 제공될 수 있다.
정전기 방지 패턴(200)은 도전성 재료를 포함할 수 있다. 이에 따라, 정전기 방지 패턴(200)은 전기적 신호를 제공받을 수 있다.
실시예에 따르면, 정전기 방지 패턴(200)은 반사 방지에 적합한 선폭을 가질 수 있다. 정전기 방지 패턴(200)의 폭은 10μm 미만일 수 있다. 혹은 실시 형태에 따라, 정전기 방지 패턴(200)의 폭은 7μm 미만 혹은 5μm 미만일 수 있다. 정전기 방지 패턴(200)의 폭은 기판(SUB)의 길이 방향에 따라 정의되는 길이를 의미할 수 있다.
실시예에 따르면, 정전기 방지 패턴(200)의 선폭은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)의 크기보다 작을 수 있다. 예를 들어, 정전기 방지 패턴(200)의 선폭은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)의 발광 영역(EMA)의 제1 방향(DR1)으로의 너비보다 작을 수 있다.
한편, 별도로 도면에 도시되지 않았으나, 정전기 방지 패턴(200)은 표시 영역(DA)의 외곽(혹은 비표시 영역(NDA))에 배치된 연결 배선과 전기적으로 연결될 수 있다. 연결 배선은 정전기 방지 패턴(200) 및 외부 배선과 전기적으로 연결되어, 정전기 방지 패턴(200)에 대하여 정전기 현상이 발생될 경우 전기적 신호를 외부 배선으로 이동시킬 수 있다.
정전기 방지 패턴(200)은 도전 패턴(220) 및 반사 방지 패턴(240)을 포함할 수 있다. 도 6은 제1 실시예에 관한 것으로서, 제1 실시예에 따르면, 반사 방지 패턴(240)은 외곽 필름(100)과 도전 패턴(220) 사이에 배치될 수 있다.
도전 패턴(220)은 도전성 재료를 포함하여 소정의 패턴으로 배열될 수 있다. 예를 들어, 도전 패턴(220)은 Ag, Cu, Ni, 및 Au 중 어느 하나를 포함한 금속 재료를 포함할 수 있다. 다만, 특정한 예시에 한정되지 않으며, 도전 패턴(220)은 다양한 도전성 재료를 포함할 수 있다.
실시예에 따르면, 도전 패턴(220)은 금속(metallization) 공정에 의해 형성될 수 있다. 예를 들어, 도전 패턴(220)은 Ag을 소정의 패턴으로 증착하여 형성될 수 있다.
반사 방지 패턴(240)은 차광성 재료를 포함하여 소정의 패턴으로 배열될 수 있다. 예를 들어, 반사 방지 패턴(240)은 그라파이트(graphite), 카본 블랙(carbon black), 흑색 안료(black pigment), 또는 흑색 염료(black dye) 중 적어도 어느 하나를 포함하는 유기물로 형성되거나 크롬(Cr)을 포함하는 금속 물질을 포함할 수 있다. 다만, 특정한 예시에 한정되지 않으며, 반사 방지 패턴(240)은 공지된 물질들 중 반사율 30% 미만의 재료를 포함할 수 있다.
실시예에 따르면, 도전 패턴(220)과 반사 방지 패턴(240)은 서로 동일한 포토마스크를 이용하여 제조(혹은 패터닝)될 수 있고, 공정 비용이 절감될 수 있다.
실시예에 따르면, 상술한 바와 같이, 도전 패턴(220)과 반사 방지 패턴(240)은 서로 동일한 마스크를 이용하여 제조되어, 평면 상에서 볼 때, 서로 동일한 형상을 가질 수 있다. 도전 패턴(220)과 반사 방지 패턴(240)은 서로 동일한 패턴으로 형성될 수 있다.
실시예에 따르면, 도전 패턴(220)과 반사 방지 패턴(240)이 함께 구비되어, 정전기에 의한 영향이 저감되면서도 외광 및 표시 소자부(DPL)로부터 제공된 광에 대한 반사가 방지될 수 있다.
평탄화막(300)은 광 제어부(LCP) 상에 배치될 수 있다. 평탄화막(300)은 색상 필터부(CFL)와 외곽 필름(100) 사이에 배치될 수 있다. 평탄화막(300)은 평탄화막(300)은 정전기 방지 패턴(200)에 의해 발생되는 단차를 상쇄시킬 수 있다.
일 예에 따르면, 평탄화막(300)은 유기 절연 물질을 포함할 수 있다. 다만, 이에 한정되지 않으며 평탄화막(300)은 평탄화층(PLA)을 참조하여 예시적으로 열거한 물질 중 어느 하나를 포함할 수 있다.
외곽 필름(100)은 화소(PXL)이 외곽에 배치될 수 있다. 예를 들어, 외곽 필름(100)은 표시 소자부(DPL)에 비하여 기판(SUB)으로부터 더 이격될 수 있다. 외곽 필름(100)은 표시 장치(DD)의 전면 상에 배치되어, 표시 장치(DD)의 전면을 보호할 수 있다. 외곽 필름(100)의 일면 상에는 정전기 방지 패턴(200)이 제공될 수 있다.
실시예에 따르면, 외곽 필름(100)은 투광성을 가질 수 있다. 일 예로, 외곽 필름(100)은 PET(polyethyleneterephthalate) 필름, 저반사 필름, 편광 필름 및 투과도 제어 필름(transmittance controllable film) 중 적어도 하나일 수 있으나, 반드시 이에 제한되는 것은 아니다.
실시 형태에 따라, 외곽 필름(100)은 외부로부터 입사된 광에 대한 반사율을 감소시키기 위한 AR 코팅층(Anti-Reflective coating)을 포함할 수 있다. AR 코팅층은 특정 구성의 일 표면에 반사 방지 기능을 구비한 물질을 도포한 구성을 의미할 수 있다. 여기서, 도포되는 물질은 낮은 반사율을 가질 수 있다. 일 예에 따르면, AR 코팅층에 이용되는 물질은 SiOx, ZiOx, AlxOy, 및 TiOx 중 어느 하나를 포함할 수 있다. 다만, 이에 한정되는 것은 아니며, 종래 공지된 다양한 물질이 적용될 수 있다.
실시예에 따르면, 서로 인접한 화소들(PXL) 각각 내에서 정의되는 정전기 방지 패턴(200)의 형상은 서로 상이할 수 있다. 예를 들어, 정전기 방지 패턴(200)의 형상들은 서로 인접한 화소(PXL)들의 영역에 어긋나도록 배치되어, 제1 내지 제3 화소들(PXL1, PXL2, PXL3) 각각에 정의되는 정전기 방지 패턴(200)의 형상들은 동일하지 않을 수 있다. 예를 들어, 제1 화소(PXL1)의 발광 영역(EMA) 내 정의되는 정전기 방지 패턴(200)의 형상과 인접한 제2 화소(PXL2)의 발광 영역(EMA) 내 정의되는 정전기 방지 패턴(200)의 형상은 서로 상이할 수 있다. 마찬가지로, 제2 화소(PXL2)의 발광 영역(EMA) 내 정의되는 정전기 방지 패턴(200)의 형상과 인접한 제3 화소(PXL3)의 발광 영역(EMA) 내 정의되는 정전기 방지 패턴(200)의 형상은 서로 상이할 수 있다.
정전기 방지 패턴(200)의 형상은 소정의 형상으로 패터닝(일 예로, 매쉬 형상)될 수 있음을 상술한 바 있다. 이 때, 정전기 방지 패턴(200)이 소정의 형상으로 패터닝되면서도, 제1 내지 제3 화소(PXL1, PXL2, PXL3)의 발광 영역(EMA)에 각각 어긋나도록 배치되어, 표시 장치(DD)의 외부 시인성은 더욱 향상될 수 있다.
다음으로, 도 7을 참조하여 타 실시 형태에 따른 화소(PXL)의 구조에 관하여 설명한다.
도 7을 참조하면, 타 실시 형태에 따른 화소(PXL)는 색상 변환부(CCL)가 표시 소자부(DPL)와 상이한 층에 배치되는 측면에서, 전술한 일 실시 형태에 따른 화소(PXL)(도 6 참조)와 상이하다.
본 실시 형태에 따르면, 색상 변환부(CCL)는 표시 소자부(DPL) 상에 배치될 수 있다. 예를 들어, 제1 캡핑층(CAP1)은 발광 소자(LD)들이 배치된 영역을 밀봉(혹은 커버)할 수 있고, 색상 변환부(CCL)는 제1 캡핑층(CAP1) 상에 배치될 수 있다.
본 실시 형태에 따르면, 색상 변환부(CCL)는 차광층(LBL)을 더 포함할 수 있다. 차광층(LBL)은 표시 소자부(DPL) 상에 배치될 수 있다. 차광층(LBL)은 제1 캡핑층(CAP1)과 제2 캡핑층(CAP2) 사이에 배치될 수 있다. 차광층(LBL)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)의 경계에서, 제1 파장 변환 패턴(WCP1), 제2 파장 변환 패턴(WCP2), 및 광 투과 패턴(LTP)을 둘러싸도록 배치될 수 있다.
차광층(LBL)은 화소(PXL)의 발광 영역(EMA)과 비발광 영역(NEA)을 정의할 수 있다. 일 예로, 차광층(LBL)은 평면 상에서 볼 때, 발광 영역(EMA)과 중첩하지 않을 수있다. 차광층(LBL)은 평면 상에서 볼 때, 비발광 영역(NEA)과 중첩할 수 있다. 일 예에 따르면, 차광층(LBL)이 배치되지 않은 영역은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)의 발광 영역(EMA)으로 정의될 수 있다.
실시예에 따르면, 차광층(LBL)은 그라파이트(graphite), 카본 블랙(carbon black), 흑색 안료(black pigment), 또는 흑색 염료(black dye) 중 적어도 어느 하나를 포함하는 유기물로 형성되거나 크롬(Cr)을 포함하는 금속 물질로 형성될 수 있으나, 광 투과를 차단하고 흡수할 수 있는 물질이라면 제한되지 않는다.
본 실시 형태에 따르면 제2 캡핑층(CAP2)은 제1 파장 변환 패턴(WCP1), 제2 파장 변환 패턴(WCP2), 및 제3 파장 변환 패턴(WCP3)을 밀봉(혹은 커버)할 수 있다.
한편, 본 실시 형태에 따르면, 저굴절층(LRL)은 제2 캡핑층(CAP2)과 제3 캡핑층(CAP3) 사이에 배치될 수 있다. 제3 캡핑층(CAP3)은 제1 캡핑층(CAP1) 및 제2 캡핑층(CAP2)과 마찬가지로, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 타이타늄 산화물(TiOx) 중 적어도 하나의 절연 물질을 포함하여 단일층 또는 다중층으로 구성될 수 있으나, 이에 한정되지 않는다.
화소(PXL)의 구조는 도 4 내지 도 7을 참조하여 상술한 구조에 한정되는 것은 아니며, 실시예에 따라 구성들의 다양한 배치 관계가 구현될 수 있다.
이하에서는 도 8 내지 도 13을 참조하여, 실시예에 따른 외곽 필름(100) 및 정전기 방지 패턴(200)에 관하여 더욱 상세하게 설명한다.
도 8 내지 도 10은 실시예에 따른 상부 필름층을 나타낸 단면도들이다. 도 8 내지 도 10에는 설명의 편의상 상부 필름층(UFL) 중 평탄화막(300)에 대한 도시가 생략되었다.
도 8은 제1 실시예에 따른 상부 필름층(UFL)을 나타낸 도면이다.
도 9는 제2 실시예에 따른 상부 필름층(UFL)을 나타낸 도면이다.
도 10은 제3 실시예에 따른 상부 필름층(UFL)을 나타낸 도면이다.
먼저 도 8을 참조하여 제1 실시예에 따른 상부 필름층(UFL)에 관하여 설명한다.
도 8은 제1 실시예에 따른 상부 필름층(UFL)으로서, 제1 실시예에 따르면, 반사 방지 패턴(240)은 도전 패턴(220)과 외곽 필름(100) 사이에 배치될 수 있다.
예를 들어, 도전 패턴(220)과 반사 방지 패턴(240)은 평면 상에서 볼 때, 서로 중첩하되, 반사 방지 패턴(240)의 일면 상에는 외곽 필름(100)이 배치되고, 반사 방지 패턴(240)의 타면 상에는 도전 패턴(220)이 배치될 수 있다.
본 실시예에 따르면, 도전 패턴(220)의 일면은 반사 방지 패턴(240)과 접하지 않고, 도전 패턴(220)의 타면은 반사 방지 패턴(240)과 접할 수 있다.
다음으로 도 9를 참조하여 제2 실시예에 따른 상부 필름층(UFL)에 관하여 설명한다.
제2 실시예에 따르면, 도전 패턴(220)은 반사 방지 패턴(240)과 외곽 필름(100) 사이에 배치될 수 있다.
예를 들어, 도전 패턴(220)과 반사 방지 패턴(240)은 평면 상에서 볼 때, 서로 중첩하되, 도전 패턴(220)의 일면 상에는 외곽 필름(100)이 배치되고, 도전 패턴(220)의 타면 상에는 반사 방지 패턴(240)이 배치될 수 있다.
다음으로, 도 10을 참조하여 제3 실시예에 따른 상부 필름층(UFL)에 관하여 설명한다.
제3 실시예에 따르면, 반사 방지 패턴(240)은 제1 반사 방지 패턴(242) 및 제2 반사 방지 패턴(244)을 포함할 수 있다. 제1 반사 방지 패턴(242), 제2 반사 방지 패턴(244), 및 도전 패턴(220)은 평면 상에서 볼 때, 서로 중첩할 수 있다.
본 실시예에 따르면, 제1 반사 방지 패턴(242)은 외곽 필름(100)과 도전 패턴(220) 사이에 배치되고, 제2 반사 방지 패턴(244)은 외곽 필름(100)과 이격될 수 있다.
예를 들어, 도전 패턴(220)은 제1 반사 방지 패턴(242)과 제2 반사 방지 패턴(244) 사이에 배치될 수 있다. 제1 반사 방지 패턴(242)은 도전 패턴(220)의 일면 상에 배치되고, 제2 반사 방지 패턴(244)은 도전 패턴(220)의 타면 상에 배치될 수 있다. 제2 반사 방지 패턴(244)은 제1 반사 방지 패턴(242)이 배치되지 않은 도전 패턴(220)의 일면 상에 배치될 수 있다.
한편, 실시예에 따른 상부 필름층(UFL)에서, 정전기 방지 패턴(200)은 소정의 형상으로 패터닝됨을 상술한 바 있다. 이하에서는 도 11 내지 도 13을 참조하여, 평면 상에서 볼 때, 정전기 방지 패턴(200)의 형상에 관하여 설명한다.
도 11 내지 도 13은 실시예에 따른 정전기 방지 패턴의 형상을 도시한 평면도들이다. 도 11 내지 도 13은 도 2의 EA1 영역의 확대도로서, 실시예에 따른 정전기 방지 패턴(200)의 형상을 개략적으로 도시한다.
먼저 도 11을 참조하면, 정전기 방지 패턴(200)은 단위 형상이 직사각형인 매쉬 패턴으로 배열(혹은 패터닝)될 수 있다. 반사 방지 패턴(240)을 포함한 정전기 방지 패턴(200)이 매쉬 패턴으로 배열되어, 정전기 방지 기능이 수행되면서도, 외광에 대한 반사가 방지되어 시인성이 향상될 수 있다.
예를 들어, 정전기 방지 패턴(200)은 제1 방향(DR1)으로 연장하는 제1 정전기 방지 패턴(201) 및 제2 방향(DR2)으로 연장하는 제2 정전기 방지 패턴(202)을 포함할 수 있다. 이 때, 제1 정전기 방지 패턴(201)과 제2 정전기 방지 패턴(202)이 서로 교차하여 직사각형을 가진 단위 형상이 형성될 수 있다. 여기서, 제2 방향(DR2)은 제1 방향(DR1)과 서로 교차하는(혹은 비평행) 방향으로 연장할 수 있다.
다음으로, 도 12를 참조하면, 정전기 방지 패턴(200)은 단위 형상이 마름모인 매쉬 패턴으로 배열(혹은 패터닝)될 수 있다.
예를 들어, 정전기 방지 패턴(200)은 제1 방향(DR1)과 비평행한 방향으로 연장하는 제1 정전기 방지 패턴(201) 및 제2 방향(DR2)과 비평행한 방향으로 연장하는 제2 정전기 방지 패턴(202)을 포함할 수 있다. 여기서, 제1 정전기 방지 패턴(201)과 제2 정전기 방지 패턴(202)이 서로 교차하여 마름모 형상을 가진 단위 형상이 형성될 수 있다. 제1 정전기 방지 패턴(201)의 배열 위치와 제2 정전기 방지 패턴(202)의 배열 위치가 적절히 선택되어, 마름모 형상의 단위 패턴이 제공될 수 있다.
다음으로, 도 13을 참조하면, 정전기 방지 패턴(200)은 단위 형상이 삼각형인 매쉬 패턴으로 배열(혹은 패터닝)될 수 있다.
예를 들어, 정전기 방지 패턴(200)은 서로 비평행한 방향으로 연장하는 제1 정전기 방지 패턴(201), 제2 정전기 방지 패턴(202), 및 제3 정전기 방지 패턴(203)을 포함할 수 있다. 제1 정전기 방지 패턴(201), 제2 정전기 방지 패턴(202), 및 제3 정전기 방지 패턴(203) 각각이 연장하는 방향은 서로 어긋나도록 제공되어, 제1 정전기 방지 패턴(201), 제2 정전기 방지 패턴(202), 및 제3 정전기 방지 패턴(203)은 서로 교차할 수 있고, 이에 따라 삼각형 형태의 단위 패턴이 제공될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 이상에서 설명한 본 발명의 실시예들은 서로 별개로 또는 조합되어 구현되는 것도 가능하다.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
DD: 표시 장치 200: 정전기 방지 패턴
PXL: 화소 201: 제1 정전기 방지 패턴
SUB: 기판 202: 제2 정전기 방지 패턴
PCL: 화소 회로부 203: 제3 정전기 방지 패턴
DPL: 표시 소자부 220: 도전 패턴
LCP: 광 제어부 240: 반사 방지 패턴
UFL: 상부 필름층 242: 제1 반사 방지 패턴
LD: 발광 소자 244: 제2 반사 방지 패턴
100: 외곽 필름 300: 평탄화막

Claims (20)

  1. 기판 상에 배치되고, 발광 소자를 포함하는 표시 소자부; 및
    상기 표시 소자부 상에 배치되고, 정전기 방지 패턴을 포함하는 상부 필름층; 을 포함하고,
    상기 정전기 방지 패턴은 평면 상에서 볼 때 서로 중첩하는 도전 패턴 및 반사 방지 패턴을 포함하는, 표시 장치.
  2. 제1 항에 있어서,
    상기 상부 필름층은 상기 정전기 방지 패턴이 배열되는 외곽 필름; 을 더 포함하는, 표시 장치.
  3. 제2 항에 있어서,
    상기 외곽 필름은 AR 코팅층(Anti-Reflective coating)을 포함하는, 표시 장치.
  4. 제1 항에 있어서,
    상기 표시 장치는 광이 발산되는 표시 영역 및 상기 표시 영역의 적어도 일부를 둘러싸는 비표시 영역을 포함하고,
    상기 정전기 방지 패턴은 정전기 신호가 외부로 이동되도록 상기 비표시 영역 내 배치된 연결 배선과 전기적으로 연결되는, 표시 장치.
  5. 제1 항에 있어서,
    상기 정전기 방지 패턴은 소정의 형상이 주기적으로 패터닝된, 표시 장치.
  6. 제1 항에 있어서,
    상기 정전기 방지 패턴은 제1 방향으로 연장하는 제1 정전기 방지 패턴; 및 상기 제1 방향과 교차하는 제2 방향으로 연장하는 제2 정전기 방지 패턴; 을 포함하고,
    상기 제1 정전기 방지 패턴과 상기 제2 정전기 방지 패턴이 서로 교차하여 제공되는 단위 형상은 직사각형인, 표시 장치.
  7. 제1 항에 있어서,
    상기 정전기 방지 패턴은 단위 형상이 마름모인 매쉬 패턴으로 배열된, 표시 장치.
  8. 제1 항에 있어서,
    상기 정전기 방지 패턴은 단위 형상이 삼각형인 매쉬 패턴으로 배열되는, 표시 장치.
  9. 제1 항에 있어서,
    상기 도전 패턴은 Ag, Cu, Ni, 및 Au 중 어느 하나를 포함하는, 표시 장치.
  10. 제1 항에 있어서,
    상기 반사 방지 패턴은 그라파이트(graphite), 카본 블랙(carbon black), 흑색 안료(black pigment), 또는 흑색 염료(black dye) 중 어느 하나를 포함하는, 표시 장치.
  11. 제10 항에 있어서,
    상기 반사 방지 패턴의 반사율은 30% 미만인, 표시 장치.
  12. 제1 항에 있어서,
    상기 정전기 방지 패턴의 선폭은 10μm 미만인, 표시 장치.
  13. 제1 항에 있어서,
    상기 도전 패턴과 상기 반사 방지 패턴은 평면 상에서 볼 때, 서로 동일한 형상을 가지는, 표시 장치.
  14. 제2 항에 있어서,
    상기 반사 방지 패턴의 일면 상에는 상기 외곽 필름이 배치되고,
    상기 반사 방지 패턴의 타면 상에는 상기 도전 패턴이 배치되는, 표시 장치.
  15. 제2 항에 있어서,
    상기 도전 패턴의 일면 상에는 상기 외곽 필름이 배치되고,
    상기 도전 패턴의 타면 상에는 상기 반사 방지 패턴이 배치되는, 표시 장치.
  16. 제2 항에 있어서,
    상기 반사 방지 패턴은 제1 반사 방지 패턴 및 제2 반사 방지 패턴을 포함하고,
    상기 제1 반사 방지 패턴은 상기 외곽 필름과 상기 도전 패턴 사이에 배치되고,
    상기 제2 반사 방지 패턴은 상기 제1 반사 방지 패턴이 배치되지 않은 상기 도전 패턴의 일면 상에 배치되는, 표시 장치.
  17. 제1 항에 있어서,
    상기 표시 소자부와 상기 상부 필름층 사이에 배치되고, 광의 파장을 변경하도록 구성된 파장 변환부를 포함하는 광 제어부; 를 더 포함하는, 표시 장치.
  18. 제1 항에 있어서,
    상기 발광 소자는 유기 발광 다이오드(organic light emitting diode), 마이크로 발광 다이오드(micro light emitting diode), 또는 무기 발광 다이오드(inorganic light emitting diode) 중 어느 하나인, 표시 장치.
  19. 기판 상에 배치된 표시 소자부; 및
    상기 표시 소자부 상에 매쉬 패턴으로 배열되고, 도전 패턴 및 일면이 상기 도전 패턴과 접촉하는 반사 방지 패턴을 포함하고 정전기 방지 패턴; 을 포함하고,
    상기 반사 방지 패턴은 30% 미만의 반사율을 가지는, 표시 장치.
  20. 제19 항에 있어서,
    상기 정전기 방지 패턴은, 상기 표시 장치에 대한 정전기 신호를 외부로 배출하도록 구성된, 표시 장치.
KR1020210081626A 2021-06-23 2021-06-23 표시 장치 KR20230000023A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020210081626A KR20230000023A (ko) 2021-06-23 2021-06-23 표시 장치
US17/575,099 US20220415869A1 (en) 2021-06-23 2022-01-13 Display device
EP22159542.4A EP4109528A1 (en) 2021-06-23 2022-03-01 Display device
CN202220677099.9U CN217387157U (zh) 2021-06-23 2022-03-24 显示设备
CN202210304907.1A CN115513245A (zh) 2021-06-23 2022-03-24 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210081626A KR20230000023A (ko) 2021-06-23 2021-06-23 표시 장치

Publications (1)

Publication Number Publication Date
KR20230000023A true KR20230000023A (ko) 2023-01-02

Family

ID=80623673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210081626A KR20230000023A (ko) 2021-06-23 2021-06-23 표시 장치

Country Status (4)

Country Link
US (1) US20220415869A1 (ko)
EP (1) EP4109528A1 (ko)
KR (1) KR20230000023A (ko)
CN (2) CN217387157U (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100637189B1 (ko) * 2004-11-18 2006-10-23 삼성에스디아이 주식회사 평판표시장치
TWI263458B (en) * 2005-10-25 2006-10-01 Au Optronics Corp Flat display panel and black matrix thereof
CN104076991B (zh) * 2013-03-25 2018-02-09 上海天马微电子有限公司 一种触摸屏、触摸显示面板和触摸显示装置
KR102175285B1 (ko) * 2013-08-14 2020-11-09 삼성디스플레이 주식회사 표시 패널 및 표시 패널의 제조 방법
EP2966553B1 (en) * 2014-07-01 2020-02-19 LG Innotek Co., Ltd. Touch window
CN107393905B (zh) * 2017-07-28 2019-07-09 天马微电子股份有限公司 柔性显示面板及柔性显示装置
KR102581137B1 (ko) * 2018-08-29 2023-09-22 삼성디스플레이 주식회사 표시 장치
US11139348B2 (en) * 2018-11-27 2021-10-05 Samsung Display Co., Ltd. Display device
CN113583582A (zh) * 2020-04-30 2021-11-02 华为技术有限公司 保护膜、保护膜组件、显示屏组件及终端

Also Published As

Publication number Publication date
US20220415869A1 (en) 2022-12-29
CN217387157U (zh) 2022-09-06
EP4109528A1 (en) 2022-12-28
CN115513245A (zh) 2022-12-23

Similar Documents

Publication Publication Date Title
KR20220014470A (ko) 표시 장치
KR20220087668A (ko) 표시 장치 및 그의 제조 방법
KR20220031786A (ko) 표시 장치
KR20220019198A (ko) 표시 장치
US20220140019A1 (en) Display device
CN217387157U (zh) 显示设备
KR20230094244A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20230123565A (ko) 표시 장치
CN114597227A (zh) 显示装置
KR20220094311A (ko) 표시 장치
KR20230027391A (ko) 타일드 표시 장치
EP4235283A1 (en) Display device and manufacturing method thereof
US20230395753A1 (en) Display device
US20240047620A1 (en) Conductive element, display device, and method of fabricating display device
KR20230041911A (ko) 표시 장치
KR20230033185A (ko) 표시 장치, 발광 소자의 제조 방법, 및 이에 따라 제조된 발광 소자를 포함하는 표시 장치의 제조 방법
KR20230167202A (ko) 표시 장치 및 그 제조 방법
KR20230115387A (ko) 표시 장치
KR20220164128A (ko) 표시 장치 및 그 제조 방법
KR20230105711A (ko) 표시 장치
KR20240036781A (ko) 표시 장치 및 그 제조 방법
KR20230059882A (ko) 표시 장치 및 그 제조 방법
KR20240135479A (ko) 표시 장치 및 이의 제조 방법
KR20230140673A (ko) 표시 장치
KR20240077584A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination