CN217387157U - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN217387157U
CN217387157U CN202220677099.9U CN202220677099U CN217387157U CN 217387157 U CN217387157 U CN 217387157U CN 202220677099 U CN202220677099 U CN 202220677099U CN 217387157 U CN217387157 U CN 217387157U
Authority
CN
China
Prior art keywords
pattern
layer
disposed
light
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202220677099.9U
Other languages
English (en)
Inventor
朴英民
金赫焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN217387157U publication Critical patent/CN217387157U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/11—Anti-reflection coatings
    • G02B1/113—Anti-reflection coatings using inorganic layer materials only
    • G02B1/115—Multilayers
    • G02B1/116—Multilayers including electrically conducting layers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/16—Optical coatings produced by application to, or surface treatment of, optical elements having an anti-static effect, e.g. electrically conducting coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/858—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/879—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请涉及显示设备。显示设备包括：显示元件部分，设置在衬底上，显示元件部分包括发光元件；以及上膜层，设置在显示元件部分上，上膜层包括抗静电图案。抗静电图案包括导电图案和抗反射图案，并且导电图案和抗反射图案彼此重叠。

Description

显示设备
相关申请的交叉引用
本申请要求于2021年6月23日在韩国知识产权局提交的韩国专利申请10-2021-0081626的优先权和权益，所述韩国专利申请的全部内容通过引用并入本文中。
技术领域
本公开大体上涉及显示设备。
背景技术
随着对信息显示的兴趣增加，继续进行显示设备的研究和开发。
实用新型内容
实施方式提供了一种显示设备，其通过防止静电现象而具有改善的电可靠性，并且通过减小外部光的影响而具有改善的可视性。
根据本公开的方面，提供了一种显示设备，显示设备可以包括：显示元件部分，设置在衬底上，显示元件部分包括发光元件；以及上膜层，设置在显示元件部分上，上膜层包括抗静电图案，其中，抗静电图案包括导电图案和抗反射图案，并且导电图案和抗反射图案彼此重叠。
上膜层还可以包括外膜，并且抗静电图案可以设置在外膜上。
外膜可以包括抗反射涂层。
显示设备可以包括：显示区域，从显示区域可以发射光；以及非显示区域，围绕显示区域的至少一部分。抗静电图案可以电连接到设置在非显示区域中的连接线，使得静电信号可以移动到显示区域和非显示区域的外部。
抗静电图案可以具有周期性图案化的图案。
抗静电图案可以包括：第一抗静电图案，在第一方向上延伸；以及第二抗静电图案，在与第一方向相交的第二方向上延伸。由彼此相交的第一抗静电图案和第二抗静电图案提供的单元形状可以是矩形形状。
抗静电图案可以设置成具有菱形单元形状的网格图案。
抗静电图案可以设置成具有三角形单元形状的网格图案。
导电图案可以包括银(Ag)、铜(Cu)、镍(Ni)和金(Au)中的至少一种。
抗反射图案可以包括石墨、炭黑、黑色颜料和黑色染料中的至少一种。
抗反射图案可以具有小于约30％的反射性。
抗静电图案可以具有小于约10μm的线宽。
导电图案和抗反射图案在平面图中可以具有相同的形状。
外膜可以设置在抗反射图案的一表面上，并且导电图案可以设置在抗反射图案的另一表面上。
外膜可以设置在导电图案的一表面上，并且抗反射图案可以设置在导电图案的另一表面上。
抗反射图案可以包括第一抗反射图案和第二抗反射图案。第一抗反射图案可以设置在外膜和导电图案之间，第二抗反射图案可以设置在导电图案的一表面上，并且第一抗反射图案可以不设置在导电图案的所述一表面上。
显示设备还可以包括设置在显示元件部分和上膜层之间的光控制部分，光控制部分包括改变光的波长的波长转换层。
发光元件可以是有机发光二极管、微型发光二极管和无机发光二极管中的至少一种。
根据本公开的另一方面，提供了显示设备，显示设备可以包括：显示元件部分，设置在衬底上；以及抗静电图案，在显示元件部分上设置成网格图案，抗静电图案包括：导电图案；以及抗反射图案，具有与导电图案接触的一表面，其中，抗反射图案具有小于约30％的反射性。
抗静电图案可以将静电信号释放到显示设备外部。
附图说明
现在将在下文中参考附图更全面地描述示例性实施方式；然而，它们可以以不同的形式实施，并且不应被解释为限于本文中所阐述的实施方式。相反，提供这些实施方式使得本公开将是透彻和完整的，并且将向本领域的技术人员充分传达示例性实施方式的范围。
在附图中，为了清楚示出，可以夸大尺寸。应当理解，当元件被称为在两个元件“之间”时，它可以是两个元件之间的唯一元件，或者也可以存在一个或多个居间元件。相同的附图标记始终表示相同的元件。
图1是示出根据本公开的实施方式的显示设备的示意性立体图。
图2是示出根据本公开的实施方式的显示设备的示意性平面图。
图3是示出根据本公开的实施方式的显示设备的示意性剖视图。
图4是根据本公开的实施方式的像素的示意性剖视图。
图5是根据本公开的另一实施方式的像素的示意性剖视图。
图6是示出根据本公开的实施方式的像素的结构的示意图，并且是示出沿着图2中所示的线I-I'截取的截面的剖视图。
图7是示出根据本公开的另一实施方式的像素的结构的示意图，并且是示出沿着图2中所示的线I-I'截取的截面的剖视图。
图8至图10是示出根据本公开的实施方式的上膜层的示意性剖视图。
图11至图13是示出根据本公开的实施方式的抗静电图案的形状的示意性平面图。
具体实施方式
仅用于说明目的和用于使本领域技术人员完全理解本公开的范围而提供本说明书中公开的实施方式。然而，本公开不限于实施方式，并且应当理解，在不脱离本公开的精神和范围的情况下，本公开包括修改示例或改变示例。
除非另有定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域中的普通技术人员所通常理解的含义相同的含义。还应理解的是，术语，诸如在常用字典中定义的那些术语，应被解释为具有与其在相关领域的上下文中的含义一致的含义，并且除非在本文中明确地如此定义，否则将不以理想化或过于形式化的含义进行解释。
提供附属于说明书的附图以清楚地解释本公开，并且可以根据需要夸大和示出附图中所示的形状以帮助理解本公开，并且因此本公开不限于附图。
在说明书中，当确定与本公开相关的配置或功能的详细描述可能使本公开的要点模糊时，将根据需要省略其详细描述。
当元件被称为与另一元件“接触(in contact)”或“接触(contacted)”等时，该元件可以与另一元件“电接触”或“物理接触”。该元件可以与另一元件“间接接触”或“直接接触”。
在说明书和权利要求中，出于其含义和解释的目的，短语“…中的至少一个”旨在包括“从由…的群组中选择的至少一个”的含义。例如，“A和B中的至少一个”可以理解为是指“A、B或者A和B”。在说明书和权利要求中，出于其含义和解释的目的，术语“和/或”旨在包括术语“和”和“或”的任何组合。例如，“A和/或B”可以理解为意指“A、B或者A和B”。术语“和”和“或”可以以结合或分离的意义使用，并且可以理解为等同于“和/或”。
术语“重叠(overlap)”可以包括分层、堆叠、面对(face)或面对(facing)、在…之上延伸、覆盖或部分覆盖或者如将由本领域普通技术人员领会和理解的任何其他合适的术语。
如本文中所使用的，“约”或“近似”包括所述值以及如由本领域普通技术人员在考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)时所确定的特定值的可接受偏差范围内的平均值。例如，“约”可表示在一个或多个标准偏差内，或在所述值的±30％、±20％、±10％、±5％内。
本公开总体上涉及显示设备。在下文中，将参考图1至图13描述根据本公开的实施方式的显示设备。
图1是示出根据本公开的实施方式的显示设备的示意性立体图。图2是示出根据本公开的实施方式的显示设备的示意性平面图。
显示设备DD可以发光。在示例中，显示设备DD可以是智能电话、平板个人计算机(PC)、大屏幕设备、移动电话、视频电话、电子书阅读器、台式PC、膝上型PC、网络书计算机、工作站、服务器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器、医疗设备、相机或可穿戴设备。然而，本公开不限于此。
参考图1和图2，显示设备DD可以包括衬底SUB、设置在衬底SUB上的像素PXL以及驱动电路板DCB。
显示设备DD可以包括显示区域DA和非显示区域NDA。非显示区域NDA可以指除了显示区域DA之外的区域。非显示区域NDA可以围绕显示区域DA的至少一部分。
衬底SUB可以构成显示设备DD的基础构件。衬底SUB可以是刚性衬底或柔性衬底或者刚性膜或柔性膜，但本公开不限于特定示例。
显示区域DA可以指其中可以设置像素PXL的区域。非显示区域NDA可以指其中可以不设置像素PXL的区域。可以连接到显示区域DA的像素PXL的线和焊盘可以设置在非显示区域NDA中。
在示例中，像素PXL可以布置成条纹布置结构、PENTILETM布置结构等。然而，本公开不限于此，并且可以应用各种布置结构。
像素PXL可以包括发光的发光元件(参见图4中所示的“LD”)。在示例中，发光元件LD可以是有机发光二极管、微型发光二极管和无机发光二极管中的至少一种。然而，发光元件LD的类型不限于特定示例。
根据实施方式，像素PXL可以包括第一像素PXL1、第二像素PXL2和第三像素PXL3。第一像素PXL1、第二像素PXL2和第三像素PXL3中的每一个可以是子像素。至少一个第一像素PXL1、至少一个第二像素PXL2和至少一个第三像素PXL3可以构成能够发射各种颜色的光的一个像素单元。
例如，第一像素PXL1、第二像素PXL2和第三像素PXL3中的每一个可以发射彩色光。在示例中，第一像素PXL1可以是发射红光(例如，第一颜色光)的红色像素，第二像素PXL2可以是发射绿光(例如，第二颜色光)的绿色像素，并且第三像素PXL3可以是发射蓝光(例如，第三颜色光)的蓝色像素。
然而，构成每个像素单元的第一像素PXL1、第二像素PXL2和第三像素PXL3的颜色、种类和/或数量不限于特定示例。
驱动电路板DCB可以包括膜上芯片COF和柔性电路板FPCB。
膜上芯片COF可以接收从柔性电路板FPCB提供的电信号。膜上芯片COF可以通过线向像素PXL提供电信号。
膜上芯片COF的一端可以连接到衬底SUB，并且膜上芯片COF的另一端可以连接到柔性电路板FPCB。在示例中，膜上芯片COF的至少一部分可以是曲化的。
膜上芯片COF可以包括绝缘膜和设置在绝缘膜上的线。膜上芯片COF通常是指其中线可以形成在配置为薄膜的绝缘膜上的形式，并且可以指定为带式载体封装、柔性印刷电路板等。在膜上芯片COF中，尽管在附图中未示出，但是连接到线中的至少一些的半导体芯片可以进一步安装在绝缘膜上。
处理提供给像素PXL的电信号的电路元件可以设置在柔性电路板FPCB上。
柔性电路板FPCB可以设置在衬底SUB的一表面上或背表面上。例如，柔性电路板FPCB的端部可以连接到具有曲化形状的膜上芯片COF以设置在衬底SUB的背表面上，并且因此，可以无法从外部(例如，显示设备DD的外部)观察到柔性电路板FPCB。在附图中，第一方向DR1可以是显示设备DD的短边方向，第二方向DR2可以是显示设备DD的长边方向，并且第三方向DR3可以是显示设备DD的厚度方向，但是本公开不限于此。
图3是示出根据本公开的实施方式的显示设备的示意性剖视图。
根据实施方式，显示设备DD可以包括衬底SUB、像素电路部分PCL、显示元件部分DPL、光控制部分LCP和上膜层UFL。
在示例中，衬底SUB、像素电路部分PCL、显示元件部分DPL、光控制部分LCP和上膜层UFL可以沿着显示设备DD的显示方向(例如，第三方向DR3)彼此顺序堆叠。显示方向可以是指衬底SUB的厚度方向。然而，本公开不限于上述示例。在一些实施方式中，各个组件中的至少一些可以设置在相同的层中。
衬底SUB可以构成显示设备DD的基础表面。显示设备DD的各个组件可以设置在衬底SUB上。
像素电路部分PCL可以设置在衬底SUB上。像素电路部分PCL可以包括驱动像素PXL的晶体管(参见图4中所示的“TR”)。
显示元件部分DPL可以设置在像素电路部分PCL上。显示元件部分DPL可以基于从像素电路部分PCL提供的电信号来发光。显示元件部分DPL可以包括能够发光的发光元件LD。从显示元件部分DPL发射的光可以穿过光控制部分LCP和上膜层UFL，并且然后到达外部。
光控制部分LCP可以设置在显示元件部分DPL上。光控制部分LCP可以设置在发光元件LD之上。然而，本公开不限于此。在一些实施方式中，光控制部分LCP和显示元件部分DPL的部分配置可以设置在相同的层中。
根据实施方式，光控制部分LCP可以改变从显示元件部分DPL(或发光元件LD)提供的光的波长。在示例中，如图6中所示，光控制部分LCP可以包括改变光的波长的颜色转换层CCL和允许具有特定波长的光从其透射通过的滤色器层CFL。在一些实施方式中，光控制部分LCP还可以包括用于改善光效率的光学层OPL。
上膜层UFL可以设置在光控制部分LCP上。上膜层UFL可以与显示设备DD的外表面相邻。上膜层UFL可以保护显示设备DD免受外部影响。在示例中，上膜层UFL可以包括抗静电图案(参见图6中所示的‘200’)，从而可以防止可能在显示设备DD附近发生的静电放电(ESD)。
在下文中，将参考图4至图7来描述根据本公开的实施方式的像素PXL的截面结构。将简化或省略与上述部分重复的部分的描述。
图4和图5中示出了像素电路部分PCL和显示元件部分DPL，并且图6中示出了显示元件部分DPL、光控制部分LCP和上膜层UFL。
首先，将参考图4描述根据本公开的实施方式的像素PXL的截面结构。图4是根据本公开的实施方式的像素的示意性剖视图。
参考图4，像素PXL可以包括像素电路部分PCL和显示元件部分DPL。
衬底SUB可以设置为基础表面，并且像素电路部分PCL和显示元件部分DPL可以设置在衬底SUB上。
像素电路部分PCL可以设置在衬底SUB上。像素电路部分PCL可以包括缓冲层BFL、栅极绝缘层GI、第一层间绝缘层ILD1、第二层间绝缘层ILD2、桥接图案BRP、电力线PL、保护层PSV、第一接触部分CNT1和第二接触部分CNT2。
缓冲层BFL可以位于(设置在)衬底SUB上。缓冲层BFL可以防止杂质从外部扩散。缓冲层BFL可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。
晶体管TR可以是薄膜晶体管。根据实施方式，晶体管TR可以是驱动晶体管。
晶体管TR可以电连接到发光元件LD。晶体管TR可以电连接到桥接图案BRP。
晶体管TR可以包括有源图案ACT、第一晶体管电极TE1、第二晶体管电极TE2和栅电极GE。
有源图案ACT可以指半导体层。有源图案ACT可以设置在缓冲层BFL上。有源图案ACT可以包括多晶硅、非晶硅和氧化物半导体中的至少一种。
有源图案ACT可以包括与第一晶体管电极TE1接触的第一接触区域和与第二晶体管电极TE2接触的第二接触区域。第一接触区域和第二接触区域可以对应于掺杂有杂质的半导体图案。第一接触区域和第二接触区域之间的区域可以是沟道区域。沟道区域可以对应于未掺杂杂质的本征半导体图案。
栅电极GE可以设置在栅极绝缘层GI上。栅电极GE的位置可以对应于有源图案ACT的沟道区域的位置。例如，栅电极GE可以设置在有源图案ACT的沟道区域上，且栅极绝缘层GI插置在其之间。
栅极绝缘层GI可以设置在有源图案ACT之上。栅极绝缘层GI可以包括无机材料。在示例中，栅极绝缘层GI可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)中的至少一种。
第一层间绝缘层ILD1可以位于栅电极GE之上。与栅极绝缘层GI类似，第一层间绝缘层ILD1可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)中的至少一种。
第一晶体管电极TE1和第二晶体管电极TE2可以位于第一层间绝缘层ILD1上。第一晶体管电极TE1可以在穿透栅极绝缘层GI和第一层间绝缘层ILD1的同时与有源图案ACT的第一接触区域接触，并且第二晶体管电极TE2可以在穿透栅极绝缘层GI和第一层间绝缘层ILD1的同时与有源图案ACT的第二接触区域接触。在示例中，第一晶体管电极TE1可以是漏电极，并且第二晶体管电极TE2可以是源电极。然而，本公开不限于此。
第二层间绝缘层ILD2可以位于第一晶体管电极TE1和第二晶体管电极TE2之上。与第一层间绝缘层ILD1和栅极绝缘层GI一样，第二层间绝缘层ILD2可以包括无机材料。无机材料可以包括作为构成第一层间绝缘层ILD1和栅极绝缘层GI的材料的示例列出的材料(例如，氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx))中的至少一种。
桥接图案BRP可以设置在第二层间绝缘层ILD2上。桥接图案BRP可以通过穿透第二层间绝缘层ILD2的接触孔连接到第一晶体管电极TE1。桥接图案BRP可以通过形成在保护层PSV中的第一接触部分CNT1电连接到第一电极ELT1。
电力线PL可以设置在第二层间绝缘层ILD2上。电力线PL可以通过形成在保护层PSV中的第二接触部分CNT2电连接到第二电极ELT2。
保护层PSV可以位于第二层间绝缘层ILD2上。保护层PSV可以覆盖桥接图案BRP和电力线PL。保护层PSV可以设置成包括有机绝缘层、无机绝缘层或设置在无机绝缘层上的有机绝缘层的形式，但本公开不限于此。根据实施方式，连接到桥接图案BRP的一区域的第一接触部分CNT1和连接到电力线PL的一区域的第二接触部分CNT2可以形成在保护层PSV中。
显示元件部分DPL可以设置在像素电路部分PCL上。显示元件部分DPL可以包括第一堤图案BNP1、第二堤图案BNP2、第一电极ELT1、第二电极ELT2、第一绝缘层INS1、发光元件LD、第二绝缘层INS2、第一接触电极CNE1和第二接触电极CNE2。
第一堤图案BNP1和第二堤图案BNP2可以设置在保护层PSV上。第一堤图案BNP1和第二堤图案BNP2可以具有在显示设备DD的显示方向上突出的形状。
第一电极ELT1和第二电极ELT2可以设置在保护层PSV上。根据实施方式，第一电极ELT1的至少一部分可以布置在第一堤图案BNP1上，并且第二电极ELT2的至少一部分可以布置在第二堤图案BNP2上。因此，第一电极ELT1和第二电极ELT2中的每一个可以用作反射分隔壁。
第一电极ELT1可以通过第一接触部分CNT1电连接到桥接图案BRP。第二电极ELT2可以通过第二接触部分CNT2电连接到电力线PL。
第一电极ELT1可以电连接到发光元件LD。第一电极ELT1可以通过形成在第一绝缘层INS1中的接触孔电连接到第一接触电极CNE1。第一电极ELT1可以向发光元件LD施加阳极信号。
第二电极ELT2可以电连接到发光元件LD。第二电极ELT2可以通过形成在第一绝缘层INS1中的接触孔电连接到第二接触电极CNE2。第二电极ELT2可以向发光元件LD施加阴极信号(例如，接地信号)。
第一电极ELT1和第二电极ELT2可以包括导电材料。在示例中，第一电极ELT1和第二电极ELT2可以包括金属，诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)或其任何合金。然而，本公开不限于上述示例。
第一绝缘层INS1可以设置在保护层PSV上。第一绝缘层INS1可以覆盖第一电极ELT1和第二电极ELT2。第一绝缘层INS1可以使电极组件之间的连接稳定，并且减小外部影响。第一绝缘层INS1可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)中的至少一种。
发光元件LD可以设置在第一绝缘层INS1上。发光元件LD可以基于从第一接触电极CNE1和第二接触电极CNE2提供的电信号而发光。
发光元件LD可以包括第一半导体层SEC1、第二半导体层SEC2和插置在第一半导体层SEC1和第二半导体层SEC2之间的有源层AL。在示例中，第一半导体层SEC1、有源层AL和第二半导体层SEC2可以沿着发光元件LD的长度方向彼此顺序堆叠。
根据实施方式，第一半导体层SEC1可以设置成与发光元件LD的第一端部部分EP1相邻，并且第二半导体层SEC2可以设置成与发光元件LD的第二端部部分EP2相邻。
根据实施方式，发光元件LD可以具有柱形状。柱形状可以是指在其长度方向上延伸的形状，诸如圆柱体或多棱柱。发光元件LD的一区段的形状可以是杆状形状或棒状形状，但是本公开不限于此。
根据实施方式，发光元件LD可以具有纳米级或微米级的尺寸。
第一半导体层SEC1可以是第一导电类型半导体层。例如，第一半导体层SEC1可以包括N型半导体层。在示例中，第一半导体层SEC1可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且包括掺杂有第一导电类型掺杂剂(诸如Si、Ge、Sn或其组合)的N型半导体层。然而，构成第一半导体层SEC1的材料不限于此。
有源层AL可以设置在第一半导体层SEC1上，并且形成为单量子阱结构或多量子阱结构。有源层AL的位置可以根据发光元件LD的种类而不同地改变。
掺杂有导电掺杂剂的包覆层(未示出)可以形成在有源层AL的顶部和/或底部上。在示例中，包覆层可以形成为AlGaN层或InAlGaN层。在一些实施方式中，诸如AlGaN或InAlGaN的材料可以用于形成有源层AL。有源层AL可以由各种材料配置。
第二半导体层SEC2可以形成在有源层AL上，并且可以包括具有与第一半导体层SEC1的类型不同的类型的半导体层。例如，第二半导体层SEC2可以包括P型半导体层。在示例中，第二半导体层SEC2可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且包括掺杂有第二导电类型掺杂剂(诸如Mg)的P型半导体层。然而，构成第二半导体层SEC2的材料不限于此。第二半导体层SEC2可以由各种材料配置。
在可以是阈值电压或更大电压的电压施加到发光元件LD的两端的情况下，电子-空穴对可以在有源层AL中复合，并且发光元件LD发光。可以通过使用这样的原理来控制发光元件LD的发光，使得发光元件LD可以用作包括显示设备DD的像素PXL在内的各种发光设备的光源。
发光元件LD还可以包括设置在其表面上的元件绝缘膜INF。元件绝缘膜INF可以由单个膜或多个膜形成。
元件绝缘膜INF可以暴露发光元件LD的可以具有不同的极性的两个端部部分。例如，元件绝缘膜INF可以暴露设置成与第一端部部分EP1相邻的第一半导体层SEC1和设置成与第二端部部分EP2相邻的第二半导体层SEC2中的每一个的一部分。
元件绝缘膜INF可以是包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)和氧化钛(TiOx)中的至少一种绝缘材料的单层或多层，但本公开不限于此。
元件绝缘膜INF可以确保电稳定性。此外，即使在发光元件LD设置成彼此靠近的情况下，元件绝缘膜INF也可以防止在多个发光元件LD之间发生不希望的短路。
根据实施方式，除了第一半导体层SEC1、有源层AL、第二半导体层SEC2和元件绝缘膜INF之外，发光元件LD还可以包括附加组件。例如，发光元件LD可以另外包括磷光体层、有源层、半导体层和/或电极层。在示例中，接触电极层可以进一步设置在发光元件LD的第一端部部分EP1和第二端部部分EP2中的每一个处。
第二绝缘层INS2可以设置在发光元件LD上。第二绝缘层INS2可以覆盖发光元件LD的有源层AL。在示例中，第二绝缘层INS2可以包括有机材料和无机材料中的至少一种。
根据实施方式，第二绝缘层INS2的至少一部分可以位于发光元件LD的后表面上。第二绝缘层INS2可以填充形成在发光元件LD的后表面上的凹槽的至少一部分。
第一接触电极CNE1和第二接触电极CNE2可以设置在第一绝缘层INS1上。第一接触电极CNE1可以将第一电极ELT1和发光元件LD彼此电连接，并且第二接触电极CNE2可以将第二电极ELT2和发光元件LD彼此电连接。
第一接触电极CNE1和第二接触电极CNE2可以包括导电材料。在示例中，第一接触电极CNE1可以包括透明导电材料，透明导电材料包括氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)，但是本公开不限于此。
发光元件LD、电极等的布置关系不限于参考图4描述的示例，并且可以实现根据各种修改实施方式的布置关系。
在示例中，尽管在附图中未示出，但是显示元件部分DPL还可以包括设置在第一接触电极CNE1和第二接触电极CNE2上的平坦化层和/或附加绝缘层。
将参考图5描述根据本公开的另一实施方式的像素PXL的截面结构。图5是根据本公开的另一实施方式的像素的示意性剖视图。
图5中所示的像素PXL与根据本公开的实施方式的像素PXL(参见图4)的不同之处可以在于，发光元件LD可以是有机发光二极管。
参考图5，发光元件LD可以实现为有机发光二极管。根据实施方式，发光元件LD可以是有机发光元件LD。
根据实施方式，发光元件LD可以设置在由像素限定层PDL限定的区域中。发光元件LD的一表面可以连接到第一电极ELT1，并且发光元件LD的另一表面可以连接到第二电极ELT2。
第一电极ELT1可以是相对于发光元件LD的阳极电极，并且第二电极ELT2可以是相对于发光元件LD的公共电极(或阴极电极)。
根据实施方式，发光元件LD可以具有包括光产生层的多层薄膜结构。发光元件LD可以包括用于注入空穴的空穴注入层、用于通过抑制电子(其在空穴的可传输方面可以是优异的并且可不在光产生层中复合)的移动来增加空穴复合机会的空穴传输层、用于通过注入的电子和空穴的复合来发光的光产生层、用于抑制可不在光产生层中复合的空穴的移动的空穴阻挡层、用于将电子顺利地传输到光产生层的电子传输层以及用于注入电子的电子注入层。发光元件LD可以基于从第一电极ELT1和第二电极ELT2提供的电信号而发光。
根据实施方式，显示元件部分DPL可以包括像素限定层PDL和薄膜封装层TFE。
像素限定层PDL可以限定可以布置实现为有机发光二极管的发光元件LD的位置。像素限定层PDL可以包括有机材料。在示例中，像素限定层PDL可以包括丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂和聚酰亚胺树脂中的至少一种，但本公开不限于此。
薄膜封装层TFE可以设置在第二电极ELT2上。薄膜封装层TFE可以消除由发光元件LD和像素限定层PDL产生的台阶差。薄膜封装层TFE可以包括覆盖发光元件LD的多个绝缘层。在示例中，薄膜封装层TFE可以具有其中无机层和有机层可以彼此交替堆叠的结构。
在下文中，将参考图6和图7描述根据本公开的实施方式的可包括在像素PXL中的光控制部分LCP和上膜层UFL。
图6是示出根据本公开的实施方式的像素PXL的结构的示意图。图7是示出根据本公开的另一实施方式的像素PXL的结构的示意图。
在图6和图7中，示出了光控制部分LCP和上膜层UFL，并且部分地和简要地示出了像素电路部分PCL和显示元件部分DPL。
图6是示出根据本公开的实施方式的像素的结构的视图，并且是示出沿着图2中所示的线I-I'截取的截面的剖视图。图7是示出根据本公开的另一实施方式的像素的结构的视图，并且是示出沿着图2中所示的线I-I'截取的截面的剖视图。
首先，将参考图6描述根据本公开的实施方式的像素PXL。
参考图6，显示元件部分DPL还可以包括堤BNK。堤BNK可以在显示设备DD的显示方向(例如，第三方向DR3)上突出。堤BNK可以限定像素PXL的发射区域EMA。在示例中，堤BNK在平面图中可以与非发射区域NEA重叠。堤BNK可以具有围绕发射区域EMA的形状。发光元件LD可以设置在由堤BNK围绕的区域中。根据实施方式，堤BNK可以包括有机材料或无机材料，但本公开不限于此。
光控制部分LCP可以包括颜色转换层CCL、光学层OPL和滤色器层CFL。
根据实施方式，设置在第一像素PXL1、第二像素PXL2和第三像素PXL3中的每一个中的发光元件LD可以发射相同颜色的光。例如，第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括发射第三颜色的光(例如，蓝光)的发光元件LD。光控制部分LCP可以在第一像素PXL1、第二像素PXL2和第三像素PXL3中，以显示全色图像。然而，本公开不一定限于此，并且第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括发射不同颜色的光的发光元件LD。
根据实施方式，颜色转换层CCL和显示元件部分DPL可以设置在相同的层中。在示例中，颜色转换层CCL的至少一部分可以设置在堤BNK之间。
颜色转换层CCL可以包括波长转换图案WCP、透光图案LTP和第一封盖层CAP1。在示例中，波长转换图案WCP可以包括第一波长转换图案WCP1和第二波长转换图案WCP2。
第一波长转换图案WCP1可以设置成与第一像素PXL1的发射区域EMA重叠。例如，第一波长转换图案WCP1可以设置在堤BNK之间，以在平面图中与第一像素PXL1的发射区域EMA重叠。
第二波长转换图案WCP2可以设置成与第二像素PXL2的发射区域EMA重叠。例如，第二波长转换图案WCP2可以设置在堤BNK之间，以在平面图中与第二像素PXL2的发射区域EMA重叠。
透光图案LTP可以设置成与第三像素PXL3的发射区域EMA重叠。例如，透光图案LTP可以设置在堤BNK之间，以在平面图中与第三像素PXL3的发射区域EMA重叠。
根据实施方式，第一波长转换图案WCP1可以包括用于将可以从发光元件LD发射的第三颜色的光转换为第一颜色的光的第一颜色转换颗粒。在示例中，在发光元件LD是发射蓝光的蓝色发光元件并且第一像素PXL1是红色像素的情况下，第一波长转换图案WCP1可以包括用于将可以从蓝色发光元件发射的蓝光转换为红光的第一量子点。
例如，第一波长转换图案WCP1可以包括分散在诸如基础树脂的基质材料中的多个第一量子点。第一量子点可以吸收蓝光并且通过根据能量转换偏移蓝光的波长来发射红光。在第一像素PXL1是另一颜色的像素的情况下，第一波长转换图案WCP1可以包括与第一像素PXL1的颜色对应的第一量子点。
根据实施方式，第二波长转换图案WCP2可以包括用于将可以从发光元件LD发射的第三颜色的光转换为第二颜色的光的第二颜色转换颗粒。在示例中，在发光元件LD是发射蓝光的蓝色发光元件并且第二像素PXL2是绿色像素的情况下，第二波长转换图案WCP2可以包括用于将可以从蓝色发光元件发射的蓝光转换为绿光的第二量子点。
例如，第二波长转换图案WCP2可以包括分散在诸如基础树脂的基质材料中的多个第二量子点。第二量子点可以吸收蓝光并且通过根据能量转换偏移蓝光的波长来发射绿光。在第二像素PXL2是另一颜色的像素的情况下，第二波长转换图案WCP2可以包括与第二像素PXL2的颜色对应的第二量子点。
第一量子点和第二量子点可以具有诸如球形形状、金字塔形状、多臂形状、立方纳米颗粒、纳米线、纳米纤维或纳米板颗粒的形状。然而，本公开不一定限于此，并且第一量子点和第二量子点的形状可以不同地改变。
在示例中，可见光带中的具有相对短波长的蓝光可以入射到第一量子点和第二量子点中，从而可以增加第一量子点和第二量子点的吸收系数。因此，可以改善最终从第一像素PXL1和第二像素PXL2发射的光的效率，并且可以确保优异的颜色再现性。第一像素PXL1、第二像素PXL2和第三像素PXL3的像素单元可以使用相同颜色的发光元件LD(例如，蓝色发光元件)，从而可以改善显示设备DD的制造效率。
根据实施方式，可以选择性地设置透光图案LTP，以有效地利用从发光元件LD发射的第三颜色的光。在示例中，在发光元件LD是发射蓝光的蓝色发光元件并且第三像素PXL3是蓝色像素的情况下，透光图案LTP可以包括至少一种光散射颗粒，以有效地利用从发光元件LD发射的光。
例如，透光图案LTP可以包括分散在诸如基础树脂的基质材料中的光散射颗粒。在示例中，透光图案LTP可以包括诸如二氧化硅的光散射颗粒，但是构成光散射颗粒的材料不限于此。
光散射颗粒不仅可以设置在第三像素PXL3的发射区域EMA中。在示例中，即使在第一波长转换图案WCP1和/或第二波长转换图案WCP2的内部，也可以选择性地包括光散射颗粒。
第一封盖层CAP1可以封装(或覆盖)波长转换图案WCP和透光图案LTP。第一封盖层CAP1可以设置在低折射率层LRL和显示元件部分DPL之间。第一封盖层CAP1可以设置成遍布第一像素PXL1、第二像素PXL2和第三像素PXL3。第一封盖层CAP1可以防止颜色转换层CCL由于诸如湿气或空气的杂质从外部渗入而被损坏或污染。
根据实施方式，第一封盖层CAP1可以是包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)和氧化钛(TiOx)中的至少一种绝缘材料的单层或多层，但本公开不限于此。
光学层OPL可以包括低折射率层LRL和第二封盖层CAP2。光学层OPL可以设置在颜色转换层CCL上。光学层OPL可以设置在显示元件部分DPL上。
低折射率层LRL可以设置在第一封盖层CAP1和第二封盖层CAP2之间。低折射率层LRL可以设置在颜色转换层CCL和滤色器层CFL之间。低折射率层LRL可以设置成遍布第一像素PXL1、第二像素PXL2和第三像素PXL3。
低折射率层LRL可以用于允许从颜色转换层CCL提供的光通过全反射而再循环，从而改善光效率。为此，低折射率层LRL可以具有比颜色转换层CCL的折射率相对低的折射率。
根据实施方式，低折射率层LRL可以包括基础树脂和分散在基础树脂中的中空颗粒。中空颗粒可以包括中空二氧化硅颗粒。在其他实施方式中，中空颗粒可以是由成孔剂形成的孔，但本公开不一定限于此。此外，低折射率层LRL可以包括氧化锌(ZnO)颗粒、二氧化钛(TiO2)颗粒和纳米硅酸盐颗粒中的至少一种，但是本公开不一定限于此。
第二封盖层CAP2可以设置在低折射率层LRL上。第二封盖层CAP2可以设置在滤色器层CFL和低折射率层LRL之间。第二封盖层CAP2可以设置成遍布第一像素PXL1、第二像素PXL2和第三像素PXL3。第二封盖层CAP2可以防止低折射率层LRL由于诸如湿气或空气的杂质从外部渗入而被损坏或污染。
根据实施方式，第二封盖层CAP2可以是包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)和氧化钛(TiOx)中的至少一种绝缘材料的单层或多层，但本公开不限于此。
滤色器层CFL可以设置在第二封盖层CAP2上。滤色器层CFL可以设置成遍布第一像素PXL1、第二像素PXL2和第三像素PXL3。滤色器层CFL可以包括滤色器CF1、CF2和CF3、平坦化层PLA以及外涂层OC。
根据实施方式，滤色器CF1、CF2和CF3可以设置在第二封盖层CAP2上。在平面图中，滤色器CF1、CF2和CF3可以与第一像素PXL1、第二像素PXL2和第三像素PXL3的发射区域EMA重叠。
根据实施方式，第一滤色器CF1可以允许第一颜色的光从其透射通过，并且可以不允许第二颜色的光和第三颜色的光从其透射通过。在示例中，第一滤色器CF1可以包括第一颜色的着色剂。
根据实施方式，第二滤色器CF2可以允许第二颜色的光从其透射通过，并且可以不允许第一颜色的光和第三颜色的光从其透射通过。在示例中，第二滤色器CF2可以包括第二颜色的着色剂。
根据实施方式，第三滤色器CF3可以允许第三颜色的光从其透射通过，并且可以不允许第一颜色的光和第二颜色的光从其透射通过。在示例中，第三滤色器CF3可以包括第三颜色的着色剂。
根据实施方式，平坦化层PLA可以设置在滤色器CF1、CF2和CF3之上。平坦化层PLA可以覆盖滤色器CF1、CF2和CF3。平坦化层PLA可以消除由于滤色器CF1、CF2和CF3而产生的台阶差。平坦化层PLA可以设置成遍布第一像素PXL1、第二像素PXL2和第三像素PXL3。
根据实施方式，平坦化层PLA可以包括有机材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂、苯并环丁烯(BCB)或其组合。然而，本公开不一定限于此，并且平坦化层PLA可以包括各个种类的无机绝缘材料，包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)、氧化钛(TiOx)或其组合。
外涂层OC可以设置在平坦化层PLA上。外涂层OC可以设置在上膜层UFL和滤色器层CFL之间。外涂层OC可以设置成遍布第一像素PXL1、第二像素PXL2和第三像素PXL3。外涂层OC可以覆盖包括滤色器层CFL的下构件。外涂层OC可以防止湿气或空气渗透到上述下构件中。此外，外涂层OC可以保护上述下构件不受诸如灰尘的异物的影响。
根据实施方式，外涂层OC可以包括有机材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂、苯并环丁烯(BCB)或其组合。然而，本公开不一定限于此，并且外涂层OC可以包括各个种类的无机绝缘材料，包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)、氧化钛(TiOx)或其组合。
上膜层UFL可以设置在光控制部分LCP上。上膜层UFL可以设置在滤色器层CFL上。上膜层UFL可以设置在显示设备DD的外部处，以减小对显示设备DD的外部影响。上膜层UFL可以设置成遍布第一像素PXL1、第二像素PXL2和第三像素PXL3。
根据实施方式，上膜层UFL可以包括外膜100、抗静电图案200和平坦化层300。
抗静电图案200可以设置在光控制部分LCP上。抗静电图案200可以设置在外膜100和滤色器层CFL之间。抗静电图案200可以设置在外膜100的表面的底部上。
抗静电图案200可以设置成图案化成一形状。在示例中，抗静电图案200可以布置成网格形状。
根据实施方式，抗静电图案200可以设置成使得形状可以被周期性地图案化。根据另一实施方式，抗静电图案200可以设置成图案化成随机形成的形状。
抗静电图案200可以包括导电材料。因此，抗静电图案200可以接收电信号。
根据实施方式，抗静电图案200可以具有适于防止反射的线宽度。抗静电图案200可以具有小于约10μm的宽度。在其他实施方式中，根据实施方式，抗静电图案200的宽度可以小于约7μm或小于约5μm。抗静电图案200的宽度可以是指根据衬底SUB的长度方向限定的长度。
根据实施方式，抗静电图案200的线宽度可以小于第一像素PXL1、第二像素PXL2和第三像素PXL3中的每一个的尺寸。例如，抗静电图案200的线宽度可以小于第一像素PXL1、第二像素PXL2和第三像素PXL3中的每一个的发射区域EMA在第一方向DR1上的宽度。
尽管在附图中没有单独示出，但是抗静电图案200可以电连接到设置在显示区域DA的外部(或非显示区域NDA)处的连接线。连接线可以电连接到抗静电图案200和外部线，使得当在抗静电图案200中发生静电现象时，电信号可以移动到外部线。
抗静电图案200可以包括导电图案220和抗反射图案240。图6涉及第一实施方式。根据第一实施方式，抗反射图案240可以设置在外膜100和导电图案220之间。
导电图案220可以布置成包括导电材料的图案。例如，导电图案220可以包括金属材料，金属材料包括Ag、铜(Cu)、Ni和Au中的至少一种。然而，本公开不限于特定示例，并且导电图案220可以包括各种导电材料。
根据实施方式，导电图案220可以通过金属化工艺形成。例如，导电图案220可以通过在图案中沉积Ag来形成。
抗反射图案240可以布置成包括光阻挡材料的图案。例如，抗反射图案240可以由包括石墨、炭黑、黑色颜料和黑色染料中的至少一种的有机材料形成，并且抗反射图案240可以包括金属材料，金属材料包括铬(Cr)。然而，本公开不限于特定示例，并且抗反射图案240可以包括具有小于约30％的反射性的材料。
根据实施方式，可以通过使用相同的光掩模来制造(或图案化)导电图案220和抗反射图案240，并且因此可以降低工艺成本。
根据实施方式，如上所述，由于可以通过使用相同的光掩模来制造导电图案220和抗反射图案240，因此导电图案220和抗反射图案240在平面图中可以具有相同的形状。导电图案220和抗反射图案240可以以相同的图案形成。
根据实施方式，可以一起设置导电图案220和抗反射图案240，从而可以防止由外部光和从显示元件部分DPL提供的光而引起的反射，同时减小由静电引起的影响。
平坦化层300可以设置在光控制部分LCP上。平坦化层300可以设置在滤色器层CFL和外膜100之间。平坦化层300可以消除由于抗静电图案200而产生的台阶差。
根据实施方式，平坦化层300可以包括有机绝缘材料。然而，本公开不限于此，并且平坦化层300可以包括参考平坦化层PLA作为示例列出的材料中的至少一种。
外膜100可以设置在像素PXL的外部处。例如，与显示元件部分DPL相比，外膜100可以与衬底SUB进一步间隔开。外膜100可以设置在显示设备DD的前表面上，以保护显示设备DD的前表面。抗静电图案200可以设置在外膜100的表面上。
根据实施方式，外膜100可以具有透光性质。在示例中，外膜100可以是聚对苯二甲酸乙二醇酯(PET)膜、低反射率膜、偏振膜和透射率可控膜中的至少一种，但是本公开不一定限于此。
在一些实施方式中，外膜100可以包括用于降低从外部入射的光的反射性的抗反射(AR)涂层。AR涂层可以是指通过在特定组件的表面上涂覆具有抗反射功能的材料而形成的组件。涂覆的材料可以具有低反射性。在示例中，用于AR涂层的材料可以包括SiOx、ZiOx、AlxOy和TiOx中的至少一种。然而，本公开不限于此，并且可以应用各种材料。
根据实施方式，可以分别限定在相邻像素PXL中的抗静电图案200的形状可以彼此不同。例如，抗静电图案200的形状可以设置成在相邻像素PXL的区域中错位，并且因此，可以分别限定在第一像素PXL1、第二像素PXL2和第三像素PXL3中的抗静电图案200的形状可以不相同。例如，可以限定在第一像素PXL1的发射区域EMA中的抗静电图案200的形状以及可以限定在第二像素PXL2的发射区域EMA中的抗静电图案200的形状可以彼此不同。类似地，可以限定在第二像素PXL2的发射区域EMA中的抗静电图案200的形状以及可以限定在第三像素PXL3的发射区域EMA中的抗静电图案200的形状可以彼此不同。
上面已经描述了抗静电图案200的形状可以图案化成一形状(例如，网格形状)。抗静电图案200可以设置成在第一像素PXL1、第二像素PXL2和第三像素PXL3的发射区域EMA中错位，同时图案化成一形状，使得可以进一步改善显示设备DD的外部可视性。
将参考图7描述根据本公开的另一实施方式的像素PXL的结构。
参考图7，根据本公开的实施方式的像素PXL与根据上述实施方式的像素PXL(参见图6)的不同之处可以在于，颜色转换层CCL可以设置在与显示元件部分DPL的层不同的层中。
根据该实施方式，颜色转换层CCL可以设置在显示元件部分DPL上。例如，第一封盖层CAP1可以封装(或覆盖)其中可以设置有发光元件LD的区域，并且颜色转换层CCL可以设置在第一封盖层CAP1上。
根据该实施方式，颜色转换层CCL还可以包括光阻挡层LBL。光阻挡层LBL可以设置在显示元件部分DPL上。光阻挡层LBL可以设置在第一封盖层CAP1和第二封盖层CAP2之间。光阻挡层LBL可以设置成在第一像素PXL1、第二像素PXL2和第三像素PXL3的边界处围绕第一波长转换图案WCP1、第二波长转换图案WCP2和透光图案LTP。
光阻挡层LBL可以限定发射区域EMA和非发射区域NEA。在示例中，光阻挡层LBL在平面图中可以与非发射区域NEA重叠。在示例中，其中可以不设置光阻挡层LBL的区域可以限定为第一像素PXL1、第二像素PXL2和第三像素PXL3中的每一个的发射区域EMA。
根据实施方式，光阻挡层LBL可以由包括石墨、炭黑、黑色颜料和黑色染料中的至少一种的有机材料形成，或者光阻挡层LBL可以包括金属材料(包括铬(Cr))。然而，光阻挡层LBL的材料不受限制，并且光阻挡层LBL的材料应是能够阻挡光的透射或吸收光的材料。
根据该实施方式，第二封盖层CAP2可以封装(或覆盖)第一波长转换图案WCP1、第二波长转换图案WCP2和透光图案LTP。
根据该实施方式，低折射率层LRL可以设置在第二封盖层CAP2和第三封盖层CAP3之间。与第一封盖层CAP1和第二封盖层CAP2类似，第三封盖层CAP3可以是包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)和氧化钛(TiOx)中的至少一种绝缘材料的单层或多层，但本公开不限于此。
像素PXL的结构不限于参考图4至图7所描述的结构。在一些实施方式中，可以实现组件的各种布置关系。
在下文中，将参考图8至图13更详细地描述根据本公开的实施方式的外膜100和抗静电图案200。
图8至图10是示出根据本公开的实施方式的上膜层的示意性剖视图。在图8至图10中，为了便于描述，省略了对上膜层UFL中的平坦化层300的示出。
图8是示出根据本公开的第一实施方式的上膜层UFL的视图。
图9是示出根据本公开的第二实施方式的上膜层UFL的视图。
图10是示出根据本公开的第三实施方式的上膜层UFL的视图。
首先，将参考图8描述根据本公开的第一实施方式的上膜层UFL。
图8示出了根据本公开的第一实施方式的上膜层UFL。根据第一实施方式，抗反射图案240可以设置在导电图案220和外膜100之间。
例如，导电图案220和抗反射图案240在平面图中可以彼此重叠。外膜100可以设置在抗反射图案240的一表面上，并且导电图案220可以设置在抗反射图案240的另一表面上。
根据该实施方式，导电图案220的一表面可以不与抗反射图案240接触，并且导电图案220的另一表面可以与抗反射图案240接触。
将参考图9描述根据本公开的第二实施方式的上膜层UFL。
根据第二实施方式，导电图案220可以设置在抗反射图案240和外膜100之间。
例如，导电图案220和抗反射图案240在平面图中可以彼此重叠。外膜100可以设置在导电图案220的一表面上，并且抗反射图案240可以设置在导电图案220的另一表面上。
将参考图10描述根据本公开的第三实施方式的上膜层UFL。
根据第三实施方式，抗反射图案240可以包括第一抗反射图案242和第二抗反射图案244。第一抗反射图案242、第二抗反射图案244和导电图案220在平面图中可以彼此重叠。
根据该实施方式，第一抗反射图案242可以设置在外膜100和导电图案220之间，并且第二抗反射图案244可以与外膜100间隔开。
例如，导电图案220可以设置在第一抗反射图案242和第二抗反射图案244之间。第一抗反射图案242可以设置在导电图案220的一表面上，并且第二抗反射图案244可以设置在导电图案220的另一表面上。第二抗反射图案244可以设置在导电图案220的其上可以不设置第一抗反射图案242的表面上。
上面已经描述了，在根据本公开的实施方式的上膜层UFL中，抗静电图案200可以图案化成一形状。在下文中，将参考图11至图13描述抗静电图案200在平面图中的形状。
图11至图13是示出根据本公开的实施方式的抗静电图案的形状的示意性平面图。图11至图13是图2中所示的区域EA1的放大视图，并且示意性地示出了根据本公开的实施方式的抗静电图案200的形状。
首先，参考图11，抗静电图案200可以布置(或图案化)成具有矩形单元形状的网格图案。由于包括抗反射图案240的抗静电图案200可以布置成网格图案，因此可以在执行抗静电功能的同时防止外部光的反射，从而提高可视性。
例如，抗静电图案200可以包括在第一方向DR1上延伸的第一抗静电图案201和在第二方向DR2上延伸的第二抗静电图案202。第一抗静电图案201和第二抗静电图案202可以彼此相交，从而形成矩形单元形状。第二方向DR2可以在与第一方向DR1相交(或不平行)的方向上延伸。
参考图12，抗静电图案200可以布置(或图案化)成菱形单元形状。
例如，抗静电图案200可以包括在不平行于第一方向DR1的方向上延伸的第一抗静电图案201和在不平行于第二方向DR2的方向上延伸的第二抗静电图案202。第一抗静电图案201和第二抗静电图案202可以彼此相交，从而形成菱形单元形状。可以适当地选择第一抗静电图案201的布置位置和第二抗静电图案202的布置位置，从而可以提供菱形单元图案。
参考图13，抗静电图案200可以布置(或图案化)成三角形单元形状。
例如，抗静电图案200可以包括可以在彼此不平行的方向上延伸的第一抗静电图案201、第二抗静电图案202和第三抗静电图案203。第一抗静电图案201、第二抗静电图案202和第三抗静电图案203分别延伸的方向可以设置成彼此错开，使得第一抗静电图案201、第二抗静电图案202和第三抗静电图案203可以彼此相交。因此，可以提供三角形单元图案。
根据本公开，可以提供一种显示设备，其中可以通过防止静电现象来改善电可靠性，并且可以通过减小外部光的影响来改善可视性。
本文中已经公开了实施方式，并且尽管可以使用特定的术语，但是它们仅以一般和描述性的意义来使用和解释，而不是为了限制的目的。在一些情况下，在提交本申请时，如将对于本领域普通技术人员显而易见的是，除非另有具体说明，否则结合特定实施方式描述的特征、特性和/或元件可以单独使用或与结合其他实施方式描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离如所附权利要求(包括其等同)中阐述的本公开的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (10)

1.显示设备，其特征在于，所述显示设备包括：
显示元件部分，包括发光元件；以及
上膜层，设置在所述显示元件部分上，所述上膜层包括抗静电图案，其中，
所述抗静电图案包括导电图案和抗反射图案，以及
所述导电图案和所述抗反射图案彼此重叠。
2.根据权利要求1所述的显示设备，其特征在于，
所述上膜层还包括外膜，以及
所述抗静电图案设置在所述外膜上。
3.根据权利要求2所述的显示设备，其特征在于，所述外膜包括抗反射涂层。
4.根据权利要求1所述的显示设备，其特征在于，所述显示设备包括：
显示区域，从所述显示区域发射光；以及
非显示区域，围绕所述显示区域的至少一部分，
其中，所述抗静电图案电连接到设置在所述非显示区域中的连接线，使得静电信号移动到所述显示区域和所述非显示区域的外部。
5.根据权利要求1所述的显示设备，其特征在于，所述抗静电图案具有周期性图案化的形状。
6.根据权利要求1所述的显示设备，其特征在于，
所述抗静电图案包括：
第一抗静电图案，在第一方向上延伸；以及
第二抗静电图案，在与所述第一方向相交的第二方向上延伸，以及
由彼此相交的所述第一抗静电图案和所述第二抗静电图案提供的单元形状是矩形形状。
7.根据权利要求2所述的显示设备，其特征在于，
所述抗反射图案包括第一抗反射图案和第二抗反射图案，
所述第一抗反射图案设置在所述外膜和所述导电图案之间，
所述第二抗反射图案设置在所述导电图案的一表面上，以及
所述第一抗反射图案不设置在所述导电图案的所述一表面上。
8.根据权利要求1所述的显示设备，其特征在于，所述显示设备还包括：
光控制部分，设置在所述显示元件部分和所述上膜层之间，所述光控制部分包括改变光的波长的波长转换层。
9.根据权利要求1所述的显示设备，其特征在于，所述发光元件是有机发光二极管、微型发光二极管和无机发光二极管中的至少一种。
10.显示设备，其特征在于，所述显示设备包括：
显示元件部分；以及
抗静电图案，在所述显示元件部分上设置成网格图案，所述抗静电图案包括：
导电图案；以及
抗反射图案，具有与所述导电图案接触的一表面，
其中，所述抗反射图案具有小于30％的反射性。
CN202220677099.9U 2021-06-23 2022-03-24 显示设备 Active CN217387157U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0081626 2021-06-23
KR1020210081626A KR20230000023A (ko) 2021-06-23 2021-06-23 표시 장치

Publications (1)

Publication Number Publication Date
CN217387157U true CN217387157U (zh) 2022-09-06

Family

ID=80623673

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210304907.1A Pending CN115513245A (zh) 2021-06-23 2022-03-24 显示设备
CN202220677099.9U Active CN217387157U (zh) 2021-06-23 2022-03-24 显示设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210304907.1A Pending CN115513245A (zh) 2021-06-23 2022-03-24 显示设备

Country Status (4)

Country Link
US (1) US20220415869A1 (zh)
EP (1) EP4109528A1 (zh)
KR (1) KR20230000023A (zh)
CN (2) CN115513245A (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100637189B1 (ko) * 2004-11-18 2006-10-23 삼성에스디아이 주식회사 평판표시장치
TWI263458B (en) * 2005-10-25 2006-10-01 Au Optronics Corp Flat display panel and black matrix thereof
CN104076991B (zh) * 2013-03-25 2018-02-09 上海天马微电子有限公司 一种触摸屏、触摸显示面板和触摸显示装置
KR102175285B1 (ko) * 2013-08-14 2020-11-09 삼성디스플레이 주식회사 표시 패널 및 표시 패널의 제조 방법
EP2966553B1 (en) * 2014-07-01 2020-02-19 LG Innotek Co., Ltd. Touch window
CN107393905B (zh) * 2017-07-28 2019-07-09 天马微电子股份有限公司 柔性显示面板及柔性显示装置
KR102581137B1 (ko) * 2018-08-29 2023-09-22 삼성디스플레이 주식회사 표시 장치
US11139348B2 (en) * 2018-11-27 2021-10-05 Samsung Display Co., Ltd. Display device
CN113583582A (zh) * 2020-04-30 2021-11-02 华为技术有限公司 保护膜、保护膜组件、显示屏组件及终端

Also Published As

Publication number Publication date
KR20230000023A (ko) 2023-01-02
EP4109528A1 (en) 2022-12-28
CN115513245A (zh) 2022-12-23
US20220415869A1 (en) 2022-12-29

Similar Documents

Publication Publication Date Title
CN114068644A (zh) 拼接显示器
KR20230056859A (ko) 표시 장치 및 그의 제조 방법
CN217387157U (zh) 显示设备
US20220140019A1 (en) Display device
US20220181587A1 (en) Display device
KR20230094244A (ko) 표시 장치 및 표시 장치의 제조 방법
CN115312564A (zh) 显示装置
KR20220094311A (ko) 표시 장치
US20240088165A1 (en) Display device
CN219800895U (zh) 显示装置
EP4235283A1 (en) Display device and manufacturing method thereof
US20230057960A1 (en) Tiled display device
US20230395753A1 (en) Display device
US20240097073A1 (en) Display device and method of manufacturing the same
KR20230033185A (ko) 표시 장치, 발광 소자의 제조 방법, 및 이에 따라 제조된 발광 소자를 포함하는 표시 장치의 제조 방법
KR20230139885A (ko) 표시 장치
KR20230167202A (ko) 표시 장치 및 그 제조 방법
CN117410290A (zh) 显示装置
KR20230041911A (ko) 표시 장치
KR20240002279A (ko) 표시 장치
KR20230059882A (ko) 표시 장치 및 그 제조 방법
KR20230140673A (ko) 표시 장치
KR20230105711A (ko) 표시 장치
CN118266095A (zh) 显示装置及其制造方法
CN116646370A (zh) 显示装置及其制造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant