KR20230027391A - 타일드 표시 장치 - Google Patents

타일드 표시 장치 Download PDF

Info

Publication number
KR20230027391A
KR20230027391A KR1020210109077A KR20210109077A KR20230027391A KR 20230027391 A KR20230027391 A KR 20230027391A KR 1020210109077 A KR1020210109077 A KR 1020210109077A KR 20210109077 A KR20210109077 A KR 20210109077A KR 20230027391 A KR20230027391 A KR 20230027391A
Authority
KR
South Korea
Prior art keywords
light emitting
display device
color
sub
light
Prior art date
Application number
KR1020210109077A
Other languages
English (en)
Inventor
허종무
정진욱
박선
엄기창
이광근
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210109077A priority Critical patent/KR20230027391A/ko
Priority to US17/870,350 priority patent/US20230057960A1/en
Priority to CN202210967189.6A priority patent/CN115713897A/zh
Priority to EP22190859.3A priority patent/EP4138536A3/en
Priority to TW111131037A priority patent/TW202316393A/zh
Publication of KR20230027391A publication Critical patent/KR20230027391A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3023—Segmented electronic displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0549—Oxides composed of metals from groups of the periodic table being a combination of two or more materials provided in the groups H01L2924/0531 - H01L2924/0546
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Optical Filters (AREA)

Abstract

본 발명의 일 실시예에 의하면, 제 제1 발광 소자를 포함하는 제1 표시 소자부를 포함하는 제1 패널; 제2 발광 소자를 포함하는 제2 표시 소자부를 포함하는 제2 패널; 및 평면 상에서 볼 때, 적어도 일부가 상기 제1 패널과 중첩하고, 또 다른 적어도 일부가 상기 제2 패널과 중첩하고, 색상 변환부를 포함하는 공유층; 을 포함하고, 상기 색상 변환부는, 상기 제1 패널 및 상기 제2 패널로부터 제공된 광의 적어도 일부의 파장을 변경할 수 있는, 타일드 표시 장치가 제공될 수 있다.

Description

타일드 표시 장치{TILED DISPLAY DEVICE}
본 발명은 타일드 표시 장치에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조됨에 따라, 표시 장치에 대한 연구 개발이 지속적으로 이루어지고 있다.
본 발명의 일 과제는, 외부 시인성이 향상되고, 공정 생산성이 향상된, 타일드 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 의하면, 제1 발광 소자를 포함하는 제1 표시 소자부를 포함하는 제1 패널; 제2 발광 소자를 포함하는 제2 표시 소자부를 포함하는 제2 패널; 및 평면 상에서 볼 때, 적어도 일부가 상기 제1 패널과 중첩하고, 또 다른 적어도 일부가 상기 제2 패널과 중첩하고, 색상 변환부를 포함하는 공유층; 을 포함하고, 상기 색상 변환부는, 상기 제1 패널 및 상기 제2 패널로부터 제공된 광의 적어도 일부의 파장을 변경할 수 있는, 타일드 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 제1 패널과 상기 제2 패널은 상기 타일드 표시 장치의 하부 패널을 형성하고, 상기 공유층은 상기 타일드 표시 장치의 상부 패널을 형성하는, 타일드 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 제1 패널과 상기 제2 패널은 동일한 층에 배치되고, 서로 결합 영역을 사이에 두고 서로 이격된, 타일드 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 결합 영역은 평면 상에서 볼 때, 상기 공유층과 중첩하는, 타일드 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 색상 변환부는, 제1 색의 광을 제공할 수 있는 제1 색상부; 제2 색의 광을 제공할 수 있는 제2 색상부; 및 제3 색의 광을 제공할 수 있는 제3 색상부; 를 포함하고, 상기 제1 색상부, 상기 제2 색상부, 및 상기 제3 색상부 각각은 평면 상에서 볼 때, 상기 제1 패널 및 상기 제2 패널과 중첩하는. 타일드 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 제1 색의 광이 발산되고, 상기 제1 색상부와 중첩하는 제1 서브 화소 영역; 상기 제2 색의 광이 발산되고, 상기 제2 색상부와 중첩하는 제2 서브 화소 영역; 및 상기 제3 색의 광이 발산되고, 상기 제3 색상부와 중첩하는 제3 서브 화소 영역; 을 포함하는, 타일드 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 공유층은, 상기 제1 서브 화소 영역과 중첩하는 제1 색상 필터; 상기 제2 서브 화소 영역과 중첩하는 제2 색상 필터; 및 상기 제3 서브 화소 영역과 중첩하는 제3 색상 필터; 를 더 포함하는, 타일드 표시 장치가 제공될 수 있다.
실시예에 따르면, 광이 발산되는 영역으로서, 상기 제1 발광 소자 및 상기 제2 발광 소자가 배치되는 영역인 발광 영역; 을 더 포함하고, 상기 발광 영역은 상기 제1 표시 소자부 및 상기 제2 표시 소자부에 포함된 구성에 의해 정의되는, 타일드 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 제1 표시 소자부 및 상기 제2 표시 소자부 각각은, 상기 타일드 표시 장치의 표시 방향을 따라 돌출된 형상을 가지는 뱅크를 포함하고, 상기 뱅크는 상기 발광 영역을 둘러싸는 형태를 가지는, 타일드 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 발광 영역은 평면 상에서 볼 때, 상기 제1 서브 화소 영역과 중첩하는 제1 발광 영역, 상기 제2 서브 화소 영역과 중첩하는 제2 발광 영역, 및 상기 제3 서브 화소 영역과 중첩하는 제3 발광 영역을 포함하는, 타일드 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 제1 색상부는 평면 상에서 볼 때, 상기 제1 발광 영역과 어긋나도록 배치되고, 상기 제2 색상부는 평면 상에서 볼 때, 상기 제2 발광 영역과 어긋나도록 배치되고, 상기 제3 색상부는 평면 상에서 볼 때, 상기 제3 발광 영역과 어긋나도록 배치되는, 타일드 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 제1 색상부의 적어도 일부는 평면 상에서 볼 때, 상기 제1 발광 영역과 중첩하고, 상기 제1 색상부의 또 다른 일부는 상기 제1 발광 영역과 중첩하지 않는, 타일드 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 제1 패널과 상기 공유층의 일부는 제1 표시 장치를 형성하고, 상기 제2 패널과 상기 공유층의 또 다른 일부는 제2 표시 장치를 형성하고, 상기 제1 표시 장치 및 상기 제2 표시 장치에서, 서로 인접한 상기 제1 서브 화소 영역, 상기 제2 서브 화소 영역, 및 상기 제3 서브 화소 영역은 제1 이격 거리만큼 이격되고, 상기 제1 표시 장치의 제1 인접 서브 화소 영역과 상기 제2 표시 장치의 제2 인접 서브 화소 영역은 제2 이격 거리만큼 이격되고, 상기 제1 인접 서브 화소 영역은, 상기 제1 표시 장치에 배치된 상기 제1 서브 화소 영역, 상기 제2 서브 화소 영역, 및 상기 제3 서브 화소 영역 중 상기 제2 표시 장치에 가장 인접한 영역이고, 상기 제2 인접 서브 화소 영역은, 상기 제2 표시 장치에 배치된 상기 제1 서브 화소 영역, 상기 제2 서브 화소 영역, 및 상기 제3 서브 화소 영역 중 상기 제1 표시 장치에 가장 인접한 영역이고, 상기 제1 이격 거리는 상기 제2 이격 거리와 동일한, 타일드 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 제1 표시 장치 및 상기 제2 표시 장치에서, 서로 인접한 상기 제1 발광 영역, 상기 제2 발광 영역, 및 상기 제3 발광 영역은 제1 발광 이격 거리만큼 이격되고, 상기 제1 표시 장치의 제1 인접 발광 영역과 상기 제2 표시 장치의 제2 인접 발광 영역은 제2 발광 이격 거리만큼 이격되고, 상기 제1 인접 발광 영역은, 상기 제1 표시 장치에 배치된 상기 제1 발광 영역, 상기 제2 발광 영역, 및 상기 제3 발광 영역 중 상기 제2 표시 장치에 가장 인접한 영역이고, 상기 제2 인접 발광 영역은, 상기 제2 표시 장치에 배치된 상기 제1 발광 영역, 상기 제2 발광 영역, 및 상기 제3 발광 영역 중 상기 제1 표시 장치에 가장 인접한 영역이고, 상기 제1 발광 이격 거리는 상기 제2 발광 이격 거리와 상이한, 타일드 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 제2 발광 이격 거리는 상기 제2 이격 거리보다 큰, 타일드 표시 장치가 제공될 수 있다.
실시예에 따르면, 외부에서 볼 때, 상기 제1 서브 화소 영역에서 상기 제1 색의 광이 관찰되고, 상기 제2 서브 화소 영역에서 상기 제2 색의 광이 관찰되고, 상기 제3 서브 화소 영역에서 상기 제3 색의 광이 관찰되는, 타일드 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 제1 패널과 상기 제2 패널은 동일한 층에 배치되고, 서로 결합 영역을 사이에 두고 서로 이격되고, 상기 결합 영역의 두께는 상기 제2 이격 거리보다 작은, 타일드 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 제1 색상부는 상기 제3 색의 광을 상기 제1 색의 광으로 변환하도록 구성된 제1 퀀텀 닷을 포함하고, 상기 제2 색상부는 상기 제3 색의 광을 상기 제2 색의 광으로 변환하도록 구성된 제2 퀀텀 닷을 포함하는, 타일드 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 제1 발광 소자와 상기 제2 발광 소자는 상기 제3 색의 광을 발산하는, 타일드 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 제1 인접 서브 화소 영역이 나타내는 색상과 상기 제2 인접 서브 화소 영역이 나타내는 색상은 서로 상이한, 타일드 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 발광 소자는 마이크로 스케일 내지 나노 스케일의 발광 다이오드 또는 유기 발광 다이오드(OLED; Organic Light Emitting Diode)인, 타일드 표시 장치가 제공될 수 있다.
본 발명의 다른 실시예에 따르면, 제1 기판, 상기 제1 기판 상에 배치되고 제1 발광 소자를 포함하는 제1 표시 소자부, 및 상기 제1 표시 소자부 상에 배치된 제1 상부층을 포함하는 제1 표시 장치; 및 제2 기판, 상기 제2 기판 상에 배치되고 제2 발광 소자를 포함하는 제2 표시 소자부, 및 상기 제2 표시 소자부 상에 배치된 제2 상부층을 포함하는 제2 표시 장치; 를 포함하고, 상기 제1 상부층과 상기 제2 상부층은 일체로 형성되고, 상기 제1 상부층과 상기 제2 상부층 각각은 제1 퀀텀 닷을 포함하는 제1 색상부 및 제2 퀀텀 닷을 포함하는 제2 색상부를 포함하는, 타일드 표시 장치가 제공될 수 있다.
본 발명의 또 다른 실시예에 따르면, 제1 색의 광이 발산되는 제1 서브 화소 영역, 제2 색의 광이 발산되는 제2 서브 화소 영역, 및 제3 색의 광이 발산되는 제3 서브 화소 영역을 포함하는 타일드 표시 장치로서, 제1 기판 및 상기 제1 기판 상에 배치되고 상기 제3 색의 광을 발산하는 제1 발광 소자를 포함하는 제1 표시 소자부를 포함하는 제1 패널; 제2 기판 및 상기 제2 기판 상에 배치되고 상기 제3 색의 광을 발산하는 제2 발광 소자를 포함하는 제2 표시 소자부를 포함하는 제2 패널; 및 평면 상에서 볼 때, 상기 제1 패널과 중첩하는 제1 영역 및 상기 제2 패널과 중첩하는 제2 영역을 포함하는 공유층; 을 포함하고, 상기 제1 서브 화소 영역, 상기 제2 서브 화소 영역, 및 상기 제3 서브 화소 영역은 상기 공유층에 의해 정의되는, 타일드 표시 장치가 제공될 수 있다.
본 발명의 과제의 해결 수단이 상술한 해결 수단들로 제한되는 것은 아니며, 언급되지 아니한 해결 수단들은 본 명세서 및 첨부된 도면으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 의하면, 외부 시인성이 향상되고, 공정 생산성이 향상된, 타일드 표시 장치가 제공될 수 있다.
본 발명의 효과가 상술한 효과들로 제한되는 것은 아니며, 언급되지 아니한 효과들은 본 명세서 및 첨부된 도면으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 일 실시예에 따른 타일드 표시 장치를 나타낸 평면도이다.
도 2는 실시예에 따른 타일드 표시 장치를 개략적으로 나타낸 사시도이다.
도 3은 실시예에 따른 타일드 표시 장치를 나타낸 블록도이다.
도 4는 실시예에 따른 화소에 포함된 화소 회로를 나타낸 도면이다.
도 5는 제1 실시예에 따른 화소를 나타낸 평면도이다.
도 6은 도 5의 Ⅱ~Ⅱ’에 따른 단면도이다.
도 7은 제2 실시예에 따른 화소를 나타낸 단면도이다.
도 8은 공유층을 포함하여 화소를 나타낸 단면도로서, 도 1의 Ⅰ~Ⅰ’에 따른 단면도이다.
도 9 내지 도 11은 도 1의 EA1 영역의 확대도이다.
본 명세서에 기재된 실시예는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 사상을 명확히 설명하기 위한 것이므로, 본 발명이 본 명세서에 기재된 실시예에 의해 한정되는 것은 아니며, 본 발명의 범위는 본 발명의 사상을 벗어나지 아니하는 수정예 또는 변형예를 포함하는 것으로 해석되어야 한다.
본 명세서에서 사용되는 용어는 본 발명에서의 기능을 고려하여 가능한 현재 널리 사용되고 있는 일반적인 용어를 선택하였으나 이는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자의 의도, 관례 또는 새로운 기술의 출현 등에 따라 달라질 수 있다. 다만, 이와 달리 특정한 용어를 임의의 의미로 정의하여 사용하는 경우에는 그 용어의 의미에 관하여 별도로 기재할 것이다. 따라서 본 명세서에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가진 실질적인 의미와 본 명세서의 전반에 걸친 내용을 토대로 해석되어야 한다.
본 명세서에 첨부된 도면은 본 발명을 용이하게 설명하기 위한 것으로 도면에 도시된 형상은 본 발명의 이해를 돕기 위하여 필요에 따라 과장되어 표시된 것일 수 있으므로 본 발명이 도면에 의해 한정되는 것은 아니다.
본 명세서에서 본 발명에 관련된 공지의 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에 이에 관한 자세한 설명은 필요에 따라 생략하기로 한다.
본 발명은 타일드 표시 장치에 관한 것이다. 이하에서는, 첨부된 도면들을 참조하여 실시예에 따른 타일드 표시 장치에 관하여 서술한다.
도 1은 일 실시예에 따른 타일드 표시 장치를 나타낸 평면도이다.
타일드 표시 장치(TDD; Tiled Display Device)는 시각 정보를 사용자에게 제공하도록 구성될 수 있다. 타일드 표시 장치(TDD)는 타일드 표시 장치(TDD)의 표시 방향(일 예로, 제3 방향(DR3))으로 광을 제공(혹은 발산)할 수 있다.
타일드 표시 장치(TDD)는 복수의 표시 장치(DD)가 결합되어 제공될 수 있다. 실시예에 따르면, 타일드 표시 장치(TDD)는 복수의 표시 장치(DD)가 결합되어 대화면을 나타낼 수 있고, 이에 따라 옥외 광고 등 넓은 표시면이 요구되는 분야에 적용될 수 있다.
타일드 표시 장치(TDD)에 포함된 복수의 표시 장치(DD)는 제1 내지 제4 표시 장치들(DD1~DD4)을 포함할 수 있다. 실시예에 따르면, 타일드 표시 장치(TDD)는 네 개의 표시 장치를 포함할 수 있으나, 타일드 표시 장치(TDD)를 형성(혹은 구성)하는 표시 장치의 개수는 특정 예시에 한정되지 않는다. 이하에서는 설명의 편의상 네 개의 표시 장치들(DD1, DD2, DD3, DD4)을 포함하는 실시 형태를 기준으로 설명한다.
타일드 표시 장치(TDD)는 화소(PXL), 표시 영역(DA), 비표시 영역(NDA), 및 결합 영역(BA)을 포함할 수 있다.
표시 영역(DA)에서는 광이 출력될 수 있다. 표시 영역(DA) 상에는 화소(PXL)가 배치될 수 있다. 표시 영역(DA)은 타일드 표시 장치(TDD)의 일 면에 형성될 수 있으나, 이에 한정되지 않고, 타일드 표시 장치(TDD)의 측면 및/또는 배면에도 형성될 수 있다. 본 명세서에서는, 표시 영역(DA)이 타일드 표시 장치(TDD)의 일면에 형성된 실시 형태를 기준으로 설명한다.
화소(PXL)는 표시 영역(DA) 내 배치될 수 있다. 화소(PXL)는 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3)를 포함할 수 있다. 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3) 각각은 서로 상이한 색의 광을 출력할 수 있다. 일 예에 따르면, 제1 서브 화소(SPXL1)에서는 제1 색의 광이 출력되고, 제2 서브 화소(SPXL2)에서는 제2 색의 광이 출력되며, 제3 서브 화소(SPXL3)에서는 제3 색의 광이 출력될 수 있다.
제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3) 각각은 발광 소자(도 4의 ‘LD’ 참조)를 포함할 수 있다. 발광 소자(LD)는 광을 발산하도록 구성된다.
비표시 영역(NDA)에서는 광이 출력되지 않을 수 있다. 비표시 영역(NDA)은 표시 영역(DA) 및 결합 영역(BA) 외 영역으로서, 비표시 영역(NDA) 상에는 화소(PXL)가 배치되지 않을 수 있다.
실시예에 따르면, 비표시 영역(NDA)은 표시 영역(DA)의 일부를 둘러싸는 형태를 가질 수 있다. 다만, 상술된 예시에 한정되지 않는다. 예를 들어, 비표시 영역(NDA)은 표시 영역(DA)의 내부에 선택적으로 배치될 수도 있다.
결합 영역(BA)은 타일드 표시 장치(TDD)에 포함된 복수의 표시 장치(DD) 각각에 포함된 제1 내지 제4 패널들(PNL1~PNL4, 도 2 참조) 사이의 영역을 의미할 수 있다. 실시예에 따르면, 결합 영역(BA)의 적어도 일부는 제1 패널(PNL1)과 제2 패널(PNL2) 사이에 배치될 수 있다. 예를 들어, 결합 영역(BA)은, 제1 패널(PNL1)과 제2 패널(PNL2) 사이에 배치된 제1 결합 영역, 제1 패널(PNL1)과 제3 패널(PNL3) 사이에 배치된 제2 결합 영역, 제2 패널(PNL2)과 제4 패널(PNL4) 사이에 배치된 제3 결합 영역, 및 제3 패널(PNL3)과 제4 패널(PNL4) 사이에 배치된 제4 결합 영역을 포함할 수 있다.
실시예에 따르면, 결합 영역(BA)은 평면 상에서 볼 때, 공유층(도 2의 ‘100’ 참조)과 중첩할 수 있다. 예를 들어, 결합 영역(BA)에는 공유층(100)의 적어도 일부가 제공될 수 있다.
실시예에 따르면, 타일드 표시 장치(TDD)는 제1 내지 제4 표시 장치들(DD1~DD4)에 걸쳐 배치된 공유층(100)을 포함할 수 있다. 공유층(100)은 평면 상에서 볼 때, 제1 내제 제4 패널들(PNL1~PNL4)과 중첩할 수 있다. 공유층(100)은 평면 상에서 볼 때, 결합 영역(BA)과도 중첩할 수 있다.
이하에서는, 도 2 및 도 3을 참조하여, 실시예에 따른 타일드 표시 장치(TDD)에 관하여 공유층(100)을 중심으로 설명한다.
도 2는 실시예에 따른 타일드 표시 장치를 개략적으로 나타낸 사시도이다. 도 3은 실시예에 따른 타일드 표시 장치를 나타낸 블록도이다.
도 2 및 도 3을 참조하면, 타일드 표시 장치(TDD)는 제1 패널(PNL1), 제2 패널(PNL2), 제3 패널(PNL3), 제4 패널(PNL4), 및 공유층(100)을 포함할 수 있다. 여기서, 제1 내지 제4 패널들(PNL1~PNL4)은 타일드 표시 장치(TDD)의 하부 구성으로 제공되고, 공유층(100)은 상부 구성으로 제공될 수 있다.
제1 표시 장치(DD1)는 제1 패널(PNL1) 및 공유층(100)의 적어도 일부를 포함할 수 있다. 예를 들어, 제1 표시 장치(DD1)는 제1 패널(PNL1) 및 제1 공유층(혹은 제1 상부층)을 포함할 수 있다. 여기서, 상기 제1 공유층은 공유층(100)의 일부로서, 제1 패널(PNL1)과 중첩할 수 있다. 제1 패널(PNL1)은 평면 상에서 볼 때, 공유층(100)의 제1 영역과 중첩할 수 있다.
제2 표시 장치(DD2)는 제2 패널(PNL2) 및 공유층(100)의 적어도 일부를 포함할 수 있다. 예를 들어, 제2 표시 장치(DD2)는 제2 패널(PNL2) 및 제2 공유층(혹은 제2 상부층)을 포함할 수 있다. 여기서, 상기 제2 공유층은 공유층(100)의 일부로서, 제2 패널(PNL2)과 중첩할 수 있다. 제2 패널(PNL2)은 평면 상에서 볼 때, 공유층(100)의 제2 영역과 중첩할 수 있다.
제3 표시 장치(DD3)는 제3 패널(PNL3) 및 공유층(100)의 적어도 일부를 포함할 수 있다. 예를 들어, 제3 표시 장치(DD3)는 제3 패널(PNL3) 및 제3 공유층(혹은 제3 상부층)을 포함할 수 있다. 여기서, 상기 제3 공유층은 공유층(100)의 일부로서, 제3 패널(PNL3)과 중첩할 수 있다. 제3 패널(PNL3)은 평면 상에서 볼 때, 공유층(100)의 제3 영역과 중첩할 수 있다.
제4 표시 장치(DD4)는 제4 패널(PNL4) 및 공유층(100)의 적어도 일부를 포함할 수 있다. 예를 들어, 제4 표시 장치(DD4)는 제4 패널(PNL4) 및 제4 공유층(혹은 제4 상부층)을 포함할 수 있다. 여기서, 상기 제4 공유층은 공유층(100)의 일부로서, 제4 패널(PNL4)과 중첩할 수 있다. 제4 패널(PNL4)은 평면 상에서 볼 때, 공유층(100)의 제4 영역과 중첩할 수 있다.
실시예에 따르면 상기 제1 내지 제4 공유층은 일체로 형성될 수 있다.
제1 패널(PNL1)은 공유층(100)의 적어도 일부와 연결될 수 있다. 예를 들어, 제1 패널(PNL1)의 상면과 공유층(100)의 하면은 접착 부재로 연결될 수 있다. 상기 접착 부재는 종래 공지된 접착 물질을 포함할 수 있으며, 특정한 예시에 한정되는 것은 아니다. 마찬가지로, 제2 내지 제4 패널들(PNL2~PNL4) 각각은 공유층(100)의 일부와 연결될 수 있다.
제1 패널(PNL1)은 제1 표시 장치(DD1)의 일부 구성으로서, 제1 표시 장치(DD1)의 하부 패널을 의미할 수 있다. 마찬가지로, 제2 내지 제4 패널들(PNL2~PNL4) 각각은 제2 내지 제4 표시 장치(DD2~DD4)의 일부 구성으로서, 제2 내지 제4 표시 장치(DD2~DD4)의 하부 패널을 의미할 수 있다.
실시예에 따르면, 제1 내지 제4 패널들(PNL1~PNL4)은 서로 이격될 수 있다. 예를 들어, 상술한 바와 같이, 제1 패널(PNL1)은 제2 패널(PNL2), 제3 패널(PNL3), 및 제4 패널(PNL4)과 결합 영역(BA)을 사이에 두고 이격될 수 있다. 실시예에 따르면, 인접한 패널들(일 예로, 제1 패널(PNL1)과 제2 패널(PNL2))은 결합 영역(BA)에서 연결될 수 있다.
실시예에 따르면, 제1 패널(PNL1)은 제2 패널(PNL2), 제3 패널(PNL3), 및 제4 패널(PNL4)은 동일한 층에 배치될 수 있다.
제1 패널(PNL1)은 제1 기판(SUB1), 제1 화소 회로부(PCL1), 및 제1 표시 소자부(DPL1)를 포함할 수 있다. 여기서, 제1 기판(SUB1), 제1 화소 회로부(PCL1), 및 제1 표시 소자부(DPL1)는 제1 기판(SUB1)의 두께 방향(일 예로, 제3 방향(DR3))으로 순차적으로 적층될 수 있다. 마찬가지로, 제2 내지 제4 패널(PNL2~PNL4)은 각각 제3 방향(DR3)을 따라서 순차적으로 적층된 제2 내지 제4 기판(SUB2~SUB4), 제2 내지 제4 화소 회로부(PCL2~PCL4), 및 제2 내지 제4 표시 소자부(DPL2~DPL4))를 포함할 수 있다.
제1 내지 제4 패널들(PNL1~PNL4)은 광을 발산할 수 있다. 예를 들어, 제1 내지 제4 패널들(PNL1~PNL4) 각각에 포함된 제1 내지 제4 표시 소자부(DPL1~DPL4)는 광을 발산하도록 구성된 발광 소자(LD)를 포함할 수 있다.
예를 들어, 제1 표시 소자부(DPL1)는 제1 발광 소자를 포함하고, 제2 표시 소자부(DPL2)는 제2 발광 소자를 포함하고, 제3 표시 소자부(DPL3)는 제3 발광 소자를 포함하고, 제4 표시 소자부(DPL4)는 제4 발광 소자를 포함할 수 있다.
제1 패널(PNL1)은 평면 상에서 볼 때, 공유층(100)과 중첩할 수 있다. 실시예에 따르면, 제1 패널(PNL1)은 평면 상에서 볼 때, 공유층(100)에 포함된 색상 변환부(CCL) 및/또는 색상 필터부(CFL)와 중첩할 수 있다. 마찬가지로, 제2 내지 제4 패널들(PNL2~PNL4)은 각각, 평면 상에서 볼 때, 공유층(100)과 중첩할 수 있다. 이에 관한 상세한 내용은 도 8을 참조하여 후술한다.
제1 패널(PNL1)은 제2 내지 제4 패널들(PNL2~PNL4)과 상이한 공정 내에서 형성될 수 있다. 예를 들어, 제1 패널(PNL1)은 별도의 공정 내에서 제조되어, 제2 내지 제4 패널들(PNL2~PNL4)과 결합될 수 있다.
제1 표시 장치(DD1)는 제1 패널(PNL1) 및 공유층(100)의 적어도 일부를 포함할 수 있다. 예를 들어, 제1 표시 장치(DD1)는 제1 패널(PNL1) 및 제1 공유층을 포함할 수 있다. 여기서, 상기 제1 공유층은 공유층(100)의 일부로서, 제1 패널(PNL1)과 중첩하는 부분을 의미할 수 있다.
이하에서는, 실시예에 따른 타일드 표시 장치(TDD)에 포함된 복수의 표시 장치(DD)에 관하여 더욱 상세히 설명한다. 다만 설명의 편의상 복수의 표시 장치(DD) 중 제1 표시 장치(DD1)를 기준으로 설명한다. 실시예에 따르면, 제1 표시 장치(DD1)를 참조하여 설명된 기술적 특징은 제2 내지 제4 표시 장치들(DD2~DD4)에 적용될 수 있다.
실시예에 따르면, 도 4 내지 도 7에 도시된 구조는 제1 표시 장치(DD1)의 제1 패널(PNL1)을 나타낸 것일 수 있다.
먼저 도 4를 참조하여, 실시예에 따른 제1 표시 장치(DD1)에 포함된 화소(PXL)의 화소 회로(PXC)에 관하여 설명한다. 도 4는 실시예에 따른 화소에 포함된 화소 회로를 나타낸 도면이다.
도 4를 참조하면, 화소(PXL)는 발광 소자(LD) 및 화소 회로(PXC)를 포함할 수 있다.
발광 소자(LD)는 제1 전원 라인(VDD)과 제2 전원 라인(VSS) 사이에 연결될 수 있다. 발광 소자(LD)의 일 단부(일 예로, P형 반도체)는 제1 전극(ELT1) 및 화소 회로(PXC)를 경유하여 제1 전원 라인(VDD)에 연결되고, 발광 소자(LD)의 타 단부(일 예로, N형 반도체)는 제2 전극(ELT2)을 경유하여 제2 전원 라인(VSS)에 연결될 수 있다.
실시예에 따르면, 발광 소자(LD)는 화소 회로(PXC)를 통해 구동 전류가 공급될 때, 상기 구동 전류에 대응하는 휘도의 광을 발산할 수 있다.
실시예에 따르면, 발광 소자(LD)들은 제1 전원 라인(VDD)과 제2 전원 라인(VSS)의 사이에서 다양한 연결 구조를 통해 서로 연결될 수 있다. 일 예로, 발광 소자(LD)들은 서로 병렬로만 연결되거나, 서로 직렬로만 연결될 수 있다. 또는, 발광 소자(LD)들은 직/병렬 혼합 구조로 연결될 수 있다.
제1 전원 라인(VDD)과 제2 전원 라인(VSS)은 발광 소자(LD)들이 광을 발산할 수 있도록 서로 상이한 전위를 가질 수 있다. 제1 전원 라인(VDD)과 제2 전원 라인(VSS)은 화소(PXL)의 발광 기간 중 광이 발산될 수 있을 정도의 전위차를 가질 수 있다. 예를 들어, 제1 전원 라인(VDD)은 제2 전원 라인(VSS)보다 높은 전위로 설정될 수 있다.
화소 회로(PXC)는 제1 전원 라인(VDD)과 발광 소자(LD) 사이를 연결할 수 있다. 화소 회로(PXC)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
실시예에 따르면, 제1 트랜지스터(T1)의 일 전극은 제1 전원 라인(VDD)에 연결되고, 타 전극은 발광 소자(LD)의 일 전극(일 예로, 애노드 전극)에 연결될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 연결될 수 있다. 제1 트랜지스터(T1)는 제1 노드(N1)를 통해 인가된 전압에 대응하여 발광 소자(LD)에 흐르는 전류를 제어할 수 있다.
실시예에 따르면, 제2 트랜지스터(T2)의 일 전극은 데이터 라인(DL)에 연결되고, 타 전극은 제1 노드(N1)에 연결될 수 있다. 제2 트랜지스터(T2)의 게이트 전극은 스캔 라인(SL)에 연결될 수 있다. 제2 트랜지스터(T2)는 스캔 라인(SL)으로부터 스캔 신호가 공급될 때, 턴-온되고, 이 때, 데이터 라인(DL)으로부터 제공된 데이터 신호를 제1 노드(N1)로 전달할 수 있다.
실시예에 따르면, 제3 트랜지스터(T3)의 일 전극은 센싱 라인(SENL)에 연결되고, 타 전극은 제2 노드(N2)에 연결될 수 있다. 제3 트랜지스터(T3)의 게이트 전극은 센싱 신호 라인(SEL)에 연결될 수 있다. 제3 트랜지스터(T3)가 센싱 신호 라인(SEL)으로부터 제공된 센싱 신호에 응답하여 턴-온되는 경우, 센싱 라인(SENL)을 통해 기준 전압이 제2 노드(N2)로 제공될 수 있다.
실시예에 따르면, 상기 기준 전압은 발광 소자(LD)와 연결된 제1 트랜지스터(T1)의 전극(일 예로, 제1 트랜지스터(T1)의 소스 전극)의 전압을 일정한 값으로 설정 혹은 초기화하는 역할을 수행할 수 있다. 일 예에 따르면, 상기 기준 전압은 제2 전원 라인(VSS)의 전압 이하로 설정될 수 있다.
실시예에 따르면, 제3 트랜지스터(T3)는 센싱 신호 라인(SEL)으로부터 제공된 센싱 신호에 응답하여 턴-온되는 경우, 센싱 전류를 센싱 라인(SENL)으로 전달할 수 있다.
실시예에 따르면, 상기 센싱 전류는 제1 트랜지스터(T1)의 이동도 및 문턱 전압의 변화량을 산출하기 위해 이용될 수 있다.
스토리지 커패시터(Cst)는 제1 노드(N1)(또는, 제1 트랜지스터(T1)의 게이트 전극)와 제2 노드(N2)(또는, 제1 트랜지스터(T1)의 타 전극) 사이에 연결될 수 있다. 스토리지 커패시터(Cst)는 제1 노드(N1)의 전압과 제2 노드(N2)의 전압 간 차이에 관한 정보를 저장할 수 있다.
한편, 화소 회로(PXC)의 구조는 도 4에 도시된 구조에 한정되지 않으며, 다양한 형태의 구조가 구현될 수 있다. 또한, 도 4에서 제1 내지 제3 트랜지스터(T1~T3)는 N형 트랜지스터를 기준으로 도시되었으나, 이에 한정되지 않고 실시예에 따라 제1 내지 제3 트랜지스터(T1~T3)는 P형 트랜지스터로 구성될 수 있다.
이하에서는, 도 5 내지 도 7을 참조하여, 실시예에 따른 화소(PXL)의 구조에 관하여 설명한다. 전술한 내용과 중복될 수 있는 내용은 간략히 설명하거나 생략하도록 한다.
실시예에 따르면, 화소(PXL)는 발광 소자(LD)를 포함할 수 있다. 일 예에 따르면, 발광 소자(LD)는 마이크로 스케일 내지 나노 스케일의 발광 다이오드이거나, 혹은 유기 발광 다이오드(OLED; Organic Light Emitting Diode)일 수 있다.
먼저, 도 5 및 도 6을 참조하여, 제1 실시예에 따른 화소(PXL)로서, 발광 소자(LD)가 마이크로 스케일 내지 나노 스케일의 발광 다이오드인 실시예에 관하여 설명한다.
도 5는 제1 실시예에 따른 화소를 나타낸 평면도이다. 도 5에 도시된 화소(PXL)는 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3) 중 적어도 어느 하나일 수 있다.
도 5를 참조하면, 화소(PXL)는 제1 전극(ELT1), 제2 전극(ELT2), 제1 연결 전극(CNL1), 제2 연결 전극(CNL2), 제1 컨택부(CNT1), 제2 컨택부(CNT2), 발광 소자(LD), 제1 컨택 전극(CNE1), 및 제2 컨택 전극(CNE2)을 포함할 수 있다.
발광 소자(LD)는 복수 개 구비되어 배열될 수 있다. 일 예로, 발광 소자(LD)는 제2 방향(DR2)을 따라 병렬 구조로 배열될 수 있다. 다만 발광 소자(LD)의 배열 구조가 이에 한정되는 것은 아니다.
실시예에 따르면, 발광 소자(LD)는 일 방향을 따라 연장된 기둥 형상으로 제공될 수 있다. 발광 소자(LD)는 제1 단부(EP1)와 제2 단부(EP2)를 가질 수 있다. 발광 소자(LD)의 제1 단부(EP1)에는 제1 반도체층(11)이 인접할 수 있다. 발광 소자(LD)의 제2 단부(EP2)에는 제2 반도체층(13)이 인접할 수 있다.
실시예에 따르면, 발광 소자(LD)는 식각 방식 등을 통해 기둥 형상으로 제조된 발광 소자일 수 있다. 본 명세서에서, 기둥 형상이라 함은 원 기둥 또는 다각 기둥 등과 같이 길이 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 포괄하며, 그 단면의 형상이 특별히 한정되지는 않는다. 예를 들어, 발광 소자(LD)의 길이는 그 직경(또는, 횡단면의 폭)보다 클 수 있다. 다만, 발광 소자(LD)의 형상은 상술된 예시에 한정되지 않는다.
실시예에 따르면, 발광 소자(LD)는 나노 스케일(nanometer scale) 내지 마이크로 스케일(micrometer scale) 정도의 크기를 가질 수 있다.
실시예에 따르면, 발광 소자(LD)는 제1 반도체층(11) 및 제2 반도체층(13), 및 제1 및 제2 반도체층들(11, 13)의 사이에 개재된 활성층(12)을 포함할 수 있다.
제1 반도체층(11)은 제1 도전형의 반도체층일 수 있다. 예를 들어, 제1 반도체층(11)은 N형 반도체층을 포함할 수 있다. 일 예로, 제1 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전형 도펀트가 도핑된 N형 반도체층을 포함할 수 있다. 다만, 제1 반도체층(11)을 구성하는 물질이 이에 한정되지 않는다.
활성층(12)은 제1 반도체층(11) 상에 배치되며, 단일 양자 우물(single-quantum well) 또는 다중 양자 우물(multi-quantum well) 구조로 형성될 수 있다. 일 예로, 활성층(12)이 다중 양자 우물 구조로 형성되는 경우, 활성층(12)은 장벽층(barrier layer), 스트레인 강화층(strain reinforcing layer), 및 웰층(well layer)이 하나의 유닛으로 주기적으로 반복 적층될 수 있다. 스트레인 강화층은 장벽층보다 더 작은 격자 상수를 가져 웰층에 인가되는 스트레인, 일 예로, 압축 스트레인을 더 강화할 수 있다. 다만, 활성층(12)의 구조가 상술한 실시예에 한정되는 것은 아니다.
실시예에 따르면, 활성층(12)은 400nm 내지 900nm의 파장을 갖는 광을 방출할 수 있다. 일 예에 따르면, 활성층(12)은 AlGaN, InAlGaN 등의 물질을 포함할 수 있으나, 상술된 예시에 한정되지 않는다.
제2 반도체층(13)은 활성층(12) 상에 배치되며, 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 예를 들어, 제2 반도체층(13)은 P형 반도체층을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전형 도펀트가 도핑된 P형 반도체층을 포함할 수 있다. 다만, 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 반도체층(13)을 구성할 수 있다.
발광 소자(LD)의 양단에 문턱 전압 이상의 전압을 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 다양한 발광 장치의 광원으로 이용할 수 있다.
실시예에 따르면, 발광 소자(LD)는 소자 절연막을 더 포함할 수 있다. 소자 절연막은 발광 소자(LD)의 외면 상에 배치되어, 전기적 연결을 안정화할 수 있다.
일 예에 따르면, 소자 절연막은 무기 재료를 포함할 수 있다. 예를 들어, 소자 절연막은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 타이타늄 산화물(TiOx) 중 적어도 하나의 절연 물질을 포함하여 단일층 또는 다중층으로 구성될 수 있다.
발광 소자(LD)의 구조는 상술된 예시에 한정되지 않으며, 추가적인 구성을 더 포함할 수 있다. 예를 들어, 발광 소자(LD)는 형광체층, 활성층, 및 전극층 등을 추가적으로 포함할 수도 있다.
발광 소자(LD)는 정렬 전극으로 기능하도록 구성된 전극들 사이에 배치될 수 있다. 예를 들어, 발광 소자(LD)는 평면 상에서 볼 때, 제1 전극(ELT1)과 제2 전극(ELT2) 사이에 배치될 수 있다. 발광 소자(LD)는 제1 전극(ELT1) 및 제2 전극(ELT2) 상에 배치될 수 있다. 발광 소자(LD)의 적어도 일부는 평면 상에서 볼 때, 제1 전극(ELT1)과 제2 전극(ELT2) 사이에 배치될 수 있다.
발광 소자(LD)는 제1 컨택 전극(CNE1)을 통해 제1 전극(ELT1)과 전기적으로 연결될 수 있다.
실시예에 따르면, 발광 소자(LD)의 제2 단부(EP2)는 제1 컨택 전극(CNE1)과 전기적으로 연결될 수 있다. 이에 따라, 발광 소자(LD)의 제2 반도체층(13)은 제1 전극(ELT1) 및 제1 컨택 전극(CNE1)과 전기적으로 연결될 수 있다.
발광 소자(LD)는 제2 컨택 전극(CNE2)을 통해 제2 전극(ELT2)과 전기적으로 연결될 수 있다.
실시예에 따르면, 발광 소자(LD)의 제1 단부(EP1)는 제2 컨택 전극(CNE2)과 전기적으로 연결될 수 있다. 이에 따라, 발광 소자(LD)의 제1 반도체층(11)은 제2 전극(ELT2) 및 제2 컨택 전극(CNE2)과 전기적으로 연결될 수 있다.
제1 전극(ELT1)은 제2 방향(DR2)으로 연장할 수 있다. 제1 전극(ELT1)은 제2 전극(ELT2)과 제1 방향(DR1)으로 이격될 수 있다. 제1 전극(ELT1)은 제1 연결 전극(CNL1)과 연결될 수 있다. 여기서, 제1 방향(DR1)은 제2 방향(DR2)과 교차(혹은 비평행)할 수 있다.
제1 연결 전극(CNL1)은 제1 컨택부(CNT1)를 통해 제1 화소 회로부(PCL1)에 포함된 브릿지 패턴(도 6의 ‘BRP’ 참조)과 연결될 수 있다. 제1 연결 전극(CNL1)은 제1 전극(ELT1)과 동일한 층에 배치되어, 서로 일체로 형성될 수 있다.
제2 전극(ELT2)은 제2 방향(DR2)으로 연장할 수 있다. 제2 전극(ELT2)은 제1 전극(ELT1)과 제1 방향(DR1)으로 이격될 수 있다. 제2 전극(ELT2)은 제2 연결 전극(CNL2)과 연결될 수 있다.
제2 연결 전극(CNL2)은 제2 컨택부(CNT2)를 통해 제1 화소 회로부(PCL1)에 포함된 전원 라인(도 6의 ‘PL’ 참조)과 연결될 수 있다. 제2 연결 전극(CNL2)은 제2 전극(ELT2)과 동일한 층에 배치되어, 서로 일체로 형성될 수 있다.
제1 컨택 전극(CNE1)은 제1 전극(ELT1) 상에 배치되어, 제1 전극(ELT1)과 전기적으로 연결될 수 있다. 제1 컨택 전극(CNE1)은 제1 전극(ELT1)과 발광 소자(LD)를 전기적으로 연결할 수 있다.
제2 컨택 전극(CNE2)은 제2 전극(ELT2) 상에 배치되어, 제2 전극(ELT2)과 전기적으로 연결될 수 있다. 제2 컨택 전극(CNE2)은 제2 전극(ELT2)과 발광 소자(LD)를 전기적으로 연결할 수 있다.
도 6은 일 실시예에 따른 화소(PXL)를 나타낸 단면도이다. 도 6은 도 5의 Ⅱ~Ⅱ’에 따른 단면도이다. 이하에서는 설명의 편의상 전술한 제1 내지 제3 트랜지스터들(T1~T3) 중 제1 트랜지스터(T1)를 중심으로 설명한다.
도 6을 참조하면, 화소(PXL)는 제1 기판(SUB1), 제1 화소 회로부(PCL1), 및 제1 표시 소자부(DPL1)를 포함할 수 있다.
제1 기판(SUB1)은 제1 화소 회로부(PCL1) 및 제1 표시 소자부(DPL1)가 배치되는 영역을 제공할 수 있다. 제1 기판(SUB1)은 화소(PXL)의 베이스 부재를 형성할 수 있다. 제1 기판(SUB1)은 경성 또는 연성의 기판이나 필름일 수 있으나, 특정 예시에 한정되지 않는다.
제1 화소 회로부(PCL1)는 제1 기판(SUB1) 상에 배치될 수 있다. 제1 화소 회로부(PCL1)는 버퍼막(BFL), 제1 트랜지스터(T1), 게이트 절연막(GI), 제1 층간 절연막(ILD1), 제2 층간 절연막(ILD2), 브릿지 패턴(BRP), 전원 배선(PL), 보호막(PSV), 제1 컨택부(CNT1), 및 제2 컨택부(CNT2)를 포함할 수 있다.
버퍼막(BFL)은 제1 기판(SUB1) 상에 배치될 수 있다. 버퍼막(BFL)은 불순물이 외부로부터 확산되는 것을 방지할 수 있다. 버퍼막(BFL)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 등과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다.
제1 트랜지스터(T1)는 박막 트랜지스터일 수 있다. 일 실시예에 따르면, 제1 트랜지스터(T1)는 구동 트랜지스터일 수 있다.
제1 트랜지스터(T1)는 발광 소자(LD)와 전기적으로 연결될 수 있다. 제1 트랜지스터(T1)는 브릿지 패턴(BRP)과 전기적으로 연결될 수 있다.
제1 트랜지스터(T1)는 액티브층(ACT), 제1 트랜지스터 전극(TE1), 제2 트랜지스터 전극(TE2), 및 게이트 전극(GE)을 포함할 수 있다.
액티브층(ACT)은 반도체층을 의미할 수 있다. 액티브층(ACT)은 버퍼막(BFL) 상에 배치될 수 있다. 액티브층(ACT)은 폴리실리콘(polysilicon), LTPS(Low Temperature Polycrystalline Silicon), 아몰퍼스 실리콘(amorphous silicon), 및 산화물 반도체 중 적어도 하나를 포함할 수 있다.
액티브층(ACT)은 제1 트랜지스터 전극(TE1)과 접촉하는 제1 접촉 영역 및 제2 트랜지스터 전극(TE2)과 접촉하는 제2 접촉 영역을 포함할 수 있다. 상기 제1 접촉 영역과 상기 제2 접촉 영역은 불순물이 도핑된 반도체 패턴일 수 있다. 상기 제1 접촉 영역과 상기 제2 접촉 영역 사이의 영역은 채널 영역일 수 있다. 상기 채널 영역은 불순물이 도핑되지 않은 진성 반도체 패턴일 수 있다.
게이트 전극(GE)은 게이트 절연막(GI) 상에 배치될 수 있다. 게이트 전극(GE)의 위치는 액티브층(ACT)의 채널 영역의 위치에 대응될 수 있다. 예를 들어, 게이트 전극(GE)은 게이트 절연막(GI)을 사이에 두고 액티브층(ACT)의 채널 영역 상에 배치될 수 있다.
게이트 절연막(GI)은 액티브층(ACT) 상에 배치될 수 있다. 게이트 절연막(GI)은 무기 재료를 포함할 수 있다. 일 예에 따르면, 게이트 절연막(GI)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다.
제1 층간 절연막(ILD1)은 게이트 전극(GE) 상에 위치할 수 있다. 제1 층간 절연막(ILD1)은 게이트 절연막(GI)과 마찬가지로, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다.
제1 트랜지스터 전극(TE1) 및 제2 트랜지스터 전극(TE2)은 제1 층간 절연막(ILD1) 상에 위치할 수 있다. 제1 트랜지스터 전극(TE1)은 게이트 절연막(GI)과 제1 층간 절연막(ILD1)을 관통하여 액티브층(ACT)의 제1 접촉 영역과 접촉하고, 제2 트랜지스터 전극(TE2)은 게이트 절연막(GI)과 제1 층간 절연막(ILD1)을 관통하여 액티브층(ACT)의 제2 접촉 영역과 접촉할 수 있다. 일 예에 따르면, 제1 트랜지스터 전극(TE1)은 드레인 전극이고, 제2 트랜지스터 전극(TE2)은 소스 전극일 수 있으나, 이에 한정되지 않는다.
제2 층간 절연막(ILD2)은 제1 트랜지스터 전극(TE1) 및 제2 트랜지스터 전극(TE2) 상에 위치할 수 있다. 제2 층간 절연막(ILD2)은 제1 층간 절연막(ILD1) 및 게이트 절연막(GI)과 마찬가지로, 무기 재료를 포함할 수 있다. 무기 재료로는, 제1 층간 절연막(ILD1) 및 게이트 절연막(GI)의 구성 물질로 예시된 물질들, 일 예로, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다.
브릿지 패턴(BRP)은 제2 층간 절연막(ILD2) 상에 배치될 수 있다. 브릿지 패턴(BRP)은 제2 층간 절연막(ILD2)을 관통하는 컨택홀을 통해 제1 트랜지스터 전극(TE1)과 연결될 수 있다. 브릿지 패턴(BRP)은 보호막(PSV)에 형성된 제1 컨택부(CNT1)를 통해 제1 전극(ELT1)과 전기적으로 연결될 수 있다.
전원 배선(PL)은 제2 층간 절연막(ILD2) 상에 배치될 수 있다. 전원 배선(PL)은 보호막(PSV)에 형성된 제2 컨택부(CNT2)를 통해 제2 전극(ELT2)과 전기적으로 연결될 수 있다.
보호막(PSV)은 제2 층간 절연막(ILD2) 상에 위치할 수 있다. 보호막(PSV)은 브릿지 패턴(BRP) 및 전원 배선(PL)을 커버할 수 있다. 보호막(PSV)은 유기 절연막, 무기 절연막, 또는 상기 무기 절연막 상에 배치된 상기 유기 절연막을 포함하는 형태로 제공될 수 있으나, 이에 한정되지 않는다. 일 실시예에 따르면, 보호막(PSV)에는 브릿지 패턴(BRP)의 일 영역과 연결되는 제1 컨택부(CNT1) 및 전원 배선(PL)의 일 영역과 연결되는 제2 컨택부(CNT2)가 형성될 수 있다.
제1 표시 소자부(DPL1)는 제1 화소 회로부(PCL1) 상에 배치될 수 있다. 제1 표시 소자부(DPL1)는 제1 절연 패턴(INP1), 제2 절연 패턴(INP2), 제1 전극(ELT1), 제2 전극(ELT2), 제1 절연막(INS1), 발광 소자(LD), 제2 절연막(INS2), 제1 컨택 전극(CNE1), 및 제2 컨택 전극(CNE2)을 포함할 수 있다.
제1 절연 패턴(INP1) 및 제2 절연 패턴(INP2)은 보호막(PSV) 상에 배치될 수 있다. 제1 절연 패턴(INP1) 및 제2 절연 패턴(INP2)은 제1 기판(SUB1)의 두께 방향으로 돌출된 형상을 가질 수 있다.
제1 전극(ELT1) 및 제2 전극(ELT2)은 보호막(PSV) 상에 배치될 수 있다. 실시예에 따르면, 제1 전극(ELT1)의 적어도 일부는 제1 절연 패턴(INP1) 상에 배열되고, 제2 전극(ELT2)의 적어도 일부는 제2 절연 패턴(INP2) 상에 배열되어, 각각 반사 격벽으로 기능할 수 있다.
제1 전극(ELT1)은 제1 컨택부(CNT1)를 통해 브릿지 패턴(BRP)과 전기적으로 연결될 수 있다. 제2 전극(ELT2)은 제2 컨택부(CNT2)를 통해 전원 배선(PL)과 전기적으로 연결될 수 있다.
제1 전극(ELT1)은 발광 소자(LD)와 전기적으로 연결될 수 있다. 제1 전극(ELT1)은 제1 절연막(INS1)에 형성된 컨택홀을 통해 제1 컨택 전극(CNE1)과 전기적으로 연결될 수 있다. 제1 전극(ELT1)은 발광 소자(LD)에 애노드 신호를 인가할 수 있다.
제2 전극(ELT2)은 발광 소자(LD)와 전기적으로 연결될 수 있다. 제2 전극(ELT2)은 제1 절연막(INS1)에 형성된 컨택홀을 통해 제2 컨택 전극(CNE2)과 전기적으로 연결될 수 있다. 제2 전극(ELT2)은 발광 소자(LD)에 캐소드 신호(일 예로, 접지 신호)를 인가할 수 있다.
제1 전극(ELT1) 및 제2 전극(ELT2)은 도전성 물질을 포함할 수 있다. 일 예로, 제1 전극(ELT1) 및 제2 전극(ELT2)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 타이타늄(Ti), 이들의 합금과 같은 금속을 포함할 수 있다. 다만, 상술된 예시에 한정되지 않는다.
제1 절연막(INS1)은 보호막(PSV) 상에 배치될 수 있다. 제1 절연막(INS1)은 제1 전극(ELT1) 및 제2 전극(ELT2)을 커버할 수 있다. 제1 절연막(INS1)은 전극 구성들 간 연결을 안정시키고, 외부 영향을 감소시킬 수 있다. 제1 절연막(INS1)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다.
발광 소자(LD)는 제1 절연막(INS1) 상에 배치될 수 있다. 발광 소자(LD)는 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)으로부터 제공된 전기적 신호에 기초하여 광을 발산할 수 있다.
제2 절연막(INS2)은 발광 소자(LD) 상에 배치될 수 있다. 제2 절연막(INS2)은 발광 소자(LD)의 활성층(12)을 커버할 수 있다. 일 예에 따르면, 제2 절연막(INS2)은 유기 재료 혹은 무기재료 중 적어도 어느 하나를 포함할 수 있다.
실시예에 따르면, 제2 절연막(INS2)의 적어도 일부는 발광 소자(LD)의 배면 상에 위치할 수 있다. 이 경우, 제2 절연막(INS2)은 발광 소자(LD)의 배면 상에 형성된 홈의 적어도 일부를 채울 수 있다.
제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)은 제1 절연막(INS1) 상에 배치될 수 있다. 제1 컨택 전극(CNE1)은 제1 전극(ELT1)과 발광 소자(LD)를 전기적으로 연결하고, 제2 컨택 전극(CNE2)은 제2 전극(ELT2)과 발광 소자(LD)를 전기적으로 연결할 수 있다.
제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)은 전도성 물질을 포함할 수 있다. 일 예에 따르면, 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), 및 ITZO(Indium Tin Zinc Oxide)를 포함한 투명 전도성 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다.
한편, 발광 소자(LD) 및 전극 구성 등에 관한 배치 관계는 도 6을 참조하여 상술한 예시에 한정되지 않으며, 변형 가능한 다양한 실시 형태에 따른 배치 관계가 구현될 수 있다.
일 예로, 도면에 도시되지 않았으나 표시 소자부(DPL)는 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2) 상에 배치된 평탄화층 및/또는 추가 절연막을 더 포함할 수 있다.
다음으로, 도 7을 참조하여, 제2 실시예에 따른 화소(PXL)로서, 발광 소자(LD)가 유기 발광 다이오드인 실시예에 관하여 설명한다. 도 7은 제2 실시예에 따른 화소를 나타낸 단면도이다.
도 7을 참조하면, 제2 실시예에 따른 화소(PXL)는 발광 소자(LD)가 유기 발광 다이오드인 측면에서, 제1 실시예에 따른 화소(PXL)(도 5, 도 6 참조)와 상이하다.
도 7을 참조하면, 발광 소자(LD)는 유기 발광 다이오드로 구현될 수 있다. 본 실시예에 따르면, 발광 소자(LD)는 유기 발광 다이오드일 수 있다.
실시예에 따르면, 발광 소자(LD)는 화소 정의막(PDL)에 의해 정의되는 영역에 배치될 수 있다. 발광 소자(LD)의 일면은 제1 전극(ELT1)과 연결되고, 발광 소자(LD)의 타면은 제2 전극(ELT2)과 연결될 수 있다.
여기서, 제1 전극(ELT1)은 발광 소자(LD)에 대한 애노드 전극이고, 제2 전극(ELT2)은 발광 소자(LD)에 대한 공통 전극(혹은 캐소드 전극)일 수 있다.
실시예에 따르면, 발광 소자(LD)는 광 생성층(light generation layer)을 포함하는 다층 박막 구조를 가질 수 있다. 발광 소자(LD)는 정공을 주입하는 정공 주입층(hole injection layer), 정공의 수송성이 우수하고 광 생성층에서 결합하지 못한 전자의 이동을 억제하여 정공과 전자의 재결합 기회를 증가시키기 위한 정공 수송층(hole transport layer), 주입된 전자와 정공의 재결합에 의하여 광을 발하는 광 생성층(light generation layer), 광 생성층에서 결합하지 못한 정공의 이동을 억제하기 위한 정공 억제층(hole blocking layer), 전자를 상기 광 생성층으로 원활히 수송하기 위한 전자 수송층(electron transport layer), 및 전자를 주입하는 전자 주입층(electron injection layer)을 구비할 수 있다. 발광 소자(LD)는 제1 전극(ELT1) 및 제2 전극(ELT2)으로부터 제공되는 전기적 신호에 기초하여 광을 발산할 수 있다.
실시예에 따르면, 표시 소자부(DPL)는 화소 정의막(PDL) 및 박막 봉지막(TFE)을 포함할 수 있다.
화소 정의막(PDL)은 유기 발광 다이오드로 구현된 발광 소자(LD)가 배열되는 위치를 정의할 수 있다. 화소 정의막(PDL)은 유기 재료를 포함할 수 있다. 일 예에 따르면, 화소 정의막(PDL)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 중 적어도 어느 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
박막 봉지막(TFE)은 제2 전극(ELT2) 상에 배치될 수 있다. 박막 봉지막(TFE)은 발광 소자(LD) 및 화소 정의막(PDL)에 의해 발생된 단차를 상쇄시킬 수 있다. 박막 봉지막(TFE)은 발광 소자(LD)를 커버하는 복수의 절연막을 포함할 수 있다. 일 예에 따르면, 박막 봉지막(TFE)은 무기막과 유기막이 교번하여 적층된 구조를 가질 수 있다.
이하에서는, 도 8을 참조하여 실시예에 따른 화소(PXL)에 관하여 공유층(100)과 결부하여 서술한다. 도 8에서는, 설명의 편의상 제1 화소 회로부(PCL1) 및 제1 표시 소자부(DPL1)는 간략히 표시되었다. 또한 도 8에는 공유층(100)의 일부로서, 제1 패널(PNL1)과 중첩하는 영역을 표시하였다.
도 8은 공유층을 포함하여 화소를 나타낸 단면도로서, 도 1의 Ⅰ~Ⅰ’에 따른 단면도이다.
도 8을 참조하면, 제1 표시 소자부(DPL1)는 뱅크(BNK)를 포함할 수 있다. 뱅크(BNK)는 제1 기판(SUB1)의 두께 방향(타일드 표시 장치(TDD)의 표시 방향, 또는 제1 표시 장치(DD1)의 표시 방향, 일 예로, 제3 방향(DR3))으로 돌출될 수 있다.
실시예에 따르면, 발광 영역(EMA) 및 비발광 영역(NEA)은 제1 표시 소자부(DPL1)에 포함된 구성에 의해 정의될 수 있다.
실시예에 따르면, 발광 영역(EMA)은 발광 소자(LD)가 배치되는 영역으로서, 광이 발산되는 영역을 의미할 수 있다. 발광 영역(EMA)은 제1 패널(PNL1)에서 광이 발산되는 영역을 의미할 수 있다. 비발광 영역(NEA)은 발광 영역(EMA) 외 영역으로서, 제1 패널(PNL1)에서 광이 발산되지 않는 영역을 의미할 수 있다.
일 예로, 뱅크(BNK)는 화소(PXL)의 발광 영역(EMA)을 정의할 수 있다. 뱅크(BNK)는 발광 영역(EMA)을 둘러싸는 형태를 가질 수 있다. 발광 소자(LD)는 뱅크(BNK)에 의해 둘러싸인 영역 내 배치될 수 있다. 일 예에 따르면, 뱅크(BNK)는 유기 재료 혹은 무기 재료를 포함할 수 있으나, 이에 한정되는 것은 아니다. 실시예에 따르면, 비발광 영역(NEA)은 평면 상에서 볼 때, 뱅크(BNK)와 중첩할 수 있다.
실시예에 따르면, 발광 영역(EMA)은 제1 발광 영역(EMA1), 제2 발광 영역(EMA2), 및 제3 발광 영역(EMA3)을 포함할 수 있다. 여기서, 제1 발광 영역(EMA1)은 제1 서브 화소(SPXL1)의 발광 영역(EMA)을 의미할 수 있다. 제2 발광 영역(EMA2)은 제2 서브 화소(SPXL2)의 발광 영역(EMA)을 의미할 수 있다. 제3 발광 영역(EMA3)은 제3 서브 화소(SPXL3)의 발광 영역(EMA)을 의미할 수 있다.
예를 들어, 평면 상에서 볼 때, 제1 발광 영역(EMA1)은 제1 서브 화소 영역(SPXA1)과 중첩하고, 제2 발광 영역(EMA2)은 제2 서브 화소 영역(SPXA2)과 중첩하고, 제3 발광 영역(EMA3)은 제3 서브 화소 영역(SPXA3)과 중첩할 수 있다.
제1 패널(PNL1) 상에는 공유층(100)이 배치될 수 있다. 상술한 바와 같이 제1 패널(PNL1)과 공유층(100)은 공지된 방식에 의하여 연결(또는 결합)될 수 있다.
실시예에 따르면, 공유층(100)은 제1 패널(PNL1) 상에 배치될 수 있다. 상술한 바와 같이, 공유층(100)은 제1 내지 제4 패널들(PNL1~PNL4)에 걸쳐 제공될 수 있다. 본 도면을 참조하여서는, 공유층(100)의 세부 구조를 중심으로 설명한다.
공유층(100)은 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)에 걸쳐 제공될 수 있다.
공유층(100)은 색상 변환부(CCL), 광학층(OPL), 색상 필터부(CFL), 및 상부 필름층(UFL)을 포함할 수 있다.
실시예에 따르면, 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3) 각각에 배치된 발광 소자(LD)들은 서로 동일한 색의 광을 발산할 수 있다. 예를 들어, 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3)는 제3 색, 일 예로 청색광을 방출하는 발광 소자(LD)들을 포함할 수 있다. 이러한 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3)에 색상 변환부(CCL)가 제공되어 풀-컬러의 영상을 표시할 수 있다.
색상 변환부(CCL)는 공유층(100)에 포함된 층으로서, 제1 표시 소자부(DPL1)로부터 제공된 광의 적어도 일부의 파장을 변경하도록 구성될 수 있다.
색상 변환부(CCL)는 제1 표시 소자부(DPL1) 상에 배치될 수 있다. 색상 변환부(CCL)는 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)에 걸쳐 제공될 수 있다.
본 도면에 도시되지 않았으나, 색상 변환부(CCL)는 제2 내지 제4 패널들(PNL2, PNL3, PNL4)에 걸쳐 제공될 수 있다. 예를 들어, 색상 변환부(CCL)의 또 다른 영역은 평면 상에서 볼 때, 제2 내지 제4 표시 소자부들(DPL2, DPL3, DPL4) 중 어느 하나와 중첩할 수 있다.
색상 변환부(CCL)는 제1 캡핑층(CAP1), 차광층(LBL), 제1 색상부(1200), 제2 색상부(1400), 제3 색상부 (1600), 및 제2 캡핑층(CAP2)을 포함할 수 있다. 실시예에 따르면, 제1 색상부(1200)는 제1 발광층으로 지칭되고, 제2 색상부(1400)는 제2 발광층으로 지칭되며, 제3 색상부(1600)는 제3 발광층으로 지칭될 수 있다.
제1 캡핑층(CAP1)은 제1 표시 소자부(DPL1) 상에 배치되어, 뱅크(BNK)들 사이에 배치된 구성을 밀봉(혹은 커버)할 수 있다. 제1 캡핑층(CAP1)은 제1 표시 소자부(DPL1)와 광학층(OPL) 사이에 배치될 수 있다. 제1 캡핑층(CAP1)은 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)에 걸쳐 제공될 수 있다. 제1 캡핑층(CAP1)은 외부로부터 수분 또는 공기 등의 불순물이 침투하여 제1 표시 소자부(DPL1)를 손상시키거나 오염시키는 것을 방지할 수 있다.
실시예에 따르면, 제1 캡핑층(CAP1)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 타이타늄 산화물(TiOx) 중 적어도 하나의 절연 물질을 포함하여 단일층 또는 다중층으로 구성될 수 있으나, 이에 한정되지 않는다.
제1 색상부(1200)는 제1 색의 광을 제공할 수 있다. 제1 색상부(1200)는 제1 서브 화소(SPXL1)에 포함된 구성으로서, 제1 서브 화소 영역(SPXA1)에서 제1 색의 광이 제공되도록 할 수 있다. 외부에서 볼 때, 제1 서브 화소 영역(SPXA1)에서 제1 색의 광이 관찰될 수 있다.
실시예에 따르면, 제1 내지 제3 서브 화소 영역(SPXA1 내지 SPXA3)은 공유층(100)(혹은 공유층(100)에 포함된 구성)에 의해 정의될 수 있다.
실시예에 따르면, 제1 서브 화소 영역(SPXA1)은 제1 색의 광이 발산되는 영역을 의미할 수 있다. 제1 서브 화소 영역(SPXA1)은 제1 서브 화소(SPXL1)에서 발산되는 제1 색의 광이 외부에 제공되는 영역을 의미할 수 있다. 제1 서브 화소 영역(SPXA1)은 평면 상에서 볼 때, 제1 색상부(1200)와 중첩할 수 있다.
제2 색상부(1400)는 제2 색의 광을 제공할 수 있다. 제2 색상부(1400)는 제2 서브 화소(SPXL2)에 포함된 구성으로서, 제2 서브 화소 영역(SPXA2)에서 제2 색의 광이 제공되도록 할 수 있다. 외부에서 볼 때, 제2 서브 화소 영역(SPXA2)에서 제2 색의 광이 관찰될 수 있다.
실시예에 따르면, 제2 서브 화소 영역(SPXA2)은 제2 색의 광이 발산되는 영역을 의미할 수 있다. 제2 서브 화소 영역(SPXA2)은 제2 서브 화소(SPXL2)에서 발산되는 제2 색의 광이 외부에 제공되는 영역을 의미할 수 있다. 제2 서브 화소 영역(SPXA2)은 평면 상에서 볼 때, 제2 색상부(1400)와 중첩할 수 있다.
제3 색상부(1600)는 제3 색의 광을 제공할 수 있다. 제3 색상부(1600)는 제3 서브 화소(SPXL3)에 포함된 구성으로서, 제3 서브 화소 영역(SPXA3)에서 제3 색의 광이 제공되도록 할 수 있다. 외부에서 볼 때, 제3 서브 화소 영역(SPXA3)에서 제3 색의 광이 관찰될 수 있다.
실시예에 따르면, 제3 서브 화소 영역(SPXA3)은 제3 색의 광이 발산되는 영역을 의미할 수 있다. 제3 서브 화소 영역(SPXA3)은 제3 서브 화소(SPXL3)에서 발산되는 제3 색의 광이 외부에 제공되는 영역을 의미할 수 있다. 제3 서브 화소 영역(SPXA3)은 평면 상에서 볼 때, 제3 색상부(1600)와 중첩할 수 있다.
제1 색상부(1200)의 위치는 평면 상에서 볼 때, 제1 발광 영역(EMA1)과 어긋나도록 배치될 수 있다. 제1 색상부(1200)는 평면 상에서 볼 때, 제1 발광 영역(EMA1)과 중첩할 수 있다. 실시예에 따르면, 제1 색상부(1200)의 일부는 제1 발광 영역(EMA1)과 중첩하되, 제1 색상부(1200)의 또 다른 일부는 제1 발광 영역(EMA1)과 중첩하지 않을 수 있다.
제2 색상부(1400)의 위치는 평면 상에서 볼 때, 제2 발광 영역(EMA2)과 어긋나도록 배치될 수 있다. 제2 색상부(1400)는 평면 상에서 볼 때, 제2 발광 영역(EMA2)과 중첩할 수 있다. 실시예에 따르면, 제2 색상부(1400)의 일부는 제2 발광 영역(EMA2)과 중첩하되, 제2 색상부(1400)의 또 다른 일부는 제2 발광 영역(EMA2)과 중첩하지 않을 수 있다.
제3 색상부(1600)의 위치는 평면 상에서 볼 때, 제3 발광 영역(EMA3)과 어긋나도록 배치될 수 있다. 제3 색상부(1600)는 평면 상에서 볼 때, 제3 발광 영역(EMA3)과 중첩할 수 있다. 실시예에 따르면, 제3 색상부(1600)의 일부는 제3 발광 영역(EMA3)과 중첩하되, 제3 색상부(1600)의 또 다른 일부는 제3 발광 영역(EMA3)과 중첩하지 않을 수 있다.
실시예에 따르면, 제1 색상부(1200)는 제1 표시 소자부(DPL1)(혹은 제1 서브 화소(SPXL1)에 포함된 발광 소자(LD))로부터 제공된 제3 색의 광을 제1 색의 광으로 변환하도록 구성된 제1 색 변환 입자들을 포함할 수 있다. 예를 들어, 일 예로, 발광 소자(LD)가 청색의 광을 방출하는 청색 발광 소자이고 제1 서브 화소(SPXL1)가 적색 화소인 경우, 제1 색상부(1200)은 상기 청색 발광 소자에서 방출되는 청색의 광을 적색의 광으로 변환하는 제1 퀀텀 닷을 포함할 수 있다.
예를 들어, 제1 색상부(1200)는 베이스 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 제1 퀀텀 닷을 포함할 수 있다. 제1 퀀텀 닷은 청색 광을 흡수하여 에너지 천이에 따라 파장을 시프트시켜 적색 광을 방출할 수 있다.
실시예에 따르면, 제2 색상부(1400)는 제1 표시 소자부(DPL1)(혹은 제2 서브 화소(SPXL2)에 포함된 발광 소자(LD))로부터 제공된 제3 색의 광을 제2 색의 광으로 변환하도록 구성된 제2 색 변환 입자들을 포함할 수 있다. 예를 들어, 일 예로, 발광 소자(LD)가 청색의 광을 방출하는 청색 발광 소자이고 제2 서브 화소(SPXL2)가 녹색 화소인 경우, 제2 색상부(1400)은 상기 청색 발광 소자에서 방출되는 청색의 광을 녹색의 광으로 변환하는 제2 퀀텀 닷을 포함할 수 있다.
예를 들어, 제2 색상부(1400)는 베이스 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 제2 퀀텀 닷을 포함할 수 있다. 제2 퀀텀 닷은 청색 광을 흡수하여 에너지 천이에 따라 파장을 시프트시켜 녹색 광을 방출할 수 있다.
한편, 제1 퀀텀 닷 및 제2 퀀텀 닷은 구형, 피라미드형, 다중 가지형(multi-arm), 또는 입방체(cubic)의 나노 입자, 나노 튜브, 나노 와이어, 나노 섬유, 나노 판상 입자 등의 형태를 가질 수 있으나, 반드시 이에 제한되는 것은 아니며, 제1 퀀텀 닷 및 제2 퀀텀 닷의 형태는 다양하게 변경될 수 있다.
실시예에 따르면, 제3 색상부(1600)는 제1 표시 소자부(DPL1)(혹은 제3 서브 화소(SPXL3)에 포함된 발광 소자(LD))의 발광 소자(LD)에서 방출되는 제3 색의 광을 효율적으로 이용하기 위해 구비될 수 있다. 일 예로, 발광 소자(LD)가 청색의 광을 방출하는 청색 발광 소자이고 제3 서브 화소(SPXL3)가 청색 화소인 경우, 제3 색상부(1600)는 발광 소자(LD)로부터 방출되는 광을 효율적으로 이용하기 위하여 적어도 한 종류의 광 산란 입자들을 포함할 수 있다.
예를 들어, 제3 색상부(1600)는 베이스 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 광 산란 입자들을 포함할 수 있다. 일 예로, 제3 색상부(1600)는 실리카(Silica) 등의 광 산란 입자들을 포함할 수 있으나, 광 산란 입자들의 구성 물질이 이에 한정되는 것은 아니다.
한편, 광 산란 입자들이 제3 서브 화소(SPXL3)에 대응하는 영역에만 배치되어야 하는 것은 아니다. 일 예로, 광 산란 입자들은 제1 색상부(1200) 및 제2 색상부(1400)에 선택적으로 제공될 수 있다.
실시예에 따르면, 화소(PXL)는 색상 변환부(CCL)의 하부에 배치된 광 산란층을 더 포함할 수도 있다. 상기 광 산란층은 상기 광 산란층은 제공되는 광을 산란시키도록 구성된 광 산란 입자를 포함할 수 있다. 상기 광 산란층은 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)에 걸쳐 제공될 수 있다. 상기 광 산란층은 특정한 위치에 광이 집중되어, 색상이 균일하게 제공되지 않는 현상을 방지할 수 있고, 색상 변환부(CCL)가 배치됨에 따른 복수의 색 구현의 신뢰도가 향상될 수 있다.
차광층(LBL)은 제1 표시 소자부(DPL1) 상에 배치될 수 있다. 차광층(LBL)은 제1 캡핑층(CPA1)과 제2 캡핑층(CAP2) 사이에 배치될 수 있다. 차광층(LBL)은 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)의 경계에서, 제1 내지 제3 색상부(1200, 1400, 1600)를 둘러싸도록 배치될 수 있다.
실시예에 따르면, 차광층(LBL)은 제1 내지 제3 서브 화소 영역들(SPXA1, SPXA2, SPXA3)을 정의할 수 있다.
예를 들어, 차광층(LBL)이 배치되지 않은 영역들은 제1 내지 제3 서브 화소 영역들(SPXA1, SPXA2, SPXA3) 중 어느 하나일 수 있다. 차광층(LBL)이 배치된 영역들에서는 광이 실질적으로 발산되지 않을 수 있다.
실시예에 따르면, 차광층(LBL)은 발광 영역(EMA)과 어긋나도록 배치될 수 있다. 일 예로, 차광층(LBL)의 일부는 평면 상에서 볼 때, 발광 영역(EMA)과 중첩하고, 차광층(LBL)의 또 다른 일부는 평면 상에서 볼 때, 발광 영역(EMA)과 중첩하지 않을 수 있다. 일 예로, 차광층(LBL)의 일부는 뱅크(BNK)와 중첩하고, 차광층(LBL)의 또 다른 일부는 뱅크(BNK)와 중첩하지 않을 수 있다.
실시예에 따르면, 차광층(LBL)은 그라파이트(graphite), 카본 블랙(carbon black), 흑색 안료(black pigment), 또는 흑색 염료(black dye) 중 적어도 어느 하나를 포함하는 유기물로 형성되거나 크롬(Cr)을 포함하는 금속 물질로 형성될 수 있으나, 광 투과를 차단하고 흡수할 수 있는 물질이라면 제한되지 않는다.
제2 캡핑층(CAP2)은 제1 내지 제3 색상부(1200, 1400, 1600)를 밀봉(혹은 커버)할 수 있다. 제2 캡핑층(CAP2)은 광학층(OPL)과 제1 캡핑층(CAP1) 사이에 배치될 수 있다. 제2 캡핑층(CAP2)은 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)에 걸쳐 제공될 수 있다. 제2 캡핑층(CAP2)은 외부로부터 수분 또는 공기 등의 불순물이 침투하여 제1 내지 제3 색상부(1200, 1400, 1600)를 손상시키거나 오염시키는 것을 방지할 수 있다.
실시예에 따르면, 제2 캡핑층(CAP2)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 타이타늄 산화물(TiOx) 중 적어도 하나의 절연 물질을 포함하여 단일층 또는 다중층으로 구성될 수 있으나, 이에 한정되지 않는다.
광학층(OPL)은 광 효율을 향상시키기 위한 층일 수 있다. 광학층(OPL)은 색상 변환부(CCL) 상에 배치될 수 있다. 광학층(OPL)은 저굴절층(LRL) 및 제3 캡핑층(CAP3)을 포함할 수 있다.
저굴절층(LRL)은 제2 캡핑층(CAP2)과 제3 캡핑층(CAP3) 사이에 배치될 수 있다. 저굴절층(LRL)은 색상 변환부(CCL)와 색상 필터부(CFL) 사이에 배치될 수 있다. 저굴절층(LRL)은 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)에 걸쳐 제공될 수 있다.
저굴절층(LRL)은 색상 변환부(CCL)로부터 제공된 광을 전반사에 의해 리사이클링하여 광 효율을 향상시키는 역할을 수행할 수 있다. 이를 위해, 저굴절층(LRL)은 색상 변환부(CCL)에 비해 상대적으로 낮은 굴절률을 가질 수 있다.
실시예에 따르면, 저굴절층(LRL)은 베이스 수지 및 상기 베이스 수지 내에 분산된 중공 입자를 포함할 수 있다. 상기 중공 입자는 중공 실리카 입자를 포함할 수 있다. 또는, 상기 중공 입자는 포로젠(porogen)에 의해 형성된 기공일 수 있으나, 반드시 이에 제한되는 것은 아니다. 또한, 저굴절층(LRL)은 산화 아연(ZnO) 입자, 이산화 타이타늄(TiO2) 입자, 나노 실리케이트(nano silicate) 입자 중 적어도 어느 하나를 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
제3 캡핑층(CAP3)은 저굴절층(LRL) 상에 배치될 수 있다. 제3 캡핑층(CAP3)은 색상 필터부(CFL)와 저굴절층(LRL) 사이에 배치될 수 있다. 제3 캡핑층(CAP3)은 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)에 걸쳐 제공될 수 있다. 제3 캡핑층(CAP3)은 외부로부터 수분 또는 공기 등의 불순물이 침투하여 저굴절층(LRL)을 손상시키거나 오염시키는 것을 방지할 수 있다.
실시예에 따르면, 제3 캡핑층(CAP3)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 타이타늄 산화물(TiOx) 중 적어도 하나의 절연 물질을 포함하여 단일층 또는 다중층으로 구성될 수 있으나, 이에 한정되지 않는다.
색상 필터부(CFL)는 제3 캡핑층(CAP3) 상에 배치될 수 있다. 색상 필터부(CFL)는 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)에 걸쳐 제공될 수 있다. 색상 필터부(CFL)는 색상 필터들(CF1, CF2, CF3), 평탄화막(PLA), 및 오버 코트층(OC)을 포함할 수 있다.
실시예에 따르면, 색상 필터들(CF1, CF2, CF3)은 제3 캡핑층(CAP3) 상에 배치될 수 있다. 색상 필터들(CF1, CF2, CF3)은 평면 상에서 볼 때, 제1 내지 제3 서브 화소 영역들(SPXA1, SPXA2, SPXA3)과 중첩할 수 있다. 예를 들어, 제1 색상 필터(CF1)는 제1 서브 화소 영역(SPXA1)과 중첩하고, 제2 색상 필터(CF2)는 제2 서브 화소 영역(SPXA2)과 중첩하고, 제3 색상 필터(CF3)는 제3 서브 화소 영역(SPXA3)과 중첩할 수 있다.
실시예에 따르면, 제1 색상 필터(CF1)는, 제1 색의 광을 투과하되, 제2 색의 광 및 제3 색의 광을 비투과 시킬 수 있다. 일 예로, 제1 색상 필터(CF1)는 제1 색에 관한 색제(colorant)를 포함할 수 있다.
실시예에 따르면, 제2 색상 필터(CF2)는, 제2 색의 광을 투과하되, 제1 색의 광 및 제3 색의 광을 비투과 시킬 수 있다. 일 예로, 제2 색상 필터(CF2)는 제2 색에 관한 색제를 포함할 수 있다.
실시예에 따르면, 제3 색상 필터(CF3)는, 제3 색의 광을 투과하되, 제1 색의 광 및 제2 색의 광을 비투과 시킬 수 있다. 일 예로, 제3 색상 필터(CF3)는 제3 색에 관한 색제를 포함할 수 있다.
실시예에 따르면, 평탄화막(PLA)은 색상 필터들(CF1, CF2, CF3) 상에 배치될 수 있다. 평탄화막(PLA)은 색상 필터들(CF1, CF2, CF3)을 커버할 수 있다. 평탄화막(PLA)은 색상 필터들(CF1, CF2, CF3)로 인하여 발생되는 단차를 상쇄할 수 있다. 평탄화막(PLA)은 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)에 걸쳐 제공될 수 있다.
일 예에 따르면, 평탄화막(PLA)은 아크릴계 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin), 폴리에스테르계 수지(polyesters resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 평탄화막(PLA)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 타이타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
오버 코트층(OC)은 평탄화막(PLA) 상에 배치될 수 있다. 오버 코트층(OC)은 상부 필름층(UFL)과 색상 필터부(CFL) 사이에 배치될 수 있다. 오버 코트층(OC)은 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)에 걸쳐 제공될 수 있다. 오버 코트층(OC)은 색상 필터부(CFL)를 비롯한 하부 부재를 커버할 수 있다. 오버 코트층(OC)은 상술한 하부 부재에 수분 또는 공기가 침투되는 것을 방지할 수 있다. 또한, 오버 코트층(OC)은 먼지와 같은 이물질로부터 상술한 하부 부재를 보호할 수 있다.
실시예에 따르면, 오버 코트층(OC)은 아크릴계 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin), 폴리에스테르계 수지(polyesters resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 오버 코트층(OC)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 타이타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수도 있다.
상부 필름층(UFL)은 광학층(OPL) 상에 배치될 수 있다. 상부 필름층(UFL)은 제1 표시 장치(DD1)의 외곽에 배치되어 제1 표시 장치(DD1)에 대한 외부 영향을 감소시킬 수 있다. 상부 필름층(UFL)은 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)에 걸쳐 제공될 수 있다.
실시예에 따르면, 상부 필름층(UFL)은 투광성 필름을 포함할 수 있다. 일 예로, 상기 투광성 필름은 PET(polyethyleneterephthalate) 필름, 저반사 필름, 편광 필름 및 투과도 제어 필름(transmittance controllable film) 중 적어도 하나일 수 있으나, 반드시 이에 제한되는 것은 아니다.
실시예에 따르면, 상부 필름층(UFL)은 외부로부터 입사된 광에 대한 반사율을 감소시키기 위한 AR 코팅층(Anti-Reflective coating)을 포함할 수 있다. AR 코팅층은 특정 구성의 일 표면에 반사 방지 기능을 구비한 물질을 도포한 구성을 의미할 수 있다. 여기서, 도포되는 물질은 낮은 반사율을 가질 수 있다. 일 예에 따르면, AR 코팅층에 이용되는 물질은 실리콘 산화물(SiOx), 지르코늄 산화물(ZiOx), 알루미늄 산화물(AlxOy), 및 타이타늄 산화물(TiOx) 중 어느 하나를 포함할 수 있다. 다만, 이에 한정되는 것은 아니며, 종래 공지된 다양한 물질이 적용될 수 있다.
이하에서는 도 9 내지 도 11을 참조하여, 실시예에 따른 타일드 표시 장치(TDD)의 시인성이 향상된 이유에 관련하여 설명한다.
도 9 내지 도 11은 도 1의 EA1 영역의 확대도이다. 설명의 편의상, 도 9 내지 도 11에서는, 타일드 표시 장치(TDD)에 포함된 복수의 표시 장치(DD)들 중 인접한 제1 표시 장치(DD1) 및 제2 표시 장치(DD2)를 중심으로 설명한다. 제1 표시 장치(DD1) 및 제2 표시 장치(DD2) 각각, 그리고 서로 간 유기적 연결 관계에 관한 기술적 특징은 제3 표시 장치(DD3) 및 제4 표시 장치(DD4)에 대하여 적용될 수 있다.
도 9 내지 도 11에서는, 제1 표시 장치(DD1) 및 제2 표시 장치(DD2) 각각의 일부의 영역이 도시되었다.
도 9에는, 평면 상에서 볼 때, 특정되는 제1 내지 제3 서브 화소 영역들(SPXA1, SPXA2, SPXA3)이 도시되었다.
도 10에는, 평면 상에서 볼 때, 특정되는 제1 내지 제3 발광 영역들(EMA1, EMA2, EMA3)이 도시되었다.
도 11에는, 제1 내지 제3 서브 화소 영역들(SPXA1, SPXA2, SPXA3)과 제1 내지 제3 발광 영역들(EMA1, EMA2, EMA3) 간 위치 관계가 나타나도록, 도 9와 도 10이 중첩하여 도시되었다.
먼저 도 9를 참조하면, 제1 내지 제3 서브 화소 영역들(SPXA1, SPXA2, SPXA3)은 소정의 패턴으로 배열될 수 있다. 도 9에는 일 예로, 제1 내지 제3 서브 화소 영역들(SPXA1, SPXA2, SPXA3)이 각각 제1 방향(DR1)을 따라 배열되는 실시예가 표현되었으나, 이에 반드시 한정되는 것은 아니다.
실시예에 따르면, 제1 표시 장치(DD1) 내 서로 인접한 제1 내지 제3 서브 화소 영역들(SPXA1, SPXA2, SPXA3)은 제1 이격 거리(220)만큼 이격될 수 있다. 제2 표시 장치(DD2) 내 서로 인접한 제1 내지 제3 서브 화소 영역들(SPXA1, SPXA2, SPXA3)은 제1 이격 거리(220)만큼 이격될 수 있다.
예를 들어, 동일한 복수의 표시 장치(DD) 내에서, 제1 내지 제3 서브 화소 영역들(SPXA1, SPXA2, SPXA3)은 제2 방향(DR2)을 따라 제1 이격 거리(220)만큼 이격될 수 있다. 제1 표시 장치(DD1) 내에서, 제1 서브 화소 영역(SPXA1)과 제2 서브 화소 영역(SPXA2)은 제1 이격 거리(220)만큼 이격될 수 있다. 제1 표시 장치(DD1) 내에서, 제2 서브 화소 영역(SPXA2)과 제3 서브 화소 영역(SPXA3)은 제1 이격 거리(220)만큼 이격될 수 있다. 제2 표시 장치(DD2) 내에서, 제1 서브 화소 영역(SPXA1)과 제2 서브 화소 영역(SPXA2)은 제1 이격 거리(220)만큼 이격될 수 있다. 제2 표시 장치(DD2) 내에서, 제2 서브 화소 영역(SPXA2)과 제3 서브 화소 영역(SPXA3)은 제1 이격 거리(220)만큼 이격될 수 있다.
실시예에 따르면, 제1 인접 서브 화소 영역(2200)은 제2 인접 서브 화소 영역(2400)과 제2 이격 거리(240)만큼 이격될 수 있다. 예를 들어, 제1 인접 서브 화소 영역(2200)은 제2 방향(DR2)을 따라서 제2 인접 서브 화소 영역(2400)과 제2 이격 거리(240)만큼 이격될 수 있다.
제1 인접 서브 화소 영역(2200)은 제1 표시 장치(DD1)에 배치된 제1 내지 제3 서브 화소들(SPXA1, SPXA2, SPXA3) 중 인접한 제2 표시 장치(DD2)에 가장 인접한 서브 화소 영역들 혹은 어느 하나를 의미할 수 있다. 제2 인접 서브 화소 영역(2400)은 제2 표시 장치(DD2)에 배치된 제1 내지 제3 서브 화소들(SPXA1, SPXA2, SPXA3) 중 인접한 제1 표시 장치(DD1)에 가장 인접한 서브 화소 영역들 혹은 어느 하나를 의미할 수 있다.
실시예에 따르면, 제1 인접 서브 화소 영역(2200)이 나타내는 색상과 제2 인접 서브 화소 영역(2400)이 나타내는 색상은 서로 상이할 수 있다.
실시예에 따르면, 제1 인접 서브 화소 영역(2200)과 제2 인접 서브 화소 영역(2400)은 결합 영역(BA)을 사이에 두고 서로 이격될 수 있다. 여기서, 결합 영역(BA)의 두께(일 예로, 제1 표시 장치(DD1)의 제1 패널(PNL1)과 제2 표시 장치(DD2)의 제2 패널(PNL2) 간 이격 거리일 수 있음)는 제2 이격 거리(240)보다 작을 수 있다. 다만 이에 반드시 한정되는 것은 아니다.
실시예에 따르면, 결합 영역(BA)은 제2 이격 거리(240)를 정의하는 제1 인접 서브 화소 영역(2200)과 제2 인접 서브 화소 영역(2400) 사이의 영역과 어긋나도록 배치될 수 있다.
다음으로 도 10을 참조하면, 제1 내지 제3 발광 영역들(EMA1, EMA2, EMA3)은 소정의 패턴으로 배열될 수 있다. 도 10에는 일 예로, 제1 내지 제3 발광 영역들(EMA1, EMA2, EMA3)이 각각 제1 방향(DR1)을 따라 배열되는 실시예가 표현되었으나, 이에 반드시 한정되는 것은 아니다.
실시예에 따르면, 제1 표시 장치(DD1) 내 서로 인접한 제1 내지 제3 발광 영역들(EMA1, EMA2, EMA3)은 제1 발광 이격 거리(320)만큼 이격될 수 있다. 제2 표시 장치(DD2) 내 서로 인접한 제1 내지 제3 발광 영역들(EMA1, EMA2, EMA3)은 제1 발광 이격 거리(320)만큼 이격될 수 있다.
예를 들어, 동일한 복수의 표시 장치(DD) 내에서, 제1 내지 제3 발광 영역들(EMA1, EMA2, EMA3)은 제2 방향(DR2)을 따라 제1 발광 이격 거리(320)만큼 이격될 수 있다.
제1 표시 장치(DD1) 내에서, 제1 발광 영역(EMA1)과 제2 발광 영역(EMA2)은 제1 발광 이격 거리(320)만큼 이격될 수 있다. 제1 표시 장치(DD1) 내에서, 제2 발광 영역(EMA2)과 제3 발광 영역(EMA3)은 제1 발광 이격 거리(320)만큼 이격될 수 있다. 제2 표시 장치(DD2) 내에서, 제1 발광 영역(EMA1)과 제2 발광 영역(EMA2)은 제1 발광 이격 거리(320)만큼 이격될 수 있다. 제2 표시 장치(DD2) 내에서, 제2 발광 영역(EMA2)과 제3 발광 영역(EMA3)은 제1 발광 이격 거리(320)만큼 이격될 수 있다.
실시예에 따르면, 제1 인접 발광 영역(3200)은 제2 인접 발광 영역(3400)과 제2 발광 이격 거리(340)만큼 이격될 수 있다. 예를 들어, 제1 인접 발광 영역(3200)은 제2 방향(DR2)을 따라서 제2 인접 발광 영역(3400)과 제2 발광 이격 거리(340)만큼 이격될 수 있다.
제1 인접 발광 영역(3200)은 제1 표시 장치(DD1)에 배치된 제1 내지 제3 발광 영역들(EMA1, EMA2, EMA3) 중 인접한 제2 표시 장치(DD2)에 가장 인접한 발광 영역들 혹은 어느 하나를 의미할 수 있다. 제2 인접 발광 영역(3400)은 제2 표시 장치(DD2)에 배치된 제1 내지 제3 발광 영역들(EMA1, EMA2, EMA3) 중 인접한 제1 표시 장치(DD1)에 가장 인접한 발광 영역들 혹은 어느 하나를 의미할 수 있다.
실시예에 따르면, 결합 영역(BA)의 두께는, 제2 발광 이격 거리(340)보다 작을 수 있다. 예를 들어, 평면 상에서 볼 때, 결합 영역(BA)은 제2 발광 이격 거리(340)를 정의하는 제1 인접 발광 영역(3200)과 제2 인접 발광 영역(3400) 사이의 영역과 중첩할 수 있다.
실시예에 따르면, 제1 발광 이격 거리(320)와 제2 발광 이격 거리(340)는 서로 상이할 수 있다. 예를, 들어, 제1 발광 이격 거리(320)는 제2 발광 이격 거리(340)보다 작을 수 있다.
실시예에 따르면, 제2 발광 이격 거리(340)는 제2 이격 거리(240)보다 클 수 있다.
타일드 표시 장치(TDD)를 제조하기 위하여, 제1 표시 장치(DD1) 및 제2 표시 장치(DD2)가 각각 제조된 이후 서로 결합될 수 있다. 이 때, 제1 표시 장치(DD1) 내에서 발광 영역들(EMA)은 서로 제1 발광 이격 거리(320)만큼 이격되도록 제조되고, 제2 표시 장치(DD2) 내에서 발광 영역들(EMA)은 서로 제1 발광 이격 거리(320)만큼 이격되도록 제조될 수 있다. 그리고 제1 표시 장치(DD1)와 제2 표시 장치(DD2)는 서로 결합되는 바, 제1 인접 발광 영역(3200)과 제2 인접 발광 영역(3400)은 제1 발광 이격 거리(320)와는 상이한 제2 발광 이격 거리(340)만큼 이격될 수 있다.
실험적으로, 제1 발광 이격 거리(320)와 제2 발광 이격 거리(340)가 서로 상이하여 결합 영역(BA)이 외부로 시인될 수 있으며, 이 경우 타일드 표시 장치(TDD)의 시인성이 훼손될 수 있다.
하지만, 실시예에 따르면, 타일드 표시 장치(TDD)의 상부 패널을 형성(혹은 구성)하는 공유층(100)이 제공되어, 외부 시인성이 향상될 수 있다.
구체적으로, 도 11을 참조하면, 공유층(100)에 포함된 구성에 의해 정의된 제1 내지 제3 서브 화소 영역들(SPXA1, SPXA2, SPXA3)은, 제1 패널(PNL1) 및 제2 패널(PNL2)의 개별 구성의 구조와는 무관하게, 소정의 패턴으로 배열될 수 있다.
또한, 공유층(100)에 포함된 구성에 의해 정의된 제1 내지 제3 서브 화소 영역들(SPXA1, SPXA2, SPXA3)은, 하부 패널을 형성하는 구성에 의해 정의된 제1 내지 제3 발광 영역들(EMA1, EMA2, EMA3)의 배열 구조와는 별개로, 소정의 패턴으로 배열될 수 있다. 도 11을 참조하면, 실시예로서, 제1 내지 제3 서브 화소 영역들(SPXA1, SPXA2, SPXA3)과 제1 내지 제3 발광 영역들(EMA1, EMA2, EMA3)이 서로 어긋나도록 배치되었음을 알 수 있다.
예를 들어, 제1 표시 장치(DD1) 내 제1 내지 제3 서브 화소 영역들(SPXA1, SPXA2, SPXA3) 간 이격 거리, 제2 표시 장치(DD2) 내 제1 내지 제3 서브 화소 영역들(SPXA1, SPXA2, SPXA3) 간 이격 거리, 및 제1 표시 장치(DD1)와 제2 표시 장치(DD2)가 서로 인접한 영역에서 제1 내지 제3 서브 화소 영역들(SPXA1, SPXA2, SPXA3) 간 이격 거리는 서로 실질적으로 동일할 수 있다.
이 경우, 타일드 표시 장치(TDD)의 하부 패널을 형성하는 구성(일 예로, 제1 패널(PNL1) 및 제2 패널(PNL2)의 구성)에 의해 정의된 제1 내지 제3 발광 영역들(EMA1, EMA2, EMA3) 간 이격 거리가 일부 불균일하게 형성되는 경우에도, 외부 시인성이 훼손되지 않을 수 있다.
실시예에 따르면, 제1 내지 제3 서브 화소 영역들(SPXA1, SPXA2, SPXA3)은 각각 제1 내지 제3 발광 영역(EMA1, EMA2, EMA3)보다 클 수 있다.
예를 들어, 제1 서브 화소 영역(SPXA1)의 적어도 일부는 평면 상에서 볼 때, 제1 발광 영역(EMA1)과 비중첩하여 돌출될 수 있다. 제1 발광 영역(EMA1)은 평면 상에서 볼 때, 제1 서브 화소 영역(SPXA1)에 포함되도록 제공될 수 있다. 제2 서브 화소 영역(SPXA2)의 적어도 일부는 평면 상에서 볼 때, 제2 발광 영역(EMA2)과 비중첩하여 돌출될 수 있다. 제2 발광 영역(EMA2)은 평면 상에서 볼 때, 제2 서브 화소 영역(SPXA2)에 포함되도록 제공될 수 있다. 제3 서브 화소 영역(SPXA3)의 적어도 일부는 평면 상에서 볼 때, 제3 발광 영역(EMA3)과 비중첩하여 돌출될 수 있다. 제3 발광 영역(EMA3)은 평면 상에서 볼 때, 제3 서브 화소 영역(SPXA3)에 포함되도록 제공될 수 있다.
다만, 상술된 예시에 반드시 한정되는 것은 아니다. 예를 들어, 제1 내지 제3 서브 화소 영역들(SPXA1, SPXA2, SPXA3)은 제1 내지 제3 발광 영역들(EMA1, EMA2, EMA3)과 동일하거나 작을 수도 있다.
실시예에 따르면, 공유층(100)에 색상 변환부(CCL) 및 색상 필터부(CFL)가 구비되어, 외부 시인성이 개선될 수 있다. 도 8을 참조하여 상술한 바와 같이, 공유층(100)에는 복수의 표시 장치들(DD)에 걸쳐 배치된 색상 변환부(CCL) 및 색상 필터부(CFL)가 제공될 수 있다. 특히, 색상 변환부(CCL)는 제1 색의 광을 발산하는 제1 색상부(1200), 제2 색의 광을 발산하는 제2 색상부(1400), 및 제3 색의 광을 발산하는 제3 색상부(1600)를 포함할 수 있다. 이 경우, 외부에서 관찰하는 것을 기준으로 할 때, 제1 색이 발산되는 제1 서브 화소(SPXL1), 제2 색이 발산되는 제2 서브 화소(SPXL2), 및 제3 색이 발산되는 제3 서브 화소(SPXL3)가 공유층(100)에 포함된 색상 변환부(CCL)의 구조에 의해 정의될 수 있다. 즉, 하부 패널에서 제1 내지 제3 발광 영역들(EMA1, EMA2, EMA3)이 일부 불균일(특히, 결합 영역(BA) 인근)하게 배치되는 경우에도, 외부에서는 시인되지 않을 수 있다.
또한, 색상 변환부(CCL) 및 색상 필터부(CFL)는 포토 공정 혹은 프린?v 공정에 의해 형성될 수 있어, 대면적에 대하여 수행될 수 있는 바, 공정 생산성이 향상될 수도 있다.
또한, 실시예에 따르면, 결합 영역(BA)은 인접한 제1 내지 제3 서브 화소 영역들(SPXA1, SPXA2, SPXA3) 사이의 이격된 영역으로 인식될 수 있고, 이에 따라 종래 발생될 수 있었던 결합 영역(BA)에서의 외부 시인성 이슈가 해소될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 이상에서 설명한 본 발명의 실시예들은 서로 별개로 또는 조합되어 구현되는 것도 가능하다.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
TDD: 타일드 표시 장치 PXL: 화소
DD: 복수의 표시 장치 DA: 표시 영역
NDA: 비표시 영역 BA: 결합 영역
PNL1~PNL4: 제1 패널 ~ 제4 패널 LD: 발광 소자
100: 공유층: CCL: 색상 변환부
OPL: 광학층 CFL: 색상 필터부
UFL: 상부 필름층

Claims (23)

  1. 제1 발광 소자를 포함하는 제1 표시 소자부를 포함하는 제1 패널;
    제2 발광 소자를 포함하는 제2 표시 소자부를 포함하는 제2 패널; 및
    평면 상에서 볼 때, 적어도 일부가 상기 제1 패널과 중첩하고, 또 다른 적어도 일부가 상기 제2 패널과 중첩하고, 색상 변환부를 포함하는 공유층; 을 포함하고,
    상기 색상 변환부는, 상기 제1 패널 및 상기 제2 패널로부터 제공된 광의 적어도 일부의 파장을 변경할 수 있는, 타일드 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 패널과 상기 제2 패널은 상기 타일드 표시 장치의 하부 패널을 형성하고,
    상기 공유층은 상기 타일드 표시 장치의 상부 패널을 형성하는, 타일드 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 패널과 상기 제2 패널은 동일한 층에 배치되고, 서로 결합 영역을 사이에 두고 서로 이격된, 타일드 표시 장치.
  4. 제3 항에 있어서,
    상기 결합 영역은 평면 상에서 볼 때, 상기 공유층과 중첩하는, 타일드 표시 장치.
  5. 제1 항에 있어서,
    상기 색상 변환부는, 제1 색의 광을 제공할 수 있는 제1 색상부; 제2 색의 광을 제공할 수 있는 제2 색상부; 및 제3 색의 광을 제공할 수 있는 제3 색상부; 를 포함하고,
    상기 제1 색상부, 상기 제2 색상부, 및 상기 제3 색상부 각각은 평면 상에서 볼 때, 상기 제1 패널 및 상기 제2 패널과 중첩하는. 타일드 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 색의 광이 발산되고, 상기 제1 색상부와 중첩하는 제1 서브 화소 영역; 상기 제2 색의 광이 발산되고, 상기 제2 색상부와 중첩하는 제2 서브 화소 영역; 및 상기 제3 색의 광이 발산되고, 상기 제3 색상부와 중첩하는 제3 서브 화소 영역; 을 포함하는, 타일드 표시 장치.
  7. 제6 항에 있어서,
    상기 공유층은, 상기 제1 서브 화소 영역과 중첩하는 제1 색상 필터; 상기 제2 서브 화소 영역과 중첩하는 제2 색상 필터; 및 상기 제3 서브 화소 영역과 중첩하는 제3 색상 필터; 를 더 포함하는, 타일드 표시 장치.
  8. 제6 항에 있어서,
    광이 발산되는 영역으로서, 상기 제1 발광 소자 및 상기 제2 발광 소자가 배치되는 영역인 발광 영역; 을 더 포함하고,
    상기 발광 영역은 상기 제1 표시 소자부 및 상기 제2 표시 소자부에 포함된 구성에 의해 정의되는, 타일드 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 표시 소자부 및 상기 제2 표시 소자부 각각은, 상기 타일드 표시 장치의 표시 방향을 따라 돌출된 형상을 가지는 뱅크를 포함하고,
    상기 뱅크는 상기 발광 영역을 둘러싸는 형태를 가지는, 타일드 표시 장치.
  10. 제8 항에 있어서,
    상기 발광 영역은 평면 상에서 볼 때, 상기 제1 서브 화소 영역과 중첩하는 제1 발광 영역, 상기 제2 서브 화소 영역과 중첩하는 제2 발광 영역, 및 상기 제3 서브 화소 영역과 중첩하는 제3 발광 영역을 포함하는, 타일드 표시 장치.
  11. 제10 항에 있어서,
    상기 제1 색상부는 평면 상에서 볼 때, 상기 제1 발광 영역과 어긋나도록 배치되고, 상기 제2 색상부는 평면 상에서 볼 때, 상기 제2 발광 영역과 어긋나도록 배치되고, 상기 제3 색상부는 평면 상에서 볼 때, 상기 제3 발광 영역과 어긋나도록 배치되는, 타일드 표시 장치.
  12. 제10 항에 있어서,
    상기 제1 색상부의 적어도 일부는 평면 상에서 볼 때, 상기 제1 발광 영역과 중첩하고, 상기 제1 색상부의 또 다른 일부는 상기 제1 발광 영역과 중첩하지 않는, 타일드 표시 장치.
  13. 제10 항에 있어서,
    상기 제1 패널과 상기 공유층의 일부는 제1 표시 장치를 형성하고,
    상기 제2 패널과 상기 공유층의 또 다른 일부는 제2 표시 장치를 형성하고,
    상기 제1 표시 장치 및 상기 제2 표시 장치에서, 서로 인접한 상기 제1 서브 화소 영역, 상기 제2 서브 화소 영역, 및 상기 제3 서브 화소 영역은 제1 이격 거리만큼 이격되고,
    상기 제1 표시 장치의 제1 인접 서브 화소 영역과 상기 제2 표시 장치의 제2 인접 서브 화소 영역은 제2 이격 거리만큼 이격되고,
    상기 제1 인접 서브 화소 영역은, 상기 제1 표시 장치에 배치된 상기 제1 서브 화소 영역, 상기 제2 서브 화소 영역, 및 상기 제3 서브 화소 영역 중 상기 제2 표시 장치에 가장 인접한 영역이고,
    상기 제2 인접 서브 화소 영역은, 상기 제2 표시 장치에 배치된 상기 제1 서브 화소 영역, 상기 제2 서브 화소 영역, 및 상기 제3 서브 화소 영역 중 상기 제1 표시 장치에 가장 인접한 영역이고,
    상기 제1 이격 거리는 상기 제2 이격 거리와 동일한, 타일드 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 표시 장치 및 상기 제2 표시 장치에서, 서로 인접한 상기 제1 발광 영역, 상기 제2 발광 영역, 및 상기 제3 발광 영역은 제1 발광 이격 거리만큼 이격되고,
    상기 제1 표시 장치의 제1 인접 발광 영역과 상기 제2 표시 장치의 제2 인접 발광 영역은 제2 발광 이격 거리만큼 이격되고,
    상기 제1 인접 발광 영역은, 상기 제1 표시 장치에 배치된 상기 제1 발광 영역, 상기 제2 발광 영역, 및 상기 제3 발광 영역 중 상기 제2 표시 장치에 가장 인접한 영역이고,
    상기 제2 인접 발광 영역은, 상기 제2 표시 장치에 배치된 상기 제1 발광 영역, 상기 제2 발광 영역, 및 상기 제3 발광 영역 중 상기 제1 표시 장치에 가장 인접한 영역이고,
    상기 제1 발광 이격 거리는 상기 제2 발광 이격 거리와 상이한, 타일드 표시 장치.
  15. 제14 항에 있어서,
    상기 제2 발광 이격 거리는 상기 제2 이격 거리보다 큰, 타일드 표시 장치.
  16. 제14 항에 있어서,
    외부에서 볼 때, 상기 제1 서브 화소 영역에서 상기 제1 색의 광이 관찰되고, 상기 제2 서브 화소 영역에서 상기 제2 색의 광이 관찰되고, 상기 제3 서브 화소 영역에서 상기 제3 색의 광이 관찰되는, 타일드 표시 장치.
  17. 제14 항에 있어서,
    상기 제1 패널과 상기 제2 패널은 동일한 층에 배치되고, 서로 결합 영역을 사이에 두고 서로 이격되고,
    상기 결합 영역의 두께는 상기 제2 이격 거리보다 작은, 타일드 표시 장치.
  18. 제5 항에 있어서,
    상기 제1 색상부는 상기 제3 색의 광을 상기 제1 색의 광으로 변환하도록 구성된 제1 퀀텀 닷을 포함하고, 상기 제2 색상부는 상기 제3 색의 광을 상기 제2 색의 광으로 변환하도록 구성된 제2 퀀텀 닷을 포함하는, 타일드 표시 장치.
  19. 제18 항에 있어서,
    상기 제1 발광 소자와 상기 제2 발광 소자는 상기 제3 색의 광을 발산하는, 타일드 표시 장치.
  20. 제13 항에 있어서,
    상기 제1 인접 서브 화소 영역이 나타내는 색상과 상기 제2 인접 서브 화소 영역이 나타내는 색상은 서로 상이한, 타일드 표시 장치.
  21. 제1 항에 있어서,
    상기 발광 소자는 마이크로 스케일 내지 나노 스케일의 발광 다이오드 또는 유기 발광 다이오드(OLED; Organic Light Emitting Diode)인, 타일드 표시 장치.
  22. 제1 기판, 상기 제1 기판 상에 배치되고 제1 발광 소자를 포함하는 제1 표시 소자부, 및 상기 제1 표시 소자부 상에 배치된 제1 상부층을 포함하는 제1 표시 장치; 및
    제2 기판, 상기 제2 기판 상에 배치되고 제2 발광 소자를 포함하는 제2 표시 소자부, 및 상기 제2 표시 소자부 상에 배치된 제2 상부층을 포함하는 제2 표시 장치; 를 포함하고,
    상기 제1 상부층과 상기 제2 상부층은 일체로 형성되고,
    상기 제1 상부층과 상기 제2 상부층 각각은 제1 퀀텀 닷을 포함하는 제1 색상부 및 제2 퀀텀 닷을 포함하는 제2 색상부를 포함하는, 타일드 표시 장치.
  23. 제1 색의 광이 발산되는 제1 서브 화소 영역, 제2 색의 광이 발산되는 제2 서브 화소 영역, 및 제3 색의 광이 발산되는 제3 서브 화소 영역을 포함하는 타일드 표시 장치로서,
    제1 기판 및 상기 제1 기판 상에 배치되고 상기 제3 색의 광을 발산하는 제1 발광 소자를 포함하는 제1 표시 소자부를 포함하는 제1 패널;
    제2 기판 및 상기 제2 기판 상에 배치되고 상기 제3 색의 광을 발산하는 제2 발광 소자를 포함하는 제2 표시 소자부를 포함하는 제2 패널; 및
    평면 상에서 볼 때, 상기 제1 패널과 중첩하는 제1 영역 및 상기 제2 패널과 중첩하는 제2 영역을 포함하는 공유층; 을 포함하고,
    상기 제1 서브 화소 영역, 상기 제2 서브 화소 영역, 및 상기 제3 서브 화소 영역은 상기 공유층에 의해 정의되는, 타일드 표시 장치.


KR1020210109077A 2021-08-18 2021-08-18 타일드 표시 장치 KR20230027391A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020210109077A KR20230027391A (ko) 2021-08-18 2021-08-18 타일드 표시 장치
US17/870,350 US20230057960A1 (en) 2021-08-18 2022-07-21 Tiled display device
CN202210967189.6A CN115713897A (zh) 2021-08-18 2022-08-12 拼接显示设备
EP22190859.3A EP4138536A3 (en) 2021-08-18 2022-08-17 Tiled display device
TW111131037A TW202316393A (zh) 2021-08-18 2022-08-17 拼接顯示裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210109077A KR20230027391A (ko) 2021-08-18 2021-08-18 타일드 표시 장치

Publications (1)

Publication Number Publication Date
KR20230027391A true KR20230027391A (ko) 2023-02-28

Family

ID=83283510

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210109077A KR20230027391A (ko) 2021-08-18 2021-08-18 타일드 표시 장치

Country Status (5)

Country Link
US (1) US20230057960A1 (ko)
EP (1) EP4138536A3 (ko)
KR (1) KR20230027391A (ko)
CN (1) CN115713897A (ko)
TW (1) TW202316393A (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509941B2 (en) * 2001-03-22 2003-01-21 Eastman Kodak Company Light-producing display having high aperture ratio pixels
CN115775502A (zh) * 2019-08-29 2023-03-10 群创光电股份有限公司 显示装置

Also Published As

Publication number Publication date
US20230057960A1 (en) 2023-02-23
CN115713897A (zh) 2023-02-24
EP4138536A2 (en) 2023-02-22
EP4138536A3 (en) 2023-03-01
TW202316393A (zh) 2023-04-16

Similar Documents

Publication Publication Date Title
KR20200073340A (ko) 표시 장치 및 그의 제조 방법
KR20230056859A (ko) 표시 장치 및 그의 제조 방법
US20230352640A1 (en) Display device
KR20230027391A (ko) 타일드 표시 장치
KR20220033579A (ko) 표시 장치
CN217387157U (zh) 显示设备
US20240097073A1 (en) Display device and method of manufacturing the same
CN219800895U (zh) 显示装置
US20240088165A1 (en) Display device
KR20230041911A (ko) 표시 장치
KR20230115387A (ko) 표시 장치
KR20230033185A (ko) 표시 장치, 발광 소자의 제조 방법, 및 이에 따라 제조된 발광 소자를 포함하는 표시 장치의 제조 방법
KR20230127409A (ko) 표시 장치 및 그 제조 방법
KR20230128196A (ko) 표시 장치 및 그 제조 방법
KR20230139885A (ko) 표시 장치
KR20230167202A (ko) 표시 장치 및 그 제조 방법
KR20240007824A (ko) 표시 장치 및 이의 제조 방법
KR20230102037A (ko) 표시 장치
KR20240077584A (ko) 표시 장치
KR20230016774A (ko) 표시 장치
KR20240052150A (ko) 표시 장치
KR20230159745A (ko) 표시 장치 및 그 제조 방법
KR20240010636A (ko) 표시 장치 및 그 제조 방법
KR20230168241A (ko) 발광 소자 및 표시 장치
KR20230140673A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination