KR20230128196A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20230128196A
KR20230128196A KR1020220025350A KR20220025350A KR20230128196A KR 20230128196 A KR20230128196 A KR 20230128196A KR 1020220025350 A KR1020220025350 A KR 1020220025350A KR 20220025350 A KR20220025350 A KR 20220025350A KR 20230128196 A KR20230128196 A KR 20230128196A
Authority
KR
South Korea
Prior art keywords
layer
disposed
reflective
display
display device
Prior art date
Application number
KR1020220025350A
Other languages
English (en)
Inventor
이동현
송시준
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220025350A priority Critical patent/KR20230128196A/ko
Priority to US18/058,201 priority patent/US20230299247A1/en
Priority to CN202310113966.5A priority patent/CN116666538A/zh
Priority to EP23157616.6A priority patent/EP4235283A1/en
Publication of KR20230128196A publication Critical patent/KR20230128196A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
    • G02F1/133331—Cover glasses
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/02—Materials and properties organic material
    • G02F2202/022—Materials and properties organic material polymeric
    • G02F2202/023—Materials and properties organic material polymeric curable
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/28—Adhesive materials or arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/02—Function characteristic reflective
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26155—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3051—Function
    • H01L2224/30515—Layer connectors having different functions
    • H01L2224/30517—Layer connectors having different functions including layer connectors providing primarily mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32155—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 개시의 일 실시예에 의하면, 기판 상에 배치되고, 발광 소자를 포함하는 표시층; 상기 표시층 상에 배치되는 반사 구조; 상기 표시층 상에 배치되는 레진부; 상기 레진부 상에 배치되는 커버부; 및 적어도 일부가 상기 표시층의 일측 상에 배치되는 구동 회로 기판; 을 포함하고, 상기 반사 구조는, 상기 표시층 상에 배치된 상기 구동 회로 기판의 일부를 향하는 반사면을 포함하는, 표시 장치가 제공될 수 있다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 개시는 표시 장치 및 그 제조 방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조됨에 따라, 표시 장치에 대한 연구 개발이 지속적으로 이루어지고 있다.
본 개시의 일 과제는, 레진이 미경화될 리스크가 방지되는, 표시 장치 및 그 제조 방법을 제공하는 것이다.
본 개시의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
본 개시의 일 실시예에 의하면, 기판 상에 배치되고, 발광 소자를 포함하는 표시층; 상기 표시층 상에 배치되는 반사 구조; 상기 표시층 상에 배치되는 레진부; 상기 레진부 상에 배치되는 커버부; 및 적어도 일부가 상기 표시층의 일측 상에 배치되는 구동 회로 기판; 을 포함하고, 상기 반사 구조는, 상기 표시층 상에 배치된 상기 구동 회로 기판의 일부를 향하는 반사면을 포함하는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 표시층 상에 배치된 오버 코트층; 을 더 포함하고, 상기 반사 구조는 평면 상에서 볼 때, 상기 오버 코트층, 상기 레진부, 및 상기 커버부와 중첩하고, 상기 반사 구조는 평면 상에서 볼 때, 상기 표시층 상에 배치된 상기 구동 회로 기판의 일부와 비중첩하는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 구동 회로 기판은, 일단이 상기 표시층과 연결된 칩 온 필름 및 상기 칩 온 필름의 타단과 연결되고 상기 표시층의 배면 상에 배치된 연성 회로 기판을 포함하고, 상기 표시층 상에 배치된 상기 칩 온 필름의 일부는 상기 표시층으로부터 이격되어 단차 영역을 형성하고, 상기 레진부의 일부는 상기 단차 영역 내 배치되는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 표시 장치는 표시 영역 및 비표시 영역을 포함하고, 상기 비표시 영역은 팬-아웃 영역을 포함하고, 상기 팬-아웃 영역은 상기 표시 영역과 상기 상기 구동 회로 기판 사이에 배치되고, 상기 팬-아웃 영역 내에는 상기 구동 회로 기판과 상기 표시 영역 내 배선들을 전기적으로 연결하는 배선들이 배치되고, 상기 반사 구조는 평면 상에서 볼 때, 상기 팬-아웃 영역과 중첩하는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 커버부는 샤시(chassis)를 포함하는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 커버부는 외곽층을 포함하고, 상기 외곽층은: 고분자 물질을 포함하는 제1 외곽층; 광 차단성 물질을 포함하고, 상기 제1 외곽층 상에 배치된 제2 외곽층; 및 무기 재료를 포함하고, 상기 제2 외곽층 상에 배치된 제3 외곽층을 포함하는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 반사 구조는, 상기 기판 상에 배치되고 상기 기판의 두께 방향으로 돌출된 형상을 갖는 절연 패턴; 및 상기 절연 패턴 상에 배치된 반사 전극; 을 포함하는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 반사 구조는 복수 개로 제공되어, 제1 반사 구조 및 상기 제1 반사 구조와 인접한 제2 반사 구조를 포함하고, 상기 제1 반사 구조의 상기 반사 전극과 상기 제2 반사 구조의 상기 반사 전극은 연결된, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 반사 구조는, 상기 반사 전극 상에 배치된 제1 투명 전극층 및 상기 제1 투명 전극층 상에 배치된 제2 투명 전극층을 포함하는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 절연 패턴의 외면은 곡면 형상을 갖고, 상기 반사 전극은 상기 절연 패턴의 외면에 대응하는 형상을 갖는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 절연 패턴의 외면은 다각형 형상을 갖고, 상기 반사 전극은 상기 절연 패턴의 외면에 대응하는 형상을 갖는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 표시층은: 상기 기판 상에 배치된 층들로서 보조 전극층, 게이트 전극, 및 트랜지스터 전극을 포함하는 화소 회로부; 및 상기 화소 회로부 상에 배치되고 상기 발광 소자를 포함하는 표시 소자부; 를 포함하고, 상기 반사 구조는 상기 기판 상에 배치된 하부 반사 구조를 포함하고, 상기 하부 반사 구조는 상기 보조 전극층과 동일한 물질을 포함하는 제1 반사층, 상기 게이트 전극과 동일한 물질을 포함하는 제2 반사층, 및 상기 트랜지스터 전극과 동일한 물질을 포함하는 제3 반사층을 포함하는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 표시층은: 상기 기판 상에 배치되고 화소 회로를 포함한 화소 회로부; 및 상기 화소 회로부 상에 배치되고 정렬 전극 및 상기 발광 소자를 포함하는 표시 소자부; 를 포함하고, 상기 발광 소자는 상기 정렬 전극 사이에 정렬되고, 상기 정렬 전극과 상기 반사 전극은 동일한 물질을 포함하는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 반사 구조는, 상기 기판의 두께 방향으로 돌출되고 탄성 성질을 갖는 쿠션층 및 상기 쿠션층 상에 배치된 반사막을 포함하는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 표시층 상에 배치된 오버 코트층; 을 더 포함하고, 상기 반사 구조는, 상기 반사막 상에 배치된 절연막 및 상기 절연막 상에 배치된 접착막을 더 포함하고, 상기 접착만은 UV 광을 투과시킬 수 있고, 상기 접착막은 상기 오버 코트층과 접촉하는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 쿠션층은 다각형 형상을 갖는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 커버부 상에 배치된 반사층; 및 상기 반사층 상에 배치된 접착층; 을 더 포함하는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 반사 구조는, 상기 기판의 두께 방향으로 돌출되는 반사막을 포함하는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 반사 구조는, 상기 기판의 두께 방향으로 돌출되고 은을 포함하는 잉크 구조를 포함하는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 표시층 상에 배치된 오버 코트층; 및 상기 오버 코트층 상에 배치된 접착 부재; 를 더 포함하고, 상기 접착 부재는 상기 반사 부재와 접촉하는, 표시 장치가 제공될 수 있다.
본 개시의 일 실시예에 의하면, 기판 상에 발광 소자를 포함하는 표시층을 제공하는 단계; 구동 회로 기판의 적어도 일부를 상기 표시층 상에 배치하는 단계; 반사 구조를 제공하는 단계; 캐리어 부재 상에 커버부를 배치하는 단계; 상기 캐리어 부재를 상기 표시층에 인접하도록 이동시키는 단계; 레진부를 제공하는 단계; 및 상기 레진부를 경화하는 단계; 를 포함하고, 상기 반사 구조는, 상기 표시층 상에 배치된 상기 구동 회로 기판의 일부를 향하는 반사면을 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따라, 상기 반사 구조는, 상기 기판 상에 배치되고 상기 기판의 두께 방향으로 돌출된 형상을 갖는 절연 패턴; 및 상기 절연 패턴 상에 배치된 반사 전극; 을 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따라, 상기 반사 구조를 제공하는 단계는, 상기 기판 상에 절연 패턴을 배치하는 단계; 및 상기 절연 패턴 상에 반사 전극을 배치하는 단계; 를 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따라, 상기 반사 구조를 제공하는 단계는, 상기 커버부 상에 상기 반사 구조를 배치하는 단계; 를 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따라, 상기 표시층 상에 오버 코트층을 배치하는 단계; 를 더 포함하고, 상기 캐리어 부재를 상기 표시층에 인접하도록 이동시키는 단계는, 상기 반사 구조와 상기 오버 코트층이 접촉하는 단계를 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따라, 상기 오버 코트층 상에 외곽 필름층을 배치하는 단계; 를 더 포함하고, 상기 캐리어 부재를 상기 표시층에 인접하도록 이동시키는 단계는, 상기 반사 구조와 상기 외곽 필름층 사이에 캐비티가 형성되는 단계를 포함하고, 상기 반사 구조는 상기 캐비티와 상기 캐비티가 배치되지 않은 상기 반사 구조의 인접 영역을 유체적으로 분리하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따라, 상기 레진부를 제공하는 단계는, 상기 표시층과 상기 커버부 사이의 공간에 상기 레진부를 제공하는 단계를 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따라, 상기 레진부를 제공하는 단계는, 상기 레진부를 상기 커버부 상에 배치하는 단계를 포함하고, 상기 레진부를 상기 커버부 상에 배치하는 단계는, 상기 캐리어 부재를 상기 표시층에 인접하도록 이동시키는 단계보다 이전에 수행되는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따라, 상기 레진부를 경화하는 단계는, 레진 경화기가 UV 광을 상기 레진부에 발산하는 단계를 포함하고, 상기 UV 광은 상기 구동 회로 기판으로부터 상기 반사 구조를 향하여 제공되는, 표시 장치의 제조 방법이 제공될 수 있다.
본 개시의 일 실시예에 의하면, 표시 영역 및 비표시 영역을 포함하는 표시 장치로서, 상기 표시 영역 내 배치된 화소; 상기 화소와 전기적으로 연결된 구동 회로 기판; 상기 구동 회로 기판과 상기 화소를 전기적으로 연결하는 팬-아웃 배선; 상기 기판 상에 배치된 반사 구조; 상기 기판 상에 배치되고, 평면 상에서 볼 때, 상기 반사 구조와 중첩하는 레진부; 및 상기 레진부 상에 배치되는 커버부; 를 포함하고, 상기 팬-아웃 배선은 상기 비표시 영역과 중첩하고 상기 표시 영역의 일측에 배치된 팬-아웃 영역 내 배치되고, 상기 팬-아웃 영역은 일 방향으로 갈수록 넓어지는 형상을 갖고, 상기 반사 구조는 평면 상에서 볼 때, 상기 팬-아웃 영역과 중첩하고, 상기 표시층 상에 배치된 상기 구동 회로 기판의 일부를 향하는 반사면을 포함하는, 표시 장치가 제공될 수 있다.
본 개시의 일 실시예에 의하면, 상기 표시 장치의 제조 방법에 따라 제조된, 표시 장치가 제공될 수 있다.
본 개시의 과제의 해결 수단이 상술한 해결 수단들로 제한되는 것은 아니며, 언급되지 아니한 해결 수단들은 본 명세서 및 첨부된 도면으로부터 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 개시의 일 실시예에 의하면, 레진이 미경화될 리스크가 방지되는, 표시 장치 및 그 제조 방법이 제공될 수 있다.
본 개시의 효과가 상술한 효과들로 제한되는 것은 아니며, 언급되지 아니한 효과들은 본 명세서 및 첨부된 도면으로부터 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 실시예에 따른 표시 장치를 개략적으로 나타낸 사시도이다.
도 2는 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 3은 실시예에 따른 화소를 개략적으로 나타낸 평면도이다.
도 4는 도 3의 Ⅰ~Ⅰ’에 따른 개략적인 단면도이다.
도 5는 도 2의 Ⅱ~Ⅱ’의 개략적인 단면도이다.
도 6은 실시예에 따른 표시 장치의 블록도이다.
도 7 및 도 8은 제1 실시예에 따른 표시 장치를 나타낸 개략적인 단면도이다.
도 9 내지 도 14는 제1 실시예에 따른 표시 장치에 포함된 반사 구조를 개략적으로 나타낸 단면도들이다.
도 15는 제2 실시예에 따른 표시 장치를 나타낸 개략적인 단면도이다.
도 16 내지 도 22는 제2 실시예에 따른 표시 장치에 포함된 반사 구조를 개략적으로 나타낸 단면도들이다.
도 23 내지 도 31은 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 단면도들이다.
본 개시는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 개시를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 개시의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 개시의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 개시에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
본 개시는 표시 장치 및 그 제조 방법에 관한 것이다. 이하에서는 첨부된 도면들을 참조하여 실시예에 따른 표시 장치 및 그 제조 방법에 관하여 설명한다.
도 1은 실시예에 따른 표시 장치를 개략적으로 나타낸 사시도이다. 도 2는 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 1 및 도 2를 참조하면, 표시 장치(DD)는 광을 제공하도록 구성된다. 표시 장치(DD)는 광을 제공할 수 있는 화소(PXL)를 포함할 수 있다.
표시 장치(DD)는 표시 패널(DP) 및 구동 회로 기판(DCB)을 포함할 수 있다.
표시 패널(DP)은 기판(SUB), 화소(PXL), 배선부, 및 구동부를 포함할 수 있다. 상기 구동부는 스캔 구동부, 발광 구동부 및 데이터 구동부를 포함할 수 있다.
기판(SUB)은 표시 장치(DD)의 기저면을 형성(혹은 구성)할 수 있다. 기판(SUB)은 표시 장치(DD)의 목적에 따라 경성(rigid) 소재 혹은 가요성(flexible) 소재를 포함할 수 있다. 기판(SUB)은 연성 또는 경성의 기판 혹은 필름을 포함할 수 있다. 다만, 본 발명의 실시예에 적용되는 기판(SUB)의 소재는 특정한 예시에 한정되지 않는다.
기판(SUB)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)에서는 광이 제공될 수 있다. 표시 영역(DA)에서는 표시 장치(DD)의 표시 방향(예를 들어, 제3 방향(DR3))으로 광이 발산될 수 있다. 비표시 영역(NDA)에서는 광이 제공되지 않을 수 있다.
화소(PXL)는 기판(SUB) 상에 배치되고, 발광 소자(도 3의 'LD' 참조)를 포함하여 광을 발산할 수 있다. 화소(PXL)는 기판(SUB)의 표시 영역(DA) 내 배치될 수 있다. 표시 영역(DA)은 화소(PXL)가 제공된 영역일 수 있다. 비표시 영역(NDA)은 화소(PXL)가 제공되지 않은 영역일 수 있다.
실시예에 따르면, 화소(PXL)는 제1 방향(DR1)을 따라 연장되는 행과 제2 방향(DR2)을 따라 연장되는 열을 따른 매트릭스 형태로 배열될 수 있다. 예를 들어, 화소(PXL)는 스트라이프(stripe) 또는 펜타일(PENTILE™) 배열 구조 등에 따라 배열될 수 있다. 다만, 화소(PXL)의 배열 구조가 이에 한정되지는 않으며, 화소(PXL)는 다양한 구조 및/또는 방식으로 표시 영역(DA)에 배열될 수 있다.
화소(PXL)는 복수의 서브 화소들을 포함할 수 있다. 예를 들어, 화소(PXL)는 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3)를 포함할 수 있다. 적어도 하나의 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3)는 다양한 색의 광을 방출할 수 있는 하나의 화소 유닛을 형성(혹은 구성)할 수 있다.
예를 들어, 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3) 각각은 소정 색의 광을 방출할 수 있다. 예를 들어, 제1 서브 화소(SPXL1)는 적색(예를 들어, 제1 색)의 광을 방출하는 적색 화소일 수 있고, 제2 서브 화소(SPXL2)는 녹색(예를 들어, 제2 색)의 광을 방출하는 녹색 화소일 수 있으며, 제3 서브 화소(SPXL3)는 청색(예를 들어, 제3 색)의 광을 방출하는 청색 화소일 수 있다.
다만, 각각의 상기 화소 유닛을 형성(혹은 구성)하는 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3)의 색상, 종류 및/또는 개수 등이 특정 예시에 한정되지는 않는다.
상기 구동부는 평면상에서 볼 때, 비표시 영역(NDA) 내에 배치될 수 있다. 상기 스캔 구동부, 상기 발광 구동부 및 상기 데이터 구동부 중 하나는 상기 배선부와 함께 비표시 영역(NDA) 내에 배치될 수 있다. 실시예에 따르면, 상기 구동부는 표시 패널(DP) 내에 배치될 수 있으며, 상기 구동부는 구동 회로 기판(DCB)에 실장될 수도 있다. 상기 구동부의 위치는 특정한 예시에 반드시 한정되는 것은 아니다.
상기 구동부는 화소(PXL)에 제공되는 전기적 정보(혹은 신호)를 제공(혹은 출력)할 수 있다. 화소(PXL)에 전기적 정보가 제공되는 경우, 화소(PXL)에 포함된 발광 소자(LD)는 광을 발산할 수 있다.
상기 스캔 구동부는 스캔 라인을 따라 화소(PXL)에 스캔 신호를 전달할 수 있다. 상기 발광 구동부는 발광 제어 라인을 따라 화소(PXL)에 발광 제어 신호를 제공할 수 있다. 상기 데이터 구동부는 데이터 라인을 따라 화소(PXL)에 데이터 신호를 제공할 수 있다.
상기 배선부는 평면상에서 볼 때 비표시 영역(NDA) 내에 배치될 수 있다. 상기 배선부는 상기 구동부와 화소(PXL)를 전기적으로 연결할 수 있다.
상기 배선부는 팬-아웃 영역(FA) 내 배치된 팬-아웃 배선(FL)을 포함할 수 있다. 팬-아웃 영역(FA)은 평면 상에서 볼 때, 비표시 영역(NDA)과 중첩할 수 있다.
팬-아웃 영역(FA)은 평면 상에서 볼 때, 표시 영역(DA)의 일측에 배치될 수 있다. 팬-아웃 영역(FA)은 비표시 영역(NDA) 내 배치될 수 있다. 팬-아웃 영역(FA)은 표시 영역(DA)과 칩 온 필름(COF) 사이에 배치될 수 있다. 팬-아웃 배선(FL)은 구동 회로 기판(DCB)과 표시 영역(DA) 내 화소(PXL)를 전기적으로 연결할 수 있다.
팬-아웃 영역(FA)은 일 방향으로 갈수록 넓어지는 형상을 가질 수 있다. 예를 들어, 팬-아웃 영역(FA)은 제1 방향(DR1)을 따라 상이한 폭을 가질 수 있다. 팬-아웃 영역(FA)은 칩 온 필름(COF)으로부터 표시 영역(DA)을 향할수록 넓어질 수 있다.
구동 회로 기판(DCB)은 칩 온 필름(COF) 및 연성 회로 기판(FPCB)을 포함할 수 있다.
칩 온 필름(COF)은 연성 회로 기판(FPCB)으로부터 인가되는 신호를 기초로 획득한 전기적 신호를 표시 패널(DP)(예를 들어, 표시층(도 3의 'DL' 참조))에 제공할 수 있다.
칩 온 필름(COF)의 일단은 표시 패널(DP)에 연결(혹은 부착)될 수 있고, 칩 온 필름(COF)의 타단은 연성 회로 기판(FPCB)에 연결(혹은 부착)될 수 있다. 칩 온 필름(COF)은 적어도 일부는 굽어질 수 있다.
칩 온 필름(COF)은 절연 필름과 상기 절연 필름 상에 제공된 복수의 배선을 포함할 수 있다. 칩 온 필름(COF)은 박막으로 이루어진 절연 필름과 상기 절연 필름 상에 배선들이 형성된 형태를 통칭하는 것으로서 테이프 캐리어 패키지(tape carrier package), 가요성 인쇄 회로 기판(flexible printed circuit board) 등으로 지칭될 수도 있다. 칩 온 필름(COF)에 있어서, 도시하지는 않았으나, 상기 절연 필름 상에는 상기 배선들 중 적어도 일부와 연결된 반도체칩이 더 실장될 수도 있다.
연성 회로 기판(FPCB) 상에는 표시층(도 3의 'DL' 참조)에 인가될 수 있는 전기적 신호를 프로세싱하도록 구성된 회로 소자가 배치될 수 있다.
연성 회로 기판(FPCB)은 표시 패널(DP)의 일면 혹은 배면 상에 배치될 수 있다. 연성 회로 기판(FCB)의 일 단부는 굽어진 형상을 가지는 칩 온 필름(COF)에 연결되어 표시 패널(DP)의 배면 상에 배치될 수 있고, 이로 인해 연성 회로 기판(FCB)은 외부로부터 시인되지 않을 수 있다.
도 3은 실시예에 따른 화소를 개략적으로 나타낸 평면도이다. 도 3은 실시예에 따른 표시층(DL)에 포함된 화소(PXL)를 나타낸다.
표시층(DL)은 발광 소자(LD)를 포함한 층을 의미할 수 있다. 예를 들어, 표시층(DL)은 표시 패널(DP)의 일측에 배치되어, 광을 발산하는 층일 수 있다. 실시예에 따르면, 표시층(DL)을 포함한 표시 패널(DP)은 유기 발광 표시 패널(Organic Light Emitting Display panel) 등과 같은 자발광 타입의 표시 패널로 구현될 수 있다. 다만, 표시 패널(DP)이 자발광 타입으로 구현될 때, 각 화소는 반드시 유기 발광 소자만 포함하는 경우로 한정되는 것은 아니다. 예를 들어, 각 화소의 발광 소자는 유기 발광 소자(organic light emitting diode), 무기 발광 소자(inorganic light emitting diode), 퀀텀 닷/웰 발광 소자(quantum dot/well light emitting diode) 등으로 구성될 수 있다. 또는, 표시층(DL)을 포함한 표시 패널(DP)은 액정 표시 패널(Liquid Crystal Display panel) 등과 같은 비발광 타입의 표시 패널로 구현될 수 있다. 표시 패널(DP)이 비발광 타입으로 구현되는 경우, 표시 장치(DD)는 백라이트 유닛(Back-light Unit)과 같은 광원을 추가적으로 구비할 수 있다. 이하에서는, 설명의 편의상 표시 패널(DP)이 퀀텀 닷/웰 발광 소자를 포함하는 실시예를 기준으로 설명한다.
도 3을 참조하면, 화소(PXL)는 반사 전극(ELT), 제1 연결 전극(CNL1), 제2 연결 전극(CNL2), 제1 컨택부(CNT1), 제2 컨택부(CNT2), 발광 소자(LD), 제1 컨택 전극(CNE1), 및 제2 컨택 전극(CNE2)을 포함할 수 있다. 반사 전극(ELT)은 제1 전극(ELT1) 및 제2 전극(ELT2)을 포함할 수 있다. 표시 영역(DA) 내 배치된 반사 전극(ELT)은 정렬 전극으로 지칭될 수 있다.
발광 소자(LD)는 제1 반도체층(SEC1) 및 제2 반도체층(SEC2), 제1 반도체층(SEC1)과 제2 반도체층(SEC2) 사이에 개재된 활성층(AL)을 포함할 수 있다.
발광 소자(LD)는 제1 단부(EP1)와 제2 단부(EP2)를 가질 수 있다. 발광 소자(LD)의 제1 단부(EP1)에는 제1 반도체층(SEC1)이 인접할 수 있다. 발광 소자(LD)의 제2 단부(EP2)에는 제2 반도체층(SEC2)이 인접할 수 있다.
실시예에 따르면, 발광 소자(LD)는 기둥 형상을 가질 수 있다. 기둥 형상은 원기둥 또는 다각 기둥 등과 같이, 발광 소자(LD)의 길이 방향으로 연장된 형상을 의미할 수 있다. 즉, 발광 소자(LD)의 길이는 그 직경(또는, 횡단면의 폭)보다 클 수 있다. 발광 소자(LD)의 단면의 형상은 로드 형상(rod-like shape) 및 바 형상(bar-like shape)을 포함하나, 이에 한정되는 것은 아니다.
발광 소자(LD)는 나노 스케일(nanometer scale) 내지 마이크로 스케일(micrometer scale)의 크기를 가질 수 있다.
제1 반도체층(SEC1)은 제1 도전형의 반도체층일 수 있다. 예를 들어, 제1 반도체층(SEC1)은 N형 반도체층을 포함할 수 있다. 예를 들어, 제1 반도체층(SEC1)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전형 도펀트가 도핑된 N형 반도체층을 포함할 수 있다. 다만, 제1 반도체층(SEC1)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 제1 반도체층(SEC1)을 형성(혹은 구성)할 수 있다.
활성층(AL)은 제1 반도체층(SEC1) 상에 배치될 수 있다. 활성층(AL)은 제1 반도체층(SEC1)과 제2 반도체층(SEC2) 사이에 배치될 수 있다.
활성층(AL)은 AlGalnP, AlGaP, AllnGaN, lnGaN, 및 AlGaN 중 어느 하나를 포함할 수 있다. 예를 들어, 활성층(AL)이 적색광을 출력하고자 하는 경우, 활성층(AL)은 AlGalnP 및/또는 lnGaN을 포함할 수 있다. 활성층(AL)이 녹색광 혹은 청색광을 출력하고자 하는 경우, 활성층(AL)은 lnGaN을 포함할 수 있다. 하지만 상술된 예시에 한정되지 않는다.
활성층(AL)은 단일 양자 우물(single-quantum well) 또는 다중 양자 우물(multi-quantum well) 구조로 형성될 수 있다.
제2 반도체층(SEC2)은 활성층(AL) 상에 배치되며, 제1 반도체층(SEC1)과 상이한 타입의 반도체층을 포함할 수 있다. 예를 들어, 제2 반도체층(SEC2)은 P형 반도체층을 포함할 수 있다. 예를 들어, 제2 반도체층(SEC2)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전형 도펀트가 도핑된 P형 반도체층을 포함할 수 있다. 다만, 제2 반도체층(SEC2)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 반도체층(SEC2)을 형성(혹은 구성)할 수 있다.
발광 소자(LD)의 양단에 문턱 전압 이상의 전압을 인가하게 되면, 활성층(AL)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다.
실시예에 따라, 발광 소자(LD)는 표면에 제공된 소자 절연막을 더 포함할 수 있다. 소자 절연막은 단일의 막 또는 복수의 막으로 형성될 수 있다. 소자 절연막은 서로 다른 극성을 가지는 발광 소자(LD)의 양 단부를 노출할 수 있다.
실시예에 따르면, 소자 절연막은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 타이타늄 산화물(TiOx) 중 적어도 하나의 절연 물질을 포함할 수 있다. 다만, 특정 예시에 한정되는 것은 아니다.
실시예에 따르면, 발광 소자(LD)는 제1 반도체층(SEC1), 활성층(AL), 및 제2 반도체층(SEC2) 외 추가적인 구성을 더 포함할 수 있다. 예를 들면, 발광 소자(LD)는 형광체층, 활성층, 반도체층 및/또는 전극층을 더 포함할 수도 있다.
발광 소자(LD)는 복수 개 구비되어 배열될 수 있다. 예를 들어, 발광 소자(LD)는 제2 방향(DR2)을 따라 병렬 구조로 배열될 수 있다. 다만 발광 소자(LD)의 배열 구조가 이에 한정되는 것은 아니다.
발광 소자(LD)는 정렬 전극으로 기능하도록 구성된 전극들 사이에 배치될 수 있다. 예를 들어, 발광 소자(LD)는 제1 전극(ELT1)과 제2 전극(ELT2) 사이에 배치될 수 있다. 발광 소자(LD)는 제1 전극(ELT1) 및 제2 전극(ELT2) 상에 배치될 수 있다. 발광 소자(LD)의 적어도 일부는 평면 상에서 볼 때, 제1 전극(ELT1)과 제2 전극(ELT2) 사이에 배치될 수 있다.
발광 소자(LD)는 제1 컨택 전극(CNE1)을 통해 제1 전극(ELT1)과 전기적으로 연결될 수 있다.
실시예에 따르면, 발광 소자(LD)의 제2 단부(EP2)는 제1 컨택 전극(CNE1)과 전기적으로 연결될 수 있다. 이에 따라, 발광 소자(LD)의 제2 반도체층(SEC2)은 제1 전극(ELT1) 및 제1 컨택 전극(CNE1)과 전기적으로 연결될 수 있다.
발광 소자(LD)는 제2 컨택 전극(CNE2)을 통해 제2 전극(ELT2)과 전기적으로 연결될 수 있다.
실시예에 따르면, 발광 소자(LD)의 제1 단부(EP1)는 제2 컨택 전극(CNE2)과 전기적으로 연결될 수 있다. 이에 따라, 발광 소자(LD)의 제1 반도체층(SEC1)은 제2 전극(ELT2) 및 제2 컨택 전극(CNE2)과 전기적으로 연결될 수 있다.
제1 전극(ELT1)은 제2 방향(DR2)으로 연장할 수 있다. 제1 전극(ELT1)은 제2 전극(ELT2)과 제1 방향(DR1)으로 이격될 수 있다. 제1 전극(ELT1)은 제1 연결 전극(CNL1)과 연결될 수 있다. 여기서, 제1 방향(DR1)은 제2 방향(DR2)과 다를 수 있다.
제1 연결 전극(CNL1)은 제1 컨택부(CNT1)를 통해 화소 회로부(도 4의 'PCL' 참조)에 포함된 브릿지 패턴(도 4의 'BRP' 참조)과 연결될 수 있다. 제1 연결 전극(CNL1)은 제1 전극(ELT1)과 동일한 층에 배치되어, 서로 일체로 형성될 수 있다.
제2 전극(ELT2)은 제2 방향(DR2)으로 연장할 수 있다. 제2 전극(ELT2)은 제1 전극(ELT1)과 제1 방향(DR1)으로 이격될 수 있다. 제2 전극(ELT2)은 제2 연결 전극(CNL2)과 연결될 수 있다.
제2 연결 전극(CNL2)은 제2 컨택부(CNT2)를 통해 화소 회로부(PCL)에 포함된 전원 라인(PL)과 연결될 수 있다. 제2 연결 전극(CNL2)은 제2 전극(ELT2)과 동일한 층에 배치되어, 서로 일체로 형성될 수 있다.
제1 컨택 전극(CNE1)은 제1 전극(ELT1) 상에 배치되어, 제1 전극(ELT1)과 전기적으로 연결될 수 있다. 제1 컨택 전극(CNE1)은 제1 전극(ELT1)과 발광 소자(LD)를 전기적으로 연결할 수 있다.
제2 컨택 전극(CNE2)은 제2 전극(ELT2) 상에 배치되어, 제2 전극(ELT2)과 전기적으로 연결될 수 있다. 제2 컨택 전극(CNE2)은 제2 전극(ELT2)과 발광 소자(LD)를 전기적으로 연결할 수 있다.
이하에서는, 도 4 및 도 5를 참조하여 실시예에 따른 화소(PXL)의 단면 구조를 중심으로 설명한다. 도 4는 실시예에 따른 표시층(DL)을 포함한 적층 구조를 나타낸 도면으로서, 화소(PXL)의 단면을 개략적으로 나타낸다. 도 5는 실시예에 따른 표시층(DL)을 포함한 표시 패널(DP)을 나타낸 도면으로서, 화소(PXL)의 단면을 개략적으로 나타낸다.
도 4는 도 3의 Ⅰ~Ⅰ'에 따른 개략적인 단면도이다. 도 5는 도 2의 Ⅱ~Ⅱ'의 개략적인 단면도이다.
도 4를 참조하면, 표시층(DL)(또는 화소(PXL))은 기판(SUB), 화소 회로부(PCL), 및 표시 소자부(DPL)를 포함할 수 있다.
기판(SUB)은 표시 장치(DD)의 베이스 부재를 구성할 수 있다. 기판(SUB)은 경성 또는 연성의 기판이나 필름일 수 있으나, 특정 예시에 한정되지 않는다. 기판(SUB)은 기저면으로 제공되어, 기판(SUB) 상에는 화소 회로부(PCL) 및 표시 소자부(DPL)가 배치될 수 있다.
화소 회로부(PCL)는 기판(SUB) 상에 배치될 수 있다. 화소 회로부(PCL)는 보조 전극층(BML), 버퍼막(BFL), 트랜지스터(TR), 게이트 절연막(GI), 제1 층간 절연막(ILD1), 제2 층간 절연막(ILD2), 브릿지 패턴(BRP), 전원 라인(PL), 보호막(PSV), 제1 컨택부(CNT1), 및 제2 컨택부(CNT2)를 포함할 수 있다.
보조 전극층(BML)은 기판(SUB) 상에 배치되어, 버퍼막(BFL)에 의해 커버될 수 있다. 보조 전극층(BML)의 일부는 평면 상에서 볼 때, 트랜지스터(TR)와 중첩할 수 있다.
실시예에 따르면, 보조 전극층(BML)은 도전성 물질을 포함하여 화소 회로부(PCL) 및 표시 소자부(DPL)에 제공되는 전기적 신호가 이동하는 경로로 기능할 수 있다. 예를 들어, 보조 전극층(BML)은 알루미늄(Al), 구리(Cu), 타이타늄(Ti), 및 몰리브덴(Mo) 중 하나를 포함할 수 있다.
버퍼막(BFL)은 기판(SUB) 상에 배치될 수 있다. 버퍼막(BFL)은 불순물이 외부로부터 확산되는 것을 방지할 수 있다. 버퍼막(BFL)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 하나를 포함할 수 있다.
트랜지스터(TR)는 박막 트랜지스터일 수 있다. 일 실시예에 따르면, 트랜지스터(TR)는 구동 트랜지스터일 수 있다.
트랜지스터(TR)는 발광 소자(LD)와 전기적으로 연결될 수 있다. 트랜지스터(TR)는 브릿지 패턴(BRP)과 전기적으로 연결될 수 있다. 다만 상술된 예시에 한정되지 않는다. 일 예에 따르면, 트랜지스터(TR)는 브릿지 패턴(BRP)을 통과하지 않고, 제1 연결 전극(CNL1)과 전기적으로 연결될 수도 있다.
트랜지스터(TR)는 액티브층(ACT), 제1 트랜지스터 전극(TE1), 제2 트랜지스터 전극(TE2), 및 게이트 전극(GE)을 포함할 수 있다.
액티브층(ACT)은 반도체층을 의미할 수 있다. 액티브층(ACT)은 버퍼막(BFL) 상에 배치될 수 있다. 일 예에 따르면, 액티브층(ACT)은 LTPS(Low Temperature Polycrystaline Silicon), 폴리실리콘(polysilicon), 아몰퍼스 실리콘(amorphous silicon), 및 산화물 반도체 중 하나를 포함할 수 있다.
액티브층(ACT)은 제1 트랜지스터 전극(TE1)과 접촉하는 제1 접촉 영역 및 제2 트랜지스터 전극(TE2)과 접촉하는 제2 접촉 영역을 포함할 수 있다. 상기 제1 접촉 영역과 상기 제2 접촉 영역은 불순물이 도핑된 반도체 패턴일 수 있다. 상기 제1 접촉 영역과 상기 제2 접촉 영역 사이의 영역은 채널 영역일 수 있다. 상기 채널 영역은 불순물이 도핑되지 않은 진성 반도체 패턴일 수 있다.
게이트 전극(GE)은 게이트 절연막(GI) 상에 배치될 수 있다. 게이트 전극(GE)의 위치는 액티브층(ACT)의 채널 영역의 위치에 대응될 수 있다. 예를 들어, 게이트 전극(GE)은 게이트 절연막(GI)을 사이에 두고 액티브층(ACT)의 채널 영역 상에 배치될 수 있다. 일 예에 따르면, 게이트 전극(GE)은 알루미늄(Al), 구리(Cu), 타이타늄(Ti), 및 몰리브덴(Mo) 중 하나를 포함할 수 있다.
게이트 절연막(GI)은 액티브층(ACT) 상에 배치될 수 있다. 게이트 절연막(GI)은 무기 재료를 포함할 수 있다. 일 예에 따르면, 게이트 절연막(GI)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 하나를 포함할 수 있다.
제1 층간 절연막(ILD1)은 게이트 전극(GE) 상에 위치할 수 있다. 제1 층간 절연막(ILD1)은 게이트 절연막(GI)과 마찬가지로, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다.
제1 트랜지스터 전극(TE1) 및 제2 트랜지스터 전극(TE2)은 제1 층간 절연막(ILD1) 상에 위치할 수 있다. 제1 트랜지스터 전극(TE1)은 게이트 절연막(GI)과 제1 층간 절연막(ILD1)을 관통하여 액티브층(ACT)의 제1 접촉 영역과 접촉하고, 제2 트랜지스터 전극(TE2)은 게이트 절연막(GI)과 제1 층간 절연막(ILD1)을 관통하여 액티브층(ACT)의 제2 접촉 영역과 접촉할 수 있다. 일 예에 따르면, 제1 트랜지스터 전극(TE1)은 드레인 전극이고, 제2 트랜지스터 전극(TE2)은 소스 전극일 수 있으나, 이에 한정되지 않는다.
제2 층간 절연막(ILD2)은 제1 트랜지스터 전극(TE1) 및 제2 트랜지스터 전극(TE2) 상에 위치할 수 있다. 제2 층간 절연막(ILD2)은 제1 층간 절연막(ILD1) 및 게이트 절연막(GI)과 마찬가지로, 무기 재료를 포함할 수 있다. 무기 재료로는, 제1 층간 절연막(ILD1) 및 게이트 절연막(GI)의 구성 물질로 예시된 물질들, 예를 들어, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 하나를 포함할 수 있다.
브릿지 패턴(BRP)은 제2 층간 절연막(ILD2) 상에 배치될 수 있다. 브릿지 패턴(BRP)은 제2 층간 절연막(ILD2)을 관통하는 컨택홀을 통해 제1 트랜지스터 전극(TE1)과 연결될 수 있다. 브릿지 패턴(BRP)은 보호막(PSV)에 형성된 제1 컨택부(CNT1)를 통해 제1 연결 전극(CNL1)과 전기적으로 연결될 수 있다.
전원 라인(PL)은 제2 층간 절연막(ILD2) 상에 배치될 수 있다. 전원 라인(PL)은 보호막(PSV)에 형성된 제2 컨택부(CNT2)를 통해 제2 연결 전극(CNL2)과 전기적으로 연결될 수 있다. 전원 라인(PL)은 제2 전극을 통해 발광 소자(LD)에 전원(혹은 캐소드 신호)을 제공할 수 있다.
보호막(PSV)은 제2 층간 절연막(ILD2) 상에 배치될 수 있다. 보호막(PSV)은 브릿지 패턴(BRP), 및 전원 라인(PL)을 커버할 수 있다. 보호막(PSV)은 비아층일 수 있다.
보호막(PSV)은 유기 절연막, 무기 절연막, 또는 상기 무기 절연막 상에 배치된 상기 유기 절연막을 포함하는 형태로 제공될 수 있다. 다만, 본 개시가 전술된 예시에 한정되지 않는다.
실시예에 따르면, 보호막(PSV)에는 브릿지 패턴(BRP)의 일 영역과 연결되는 제1 컨택부(CNT1) 및 전원 라인(PL)의 일 영역과 연결되는 제2 컨택부(CNT2)가 형성될 수 있다.
표시 소자부(DPL)는 화소 회로부(PCL) 상에 배치될 수 있다. 표시 소자부(DPL)는 절연 패턴(INP), 뱅크(BNK), 제1 연결 전극(CNL1), 제2 연결 전극(CNL2), 제1 전극(ELT1), 제2 전극(ELT2), 제1 절연막(INS1), 발광 소자(LD), 제2 절연막(INS2), 제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 제3 절연막(INS3), 및 제4 절연막(INS4)을 포함할 수 있다.
절연 패턴(INP)은 제1 절연 패턴(INP1) 및 제2 절연 패턴(INP2)을 포함할 수 있다. 제1 절연 패턴(INP1) 및 제2 절연 패턴(INP2)은 보호막(PSV) 상에 배치될 수 있다. 제1 절연 패턴(INP1) 및 제2 절연 패턴(INP2)은 기판(SUB)의 두께 방향(예를 들어, 제3 방향(DR3))으로 돌출된 형상을 가질 수 있다. 일 예에 따르면, 제1 절연 패턴(INP1) 및 제2 절연 패턴(INP2)은 유기 재료 혹은 무기 재료를 포함할 수 있으나, 이에 한정되는 것은 아니다.
뱅크(BNK)는 제1 절연막(INS1) 상에 배치될 수 있다. 뱅크(BNK)는 표시 장치(DD)의 표시 방향(예를 들어, 제3 방향(DR3))으로 돌출된 형상을 가질 수 있다. 뱅크(BNK)는 발광 소자(LD)를 배치하기 위한 잉크젯 공정 중, 잉크가 수용될 수 있는 공간을 정의할 수 있다.
제1 연결 전극(CNL1) 및 제2 연결 전극(CNL2)은 보호막(PSV) 상에 배치될 수 있다. 제1 연결 전극(CNL1)은 제1 전극(ELT1)과 연결될 수 있다. 제1 연결 전극(CNL1)은 제1 컨택부(CNT1)를 통해 브릿지 패턴(BRP)과 전기적으로 연결될 수 있다. 제1 연결 전극(CNL1)은 브릿지 패턴(BRP)과 제1 전극(ELT1)을 전기적으로 연결할 수 있다. 제2 연결 전극(CNL2)은 제2 전극(ELT2)과 연결될 수 있다. 제2 연결 전극(CNL2)은 제2 컨택부(CNT2)를 통해 전원 라인(PL)과 전기적으로 연결될 수 있다. 제2 연결 전극(CNL2)은 전원 라인(PL)과 제2 전극(ELT2)을 전기적으로 연결할 수 있다.
제1 전극(ELT1) 및 제2 전극(ELT2)은 보호막(PSV) 상에 배치될 수 있다. 실시예에 따르면, 제1 전극(ELT1)의 적어도 일부는 제1 절연 패턴(INP1) 상에 배열되고, 제2 전극(ELT2)의 적어도 일부는 제2 절연 패턴(INP2) 상에 배열되어, 각각 반사 격벽으로 기능할 수 있다.
제1 전극(ELT1)은 발광 소자(LD)와 전기적으로 연결될 수 있다. 제1 전극(ELT1)은 제1 절연막(INS1)에 형성된 컨택홀을 통해 제1 컨택 전극(CNE1)과 전기적으로 연결될 수 있다. 제1 전극(ELT1)은 발광 소자(LD)에 애노드 신호를 제공할 수 있다.
제2 전극(ELT2)은 발광 소자(LD)와 전기적으로 연결될 수 있다. 제2 전극(ELT2)은 제1 절연막(INS1)에 형성된 컨택홀을 통해 제2 컨택 전극(CNE2)과 전기적으로 연결될 수 있다. 제2 전극(ELT2)은 발광 소자(LD)에 캐소드 신호(예를 들어, 접지 신호)를 인가할 수 있다.
제1 전극(ELT1) 및 제2 전극(ELT2)은 도전성 물질을 포함할 수 있다. 예를 들어, 제1 전극(ELT1) 및 제2 전극(ELT2)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 타이타늄(Ti), 이들의 합금과 같은 금속을 포함할 수 있다. 다만, 상술된 예시에 한정되지 않는다.
실시예에 따르면, 제1 전극(ELT1) 및 제2 전극(ELT2)은 발광 소자(LD)에 대한 정렬 전극으로 기능할 수 있다. 예를 들어, 발광 소자(LD)는 제1 전극(ELT1)과 제2 전극(ELT2)에서 제공된 전기적 신호에 기초하여 배열될 수 있다.
제1 절연막(INS1)은 보호막(PSV) 상에 배치될 수 있다. 제1 절연막(INS1)은 제1 전극(ELT1) 및 제2 전극(ELT2)을 커버할 수 있다. 제1 절연막(INS1)은 전극 구성들 간 연결을 안정 시키고, 외부 영향을 감소시킬 수 있다. 제1 절연막(INS1)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다.
발광 소자(LD)는 제1 절연막(INS1) 상에 배치되어, 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)으로부터 제공된 전기적 신호에 기초하여 광을 발산할 수 있다.
제2 절연막(INS2)은 발광 소자(LD) 상에 배치될 수 있다. 제2 절연막(INS2)은 발광 소자(LD)의 활성층(AL)을 커버할 수 있다. 일 예에 따르면, 제2 절연막(INS2)은 유기 재료 혹은 무기 재료 중 적어도 어느 하나를 포함할 수 있다.
제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)은 제1 절연막(INS1) 상에 배치될 수 있다. 제1 컨택 전극(CNE1)은 제1 전극(ELT1)과 발광 소자(LD)를 전기적으로 연결하고, 제2 컨택 전극(CNE2)은 제2 전극(ELT2)과 발광 소자(LD)를 전기적으로 연결할 수 있다.
실시예에 따르면, 제1 컨택 전극(CNE1)은 발광 소자(LD)에 애노드 신호를 제공하고, 제2 컨택 전극(CNE2)은 발광 소자(LD)에 캐소드 신호를 제공할 수 있다.
제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)은 전도성 물질을 포함할 수 있다. 일 예에 따르면, 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), 및 ITZO(Indium Tin Zinc Oxide)를 포함한 투명 전도성 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다.
제3 절연막(INS3)은 제1 컨택 전극(CNE1) 상에 배치될 수 있다. 제3 절연막(INS3)은 제1 절연막(INS1)을 참조하여 예시적으로 연결한 물질 중 어느 하나를 포함할 수 있다. 실시예에 따르면, 제3 절연막(INS3)의 일부는 제1 컨택 전극(CNE1)과 제2 컨택 전극(CNE2) 사이에 배치되어, 제1 컨택 전극(CNE1)과 제2 컨택 전극(CNE2)이 서로 전기적으로 단락되는 것을 방지할 수 있다.
제4 절연막(INS4)은 제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 및 제3 절연막(INS3) 상에 배치될 수 있다. 제4 절연막(INS4)은 표시 소자부(DPL)의 개별 구성을 보호할 수 있다. 일 예에 따르면, 제4 절연막(INS4)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다.
다음으로, 도 5를 참조하여, 실시예에 따른 화소(PXL)에 포함된 층들에 관하여 설명한다. 도 5에는 설명의 편의상, 화소 회로부(PCL) 및 표시 소자부(DPL)의 개별 구성들은 간략히 표현되었다.
도 5를 참조하면, 표시층(DL)(또는 화소(PXL))은 색상 변환부(CCL), 광학층(OPL), 및 색상 필터부(CFL)를 더 포함할 수 있다. 표시 패널(DP)(또는 화소(PXL))은 표시층(DL) 상에 배치된 오버 코트층(OC) 및 외곽 필름층(UFL)을 더 포함할 수 있다.
실시예에 따르면, 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3) 각각에 배치된 발광 소자(LD)들은 서로 동일한 색의 광을 발산할 수 있다. 예를 들어, 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3)는 제3 색, 일 예로 청색광을 방출하는 발광 소자(LD)들을 포함할 수 있다. 이러한 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3)에 색상 변환부(CCL) 및/또는 색상 필터부(CFL)가 제공되어 풀-컬러의 영상을 표시할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3)는 서로 다른 색의 광을 방출하는 발광 소자(LD)들을 구비할 수도 있다.
실시예에 따르면, 색상 변환부(CCL)는 표시 소자부(DPL)와 동일한 층에 배치될 수 있다. 예를 들어, 색상 변환부(CCL)는 뱅크(BNK)들 사이에 배치될 수 있다.
색상 변환부(CCL)는 파장 변환 패턴(WCP) 및 광 투과 패턴(LTP)을 포함할 수 있다. 일 예에 따르면, 파장 변환 패턴(WCP)은 제1 파장 변환 패턴(WCP1) 및 제2 파장 변환 패턴(WCP2)을 포함할 수 있다.
제1 파장 변환 패턴(WCP1)은 제1 서브 화소(SPXL1)의 발광 영역(EMA)과 중첩하도록 배치될 수 있다. 예를 들어, 제1 파장 변환 패턴(WCP1)은 뱅크(BNK)들 사이에 제공되어, 평면 상에서 볼 때 제1 서브 화소(SPXL1)의 발광 영역(EMA)과 중첩할 수 있다.
제2 파장 변환 패턴(WCP2)은 제2 서브 화소(SPXL2)의 발광 영역(EMA)과 중첩하도록 배치될 수 있다. 예를 들어, 제2 파장 변환 패턴(WCP2)은 뱅크(BNK)들 사이에 제공되어, 평면 상에서 볼 때 제2 서브 화소(SPXL2)의 발광 영역(EMA)과 중첩할 수 있다.
광 투과 패턴(LTP)은 제3 서브 화소(SPXL3)의 발광 영역(EMA)과 중첩하도록 배치될 수 있다. 예를 들어, 광 투과 패턴(LTP)은 뱅크(BNK)들 사이에 제공되어, 평면 상에서 볼 때 제3 서브 화소(SPXL3)의 발광 영역(EMA)과 중첩할 수 있다.
실시예에 따르면, 제1 파장 변환 패턴(WCP1)은 발광 소자(LD)에서 방출되는 제3 색의 광을 제1 색의 광으로 변환하는 제1 색 변환 입자들을 포함할 수 있다. 예를 들어, 발광 소자(LD)가 청색의 광을 방출하는 청색 발광 소자이고 제1 서브 화소(SPXL1)가 적색 화소인 경우, 제1 파장 변환 패턴(WCP1)은 상기 청색 발광 소자에서 방출되는 청색의 광을 적색의 광으로 변환하는 제1 퀀텀 닷을 포함할 수 있다.
예를 들어, 제1 파장 변환 패턴(WCP1)은 베이스 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 제1 퀀텀 닷을 포함할 수 있다. 제1 퀀텀 닷은 청색 광을 흡수하여 에너지 천이에 따라 파장을 시프트시켜 적색 광을 방출할 수 있다. 한편, 제1 서브 화소(SPXL1)가 다른 색의 화소인 경우, 제1 파장 변환 패턴(WCP1)은 제1 서브 화소(SPXL1)의 색에 대응하는 제1 퀀텀 닷을 포함할 수 있다.
실시예에 따르면, 제2 파장 변환 패턴(WCP2)은 발광 소자(LD)에서 방출되는 제3 색의 광을 제2 색의 광으로 변환하는 제2 색 변환 입자들을 포함할 수 있다. 예를 들어, 발광 소자(LD)가 청색의 광을 방출하는 청색 발광 소자이고 제2 서브 화소(SPXL2)가 녹색 화소인 경우, 제2 파장 변환 패턴(WCP2)은 상기 청색 발광 소자에서 방출되는 청색의 광을 녹색의 광으로 변환하는 제2 퀀텀 닷을 포함할 수 있다.
예를 들어, 제2 파장 변환 패턴(WCP2)은 베이스 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 제2 퀀텀 닷을 포함할 수 있다. 제2 퀀텀 닷은 청색 광을 흡수하여 에너지 천이에 따라 파장을 시프트시켜 녹색 광을 방출할 수 있다. 한편, 제2 서브 화소(SPXL2)가 다른 색의 화소인 경우, 제2 파장 변환 패턴(WCP2)은 제2 서브 화소(SPXL2)의 색에 대응하는 제2 퀀텀 닷을 포함할 수 있다.
한편, 제1 퀀텀 닷 및 제2 퀀텀 닷은 구형, 피라미드형, 다중 가지형(multi-arm), 또는 입방체(cubic)의 나노 입자, 나노 튜브, 나노 와이어, 나노 섬유, 나노 판상 입자 등의 형태를 가질 수 있으나, 반드시 이에 제한되는 것은 아니며, 제1 퀀텀 닷 및 제2 퀀텀 닷의 형태는 다양하게 변경될 수 있다.
일 실시예에서, 가시광선 영역 중 비교적 짧은 파장을 갖는 청색의 광을 각각 제1 퀀텀 닷 및 제2 퀀텀 닷에 입사시킴으로써, 제1 퀀텀 닷 및 제2 퀀텀 닷의 흡수 계수를 증가시킬 수 있다. 이에 따라, 최종적으로 제1 서브 화소(SPXL1) 및 제2 서브 화소(SPXL2)에서 방출되는 광의 효율을 증가시킴과 아울러, 우수한 색 재현성을 확보할 수 있다. 또한, 동일한 색의 발광 소자들(LD)(예를 들어, 청색 발광 소자들)을 이용하여 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)의 화소 유닛을 구성함으로써, 표시 장치의 제조 효율을 높일 수 있다.
실시예에 따르면, 광 투과 패턴(LTP)은 발광 소자(LD)에서 방출되는 제3 색의 광을 효율적으로 이용하기 위해 구비될 수 있다. 예를 들어, 발광 소자(LD)가 청색의 광을 방출하는 청색 발광 소자이고 제3 서브 화소(SPXL3)가 청색 화소인 경우, 광 투과 패턴(LTP)은 발광 소자(LD)로부터 방출되는 광을 효율적으로 이용하기 위하여 적어도 한 종류의 광 산란 입자들을 포함할 수 있다.
예를 들어, 광 투과 패턴(LTP)은 베이스 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 광 산란 입자들을 포함할 수 있다. 예를 들어, 광 투과 패턴(LTP)은 실리카(Silica) 등의 광 산란 입자들을 포함할 수 있으나, 광 산란 입자들의 구성 물질이 이에 한정되는 것은 아니다.
한편, 광 산란 입자들이 제3 서브 화소(SPXL3)에 관한 발광 영역(EMA)에만 배치되어야 하는 것은 아니다. 예를 들어, 광 산란 입자들은 제1 및/또는 제2 파장 변환 패턴(WCP1, WCP2)의 내부에도 선택적으로 포함될 수 있다.
광학층(OPL)은 제1 캡핑층(CAP1), 저굴절층(LRL), 및 제2 캡핑층(CAP2)을 포함할 수 있다. 광학층(OPL)은 색상 변환부(CCL) 상에 배치될 수 있다. 광학층(OPL)은 표시 소자부(DPL) 상에 배치될 수 있다.
제1 캡핑층(CAP1)은 파장 변환 패턴(WCP) 및 광 투과 패턴(LTP)을 밀봉(혹은 커버)할 수 있다. 제1 캡핑층(CAP1)은 저굴절층(LRL)과 표시 소자부(DPL) 사이에 배치될 수 있다. 제1 캡핑층(CAP1)은 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)에 걸쳐 제공될 수 있다. 제1 캡핑층(CAP1)은 외부로부터 수분 또는 공기 등의 불순물이 침투하여 색상 변환부(CCL)를 손상시키거나 오염시키는 것을 방지할 수 있다.
실시예에 따르면, 제1 캡핑층(CAP1)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 타이타늄 산화물(TiOx) 중 적어도 하나의 절연 물질을 포함하여 단일층 또는 다중층으로 구성될 수 있으나, 이에 한정되지 않는다.
저굴절층(LRL)은 제1 캡핑층(CAP1)과 제2 캡핑층(CAP2) 사이에 배치될 수 있다. 저굴절층(LRL)은 색상 변환부(CCL)와 색상 필터부(CFL) 사이에 배치될 수 있다. 저굴절층(LRL)은 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)에 걸쳐 제공될 수 있다.
저굴절층(LRL)은 색상 변환부(CCL)로부터 제공된 광을 전반사에 의해 리사이클링하여 광 효율을 향상시키는 역할을 수행할 수 있다. 이를 위해, 저굴절층(LRL)은 색상 변환부(CCL)에 비해 상대적으로 낮은 굴절률을 가질 수 있다.
실시예에 따르면, 저굴절층(LRL)은 베이스 수지 및 상기 베이스 수지 내에 분산된 중공 입자를 포함할 수 있다. 상기 중공 입자는 중공 실리카 입자를 포함할 수 있다. 또는, 상기 중공 입자는 포로젠(porogen)에 의해 형성된 기공일 수 있으나, 반드시 이에 제한되는 것은 아니다. 또한, 저굴절층(LRL)은 아연 산화물(ZnOx), 타이타늄 산화물(TiOx) 입자, 및 나노 실리케이트(nano silicate) 입자 중 하나를 포함할 수 있다. 하지만 본 개시가 전술된 예시에 반드시 한정되는 것은 아니다.
제2 캡핑층(CAP2)은 저굴절층(LRL) 상에 배치될 수 있다. 제2 캡핑층(CAP2)은 색상 필터부(CFL)와 저굴절층(LRL) 사이에 배치될 수 있다. 제2 캡핑층(CAP2)은 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)에 걸쳐 제공될 수 있다. 제2 캡핑층(CAP2)은 외부로부터 수분 또는 공기 등의 불순물이 침투하여 저굴절층(LRL)을 손상시키거나 오염시키는 것을 방지할 수 있다.
실시예에 따르면, 제2 캡핑층(CAP2)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 타이타늄 산화물(TiOx) 중 적어도 하나의 절연 물질을 포함하여 단일층 또는 다중층으로 구성될 수 있으나, 이에 한정되지 않는다.
색상 필터부(CFL)는 제2 캡핑층(CAP2) 상에 배치될 수 있다. 색상 필터부(CFL)는 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)에 걸쳐 제공될 수 있다. 색상 필터부(CFL)는 색상 필터들(CF1, CF2, CF3) 및 평탄화막(PLA)을 포함할 수 있다.
실시예에 따르면, 색상 필터들(CF1, CF2, CF3)은 제2 캡핑층(CAP2) 상에 배치될 수 있다. 색상 필터들(CF1, CF2, CF3)은 평면 상에서 볼 때, 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)의 발광 영역(EMA)과 중첩할 수 있다.
실시예에 따르면, 제1 색상 필터(CF1)는, 제1 색의 광을 투과하되, 제2 색의 광 및 제3 색의 광을 비투과 시킬 수 있다. 예를 들어, 제1 색상 필터(CF1)는 제1 색에 관한 색제(colorant)를 포함할 수 있다.
실시예에 따르면, 제2 색상 필터(CF2)는, 제2 색의 광을 투과하되, 제1 색의 광 및 제3 색의 광을 비투과 시킬 수 있다. 예를 들어, 제2 색상 필터(CF2)는 제2 색에 관한 색제를 포함할 수 있다.
실시예에 따르면, 제3 색상 필터(CF3)는, 제3 색의 광을 투과하되, 제1 색의 광 및 제2 색의 광을 비투과 시킬 수 있다. 예를 들어, 제3 색상 필터(CF3)는 제3 색에 관한 색제를 포함할 수 있다.
실시예에 따르면, 평탄화막(PLA)은 색상 필터들(CF1, CF2, CF3) 상에 배치될 수 있다. 평탄화막(PLA)은 색상 필터들(CF1, CF2, CF3)을 커버할 수 있다. 평탄화막(PLA)은 색상 필터들(CF1, CF2, CF3)로 인하여 발생되는 단차를 상쇄할 수 있다. 평탄화막(PLA)은 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)에 걸쳐 제공될 수 있다.
일 예에 따르면, 평탄화막(PLA)은 아크릴계 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin), 폴리에스테르계 수지(polyesters resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 평탄화막(PLA)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 타이타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
오버 코트층(OC)은 평탄화막(PLA) 상에 배치될 수 있다. 오버 코트층(OC)은 외곽 필름층(UFL)과 색상 필터부(CFL) 사이에 배치될 수 있다. 오버 코트층(OC)은 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)에 걸쳐 제공될 수 있다. 오버 코트층(OC)은 색상 필터부(CFL)를 비롯한 하부 부재를 커버할 수 있다. 오버 코트층(OC)은 상술한 하부 부재에 수분 또는 공기가 침투되는 것을 방지할 수 있다. 또한, 오버 코트층(OC)은 먼지와 같은 이물질로부터 상술한 하부 부재를 보호할 수 있다.
실시예에 따르면, 오버 코트층(OC)은 아크릴계 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin), 폴리에스테르계 수지(polyesters resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 오버 코트층(OC)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 타이타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수도 있다.
외곽 필름층(UFL)은 색상 필터부(CFL) 상에 배치될 수 있다. 외곽 필름층(UFL)은 표시 장치(DD)의 외곽에 배치되어 표시 장치(DD)에 대한 외부 영향을 감소시킬 수 있다. 외곽 필름층(UFL)은 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)에 걸쳐 제공될 수 있다.
실시예에 따르면, 외곽 필름층(UFL)은 AR 코팅층(Anti-Reflective coating)을 포함할 수 있다. AR 코팅층은 특정 구성의 일 표면에 반사 방지 기능을 구비한 물질을 도포한 구성을 의미할 수 있다. 여기서, 도포되는 물질은 낮은 반사율을 가질 수 있다. 일 예에 따르면, AR 코팅층에 이용되는 물질은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 및 타이타늄 산화물(TiOx) 중 하나를 포함할 수 있다. 다만, 이에 한정되는 것은 아니며, 종래 공지된 다양한 물질이 적용될 수 있다.
화소(PXL)의 구조는 상술된 예시에 반드시 한정되는 것은 아니다. 예를 들어, 실시 형태에 따라, 색상 변환부(CCL)는 표시 소자부(DPL)와 상이한 층에 배치될 수도 있다.
이하에서는, 도 6 내지 도 22를 참조하여 실시예에 따른 표시 장치(DD)에 관하여 반사 구조(RS)를 중심으로 서술한다. 전술한 내용과 중복될 수 있는 내용은 설명을 간략히 하거나 생략한다.
먼저, 도 6 내지 도 14를 참조하여 제1 실시예에 따른 표시 장치(DD) 및 이에 포함된 반사 구조(RS)에 관하여 설명한다.
도 6은 실시예에 따른 표시 장치의 블록도이다.
도 7 및 도 8은 제1 실시예에 따른 표시 장치를 나타낸 개략적인 단면도이다.
도 9 내지 도 14는 제1 실시예에 따른 표시 장치에 포함된 반사 구조를 개략적으로 나타낸 단면도들이다.
도 6 내지 도 8을 참조하면, 표시 장치(DD)는 표시층(DL), 반사 구조(RS), 오버 코트층(OC), 외곽 필름층(UFL), 구동 회로 기판(DCB), 레진부(RES), 및 커버부(CV)를 포함할 수 있다. 실시예에 따라, 표시 장치(DD)는 접착층(ACF), 외곽 레진부(CRD), 및 반사층(RL)을 더 포함할 수 있다. 구동 회로 기판(DCB)은 칩 온 필름(COF) 및 연성 회로 기판(FPCB)을 포함할 수 있다.
표시층(DL)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 실시예에 따라, 표시층(DL)은 팬-아웃 영역(FA)을 포함할 수 있다. 예를 들어, 팬-아웃 영역(FA)은 비표시 영역(NDA)의 일부일 수 있다. 팬-아웃 영역(FA)은 구동 회로 기판(DCB)과 표시 영역(DA) 사이의 영역일 수 있다.
구동 회로 기판(DCB)의 일부는 표시층(DL) 상에 배치될 수 있다. 예를 들어, 칩 온 필름(COF)의 일부는 비표시 영역(NDA)과 중첩하는 표시층(DL)의 영역 상에 배치될 수 있다. 칩 온 필름(COF)은 접착층(ACF)에 의해 표시층(DL)에 연결될 수 있다. 한편, 도면에 도시되지 않았으나, 접착층(ACF)에 인접하여 도전층이 배치될 수 있고, 상기 도전층은 표시층(DL)의 타 배선과 칩 온 필름(COF)을 전기적으로 연결할 수 있다.
접착층(ACF)은 칩 온 필름(COF)의 일부와 표시층(DL)을 결합할 수 있다. 실시예에 따르면, 접착층(ACF)은 도전성 물질을 포함하여 표시층(DL)의 타 배선과 칩 온 필름(COF)을 전기적으로 연결할 수 있다. 예를 들어, 접착층(ACF)은 도전볼(conductive ball)을 포함한 레진 물질일 수 있다. 상기 레진 물질은 에폭시 레진 및 아크릴 레진 중 하나일 수 있다. 다만, 전술된 예시에 반드시 한정되는 것은 아니다. 상기 레진 물질은 다양한 레진 물질 중 하나를 포함할 수 있다.
실시예에 따라, 접착층(ACF)은 이방성 도전 필름(Anisotropy-Conductive Film)으로 지칭될 수 있다.
연성 회로 기판(FPCB)은 칩 온 필름(COF)에 의해 표시층(DL)과 연결(또는 부착)될 수 있다. 예를 들어, 칩 온 필름(COF)의 일부가 굽어져 연성 회로 기판(FPCB)이 표시층(DL)의 배면상에 배치될 수 있다.
오버 코트층(OC)은 표시층(DL) 상에 배치될 수 있다. 오버 코트층(OC)은 표시층(DL)에 배치된 구성들에 따른 단차를 상쇄할 수 있다. 실시예에 따라, 오버 코트층(OC)은 표시 영역(DA)과 팬-아웃 영역(FA)에 걸쳐 배치될 수 있다. 예를 들어, 오버 코트층(OC)은 평면 상에서 볼 때, 팬-아웃 영역(FA)과 중첩할 수 있다.
반사 구조(RS)는 광을 반사할 수 있는 반사면을 포함할 수 있다. 예를 들어, 반사 구조(RS)는 구동 회로 기판(DCB)을 향하는 반사면을 포함할 수 있다. 이에 따라, 반사 구조(RS)는 구동 회로 기판(DCB)이 배치된 측에서 제공되는 광(예를 들어, UV 광)을 반사하도록 구성될 수 있다.
반사 구조(RS)는 칩 온 필름(COF)에 인접하여 배치될 수 있다. 예를 들어, 반사 구조(RS)는 팬-아웃 영역(FA) 내 배치될 수 있다. 반사 구조(RS)는 평면 상에서 볼 때, 팬-아웃 영역(FA)과 중첩할 수 있다.
다만, 반사 구조(RS)의 위치가 전술된 예시에 반드시 한정되는 것은 아니다. 실시예에 따라, 반사 구조(RS)는 표시 영역(DA) 내 배치될 수도 있다. 혹은 실시예에 따라, 반사 구조(RS)는 표시 영역(DA)과 팬-아웃 영역(FA)에 걸쳐 배치될 수도 있다.
반사 구조(RS)는 표시 영역(DA)과 칩 온 필름(COF) 사이에 배치될 수 있다. 반사 구조(RS)는 광을 반사하도록 구성될 수 있다. 예를 들어, 반사 구조(RS)는 UV 광을 반사할 수 있다.
반사 구조(RS)는 평면 상에서 볼 때, 레진부(RES)와 중첩할 수 있다. 예를 들어, 반사 구조(RS)는 평면 상에서 볼 때, 팬-아웃 영역(FA) 내 배치된 레진부(RES)의 일부와 중첩할 수 있다. 반사 구조(RS)는 평면 상에서 볼 때, 오버 코트층(OC), 레진부(RES), 및 커버부(CV)와 중첩할 수 있다. 실시예에 따라, 반사 구조(RS)는 평면 상에서 볼 때, 칩 온 필름(COF)과 비중첩할 수 있다. 예를 들어, 반사 구조(RS)는 평면 상에서 볼 때, 표시층(DL) 상에 배치된 구동 회로 기판(DCB)의 일부와 비중첩할 수 있다.
반사 구조(RS)는 복수 개 구비될 수 있다. 반사 구조(RS)의 개수는 특정한 예시에 한정되지는 않는다.
외곽 필름층(UFL)은 오버 코트층(OC) 상에 배치될 수 있다. 외곽 필름층(UFL)은 표시 패널(DP)의 외면(또는 외면에 인접한 층)에 배치되어, 표시 패널(DP)의 개별 구성을 보호할 수 있다. 실시예에 따르면 외곽 필름층(UFL)은 평면 상에서 볼 때, 표시 영역(DA)과 중첩할 수 있다.
레진부(RES)는 표시 패널(DP)의 외곽에 배치될 수 있다. 레진부(RES)는 오버 코트층(OC) 및 칩 온 필름(COF)을 커버할 수 있다. 레진부(RES)는 표시 패널(DP)의 측면을 커버할 수 있다.
레진부(RES)는 표시 영역(DA) 내 배치되지 않을 수 있다. 레진부(RES)는 비표시 영역(NDA) 내 배치될 수 있다. 예를 들어, 레진부(RES)의 일부는 평면 상에서 볼 때, 팬-아웃 영역(FA)과 중첩할 수 있다.
레진부(RES)는 평면 상에서 볼 때, 외곽 필름층(UFL)과 중첩하지 않을 수 있다.
레진부(RES)는 커버부(CV)의 하부에 배치될 수 있다. 레진부(RES)는 커버부(CV)와 칩 온 필름(COF) 사이에 배치될 수 있다. 레진부(RES)는 커버부(CV)와 오버 코트층(OC) 사이에 배치될 수 있다.
레진부(RES)는 반사 구조(RS)에 인접할 수 있다. 레진부(RES)는 평면 상에서 볼 때, 반사 구조(RS)와 중첩할 수 있다.
레진부(RES)는 레진(resin)을 포함할 수 있다. 예를 들어, 레진부(RES)는 일반적인 유기 화합물을 포함할 수 있다. 레진부(RES)는 에폭시 레진 및 아크릴 레진 중 하나를 포함할 수 있다. 다만, 본 개시가 전술된 예시에 반드시 한정되는 것은 아니다. 실시예에 따라, 레진부(RES)는 고분자 또는 필름을 형성하기 위한 다양한 레진을 포함할 수 있다.
레진부(RES)는 표시 패널(DP)의 일측에 제공될 수 있다. 예를 들어, 레진부(RES)는 칩 온 필름(COF) 및 연성 회로 기판(FPCB)이 배치된 표시 장치(DD)의 일측에 배치되어, 표시 장치(DD)에 대한 먼지 및 습기의 영향을 감소시킬 수 있다.
커버부(CV)는 비표시 영역(NDA) 내 배치될 수 있다. 커버부(CV)는 평면 상에서 볼 때, 구동 회로 기판(DCB)과 중첩할 수 있다.
커버부(CV)는 표시 패널(DP)의 일측에 배치될 수 있다. 예를 들어, 표시 장치(DD)는 복수의 사이드들을 포함하고, 커버부(CV)는 상기 복수의 사이드들 중 하나에 인접하여 배치될 수 있다. 커버부(CV)는 구동 회로 기판(DCB)이 배치된 사이드에 인접하여 배치될 수 있다.
커버부(CV)는 일 방향으로 연장된 형상을 갖을 수 있다. 실시예에 따라, 커버부(CV)는 적어도 일부가 일회 이상 절곡된 밴딩 영역을 포함한 형상을 갖을 수도 있다.
커버부(CV)는 표시 패널(DP)의 일측에 배치되어, 외곽에 인접한 구성들이 외부에서 관찰되지 않도록 하여, 표시 장치(DD)의 심미성을 향상시킬 수 있다.
반사층(RL)은 커버부(CV)의 배면 상에 배치될 수 있다. 반사층(RL)은 레진부(RES)와 커버부(CV) 사이에 배치될 수 있다. 반사층(RL)은 반사성 물질을 포함하여, 광을 반사하도록 구성될 수 있다. 반사층(RL)은 비표시 영역(NDA) 내 배치될 수 있다. 예를 들어, 반사층(RL)은 평면 상에서 볼 때, 비표시 영역(NDA)에서 레진부(RES)와 중첩할 수 있다. 실시예에 따라, 반사층(RL)은 생략될 수도 있다.
실시예에 따르면, 커버부(CV)는 외곽층(DF)을 포함할 수 있다(도 7 참조). 실시예에 따르면, 외곽층(DF)은 반사층(RL)의 일면 상에 배치되어, 표시 장치(DD)의 내부 구성들이 외부로부터 시인되는 것을 방지할 수 있다. 실시예에 따르면, 외곽층(DF)은 복수의 층들(도 16의 '1220, 1240, 1260' 참조)을 포함할 수 있다. 외곽층(DF)에 관한 상세한 내용은 도 16을 참조하여 후술한다.
다른 실시예에 따르면, 커버부(CV)는 샤시(CHAS)를 포함할 수 있다. 이 경우, 커버부(CV)는 금속을 포함할 수 있다. 예를 들어, 커버부(CV)는 알루미늄(Al) 및 마그네슘(Mg)을 포함한 합금을 포함할 수 있다. 다만, 본 개시가 전술된 예시에 반드시 한정되는 것은 아니다.
외곽 레진부(CRD)는 표시 패널(DP)의 외곽에 배치될 수 있다. 외곽 레진부(CRD)의 일부는 칩 온 필름(COF)의 배면 상에 배치될 수 있다. 예를 들어, 외곽 레진부(CRD)의 일부는 칩 온 필름(COF)과 표시층(DL) 사이에 배치될 수 있다. 외곽 레진부(CRD)는 유기 재료를 포함할 수 있다. 예를 들어, 외곽 레진부(CRD)는 에폭시 레진 및 아크릴 레진 중 하나를 포함할 수 있다. 다만, 본 개시가 전술된 예시에 반드시 한정되는 것은 아니다.
이하에서는, 도 9 내지 도 14를 참조하여, 제1 실시예에 따른 반사 구조(RS)의 단면 구조에 관하여 설명한다. 도 9 내지 도 14는 제1 내지 제6 실시 형태에 따른 반사 구조(RS)를 나타낼 수 있다. 도 9 내지 도 13은 도 7의 EA1 영역의 확대도들이다.
도 9는 제1 실시예의 제1 실시 형태에 따른 반사 구조(RS)를 나타낼 수 있다. 도 9를 참조하면, 반사 구조(RS)는 보호막(PSV) 상에 배치될 수 있다. 예를 들어, 반사 구조(RS)는 화소 회로부(PCL) 상에 배치될 수 있다.
반사 구조(RS)는 절연 패턴(INP) 및 반사 전극(ELT)을 포함할 수 있다. 절연 패턴(INP)은 기판(SUB)의 두께 방향(예를 들어, 제3 방향(DR3))으로 돌출된 형상을 갖을 수 있다. 절연 패턴(INP)은 복수 개 구비되어 서로 이격될 수 있다.
반사 전극(ELT)은 절연 패턴(INP)의 일면 상에 배치되어 반사 격벽으로 기능할 수 있다. 예를 들어, 반사 전극(ELT)은 광(예를 들어 UV 광)이 제공되는 방향에 대향하도록 배치될 수 있다. 이에 따라, 반사 전극(ELT)에 제공된 광은 소정 방향으로 반사될 수 있다.
인접한 반사 구조(RS)들 각각의 반사 전극(ELT)들은 서로 이격될 수 있다. 예를 들어, 반사 전극(ELT)들은 절연 패턴(INP)들 각각의 측면 상에 배치될 수 있다.
반사 전극(ELT)들은 도 3을 참조하여 전술한 제1 전극(ELT1) 및 제2 전극(ELT2)과 동일한 공정 내에서 패터닝되어, 동일한 물질을 포함할 수 있다. 또한, 절연 패턴(INP)은 도 4를 참조하여 전술한 제1 절연 패턴(INP1) 및 제2 절연 패턴(INP2)과 동일한 공정 내에서 패터닝될 수 있다. 이에 따라, 반사 구조(RS)를 형성하기 위해 별도 공정이 부가되지 않을 수 있고, 공정 비용이 절감되는 효과가 제공될 수 있다.
반사 구조(RS)는 오버 코트층(OC)에 의해 커버될 수 있다. 실시예에 따르면, 오버 코트층(OC)은 광을 투과하도록 구성될 수 있으며, 이에 따라 광은 반사 구조(RS)에 제공되어 반사될 수 있다. 한편, 도 9 내지 도 14에서 오버 코트층(OC)은 도면이 명확하게 도시될 수 있도록 별도 패턴으로 표기되지 않았다.
도 10은 제1 실시예의 제2 실시 형태에 따른 반사 구조(RS)를 나타낼 수 있다. 제2 실시 형태에 따른 반사 구조(RS)에 관하여, 제1 실시 형태에 따른 반사 구조(RS)와의 차별점을 중심으로 서술한다.
도 10을 참조하면, 제2 실시 형태에 따른 반사 구조(RS)는 제1 실시 형태에 따른 반사 구조(RS)와는 달리 인접한 반사 구조(RS) 각각의 반사 전극(ELT)들은 서로 연결될 수 있다. 예를 들어, 반사 구조(RS)는 제1 반사 구조 및 상기 제1 반사 구조와 인접한 제2 반사 구조를 포함할 수 있다. 이 때, 상기 제1 반사 구조의 반사 전극(ELT)은 상기 제2 반사 구조의 반사 전극(ELT)과 연결될 수 있다.
즉, 반사 구조(RS)의 반사 전극(ELT)들에는 별도 구동을 위한 전기적 신호가 제공되지 않아, 서로 전기적으로 연결되어도 무방할 수 있다.
도 11은 제1 실시예의 제3 실시 형태에 따른 반사 구조(RS)를 나타낼 수 있다. 제3 실시 형태에 따른 반사 구조(RS)에 관하여, 제1 실시 형태에 따른 반사 구조(RS)와의 차별점을 중심으로 서술한다.
도 11을 참조하면, 반사 구조(RS)는 제1 투명 전극층(TEL1) 및 제2 투명 전극층(TEL2)을 더 포함할 수 있다. 예를 들어, 제1 투명 전극층(TEL1)은 반사 전극(ELT) 상에 배치될 수 있고, 제2 투명 전극층(TEL2)은 제1 투명 전극층(TEL1) 상에 배치될 수 있다. 제2 실시 형태에서 제1 투명 전극층(TEL1) 및 제2 투명 전극층(TEL2)은 오버 코트층(OC)에 의해 커버될 수 있다. 제3 실시 형태에 따르면, 반사 전극(ELT)들이 제1 투명 전극층(TEL1) 및 제2 투명 전극층(TEL2)에 의해 커버되어, 외부 영향으로부터 보호될 수 있다.
실시예에 따르면, 제1 투명 전극층(TEL1)은 전술한 제1 컨택 전극(CNE1)과 동일 공정 내 패터닝될 수 있다. 제2 투명 전극층(TEL2)은 전술한 제2 컨택 전극(CNE2)과 동일 공정 내 패터닝될 수 있다. 이에 따라, 부가적인 공정 단계가 부가되지 않는 바, 반사 전극(ELT)이 외부 영향으로부터 보호될 수 있으면서도, 공정 비용이 절감될 수 있다.
도 12는 제1 실시예의 제4 실시 형태에 따른 반사 구조(RS)를 나타낼 수 있다. 제4 실시 형태에 따른 반사 구조(RS)에 관하여, 제1 실시 형태에 따른 반사 구조(RS)와의 차별점을 중심으로 서술한다.
도 12를 참조하면, 반사 구조(RS)는 곡면을 포함한 형상을 갖을 수 있다. 예를 들어, 절연 패턴(INP)은 대체적으로 제3 방향(DR3)으로 돌출된 형상을 갖으면서, 외면이 곡면 형상을 갖을 수 있다. 또한, 반사 전극(ELT)은 절연 패턴(INP)의 일면 상에 배치되어 절연 패턴(INP)의 외면에 대응하는 형상을 갖을 수 있다.
도 13은 제1 실시예의 제5 실시 형태에 따른 반사 구조(RS)를 나타낼 수 있다. 제5 실시 형태에 따른 반사 구조(RS)에 관하여, 제1 실시 형태에 따른 반사 구조(RS)와의 차별점을 중심으로 서술한다.
도 13을 참조하면, 반사 구조(RS)는 소정의 다각형 형상을 갖을 수 있다. 예를 들어, 절연 패턴(INP)은 대체적으로 제3 방향(DR3)으로 돌출된 형상을 갖으면서도, 외면이 다각형 형상을 갖을 수 있다. 또한, 반사 전극(ELT)은 절연 패턴(INP)의 일면 상에 배치되어 절연 패턴(INP)의 외면에 대응하는 형상을 갖을 수 있다. 한편, 도 13에는 반사 구조(RS)가 오각형 형상을 갖는 것으로 도시되었으나, 본 개시가 이에 한정되는 것은 아니다. 예를 들어, 반사 구조(RS)가 삼각형 형상을 갖을 수 있으며, n각형 형상(여기서, n은 6 이상의 정수)을 갖을 수도 있다.
도 14는 제1 실시예의 제6 실시 형태에 따른 반사 구조(RS)를 나타낼 수 있다. 제6 실시 형태에 따른 반사 구조(RS)에 관하여, 제1 실시 형태에 따른 반사 구조(RS)와의 차별점을 중심으로 서술한다.
도 14를 참조하면, 반사 구조(RS)는 하부 반사 구조(LRS)를 더 포함할 수 있다. 하부 반사 구조(LRS)는 화소 회로부(PCL)에 배치된 반사층들(CL1, CL2, CL3)을 포함할 수 있다. 예를 들어, 하부 반사 구조(LRS)는 제1 반사층(CL1), 제2 반사층(CL2), 및 제3 반사층(CL3)을 포함할 수 있다.
하부 반사 구조(LRS)는 보호막(PSV) 상에 배치된 반사 구조(RS)보다 기판(SUB)에 인접하게 배치되면서도, 광(예를 들어, UV 광)을 반사하도록 구성될 수 있다. 예를 들어, 하부 반사 구조(LRS)의 적어도 일부는 광이 제공되는 경로를 대향하도록 배치될 수 있다. 예를 들어, 제공되는 광은 구동 회로 기판(DCB)의 측으로부터 제공되는 것일 수 있다. 제공되는 광은 하부 반사 구조(LRS)에 의해 구동 회로 기판(DCB)을 향하여 반사될 수 있다.
제1 반사층(CL1)은 기판(SUB) 상에 배치될 수 있고, 버퍼막(BFL)에 의해 커버될 수 있다. 제1 반사층(CL1)은 보조 전극층(BML)과 동일한 층에 배치될 수 있다. 제1 반사층(CL1)은 보조 전극층(BML)과 동일한 공정 내에서 패터닝되어, 동일한 물질을 포함할 수 있다.
제2 반사층(CL2)은 게이트 절연막(GI) 상에 배치될 수 있고, 제1 층간 절연막(ILD1)에 의해 커버될 수 있다. 제2 반사층(CL2)은 게이트 절연막(GI)에 의해 정의된 측벽 상에 배치될 수 있다. 제2 반사층(CL2)은 게이트 전극(GE)과 동일한 공정 내에서 패터닝되어, 동일한 물질을 포함할 수 있다.
제3 반사층(CL3)은 제1 층간 절연막(ILD1) 상에 배치될 수 있고, 제2 층간 절연막(ILD2)에 의해 커버될 수 있다. 제3 반사층(CL3)은 제1 층간 절연막(ILD1)에 의해 정의된 측벽 상에 배치될 수 있다. 제3 반사층(CL3)은 제1 트랜지스터 전극(TE1) 및 제2 트랜지스터 전극(TE2)과 동일한 공정 내에서 패터닝되어, 동일한 물질을 포함할 수 있다.
실시예에 따르면 반사 전극(ELT)의 일부는 보호막(PSV) 및 제2 층간 절연막(ILD2)에 의해 정의되는 측벽 상에 배치될 수 있다. 마찬가지로, 상기 측벽 상에 배치된 반사 전극(ELT)의 일부는 제공되는 광의 경로에 대향하도록 배치되어, 광을 반사하도록 구성될 수 있다.
제6 실시 형태에 따르면, 화소 회로부(PCL)에 대응하는 층에 추가적인 반사 구조가 형성되어, 제공되는 광에 대한 반사 효율이 더욱 향상될 수 있다.
다음으로, 도 6, 도 15 내지 도 22를 참조하여 제2 실시예에 따른 표시 장치(DD) 및 이에 포함된 반사 구조(RS)에 관하여 설명한다. 전술한 내용과 중복될 수 있는 내용은 설명을 간략히 하거나 생략한다.
도 15는 제2 실시예에 따른 표시 장치를 나타낸 개략적인 단면도이다.
도 16 내지 도 22는 제2 실시예에 따른 표시 장치에 포함된 반사 구조를 개략적으로 나타낸 단면도들이다.
제2 실시예에 따른 표시 장치(DD)는, 반사 구조(RS)가 커버부(CV) 상에서 돌출되도록 배치되는 점에서 제1 실시예에 따른 표시 장치(DD)와 상이하다.
도 15에서는, 설명의 편의상 커버부(CV)가 외곽층(DF)을 포함하는 실시예를 기준으로 도시되었다. 다만, 실시예에 따라 커버부(CV)는 샤시(CHAS)를 포함할 수도 있다.
도 15를 참조하면, 반사 구조(RS)는 커버부(CV)의 일면 상에 배치될 수 있다. 예를 들어, 반사 구조(RS)는 반사층(RL)의 일면 상에 배치될 수 있다. 반사 구조(RS)는 기판(SUB)의 두께 방향(예를 들어, 제3 방향(DR3)으로 돌출된 형상을 갖을 수 있다.
반사 구조(RS)는 비표시 영역(NDA) 내 배치될 수 있다. 예를 들어, 반사 구조(RS)는 평면 상에서 볼 때, 팬-아웃 영역(FA)과 중첩할 수 있다.
반사 구조(RS)는 커버부(CV)와 오버 코트층(OC) 사이에 배치될 수 있다. 반사 구조(RS)의 베이스면(BS)은 커버부(CV)를 향할 수 있고, 반사 구조(RS)의 돌출면(PS)은 오버 코트층(OC)을 향할 수 있다. 예를 들어, 반사 구조(RS)의 베이스면(BS, 예를 들어 넓은 면적을 가진 하부면)은 커버부(CV)와 접촉할 수 있다. 반사 구조(RS)의 돌출면(PS)은 오버 코트층(OC)과 접촉할 수 있다.
반사 구조(RS)의 일측에는 캐비티(CAV)가 형성될 수 있다. 캐비티(CAV)는 외곽 필름층(UFL)과 반사 구조(RS) 사이에 배치될 수 있다. 반사 구조(RS)는 캐비티(CAV)와 레진부(RES)를 유체적으로 분리할 수 있다. 실시예에 따르면, 반사 구조(RS)는 레진부(RES)가 캐비티(CAV)에 누출되는 것을 방지할 수 있다.
반사 구조(RS)의 상세한 구조는 도 16 내지 도 22를 참조하여 설명한다. 아울러, 커버부(CV)의 일 실시예로서, 외곽층(DF)의 상세한 구조에 관하여 도 16을 참조하여 설명토록 한다.
도 16은 제2 실시예에 따른 표시 장치(DD)에 포함된 제1 실시 형태에 따른 반사 구조(RS)의 구조를 나타낼 수 있다.
도 16을 참조하면, 외곽층(DF)은 제1 외곽층(1220), 제2 외곽층(1240), 및 제3 외곽층(1260)을 포함할 수 있다.
제1 외곽층(1220)은 제2 외곽층(1240)의 일면 상에 배치될 수 있다. 제1 외곽층(1220)은 외곽층(DF)의 최외곽에 배치될 수 있다. 예를 들어, 제1 외곽층(1220)은 표시 장치(DD)의 외면에 인접하여 배치될 수 있다.
제1 외곽층(1220)은 외부 영향으로부터 표시 장치(DD)의 구성들을 보호할 수 있다. 실시예에 따르면, 제1 외곽층(1220)은 고분자 물질을 포함할 수 있다. 예를 들어, 제1 외곽층(1220)은 폴리에틸렌 테레프탈레이트(PET; polyethylene terephthalate)를 포함할 수 있다. 다만, 본 개시가 전술된 예시에 반드시 한정되는 것은 아니다.
제2 외곽층(1240)은 제1 외곽층(1220)과 제3 외곽층(1260) 사이에 배치될 수 있다. 제2 외곽층(1240)의 일면은 제1 외곽층(1220)과 접촉하고, 제2 외곽층(1240)의 타면은 제3 외곽층(1260)과 접촉할 수 있다.
제2 외곽층(1240)은 표시 장치(DD)의 구성들이 외부로부터 시인되지 않도록 할 수 있다. 실시예에 따르면, 제2 외곽층(1240)은 광을 비투과시킬 수 있다. 예를 들어, 제2 외곽층(1240)은 광 차단성 또는 광 흡수성 물질을 포함할 수 있다. 제2 외곽층(1240)은 블랙 매트릭스를 포함할 수 있다.
제3 외곽층(1260)은 제2 외곽층(1240)의 타면 상에 배치될 수 있다. 제3 외곽층(1260)은 반사 구조(RS)에 인접하여 배치될 수있다. 예를 들어, 제3 외곽층(1260)의 일면은 반사 구조(RS)의 일부(예를 들어, 쿠션층(1420)) 접촉할 수 있다.
제3 외곽층(1260)은 무기 재료를 포함할 수 있다. 예를 들어, 제3 외곽층(1260)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 하나를 포함할 수 있다. 다만, 본 개시가 전술된 예시에 반드시 한정되는 것은 아니다.
반사층(RL)은 외곽층(DF) 상에 배치될 수 있다. 반사층(RL)의 일면은 제3 외곽층(1260)과 접촉할 수 있다. 반사층(RL)은 반사성 물질을 포함할 수 있다. 반사층(RL)의 일부는 쿠션층(1420) 상에 배치되어, 반사막(1440)으로 제공될 수 있다.
절연층(1660)은 반사층(RL) 상에 배치될 수 있다. 절연층(1660)의 일면은 반사층(RL)과 접촉할 수 있다. 실시예에 따르면, 절연층(1660)은 무기 재료를 포함할 수 있다. 예를 들어, 절연층(1660)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 하나를 포함할 수 있다. 다만, 본 개시가 전술된 예시에 반드시 한정되는 것은 아니다.
반사 구조(RS)는 외곽층(DF) 상에 배치될 수 있다. 예를 들어, 반사 구조(RS)는 외곽층(DF)의 제3 외곽층(1260)에 인접할 수 있다. 반사 구조(RS)는 외곽층(DF)의 제3 외곽층(1260)과 접촉할 수 있다.
반사 구조(RS)는 쿠션층(1420), 반사막(1440), 절연막(1460), 및 접착막(1480)을 포함할 수 있다.
쿠션층(1420)은 외곽층(DF) 상에 배치될 수 있다. 쿠션층(1420)의 일면은 제3 외곽층(1260)과 접촉할 수 있다.
쿠션층(1420)은 외곽층(DF)의 두께 방향으로 돌출된 형상을 갖을 수 있다. 쿠션층(1420)은 일 방향으로 돌출된 형상을 갖음으로써, 쿠션층(1420) 상에 배치된 반사층(RL)이 반사 격벽으로 구성될 수 있다.
쿠션층(1420)은 전반적으로 타원 형상을 갖을 수 있다. 쿠션층(1420)의 일면은 곡면 형상을 갖을 수 있다. 실시예에 따르면, 쿠션층(1420)은 반구 형상을 갖을 수 있다. 다만, 본 개시가 전술된 예시에 반드시 한정되는 것은 아니다.
쿠션층(1420)은 탄성 성질을 갖을 수 있다. 예를 들어, 쿠션층(1420)은 탄성 물질을 포함할 수 있다. 실시예에 따르면, 쿠션층(1420)은 고탄성의 폴리머를 포함할 수 있다. 예를 들어, 쿠션층(1420)은 우레탄 레진 및 아크릴 레진 중 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다. 쿠션층(1420)에는 탄성 성질을 갖는 다양한 폴리머를 포함할 수 있다.
실시예에 따르면, 쿠션층(1420)이 탄성 성질을 갖음으로써, 외곽층(DF)과 오버 코트층(OC) 사이의 간격이 면밀히 제어될 수 있다. 또한, 오버 코트층(OC)에 의해 발생되는 단차가 보상되어, 외곽층(DF)의 위치가 정밀하게 제어될 수 있다. 이에 관한 상세한 내용은 도 29를 참조하여 후술한다.
반사막(1440)은 반사층(RL)의 일부 영역을 포함할 수 있다. 반사막(1440)은 쿠션층(1420) 상에 배치될 수 있다. 광을 반사할 수 있는 반사막(1440)은 쿠션층(1420)의 일면 상에 배치되어, 광을 반사하도록 구성될 수 있다. 반사막(1440)의 형상은 쿠션층(1420)의 외면의 형상에 대응할 수 있따.
절연막(1460)은 절연층(1660)의 일부 영역을 포함할 수 있다. 절연막(1460)은 반사막(1440) 상에 배치될 수 있다. 절연막(1460)은 반사막(1440)을 커버하여, 외부 영향으로부터 반사막(1440)을 보호할 수 있다. 절연막(1460)의 형상은 반사막(1440)의 외면의 형상에 대응할 수 있다.
접착막(1480)은 절연막(1460) 상에 배치될 수 있다. 접착막(1480)의 형상은 절연막(1460)의 외면의 형상에 대응할 수 있다. 접착막(1480)은 평면 상에서 볼 때, 쿠션층(1420)과 중첩할 수 있다.
접착막(1480)은 접착 성질을 갖을 수 있다. 접착막(1480)은 반사 구조(RS)를 오버 코트층(OC)과 결합시킬 수 있다. 접착막(1480)은 오버 코트층(OC)과 접촉할 수 있다.
접착막(1480)은 광 투과 성질을 갖을 수 있다. 접착막(1480)은 UV 광을 투과시킬 수 있다. 실시예에 따르면, 접착막(1480)은 OCA(Optically Clear Adhesive) 또는 광 투과성 테이프를 포함할 수 있다. 다만, 본 개시가 전술된 예시에 반드시 한정되는 것은 아니다.
실시예에 따르면, 접착막(1480)이 광 투과 성질을 갖음으로써, 반사막(1440)이 광을 충분히 반사시킬 수 있다.
실시예에 따르면, 접착막(1480)이 반사 구조(RS)와 오버 코트층(OC)을 결합하여, 레진부(RES)를 형성할 때, 부적합한 위치(예를 들어, 캐비티(CAV))에 레진이 누출되는 것이 방지될 수 있다.
도 17은 제2 실시예에 따른 표시 장치(DD)에 포함된 제2 실시 형태에 따른 반사 구조(RS)의 구조를 나타낼 수 있다. 제2 실시 형태에 따른 반사 구조(RS)에 관하여, 제1 실시 형태에 따른 반사 구조(RS)와의 차별점을 중심으로 서술한다.
도 17을 참조하면, 제2 실시 형태에 따른 반사 구조(RS)는 제1 실시 형태에 따른 반사 구조(RS)와는 달리 쿠션층(1420)이 다각형의 형상을 갖을 수 있다. 이에 따라, 쿠션층(1420) 상에 배치된 반사막(1440), 절연막(1460), 및 접착막(1480)은 쿠션층(1420)의 외면의 형상에 대응하여, 다각형의 형상을 갖을 수 있다.
도 18은 제2 실시예에 따른 표시 장치(DD)에 포함된 제3 실시 형태에 따른 반사 구조(RS)의 구조를 나타낼 수 있다. 제3 실시 형태에 따른 반사 구조(RS)에 관하여, 제1 실시 형태에 따른 반사 구조(RS)와의 차별점을 중심으로 서술한다.
도 18을 참조하면, 제3 실시 형태에 따른 반사 구조(RS)는 제1 실시 형태에 따른 반사 구조(RS)와는 달리, 절연층(1660) 상에도 접착막(1680)이 배치될 수 있다. 예를 들어, 접착 성질 및 광 투과 성질을 갖는 접착막(1680)이 절연층(1660) 상에 전반적으로 배치될 수 있다. 이 경우, 접착막(1680)이 레진부(RES)와 외곽층(DF)(또는 반사층(RL)) 사이에 배치되어, 레진부(RES)와 외곽층(DF) 간 결합이 견고해질 수 있다.
도 19는 제2 실시예에 따른 표시 장치(DD)에 포함된 제3 실시 형태에 따른 반사 구조(RS)의 구조를 나타낼 수 있다. 제3 실시 형태에 따른 반사 구조(RS)에 관하여, 제1 실시 형태에 따른 반사 구조(RS)와의 차별점을 중심으로 서술한다.
도 19를 참조하면, 제4 실시 형태에 따른 반사 구조(RS)는 제1 실시 형태에 따른 반사 구조(RS)와는 달리 쿠션층(1420)이 배치되지 않고, 반사막(1440)이 기판(SUB)의 두께 방향(예를 들어, 제3 방향(DR3))으로 돌출된 형상을 갖을 수 있다. 예를 들어, 반사 구조(RS)를 배치하고자 하는 위치에서 반사막(1440)은 일 방향으로 돌출된 형상을 갖을 수 있고, 이 경우에도 마찬가지로, 반사막(1440)의 외면은 광을 반사하도록 구성될 수 있다. 실시예에 따르면, 반사막(1440)의 외면은 전반적으로 곡면 형상을 갖을 수 있으나, 본 개시가 이에 한정되는 것은 아니다.
도 20은 제2 실시예에 따른 표시 장치(DD)에 포함된 제5 실시 형태에 따른 반사 구조(RS)의 구조를 나타낼 수 있다. 제5 실시 형태에 따른 반사 구조(RS)에 관하여, 제1 실시 형태에 따른 반사 구조(RS)와의 차별점을 중심으로 서술한다.
도 20을 참조하면, 제5 실시 형태에 따른 반사 구조(RS)는 제1 실시 형태에 따른 반사 구조(RS)와는 달리 쿠션층(1420)이 배치되지 않고, 잉크 구조(1450)를 더 포함할 수 있다. 반사막(1440)은 별도 돌출 구조 상에 배치되지 않고, 외곽층(DF) 상에 배치될 수 있다. 이 때, 잉크 구조(1450)는 기판(SUB)의 두께 방향으로 돌출된 형상을 갖을 수 있다. 실시예에 따르면, 잉크 구조(1450)은 은(Ag)을 포함한 잉크를 포함할 수 있다. 잉크 구조(1450)의 외면은 전반적으로 곡면 형상을 갖을 수 있다. 다만, 본 개시가 전술된 예시에 반드시 한정되는 것은 아니다.
도 21은 제2 실시예에 따른 표시 장치(DD)에 포함된 제6 실시 형태에 따른 반사 구조(RS)의 구조를 나타낼 수 있다. 도 22는 제6 실시 형태에 따른 반사 구조(RS)와 오버 코트층(OC)이 연결되는 구조를 나타낼 수 있다. 제6 실시 형태에 따른 반사 구조(RS)에 관하여, 제1 실시 형태에 따른 반사 구조(RS)와의 차별점을 중심으로 서술한다.
도 21 및 도 22를 참조하면, 제6 실시 형태에 따른 반사 구조(RS)는 제1 실시 형태에 따른 반사 구조(RS)와는 달리 접착막(1480)을 포함하지 않을 수 있다. 도 22에는 설명의 편의상 절연막(1460) 및 레진부(RES)의 도시는 생략되었다.
실시 형태에 따라, 반사 구조(RS)가 접착막(1480)을 포함하지 않는 경우, 오버 코트층(OC) 상에 접착 부재(2480)가 별도로 배치될 수 있다. 접착 부재(2480)는 반사 구조(RS)와 접촉될 수 있다.
접착 부재(2480)는 오버 코트층(OC) 상에 배치된 이후, 오버 코트층(OC)과 반사 구조(RS)를 연결할 수 있다. 실시예에 따르면, 접착 부재(2480)는 접착 성질을 갖으나, 광 투과 성질을 갖을 것이 필수적으로 요구되지는 않을 수 있다. 즉, 접착 부재(2480)에 의해 반사 구조(RS)는 오버 코트층(OC)과 연결될 수 있으면서도, 접착 부재(2480)가 광 투과성을 갖지 않는 경우에도, 반사 구조(RS)의 반사면은 광을 반사하도록 구성될 수 있다.
이하에서는, 도 23 내지 도 31을 참조하여, 실시예에 따른 표시 장치(DD)의 제조 방법에 관하여 설명한다. 전술한 내용과 중복될 수 있는 내용은 설명을 간략히 하거나 생략한다.
도 23 내지 도 31은 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 단면도들이다.
먼저, 도 23 내지 도 26을 참조하여 제1 실시예에 따른 표시 장치(DD)의 제조 방법에 관하여 설명한다. 도 23 내지 도 26은 제1 실시예에 따른 표시 장치(DD)의 제조 방법을 나타낸다. 한편, 도 23 내지 도 26에서는, 커버부(CV)가 외곽층(DF)으로 제공되는 실시예를 기준으로 설명한다.
도 23을 참조하면, 표시층(DL)을 제공(혹은 준비)하고, 오버 코트층(OC)을 표시층(DL)의 일 영역 상에 배치하며, 외곽 필름층(UFL)을 오버 코트층(OC) 상에 배치할 수 있다. 그리고 접착층(ACF)을 표시층(DL)의 일 영역 상에 배치하고, 구동 회로 기판(DCB)을 표시층(DL)에 연결할 수 있다.
표시층(DL)을 제공하기 위하여, 기판(SUB) 상에 화소 회로부(PCL) 및 표시 소자부(DPL)를 배치(혹은 제공)할 수 있다. 일 예에 따르면, 화소 회로부(PCL)의 개별 구성들은 통상적인 마스크를 이용한 공정을 수행하여 도전층, 무기물, 또는 유기물 등을 패터닝하여 형성될 수 있다. 그리고 화소 회로부(PCL)를 제공한 이후 발광 소자(LD)들을 배치할 수 있다. 실시예에 따르면, 발광 소자(LD)들은 잉크젯 공정을 이용하여 배치될 수 있다. 예를 들어, 제1 전극(ELT1)과 제2 전극(ELT2) 상에 발광 소자(LD)들을 포함하는 잉크를 공급할 수 있다. 그리고 제1 전극(ELT1)에 제1 정렬 신호를 제공하며, 제2 전극(ELT2)에 제2 정렬 신호를 제공하고, 발광 소자(LD)들은 상기 제1 정렬 신호 및 상기 제2 정렬 신호에 기초한 전계에 따라 정렬될 수 있다.
접착층(ACF)은 오버 코트층(OC)이 배치되지 않은 표시층(DL)의 일 영역 상에 배치될 수 있다. 그리고 접착층(ACF)은 칩 온 필름(COF)의 일면과 연결될 수 있다. 이 때, 칩 온 필름(COF)의 일면은 연성 회로 기판(FPCB)과 연결될 수 있다. 이 때, 표시층(DL)의 배선들은 접착층(ACF)을 통해 칩 온 필름(COF)과 전기적으로 연결될 수 있다.
연성 회로 기판(FPCB)은 표시층(DL)의 배면 상에 연결될 수 있다. 한편, 실시예에 따르면 칩 온 필름(COF)의 내측면에 인접한 표시층(DL) 상에는 외곽 레진부(CRD)가 배치될 수 있다. 실시예에 따라, 외곽 레진부(CRD)가 표시층(DL)의 측면에 인접하여 도포된 이후, 연성 회로 기판(FPCB)이 표시층(DL)의 배면 상에 연결될 수 있다.
반사 구조(RS)는 기판(SUB) 상에 배치(혹은 제공)될 수 있다. 반사 구조(RS)는 후속 공정이 진행됨에 따라 레진부(RES)가 배치되는 위치와 중첩하도록 배치될 수 있다. 도면에는 설명의 편의상 반사 구조(RS)가 간략히 도시되었다. 반사 구조(RS)는 표시층(DL)의 화소 회로부(PCL)(예를 들어, 보호막(PSV) 또는 기판(SUB)) 상에 절연 패턴(INP)을 배치한 이후, 절연 패턴(INP) 상에 반사 전극(ELT)을 배치하여 제공될 수 있다.
반사 구조(RS)를 포함한 표시층(DL)은 오버 코트층(OC) 및 반사 구조(RS)가 하부를 향하도록 배치될 수 있다. 예를 들어, 오버 코트층(OC) 및 반사 구조(RS)가 중력 방향을 향하도록 표시층(DL)이 뒤집힐 수 있다.
한편, 본 단계에서, 캐리어 부재(CAF)를 제공(혹은 준비)하고, 캐리어 부재(CAF) 상에 외곽층(DF) 및 반사층(RL)을 제공할 수 있다. 실시예에 따르면, 캐리어 부재(CAF)는 캐리어 필름일 수 있다.
외곽층(DF)은 도 16을 참조하여 전술한 바와 같이, 제1 외곽층(1220), 제2 외곽층(1240), 및 제3 외곽층(1260)을 순차적으로 적층하여 제조될 수 있다. 반사층(RL)은 제조된 외곽층(DF)의 제3 외곽층(1260) 상에 적층될 수 있다.
제조된 외곽층(DF) 및 외곽층 상에 배치된 반사층(RL)은 캐리어 부재(CAF) 상에 배치될 수 있다. 캐리어 부재(CAF)는 외곽층(DF) 및 반사층(RL)을 이동시키기 위한 베이스 부재일 수 있다.
실시예에 따르면, 캐리어 부재(CAF) 상에 배치된 외곽층(DF) 및 반사층(RL)은 반사 구조(RS)를 포함한 표시층(DL)을 향하도록 배치될 수 있다. 예를 들어, 외곽층(DF) 및 반사층(RL)은 캐리어 부재(CAF)의 일면 상에 배치되되, 중력 방향의 반대 방향을 향하도록 배치될 수 있다.
도 24를 참조하면, 캐리어 부재(CAF)를 이동하여 외곽층(DF) 및 반사층(RL)을 표시층(DL)에 인접시킬 수 있다. 이에 따라, 외곽층(DF) 및 반사층(RL)이 오버 코트층(OC)에 인접하되, 소정 간격으로 이격될 수 있다.
본 단계에서, 외곽층(DF)의 외면이 외곽 필름층(UFL)의 외면에 대응하도록, 캐리어 부재(CAF)를 이동시킬 수 있다. 예를 들어, 외곽층(DF)은 오버 코트층(OC)과 소정 간격으로 이격될 수 있다. 이 때, 상기 소정 간격은 외곽 필름층(UFL)과 외곽층(DF) 각각의 외면이 실질적으로 편평한 평면을 형성하기에 적합한 간격일 수 있다.
도 25를 참조하면, 레진부(RES)를 제공할 수 있다.
레진부(RES)는 외곽층(DF)과 반사층(RL)과 표시층(DL) 사이에 형성된 공간에 배치될 수 있다. 레진부(RES)는 외곽층(DF)과 오버 코트층(OC) 사이에 정의된 공간에 제공될 수 있다. 레진부(RES)는 다양한 방식에 의해 제공될 수 있다. 예를 들어, 레진부(RES)는 유체 디스펜서에 의해 토출될 수 있으며, 혹은 레진부(RES)는 공압식 밸브 혹은 니들 타입 밸브를 이용하여 분사될 수 있다. 다만, 본 개시에 한정되는 것은 아니며, 레진부(RES)는 다양한 방식에 의해 배치될 수 있다.
레진부(RES)는 오버 코트층(OC)과 중첩하는 영역까지 인입될 수 있다. 예를 들어, 레진부(RES)는 표시 장치(DD)의 길이 방향을 따라 인입되어, 오버 코트층(OC)과 외곽층(DF) 사이의 영역을 매울 수 있다.
레진부(RES)는 표시층(DL)과 외곽층(DF) 사이에 배치될 수 있고, 이에 따라, 레진부(RES)의 일부는 오버 코트층(OC) 상에 배치되며, 레진부(RES)의 일부는 칩 온 필름(COF) 상에 배치될 수 있다. 또한, 레진부(RES)의 일부는 표시층(DL)의 측면에 인접하여 배치될 수 있고, 이에 따라 외부 영향으로부터 표시 장치(DD)를 보호할 수 있다.
도 26을 참조하면, 레진부(RES)는 경화될 수 있다.
본 단계에서, UV(ultraviolet) 광을 제공하도록 구성된 레진 경화기(2000)가 이용될 수 있다. 예를 들어, 레진 경화기(2000)는 제공된 레진부(RES)에 UV 광을 제공하여, 레진부(RES)가 일정한 형상을 가지도록 할 수 있다.
레진 경화기(2000)는 측면에 인접하여 배치되어, 표시 장치(DD)의 내측을 향하도록 UV 광을 발산할 수 있다. 예를 들어, 레진 경화기(2000)는 구동 회로 기판(DCB)이 배치된 측에 배치되어, 레진부(RES) 및 오버 코트층(OC)을 향하여 UV 광을 발산할 수 있다. UV 광은 구동 회로 기판(DCB)으로부터 반사 구조(RS)를 향하여 제공될 수 있다.
레진 경화기(2000)는 UV 광을 제공할 때, 소정 방향으로 이동될 수 있다. 레진 경화기(2000)의 위치(또는 포즈)는 반복적으로 변경되어, UV 광이 레진부(RES)에 골고루 제공되도록 할 수 있다. 예를 들어, 레진 경화기(2000)는 미리 정해진 기준에 따라 회전할 수 있다. 실시예에 따라, 레진 경화기(2000)가 회전하는 경로는 도 26에서 양쪽 화살표로 표기되었다.
실시예에 따르면, 반사 구조(RS)가 배치되어, 레진부(RES)를 경화하기 위한 UV 광이 레진부(RES)의 전반의 위치에 제공될 수 있다.
표시층(DL)의 일면 상에는 접착층(ACF) 및 칩 온 필름(COF)이 배치되어, 접착층(ACF) 및 칩 온 필름(COF)이 배치되지 않은 영역에 대한 단차가 형성될 수 있다. 예를 들어, 단차가 형성된 영역은 도 26에서 단차 영역(EA2)으로 표기되었다.
이 때, 제공되는 UV 광은 단차 영역(EA2)에 제공되기 곤란하여, 단차 영역(EA2)에 배치된 레진부(RES)가 충분히 경화되지 않을 리스크가 존재할 수 있다. 하지만, 실시예에 따르면, 단차 영역(EA2)에 인접한 위치에 반사 구조(RS)가 배치되어, 단차 영역(EA2)에 UV 광이 충분히 공급될 수 있다. 이에 따라, 실시예에 따르면, 레진부(RES)가 미경화될 리스크가 해소될 수 있다.
이후 별도 도면에 도시되지 않았으나, 캐리어 부재(CAF)는 외곽층(DF)으로부터 해제되어, 실시예에 따른 표시 장치(DD)가 제공될 수 있다.
다음으로, 도 27 내지 도 31을 참조하여 제2 실시예에 따른 표시 장치(DD)의 제조 방법에 관하여 설명한다. 도 27 내지 도 31은 제2 실시예에 따른 표시 장치(DD)의 제조 방법을 나타낸다. 도 27 내지 도 31에서는 제2 실시예의 제1 실시 형태에 따른 구조를 기준으로 도시되었다. 전술한 내용과 중복될 수 있는 내용은 생략하거나 간략히 설명하도록 한다.
도 27을 참조하면, 외곽층(DF) 상에 쿠션층(1420), 반사층(RL), 절연층(1660), 및 접착막(1480)을 순차적으로 배치하여, 외곽층(DF) 상에 배치된 반사 구조(RS)를 제공할 수 있다.
본 단계에서, 쿠션층(1420)은 일 방향으로 돌출되도록 배치될 수 있다. 이후, 쿠션층(1420)이 커버되도록 반사층(RL)이 증착되어, 쿠션층(1420) 상에 배치된 반사막(1440)이 제공될 수 있다. 전술한 바와 같이, 쿠션층(1420) 상에 배치된 반사막(1440)은 반사 격벽으로 기능할 수 있다. 유사하게, 반사막(1440)이 커버되도록 절연층(1660)이 증착되어, 반사막(1440) 상에 배치된 절연막(1460)이 제공될 수 있다.
도 28을 참조하면, 외곽층(DF) 및 외곽층(DF) 상에 배치된 반사 구조(RS)를 캐리어 부재(CAF) 상에 배치할 수 있다. 전술한 바와 같이, 캐리어 부재(CAF)는 반사 구조(RS)를 일 방향으로 이동시킬 수 있다. 또한, 반사 구조(RS)와 오버 코트층(OC)이 서로 대향하도록 배치될 수 있다.
도 29를 참조하면, 캐리어 부재(CAF)를 이동하여 외곽층(DF), 반사층(RL), 및 반사 구조(RS)를 표시층(DL)에 인접시킬 수 있다.
본 단계에서, 반사 구조(RS)의 일부는 오버 코트층(OC)과 연결될 수 있다. 반사 구조(RS)는 오버 코트층(OC)과 접촉될 수 있다. 예를 들어, 캐리어 부재(CAF)가 이동됨에 따라, 반사 구조(RS)와 오버 코트층(OC)의 거리는 감소될 수 있다. 이 때, 캐리어 부재(CAF)는 외곽층(DF)의 외면이 외곽 필름층(UFL)의 외면과 실질적으로 동일한 평면을 형성할 때까지 이동될 수 있다.
실시예에 따르면, 반사 구조(RS)의 쿠션층(1420)은 탄성 성질을 갖음으로써, 오버 코트층(OC)에 의해 발생되는 단차를 상쇄할 수 있다. 예를 들어, 오버 코트층(OC)이 유기 재료를 포함하는 경우, 오버 코트층(OC)의 외부 표면은 불균일할 수 있다. 실시예에 따르면, 쿠션층(1420)의 탄성력으로 인하여, 불균일한 표면이 상쇄될 수 있고, 이에 따라, 구성들이 면밀히 연결될 수 있다. 아울러, 오버 코트층(OC)과 반사 구조(RS)가 면밀히 연결되어, 반사 구조(RS)는 캐비티(CAV)와 레진부(RES)가 제공되는 영역(1500)을 유체적으로 분리할 수 있다. 이에 따라 후속 공정이 진행됨에 따라 제공되는 레진부(RES)가 캐비티(CAV)에 누출되는 것이 더욱 방지될 수 있다.
여기서 캐비티(CAV)는 본 단계에서 형성될 수 있으며, 외곽 필름층(UFL)과 반사 구조(RS) 사이에 배치될 수 있다.
도 30을 참조하면, 레진부(RES)를 제공하고, 레진 경화기(2000)가 UV 광을 제공하여, 레진부(RES)가 경화될 수 있다. 레진부(RES)는 표시층(DL)과 외곽 필름층(UFL) 사이에서 정의된 공간에 채워질 수 있다.
실시예에 따르면, 도 26을 참조하여 전술한 바와 마찬가지로, 단차 영역(EA2)에 배치된 레진부(RES)가 충분히 경화될 수 있다. 즉, 제공된 UV 광은 반사 구조(RS)에 의해 레진부(RES) 전반으로 반사 및 확산될 수 있고, 이에 따라, 레진부(RES)에 대한 미경화 리스크가 방지될 수 있다.
이후 별도 도면에 도시되지 않았으나, 캐리어 부재(CAF)는 외곽층(DF)으로부터 해제되어, 실시예에 따른 표시 장치(DD)가 제공될 수 있다.
한편, 도 31을 참조하면, 실시예에 따라, 캐리어 부재(CAF)를 이동하기 이전, 외곽층(DF)(혹은 반사층(RL)) 상에 레진부(RES)를 배치하고, 이후 캐리어 부재(CAF)를 이동할 수 있다.
예를 들어, 레진부(RES)를 반사 구조(RS)에 인접한 반사층(RL) 상에 배치하고, 캐리어 부재(CAF)를 이동시킬 수 있다. 이 경우, 표시층(DL)과 외곽층(DF) 사이의 거리가 감소함에 따라, 레진부(RES)의 형상이 변형될 수 있다. 레진부(RES)의 형상이 변형됨에 따라, 레진부(RES)는 표시층(DL)과 외곽층(DF) 사이의 영역 전반에 확산될 수 있다. 이후, 마찬가지로 레진부(RES)는 경화될 수 있다.
이상에서는 본 개시의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 개시의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 개시를 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 개시의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정해져야만 할 것이다.
DD: 표시 장치
DCB: 구동 회로 기판
PXL: 화소
DL: 표시층
PCL: 화소 회로부
DPL: 표시 소자부
CCL: 색상 변환부
OPL: 광학층
CFL: 색상 필터부
OC: 오버 코트층
UFL: 외곽 필름층
RES: 레진부
CV: 커버부
RS: 반사 구조
2000: 레진 경화기

Claims (31)

  1. 기판 상에 배치되고, 발광 소자를 포함하는 표시층;
    상기 표시층 상에 배치되는 반사 구조;
    상기 표시층 상에 배치되는 레진부;
    상기 레진부 상에 배치되는 커버부; 및
    적어도 일부가 상기 표시층의 일측 상에 배치되는 구동 회로 기판; 을 포함하고,
    상기 반사 구조는, 상기 표시층 상에 배치된 상기 구동 회로 기판의 일부를 향하는 반사면을 포함하는,
    표시 장치.
  2. 제1 항에 있어서,
    상기 표시층 상에 배치된 오버 코트층; 을 더 포함하고,
    상기 반사 구조는 평면 상에서 볼 때, 상기 오버 코트층, 상기 레진부, 및 상기 커버부와 중첩하고,
    상기 반사 구조는 평면 상에서 볼 때, 상기 표시층 상에 배치된 상기 구동 회로 기판의 일부와 비중첩하는,
    표시 장치.
  3. 제2 항에 있어서,
    상기 구동 회로 기판은, 일단이 상기 표시층과 연결된 칩 온 필름 및 상기 칩 온 필름의 타단과 연결되고 상기 표시층의 배면 상에 배치된 연성 회로 기판을 포함하고,
    상기 표시층 상에 배치된 상기 칩 온 필름의 일부는 상기 표시층으로부터 이격되어 단차 영역을 형성하고,
    상기 레진부의 일부는 상기 단차 영역 내 배치되는,
    표시 장치.
  4. 제1 항에 있어서,
    상기 표시 장치는 표시 영역 및 비표시 영역을 포함하고,
    상기 비표시 영역은 팬-아웃 영역을 포함하고,
    상기 팬-아웃 영역은 상기 표시 영역과 상기 상기 구동 회로 기판 사이에 배치되고,
    상기 팬-아웃 영역 내에는 상기 구동 회로 기판과 상기 표시 영역 내 배선들을 전기적으로 연결하는 배선들이 배치되고,
    상기 반사 구조는 평면 상에서 볼 때, 상기 팬-아웃 영역과 중첩하는,
    표시 장치.
  5. 제1 항에 있어서,
    상기 커버부는 샤시(chassis)를 포함하는,
    표시 장치.
  6. 제1 항에 있어서,
    상기 커버부는 외곽층을 포함하고,
    상기 외곽층은,
    고분자 물질을 포함하는 제1 외곽층;
    광 차단성 물질을 포함하고, 상기 제1 외곽층 상에 배치된 제2 외곽층; 및
    무기 재료를 포함하고, 상기 제2 외곽층 상에 배치된 제3 외곽층; 을 포함하는,
    표시 장치.
  7. 제1 항에 있어서,
    상기 반사 구조는,
    상기 기판 상에 배치되고 상기 기판의 두께 방향으로 돌출된 형상을 갖는 절연 패턴; 및
    상기 절연 패턴 상에 배치된 반사 전극; 을 포함하는,
    표시 장치.
  8. 제7 항에 있어서,
    상기 반사 구조는 복수 개로 제공되어, 제1 반사 구조 및 상기 제1 반사 구조와 인접한 제2 반사 구조를 포함하고,
    상기 제1 반사 구조의 상기 반사 전극과 상기 제2 반사 구조의 상기 반사 전극은 연결된,
    표시 장치.
  9. 제7 항에 있어서,
    상기 반사 구조는, 상기 반사 전극 상에 배치된 제1 투명 전극층 및 상기 제1 투명 전극층 상에 배치된 제2 투명 전극층을 포함하는,
    표시 장치.
  10. 제7 항에 있어서,
    상기 절연 패턴의 외면은 곡면 형상을 갖고,
    상기 반사 전극은 상기 절연 패턴의 외면에 대응하는 형상을 갖는,
    표시 장치.
  11. 제7 항에 있어서,
    상기 절연 패턴의 외면은 다각형 형상을 갖고,
    상기 반사 전극은 상기 절연 패턴의 외면에 대응하는 형상을 갖는,
    표시 장치.
  12. 제7 항에 있어서,
    상기 표시층은,
    상기 기판 상에 배치된 층들로서 보조 전극층, 게이트 전극, 및 트랜지스터 전극을 포함하는 화소 회로부; 및
    상기 화소 회로부 상에 배치되고 상기 발광 소자를 포함하는 표시 소자부; 를 포함하고,
    상기 반사 구조는 상기 기판 상에 배치된 하부 반사 구조를 포함하고,
    상기 하부 반사 구조는 상기 보조 전극층과 동일한 물질을 포함하는 제1 반사층, 상기 게이트 전극과 동일한 물질을 포함하는 제2 반사층, 및 상기 트랜지스터 전극과 동일한 물질을 포함하는 제3 반사층을 포함하는,
    표시 장치.
  13. 제7 항에 있어서,
    상기 표시층은,
    상기 기판 상에 배치되고 화소 회로를 포함한 화소 회로부; 및
    상기 화소 회로부 상에 배치되고, 정렬 전극 및 상기 발광 소자를 포함하는 표시 소자부; 를 포함하고,
    상기 발광 소자는 상기 정렬 전극 사이에 정렬되고,
    상기 정렬 전극과 상기 반사 전극은 동일한 물질을 포함하는,
    표시 장치.
  14. 제1 항에 있어서,
    상기 반사 구조는, 상기 기판의 두께 방향으로 돌출되고 탄성 성질을 갖는 쿠션층 및 상기 쿠션층 상에 배치된 반사막을 포함하는,
    표시 장치.
  15. 제14 항에 있어서,
    상기 표시층 상에 배치된 오버 코트층; 을 더 포함하고,
    상기 반사 구조는, 상기 반사막 상에 배치된 절연막 및 상기 절연막 상에 배치된 접착막을 더 포함하고,
    상기 접착만은 UV 광을 투과시킬 수 있고,
    상기 접착막은 상기 오버 코트층과 접촉하는,
    표시 장치.
  16. 제14 항에 있어서,
    상기 쿠션층은 다각형 형상을 갖는,
    표시 장치.
  17. 제15 항에 있어서,
    상기 커버부 상에 배치된 반사층; 및 상기 반사층 상에 배치된 접착층; 을 더 포함하는,
    표시 장치.
  18. 제1 항에 있어서,
    상기 반사 구조는, 상기 기판의 두께 방향으로 돌출되는 반사막을 포함하는,
    표시 장치.
  19. 제1 항에 있어서,
    상기 반사 구조는, 상기 기판의 두께 방향으로 돌출되고 은을 포함하는 잉크 구조를 포함하는,
    표시 장치.
  20. 제1 항에 있어서,
    상기 표시층 상에 배치된 오버 코트층; 및 상기 오버 코트층 상에 배치된 접착 부재; 를 더 포함하고,
    상기 접착 부재는 상기 반사 부재와 접촉하는,
    표시 장치.
  21. 기판 상에 발광 소자를 포함하는 표시층을 제공하는 단계;
    구동 회로 기판의 적어도 일부를 상기 표시층 상에 배치하는 단계;
    반사 구조를 제공하는 단계;
    캐리어 부재 상에 커버부를 배치하는 단계;
    상기 캐리어 부재를 상기 표시층에 인접하도록 이동시키는 단계;
    레진부를 제공하는 단계; 및
    상기 레진부를 경화하는 단계; 를 포함하고,
    상기 반사 구조는, 상기 표시층 상에 배치된 상기 구동 회로 기판의 일부를 향하는 반사면을 포함하는,
    표시 장치의 제조 방법.
  22. 제21 항에 있어서,
    상기 반사 구조는, 상기 기판 상에 배치되고 상기 기판의 두께 방향으로 돌출된 형상을 갖는 절연 패턴; 및 상기 절연 패턴 상에 배치된 반사 전극; 을 포함하는,
    표시 장치의 제조 방법.
  23. 제21 항에 있어서,
    상기 반사 구조를 제공하는 단계는, 상기 기판 상에 절연 패턴을 배치하는 단계; 및 상기 절연 패턴 상에 반사 전극을 배치하는 단계; 를 포함하는,
    표시 장치의 제조 방법.
  24. 제21 항에 있어서,
    상기 반사 구조를 제공하는 단계는, 상기 커버부 상에 상기 반사 구조를 배치하는 단계; 를 포함하는,
    표시 장치의 제조 방법.
  25. 제24 항에 있어서,
    상기 표시층 상에 오버 코트층을 배치하는 단계; 를 더 포함하고,
    상기 캐리어 부재를 상기 표시층에 인접하도록 이동시키는 단계는, 상기 반사 구조와 상기 오버 코트층이 접촉하는 단계를 포함하는,
    표시 장치의 제조 방법.
  26. 제25 항에 있어서,
    상기 오버 코트층 상에 외곽 필름층을 배치하는 단계; 를 더 포함하고,
    상기 캐리어 부재를 상기 표시층에 인접하도록 이동시키는 단계는, 상기 반사 구조와 상기 외곽 필름층 사이에 캐비티가 형성되는 단계를 포함하고,
    상기 반사 구조는 상기 캐비티와 상기 캐비티가 배치되지 않은 상기 반사 구조의 인접 영역을 유체적으로 분리하는,
    표시 장치의 제조 방법.
  27. 제25 항에 있어서,
    상기 레진부를 제공하는 단계는, 상기 표시층과 상기 커버부 사이의 공간에 상기 레진부를 제공하는 단계를 포함하는,
    표시 장치의 제조 방법.
  28. 제25 항에 있어서,
    상기 레진부를 제공하는 단계는, 상기 레진부를 상기 커버부 상에 배치하는 단계를 포함하고,
    상기 레진부를 상기 커버부 상에 배치하는 단계는, 상기 캐리어 부재를 상기 표시층에 인접하도록 이동시키는 단계보다 이전에 수행되는,
    표시 장치의 제조 방법.
  29. 제21 항에 있어서,
    상기 레진부를 경화하는 단계는, 레진 경화기가 UV 광을 상기 레진부에 발산하는 단계를 포함하고,
    상기 UV 광은 상기 구동 회로 기판으로부터 상기 반사 구조를 향하여 제공되는,
    표시 장치의 제조 방법.
  30. 표시 영역 및 비표시 영역을 포함하는 표시 장치로서,
    상기 표시 영역 내 배치된 화소;
    상기 화소와 전기적으로 연결된 구동 회로 기판;
    상기 구동 회로 기판과 상기 화소를 전기적으로 연결하는 팬-아웃 배선;
    상기 기판 상에 배치된 반사 구조;
    상기 기판 상에 배치되고, 평면 상에서 볼 때, 상기 반사 구조와 중첩하는 레진부; 및
    상기 레진부 상에 배치되는 커버부; 를 포함하고,
    상기 팬-아웃 배선은 상기 비표시 영역과 중첩하고 상기 표시 영역의 일측에 배치된 팬-아웃 영역 내 배치되고,
    상기 팬-아웃 영역은 일 방향으로 갈수록 넓어지는 형상을 갖고,
    상기 반사 구조는 평면 상에서 볼 때, 상기 팬-아웃 영역과 중첩하고, 상기 표시층 상에 배치된 상기 구동 회로 기판의 일부를 향하는 반사면을 포함하는,
    표시 장치.
  31. 제21 항에 따른 표시 장치의 제조 방법에 따라 제조된,
    표시 장치.
KR1020220025350A 2022-02-25 2022-02-25 표시 장치 및 그 제조 방법 KR20230128196A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220025350A KR20230128196A (ko) 2022-02-25 2022-02-25 표시 장치 및 그 제조 방법
US18/058,201 US20230299247A1 (en) 2022-02-25 2022-11-22 Display device and manufacturing method thereof
CN202310113966.5A CN116666538A (zh) 2022-02-25 2023-02-14 显示装置及其制造方法
EP23157616.6A EP4235283A1 (en) 2022-02-25 2023-02-20 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220025350A KR20230128196A (ko) 2022-02-25 2022-02-25 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20230128196A true KR20230128196A (ko) 2023-09-04

Family

ID=85321250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220025350A KR20230128196A (ko) 2022-02-25 2022-02-25 표시 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US20230299247A1 (ko)
EP (1) EP4235283A1 (ko)
KR (1) KR20230128196A (ko)
CN (1) CN116666538A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001222017A (ja) * 1999-05-24 2001-08-17 Fujitsu Ltd 液晶表示装置及びその製造方法
KR101720722B1 (ko) * 2010-04-05 2017-04-03 삼성디스플레이 주식회사 표시 장치
KR102270241B1 (ko) * 2013-12-27 2021-06-29 삼성디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
US20230299247A1 (en) 2023-09-21
EP4235283A1 (en) 2023-08-30
CN116666538A (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
KR20220087668A (ko) 표시 장치 및 그의 제조 방법
US20230335575A1 (en) Display device and method of fabricating the same
KR20230128196A (ko) 표시 장치 및 그 제조 방법
CN220627834U (zh) 显示装置
KR20230074353A (ko) 표시 장치의 제조 방법 및 이를 이용하여 제조된 표시 장치
US20230268475A1 (en) Manufacturing method for display device and display device manufactured using the same
CN217387157U (zh) 显示设备
US20240097073A1 (en) Display device and method of manufacturing the same
US20230163044A1 (en) Display device and manufacturing method for the same
KR20230115387A (ko) 표시 장치
KR20230105711A (ko) 표시 장치
KR20230027391A (ko) 타일드 표시 장치
KR20230110415A (ko) 표시 장치 및 그 제조 방법
KR20240020311A (ko) 도전성 소자, 표시 장치, 및 표시 장치의 제조 방법
KR20230167202A (ko) 표시 장치 및 그 제조 방법
KR20240015821A (ko) 표시 장치
KR20240052150A (ko) 표시 장치
KR20230174799A (ko) 표시 장치 및 이의 제조 방법
KR20240045436A (ko) 표시 장치, 타일드 표시 장치, 및 표시 장치의 제조 방법
KR20230102037A (ko) 표시 장치
CN116805630A (zh) 显示装置
KR20230016774A (ko) 표시 장치
KR20230140673A (ko) 표시 장치
KR20230123570A (ko) 표시 장치 및 그 제조 방법
CN117199097A (zh) 显示装置和制造该显示装置的方法