KR20230110415A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20230110415A
KR20230110415A KR1020220006077A KR20220006077A KR20230110415A KR 20230110415 A KR20230110415 A KR 20230110415A KR 1020220006077 A KR1020220006077 A KR 1020220006077A KR 20220006077 A KR20220006077 A KR 20220006077A KR 20230110415 A KR20230110415 A KR 20230110415A
Authority
KR
South Korea
Prior art keywords
layer
electrode
reflective layer
insulating reflective
insulating
Prior art date
Application number
KR1020220006077A
Other languages
English (en)
Inventor
이원호
강종혁
김범준
옥수조
임현덕
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220006077A priority Critical patent/KR20230110415A/ko
Priority to US17/890,981 priority patent/US20230231074A1/en
Priority to CN202310033815.9A priority patent/CN116454189A/zh
Publication of KR20230110415A publication Critical patent/KR20230110415A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Abstract

본 개시의 일 실시예에 따른 표시 장치는, 기판 상에 배치된 제1 절연 반사층; 상기 제1 절연 반사층 상에 배치된 제1 전극 및 제2 전극; 상기 제1 전극 및 상기 제2 전극 상에 배치된 제2 절연 반사층; 및 상기 제2 절연 반사층 상에 배치된 발광 소자; 를 포함할 수 있고, 상기 제1 절연 반사층 및 상기 제2 절연 반사층은 분포 브래그 반사체일 수 있다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD FOR THE SAME}
본 개시는 표시 장치 및 그 제조 방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조됨에 따라, 표시 장치에 대한 연구 개발이 지속적으로 이루어지고 있다.
본 개시의 일 과제는, 발광 소자의 정렬도가 향상되고, 출광 효율이 개선된, 표시 장치 및 그 제조 방법을 제공하는 것이다.
본 개시의 일 실시예에 의하면, 기판 상에 배치된 제1 절연 반사층; 상기 제1 절연 반사층 상에 배치된 제1 전극 및 제2 전극; 상기 제1 전극 및 상기 제2 전극 상에 배치된 제2 절연 반사층; 및 상기 제2 절연 반사층 상에 배치된 발광 소자; 를 포함하고, 상기 제1 절연 반사층 및 상기 제2 절연 반사층은 분포 브래그 반사체(Distributed Bragg Reflector)인, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 제1 절연 반사층은 상기 제1 전극 및 상기 제2 전극에 비해 상기 기판에 더 인접하고, 상기 제2 절연 반사층은 상기 제1 전극 및 상기 제2 전극에 비해 상기 기판에 더 이격된, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 제1 전극 및 상기 제2 전극 각각의 일면은 상기 제1 절연 반사층과 접촉하고, 상기 제1 전극 및 상기 제2 전극 각각의 타면은 상기 제2 절연 반사층과 접촉하는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 제1 절연 반사층 및 상기 제2 절연 반사층은 서로 접촉하고, 상기 제1 절연 반사층과 상기 제2 절연 반사층이 서로 접촉하는 영역은 평면 상에서 볼 때, 상기 발광 소자와 중첩하는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 기판과 상기 제1 절연 반사층 사이에 배치된 비아층; 을 더 포함하고, 상기 제1 절연 반사층은 상기 비아층 상에 배치되고, 상기 제1 절연 반사층의 두께는 상기 비아층의 두께보다 작은, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 제2 절연 반사층의 두께는 4000Å 이하인, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 제1 절연 반사층은 제1_1 층 및 제1_2 층을 포함하고, 상기 제1_1 층과 상기 제1_2 층이 교번하여 배치된 구조를 갖고, 상기 제1_1 층과 상기 제1_2 층은 제1 페어들을 형성하고, 상기 제2 절연 반사층은 제2_1 층 및 제2_2 층을 포함하고, 상기 제2_1 층과 상기 제2_2 층이 교번하여 배치된 구조를 갖고, 상기 제2_1 층과 상기 제2_2 층은 제2 페어들을 형성하고, 상기 제1 페어들의 개수와 상기 제2 페어들의 개수의 합은 4개 이상인, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 제2 페어들의 개수는 2개 이하인, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 제1 절연 반사층 및 상기 제2 절연 반사층은, 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 타이타늄 산화물(TiOx) 중 하나를 포함하는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 제1 절연 반사층은 제1_1 층 및 제1_2 층을 포함하고, 상기 제1_1 층과 상기 제1_2 층이 교번하여 배치된 구조를 갖고, 상기 제2 절연 반사층은 제2_1 층 및 제2_2 층을 포함하고, 상기 제2_1 층과 상기 제2_2 층이 교번하여 배치된 구조를 갖고, 상기 제1_1 층은 실리콘 산화물(SiOx)을 포함하고, 상기 제1_2 층은 실리콘 질화물(SiNx)을 포함하는, 상기 제2_1 층은 실리콘 산화물(SiOx)을 포함하고, 상기 제2_2 층은 실리콘 질화물(SiNx)을 포함하는, 표시 장치가 제공될 수 있다.
본 개시의 일 실시예에 의하면, 기판 상에 배치된 절연 반사층; 상기 절연 반사층 상에 배치된 제1 전극 및 제2 전극; 상기 제1 전극 및 상기 제2 전극 상에 배치된 절연막; 및 상기 절연막 상에 배치된 발광 소자; 를 포함하고, 상기 절연 반사층은 분포 브래그 반사체인, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 절연막은 단일층의 구조를 갖고, 상기 절연 반사층은 제1 층 및 제2 층을 포함하고, 상기 제1 층과 상기 제2 층이 교번하여 배치된 구조를 갖는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 절연막과 상기 절연 반사층의 상기 제2 층은 서로 접촉하고, 상기 절연막과 상기 제2 층은 서로 상이한 물질을 포함하는, 표시 장치가 제공될 수 있다.
본 개시의 일 실시예에 의하면, 기판 상에 제1 절연 반사층을 제공하는 단계; 상기 제1 절연 반사층 상에 정렬 전극을 제공하는 단계; 상기 정렬 전극 상에 제2 절연 반사층을 제공하는 단계; 및 상기 제2 절연 반사층 상에 발광 소자를 배치하는 단계; 를 포함하고, 상기 제1 절연 반사층 및 상기 제2 절연 반사층은 분포 브래그 반사체인, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따라, 상기 제1 절연 반사층을 제공하는 단계는, 제1_1 층을 형성하는 단계; 및 제1_2 층을 형성하는 단계; 를 포함하고, 상기 제1_1 층과 상기 제1_2 층은 제1 페어를 형성하고, 상기 제2 절연 반사층을 제공하는 단계는, 제2_1 층을 형성하는 단계; 및 제2_2 층을 형성하는 단계; 를 포함하고, 상기 제2_1 층과 상기 제2_2 층은 제2 페어를 형성하고, 상기 제1 페어의 개수와 상기 제2 페어의 개수의 합은 4개 이상인, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따라, 상기 제2 페어의 개수는 2개 이하인, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따라, 상기 발광 소자를 배치하는 단계는, 상기 정렬 전극이 전계를 형성하는 단계; 및 상기 발광 소자가 상기 전계에 기초하여 이동하는 단계; 를 포함하고, 상기 전계는 상기 제2 절연 반사층 상에 형성되는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따라, 상기 제2 절연 반사층의 두께는 4000Å 이하인, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따라, 상기 제1 절연 반사층 및 상기 제2 절연 반사층은, 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 타이타늄 산화물(TiOx) 중 하나를 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.
본 개시의 일 실시예에 의하면, 상기 표시 장치의 제조 방법에 따라 제조된, 표시 장치가 제공될 수 있다.
본 개시의 일 실시예에 의하면, 발광 소자의 정렬도가 향상되고, 출광 효율이 개선된, 표시 장치 및 그 제조 방법이 제공될 수 있다.
도 1 및 도 2는 일 실시예에 따른 발광 소자를 나타내는 개략적인 사시도 및 단면도이다.
도 3 및 도 4는 다른 실시예에 따른 발광 소자를 나타내는 개략적인 사시도 및 단면도이다.
도 5는 실시예에 따른 표시 장치를 나타낸 개략적인 평면도이다.
도 6은 실시예에 따른 서브 화소를 나타낸 개략적인 평면도이다.
도 7은 실시예에 따른 서브 화소를 나타낸 개략적인 단면도이다.
도 8은 도 7의 EA1 영역의 개략적인 확대도이다.
도 9는 실시예에 따른 제1 내지 제3 서브 화소들을 나타낸 개략적인 단면도이다.
도 10은 실시예에 따른 서브 화소를 나타낸 개략적인 단면도이다.
도 11은 실시예에 따른 서브 화소를 나타낸 개략적인 단면도이다.
도 12는 도 11의 EA2 영역의 개략적인 확대도이다.
도 13은 실시예에 따른 표시 장치의 제조 방법을 나타낸 순서도이다.
도 14 내지 도 18은 실시예에 따른 표시 장치의 제조 방법을 개략적으로 나타낸 공정 단계(또는 동작)별 단면도들이다.
본 개시는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 개시를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 개시의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 개시의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 개시에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
본 개시는 표시 장치 및 그 제조 방법에 관한 것이다. 이하에서는 첨부된 도면들을 참조하여 실시예에 따른 표시 장치에 관하여 설명한다.
먼저, 도 1 내지 도 4를 참조하여 실시예에 따른 발광 소자(LD)에 관하여 설명한다.
도 1 및 도 2는 일 실시예에 따른 발광 소자를 나타내는 개략적인 사시도 및 단면도이다. 도 3 및 도 4는 다른 실시예에 따른 발광 소자를 나타내는 개략적인 사시도 및 단면도이다.
도 1 내지 도 4에는 기둥형 발광 소자(LD)를 도시하였으나, 발광 소자(LD)의 종류 및/또는 형상이 이에 한정되지는 않는다.
발광 소자(LD)는 제2 반도체층(SCL2) 및 제1 반도체층(SCL1), 및 제1 및 제2 반도체층들(SCL1, SCL2)의 사이에 개재된 활성층(AL)을 포함할 수 있다. 예를 들어, 발광 소자(LD)의 연장 방향을 길이(L) 방향이라고 하면, 발광 소자(LD)는 길이(L) 방향을 따라 순차적으로 적층된 제1 반도체층(SCL1), 활성층(AL), 및 제2 반도체층(SCL2)을 포함할 수 있다. 발광 소자(LD)는 전극층(ELL) 및 절연막(INF)을 더 포함할 수 있다.
발광 소자(LD)는 일 방향을 따라 연장된 기둥 형상으로 제공될 수 있다. 발광 소자(LD)는 제1 단부(EP1)와 제2 단부(EP2)를 갖을 수 있다. 발광 소자(LD)의 제1 단부(EP1)에는 제1 반도체층(SCL1)이 인접하고, 제2 단부(EP2)에는 제2 반도체층(SCL2)이 인접할 수 있다. 제1 단부(EP1)에는 전극층(ELL)이 인접할 수 있다.
발광 소자(LD)는 식각 방식 등을 통해 기둥 형상으로 제조된 발광 소자일 수 있다. 본 명세서에서, 기둥 형상은 원 기둥 또는 다각 기둥 등과 같이 길이(L) 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 포괄하며, 그 단면의 형상이 특별히 한정되지는 않는다. 예를 들어, 발광 소자(LD)의 길이(L)는 그 직경(D)(또는, 횡단면의 폭)보다 클 수 있다.
발광 소자(LD)는 나노 스케일 내지 마이크로 스케일의 크기를 가질 수 있다. 예를 들어, 발광 소자(LD)는 각각 나노 스케일 내지 마이크로 스케일 범위의 직경(D)(또는, 폭) 및/또는 길이(L)를 가질 수 있다. 다만, 발광 소자(LD)의 크기가 이에 제한되는 것은 아니다.
제1 반도체층(SCL1)은 제1 도전형의 반도체층일 수 있다. 제1 반도체층(SCL1)은 활성층(AL) 상에 배치되며, 제2 반도체층(SCL2)과 상이한 타입의 반도체층을 포함할 수 있다. 예를 들어, 제1 반도체층(SCL1)은 P형 반도체층을 포함할 수 있다. 예를 들어, 제1 반도체층(SCL1)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제1 도전형 도펀트가 도핑된 P형 반도체층을 포함할 수 있다. 다만, 제1 반도체층(SCL1)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제1 반도체층(SCL1)을 구성할 수 있다.
활성층(AL)은 제1 반도체층(SCL1)과 제2 반도체층(SCL2) 사이에 배치되며, 단일 양자 우물(single-quantum well) 또는 다중 양자 우물(multi-quantum well) 구조를 갖을 수 있다. 활성층(AL)의 위치는 특정한 예시에 한정되는 것은 아니며, 발광 소자(LD)의 종류에 따라 다양하게 변경될 수 있다.
활성층(AL)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층이 형성될 수도 있다. 예를 들어, 클래드층은 AlGaN층 또는 InAlGaN층으로 형성될 수 있다. 실시예에 따라, AlGaN, InAlGaN 등의 물질이 활성층(AL)을 형성하는 데에 이용될 수 있으며, 이 외에도 다양한 물질이 활성층(AL)을 구성할 수 있다.
제2 반도체층(SCL2)은 제2 도전형의 반도체층일 수 있다. 제2 반도체층(SCL2)은 활성층(AL) 상에 배치되며, 제1 반도체층(SCL1)과 상이한 타입의 반도체층을 포함할 수 있다. 예를 들어, 제2 반도체층(SCL2)은 N형 반도체층을 포함할 수 있다. 예를 들어, 제2 반도체층(SCL2)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제2 도전형 도펀트가 도핑된 N형 반도체층을 포함할 수 있다. 다만, 제2 반도체층(SCL2)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 제2 반도체층(SCL2)을 구성할 수 있다.
발광 소자(LD)의 양단에 문턱 전압 이상의 전압을 인가하게 되면, 활성층(AL)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원으로 이용할 수 있다.
절연막(INF)은 발광 소자(LD)의 표면 상에 배치될 수 있다. 절연막(INF)은 적어도 활성층(AL)의 외주면을 둘러싸도록 발광 소자(LD)의 표면에 형성될 수 있으며, 이외에도 제1 및 제2 반도체층들(SCL1, SCL2)의 일 영역을 더 둘러쌀 수 있다. 절연막(INF)은 단일막 혹은 이중막으로 형성될 수 있으나, 이에 한정되지 않고, 복수의 막으로 구성될 수 있다. 예를 들어, 절연막(INF)은 제1 재료를 포함하는 제1 절연막 및 상기 제1 재료와는 상이한 제2 재료를 포함하는 제2 절연막을 포함할 수 있다.
절연막(INF)은 서로 다른 극성을 가지는 발광 소자(LD)의 양 단부를 노출할 수 있다. 예를 들어, 절연막(INF)은 발광 소자(LD)의 제1 및 제2 단부(EP1, EP2)에 인접한 전극층(ELL) 및 제2 반도체층(SCL2) 각각의 일단을 노출할 수 있다.
절연막(INF)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 타이타늄 산화물(TiOx) 중 하나의 절연 물질을 포함하여 단일층 또는 다중층으로 구성될 수 있다. 다만 본 개시에 전술된 예시에 반드시 한정되는 것은 아니다. 예를 들어, 다른 실시예에 따르면, 절연막(INF)은 생략될 수도 있다.
실시예에 따르면, 발광 소자(LD)의 표면, 특히 활성층(AL)의 외주면을 커버하도록 절연막(INF)이 제공되는 경우, 발광 소자(LD)의 전기적 안정성이 확보될 수 있다. 또한, 발광 소자(LD)의 표면에 절연막(INF)이 제공되면, 발광 소자(LD)의 표면 결함을 최소화하여 수명 및 효율을 향상시킬 수 있다. 아울러, 다수의 발광 소자(LD)들이 서로 밀접하여 배치되어 있는 경우에도 발광 소자(LD)들의 사이에서 원치 않는 단락이 발생하는 것을 방지할 수 있다.
전극층(ELL)은 제1 반도체층(SCL1) 상에 배치될 수 있다. 전극층(ELL)은 제1 단부(EP1)에 인접할 수 있다. 전극층(ELL)은 제1 반도체층(SCL1)과 전기적으로 연결될 수 있다.
전극층(ELL)의 일부는 노출될 수 있다. 예를 들어, 절연막(INF)은 전극층(ELL)의 일면을 노출할 수 있다. 전극층(ELL)은 제1 단부(EP1)에 대응하는 영역에서 노출될 수 있다.
실시예에 따라, 전극층(ELL)의 측면이 노출될 수도 있다. (도 3 및 도 4 참조) 예를 들어, 절연막(INF)은 제1 반도체층(SCL1), 활성층(AL), 및 제2 반도체층(SCL2) 각각의 측면을 커버하면서, 전극층(ELL)의 측면의 적어도 일부를 커버하지 않을 수 있다. 이 경우, 제1 단부(EP1)에 인접한 전극층(ELL)의 타 구성에 대한 전기적 연결이 용이할 수 있다. 실시예에 따라, 절연막(INF)은 전극층(ELL)의 측면뿐 아니라, 제1 반도체층(SCL1) 및/또는 제2 반도체층(SCL2)의 측면의 일부를 노출할 수도 있다.
실시예에 따르면, 전극층(ELL)은 오믹(Ohmic) 컨택 전극일 수 있다. 다만, 본 개시가 전술된 예시에 반드시 한정되는 것은 아니다. 예를 들어, 전극층(ELL)은 쇼트키(schottky) 컨택 전극일 수 있다.
실시예에 따르면, 전극층(ELL)은 크롬(Cr), 타이타늄(Ti), 알루미늄(Al), 금(Au), 니켈(Ni), 이들의 산화물 또는 합금 중 하나를 포함할 수 있다. 다만, 본 개시가 전술된 예시에 반드시 한정되는 것은 아니다. 실시예에 따라, 전극층(ELL)은 실질적으로 투명할 수 있다. 예를 들어, 전극층(ELL)은 인듐 주석 산화물(ITO)을 포함할 수 있다. 이에 따라, 발산된 광은 전극층(ELL)을 투과할 수 있다.
발광 소자(LD)의 구조 및 형상 등은 전술된 예시에 한정되는 것은 아니며, 실시예에 따라 발광 소자(LD)는 다양한 구조 및 형상을 가질 수 있다. 예를 들어, 발광 소자(LD)는, 제2 반도체층(SCL2)의 일면 상에 배치되며 제2 단부(EP2)에 인접한 추가 전극층을 더 포함할 수도 있다.
도 5는 실시예에 따른 표시 장치를 나타낸 개략적인 평면도이다.
표시 장치(DD)는 광을 발산하도록 구성된다. 도 5를 참조하면, 표시 장치(DD)는 기판(SUB) 및 기판(SUB) 상에 배치된 화소(PXL)를 포함할 수 있다. 도면에 도시되지 않았으나, 표시 장치(DD)는 화소(PXL)를 구동하기 위한 구동 회로부(예를 들어, 주사 구동부 및 데이터 구동부), 배선들, 및 패드들을 더 포함할 수 있다.
표시 장치(DD)는 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(NDA)은 표시 영역(DA) 외 영역을 의미할 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 적어도 일부를 둘러쌀 수 있다.
기판(SUB)은 표시 장치(DD)의 베이스 부재를 구성할 수 있다. 기판(SUB)은 경성 또는 연성의 기판이나 필름일 수 있다. 예를 들어, 기판(SUB)은 유리 또는 강화 유리로 이루어진 경성 기판, 플라스틱 또는 금속 재질의 연성 기판(또는, 박막 필름), 또는 적어도 한 층의 절연층일 수 있다. 기판(SUB)의 재료 및/또는 물성이 특별히 한정되지는 않는다. 일 실시예에서, 기판(SUB)은 실질적으로 투명할 수 있다. 여기서, 실질적으로 투명이라 함은 소정의 투과도 이상으로 광을 투과시킬 수 있음을 의미할 수 있다. 다른 실시예에서, 기판(SUB)은 반투명 또는 불투명할 수 있다. 또한, 기판(SUB)은 실시예에 따라서 반사성의 물질을 포함할 수도 있다.
표시 영역(DA)은 화소(PXL)가 배치된 영역을 의미할 수 있다. 비표시 영역(NDA)은 화소(PXL)가 배치되지 않은 영역을 의미할 수 있다. 비표시 영역(NDA)에는 표시 영역(DA)의 화소(PXL)에 연결되는 구동 회로부, 배선들, 및 패드들이 배치될 수 있다.
일 예에 따르면, 화소(PXL)는 스트라이프(stripe) 또는 펜타일(PENTILE™) 배열 구조 등에 따라 배열될 수 있으나, 이에 한정되지 않으며, 본 개시에는 다양한 실시 형태가 적용될 수 있다.
실시예에 따르면, 화소(PXL)는 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3)를 포함할 수 있다. 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3)는 각각 서브 화소일 수 있다. 적어도 하나의 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3)는 다양한 색의 광을 방출할 수 있는 하나의 화소 유닛을 구성할 수 있다.
예를 들어, 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3) 각각은 소정 색의 광을 방출할 수 있다. 예를 들어, 제1 서브 화소(SPXL1)는 적색(일 예로, 제1 색)의 광을 방출하는 적색 화소일 수 있고, 제2 서브 화소(SPXL2)는 녹색(일 예로, 제2 색)의 광을 방출하는 녹색 화소일 수 있으며, 제3 서브 화소(SPXL3)는 청색(일 예로, 제3 색)의 광을 방출하는 청색 화소일 수 있다. 다만, 각각의 상기 화소 유닛을 구성하는 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3)의 색상, 종류 및/또는 개수 등이 특정 예시에 한정되지는 않는다.
이하에서는, 도 6 내지 도 12를 참조하여, 실시예에 따른 화소(PXL)(또는 서브 화소(SPXL))에 관하여 설명한다.
도 6 내지 도 12는 실시예에 따른 화소(PXL)(또는 서브 화소(SPXL))를 나타낸 도면들이다.
도 6은 실시예에 따른 서브 화소를 나타낸 개략적인 평면도이다. 도 6에 도시된 서브 화소(SPXL)는 도 5를 참조하여 전술한 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3) 중 하나일 수 있다.
서브 화소(SPXL)는 발광 영역(EMA) 및 비발광 영역(NEA)을 포함할 수 있다. 서브 화소(SPXL)는 뱅크(BNK), 정렬 전극(도 7의 'ELT' 참조), 발광 소자(LD), 제1 컨택 전극(CNE1), 및 제2 컨택 전극(CNE2)을 포함할 수 있다.
발광 영역(EMA)은 평면 상에서 볼 때, 뱅크(BNK)에 의해 정의된 개구부(OPN)와 중첩할 수 있다. 발광 영역(EMA) 내에는 발광 소자(LD)들이 배치될 수 있다.
비발광 영역(NEA)에는 발광 소자(LD)들이 배치되지 않을 수 있다. 비발광 영역(NEA)의 일부는 평면 상에서 볼 때, 뱅크(BNK)와 중첩할 수 있다.
뱅크(BNK)는 개구부(OPN)를 형성(혹은 제공)할 수 있다. 예를 들어, 뱅크(BNK)는 기판(SUB)의 두께 방향(예를 들어, 제3 방향(DR3))으로 둘출된 형상을 갖고, 소정 영역을 둘러싸는 형태를 갖을 수 있다. 이에 따라, 뱅크(BNK)가 배치되지 않은 개구부(OPN)가 형성될 수 있다.
뱅크(BNK)는 공간을 형성할 수 있다. 뱅크(BNK)는 평면 상에서 볼 때, 일부 영역을 둘러싸는 형태를 갖을 수 있다. 상기 공간은 유체가 수용될 수 있는 영역을 의미할 수 있다. 실시예에 따르면, 뱅크(BNK)는 제1 뱅크(도 7의 'BNK1' 참조) 및 제2 뱅크(도 7의 'BNK2' 참조)를 포함할 수 있다.
실시예에 따르면, 뱅크(BNK)(예를 들어, 제1 뱅크(BNK1))가 정의한 공간에 발광 소자(LD)를 포함한 잉크(도 17의 'INK' 참조)가 제공되어, 발광 소자(LD)가 개구부(OPN) 내 배치될 수 있다.
실시예에 따르면, 뱅크(BNK)(예를 들어, 제2 뱅크(BNK2))가 정의한 공간에 색상 변환층(도 9의 'CCL' 참조)이 배치(혹은 패터닝)될 수 있다.
뱅크(BNK)는 발광 영역(EMA) 및 비발광 영역(NEA)을 정의할 수 있다. 뱅크(BNK)는 평면 상에서 볼 때, 발광 영역(EMA)의 적어도 일부를 둘러쌀 수 있다. 예를 들어, 뱅크(BNK)가 배치된 영역은 비발광 영역(NEA)일 수 있다. 뱅크(BNK)가 배치되지 않은 영역으로서, 발광 소자(LD)가 배치된 영역은 발광 영역(EMA)일 수 있다.
정렬 전극(ELT)은 발광 소자(LD)를 정렬하기 위한 전극일 수 있다. 실시예에 따라, 정렬 전극(ELT)은 제1 전극(ELT1) 및 제2 전극(ELT2)을 포함할 수 있다.
정렬 전극(ELT)은 단일 층 또는 다중 층으로 구성될 수 있다. 예를 들어, 정렬 전극(ELT)은, 반사성 도전 물질을 포함한 적어도 한 층의 반사 전극층을 포함하며, 적어도 한 층의 투명 전극층 및/또는 도전성 캡핑층을 선택적으로 더 포함할 수 있다. 실시예에 따라, 정렬 전극(ELT)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 타이타늄(Ti), 및 이들의 합금 중 하나를 포함할 수 있다. 다만, 본 개시가 전술된 예시에 한정되는 것은 아니며, 정렬 전극(ELT)은 반사 성질을 갖는 다양한 물질 중 하나를 포함할 수 있다. 다만, 본 개시가 전술된 예시에 한정되는 것은 아니다.
발광 소자(LD)는 정렬 전극(ELT) 상에 배치될 수 있다. 실시예에 따라, 발광 소자(LD)의 적어도 일부는 제1 전극(ELT1)과 제2 전극(ELT2) 사이에 배치될 수 있다. 발광 소자(LD)는 제1 전극(ELT1)과 제2 전극(ELT2) 사이에 정렬될 수 있다. 발광 소자(LD)들은 발광 유닛(EMU)을 형성(또는 구성)할 수 있다. 발광 유닛(EMU)은 서로 인접한 발광 소자(LD)들을 포괄한 유닛을 의미할 수 있다.
실시예에 따라, 발광 소자(LD)는 다양한 방식으로 정렬될 수 있다. 예를 들어, 도 6에는 발광 소자(LD)들이 제1 전극(ELT1)과 제2 전극(ELT2) 사이에서 병렬로 정렬된 실시예가 도시되었다. 다만, 본 개시가 전술된 예시에 반드시 한정되는 것은 아니다. 예를 들어, 발광 소자(LD)들은 직렬 또는 직/병렬이 혼합된 구조로 정렬될 수 있으며, 직렬 및/또는 병렬 연결되는 유닛의 개수는 특별히 한정되지 않는다.
제1 전극(ELT1) 및 제2 전극(ELT2)은 서로 이격될 수 있다. 예를 들어, 제1 전극(ELT1) 및 제2 전극(ELT2)은 발광 영역(EMA)에서 제1 방향(DR1)을 따라 서로 이격되며, 각각 제2 방향(DR2)을 따라 연장될 수 있다.
실시예에 따르면, 제1 전극(ELT1) 및 제2 전극(ELT2)은 발광 소자(LD)를 정렬하기 위한 전극으로서, 제1 전극(ELT1)은 제1 정렬 전극일 수 있고, 제2 전극(ELT2)은 제2 정렬 전극일 수 있다.
제1 전극(ELT1) 및 제2 전극(ELT2)은 발광 소자(LD)들이 정렬되는 공정 단계에서 각각 제1 정렬 신호 및 제2 정렬 신호를 공급(혹은 제공)받을 수 있다. 예를 들어, 발광 소자(LD)를 포함한 잉크(INK)를 뱅크(BNK)(예를 들어, 제1 뱅크(BNK1))가 정의하는 개구부(OPN)에 공급(혹은 제공)하고, 제1 전극(ELT1)에 제1 정렬 신호를 공급하고, 제2 전극(ELT2)에 제2 정렬 신호를 공급할 수 있다. 이 때, 제1 정렬 신호와 제2 정렬 신호는 서로 다른 파형, 전위, 및/또는 위상을 갖을 수 있다. 이에 따라, 제1 전극(ELT1)과 제2 전극(ELT2) 사이에(혹은 상에) 전계가 형성되어, 발광 소자(LD)들은 상기 전계에 기초하여 제1 전극(ELT1)과 제2 전극(ELT2) 사이에 정렬될 수 있다.
제1 전극(ELT1)은 회로 소자(예를 들어, 트랜지스터(도 7의 'TR' 참조))와 제1 컨택부(CNT1)를 통해 전기적으로 연결될 수 있다. 실시예에 따라, 제1 전극(ELT1)은 발광 소자(LD)가 광을 발산하기 위한 애노드 신호를 제공할 수 있다. 제1 전극(ELT1)은 발광 소자(LD)를 정렬하기 위한 제1 정렬 신호를 제공할 수 있다.
제2 전극(ELT2)은 전원 배선(도 7의 'PL' 참조)과 제2 컨택부(CNT2)를 통해 전기적으로 연결될 수 있다. 실시예에 따라, 제2 전극(ELT2)은 발광 소자(LD)가 광을 발산하기 위한 캐소드 신호(예를 들어, 접지 신호)를 제공할 수 있다. 제2 전극(ELT2)은 발광 소자(LD)를 정렬하기 위한 제2 정렬 신호를 제공할 수 있다.
제1 컨택부(CNT1) 및 제2 컨택부(CNT2)의 위치는 도 6에 도시된 위치에 한정되지 않으며, 적절히 다양하게 변경될 수 있다.
발광 소자(LD)는 제공된 전기적 신호에 기초하여 광을 발산할 수 있다. 예를 들어, 발광 소자(LD)는 제1 컨택 전극(CNE1)으로부터 제공된 제1 전기적 신호 및 제2 컨택 전극(CNE2)으로부터 제공된 제2 전기적 신호에 기초하여 광을 제공할 수 있다.
발광 소자(LD)의 제1 단부(EP1)는 제1 전극(ELT1)에 인접하도록 배치되고, 발광 소자(LD)의 제2 단부(EP2)는 제2 전극(ELT2)에 인접하도록 배치될 수 있다. 제1 단부(EP1)는 제1 전극(ELT1)과 중첩되거나 중첩되지 않을 수 있다. 제2 단부(EP2)는 제2 전극(ELT2)과 중첩되거나 중첩되지 않을 수 있다.
일 실시예에서, 발광 소자(LD)들 각각의 제1 단부(EP1)는 제1 컨택 전극(CNE1)을 통해 제1 전극(ELT1)에 전기적으로 연결될 수 있다. 다른 실시예에서, 발광 소자(LD)들 각각의 제1 단부(EP1)는 제1 전극(ELT1)에 직접적으로 연결될 수 있다. 또 다른 실시예에서, 발광 소자(LD)들 각각의 제1 단부(EP1)는 제1 컨택 전극(CNE1)에만 전기적으로 연결되고, 제1 전극(ELT1)에는 연결되지 않을 수 있다.
유사하게, 발광 소자(LD)들 각각의 제2 단부(EP2)는 제2 컨택 전극(CNE2)을 통해 제2 전극(ELT2)에 전기적으로 연결될 수 있다. 다른 실시예에서, 발광 소자(LD)들 각각의 제2 단부(EP2)는 제2 전극(ELT2)에 직접적으로 연결될 수 있다. 또 다른 실시예에서, 발광 소자(LD)들 각각의 제2 단부(EP2)는 제2 컨택 전극(CNE2)에만 전기적으로 연결되고, 제2 전극(ELT2)에는 연결되지 않을 수 있다.
발광 소자(LD)들의 제1 단부들(EP1) 및 제2 단부들(EP2) 상에는 각각 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)이 배치될 수 있다.
제1 컨택 전극(CNE1)은, 발광 소자(LD)들의 제1 단부들(EP1)에 전기적으로 연결되도록 제1 단부들(EP1) 상에 배치될 수 있다. 일 실시예에서, 제1 컨택 전극(CNE1)은 제1 전극(ELT1) 상에 배치되어 제1 전극(ELT1)에 전기적으로 연결될 수 있다. 이 경우, 제1 컨택 전극(CNE1)을 통해, 발광 소자(LD)들의 제1 단부들(EP1)을 제1 전극(ELT1)에 연결할 수 있다.
제2 컨택 전극(CNE2)은, 발광 소자(LD)들의 제2 단부들(EP2)에 전기적으로 연결되도록 제2 단부들(EP2) 상에 배치될 수 있다. 일 실시예에서, 제2 컨택 전극(CNE2)은 제2 전극(ELT2) 상에 배치되어 제2 전극(ELT2)에 전기적으로 연결될 수 있다. 이 경우, 제2 컨택 전극(CNE2)을 통해, 발광 소자(LD)들의 제2 단부들(EP2)을 제2 전극(ELT2)에 연결할 수 있다.
이하에서는, 도 7 내지 도 12를 참조하여 서브 화소(SPXL)의 단면 구조를 중심으로 설명한다.
도 7 내지 도 10을 참조하여, 제1 실시예에 따른 서브 화소(SPXL)에 관하여 설명하고, 도 11 및 도 12를 참조하여 제2 실시예에 따른 서브 화소(SPXL)의 구조에 관하여 설명한다.
먼저 도 7을 참조하여, 제1 실시예에 따른 서브 화소(SPXL)의 화소 회로층(PCL) 및 표시 소자층(DPL)에 관하여 설명하고, 도 8을 참조하여, 제1 실시예에 따른 절연 반사층(100)에 관하여 설명하고, 도 9를 참조하여, 제1 실시예에 따른 화소(PXL)의 색상 변환층(CCL), 광학층(OPL), 색상 필터층(CFL), 및 외곽 필름층(OFL)에 관하여 설명하며, 도 10을 참조하여, 제1 실시예에 따른 표시 소자층(DPL)과 색상 변환층(CCL)을 결부하여 설명한다.
도 7은 실시예에 따른 서브 화소를 나타낸 개략적인 단면도이다.
도 7을 참조하면, 서브 화소(SPXL)는 기판(SUB), 화소 회로층(PCL), 및 표시 소자층(DPL)을 포함할 수 있다.
기판(SUB)은 서브 화소(SPXL)의 베이스 부재를 형성(또는 구성)할 수 있다. 기판(SUB)은 화소 회로층(PCL) 및 표시 소자층(DPL)이 배치될 수 있는 영역을 제공할 수 있다.
화소 회로층(PCL)은 기판(SUB) 상에 배치될 수 있다. 화소 회로층(PCL)은 하부 보조 전극(BML), 버퍼막(BFL), 트랜지스터(TR), 게이트 절연막(GI), 제1 층간 절연막(ILD1), 제2 층간 절연막(ILD2), 및 보호막(PSV)을 포함할 수 있다.
하부 보조 전극(BML)은 기판(SUB) 상에 배치될 수 있다. 하부 보조 전극(BML)은 전기적 신호가 이동되는 경로로 기능할 수 있다. 실시예에 따라, 하부 보조 전극(BML)의 일부는 평면 상에서 볼 때, 트랜지스터(TR)와 중첩할 수 있다.
버퍼막(BFL)은 기판(SUB) 상에 배치될 수 있다. 버퍼막(BFL)은 하부 보조 전극(BML)을 커버할 수 있다. 버퍼막(BFL)은 불순물이 외부로부터 확산되는 것을 방지할 수 있다. 버퍼막(BFL)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 타이타늄 산화물(TiOx) 중 하나를 포함할 수 있다. 다만, 본 개시가 전술된 예시에 한정되는 것은 아니다.
트랜지스터(TR)는 박막 트랜지스터일 수 있다. 일 실시예에 따르면, 트랜지스터(TR)는 구동 트랜지스터일 수 있다. 트랜지스터(TR)는 발광 소자(LD)와 전기적으로 연결될 수 있다. 트랜지스터(TR)는 발광 소자(LD)의 제1 단부(EP1)와 전기적으로 연결될 수 있다.
트랜지스터(TR)는 액티브층(ACT), 제1 트랜지스터 전극(TE1), 제2 트랜지스터 전극(TE2), 및 게이트 전극(GE)을 포함할 수 있다.
액티브층(ACT)은 반도체층을 의미할 수 있다. 액티브층(ACT)은 버퍼막(BFL) 상에 배치될 수 있다. 액티브층(ACT)은 폴리실리콘(polysilicon), LTPS(Low Temperature Polycrystalline Silicon), 아몰퍼스 실리콘(amorphous silicon), 및 산화물 반도체 중 하나를 포함할 수 있다.
액티브층(ACT)은 제1 트랜지스터 전극(TE1)과 접촉하는 제1 접촉 영역 및 제2 트랜지스터 전극(TE2)과 접촉하는 제2 접촉 영역을 포함할 수 있다. 상기 제1 접촉 영역과 상기 제2 접촉 영역은 불순물이 도핑된 반도체 패턴일 수 있다. 상기 제1 접촉 영역과 상기 제2 접촉 영역 사이의 영역은 채널 영역일 수 있다. 상기 채널 영역은 불순물이 도핑되지 않은 진성 반도체 패턴일 수 있다.
게이트 전극(GE)은 게이트 절연막(GI) 상에 배치될 수 있다. 게이트 전극(GE)의 위치는 액티브층(ACT)의 채널 영역의 위치에 대응될 수 있다. 예를 들어, 게이트 전극(GE)은 게이트 절연막(GI)을 사이에 두고 액티브층(ACT)의 채널 영역 상에 배치될 수 있다.
게이트 절연막(GI)은 버퍼막(BFL) 상에 배치될 수 있다. 게이트 절연막(GI)은 액티브층(ACT)을 커버할 수 있다. 게이트 절연막(GI)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 타이타늄 산화물(TiOx) 중 하나를 포함할 수 있다. 다만, 본 개시가 전술된 예시에 한정되는 것은 아니다.
제1 층간 절연막(ILD1)은 게이트 절연막(GI) 상에 배치될 수 있다. 제1 층간 절연막(ILD1)은 게이트 전극(GE)을 커버할 수 있다. 제1 층간 절연막(ILD1)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 타이타늄 산화물(TiOx) 중 하나를 포함할 수 있다. 다만, 본 개시가 전술된 예시에 한정되는 것은 아니다.
제1 트랜지스터 전극(TE1) 및 제2 트랜지스터 전극(TE2)은 제1 층간 절연막(ILD1) 상에 배치될 수 있다. 제1 트랜지스터 전극(TE1)은 게이트 절연막(GI)과 제1 층간 절연막(ILD1)을 관통하여 액티브층(ACT)의 제1 접촉 영역과 접촉하고, 제2 트랜지스터 전극(TE2)은 게이트 절연막(GI)과 제1 층간 절연막(ILD1)을 관통하여 액티브층(ACT)의 제2 접촉 영역과 접촉할 수 있다. 예를 들어, 제1 트랜지스터 전극(TE1)은 드레인 전극이고, 제2 트랜지스터 전극(TE2)은 소스 전극일 수 있으나, 이에 한정되지 않는다.
제1 트랜지스터 전극(TE1)은 보호막(PSV) 및 제2 층간 절연막(ILD2)을 관통하는 제1 컨택부(CNT1)를 통해 제1 전극(ELT1)과 전기적으로 연결될 수 있다.
전원 배선(PL)은 제1 층간 절연막(ILD1) 상에 배치될 수 있다. 실시예에 따라, 전원 배선(PL)은 제1 트랜지스터 전극(TE1) 및 제2 트랜지스터 전극(TE2)과 동일한 층에 배치될 수 있다. 전원 배선(PL)은 제2 컨택부(CNT2)를 통해 제2 전극(ELT2)과 전기적으로 연결될 수 있다. 전원 배선(PL)은 제2 전극(ELT2)을 통해 전원 또는 정렬 신호를 공급할 수 있다.
제2 층간 절연막(ILD2)는 제1 층간 절연막(ILD1) 상에 배치될 수 있다. 제2 층간 절연막(ILD2)은 제1 트랜지스터 전극(TE1), 제2 트랜지스터 전극(TE2), 및 전원 배선(PL)을 커버할 수 있다. 제2 층간 절연막(ILD2)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 타이타늄 산화물(TiOx) 중 하나를 포함할 수 있다. 다만, 본 개시가 전술된 예시에 한정되는 것은 아니다.
보호막(PSV)은 제2 층간 절연막(ILD2) 상에 배치될 수 있다. 도 7에 도시되지 않았으나, 실시예에 따라, 보호막(PSV)은 비아층일 수 있다. 보호막(PSV)은 하부 단차를 평탄화 하기 위하여 유기 물질을 포함할 수 있다. 예를 들어, 보호막(PSV)은 아크릴 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamides resin), 폴리이미드 수지(polyimides resin), 폴리에스테르 수지(polyesters resin), 폴리페닐렌설파이드 수지(polyphenylenesulfides res-in) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 보호막(PSV)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
실시예에 따르면, 서브 화소(SPXL)는 제1 컨택부(CNT1) 및 제2 컨택부(CNT2)를 포함할 수 있다. 제1 컨택부(CNT1) 및 제2 컨택부(CNT2)는 제2 층간 절연막(ILD2), 보호막(PSV), 및 제1 절연막(INS1)(혹은 제1 절연 반사층(120))을 관통할 수 있다. 제1 컨택부(CNT1)를 통해 제1 전극(ELT1)과 제1 트랜지스터 전극(TE1)은 서로 전기적으로 연결될 수 있다. 제2 컨택부(CNT2)를 통해 제2 전극(ELT2)과 전원 배선(PL)은 서로 전기적으로 연결될 수 있다.
표시 소자층(DPL)은 화소 회로층(PCL) 상에 배치될 수 있다. 표시 소자층(DPL)은 제1 절연 반사층(120)(예를 들어, 제1 절연막(INS1)), 절연 패턴(INP), 정렬 전극(ELT), 제2 절연 반사층(140)(예를 들어, 제2 절연막(INS2)), 뱅크(BNK), 발광 소자(LD), 제3 절연막(INS3), 제1 컨택 전극(CNE1), 제4 절연막(INS4), 제2 컨택 전극(CNE2), 및 제5 절연막(INS5)을 포함할 수 있다.
실시예에 따르면, 절연 반사층(100)은 제1 절연 반사층(120) 및 제2 절연 반사층(140)을 포함할 수 있다. 절연 반사층(100)은 복수의 층을 포함하여 광을 반사하도록 구성될 수 있다. 또한, 절연 반사층(100)은 전극 구성들 간 연결을 안정 시키고, 외부 영향을 감소시킬 수 있다. 실시예에 따라, 절연 반사층(100)은 분포 브래그 반사체(DBR; Distributed Bragg reflector)일 수 있다. 예를 들어, 절연 반사층(100)은 상이한 굴절율을 갖는 복수의 층을 포함하여, 발광 소자(LD)로부터 제공된 광을 반사할 수 있다. 이에 따라, 표시 장치(DD)의 출광 효율이 개선될 수 있다. 절연 반사층(100)의 상세한 단면 구조는 도 8을 참조하여 후술된다.
제1 절연 반사층(120)은 보호막(PSV) 상에 배치될 수 있다. 실시예에 따르면, 제1 절연 반사층(120)은 비아층 상에 배치된 분포 브래그 반사체를 의미할 수 있다.
제1 절연 반사층(120)은 정렬 전극(ELT)에 비해 기판(SUB)에 더 인접할 수 있다. 제1 절연 반사층(120)은 정렬 전극(ELT)이 패터닝되기 이전 형성(또는 패터닝)될 수 있다. 제1 절연 반사층(120)은 정렬 전극(ELT)과 기판(SUB)(또는 보호막(PSV)) 사이에 배치될 수 있다. 제1 절연 반사층(120)의 일면의 일부는 정렬 전극(ELT)과 접촉할 수 있다. 제1 절연 반사층(120)의 타면의 적어도 일부는 보호막(PSV)과 접촉할 수 있다. 실시예에 따라, 제1 절연 반사층(120)의 두께는 보호막(PSV)(예를 들어, 비아층)의 두께보다 작을 수 있다.
제1 절연 반사층(120)은 제2 절연 반사층(140)에 비해 기판(SUB)에 더 인접할 수 있다. 제1 절연 반사층(120)은 제2 절연 반사층(140)이 패터닝되기 이전에 형성(또는 패터닝)될 수 있다.
제1 절연 반사층(120)에는 제1 컨택부(CNT1) 및 제2 컨택부(CNT2)가 형성될 수 있다.
절연 패턴(INP)은 제1 절연 반사층(120) 상에 배치될 수 있다. 절연 패턴(INP)은 실시예에 따라 다양한 형상을 가질 수 있다. 일 실시예에서, 절연 패턴(INP)은 기판(SUB)의 두께 방향(예를 들어, 제3 방향(DR3))으로 돌출될 수 있다. 또한, 절연 패턴(INP)은 기판(SUB)에 대하여 소정의 각도로 기울어진 경사면을 가지도록 형성될 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 절연 패턴(INP)은 곡면 또는 계단 형상 등의 측벽을 가질 수 있다. 일 예로, 절연 패턴(INP)은 반원 또는 반타원 형상 등의 단면을 가질 수 있다.
절연 패턴(INP)은 발광 소자(LD)들이 발광 영역 내 용이하게 정렬될 수 있도록 소정의 단차를 형성하는 역할을 수행할 수 있다. 실시예에 따라, 절연 패턴(INP)은 격벽일 수 있다.
실시예에 따르면, 절연 패턴(INP) 상에는 정렬 전극(ELT)의 일부가 배치될 수 있다. 예를 들어, 절연 패턴(INP)은 제1 절연 패턴(INP1) 및 제2 절연 패턴(INP2)을 포함할 수 있다. 제1 전극(ELT1)은 제1 절연 패턴(INP1) 상에 배치될 수 있고, 제2 전극(ELT2)은 제2 절연 패턴(INP2) 상에 배치될 수 있으며, 이에 따라 절연 패턴(INP) 상에는 반사벽이 형성될 수 있다. 이에 따라, 발광 소자(LD)로부터 발산된 광이 리사이클링되어 표시 장치(DD)의 출광 효율이 개선될 수 있다.
절연 패턴(INP)은 적어도 하나의 유기 물질 및/또는 무기 물질을 포함할 수 있다. 일 예로, 절연 패턴(INP)은 아크릴 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamides resin), 폴리이미드 수지(polyimides resin), 폴리에스테르 수지(polyesters resin), 폴리페닐렌설파이드 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 절연 패턴(INP)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
정렬 전극(ELT)은 제1 절연 반사층(120) 또는 절연 패턴(INP) 상에 배치될 수 있다. 전술한 바와 같이, 정렬 전극(ELT)의 일부는 절연 패턴(INP) 상에 배치되어, 반사벽을 형성할 수 있다. 정렬 전극(ELT)에는 발광 소자(LD)를 정렬하기 위한 정렬 신호가 공급될 수 있고, 정렬 전극(ELT)에는 발광 소자(LD)가 광을 발산하기 위한 전기적 신호가 공급될 수 있다.
실시예에 따르면, 정렬 전극(ELT)은 제1 절연 반사층(120)과 제2 절연 반사층(140) 사이에 배치될 수 있다. 예를 들어, 정렬 전극(ELT)의 일면은 제1 절연 반사층(120)과 접촉할 수 있고, 정렬 전극(ELT)의 타면은 제2 절연 반사층(140)과 접촉할 수 있다.
실시예에 따라, 정렬 전극(ELT)은 제1 전극(ELT1) 및 제2 전극(ELT2)을 포함할 수 있다.
제1 전극(ELT1)은 발광 소자(LD)와 전기적으로 연결될 수 있다. 제1 전극(ELT1)은 제1 절연막(INS1)에 형성된 컨택홀을 통해 제1 컨택 전극(CNE1)과 전기적으로 연결될 수 있다. 제1 전극(ELT1)은 발광 소자(LD)에 애노드 신호를 제공할 수 있다.
제2 전극(ELT2)은 발광 소자(LD)와 전기적으로 연결될 수 있다. 제2 전극(ELT2)은 제1 절연막(INS1)에 형성된 컨택홀을 통해 제2 컨택 전극(CNE2)과 전기적으로 연결될 수 있다. 제2 전극(ELT2)은 발광 소자(LD)에 캐소드 신호(예를 들어, 접지 신호)를 제공할 수 있다.
실시예에 따르면, 제1 전극(ELT1) 및 제2 전극(ELT2) 각각의 일면은 제1 절연 반사층(120)과 접촉할 수 있다. 실시예에 따라, 제1 전극(ELT1) 및 제2 전극(ELT2) 각각의 타면은 제2 절연 반사층(140)과 접촉할 수 있다.
제2 절연 반사층(140)은 정렬 전극(ELT) 상에 배치될 수 있다. 예를 들어, 제2 절연 반사층(140)은 제1 전극(ELT1) 및 제2 전극(ELT2)을 커버할 수 있다. 실시예에 따르면, 제2 절연 반사층(140)은 정렬 전극(ELT) 상에 배치된 분포 브래그 반사체를 의미할 수 있다.
제2 절연 반사층(140)은 제1 절연 반사층(120)에 비해 기판(SUB)으로부터 더 이격될 수 있다. 제2 절연 반사층(140)은 정렬 전극(ELT)에 비해 기판(SUB)으로부터 더 이격될 수 있다. 제2 절연 반사층(140)의 일면의 일부는 정렬 전극(ELT)과 접촉할 수 있고, 제2 절연 반사층(140)의 일면의 다른 부는 제1 절연 반사층(120)과 접촉할 수 있다.
실시예에 따르면, 제1 절연 반사층(120)과 제2 절연 반사층(140)이 서로 접촉하는 영역은 평면 상에서 볼 때, 발광 소자(LD)와 중첩할 수 있다.
실시예에 따르면, 제1 절연 반사층(120) 및 제2 절연 반사층(140) 각각은 복수의 층들을 포함하는 분포 브래그 반사체일 수 있다. 전술한 바와 같이, 제1 절연 반사층(120) 및 제2 절연 반사층(140)이 제공되어 표시 장치(DD)의 출광 효율이 개선될 수 있다. 이와 동시에, 제1 절연 반사층(120)은 정렬 전극(ELT)보다 하부에 배치될 수 있고, 정렬 전극(ELT) 상에 배치되는 제2 절연 반사층(140)이 일 두께를 초과하지 않도록 설계될 수 있다. 이에 따라, 발광 소자(LD)를 정렬하기 위하여 정렬 전극(ELT)이 전계를 형성할 때, 형성된 전계의 세기가 저감(혹은 왜곡)되는 것이 방지될 수 있다. 이 경우, 발광 소자(LD)의 정렬 공정의 제어가 면밀하게 이루어질 수 있으며, 결국 발광 소자(LD)의 정렬도가 향상될 수 있다.
결국, 실시예에 따르면, 분포 브래그 반사체의 기술적 효과가 제공되면서도, 이와 동시에 정렬 전극(ELT)이 형성하는 전계의 세기가 저감되지 않을 수 있다.
뱅크(BNK)는 제2 절연 반사층(140) 상에 배치될 수 있다. 실시예에 따라, 뱅크(BNK)는 제1 뱅크(BNK1) 및 제2 뱅크(BNK2)를 포함할 수 있다.
제1 뱅크(BNK1)는 제2 절연 반사층(140) 상에 배치될 수 있다. 실시예에 따라, 제1 뱅크(BNK1)는 평면 상에서 볼 때, 발광 영역(EMA)과 비중첩할 수 있고, 비발광 영역(NEA)과 중첩할 수 있다. 전술한 바와 같이, 제1 뱅크(BNK1)는 기판(SUB)의 두께 방향(예를 들어, 제3 방향(DR3))으로 돌출하여, 제1 뱅크(BNK1)는 개구부(OPN)를 정의할 수 있고, 개구부(OPN)에는 발광 소자(LD)들을 공급하는 공정에서, 발광 소자(LD)들이 제공될 수 있는 공간이 형성될 수 있다.
제1 뱅크(BNK1)는 아크릴 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamides resin), 폴리이미드 수지(polyimides resin), 폴리에스테르 수지(polyesters resin), 폴리페닐렌설파이드 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 제1 뱅크(BNK1)는 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
제2 뱅크(BNK2)는 제1 뱅크(BNK1) 상에 배치될 수 있다. 제2 뱅크(BNK2)는 기판(SUB)의 두께 방향(예를 들어, 제3 방향(DR3))으로 돌출하여, 제2 뱅크(BNK2)는 개구부(OPN)를 정의할 수 있고, 개구부(OPN)에는 색상 변환층(CCL)이 제공되는 공간이 형성될 수 있다.
제2 뱅크(BNK2)는 아크릴 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamides resin), 폴리이미드 수지(polyimides resin), 폴리에스테르 수지(polyesters resin), 폴리페닐렌설파이드 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 제2 뱅크(BNK2)는 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
발광 소자(LD)는 제2 절연 반사층(140) 상에 배치될 수 있다. 실시예에 따라, 발광 소자(LD)는 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)으로부터 제공된 전기적 신호에 기초하여 광을 발산할 수 있다.
발광 소자(LD)는 제1 뱅크(BNK1)가 둘러싸는 영역 내 배치될 수 있다. 발광 소자(LD)는 제1 절연 패턴(INP1)과 제2 절연 패턴(INP2) 사이에 배치될 수 있다.
제3 절연막(INS3)은 발광 소자(LD) 상에 배치될 수 있다. 제3 절연막(INS3)은 발광 소자(LD)의 활성층(AL)을 커버할 수 있다.
제3 절연막(INS3)은 발광 소자(LD)의 적어도 일부를 노출할 수 있다. 예를 들어, 제3 절연막(INS3)은 발광 소자(LD)의 제1 단부(EP1) 및 제2 단부(EP2)를 커버하지 않을 수 있고, 이에 따라, 발광 소자(LD)의 제1 단부(EP1) 및 제2 단부(EP2)는 노출될 수 있고, 각각 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)과 전기적으로 연결될 수 있다.
발광 소자들(LD)의 정렬이 완료된 이후 발광 소자들(LD) 상에 제3 절연막(INS3)을 형성하는 경우, 발광 소자들(LD)이 정렬된 위치에서 이탈하는 것이 방지될 수 있다.
제3 절연막(INS3)은 단일층 또는 다중층으로 구성될 수 있으며, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다. 다만, 본 개시가 전술된 예시에 한정되는 것은 아니다.
제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)은 제2 절연 반사층(140) 상에 배치될 수 있다. 제1 컨택 전극(CNE1)은 발광 소자(LD)의 제1 단부(EP1)와 전기적으로 연결될 수 있다. 제2 컨택 전극(CNE2)은 발광 소자(LD)의 제2 단부(EP2)와 전기적으로 연결될 수 있다.
제1 컨택 전극(CNE1)은 제2 절연 반사층(140)을 관통하는 컨택홀을 통해 제1 전극(ELT1)과 전기적으로 연결될 수 있으며, 제2 컨택 전극(CNE2)은 제2 절연 반사층(140)을 관통하는 컨택홀을 통해 제2 전극(ELT2)과 전기적으로 연결될 수 있다.
제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)은 전도성 물질을 포함할 수 있다. 예를 들어, 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), 및 ITZO(Indium Tin Zinc Oxide) 중 하나를 포함한 투명 전도성 물질을 포함할 수 있다. 이에 따라, 발광 소자들(LD)로부터 방출된 광은 제1 및 제2 컨택 전극들(CNE1, CNE2)을 통과하여 표시 장치(DD)의 외부로 방출될 수 있다. 하지만 본 개시가 전술된 예시에 반드시 한정되는 것은 아니다.
실시예에 따르면, 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2) 중 어느 하나가 패터닝된 이후, 나머지 전극이 패터닝될 수 있다. 다만, 본 개시가 전술된 예시에 반드시 한정되는 것은 아니다, 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)은 동일한 공정 내 동일 시점에 패터닝될 수도 있다.
제4 절연막(INS4)은 제2 절연 반사층(140) 및 제1 컨택 전극(CNE1) 상에 배치될 수 있다. 제4 절연막(INS4)의 적어도 일부는 제1 컨택 전극(CNE1)과 제2 컨택 전극(CNE2) 사이에 배치될 수 있고, 이에 따라 제1 컨택 전극(CNE1)과 제2 컨택 전극(CNE2) 간 쇼트 결함을 방지할 수 있다.
제5 절연막(INS5)은 제4 절연막(INS4) 및 제2 컨택 전극(CNE2) 상에 배치될 수 있다. 제5 절연막(INS5)은 외부 영향으로부터 표시 소자층(DPL)의 구성들을 보호할 수 있다.
제4 절연막(INS4) 및 제5 절연막(INS5)은 단일층 또는 다중층으로 구성될 수 있으며, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
이하에서는 도 8을 참조하여 절연 반사층(100)의 상세한 구조에 관하여 설명한다.
도 8은 도 7의 EA1 영역의 개략적인 확대도이다. 도 8에는 설명의 편의상, 제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 제3 절연막(INS3), 및 제4 절연막(INS4)의 도시는 생략되었다.
도 8을 참조하면, 제1 절연 반사층(120)은 복수의 층들을 포함할 수 있다. 예를 들어, 제1 절연 반사층(120)은 제1_1 층(122) 및 제1_2 층(124)을 포함할 수 있다. 제1 절연 반사층(120)을 형성하는 층들의 구조는 다양하게 변경될 수 있으나, 이하에서는 설명의 편의상, 제1 절연 반사층(120)이 제1_1 층(122) 및 제1_2 층(124)을 포함하는 실시예를 기준으로 설명한다.
실시예에 따르면, 제1 절연 반사층(120)은 상이한 굴절률을 갖는 제1_1 층(122)과 제1_2 층(124)이 교번하여 배열된 구조를 갖을 수 있다. 예를 들어, 제1_1 층(122) 상에는 제1_2 층(124)이 배치되며, 제1_2 층(124) 상에는 제1_1 층(122)이 배치될 수 있다. 실시예에 따라, 제1_2 층(124)들 중 일부는 인접한 제1_1 층(122)들 사이에 배치될 수 있고, 제1_1 층(122)들 중 일부는 인접한 제1_2 층(124)들 사이에 배치될 수 있다.
실시예에 따르면, 제1_1 층(122) 및 제1_2 층(124)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 타이타늄 산화물(TiOx) 중 하나를 포함할 수 있다. 실시예에 따라, 제1_1 층(122)은 실리콘 산화물(SiOx)을 포함하면서, 제1_2 층(124)은 실리콘 질화물(SiNx)을 포함할 수 있다. 혹은 제1_2 층(124)은 실리콘 산화물(SiOx)을 포함하면서, 제1_1 층(122)은 실리콘 질화물(SiNx)을 포함할 수 있다. 다만, 본 개시가 전술된 예시에 한정되는 것은 아니다.
제2 절연 반사층(140)은 복수의 층들을 포함할 수 있다. 예를 들어, 제2 절연 반사층(140)은 제2_1 층(142) 및 제2_2 층(144)을 포함할 수 있다. 제2 절연 반사층(140)을 형성하는 층들의 구조는 다양하게 변경될 수 있으나, 이하에서는 설명의 편의상, 제2 절연 반사층(140)이 제2_1 층(142) 및 제2_2 층(144)을 포함하는 실시예를 기준으로 설명한다.
실시예에 따르면, 제2 절연 반사층(140)은 상이한 굴절률을 갖는 제2_1 층(142)과 제2_2 층(144)이 교번하여 배열된 구조를 갖을 수 있다. 예를 들어, 제2_1 층(142) 상에는 제2_2 층(144)이 배치되며, 제2_2 층(144) 상에는 제2_1 층(142)이 배치될 수 있다. 실시예에 따라, 제2_2 층(144)들 중 일부는 인접한 제2_1 층(142)들 사이에 배치될 수 있고, 제2_1 층(142)들 중 일부는 인접한 제2_2 층(144)들 사이에 배치될 수 있다.
실시예에 따르면, 제2_1 층(142) 및 제2_2 층(144)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 타이타늄 산화물(TiOx) 중 하나를 포함할 수 있다. 실시예에 따라, 제2_1 층(142)은 실리콘 산화물(SiOx)을 포함하면서, 제2_2 층(144)은 실리콘 질화물(SiNx)을 포함할 수 있다. 혹은 제2_2 층(144)은 실리콘 산화물(SiOx)을 포함하면서, 제2_1 층(142)은 실리콘 질화물(SiNx)을 포함할 수 있다. 다만, 본 개시가 전술된 예시에 한정되는 것은 아니다.
제1 절연 반사층(120) 및 제2 절연 반사층(140)은 광을 반사하도록 구성된 반사체일 수 있다. 전술한 바와 같이, 실시예에 따라, 제1 절연 반사층(120) 및 제2 절연 반사층(140)은 분포 브래그 반사체일 수 있다.
실시예에 따르면, 제1 절연 반사층(120)의 서로 상이한 굴절율을 가진 층을 포함하는 페어(pair)의 개수는 2개 이상일 수 있다. 여기서, 페어는 두개의 상이한 층의 쌍을 의미할 수 있다. 예를 들어, 제1 절연 반사층(120)에서 하나의 제1_1 층(122)과 제1_2 층(124)은 하나의 페어를 형성할 수 있다. 실시예에 따라, 제1 절연 반사층(120)의 페어들은 제1 페어들로 지칭될 수 있다.
실시예에 따르면, 제2 절연 반사층(140)의 서로 상이한 굴절율을 가진 층을 포함하는 페어의 개수는 2개 이하일 수 있다. 실시예에 따라, 제2 절연 반사층(140)의 서로 상이한 굴절율을 가진 층을 포함하는 페어의 개수는 1개일 수 있다. 제2 절연 반사층(140)에서 하나의 제2_1 층(142)과 제2_2 층(144)은 하나의 페어를 형성할 수 있다. 실시예에 따라, 제2 절연 반사층(140)의 총 두께가 4000Å 이하일 수 있다. 또는 실시예에 따라, 제2 절연 반사층(140)의 총 두께가 3000Å 이하일 수 있다. 다만, 본 개시가 전술된 예시에 반드시 한정되는 것은 아니다. 실시예에 따라, 제2 절연 반사층(140)의 페어들은 제2 페어들로 지칭될 수 있다.
실시예에 따르면, 제1 절연 반사층(120)에서 페어의 개수와 제2 절연 반사층(140)에서 페어의 개수의 합은 4개 이상이면서, 제2 절연 반사층(140)의 페어의 개수는 2개 이하일 수 있다. 이 경우, 발광 소자(LD)에 대한 절연 반사층(100)의 반사 효율이 충분히 확보되면서도, 제2 절연 반사층(140)의 개수가 일정 수준 이하로 제공되어, 발광 소자(LD)를 정렬하기 위해 제1 전극(ELT1) 및 제2 전극(ELT2)이 형성하는 전계의 세기가 왜곡되지 않을 수 있다.
다음으로, 도 9 및 도 10을 참조하여, 색상 변환층(CCL)을 포함한 화소(PXL)의 타 구성들에 관하여 설명한다.
도 9는 실시예에 따른 제1 내지 제3 서브 화소들을 나타낸 개략적인 단면도이다. 도 10은 실시예에 따른 서브 화소를 나타낸 개략적인 단면도이다.
도 9는 색상 변환층(CCL), 광학층(OPL), 및 색상 필터층(CFL) 등을 도시한다. 설명의 편의상, 도 9에서는 전술한 구성들 중 화소 회로층(PCL)과 표시 소자층(DPL) 중 제2 뱅크(BNK2)를 제외한 구성은 생략한다. 도 10은 색상 변환층(CCL), 광학층(OPL), 및 색상 필터층(CFL)과 관련하여 화소(PXL)의 적층 구조를 나타낸다.
도 9 및 도 10을 참조하면, 제2 뱅크(BNK2)는 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3) 사이 또는 경계에 배치되며, 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)과 각각 중첩하는 공간(혹은 영역)을 정의할 수 있다. 제2 뱅크(BNK2)이 정의하는 공간은 색상 변환층(CCL)이 제공될 수 있는 영역일 수 있다.
색상 변환층(CCL)은 제2 뱅크(BNK2)에 의해 둘러싸인 공간 내에서 발광 소자들(LD) 상에 배치될 수 있다. 색상 변환층(CCL)은 제1 서브 화소(SPXL1)에 배치된 제1 색상 변환층(CCL1), 제2 서브 화소(SPXL2)에 배치된 제2 색상 변환층(CCL2), 및 제3 서브 화소(SPXL3)에 배치된 산란층(LSL)을 포함할 수 있다.
일 실시예에서, 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)은 서로 동일한 색의 광을 방출하는 발광 소자들(LD)을 포함할 수 있다. 예를 들어, 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)은 제3 색(또는, 청색)의 광을 방출하는 발광 소자들(LD)을 포함할 수 있다. 이러한 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3) 상에 각각 색 변환 입자들을 포함한 색상 변환층(CCL)이 배치됨으로써 풀 컬러의 영상을 표시할 수 있다.
제1 색상 변환층(CCL1)은 발광 소자(LD)에서 방출되는 제3 색의 광을 제1 색의 광으로 변환하는 제1 색 변환 입자들을 포함할 수 있다. 예를 들어, 제1 색상 변환층(CCL1)은 베이스 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 제1 퀀텀 닷(QD1)을 포함할 수 있다.
일 실시예에서, 발광 소자(LD)가 청색의 광을 방출하는 청색 발광 소자이고 제1 서브 화소(SPXL1)가 적색 화소인 경우, 제1 색상 변환층(CCL1)은 상기 청색 발광 소자에서 방출되는 청색의 광을 적색의 광으로 변환하는 제1 퀀텀 닷(QD1)을 포함할 수 있다. 제1 퀀텀 닷(QD1)은 청색 광을 흡수하여 에너지 천이에 따라 파장을 시프트시켜 적색 광을 방출할 수 있다. 한편, 제1 서브 화소(SPXL1)가 다른 색의 화소인 경우, 제1 색상 변환층(CCL1)은 제1 서브 화소(SPXL1)의 색에 대응하는 제1 퀀텀 닷(QD1)을 포함할 수 있다.
제2 색상 변환층(CCL2)은 발광 소자(LD)에서 방출되는 제3 색의 광을 제2 색의 광으로 변환하는 제2 색 변환 입자들을 포함할 수 있다. 예를 들어, 제2 색상 변환층(CCL2)은 베이스 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 제2 퀀텀 닷(QD2)을 포함할 수 있다.
일 실시예에서, 발광 소자(LD)가 청색의 광을 방출하는 청색 발광 소자이고 제2 서브 화소(SPXL2)가 녹색 화소인 경우, 제2 색상 변환층(CCL2)은 상기 청색 발광 소자에서 방출되는 청색의 광을 녹색의 광으로 변환하는 제2 퀀텀 닷(QD2)을 포함할 수 있다. 제2 퀀텀 닷(QD2)은 청색 광을 흡수하여 에너지 천이에 따라 파장을 시프트시켜 녹색 광을 방출할 수 있다. 한편, 제2 서브 화소(SPXL2)가 다른 색의 화소인 경우, 제2 색상 변환층(CCL2)은 제2 서브 화소(SPXL2)의 색에 대응하는 제2 퀀텀 닷(QD2)을 포함할 수 있다.
일 실시예에서, 가시광선 영역 중 비교적 짧은 파장을 갖는 청색의 광을 각각 제1 퀀텀 닷(QD1) 및 제2 퀀텀 닷(QD2)에 입사시킴으로써, 제1 퀀텀 닷(QD1) 및 제2 퀀텀 닷(QD2)의 흡수 계수를 증가시킬 수 있다. 이에 따라, 최종적으로 제1 서브 화소(SPXL1) 및 제2 서브 화소(SPXL2)에서 방출되는 광 효율을 향상시킴과 동시에, 우수한 색 재현성을 확보할 수 있다. 또한, 동일한 색의 발광 소자들(LD)(일 예로, 청색 발광 소자)을 이용하여 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)의 발광 유닛(EMU)을 구성함으로써, 표시 장치(DD)의 제조 효율을 높일 수 있다.
산란층(LSL)은 발광 소자(LD)에서 방출되는 제3 색(또는, 청색)의 광을 효율적으로 이용하기 위해 구비될 수 있다. 일 예로, 발광 소자(LD)가 청색의 광을 방출하는 청색 발광 소자이고 제3 서브 화소(SPXL3)가 청색 화소인 경우, 산란층(LSL)은 발광 소자(LD)로부터 방출되는 광을 효율적으로 이용하기 위하여 적어도 한 종류의 산란체(SCT)를 포함할 수 있다. 일 예로, 산란층(LSL)의 산란체(SCT)는 황산 바륨(BaSO4), 탄산 칼슘(CaCO3), 산화 티타늄(TiO2), 산화 규소(SiO2), 산화 알루미늄(Al2O3), 산화 지르코늄(ZrO2), 및 산화 아연(ZnO) 중 적어도 하나를 포함할 수 있다. 한편, 산란체(SCT)가 제3 서브 화소(SPXL3)에만 배치되는 것은 아니며, 제1 색상 변환층(CCL1) 또는 제2 색상 변환층(CCL2)의 내부에도 선택적으로 포함될 수 있다. 실시예에 따라, 산란체(SCT)가 생략되어 투명 폴리머로 구성된 산란층(LSL)이 제공될 수도 있다.
색상 변환층(CCL) 상에는 제1 캡핑층(CPL1)이 배치될 수 있다. 제1 캡핑층(CPL1)은 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)에 걸쳐 제공될 수 있다. 제1 캡핑층(CPL1)은 색상 변환층(CCL)을 커버할 수 있다. 제1 캡핑층(CPL1)은 외부로부터 수분 또는 공기 등의 불순물이 침투하여 색상 변환층(CCL)을 손상시키거나 오염시키는 것을 방지할 수 있다.
제1 캡핑층(CPL1)은 무기층으로서, 실리콘 질화물(SiNx), 알루미늄 질화물(AlNx), 티타늄 질화물(TiNx), 실리콘 산화물(SiOx), 알루미늄 산화물(AlOx), 티타늄 산화물(TiOx), 실리콘 산탄화물(SiOxCy), 또는 실리콘 산질화물(SiOxNy) 등을 포함하여 이루어질 수 있다.
제1 캡핑층(CPL1) 상에는 광학층(OPL)이 배치될 수 있다. 광학층(OPL)은 색상 변환층(CCL)으로부터 제공된 광을 전반사에 의해 리사이클링하여 광 추출 효율을 향상시키는 역할을 할 수 있다. 이를 위해, 광학층(OPL)은 색상 변환층(CCL)에 비해 상대적으로 낮은 굴절률을 가질 수 있다. 예를 들어, 색상 변환층(CCL)의 굴절률은 약 1.6 내지 2.0 이고, 광학층(OPL)의 굴절률은 약 1.1 내지 1.3 일 수 있다.
광학층(OPL) 상에는 제2 캡핑층(CPL2)이 배치될 수 있다. 제2 캡핑층(CPL2)은 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)에 걸쳐 제공될 수 있다. 제2 캡핑층(CPL2)은 광학층(OPL)을 커버할 수 있다. 제2 캡핑층(CPL2)은 외부로부터 수분 또는 공기 등의 불순물이 침투하여 광학층(OPL)을 손상시키거나 오염시키는 것을 방지할 수 있다.
제2 캡핑층(CPL2)은 무기층으로서, 실리콘 질화물(SiNx), 알루미늄 질화물(AlNx), 티타늄 질화물(TiNx), 실리콘 산화물(SiOx), 알루미늄 산화물(AlOx), 티타늄 산화물(TiOx), 실리콘 산탄화물(SiOxCy), 또는 실리콘 산질화물(SiOxNy) 등을 포함하여 이루어질 수 있다.
제2 캡핑층(CPL2) 상에는 평탄화층(PLL)이 배치될 수 있다. 평탄화층(PLL)은 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)에 걸쳐 제공될 수 있다.
평탄화층(PLL)은 아크릴 수지(acrylic resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin), 폴리에스테르 수지(polyester resin), 폴리페닐렌설파이드 수지(polyphenylenesulfide resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 평탄화층(PLL)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
평탄화층(PLL) 상에는 색상 필터층(CFL)이 배치될 수 있다. 색상 필터층(CFL)은 각 화소(PXL)의 색에 부합되는 색상 필터들(CF1, CF2, CF3)을 포함할 수 있다. 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3) 각각의 색에 부합되는 색상 필터들(CF1, CF2, CF3)이 배치됨으로써 풀 컬러의 영상을 표시할 수 있다.
색상 필터층(CFL)은 제1 서브 화소(SPXL1)에 배치되어 제1 서브 화소(SPXL1)에서 방출되는 광을 선택적으로 투과시키는 제1 색상 필터(CF1), 제2 서브 화소(SPXL2)에 배치되어 제2 서브 화소(SPXL2)에서 방출되는 광을 선택적으로 투과시키는 제2 색상 필터(CF2), 및 제3 서브 화소(SPXL3)에 배치되어 제3 서브 화소(SPXL3)에서 방출되는 광을 선택적으로 투과시키는 제3 색상 필터(CF3)를 포함할 수 있다.
일 실시예에서, 제1 색상 필터(CF1), 제2 색상 필터(CF2) 및 제3 색상 필터(CF3)는 각각 적색 색상 필터, 녹색 색상 필터 및 청색 색상 필터일 수 있으나, 반드시 이에 제한되는 것은 아니다. 이하에서, 제1 색상 필터(CF1), 제2 색상 필터(CF2) 및 제3 색상 필터(CF3) 중 임의의 색상 필터를 지칭하거나, 두 종류 이상의 색상 필터들을 포괄적으로 지칭할 때, "색상 필터(CF)" 또는 "색상 필터들(CF)"이라 하기로 한다.
제1 색상 필터(CF1)는 제1 색상 변환층(CCL1)과 기판(SUB)의 두께 방향(예를 들어, 제3 방향(DR3))으로 중첩할 수 있다. 제1 색상 필터(CF1)는 제1 색(또는, 적색)의 광을 선택적으로 투과시키는 색상 필터 물질을 포함할 수 있다. 예를 들어, 제1 서브 화소(SPXL1)가 적색 화소일 때, 제1 색상 필터(CF1)는 적색 색상 필터 물질을 포함할 수 있다.
제2 색상 필터(CF2)는 및 제2 색상 변환층(CCL2)과 기판(SUB)의 두께 방향(예를 들어, 제3 방향(DR3))으로 중첩할 수 있다. 제2 색상 필터(CF2)는 제2 색(또는, 녹색)의 광을 선택적으로 투과시키는 색상 필터 물질을 포함할 수 있다. 예를 들어, 제2 서브 화소(SPXL2)가 녹색 화소일 때, 제2 색상 필터(CF2)는 녹색 색상 필터 물질을 포함할 수 있다.
제3 색상 필터(CF3)는 산란층(LSL)과 기판(SUB)의 두께 방향(예를 들어, 제3 방향(DR3))으로 중첩할 수 있다. 제3 색상 필터(CF3)는 제3 색(또는, 청색)의 광을 선택적으로 투과시키는 색상 필터 물질을 포함할 수 있다. 예를 들어, 제3 서브 화소(SPXL3)가 청색 화소일 때, 제3 색상 필터(CF3)는 청색 색상 필터 물질을 포함할 수 있다.
실시예에 따라, 제1 내지 제3 색상 필터들(CF1, CF2, CF3) 사이에는 차광층(BM)이 더 배치될 수 있다, 이와 같이, 차광층(BM)이 제1 내지 제3 색상 필터들(CF1, CF2, CF3) 사이에 형성되는 경우, 표시 장치(DD)의 정면 또는 측면에서 시인되는 혼색 불량을 방지할 수 있다. 차광층(BM)의 물질은 특별히 한정되지 않으며, 다양한 차광성 물질로 구성될 수 있다. 일 예로, 차광층(BM)은 블랙 매트릭스를 포함하거나, 제1 내지 제3 색상 필터들(CF1, CF2, CF3)이 서로 적층되어 구현될 수도 있다.
색상 필터층(CFL) 상에는 오버 코트층(OC)이 배치될 수 있다. 오버 코트층(OC)은 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)에 걸쳐 제공될 수 있다. 오버 코트층(OC)은 색상 필터층(CFL)을 비롯한 하부 부재를 커버할 수 있다. 오버 코트층(OC)은 상술한 하부 부재에 수분 또는 공기가 침투되는 것을 방지할 수 있다. 또한, 오버 코트층(OC)은 먼지와 같은 이물질로부터 상술한 하부 부재를 보호할 수 있다.
오버 코트층(OC)은 아크릴 수지(acrylic resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin), 폴리에스테르 수지(polyester resin), 폴리페닐렌설파이드 수지(polyphenylenesulfide resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 오버 코트층(OC)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
외곽 필름층(OFL)은 오버 코트층(OC) 상에 배치될 수 있다. 외곽 필름층(OFL)은 표시 장치(DD)의 외곽에 배치되어, 외부 영향을 저감시킬 수 있다. 외곽 필름층(OFL)은 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)들에 걸쳐 제공될 수 있다. 실시예에 따라, 외곽 필름층(OFL)은 PET(polyethyleneterephthalate) 필름, 저반사 필름, 편광 필름, 및 투과도 제어 필름(transmittance controllable film) 중 하나를 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다. 실시예에 따라, 화소(PXL)는 외곽 필름층(OFL)이 아닌 상부 기판을 포함할 수도 있다.
다음으로, 도 11 및 도 12를 참조하여 제2 실시예에 따른 서브 화소(SPXL)의 구조에 관하여 설명한다. 전술된 내용에 대하여 중복될 수 있는 내용은 설명을 간략히하거나 반복하지 않도록 한다.
도 11은 실시예에 따른 서브 화소를 나타낸 개략적인 단면도이다. 도 12는 도 11의 EA2 영역의 개략적인 확대도이다.
제2 실시예에 따른 서브 화소(SPXL)는 발광 소자(LD)의 배면 상에 배치된 제2 절연막(INS2)(예를 들어, 제1 실시예에서 제2 절연 반사층(140)의 위치에 대응하는 층)이 단일의 층으로 형성된 점에서, 제1 실시예에 따른 서브 화소(SPXL)와 상이하다.
도 11 및 도 12를 참조하면, 절연 반사층(100)은 보호막(PSV) 상에 배치될 수 있다. 절연 반사층(100)은 제1 층(162) 및 제2 층(164)을 포함할 수 있다. 전술한 바와 유사하게, 제1 층(162)과 제2 층(164)은 서로 상이한 굴절율을 갖을 수 있고, 이에 따라, 절연 반사층(100)은 분포 브래그 반사체일 수 있다.
실시예에 따라, 제1 층(162) 및 제2 층(164)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 타이타늄 산화물(TiOx) 중 하나를 포함할 수 있다. 실시예에 따라, 제1 층(162)은 실리콘 산화물(SiOx)을 포함하면서, 제2 층(164)은 실리콘 질화물(SiNx)을 포함할 수 있다. 혹은 제2 층(164)은 실리콘 산화물(SiOx)을 포함하면서, 제1 층(162)은 실리콘 질화물(SiNx)을 포함할 수 있다. 다만, 본 개시가 전술된 예시에 한정되는 것은 아니다.
한편, 절연 반사층(100)의 페어의 개수는 4개 이상일 수 있다. 여기서, 상기 페어는 제1 층(162)과 제2 층(164)가 형성하는 하나의 쌍을 의미할 수 있다. 즉, 실시예에 따라, 절연 반사층(100)의 상기 페어의 개수가 소정 기준으로 제공되어 발광 소자(LD)의 발광 효율이 확보될 수 있다. 본 실시예에서는, 정렬 전극(ELT) 상에 배치된 제2 절연막(INS2)이 단일층의 구조를 갖는 바, 정렬 전극(ELT)이 형성하는 전계의 세기가 왜곡되지 않음은 물론이다.
실시예에 따르면, 제1 전극(ELT1) 및 제2 전극(ELT2) 상에는 제2 절연막(INS2)이 배치될 수 있다. 실시예에 따라, 제2 절연막(INS2)은 단일층의 구조를 갖을 수 있다. 예를 들어, 제2 절연막(INS2)은 단일층으로 형성되어, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 타이타늄 산화물(TiOx) 중 하나를 포함할 수 있다.
실시예에 따르면, 제2 절연막(INS2)의 굴절율과, 절연 반사층(100)의 층으로서, 제2 절연막(INS2)과 가장 인접한 층의 굴절율은 서로 상이할 수 있다. 예를 들어, 도 12를 참조하면, 제2 층(164)이 평면 상에서 볼 때, 제2 절연막(INS2)과 중첩할 수 있으며, 제2 절연막(INS2)과 접촉할 수 있다. 이에 따라, 제2 절연막(INS2)과 인접한 제2 층(164)과 제2 절연막(INS2)은 분포 브래그 반사체의 하나의 페어를 형성할 수 있고, 마찬가지로 발광 소자(LD)로부터 발산된 광을 반사하도록 구성될 수 있다.
본 실시예에 따르면, 정렬 전극(ELT) 상에 배치된 제2 절연막(INS2)의 층의 개수를 제1 실시예에 비해 적도록 제공하여, 정렬 전극(ELT)이 형성하는 전계의 세기가 저감되는 것이 방지될 수 있고, 이에 따라, 발광 소자(LD)의 정렬이 더욱 면밀히 이루어질 수 있다. 더 나아가, 제2 절연막(INS2) 또한 절연 반사층(100)의 일부 층과 분포 브래그 반사체의 일 페어를 형성하여, 반사층을 형성함은 물론이다.
이하에서는 도 13 내지 도 18를 참조하여, 실시예에 따른 표시 장치의 제조 방법에 관하여 설명한다. 전술된 내용에 대하여 중복될 수 있는 내용은 설명을 간략히하거나 반복하지 않도록 한다.
도 13은 실시예에 따른 표시 장치의 제조 방법을 나타낸 순서도이다.
도 14 내지 도 18은 실시예에 따른 표시 장치의 제조 방법을 개략적으로 나타낸 공정 단계(phase)(또는 동작(act))별 단면도들이다. 도 14 내지 도 18은 도 7을 참조하여 전술한 단면 구조를 중심으로 나타낼 수 있다. 도 14 내지 도 18에서는, 설명의 편의상, 화소 회로층(PCL)의 세부 구성의 도시가 생략되었다.
도 13을 참조하면, 실시예에 따른 표시 장치(DD)의 제조 방법은 기판 상에 제1 절연 반사층을 제공하는 단계(S120), 정렬 전극을 제공하는 단계(S140), 정렬 전극 상에 제2 절연 반사층을 제공하는 단계(S160), 잉크를 제공하는 단계(S180), 및 발광 소자를 정렬하는 단계(S190)를 포함할 수 있다. 이하에서 서술되는 개별 구성들(예를 들어, 절연 반사층(100), 정렬 전극(ELT) 등)은 통상적으로 마스크를 이용한 공정(예를 들어 포토리소그래피(photolithography) 공정 등)을 수행하여 도전층(또는 금속층), 무기물, 또는 유기물 등을 패터닝하여 형성될 수 있다.
도 13 및 도 14를 참조하면, 기판 상에 제1 절연 반사층을 제공하는 단계(S120)에서, 기판(SUB) 상에 화소 회로층(PCL)을 배치하고, 화소 회로층(PCL) 상에 제1 절연 반사층(120)을 배치할 수 있다. 도 14에는 설명의 편의상, 제1 절연 반사층(120)이 제1_1 층(122) 및 제1_2 층(124)을 각각 2개씩 포함하는 실시예가 도시되었다.
본 단계에서, 제1 절연 반사층(120)은 화소 회로층(PCL) 상에 형성(또는 패터닝)될 수 있다. 예를 들어, 제1_1 층(122)을 형성하는 단계와 제1_2 층(124)을 형성하는 단계를 반복적으로 수행하여, 제1 절연 반사층(120)이 형성(혹은 제공)될 수 있다. 제1_1 층(122)과 제1_2 층(124)은 기판(SUB)의 두께 방향을 따라 교번하여 적층될 수 있다. 이에 따라, 화소 회로층(PCL) 상에는 분포 브래그 반사체가 형성될 수 있다. 예를 들어, 제1_1 층(122)과 제1_2 층(124)은 제1 페어를 형성할 수 있다.
실시예에 따르면, 제1_1 층(122)은 실리콘 산화물(SiOx)을 포함하면서, 제1_2 층(124)은 실리콘 질화물(SiNx)을 포함할 수 있다. 혹은 제1_2 층(124)은 실리콘 산화물(SiOx)을 포함하면서, 제1_1 층(122)은 실리콘 질화물(SiNx)을 포함할 수 있다. 다만, 본 개시가 전술된 예시에 반드시 한정되는 것은 아니다.
도 13 및 도 15를 참조하면, 정렬 전극을 제공하는 단계(S140)에서, 제1 절연 반사층(120) 상에 절연 패턴(INP)을 형성하고, 정렬 전극(ELT)을 형성(또는 증착)할 수 있다.
본 단계에서, 제1 절연 패턴(INP1) 및 제2 절연 패턴(INP2)이 패터닝되어, 정렬 전극(ELT)이 배열될 수 있는 면을 형성할 수 있다.
본 단계에서, 정렬 전극(ELT)은 제1 절연 반사층(120) 상에 제공될 수 있고, 정렬 전극(ELT)의 일부는 제1 절연 반사층(120)과 접촉할 수 있다.
본 단계에서, 별도 도면에 도시되지 않았으나, 베이스 전극을 화소 회로층(PCL) 상에 증착한 이후, 상기 베이스 전극의 일부를 식각하여 제1 전극(ELT1) 및 제2 전극(ELT2)을 패터닝할 수 있다. 예를 들어, 제1 전극(ELT1)과 제2 전극(ELT2)이 서로 이격되도록 패터닝될 수 있다.
한편, 상기 베이스 전극을 증착하기 이전, 제1 컨택부(CNT1) 및 제2 컨택부(CNT2)를 형성하기 위한 홀들을 제2 층간 절연막(ILD2), 보호막(PSV) 및 제1 절연 반사층(120)에 형성할 수 있다. 이에 따라, 제1 전극(ELT1)과 연결된 제1 컨택부(CNT1) 및 제2 전극(ELT2)과 연결된 제2 컨택부(CNT2)가 제공될 수 있다.
본 단계에서, 제1 전극(ELT1) 및 제2 전극(ELT2) 각각은 제1 절연 패턴(INP1) 및 제2 절연 패턴(INP2)을 커버하도록 형성될 수 있다. 이에 따라 본 단계에서는 제1 전극(ELT1) 및 제2 전극(ELT2)의 적어도 일부가 반사벽으로 제공될 수 있다.
도 13 및 도 16을 참조하면, 정렬 전극 상에 제2 절연 반사층을 제공하는 단계(S160)에서, 정렬 전극(ELT) 상에 제2 절연 반사층(140)을 배치할 수 있다. 도 16에는 설명의 편의상, 제2 절연 반사층(140)이 제2_1 층(142) 및 제2_2 층(144)을 각각 2개씩 포함하는 실시예가 도시되었다.
본 단계에서, 제2 절연 반사층(140)은 제1 전극(ELT1) 및 제2 전극(ELT2) 상에 형성(또는 패터닝)될 수 있다. 예를 들어, 제2_1 층(142)을 형성하는 단계와 제2_2 층(144)을 형성하는 단계를 반복적으로 수행하여, 제2 절연 반사층(140)이 형성(혹은 제공)될 수 있다. 제2_1 층(142)과 제2_2 층(144)은 기판(SUB)의 두께 방향을 따라 교번하여 적층될 수 있다. 이에 따라, 정렬 전극(ELT) 상에는 분포 브래그 반사체가 형성될 수 있다. 예를 들어, 제2_1 층(142)과 제2_2 층(144)은 제2 페어를 형성할 수 있다.
실시예에 따르면, 제2_1 층(142)은 실리콘 산화물(SiOx)이면서, 제2_2 층(144)은 실리콘 질화물(SiNx)일 수 있다. 혹은 제2_2 층(144)은 실리콘 산화물(SiOx)이면서, 제2_1 층(142)은 실리콘 질화물(SiNx)일 수 있다. 다만, 본 개시가 전술된 예시에 반드시 한정되는 것은 아니다.
한편, 실시예에 따라, 제2 실시예에 따른 서브 화소(SPXL)를 제조하기 위하여, 제2 절연 반사층(140)을 형성하기 위하여, 제2_1 층(142)과 제2_2 층(144)을 교번하여 형성하지 않고, 단일의 절연층을 배치할 수도 있다. 이에 따라, 정렬 전극(ELT) 상에는 단일 층의 구조를 갖는 제2 절연막(INS2)이 배치될 수 있다.
본 단계에서, 제2 절연 반사층(140)은 정렬 전극(ELT) 상에 제공되어, 정렬 전극(ELT)과 접촉할 수 있다.
실시예에에 따르면, 본 단계에서, 제2 절연 반사층(140)의 일부는 제1 절연 반사층(120) 상에 형성(또는 패터닝)될 수 있다.
한편, 실시예에 따라, 제2 실시예에 따른 서브 화소(SPXL)를 제공하기 위하여 제2 절연 반사층(140)이 아닌 단일층의 구조를 갖는 제2 절연막(INS2)을 형성하는 경우, 제2 절연막(INS2)의 물질과 제1 절연 반사층(120)의 층으로서 제2 절연막(INS2)과 인접한 층의 물질은 서로 상이할 수 있다. 이에 따라, 제1 절연 반사층(120)의 일부 층과 제2 절연막(INS2)은 분포 브래그 반사체를 형성하기 위한 하나의 페어를 형성할 수 있다.
도 13 및 도 17을 참조하면, 잉크를 제공하는 단계(S180)에서, 기판(SUB)(또는 제2 절연 반사층(140)) 상에 잉크(INK)를 공급(또는 분사)할 수 있다. 잉크(INK)는 유체를 분사하도록 구성된 프린팅 장치(700)에 의해 제공될 수 있다. 실시예에 따라, 프린팅 장치(700)는 유체를 분사할 수 있는 노즐(710)을 포함하여, 잉크(INK)를 외부로 배출할 수 있다.
실시예에 따르면, 잉크(INK)는 프린팅 장치(700)에 의해 방출될 수 있는 액상 혼합물일 수 있다. 예를 들어, 잉크(INK)는 발광 소자(LD) 및 용매(SLV)를 포함할 수 있다. 실시예에 따라, 발광 소자(LD)는 잉크(INK)에 대하여 소정 범위의 고형분만큼 함유될 수 있다. 실시예에 따라, 용매(SLV)는 유동성 성질을 갖을 수 있고, 이에 따라 발광 소자(LD)는 용매(SLV)에 분산될 수 있다. 용매(SLV)는 발광 소자(LD)가 분산되어 마련되도록 하는 고상(solid phase)이 아닌 유체 물질을 의미할 수 있다. 실시예에 따라, 용매(SLV)는 유기 용매를 포함할 수 있다. 예를 들어, 용매(SLV)는 PGMEA(Propylene Glycol Methyl Ether Acetate), DGPE((Dipropylen Glycol n-Propyl Ether), 및 TGBE(Triethylene Gylcol n-Butyl Ether) 중 하나일 수 있다. 다만, 본 개시가 전술된 예시에 한정되는 것은 아니며, 용매(SLV)는 다양한 유기 용매를 포함할 수 있다.
잉크를 제공하는 단계(S180)에서, 잉크(INK)는 제1 뱅크(BNK1)에 의해 정의되는 공간에 수용될 수 있다. 실시예에 따라, 잉크(INK)에 포함된 발광 소자(LD)는 제1 절연막(INS1) 상에 무작위적으로 위치할 수 있다. 예를 들어, 발광 소자(LD)는 제2 절연 반사층(140) 상에 무작위적으로 배치될 수 있다.
도 13 및 도 18을 참조하면, 발광 소자를 정렬하는 단계(S190)에서, 발광 소자(LD)들이 제2 절연 반사층(140) 상에 정렬(또는 배치)될 수 있다.
발광 소자를 정렬하는 단계(S190)에서, 발광 소자(LD)들은 제2 절연 반사층(140)을 사이에 두고, 정렬 전극(ELT) 상에 배치될 수 있다. 발광 소자(LD)들은 제1 전극(ELT1)과 제2 전극(ELT2) 사이에 배치될 수 있다.
발광 소자를 정렬하는 단계(S190)에서, 제1 전극(ELT1) 및 제2 전극(ELT2)에는 정렬 신호가 제공될 수 있다. 예를 들어, 제1 전극(ELT1) 및 제2 전극(ELT2)에 제공된 정렬 신호에 기초하여 전계가 형성될 수 있고, 발광 소자(LD)는 상기 전계에 기초로 한 DEP 힘에 의해 이동(또는 회전)되어 일 위치에 배치될 수 있다. 실시예에 따라, 상기 정렬 신호는 교류 신호일 수 있다. 상기 교류 신호는 사인파, 삼각파, 계단파, 사각파, 사다리꼴 파, 및 펄스파 중 어느 하나일 수 있으나 이에 한정되지 않고 공지된 다양한 교류 신호 형태를 가질 수 있다.
실시예에 따르면, 발광 소자(LD)는 정렬 전극(ELT)이 형성하는 전계에 기초로 하여 이동될 수 있다. 실시예에 따라, 상기 전계는 제2 절연 반사층(140) 상에 형성될 수 있다. 이 때, 발광 소자(LD)가 면밀히 정렬되기 위해서는, 충분한 세기의 전계가 형성될 필요성이 있다. 관련하여 실시예에 따르면, 절연 반사층(100)의 일부를 정렬 전극(ELT)보다 하부에 배치하여, 발광 소자(LD)의 발광 효율(또는 표시 장치(DD)의 출광 효율)을 개선시키면서도, 발광 소자(LD)를 정렬하기 위한 전계의 세기가 과도하게 저감되는 것을 방지할 수 있다. 이에 따라, 실시예에 따르면, 발광 소자(LD)의 정렬도가 개선되면서도, 발광 소자(LD)의 발광 효율이 향상된 표시 장치(DD)가 제공될 수 있다.
한편, 별도 도면에 도시되지 않았으나, 용매(SLV)는 제거될 수 있고, 이후 제3 절연막(INS3), 제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 제4 절연막(INS4), 제5 절연막(INS5), 및 제2 뱅크(BNK2)를 형성하여 실시예에 따른 표시 소자층(DPL)을 제공할 수 있다. 그리고, 색상 변환층(CCL) 및 색상 필터층(CFL) 등을 제공하여, 실시예에 따른 표시 장치(DD)가 제조될 수 있다.
이상에서는 본 개시의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 개시의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 개시를 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 개시의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정해져야만 할 것이다.
LD: 발광 소자
DD: 표시 장치
PXL: 화소
ELT: 정렬 전극
100: 절연 반사층
PCL: 화소 회로층
DPL: 표시 소자층
CCL: 색상 변환층
OPL: 광학층
CFL: 색상 필터층
OFL: 외곽 필터층

Claims (20)

  1. 기판 상에 배치된 제1 절연 반사층;
    상기 제1 절연 반사층 상에 배치된 제1 전극 및 제2 전극;
    상기 제1 전극 및 상기 제2 전극 상에 배치된 제2 절연 반사층; 및
    상기 제2 절연 반사층 상에 배치된 발광 소자; 를 포함하고,
    상기 제1 절연 반사층 및 상기 제2 절연 반사층은 분포 브래그 반사체(Distributed Bragg Reflector)인,
    표시 장치.
  2. 제1 항에 있어서,
    상기 제1 절연 반사층은 상기 제1 전극 및 상기 제2 전극에 비해 상기 기판에 더 인접하고,
    상기 제2 절연 반사층은 상기 제1 전극 및 상기 제2 전극에 비해 상기 기판에 더 이격된,
    표시 장치.
  3. 제1 항에 있어서,
    상기 제1 전극 및 상기 제2 전극 각각의 일면은 상기 제1 절연 반사층과 접촉하고,
    상기 제1 전극 및 상기 제2 전극 각각의 타면은 상기 제2 절연 반사층과 접촉하는,
    표시 장치.
  4. 제1 항에 있어서,
    상기 제1 절연 반사층 및 상기 제2 절연 반사층은 서로 접촉하고,
    상기 제1 절연 반사층과 상기 제2 절연 반사층이 서로 접촉하는 영역은 평면 상에서 볼 때, 상기 발광 소자와 중첩하는,
    표시 장치.
  5. 제1 항에 있어서,
    상기 기판과 상기 제1 절연 반사층 사이에 배치된 비아층; 을 더 포함하고,
    상기 제1 절연 반사층은 상기 비아층 상에 배치되고,
    상기 제1 절연 반사층의 두께는 상기 비아층의 두께보다 작은,
    표시 장치.
  6. 제1 항에 있어서,
    상기 제2 절연 반사층의 두께는 4000Å 이하인,
    표시 장치.
  7. 제1 항에 있어서,
    상기 제1 절연 반사층은 제1_1 층 및 제1_2 층을 포함하고, 상기 제1_1 층과 상기 제1_2 층이 교번하여 배치된 구조를 갖고, 상기 제1_1 층과 상기 제1_2 층은 제1 페어들을 형성하고,
    상기 제2 절연 반사층은 제2_1 층 및 제2_2 층을 포함하고, 상기 제2_1 층과 상기 제2_2 층이 교번하여 배치된 구조를 갖고, 상기 제2_1 층과 상기 제2_2 층은 제2 페어들을 형성하고,
    상기 제1 페어들의 개수와 상기 제2 페어들의 개수의 합은 4개 이상인,
    표시 장치.
  8. 제7 항에 있어서,
    상기 제2 페어들의 개수는 2개 이하인,
    표시 장치.
  9. 제1 항에 있어서,
    상기 제1 절연 반사층 및 상기 제2 절연 반사층은, 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 타이타늄 산화물(TiOx) 중 하나를 포함하는,
    표시 장치.
  10. 제9 항에 있어서,
    상기 제1 절연 반사층은 제1_1 층 및 제1_2 층을 포함하고, 상기 제1_1 층과 상기 제1_2 층이 교번하여 배치된 구조를 갖고,
    상기 제2 절연 반사층은 제2_1 층 및 제2_2 층을 포함하고, 상기 제2_1 층과 상기 제2_2 층이 교번하여 배치된 구조를 갖고,
    상기 제1_1 층은 실리콘 산화물(SiOx)을 포함하고,
    상기 제1_2 층은 실리콘 질화물(SiNx)을 포함하는,
    상기 제2_1 층은 실리콘 산화물(SiOx)을 포함하고,
    상기 제2_2 층은 실리콘 질화물(SiNx)을 포함하는,
    표시 장치.
  11. 기판 상에 배치된 절연 반사층;
    상기 절연 반사층 상에 배치된 제1 전극 및 제2 전극;
    상기 제1 전극 및 상기 제2 전극 상에 배치된 절연막; 및
    상기 절연막 상에 배치된 발광 소자; 를 포함하고,
    상기 절연 반사층은 분포 브래그 반사체인,
    표시 장치.
  12. 제11 항에 있어서,
    상기 절연막은 단일층의 구조를 갖고,
    상기 절연 반사층은 제1 층 및 제2 층을 포함하고, 상기 제1 층과 상기 제2 층이 교번하여 배치된 구조를 갖는,
    표시 장치.
  13. 제12 항에 있어서,
    상기 절연막과 상기 절연 반사층의 상기 제2 층은 서로 접촉하고,
    상기 절연막과 상기 제2 층은 서로 상이한 물질을 포함하는,
    표시 장치.
  14. 기판 상에 제1 절연 반사층을 제공하는 단계;
    상기 제1 절연 반사층 상에 정렬 전극을 제공하는 단계;
    상기 정렬 전극 상에 제2 절연 반사층을 제공하는 단계; 및
    상기 제2 절연 반사층 상에 발광 소자를 배치하는 단계; 를 포함하고,
    상기 제1 절연 반사층 및 상기 제2 절연 반사층은 분포 브래그 반사체인,
    표시 장치의 제조 방법.
  15. 제14 항에 있어서,
    상기 제1 절연 반사층을 제공하는 단계는,
    제1_1 층을 형성하는 단계; 및 제1_2 층을 형성하는 단계; 를 포함하고,
    상기 제1_1 층과 상기 제1_2 층은 제1 페어를 형성하고,
    상기 제2 절연 반사층을 제공하는 단계는,
    제2_1 층을 형성하는 단계; 및 제2_2 층을 형성하는 단계; 를 포함하고,
    상기 제2_1 층과 상기 제2_2 층은 제2 페어를 형성하고,
    상기 제1 페어의 개수와 상기 제2 페어의 개수의 합은 4개 이상인,
    표시 장치의 제조 방법.
  16. 제15 항에 있어서,
    상기 제2 페어의 개수는 2개 이하인,
    표시 장치의 제조 방법.
  17. 제14 항에 있어서,
    상기 발광 소자를 배치하는 단계는,
    상기 정렬 전극이 전계를 형성하는 단계; 및
    상기 발광 소자가 상기 전계에 기초하여 이동하는 단계; 를 포함하고,
    상기 전계는 상기 제2 절연 반사층 상에 형성되는,
    표시 장치의 제조 방법.
  18. 제14 항에 있어서,
    상기 제2 절연 반사층의 두께는 4000Å 이하인,
    표시 장치의 제조 방법.
  19. 제14 항에 있어서,
    상기 제1 절연 반사층 및 상기 제2 절연 반사층은, 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 타이타늄 산화물(TiOx) 중 하나를 포함하는,
    표시 장치의 제조 방법.
  20. 제14 항에 따른 표시 장치의 제조 방법에 따라 제조된,
    표시 장치.
KR1020220006077A 2022-01-14 2022-01-14 표시 장치 및 그 제조 방법 KR20230110415A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220006077A KR20230110415A (ko) 2022-01-14 2022-01-14 표시 장치 및 그 제조 방법
US17/890,981 US20230231074A1 (en) 2022-01-14 2022-08-18 Display device and manufacturing method for the same
CN202310033815.9A CN116454189A (zh) 2022-01-14 2023-01-10 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220006077A KR20230110415A (ko) 2022-01-14 2022-01-14 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20230110415A true KR20230110415A (ko) 2023-07-24

Family

ID=87124446

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220006077A KR20230110415A (ko) 2022-01-14 2022-01-14 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US20230231074A1 (ko)
KR (1) KR20230110415A (ko)
CN (1) CN116454189A (ko)

Also Published As

Publication number Publication date
US20230231074A1 (en) 2023-07-20
CN116454189A (zh) 2023-07-18

Similar Documents

Publication Publication Date Title
KR20230147248A (ko) 표시 장치 및 그 제조 방법
KR20230110415A (ko) 표시 장치 및 그 제조 방법
KR20230115387A (ko) 표시 장치
US20240038748A1 (en) Display device and manufacturing method thereof
US20230395614A1 (en) Display device and method of manufacturing the same
US20230130149A1 (en) Display device and manufacturing method thereof
KR20240052150A (ko) 표시 장치
US20230282682A1 (en) Display device
US20240014353A1 (en) Display device and method of manufacturing the same
KR20230167202A (ko) 표시 장치 및 그 제조 방법
US20240097073A1 (en) Display device and method of manufacturing the same
KR20240045436A (ko) 표시 장치, 타일드 표시 장치, 및 표시 장치의 제조 방법
US20230411440A1 (en) Display device
KR20230123570A (ko) 표시 장치 및 그 제조 방법
KR20240015821A (ko) 표시 장치
KR20230146706A (ko) 표시 장치 및 그 제조 방법
KR20240020311A (ko) 도전성 소자, 표시 장치, 및 표시 장치의 제조 방법
KR20230174307A (ko) 표시 장치
KR20230140673A (ko) 표시 장치
KR20230109827A (ko) 표시 장치
KR20230128196A (ko) 표시 장치 및 그 제조 방법
KR20230149380A (ko) 표시 장치 및 그 제조 방법
KR20230105711A (ko) 표시 장치
KR20240034309A (ko) 표시 장치 및 그 제조 방법
KR20230134643A (ko) 표시 장치 및 표시 장치의 제조 방법