KR20220131812A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20220131812A
KR20220131812A KR1020210181363A KR20210181363A KR20220131812A KR 20220131812 A KR20220131812 A KR 20220131812A KR 1020210181363 A KR1020210181363 A KR 1020210181363A KR 20210181363 A KR20210181363 A KR 20210181363A KR 20220131812 A KR20220131812 A KR 20220131812A
Authority
KR
South Korea
Prior art keywords
lead frame
connection
connector
semiconductor device
metal connector
Prior art date
Application number
KR1020210181363A
Other languages
English (en)
Inventor
가케루 야마구치
Original Assignee
가부시끼가이샤 도시바
도시바 디바이스 앤 스토리지 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바, 도시바 디바이스 앤 스토리지 가부시키가이샤 filed Critical 가부시끼가이샤 도시바
Publication of KR20220131812A publication Critical patent/KR20220131812A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/4013—Connecting within a semiconductor or solid-state body, i.e. fly strap, bridge strap
    • H01L2224/40132—Connecting within a semiconductor or solid-state body, i.e. fly strap, bridge strap with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/40175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40491—Connecting portions connected to auxiliary connecting means on the bonding areas being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Noodles (AREA)
  • Bipolar Transistors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

실시 형태의 반도체 장치는, 제1 리드 프레임과, 제1 리드 프레임으로부터 이격되고, 제1 면 및 제1 면에 교차하는 제2 면을 갖는 제2 리드 프레임과, 제1 리드 프레임에 접속된 반도체 칩과, 도전성 접착제에 의해 제1 면에 접속된 제1 접속면을 갖는 제1 접속부, 및 도전성 접착제에 의해 상기 제2 면에 접속된 제2 접속면을 갖는 제2 접속부를 포함하고, 반도체 칩과 제2 리드 프레임을 전기적으로 접속하는 도전 부재를 구비한다.

Description

반도체 장치 {SEMICONDUCTOR DEVICE}
본 발명의 실시 형태는 반도체 장치에 관한 것이다.
리드 프레임과 반도체 칩의 전극을, 예를 들어 판형의 커넥터에 의해 전기적으로 접속한 반도체 장치가 알려져 있다. 전극과 커넥터 사이 및 리드 프레임과 커넥터 사이는, 땜납과 같은 도전성 접착제에 의해 기계적 및 전기적으로 접속된다.
예를 들어, 실리콘(Si) 칩을 리드 프레임 및 구리(Cu) 커넥터에 납 땜납을 사용하여 접합하고 몰드 밀봉하여 제조되는 반도체 패키지에서는, 접합 공정에서 리플로우로가 사용된다.
리플로우 공정 중의 구리 커넥터는, 용융 땜납의 표면 장력에 의해 이동 혹은 회전하는 경우가 있는데, 기준값 이상의 위치 어긋남을 일으킨 경우, 땜납 접합부의 신뢰성의 관점에서 불량품으로 되어 버린다고 하는 과제가 있었다.
도 1은, 제1 실시 형태의 반도체 장치의 외관 정면도이다.
도 2는, 제1 실시 형태의 반도체 장치의 외관 측면도이다.
도 3은, 제1 실시 형태의 반도체 장치의 외관 배면도이다.
도 4는, 하면측에서 본 반도체 장치의 외관 사시도이다.
도 5는, 상면측에서 본 반도체 장치의 외관 사시도이다.
도 6은, 몰드 전의 제1 실시 형태의 반도체 장치의 정면도이다.
도 7은, 몰드 전의 제1 실시 형태의 반도체 장치의 측면도이다.
도 8은, 몰드 전의 제1 실시 형태의 반도체 장치의 상면도이다.
도 9는, 몰드 전의 제1 실시 형태의 반도체 장치의 배면도이다.
도 10은, 몰드 전의 제1 실시 형태의 반도체 장치의 하면측에서 본 사시도이다.
도 11은, 몰드 전의 제1 실시 형태의 반도체 장치의 상면측에서 본 사시도이다.
도 12a 및 도 12b는, 몰드 전의 종래의 반도체 장치의 문제점의 설명도이다.
도 13은, 제1 실시 형태의 금속 커넥터의 배면도이다.
도 14는, 제1 실시 형태의 금속 커넥터의 측면도이다.
도 15a 및 도 15b는, 제2 실시 형태의 반도체 장치의 설명도이다.
실시 형태의 반도체 장치는, 제1 리드 프레임과, 제1 리드 프레임으로부터 이격되고, 제1 면 및 제1 면에 교차하는 제2 면을 갖는 제2 리드 프레임과, 제1 리드 프레임에 접속된 반도체 칩과, 도전성 접착제에 의해 제1 면에 접속된 제1 접속면을 갖는 제1 접속부, 및 도전성 접착제에 의해 상기 제2 면에 접속된 제2 접속면을 갖는 제2 접속부를 포함하고, 반도체 칩과 제2 리드 프레임을 전기적으로 접속하는 도전 부재를 구비한다.
다음에 실시 형태에 대하여 도면을 참조하여 설명한다.
[1] 제1 실시 형태
우선, 제1 실시 형태에 대하여 설명한다. 또한, 본 명세서에 있어서, 실시 형태에 관한 구성 요소 및 당해 요소의 설명이 복수의 표현으로 기재되는 경우가 있다. 구성 요소 및 그 설명은 일례이며, 본 명세서의 표현에 의해 한정되지 않는다. 구성 요소는, 본 명세서에 있어서의 것과는 다른 명칭으로 특정될 수 있다. 또한, 구성 요소는, 본 명세서의 표현과는 다른 표현에 의해 설명될 수 있다.
도 1은, 제1 실시 형태의 반도체 장치의 외관 정면도이다.
도 2는, 제1 실시 형태의 반도체 장치의 외관 측면도이다.
반도체 장치(10)는, 예를 들어 파워 디바이스(파워 트랜지스터)로서 구성된다. 또한, 반도체 장치(10)는, 이 예에 한정되지 않고, 다른 장치여도 된다.
각 도면에 도시되는 바와 같이, 본 명세서에 있어서, 편의상 X축, Y축 및 Z축이 정의된다. X축과 Y축과 Z축은 서로 직교한다. X축은, 반도체 장치(10)의 폭을 따라 마련된다. Y축은, 반도체 장치(10)의 길이(깊이)를 따라 마련된다. Z축은, 반도체 장치(10)의 두께를 따라 마련된다.
또한, 본 명세서에 있어서, X 방향, Y 방향 및 Z 방향이 정의된다. X 방향은 X축을 따르는 방향이며, X축의 화살표가 나타내는 +X 방향과, X축의 화살표의 반대 방향인 -X 방향을 포함한다. Y 방향은 Y축을 따르는 방향이며, Y축의 화살표가 나타내는 +Y 방향과, Y축의 화살표의 반대 방향인 -Y 방향을 포함한다. Z 방향은 Z축을 따르는 방향이며, Z축의 화살표가 나타내는 +Z 방향과, Z축의 화살표의 반대 방향인 -Z 방향을 포함한다.
반도체 장치(10)는, 도 1에 도시하는 바와 같이, 수지 몰드(11)와, 제1 커넥터(12)와, 제2 커넥터(13)와, 제3 커넥터(14)와, 제4 커넥터(15)를 구비하고 있다.
상기 구성에 있어서 수지 몰드(11)는, 제1 커넥터(12) 내지 제4 커넥터(15)의 일부, 그리고 후술하는 반도체 칩, 제1 리드 프레임의 일부, 제2 리드 프레임 및 제3 리드 프레임을 밀봉하고 있다.
또한, 제1 커넥터(12) 및 제2 커넥터(13)는 제2 리드 프레임으로서 기능하며, 제3 커넥터(14) 및 제4 커넥터(15)는 제1 리드 프레임의 일부를 구성하고 있다.
여기서, 제1 커넥터(12)는, 수지 몰드(11)로부터 +X 방향을 따라 연장되고, 또한 +X 방향 및 -Z 방향으로 점차 연장되어, 최종적으로는 +X 방향을 따라 연장되도록 마련되어 있다.
또한, 제2 커넥터(13)도 제1 커넥터(12)와 마찬가지로, 수지 몰드(11)로부터 +X 방향을 따라 연장되고, 또한 +X 방향 및 -Z 방향으로 점차 연장되어, 최종적으로는 +X 방향을 따라 연장되도록 마련되어 있다.
또한, 제3 커넥터(14)는, 수지 몰드(11)로부터 +X 방향을 따라 연장되도록 마련되어 있다.
또한, 제4 커넥터(15)는, 수지 몰드(11)로부터 -X 방향을 따라 연장되도록 마련되어 있다.
도 3은, 제1 실시 형태의 반도체 장치의 외관 배면도이다.
제4 커넥터(15)는, 상술한 바와 같이 리드 프레임으로서 기능하고 있고, 후술하는 반도체 칩의 방열을 위해, 도 3에 도시하는 바와 같이 수지 몰드(11)로부터 노출되도록 마련되어 있다.
도 4는, 하면측에서 본 반도체 장치의 외관 사시도이다.
도 5는, 상면측에서 본 반도체 장치의 외관 사시도이다.
도 5에 도시하는 바와 같이, 수지 몰드(11)의 상면측(-X 방향측)으로부터는 제4 커넥터(15)가 돌출 설치되어 있다. 또한, 도 4에 도시하는 바와 같이, 수지 몰드(11)의 하면측(+X 방향측)으로부터는, 제1 커넥터(12), 제2 커넥터(13) 및 제3 커넥터(14)가 돌출 설치되어 있다. 이 경우에 있어서, 반도체 장치(10)는 표면 실장 타입이므로, 제1 커넥터(12), 제2 커넥터(13) 및 제3 커넥터(14)의 돌출단은, 실장 시의 접합면(-Z 방향의 단부면)이 실효적으로 동일한 X-Y 평면 상에 위치하도록 되어 있다.
도 6은, 몰드 전의 제1 실시 형태의 반도체 장치의 정면도이다.
반도체 장치(10)는, 반도체 칩(21)이 탑재된 제1 리드 프레임(22)을 구비하고 있다.
이 경우에 있어서, 반도체 칩(21)의 정면측(+Z 방향측)의 면에는, 게이트 단자(TG) 및 소스 단자(TS)가 마련되어 있다. 또한 반도체 칩(21)의 배면측에는, 도시하지 않은 드레인 단자가 마련되어 있다. 그리고 반도체 칩(21)의 드레인 단자는, 제1 리드 프레임(22)에 도전성 접착제로서의 납 땜납에 의해 전기적으로 접속되어 있다.
이 결과, 반도체 칩(21)은 제1 리드 프레임(22)에 대하여 기계적으로 고정되고, 소정의 열전도 상태로 되어, 제1 리드 프레임(22)을 통하여 방열을 행할 수 있게 되어 있다.
이 제1 리드 프레임(22)의 일단(도 6의 예에서는 우측단)은, 드레인 단자(TD)로서 기능하는 제3 커넥터(14)를 구성하고 있다. 마찬가지로 제1 리드 프레임(22)의 타단(도 6의 예에서는 좌측단)은, 드레인 단자(TD)로서 기능하는 제4 커넥터(15)를 구성하고 있다.
반도체 칩(21)의 게이트 단자(TG)에는, 도전 부재로서 기능하는 금속(Cu) 커넥터(24A)가 도전성 접착제로서의 납 땜납에 의해 전기적으로 접속되어 있다.
마찬가지로 반도체 칩(21)의 소스 단자(TS)에는, 도전 부재로서 기능하는 금속(Cu) 커넥터(24B)가 도전성 접착제로서의 납 땜납에 의해 전기적으로 접속되어 있다.
이 경우에 있어서, 금속 커넥터(24A) 및 금속 커넥터(24B)는, 도 6에 도시하는 바와 같이 정면에서 보아 서로 선대칭의 형상을 갖고, 동일 구성 요소를 갖고 있다.
도 7은, 몰드 전의 제1 실시 형태의 반도체 장치의 측면도이다.
도 8은, 몰드 전의 제1 실시 형태의 반도체 장치의 상면도이다.
도 9는, 몰드 전의 제1 실시 형태의 반도체 장치의 배면도이다.
도 10은, 몰드 전의 제1 실시 형태의 반도체 장치의 하면측에서 본 사시도이다.
도 11은, 몰드 전의 제1 실시 형태의 반도체 장치의 상면측에서 본 사시도이다.
금속 커넥터(24A)는, 도 7 및 도 8에 도시하는 바와 같이, -X 방향을 따라 반도체 칩(21)의 게이트 단자(TG)가 마련되어 있는 위치를 향하여, 접속부(31), 연장부(32), 암부(33) 및 접속부(34)가 배치되어 있다.
또한, 금속 커넥터(24A)는, 대략 S자 형상을 갖고 있다.
여기서, 접속부(31)는 직사각 형상을 갖고, 배면측(-Z 방향)에 제1 접속면(26)이 마련되어 있다.
또한, 연장부(32)는, 도 6에 도시하는 바와 같이 대략 사다리꼴 형상을 갖고, 접속부(31)로부터 -X 방향 또한 +Y 방향으로, X-Y 평면을 따라 연장되고 점차 오그라져 암부(33)에 연결되어 있다.
연장부(32)는, 접속부(31)와 대략 평행인(X-Y 평면을 따른) 판형으로 되어 있는데, 접속부(31)로부터 -Z 방향으로 어긋난 위치에 마련되어 있다. 접속부(31)와 연장부(32) 사이에는, 예를 들어 굽힘 가공에 의해 형성되는 굴곡부(25)가 마련되어 있다. 굴곡부(25)는, 연장부(32)의 에지와 접속부(31)의 에지 사이에서 -Z 방향으로 연장되어 있다.
암부(33)는, 게이트 단자(TG)측을 향하여 연장되기 위해, -X 방향 또한 -Z 방향으로 점차 연장되어 접속부(34)에 연결되어 있다.
접속부(34)는, 배면측(-Z 방향)에 게이트 단자(TG)에 기계적 및 전기적으로 접속되는 접속면(28)이 마련되어 있다.
상기 구성에 있어서, 금속 커넥터(24A)의 접속부(34)의 접속면(28)은, 도전성 접착제로서의 납 땜납에 의해 게이트 단자(TG)에 전기적으로 접속되어 있다.
또한, 접속부(31)의 배면측(-Z 방향측)에는, 제1 리드 프레임(22)으로부터 이격되고, 제1 면(F1) 및 제1 면(F1)에 교차하는 제2 면(F2)을 갖는 제2 리드 프레임(23A)이 위치하고 있다. 제1 면(F1)은, 예를 들어 +Z 방향을 향하는 대략 평탄한 면이다. 제2 면(F2)은, 예를 들어 -X 방향을 향하는 대략 평탄한 면이다.
이 경우에 있어서, 제1 면(F1)은 X-Y 평면을 따라 마련되어 있다.
그리고, 금속 커넥터(24A)의 접속부(31)의 제1 접속면(26)은, 도전성 접착제로서의 납 땜납에 의해 제2 리드 프레임(23A)의 제1 면(F1)에 기계적 및 전기적으로 접속되어 있다. 여기서, 접속부(31)는 제1 접속부로서 기능하고 있다.
금속 커넥터(24A)에 있어서, 제2 접속면(27)을 갖는 제2 접속부로서의 굴곡부(25)는, 도전성 접착제로서의 납 땜납에 의해 제2 리드 프레임(23A)의 제2 면(F2)에 기계적 및 전기적으로 접속되어 있다. 이에 의해, 금속 커넥터(24A)는, 반도체 칩(21)과 제2 리드 프레임(23A)을 전기적으로 접속하고 있다.
이 경우에 있어서, 금속 커넥터(24A)의 제2 접속면(27) 및 제2 리드 프레임(23A)의 제2 면(F2)은, 제1 리드 프레임(22)의 반도체 칩(21)의 탑재면(X-Y 평면을 따라 배치)과 교차하는 동일 방향, 즉 Y-Z 평면을 따라 연장된다. 또한, 도 7에 도시하는 바와 같이, 금속 커넥터(24A)의 제2 접속면(27)이, 제2 리드 프레임(23A)의 제2 면(F2)의 적어도 일부와 대향하고 있다. 따라서, 금속 커넥터(24A)의 리플로우 공정에 있어서의 회전을 억제할 수 있다.
또한 굴곡부(25)는, 도전 부재인 금속 커넥터(24A)의 제1 접속부로서 기능하는 접속부(31)에 연속 설치되어 있으므로, 금속 커넥터(24A)의 리플로우 공정에 있어서의 회전을 최소한으로 억제할 수 있다.
이 경우에 있어서, 굴곡부(25)는, 도전 부재인 제1 접속부인 접속부(31)와, 반도체 칩(21) 사이에 마련되어 있기 때문에, 금속 커넥터(24A)의 반도체 칩(21)에 대한 위치 어긋남을 억제하도록 작용한다.
금속 커넥터(24A)와 마찬가지로, 금속 커넥터(24B)는, 도 6에 도시하는 바와 같이 -X 방향을 따라 반도체 칩(21)의 소스 단자(TS)가 마련되어 있는 위치를 향하여, 접속부(31), 연장부(32), 암부(33) 및 접속부(34)가 배치되어 있다.
또한, 금속 커넥터(24B)는, 대략 S자 형상을 갖고 있다.
여기서, 금속 커넥터(24B)의 접속부(31)는 직사각 형상을 갖고, 금속 커넥터(24A)의 접속부(31)(도 7)와 마찬가지로, 배면측(-Z 방향)에 X-Y 평면을 따라 제1 접속면(26)이 마련되어 있다.
또한, 금속 커넥터(24B)의 연장부(32)는, 도 6에 도시하는 바와 같이 대략 사다리꼴 형상을 갖고, 접속부(31)로부터 -X 방향 또한 -Y 방향으로, X-Y 평면을 따라 연장되고 점차 오그라져 암부(33)에 연결되어 있다.
금속 커넥터(24B)의 연장부(32)는, 금속 커넥터(24A)의 접속부(31)(도 7)와 마찬가지로, 접속부(31)와 대략 평행인(X-Y 평면을 따른) 판형으로 되어 있는데, 접속부(31)로부터 -Z 방향으로 어긋난 위치에 마련되어 있다. 접속부(31)와 연장부(32) 사이에는, 예를 들어 굽힘 가공에 의해 형성되는 굴곡부(25)가 마련되어 있다. 굴곡부(25)는, 연장부(32)의 에지와 접속부(31)의 에지 사이에서 -Z 방향으로 연장되어 있다.
금속 커넥터(24B)의 암부(33)는, 소스 단자(TS)측을 향하여 연장되기 위해, -X 방향 또한 -Z 방향으로 점차 연장되어 접속부(34)에 연결되어 있다.
금속 커넥터(24B)의 접속부(34)는, 배면측(-Z 방향)에 소스 단자(TS)에 기계적 및 전기적으로 접속되는 접속면(28)이 마련되어 있다.
상기 구성에 있어서, 금속 커넥터(24B)의 접속부(34)의 접속면(28)은, 도전성 접착제로서의 납 땜납에 의해 소스 단자(TS)에 전기적으로 접속되어 있다.
또한, 접속부(31)의 배면측(-Z 방향측)에는, 제1 리드 프레임(22)으로부터 이격되고, 제1 면(F1) 및 제1 면(F1)에 교차하는 제2 면(F2)을 갖는 제2 리드 프레임(23B)이 위치하고 있다.
이 경우에 있어서, 제1 면(F1)은 X-Y 평면을 따라 마련되어 있다.
그리고, 금속 커넥터(24B)의 접속부(31)의 제1 접속면(26)은, 도전성 접착제로서의 납 땜납에 의해 제2 리드 프레임(23B)의 제1 면(F1)에 기계적 및 전기적으로 접속되어 있다. 여기서, 접속부(31)는 제1 접속부로서 기능하고 있다.
금속 커넥터(24B)에 있어서, 제2 접속면(27)을 갖는 제2 접속부로서의 굴곡부(25)는, 도전성 접착제로서의 납 땜납에 의해 제2 리드 프레임(23B)의 제2 면(F2)에 기계적 및 전기적으로 접속되어 있다. 이에 의해, 금속 커넥터(24B)는, 반도체 칩(21)과 제2 리드 프레임(23B)을 전기적으로 접속하고 있다.
이 경우에 있어서, 금속 커넥터(24B)의 제2 접속면(27) 및 제2 리드 프레임(23B)의 제2 면(F2)은, 제1 리드 프레임(22)의 반도체 칩(21)의 탑재면(X-Y 평면을 따라 배치)과 교차하는 동일 방향, 즉 Y-Z 평면을 따라 연장되어 있다. 또한, 금속 커넥터(24B)의 제2 접속면(27)이, 제2 리드 프레임(23B)의 제2 면(F2)의 적어도 일부와 대향하고 있다. 따라서, 금속 커넥터(24B)의 리플로우 공정에 있어서의 회전을 억제할 수 있다.
도 9 내지 도 11에 도시하는 바와 같이, 제2 리드 프레임(23A)에는 제1 커넥터(12)가 연속 설치되어 있다.
마찬가지로 제2 리드 프레임(23B)에는 제2 커넥터(13)가 연속 설치되어 있다.
또한, 도 9에 도시하는 바와 같이, 제1 리드 프레임(22)의 도 9 중 좌우단(+X 방향 및 -X 방향)에는, 각각 제3 커넥터(14) 및 제4 커넥터(15)가 형성되어 있다.
다음에 실시 형태의 효과를 설명한다.
먼저 종래의 문제점에 대하여 설명한다.
도 12a 및 도 12b는, 몰드 전의 종래의 반도체 장치의 문제점의 설명도이다.
도 12a 및 도 12b에 있어서, 도 6과 마찬가지의 부분에는 동일한 부호를 부여하는 것으로 한다.
도 12a는, 몰드 전의 종래의 반도체 장치의 정면도이다.
도 12b는, 몰드 전의 종래의 반도체 장치의 측면도이다.
종래의 금속 커넥터(24AP)는, 도 12a에 도시하는 바와 같이, 배면측에 접속면(31A)이 마련된 접속부(31)와, 접속부(31)에 연속 설치되고, 접속부(31)로부터 게이트 단자로 연장되는 암부(33)와, 배면측에 접속면(28)이 마련된 접속부(34)를 구비하고 있다.
상기 구성에 있어서, 금속 커넥터(24AP)의 접속부(34)는, 도전성 접착제로서의 납 땜납에 의해 게이트 단자에 전기적으로 접속되는 위치에 위치하고 있다.
또한, 접속부(31)의 배면측에는, 제1 리드 프레임(22)으로부터 이격되고, 제1 면 및 제1 면에 교차하는 제2 면을 갖는 제2 리드 프레임(23A)이 위치하고 있다.
그리고, 접속부(31)의 접속면(31A)은, 도전성 접착제로서의 납 땜납에 의해 제2 리드 프레임(23A)의 제1 면에 전기적으로 접속되는 위치에 위치하고 있다.
이 경우에 있어서, 금속 커넥터(24AP)는, 프레스 가공기에 의한 1회의 가공에 의해 펀칭 가공 및 굽힘 가공이 이루어진 경우에, 영역(AR)에 있어서, 도 12b에 도시하는 바와 같이 하방으로 연장되는 버(burr)(BR)가 발생했다고 하자.
이 상태에 있어서, 리플로우용의 납 땜납 페이스트가 도포된 게이트 단자 및 제2 리드 프레임(23A) 상에, 금속 커넥터(24AP)를 도 12a에 도시하는 바와 같은 상태로 적재하고, 리플로우 가공을 행하는 경우를 상정한다.
리플로우 가공에 의해 납 땜납 페이스트가 용융 상태로 되면, 용융 납 땜납의 표면 장력에 의해 금속 커넥터(24AP)에는, 이동력 혹은 회전력이 부여된다.
예를 들어, 회전력이 부여된 경우, 버(BR)의 접촉부를 회전 중심으로 하여, 도 12a에 화살표로 나타내는 바와 같이, 금속 커넥터(24AP)가 X-Y 평면을 따라 회전하여, 위치 어긋남을 일으킬 우려가 있었다.
이 경우에 있어서, 기준값 이상의 위치 어긋남을 일으킨 경우, 금속 커넥터(24AP) 및 금속 커넥터(24BP)가 접촉하는 등과 같이, 반도체 장치(10P)가 불량품으로 되어 버릴 우려가 있었다.
도 13은, 제1 실시 형태의 금속 커넥터의 배면도이다.
도 14는, 제1 실시 형태의 금속 커넥터의 측면도이다.
상기 종례예에 대하여, 제1 실시 형태의 금속 커넥터(24A)는, 상술한 바와 같이, 접속부(31)의 제1 접속면(26)은, 제2 리드 프레임(23A)의 제1 면(F1)에 대향하는 위치에 위치함과 함께, 굴곡부(25)의 제2 접속면(27)은, 도전성 접착제로서의 납 땜납을 통하여 제2 리드 프레임(23A)의 제2 면(F2)에 대향하는 위치에 위치하고 있다.
이 경우에 있어서, 굴곡부(25)의 제2 접속면(27)과 제2 리드 프레임(23A)의 제2 면(F2)은, 도전 부재로서의 금속 커넥터(24A)가 반도체 칩의 접속면(적재면)을 따라 회동한 경우에, 서로 직접적으로 접촉, 혹은 납 땜납을 통하여 간접적으로 접촉함으로써, 한층 더 회동을 제한한다. 제2 접속면(27)과 제2 면(F2) 사이의 이격 거리는, 금속 커넥터(24A)의 회동의 양이 소정의 허용값 이하(위치 어긋남이 소정의 허용값 이하)로 설정되어 있다.
이들의 결과, 가령, 도 12b에 도시한 바와 같은 버(burr)가 형성되어 있고, 리플로우 가공 시에 제1 실시 형태의 금속 커넥터(24A)가 버를 중심으로 하여 회전하였다고 해도, 굴곡부(25)의 제2 접속면(27)이 제2 리드 프레임(23A)의 제2 면(F2)에 직접적으로 접촉, 혹은 납 땜납을 통하여 간접적으로 접촉하게 되어, 금속 커넥터(24A)의 이동, 회전이 억제된다.
또한 도 14에 도시하는 바와 같이 굴곡부(25)의 제2 접속면(27)과 제2 리드 프레임(23A)의 제2 면(F2) 사이에 모세관 현상에 의해 진입한 용융 땜납에 의한 표면 장력에 의해, 금속 커넥터(24A)의 제2 접속면(27)이 제2 리드 프레임(23A)의 제2 면(F2)측에 끌어당겨져, 금속 커넥터(24A)의 이동, 회전이 억제되고, 소정 위치에 도전성 접착제로서의 납 땜납(SOL)에 의해 접착되어, 전기적으로 접속되게 된다.
이것과 병행하여, 금속 커넥터(24A)의 접속부(34)는, 도전성 접착제로서의 납 땜납에 의해 게이트 단자(TG)의 소정 위치에 전기적으로 접속되게 된다.
또한, 금속 커넥터(24B)에 대해서도 마찬가지이다.
이상의 설명과 같이, 본 제1 실시 형태에 따르면, 금속 커넥터(24A) 및 금속 커넥터(24B)의 리플로우 가공 시의 거동을 제어할 수 있고, 제조 공정을 변경하는 일도 없이 금속 커넥터의 접착 위치의 어긋남을 억제할 수 있다.
또한 도 14에 도시한 바와 같이, 금속 커넥터(24A)는 제2 리드 프레임(23A)에 대하여(금속 커넥터(24B)는 제2 리드 프레임(23B)에 대하여), 서로 교차하는(도 14의 예에서는 X-Z 평면에서 직교하는) 제1 면(F1) 및 제2 면(F2)에 접착되게 된다. 또한, 그 접착은, 금속 커넥터(24A(24B))의 굴곡부(25)에 있어서, 제2 리드 프레임(23A(23B))의 전체 폭(도 6에 도시하는 상하 방향)에 걸쳐 도전성 접착제로서의 납 땜납이 골고루 퍼진 상태에서 행해진다. 따라서, 금속 커넥터(24A(24B))의 크랙 내성을 향상시키는 것이 가능하게 된다.
[2] 제2 실시 형태
다음에 제2 실시 형태에 대하여 설명한다.
도 15a 및 도 15b는, 제2 실시 형태의 반도체 장치의 설명도이다.
도 15a는, 몰드 전의 제2 실시 형태의 반도체 장치의 정면도이다.
도 15a에 있어서, 도 6과 마찬가지의 부분에는 동일한 부호를 부여하는 것으로 한다.
도 15b는, 제2 실시 형태의 금속 커넥터의 측면도이다.
반도체 장치(10A)는, 반도체 칩(21)이 접속(적재)된 제1 리드 프레임(22)을 구비하고 있다.
반도체 칩(21)의 게이트 단자(TG)에는, 도전 부재로서 기능하는 금속(Cu) 커넥터(40A)가 도전성 접착제로서의 납 땜납에 의해 전기적으로 접속되어 있다.
마찬가지로 반도체 칩(21)의 소스 단자(TS)에는, 도전 부재로서 기능하는 금속(Cu) 커넥터(40B)가 도전성 접착제로서의 납 땜납에 의해 전기적으로 접속되어 있다.
이 경우에 있어서, 금속 커넥터(40A) 및 금속 커넥터(40B)는, 도 15a에 도시하는 바와 같이, 서로 선대칭의 형상을 갖고, 동일 구성을 갖고 있다.
접속부(31)의, 암부(33)와는 반대측의 에지에, 예를 들어 굽힘 가공으로 형성되는 굴곡부(41)가 마련되어 있다. 제2 실시 형태에서는, 접속부(31)에 암부(33)가 연접되어 있고, 접속부(31)와 암부(33) 사이의 연장부(32), 그리고 연장부(32)와 접속부(31) 사이의 굴곡부(25)가 생략된다. 또한, 제2 실시 형태에서도, 금속 커넥터(40A) 및 금속 커넥터(40B)에 연장부(32) 및 굴곡부(25)가 마련되어도 된다.
제2 실시 형태의 제2 리드 프레임(23A) 및 제2 리드 프레임(23B)은 각각, 제1 면(F1)에 교차하는 제2 면(F2A)을 갖는다. 제2 면(F2A)은, 제1 실시 형태의 제2 면(F2)의 반대측에 마련되어 있다.
제2 실시 형태의 금속 커넥터(40A)에서는, 상술한 바와 같이, 제1 접속부로서의 접속부(31)의 제1 접속면(26)은, 제2 리드 프레임(23A)의 제1 면(F1)에 대향하는 위치에 위치함과 함께, 굴곡부(41)의 제2 접속면(42)은, 도전성 접착제로서의 납 땜납에 의해 제2 리드 프레임(23A)의 제2 면(F2A)에 대향하는 위치에 위치하고 있다.
또한 굴곡부(41)는, 도전 부재인 금속 커넥터(40A)의 제1 접속부로서의 접속부(31)에 연속 설치되어 있으므로, 금속 커넥터(40A)의 리플로우 공정에 있어서의 회전을 최소한으로 억제할 수 있다.
굴곡부(41)의 제2 접속면(42) 및 제2 리드 프레임(23A)의 제2 면(F2A)은, 제1 리드 프레임(22)의 반도체 칩(21)의 탑재면(X-Y 평면을 따라 배치)과 교차하는 동일 방향, 즉 Y-Z 평면을 따라 연장되어 있다. 또한, 굴곡부(41)의 제2 접속면(42)이, 제2 리드 프레임(23A)의 제2 면(F2A)의 적어도 일부와 대향하고 있다. 따라서, 금속 커넥터(40A)의 리플로우 공정에 있어서의 회전을 억제할 수 있다.
이들의 결과, 가령, 도 12b에 도시한 바와 같은 버(burr)가 형성되어 있고, 리플로우 가공 시에 제2 실시 형태의 금속 커넥터(40A)가 버를 중심으로 하여 회전 하였다고 해도, 굴곡부(41)의 제2 접속면(42)이 제2 리드 프레임(23A)의 제2 면(F2A)에 접촉한다. 따라서, 금속 커넥터(40A)의 이동, 회전이 억제된다.
또한 도 15b에 도시하는 바와 같이, 굴곡부(41)의 제2 접속면(42)과 제2 리드 프레임(23A)의 제2 면(F2A) 사이에 모세관 현상에 의해 진입한 용융 땜납에 의한 표면 장력에 의해, 금속 커넥터(40A)의 제2 접속면(42)이 제2 리드 프레임(23A)의 제2 면(F2A)측에 끌어당겨져, 금속 커넥터(40A)의 이동, 회전이 억제되고, 소정 위치에 도전성 접착제로서의 납 땜납(SOL)에 의해 접착되어, 전기적으로 접속되게 된다.
이것과 병행하여, 금속 커넥터(40A)의 접속부(34)는, 도전성 접착제로서의 납 땜납에 의해 게이트 단자(TG)의 소정 위치에 전기적으로 접속되게 된다.
또한, 금속 커넥터(40B)에 대해서도 마찬가지이다.
이상의 설명과 같이, 본 제2 실시 형태에 따르면, 금속 커넥터(40A) 및 금속 커넥터(40B)의 리플로우 가공 시의 거동을 제어할 수 있고, 제조 공정을 변경하는 일도 없이 금속 커넥터의 접착 위치의 어긋남을 억제할 수 있다.
또한 도 15b에 도시한 바와 같이, 금속 커넥터(40A)는 제2 리드 프레임(23A)에 대하여(금속 커넥터(40B)는 제2 리드 프레임(23B)에 대하여), 서로 교차하는(도 15b의 예에서는 X-Z 평면에서 직교하는) 제1 면(F1) 및 제2 면(F2A)에 접착되게 된다. 또한, 그 접착은, 금속 커넥터(40A(40B))의 굴곡부(41)의 전체 폭(도 15a에 도시하는 +Y 방향 및 -Y 방향)에 걸쳐 도전성 접착제로서의 납 땜납이 골고루 퍼진 상태에서 행해진다. 따라서, 금속 커넥터(40A(40B))의 크랙 내성을 향상시키는 것이 가능하게 된다.
본 발명의 몇몇 실시 형태를 설명하였지만, 이들 실시 형태는 예로서 제시한 것이며, 발명의 범위를 한정하는 것은 의도하고 있지 않다. 이들 신규의 실시 형태는, 그 밖의 다양한 형태로 실시되는 것이 가능하며, 발명의 요지를 일탈하지 않는 범위에서, 다양한 생략, 치환, 변경을 행할 수 있다. 이들 실시 형태나 그의 변형은 발명의 범위나 요지에 포함됨과 함께, 특허청구범위에 기재된 발명과 그의 균등의 범위에 포함된다.

Claims (5)

  1. 제1 리드 프레임과,
    상기 제1 리드 프레임으로부터 이격되고, 제1 면 및 상기 제1 면에 교차하는 제2 면을 갖는 제2 리드 프레임과,
    상기 제1 리드 프레임에 접속된 반도체 칩과,
    도전성 접착제에 의해 상기 제1 면에 접속된 제1 접속면을 갖는 제1 접속부, 및 도전성 접착제에 의해 상기 제2 면에 접속된 제2 접속면을 갖는 제2 접속부를 포함하고, 상기 반도체 칩과 상기 제2 리드 프레임을 전기적으로 접속하는 도전 부재를 구비한, 반도체 장치.
  2. 제1항에 있어서, 상기 도전 부재의 상기 제2 접속면, 및 상기 제2 리드 프레임의 상기 제2 면은, 서로 대향하면서, 상기 제1 리드 프레임에 있어서의 상기 반도체 칩의 접속면과 교차하는 동일 방향을 따라 연장되어 있는, 반도체 장치.
  3. 제2항에 있어서, 상기 도전 부재의 상기 제2 접속면, 및 상기 제2 리드 프레임의 상기 제2 면은, 상기 도전 부재가 상기 반도체 칩의 접속면을 따라 회동한 경우에, 서로 직접적으로 접촉, 혹은 도전성 접착제를 통하여 간접적으로 접촉함으로써, 한층 더 상기 회동을 제한하는, 반도체 장치.
  4. 제1항 또는 제2항에 있어서, 상기 도전 부재에 있어서, 상기 제2 접속부는 상기 제1 접속부에 연속 설치되어 있는, 반도체 장치.
  5. 제4항에 있어서, 상기 제2 접속부는, 상기 제1 접속부와 상기 반도체 칩 사이에 마련되어 있는, 반도체 장치.
KR1020210181363A 2021-03-22 2021-12-17 반도체 장치 KR20220131812A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2021-047247 2021-03-22
JP2021047247A JP2022146340A (ja) 2021-03-22 2021-03-22 半導体装置

Publications (1)

Publication Number Publication Date
KR20220131812A true KR20220131812A (ko) 2022-09-29

Family

ID=79230928

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210181363A KR20220131812A (ko) 2021-03-22 2021-12-17 반도체 장치

Country Status (6)

Country Link
US (1) US20220301987A1 (ko)
EP (1) EP4064339A1 (ko)
JP (1) JP2022146340A (ko)
KR (1) KR20220131812A (ko)
CN (1) CN115117005A (ko)
TW (1) TW202238895A (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031516A (ja) * 2002-06-24 2004-01-29 Toshiba Components Co Ltd コネクター型半導体素子
JP2007165714A (ja) * 2005-12-15 2007-06-28 Renesas Technology Corp 半導体装置
WO2012143964A1 (ja) * 2011-04-18 2012-10-26 三菱電機株式会社 半導体装置及びこれを備えたインバータ装置、並びにこれらを備えた車両用回転電機
CN103843122B (zh) * 2011-09-30 2017-04-05 瑞萨电子株式会社 半导体器件
US9870985B1 (en) * 2016-07-11 2018-01-16 Amkor Technology, Inc. Semiconductor package with clip alignment notch

Also Published As

Publication number Publication date
TW202238895A (zh) 2022-10-01
EP4064339A1 (en) 2022-09-28
JP2022146340A (ja) 2022-10-05
US20220301987A1 (en) 2022-09-22
CN115117005A (zh) 2022-09-27

Similar Documents

Publication Publication Date Title
US6084310A (en) Semiconductor device, lead frame, and lead bonding
JPH11507769A (ja) テープボールグリッドアレイ回路に用いられるフレキシブルリード
JP5818102B2 (ja) 半導体装置の製造方法
KR101977245B1 (ko) 압접 커넥터 및 그 제조 방법
US6225573B1 (en) Method for mounting terminal on circuit board and circuit board
KR20220131812A (ko) 반도체 장치
JP7173487B2 (ja) 半導体装置
US20220078929A1 (en) Electronic device
JP6189222B2 (ja) リードフレーム及びリードフレームの製造方法
US7750448B2 (en) Semiconductor package and method for manufacturing the same
KR20220131814A (ko) 반도체 장치
JPH08148623A (ja) 半導体装置
US20230247779A1 (en) Electrical device
US20240142232A1 (en) Electronic Component, Sensor Module, And Method For Manufacturing Electronic Component
KR20020075280A (ko) 반도체 장치
JP2001148595A (ja) シールドケース付き電子部品
JP3384121B2 (ja) 電子回路モジュール
JPH06252326A (ja) 多端子部品、配線基板、多端子部品の実装構造
JP2886119B2 (ja) 電力用半導体モジュール
JP2023136446A (ja) 部品モジュール
TW202422822A (zh) 晶片封裝結構及其製造方法
JP2022083960A (ja) 電子部品の実装構造
JP2024063361A (ja) 電子部品、センサーモジュール、及び電子部品の製造方法
JP2024007794A (ja) 半導体装置
JP2803334B2 (ja) 半導体装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application