KR20220131814A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20220131814A
KR20220131814A KR1020210183351A KR20210183351A KR20220131814A KR 20220131814 A KR20220131814 A KR 20220131814A KR 1020210183351 A KR1020210183351 A KR 1020210183351A KR 20210183351 A KR20210183351 A KR 20210183351A KR 20220131814 A KR20220131814 A KR 20220131814A
Authority
KR
South Korea
Prior art keywords
lead frame
conductive member
semiconductor device
connector
semiconductor chip
Prior art date
Application number
KR1020210183351A
Other languages
English (en)
Inventor
가케루 야마구치
Original Assignee
가부시끼가이샤 도시바
도시바 디바이스 앤 스토리지 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바, 도시바 디바이스 앤 스토리지 가부시키가이샤 filed Critical 가부시끼가이샤 도시바
Publication of KR20220131814A publication Critical patent/KR20220131814A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

실시 형태의 반도체 장치는, 제1 리드 프레임과, 제1 리드 프레임으로부터 이격된 제2 리드 프레임과, 제1 리드 프레임에 탑재된 반도체 칩과, 반도체 칩의 전극과 제2 리드 프레임을 도전성 접착제에 의해 전기적으로 접속시키는 도전 부재를 구비한다. 도전 부재는 절단면을 갖는다. 절단면은, 도전 부재가 접합되는 전극의 접합면으로부터 이격되어 있다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명의 실시 형태는, 반도체 장치에 관한 것이다.
리드 프레임과 반도체 칩의 전극을, 예를 들어 판상의 커넥터에 의해 전기적으로 접속한 반도체 장치가 알려져 있다. 전극과 커넥터 사이 및 리드 프레임과 커넥터 사이는, 땜납과 같은 도전성 접착제에 의해 기계적 및 전기적으로 접속된다.
예를 들어, 실리콘(Si) 칩을 리드 프레임 및 구리(Cu) 커넥터에 납 땜납을 사용하여 접합하여 몰드 밀봉하여 제조되는 반도체 패키지에서는, 접합 공정에서 리플로우 로가 사용된다.
리플로우 공정 중의 구리 커넥터는, 땜납의 습윤성이 낮으면, 접합 불량이 발생하여, 땜납 접합부의 신뢰성의 관점에서 불량품이 되어버린다는 과제가 있었다.
실시 형태의 반도체 장치는, 제1 리드 프레임과, 제1 리드 프레임으로부터 이격된 제2 리드 프레임과, 제1 리드 프레임에 탑재된 반도체 칩과, 반도체 칩의 전극과 제2 리드 프레임을 도전성 접착제에 의해 전기적으로 접합하는 도전 부재를 구비하고, 도전 부재의 가공 시의 절단면을, 전극과 도전 부재의 접합면으로부터 이격시켜 배치하였다.
도 1은, 실시 형태의 반도체 장치의 외관 정면도이다.
도 2는, 실시 형태의 반도체 장치의 외관 배면도이다.
도 3은, 실시 형태의 반도체 장치의 외관 사시도이다.
도 4는, 몰드 전의 실시 형태의 반도체 장치의 정면도이다.
도 5는, 몰드 전의 실시 형태의 반도체 장치의 하면도이다.
도 6은, 몰드 전의 종래의 반도체 장치의 문제점의 설명도이다.
도 7은, 몰드 전의 실시 형태의 반도체 장치의 측면도이다.
도 8은, 몰드 전의 실시 형태의 반도체 장치의 외관 사시도이다.
도 9는, 금속 커넥터의 접합부의 확대도이다.
실시 형태의 반도체 장치는, 제1 리드 프레임과, 제1 리드 프레임으로부터 이격된 제2 리드 프레임과, 제1 리드 프레임에 탑재된 반도체 칩과, 반도체 칩의 전극과 제2 리드 프레임을 도전성 접착제에 의해 전기적으로 접합하는 도전 부재를 구비한다. 도전 부재는 절단면을 갖는다. 절단면은, 도전 부재가 접합되는 전극의 접합면으로부터 이격되어 있다.
다음에 실시 형태에 대하여 도면을 참조하여 설명한다.
본 명세서에 있어서, 실시 형태에 관한 구성 요소 및 당해 요소의 설명이, 복수의 표현으로 기재되는 경우가 있다. 구성 요소 및 그 설명은 일례이며, 본 명세서의 표현에 의해 한정되지 않는다. 구성 요소는 본 명세서에 있어서의 것과는 다른 명칭으로 특정될 수 있다. 또한, 구성 요소는 본 명세서의 표현과는 다른 표현에 의해 설명될 수 있다.
도 1은, 실시 형태의 반도체 장치의 외관 정면도이다.
도 2는, 실시 형태의 반도체 장치의 외관 배면도이다.
도 3은, 실시 형태의 반도체 장치의 외관 사시도이다.
반도체 장치(10)는, 예를 들어 파워 디바이스(파워 트랜지스터)로서 구성된다. 또한, 반도체 장치(10)는 이 예에 한정되지 않고, 다른 장치여도 된다.
각 도면에 도시된 바와 같이, 본 명세서에 있어서, 편의상 X축, Y축 및 Z축이 정의된다. X축과 Y축과 Z축은 서로 직교한다. X축은 반도체 장치(10)의 폭을 따라서 마련된다. Y축은 반도체 장치(10)의 길이(깊이)를 따라서 마련된다. Z축은 반도체 장치(10)의 두께를 따라서 마련된다.
또한, 본 명세서에 있어서, X 방향, Y 방향 및 Z 방향이 정의된다. X 방향은 X축을 따른 방향이며, X축의 화살표가 나타내는 +X 방향과, X축의 화살표의 반대 방향인 -X 방향을 포함한다. Y 방향은 Y축을 따른 방향이며, Y축의 화살표가 나타내는 +Y 방향과, Y축의 화살표의 반대 방향인 -Y 방향을 포함한다. Z 방향은 Z축을 따른 방향이며, Z축의 화살표가 나타내는 +Z 방향과, Z축의 화살표의 반대 방향인 -Z 방향을 포함한다.
반도체 장치(10)는 도 1에 나타내는 바와 같이, 수지 몰드(11)와, 제1 커넥터(12)와, 제2 커넥터(13)와, 제3 커넥터(14)와, 제4 커넥터(15)를 구비하고 있다.
상기 구성에 있어서, 제1 커넥터(12) 및 제2 커넥터(13)는 제1 리드 프레임의 일부를 구성한다. 제3 커넥터(14)는 제3 리드 프레임으로서 기능하고, 제4 커넥터(15)는 제2 리드 프레임으로서 기능하고 있다.
여기서, 제1 커넥터(12)는 수지 몰드(11)로부터 -X 방향으로 연장되도록 복수(도 1의 예에서는, 4개) 마련되어 있다.
또한, 제2 커넥터(13)는 수지 몰드(11)로부터 +Y 방향 및 -Y 방향으로 연장되도록 각각 하나씩 마련되어 있다.
또한, 제3 커넥터(14)는 수지 몰드(11)로부터 +X 방향으로 연장되도록 복수(도 1의 예에서는, 3개) 마련되어 있다.
또한, 제4 커넥터(15)는 수지 몰드(11)로부터 +X 방향으로 연장되도록 하나 마련되어 있다.
제1 커넥터(12) 및 제2 커넥터(13)는, 상술한 바와 같이 리드 프레임으로서 기능하고 있으며, 후술하는 반도체 칩의 방열을 위해서, 도 2에 나타내는 바와 같이, 수지 몰드(11)로부터 노출되도록 되어 있다.
또한 수지 몰드(11)는 제1 커넥터(12) 내지 제4 커넥터(15)의 일부 그리고 후술하는 반도체 칩, 제1 리드 프레임의 일부, 제2 리드 프레임 및 제3 리드 프레임을 밀봉하고 있다.
도 4는, 몰드 전의 실시 형태의 반도체 장치의 정면도이다.
반도체 장치(10)는 반도체 칩(21)이 탑재된 제1 리드 프레임(22)을 구비하고 있다.
여기서, 반도체 칩(21)은, 예를 들어 종형 MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)와 같은 종형 디바이스이다. 반도체 칩(21)은 이 예에 한정되지 않고, 종형 IGBT(Insulated Gate Bipolar Transistor), 종형 다이오드 또는 다른 반도체 칩이어도 된다.
반도체 칩(21)은 반도체로서 실리콘(Si)을 포함한다. 반도체 칩(21)은 이 예에 한정되지 않고, 예를 들어 SiC, GaN과 같은, 실리콘과 다른 화합물 반도체를 포함해도 된다.
이 경우에 있어서, 반도체 칩(21)의 정면측(+Z 방향에 위치하는 면)에는, 게이트 단자 TG 및 소스 단자 TS가 마련되어 있다. 또한, 게이트 단자 TG는 전류를 흘리는 것이 아니기 때문에, 소스 단자 TS와 비교하여 소면적으로 되어 있다.
본 실시 형태에 있어서는, 게이트 단자 TG는 평면으로 보아 직사각형 형상을 갖고 있고, X축을 따라서 배치되어 있다.
또한 반도체 칩(21)의 배면측(-Z 방향에 위치하는 면)에는, 도시하지 않은 드레인 단자가 마련되어 있다. 그리고 반도체 칩(21)의 드레인 단자는, 제1 리드 프레임(22)에 도전성 접착제로서의 납 땜납에 의해 전기적으로 접속되어 있다. 이 결과, 반도체 칩(21)은 제1 리드 프레임(22)에 대하여 기계적으로 고정되고, 소정의 열전도 상태가 되어, 제1 리드 프레임(22)을 통해 방열을 행할 수 있게 되어 있다.
이 제1 리드 프레임(22)의 삼방 단부(도 4의 예에서는, 좌측 단부, 상측 단부 및 하측 단부)는, 드레인 단자 TD로서 기능하는 제1 커넥터(12) 및 제2 커넥터(13)를 구성하고 있다.
또한, 제2 리드 프레임(23A)의 일단부는, 게이트 단자 TG로서 기능하는 제4 커넥터(15)를 구성하고 있다.
또한, 제3 리드 프레임(23B)의 일단부는, 소스 단자 TS로서 기능하는 복수의 제3 커넥터(14)를 구성하고 있다.
반도체 칩(21)의 게이트 단자 TG와 제2 리드 프레임(23A)의 사이에는, 도전 부재로서 기능하는 금속(Cu) 커넥터(24A)가, 도전성 접착제로서의 납 땜납에 의해 기계적 및 전기적으로 접속되어 있다.
마찬가지로 반도체 칩(21)의 소스 단자 TS와 제3 리드 프레임(23B)의 사이에는, 도전 부재로서 기능하는 금속(Cu) 커넥터(24B)가 도전성 접착제로서의 납 땜납에 의해 기계적 및 전기적으로 접속되어 있다.
도 5는, 몰드 전의 실시 형태의 반도체 장치의 하면도, 즉 도 4에 기초하는 반도체 장치(10)를 좌측 단부에서 본 도면이다.
금속 커넥터(24A)는 도 4 및 도 5에 도시한 바와 같이, -X 방향을 따라서 반도체 칩(21)의 게이트 단자 TG가 마련되어 있는 위치를 향하여, 접속부(31), 연장부(32), 암부(33) 및 접속부(34)가 배치되어 있다.
또한, 금속 커넥터(24A)는 L자 형상을 갖고 있다.
여기서, 접속부(31)는 직사각형 형상을 갖고, 배면측(-Z 방향)에 제1 접속면(31A)이 마련되어 있다.
또한, 연장부(32)는 접속부(31)로부터 -Y 방향으로 연장되고, 그 후 -X 방향으로 연장되어 암부(33)에 연결되어 있다.
암부(33)는 게이트 단자 TG측을 향해 연장되기 때문에, -X 방향, 또한 +Y 방향으로 연장되어 접속부(34)에 연결되어 있다.
접속부(34)는, 배면측(-Z 방향)에 게이트 단자 TG에 기계적 및 전기적으로 접속되는 제2 접속면(36)이 마련되어 있다.
상기 구성에 있어서, 금속 커넥터(24A)의 접속부(34)는, 제2 접속면(34A)에 있어서 도전성 접착제로서의 납 땜납에 의해 게이트 단자 TG에 기계적 및 전기적으로 접속되어 있다.
이 접속부(34)의 접속 상태에 대하여는, 후에 상세하게 설명하기로 한다.
또한, 접속부(31)의 배면측(-Z 방향)에는, 제1 리드 프레임(22)으로부터 이격된 제2 리드 프레임(23A)이 위치하고 있다. 그리고, 접속부(31)의 제1 접속면(31A)은, 도전성 접착제로서의 납 땜납에 의해 제2 리드 프레임(23A)에 기계적 및 전기적으로 접속되어 있다. 이에 의해, 금속 커넥터(24A)는, 반도체 칩(21)의 게이트 단자 TG와 제2 리드 프레임(23A)을, 납 땜납을 통해 전기적으로 접속한다.
금속 커넥터(24B)는 도 4 및 도 5에 도시한 바와 같이, -X 방향을 따라서 반도체 칩(21)의 소스 단자 TS가 마련되어 있는 위치를 향하여, 접속부(41), 연장부(42), 암부(43) 및 접속부(44)가 배치되어 있다.
또한, 금속 커넥터(24B)는 L자 형상을 갖고 있다.
여기서, 접속부(41)는 배면측(-Z 방향)에 제1 접속면이 마련되어 있다.
또한, 연장부(42)는 접속부(41)로부터 +Z 방향으로 연장되고, 그 후 -X 방향으로 연장되어 암부(43)에 연결되어 있다.
암부(43)는 소스 단자 TS측을 향해 연장되기 때문에, -X 방향, 또한 +Y 방향으로 연장되어 접속부(44)에 연결되어 있다.
접속부(44)는, 배면측(-Z 방향)에 소스 단자 TS에 기계적 및 전기적으로 접속되는 제2 접속면이 마련되어 있다.
상기 구성에 있어서, 제3 리드 프레임(23B)의 접속부(44)는, 도전성 접착제로서의 납 땜납에 의해 소스 단자 TS에 기계적 및 전기적으로 접속되어 있다.
또한, 접속부(41)의 배면측(-Z 방향)에는, 제1 리드 프레임(22)으로부터 이격된 제3 리드 프레임(23B)이 위치하고 있다. 그리고, 접속부(41)의 제1 접속면은, 도전성 접착제로서의 납 땜납에 의해 제3 리드 프레임(23B)에 기계적 및 전기적으로 접속되어 있다.
다음에 실시 형태의 효과를 설명한다.
먼저 종래의 문제점에 대하여 설명한다.
도 6은, 몰드 전의 종래의 반도체 장치의 문제점의 설명도이다.
도 6에 있어서, 도 5와 마찬가지의 부분에는 동일한 부호를 부여하는 것으로 한다.
종래의 금속 커넥터(24AP)는, -X 방향을 따라서 반도체 칩(21)의 게이트 단자 TG가 마련되어 있는 위치를 향하여, 접속부(31), 연장부(32), 암부(33) 및 접속부(34P)가 배치되어 있다.
여기서, 접속부(31)는 배면측(-Z 방향)에 제1 접속면이 마련되어 있다.
또한, 연장부(32)는 접속부(31)로부터 -Y 방향으로 연장되고, 그 후 -X 방향으로 연장되어 암부(33)에 연결되어 있다.
암부(33)는 게이트 단자 TG측을 향해 연장되기 때문에, -X 방향, 또한 +Y 방향으로 연장되어 접속부(34)에 연결되어 있다.
접속부(34P)는 X-Z 평면을 따라서 -X 방향으로 곧게 연장되어 있고, 접속부(34P)의 배면측(-Z 방향)에 게이트 단자 TG에 기계적 및 전기적으로 접속되는 제2 접속면이 마련되어 있다.
상기한 종래의 구성에 의하면, 금속 커넥터(24AP)의 접속부(34P)는, X-Z 평면을 따라서 배치되어 있는 게이트 단자 TG를 따라서 연장된다. 그리고, 접속부(34P)는, 도전성 접착제로서의 납 땜납에 의해 게이트 단자 TG에 전기적으로 접속되는 위치에 위치하고 있다.
그런데, 금속 커넥터(24AP)는, 프레스 가공기에 의한 1회의 가공에 의해 펀칭 가공 및 굽힘 가공이 행해지는 것이 일반적이고, 접속부(34P), 특히 제2 접속면은 대부분이 압연면이지만, 접속부(34P)의 선단부(34PT)는 절단면으로 되어 있다.
이 결과, 접속부(34P)의 선단부(34PT)는 압연면보다도 조도가 크다.
따라서, 선단부(34PT)뿐만 아니라, 도 6에 원 AR로 나타내는 선단부(34PT)의 근방을 포함하는 영역에서는, 도전성 접착제로서의 납 땜납의 습윤이 나쁘다. 따라서, 리플로우 가공을 행한 경우에, 도 6의 원 AR의 영역에서 납 땜납의 접합 불량이 발생하여, 불량품이 될 우려가 있었다.
도 7은, 몰드 전의 실시 형태의 반도체 장치의 측면도이다.
도 8은, 몰드 전의 실시 형태의 반도체 장치의 외관 사시도이다.
실시 형태의 금속 커넥터(24A)는, 도 7 및 도 8에 나타내는 바와 같이, -X 방향을 따라서 반도체 칩(21)의 게이트 단자 TG가 마련되어 있는 위치를 향하여, 접속부(31), 연장부(32), 암부(33) 및 접속부(34)가 배치되어 있다.
여기서, 접속부(31)는 배면측(-Z 방향)에 제1 접속면(31A)이 마련되어 있다.
또한, 연장부(32)는 접속부(31)로부터 -Y 방향으로 연장되고, 그 후 -X 방향으로 연장되어 암부(33)에 연결되어 있다.
암부(33)는 게이트 단자 TG측을 향해 연장되기 때문에, -X 방향, 또한 +Y 방향으로 연장되어 접속부(34)에 연결되어 있다.
접속부(34)는, 배면측(-Z 방향)에 게이트 단자 TG에 기계적 및 전기적으로 접속되는 제2 접속면(36)이 마련되어 있다.
상기 구성에 있어서, 금속 커넥터(24A)의 접속부(34)는 게이트 단자 TG를 따라서, 즉 X축 방향을 따라서 연장된 상태로 배치되어 있다. 이 접속부(34)는, 도전성 접착제로서의 납 땜납에 의해 게이트 단자 TG에 전기적으로 접속되는 위치에 위치하고 있다.
여기서, 상술한 종래예와 마찬가지로, 금속 커넥터(24A)는, 프레스 가공기에 의한 1회의 가공에 의해 펀칭 가공 및 굽힘 가공이 행해지는 것이 일반적이며, 접속부(34)의 선단부(34T)는 절단면으로 되어 있다.
그러나, 실시 형태의 접속부(34)에 있어서는, 선단부(34T)는 접합 대상인 전극으로서의 게이트 단자 TG로부터 이격되는 방향, 즉 +Z 방향으로 점차 구부러져 있다.
도 9는, 금속 커넥터(24A)의 접합부의 확대도이다.
도 9에 나타내는 바와 같이, 접속부(34)는 암부(33)에 대하여 굴곡부(35)를 통해 도 9중, 상측 방향(+Z 방향)으로 점차 구부러져 있다. 이 구조에 있어서, 접속부(34)의 선단부(34T)는, 도전성 접착제로서의 납 땜납에 의해 접속부(34)에 접합되는 게이트 단자 TG의 접합면(50)으로부터 이격되어 배치된다. 보다 구체적으로는, 납 땜납의 표면 장력이 선단부(34T)에 미치지 않는 위치, 즉 납 땜납이 선단부(34T)에 도달하지 않는 위치에, 선단부(34T)가 배치되도록, 접속부(34)가 점차 상향(+Z 방향)으로 구부러져 있다.
또한, 암부(33)의 하면(37)은 당해 암부(33) 및 굴곡부(35)를 형성할 때의 굽힘 가공에 수반하는 압연면으로 되어 있다.
이 때, 굴곡부(35)는 접합면(50)에 대하여 선단부(34T)와는 반대의 방향으로 마련되어 있다. 이 굴곡부(35)는, 게이트 단자 TG가 형성되어 있는 반도체 칩(21)의 형성면(21A)으로부터, 당해 형성면(21A)의 수직 방향(+Z 방향)으로, 접속부(34)가 이격되도록 구부러져 있다.
따라서, 접합면(50)에 접합되는 접속부(34)의 제2 접속면(36)과, 접속부(34)의 하면(38)은, 굴곡부(35)를 형성할 때의 굽힘 가공에 수반하는 압연면으로 되어 있다. 이에 의해, 제2 접속면(36) 및 접속부(34)의 하면(38)은, 접속부(34)의 선단부(34T)와 비교하여 조도가 대폭 작게 되어 있다.
이 결과, 제2 접속면(36) 및 접속부(34)의 하면(38)은 습윤성이 높다. 따라서, 납 땜납의 표면 장력 및 모세관 현상에 의해, 제2 접속면(36)과 접속부(34)의 하면(38)은, 게이트 단자 TG의 접합면(50)과 견고하게 접합되게 된다.
이 경우에 있어서, 제2 접속면(36) 및 접합면(50)의 정면에서 본 형상은, 접속부(34)의 연장 방향이 길이 방향이 되는 직사각형상이 된다. 이 때문에, 납 땜납에 의한 표면 장력에 의해 리플로우 가공 시에 있어서도, 접속부(34)의 회전을 억제하여, 소정 위치에 고정하는 것이 가능해진다.
또한 굴곡부(35)의 하단부(35T)의 하면(38)도, 굴곡부(35)를 형성할 때의 굽힘 가공에 수반하는 압연면으로 되어 있다. 이 하면(38)을 게이트 전극 TG의 단부로부터 소정 거리 내측(도 9 중, -X 방향)에 배치함으로써, 납 땜납의 표면 장력에 의해, 금속 커넥터(24A)의 도 9 중 좌측의 게이트 전극 TG의 표면에 납 땜납이 도달한다. 이에 의해, 금속 커넥터(24A)를 보다 견고하게 접합하는 것이 가능해져, 금속 커넥터(24A)의 크랙 내성을 향상시킬 수 있다.
이상의 설명과 같이, 본 실시 형태에 따르면, 금속 커넥터(24A)의 리플로우 가공 시의 거동을 제어할 수 있어, 제조 공정을 변경하지 않고도, 금속 커넥터의 접합 불량 및 금속 커넥터의 접착 위치의 어긋남을 억제할 수 있다.
또한 도전성 접착제로서의 납 땜납이 제2 접속면(36)과 게이트 단자 TG의 접합면(50)의 전체에 골고루 퍼진 상태로 접착하는 것이 가능해져, 크랙 내성을 향상시키는 것이 가능해진다.
이상의 설명에 있어서는, 제2 접속면(36) 및 접합면(50)의 정면에서 본 형상은, 직사각형상으로 되어 있었지만, 금속 커넥터의 접합 불량의 억제의 관점에서는, 이것으로 한정되는 것은 아니다.
예를 들어, 정사각 형상, 원 형상, 타원 형상, 마름모형 형상 등의 임의의 형상으로 하는 것이 가능하다. 또한, 금속 커넥터의 리플로우 가공 시의 회전 방지의 관점에서는 종횡비가 크게 다른 형상(예를 들어, 타원 형상, 마름모형 형상 등)이 바람직하다.
이상의 설명의 금속 커넥터(24A)에 있어서는, 굴곡부(35)를 마련하여, 게이트 전극 TG가 형성되어 있는 형성면(21A)으로부터 수직 방향(+Z 방향)으로 이격되는 방향으로 접속부(34)가 구부러지고, 절단면(34T)을 접합면(50)으로부터 이격시켜 배치하고 있었다.
다른 실시 형태에서는, 굴곡부(35)를 형성하지 않고, 금속 커넥터(24A)를 구성해도 된다. 이 경우에는, 예를 들어 수평 방향(도 7의 예에서는, X-Y 평면을 따른 -X 방향)으로 접속부(34)을 연장시키고, 선단부(34T) 근방의 영역의 두께를 프레스에 의해 얇게 하여, 선단부(34T)를 접합면(50)으로부터 +Z 방향으로 이격시키도록 구성한다.
이 구성에 의해서도 접합면(50)에는, 금속 커넥터(24)의 압연면만이 위치하게 되어, 도전성 접착제로서의 납 땜납의 습윤성을 향상시킬 수 있다.
본 발명의 몇몇 실시 형태를 설명하였지만, 이들 실시 형태는 예로서 제시한 것이며, 발명의 범위를 한정하는 것은 의도하지 않는다. 이들 신규 실시 형태는 기타 다양한 형태로 실시되는 것이 가능하고, 발명의 요지를 일탈하지 않는 범위에서, 다양한 생략, 치환, 변경을 행할 수 있다. 이들 실시 형태나 그 변형은 발명의 범위나 요지에 포함됨과 함께, 특허 청구 범위에 기재된 발명과 그 균등의 범위에 포함된다.

Claims (8)

  1. 제1 리드 프레임과,
    상기 제1 리드 프레임으로부터 이격된 제2 리드 프레임과,
    상기 제1 리드 프레임에 탑재된 반도체 칩과,
    상기 반도체 칩의 전극과 상기 제2 리드 프레임을 도전성 접착제를 통해 전기적으로 접속시키는 도전 부재를 구비하고,
    상기 도전 부재는 절단면을 갖고, 상기 절단면은, 상기 도전 부재가 접합되는 상기 전극의 접합면으로부터 이격되어 있는, 반도체 장치.
  2. 제1항에 있어서,
    상기 도전 부재의 일단부가 상기 절단면이며,
    상기 도전 부재는 상기 도전 부재의 압연면에 있어서 상기 전극에 접합되어 있는, 반도체 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 도전 부재는, 상기 절단면을 상기 접합면으로부터 이격시키기 위한 굴곡부를 포함하고, 상기 굴곡부는, 상기 접합면에 대하여 상기 절단면과는 반대의 방향으로 마련되어 있는, 반도체 장치.
  4. 제3항에 있어서,
    상기 굴곡부는, 상기 전극이 마련되어 있는 형성면으로부터 상기 형성면의 수직으로 이격되는 방향으로 구부러져 있는, 반도체 장치.
  5. 제1항에 있어서,
    상기 접합면은, 정면에서 보아, 상기 도전 부재의 연장 방향이 길이 방향이 되는 직사각형 형상을 갖는, 반도체 장치.
  6. 제2항에 있어서,
    상기 접합면은, 정면에서 보아, 상기 도전 부재의 연장 방향이 길이 방향이 되는 직사각형 형상을 갖는, 반도체 장치.
  7. 제3항에 있어서,
    상기 접합면은, 정면에서 보아, 상기 도전 부재의 연장 방향이 길이 방향이 되는 직사각형 형상을 갖는, 반도체 장치.
  8. 제4항에 있어서,
    상기 접합면은, 정면에서 보아, 상기 도전 부재의 연장 방향이 길이 방향이 되는 직사각형 형상을 갖는, 반도체 장치.
KR1020210183351A 2021-03-22 2021-12-21 반도체 장치 KR20220131814A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2021-047248 2021-03-22
JP2021047248A JP2022146341A (ja) 2021-03-22 2021-03-22 半導体装置

Publications (1)

Publication Number Publication Date
KR20220131814A true KR20220131814A (ko) 2022-09-29

Family

ID=79230737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210183351A KR20220131814A (ko) 2021-03-22 2021-12-21 반도체 장치

Country Status (6)

Country Link
US (1) US11929306B2 (ko)
EP (1) EP4064338A1 (ko)
JP (1) JP2022146341A (ko)
KR (1) KR20220131814A (ko)
CN (1) CN115117006A (ko)
TW (1) TW202238888A (ko)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63170961U (en) * 1986-12-04 1988-11-07 Fuji Electric Co Let Semiconductor element
JPH01102996A (ja) 1987-10-15 1989-04-20 Mitsubishi Electric Corp リフロー半田付けによる電子部品の実装方法
JPH03120049U (ko) 1990-03-20 1991-12-10
JPH0626280U (ja) 1992-09-04 1994-04-08 株式会社三協精機製作所 半導体装置のリード構造
JP4694594B2 (ja) * 2008-06-06 2011-06-08 三洋電機株式会社 半導体装置
JP5542627B2 (ja) * 2010-11-11 2014-07-09 新電元工業株式会社 接続板、接合構造及び半導体装置
US8940630B2 (en) * 2013-02-01 2015-01-27 Invensas Corporation Method of making wire bond vias and microelectronic package having wire bond vias
JP2015012065A (ja) * 2013-06-27 2015-01-19 株式会社デンソー 半導体装置の製造方法
JP2015142072A (ja) 2014-01-30 2015-08-03 株式会社東芝 半導体装置
JP2015144217A (ja) * 2014-01-31 2015-08-06 株式会社東芝 コネクタフレーム及び半導体装置
KR20160033869A (ko) 2014-09-18 2016-03-29 제엠제코(주) 클립 구조체 제조 방법 및 이를 이용한 반도체 패키지
KR20170086828A (ko) * 2016-01-19 2017-07-27 제엠제코(주) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
JP6752981B2 (ja) * 2017-10-26 2020-09-09 新電元工業株式会社 半導体装置の製造方法
JP7043225B2 (ja) * 2017-11-08 2022-03-29 株式会社東芝 半導体装置
EP3503179A1 (en) * 2017-12-20 2019-06-26 Nexperia B.V. Electronic device
EP3761358A1 (en) * 2019-07-02 2021-01-06 Nexperia B.V. A lead frame assembly for a semiconductor device

Also Published As

Publication number Publication date
JP2022146341A (ja) 2022-10-05
EP4064338A1 (en) 2022-09-28
TW202238888A (zh) 2022-10-01
US20220301986A1 (en) 2022-09-22
US11929306B2 (en) 2024-03-12
CN115117006A (zh) 2022-09-27

Similar Documents

Publication Publication Date Title
JP6488940B2 (ja) 半導体装置
JP2014120734A (ja) 半導体モジュール
US11088042B2 (en) Semiconductor device and production method therefor
JPWO2016024445A1 (ja) 半導体装置
JP2015056638A (ja) 半導体装置およびその製造方法
US9666557B2 (en) Small footprint semiconductor package
EP2698817A1 (en) Semiconductor device and method for manufacturing semiconductor device
US10566308B2 (en) Semiconductor device manufacturing method and soldering support jig
JP7173487B2 (ja) 半導体装置
KR20220131814A (ko) 반도체 장치
US9252086B2 (en) Connector and resin-sealed semiconductor device
US10772194B2 (en) Circuit board, circuit assembly, and circuit board manufacturing method
JP2012238684A (ja) 電力用半導体装置
JP2012043956A (ja) 半導体装置及び電力用半導体装置
US20220301987A1 (en) Semiconductor device
US20230092121A1 (en) Semiconductor device
JP6063835B2 (ja) 半導体チップの実装方法、半導体装置、及び実装治具
US11646250B2 (en) Semiconductor device
JPH06252326A (ja) 多端子部品、配線基板、多端子部品の実装構造
JP2023011374A (ja) 半導体装置
JP2023089457A (ja) 半導体装置の製造方法及び半導体装置
JP2023011372A (ja) 半導体装置
JP2023011373A (ja) 半導体装置
JP2023011371A (ja) 端子部材及び半導体装置
JP2008085201A (ja) 半導体パッケージ及びその製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application