KR20220070142A - 발광 소자의 저장 장치, 이를 포함한 인쇄 장치, 및 이를 이용한 표시 장치의 제조 방법 - Google Patents

발광 소자의 저장 장치, 이를 포함한 인쇄 장치, 및 이를 이용한 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20220070142A
KR20220070142A KR1020200157076A KR20200157076A KR20220070142A KR 20220070142 A KR20220070142 A KR 20220070142A KR 1020200157076 A KR1020200157076 A KR 1020200157076A KR 20200157076 A KR20200157076 A KR 20200157076A KR 20220070142 A KR20220070142 A KR 20220070142A
Authority
KR
South Korea
Prior art keywords
light emitting
electrodes
electrode
pixel
layer
Prior art date
Application number
KR1020200157076A
Other languages
English (en)
Inventor
박성호
최재원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200157076A priority Critical patent/KR20220070142A/ko
Priority to US17/446,428 priority patent/US11932023B2/en
Publication of KR20220070142A publication Critical patent/KR20220070142A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/17—Ink jet characterised by ink handling
    • B41J2/175—Ink supply systems ; Circuit parts therefor
    • B41J2/17503—Ink cartridges
    • B41J2/17526—Electrical contacts to the cartridge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/02—Ink jet characterised by the jet generation process generating a continuous ink jet
    • B41J2/035—Ink jet characterised by the jet generation process generating a continuous ink jet by electric or magnetic field
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/17—Ink jet characterised by ink handling
    • B41J2/175—Ink supply systems ; Circuit parts therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J3/00—Typewriters or selective printing or marking mechanisms characterised by the purpose for which they are constructed
    • B41J3/407—Typewriters or selective printing or marking mechanisms characterised by the purpose for which they are constructed for marking on special material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

발광 소자의 저장 장치는, 적어도 하나의 발광 소자가 분산된 물질이 수용된 저장 용기를 포함한다. 제1 및 제2 전극들은 저장 용기의 내부에서 상호 이격되어 배치된다. 전원 공급부는 제1 및 제2 전극들 각각과 전기적으로 연결되어 제1 및 제2 전극들 각각에 대응하는 전원을 인가한다. 제1 및 제2 전극들 각각에는 홀들이 형성된다.

Description

발광 소자의 저장 장치, 이를 포함한 인쇄 장치, 및 이를 이용한 표시 장치의 제조 방법{RESERVOIR OF LIGHT EMITTING ELEMENTS, PRINTING APPARATUS INCLUDING THE SAME, AND METHOD OF FABRICATING DISPLAY DEVICE USING THE SAME}
본 발명은 발광 소자의 저장 장치, 이를 포함한 인쇄 장치, 및 이를 이용한 표시 장치의 제조 방법에 관한 것이다.
정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보 매체를 이용하려는 요구가 높아지면서, 표시 장치에 대한 요구 및 상업화가 중점적으로 이루어지고 있다.
본 발명은, 발광 소자들의 공급 불량을 방지할 수 있는 발광 소자의 저장 장치, 이를 포함하는 인쇄 장치, 및 이를 이용한 표시 장치의 제조 방법을 제공하는 데 목적이 있다.
본 발명의 일 실시예에 따른 발광 소자의 저장 장치는, 적어도 하나의 발광 소자가 분산된 물질이 수용된 저장 용기; 상기 저장 용기의 내부에 상호 이격되어 배치된 제1 및 제2 전극들; 및 상기 제1 및 제2 전극들 각각과 전기적으로 연결되어 상기 제1 및 제2 전극들 각각에 대응하는 전원을 인가하는 전원 공급부를 포함한다. 상기 제1 및 제2 전극들 각각에는 홀들이 형성된다.
일 실시예에 의하면, 상기 홀들 각각은 1μm 내지 20μm의 직경을 가질 수 있다.
일 실시예에 의하면, 상기 발광 소자는 나노 내지 마이크로 스케일의 발광 다이오드를 포함하며, 상기 홀들 각각의 직경은 상기 발광 소자의 길이보다 클 수 있다.
일 실시예에 의하면, 상기 제1 및 제2 전극들 각각은 판상이며, 상기 제1 및 제2 전극들은 상기 제1 및 제2 전극들의 면들에 수직하는 제1 방향을 따라 상호 교번하여 배치될 수 있다.
일 실시예에 의하면, 상기 제1 및 제2 전극들 중 인접한 전극들 사이의 간격은 10μm 내지 1000μm일 수 있다.
일 실시예에 의하면, 상기 제1 방향은 중력 방향에 수직일 수 있다.
일 실시예에 의하면, 상기 제1 방향은 중력 방향과 같을 수 있다.
일 실시예에 의하면, 상기 제1 및 제2 전극들 각각은 판상이며, 상기 제1 및 제2 전극들은 상기 제1 및 제2 전극들의 면들에 평행한 방향을 따라 이격되어 배치될 수 있다.
일 실시예에 의하면, 상기 물질은 유동성의 용매를 더 포함하고, 상기 적어도 하나의 발광 소자는 상기 용매 내에 분산되며, 전기 삼투에 의해 상기 용매는 상기 제1 및 제2 전극들 각각의 면적 중심에서 상승 유동하고 상기 제1 및 제2 전극들 사이에서 하강 유동하며, 상기 용매의 유동에 의해 상기 저장 용기 내에서 상기 물질이 교반될 수 있다.
일 실시예에 의하면, 상기 제1 및 제2 전극들 각각에는 서로 상이한 전원의 전압이 인가될 수 있다.
일 실시예에 의하면, 상기 발광 소자는, 제1 도전성 도펀트가 도핑된 제1 반도체층; 상기 제1 도전성 도펀트와 상이한 제2 도전성 도펀트가 도핑된 제2 반도체층; 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 위치한 활성층을 포함할 수 있다.
본 발명의 일 실시예에 따른 인쇄 장치는, 적어도 하나의 발광 소자가 분산된 물질을 수용하는 저장 유닛; 및 상기 저장 유닛으로 공급되는 물질을 분사하는 프린트 헤드 유닛를 포함한다. 상기 저장 유닛은, 적어도 하나의 발광 소자가 분산된 물질이 수용된 저장 용기; 상기 저장 용기의 내부에서 상호 이격되어 배치된 제1 및 제2 전극들; 및 상기 제1 및 제2 전극들 각각과 전기적으로 연결되어 상기 제1 및 제2 전극들 각각에 대응하는 전원을 인가하는 전원 공급부를 포함한다. 상기 제1 및 제2 전극들 각각에는 홀들이 형성된다.
일 실시예에 의하면, 상기 홀들 각각은 1μm 내지 20μm의 직경을 가질 수 있다.
일 실시예에 의하면, 상기 발광 소자는 나노 내지 마이크로 스케일의 발광 다이오드를 포함하며, 상기 홀들 각각의 직경은 상기 발광 소자의 길이보다 클 수 있다.
일 실시예에 의하면, 상기 제1 및 제2 전극들 각각은 판상이며, 상기 제1 및 제2 전극들은 상기 제1 및 제2 전극들의 면들에 수직하는 제1 방향을 따라 상호 교번하여 배치될 수 있다.
일 실시예에 의하면, 상기 제1 및 제2 전극들 중 인접한 전극들 사이의 간격은 10μm 내지 1000μm일 수 있다.
본 발명의 일 실시예에 따른 표시 장치의 제조 방법은, 적어도 하나의 발광 소자가 분산된 물질을 수용하는 저장 유닛, 및 상기 저장 유닛으로 공급되는 물질을 분사하는 프린트 헤드 유닛를 포함한 인쇄 장치를 이용한다. 상기 표시 장치의 제조 방법은, 서로 이격된 제1 화소 전극 및 제2 화소 전극을 포함한 기판을 준비하는 단계; 상기 프린트 헤드 유닛을 통해 상기 기판 상부에 상기 물질을 분사하는 단계; 및 상기 제1 화소 전극과 상기 제2 화소 전극 사이에 상기 물질의 발광 소자를 정렬하는 단계를 포함한다.
일 실시예에 의하면, 상기 물질은 유동성의 용매 및 상기 용매 내에 상기 발광 소자가 분산된 잉크일 수 있다.
일 실시예에 의하면, 상기 표시 장치의 제조 방법은, 상기 저장 유닛의 저장 용기의 내부에서 상호 이격되어 배치된 제1 및 제2 전극들에 전원을 인가하는 단계를 더 포함할 수 있다. 상기 제1 전극과 상기 제2 전극 사이에 전계가 형성되어 전기 삼투에 의해 상기 물질이 교반되고, 상기 저장 용기 내에서 상기 발광 소자는 부유 상태로 유지될 수 있다.
일 실시예에 의하면, 상기 제1 및 제2 전극들 각각에는 홀들이 형성되며, 상기 물질이 교반되는 과정에서, 상기 저장 용기 내부에 발생된 마이크로 버블이 상기 홀들을 지나면서 제거될 수 있다.
본 발명은, 복수의 발광 소자들이 분산된 용매를 포함한 물질이 수용된 저장 용기 내부에 상호 마주보도록 배치된 전극들을 이용하여 전계를 형성함으로써, 전기 삼투(electroosmosis)에 의해 물질이 교반되고, 발광 소자들의 침강(沈降)이 방지될 수 있다.
또한, 본 발명은, 상기 전극들에 홀들을 형성함으로써, 저장 장치에 물질을 수용하거나 교반하는 과정에서 발생하는 마이크로 버블이 홀들에 의해 제거될 수 있다.
따라서, 발광 소자들의 침강이나 마이크로 버블에 기인한, 저장 장치로부터 프린트 헤드 유닛으로의 발광 소자들의 공급 불량이 방지될 수 있다.
본 발명의 일 실시예에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 발광 소자를 개략적으로 도시한 사시도이다.
도 2는 도 1의 발광 소자의 단면도이다.
도 3은 일 실시예에 따른 발광 소자의 저장 장치를 개략적으로 도시한 측단면도이다.
도 4a는 도 3의 저장 장치에 포함된 저장부를 개략적으로 도시한 사시도이다.
도 4b는 도 4a의 저장부에 포함된 전극들을 도시한 측단면도이다.
도 4c는 도 3의 저장 장치에 포함된 저장부의 다른 예를 개략적으로 도시한 사시도이다.
도 5는 도 3의 저장 장치에 포함된 저장부의 다른 예를 개략적으로 도시한 측단면도이다.
도 6은 일 실시예에 따른 인쇄 장치를 개략적으로 도시한 도면이다.
도 7은 도 6의 인쇄 장치에 포함된 프린트 헤드 유닛을 개략적으로 도시한 측단면도이다.
도 8은 일 실시예에 따른 방법으로 제조된 표시 장치의 개략적인 평면도이다.
도 9는 도 8의 표시 장치에 포함된 화소 내 구성 요소들의 전기적 연결 관계를 나타낸 회로도이다.
도 10은 도 8의 표시 장치에 포함된 화소를 개략적으로 도시한 평면도이다.
도 11은 도 10의 Ⅰ ~ Ⅰ’선에 따른 개략적인 단면도이다.
도 12는 도 10의 Ⅱ ~ Ⅱ'선에 따른 개략적인 단면도이다.
도 13 내지 도 15는 일 실시예에 따른 표시 장치의 제조 방법을 공정 단계별로 개략적으로 나타낸 단면도들이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조 부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
본 출원에서, "어떤 구성요소(일 예로 ‘제 1 구성요소’)가 다른 구성요소(일 예로 ‘제 2 구성요소’)에 "(기능적으로 또는 통신적으로) 연결되어 ((operatively or communicatively) coupled with/to)" 있다거나, "접속되어 (connected to)" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(일 예로 ‘제 3 구성요소’)를 통하여 연결될 수 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소(일 예로 ‘제 1 구성요소’)가 다른 구성요소 (일 예로 ‘제 2 구성요소’)에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소와 상기 다른 구성요소 사이에 다른 구성요소(일 예로 ‘제 3 구성요소’)가 존재하지 않는 것으로 이해될 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예 및 그 밖에 당업자가 본 발명의 내용을 쉽게 이해하기 위하여 필요한 사항에 대하여 상세히 설명하기로 한다. 아래의 설명에서, 단수의 표현은 문맥상 명백하게 단수만을 포함하지 않는 한, 복수의 표현도 포함한다.
도 1은 일 실시예에 따른 발광 소자를 개략적으로 도시한 사시도이며, 도 2는 도 1의 발광 소자의 단면도이다.
본 발명의 일 실시예에 있어서, 발광 소자의 종류 및/또는 형상이 도 1 및 도 2에 도시된 실시예에 한정되지는 않는다.
도 1 및 도 2를 참조하면, 발광 소자(LD)는 제1 반도체층(11), 제2 반도체층(13), 제1 및 제2 반도체층들(11, 13) 사이에 개재된 활성층(12)을 포함할 수 있다. 일 예로, 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)이 순차적으로 적층된 발광 적층체를 구현할 수 있다.
발광 소자(LD)는 일 방향으로 연장된 형상으로 제공될 수 있다. 발광 소자(LD)의 연장 방향을 길이 방향이라고 하면, 발광 소자(LD)는 연장 방향을 따라 일 단부(또는 하 단부)와 타 단부(또는 상 단부)를 포함할 수 있다. 발광 소자(LD)의 일 단부(또는 하 단부)에는 제1 및 제2 반도체층들(11, 13) 중 어느 하나의 반도체층, 발광 소자(LD)의 타 단부(또는 상 단부)에는 상기 제1 및 제2 반도체층들(11, 13) 중 나머지 반도체층이 배치될 수 있다. 일 예로, 발광 소자(LD)의 일 단부(또는 하 단부)에는 제1 반도체층(11)이 배치되고, 발광 소자(LD)의 타 단부(또는 상 단부)에는 제2 반도체층(13)이 배치될 수 있다.
발광 소자(LD)는 다양한 형상으로 제공될 수 있다. 일 예로, 발광 소자(LD)는 길이 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 가질 수 있다. 본 발명의 일 실시예에 있어서, 길이 방향으로의 발광 소자(LD)의 길이(L)는 그의 직경(D, 또는 횡단면의 폭)보다 클 수 있다. 이러한 발광 소자(LD)는 일 예로 나노 스케일(nano scale) 내지 마이크로 스케일(micro scale) 정도의 직경(D) 및/또는 길이(L)를 가질 정도로 초소형으로 제작된 발광 다이오드(light emitting diode, LED)를 포함할 수 있다.
발광 소자(LD)의 직경(D)은 0.5㎛ 내지 500㎛ 정도일 수 있으며, 그 길이(L)는 1㎛ 내지 10㎛ 정도일 수 있다. 다만, 발광 소자(LD)의 직경(D) 및 길이(L)가 이에 한정되는 것은 아니며, 발광 소자(LD)가 적용되는 조명 장치 또는 자발광 표시 장치의 요구 조건(또는 설계 조건)에 부합되도록 발광 소자(LD)의 크기가 변경될 수 있다.
제1 반도체층(11)은 일 예로 적어도 하나의 n형 반도체층을 포함할 수 있다. 예를 들어, 제1 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전성의 도펀트(또는 n형 도펀트)가 도핑된 n형 반도체층일 수 있다. 다만, 제1 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 제1 반도체층(11)을 구성할 수 있다. 본 발명의 일 실시예에 있어서, 제1 반도체층(11)은 제1 도전성의 도펀트(또는 n형 도펀트)가 도핑된 질화갈륨(GaN) 반도체 물질을 포함할 수 있다. 제1 반도체층(11)은 발광 소자(LD)의 길이(L) 방향을 따라 활성층(12)과 접촉하는 상부 면과 외부로 노출된 하부 면을 포함할 수 있다. 제1 반도체층(11)의 하부 면은 발광 소자(LD)의 일 단부(또는 하 단부)일 수 있다.
활성층(12)은 제1 반도체층(11) 상에 배치되며, 단일 또는 다중 양자 우물(quantum wells) 구조로 형성될 수 있다. 일 예로, 활성층(12)이 다중 양자 우물 구조로 형성되는 경우, 상기 활성층(12)은 장벽층(barrier layer, 미도시), 스트레인 강화층(strain reinforcing layer), 및 웰층(well layer)이 하나의 유닛으로 주기적으로 반복 적층될 수 있다. 스트레인 강화층은 장벽층보다 더 작은 격자 상수(lattice constant)를 가져 웰층에 인가되는 스트레인, 일 예로, 압축 스트레인을 더 강화할 수 있다. 다만, 활성층(12)의 구조가 상술한 실시예에 한정되는 것은 아니다.
활성층(12)은 400nm 내지 900nm의 파장을 갖는 광을 방출할 수 있으며, 이중 헤테로 구조(double hetero structure)를 사용할 수 있다. 본 발명의 일 실시예에서, 발광 소자(LD)의 길이(L) 방향을 따라 활성층(12)의 상부 및/또는 하부에는 도전성의 도펀트가 도핑된 클래드층(clad layer, 미도시)이 형성될 수도 있다. 일 예로, 클래드층은 AlGaN층 또는 InAlGaN층으로 형성될 수 있다. 실시예에 따라, AlGaN, InAlGaN 등의 물질이 활성층(12)을 형성하는 데에 이용될 수 있으며, 이 외에도 다양한 물질이 활성층(12)을 구성할 수 있다. 활성층(12)은 제1 반도체층(11)과 접촉하는 제1 면 및 제2 반도체층(13)과 접촉하는 제2 면을 포함할 수 있다.
발광 소자(LD)의 양 단부에 소정 전압 이상의 전계를 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 다양한 발광 장치의 광원(또는 발광원)으로 이용할 수 있다.
제2 반도체층(13)은 활성층(12)의 제2 면 상에 배치되며, 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다. 예를 들어, 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전성의 도펀트(또는 p형 도펀트)가 도핑된 p형 반도체층을 포함할 수 있다. 다만, 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 반도체층(13)을 구성할 수 있다. 본 발명의 일 실시예에 있어서, 제2 반도체층(13)은 제2 도전성의 도펀트(또는 p형 도펀트)가 도핑된 질화갈륨(GaN) 반도체 물질을 포함할 수 있다. 제2 반도체층(13)은 발광 소자(LD)의 길이(L) 방향을 따라 활성층(12)의 제2 면과 접촉하는 하부 면과 외부로 노출된 상부 면을 포함할 수 있다. 여기서, 제2 반도체층(13)의 상부 면은 발광 소자(LD)의 타 단부(또는 상 단부)일 수 있다.
본 발명의 일 실시예에 있어서, 제1 반도체층(11)과 제2 반도체층(13)은 발광 소자(LD)의 길이(L) 방향으로 서로 상이한 두께를 가질 수 있다. 일 예로, 발광 소자(LD)의 길이(L) 방향을 따라 제1 반도체층(11)이 제2 반도체층(13)보다 상대적으로 두꺼운 두께를 가질 수 있다. 이에 따라, 발광 소자(LD)의 활성층(12)은 제1 반도체층(11)의 하부 면보다 제2 반도체층(13)의 상부 면에 더 인접하게 위치할 수 있다.
한편, 제1 반도체층(11)과 제2 반도체층(13)이 각각 하나의 층으로 구성된 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 본 발명의 일 실시예에 있어서, 활성층(12)의 물질에 따라 제1 반도체층(11)과 제2 반도체층(13) 각각은 적어도 하나 이상의 층들, 일 예로 클래드층 및/또는 TSBR(tensile strain barrier reducing) 층을 더 포함할 수도 있다. TSBR 층은 격자 구조가 다른 반도체층들 사이에 배치되어 격자 상수 차이를 줄이기 위한 완충 역할을 하는 스트레인(strain) 완화층일 수 있다. TSBR 층은 p-GaInP, p-AlInP, p-AlGaInP 등과 같은 p형 반도체층으로 구성될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
실시예에 따라, 발광 소자(LD)는 상술한 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13) 외에도 상기 제2 반도체층(13) 상부에 배치되는 추가 전극(미도시, 이하 ‘제1 추가 전극’ 이라 함)을 더 포함할 수도 있다. 또한, 다른 실시예에 따라, 제1 반도체층(11)의 일 단에 배치되는 하나의 다른 추가 전극(미도시, 이하 ‘제2 추가 전극’이라 함)을 더 포함할 수도 있다.
제1 및 제2 추가 전극들 각각은 오믹(ohmic) 컨택 전극일 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 및 제2 추가 전극들은 쇼트키(schottky) 컨택 전극일 수 있다. 제1 및 제2 추가 전극들은 도전성 물질(또는 재료)을 포함할 수 있다. 예를 들어, 제1 및 제2 추가 전극들은, 크롬(Cr), 타이타늄(Ti), 알루미늄(Al), 금(Au), 니켈(Ni), 및 이들의 산화물 또는 합금 등을 단독 또는 혼합하여 사용한 불투명 금속을 포함할 수 있으나, 본 발명이 이에 한정되지 않는다. 실시예에 따라, 제1 및 제2 추가 전극들은 인듐 주석 산화물(indium tin oxide, ITO), 인듐 아연 산화물(indium zinc oxide, IZO), 아연 산화물(zinc oxide, ZnO), 인듐 갈륨 아연 산화물(indium gallium zinc oxide, IGZO), 인듐 주석 아연 산화물(indium tin zinc oxide, ITZO)과 같은 투명 도전성 산화물을 포함할 수도 있다.
제1 및 제2 추가 전극들에 포함된 물질은 서로 동일하거나 상이할 수 있다. 제1 및 제2 추가 전극들은 실질적으로 투명 또는 반투명할 수 있다. 이에 따라, 발광 소자(LD)에서 생성된 광은 제1 및 제2 추가 전극들 각각을 투과하여 발광 소자(LD)의 외부로 방출될 수 있다. 실시예에 따라, 발광 소자(LD)에서 생성된 광이 제1 및 제2 추가 전극들을 투과하지 않고 상기 발광 소자(LD)의 양 단부를 제외한 영역을 통해 상기 발광 소자(LD)의 외부로 방출되는 경우 상기 제1 및 제2 추가 전극들은 불투명 금속을 포함할 수도 있다.
본 발명의 일 실시예에 있어서, 발광 소자(LD)는 절연막(14)을 더 포함할 수 있다. 다만, 실시예에 따라, 절연막(14)은 생략될 수도 있으며, 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13) 중 일부만을 덮도록 제공될 수도 있다.
절연막(14)은, 활성층(12)이 제1 및 제2 반도체층들(11, 13) 외의 전도성 물질과 접촉하여 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(14)은 발광 소자(LD)의 표면 결함을 최소화하여 발광 소자(LD)의 수명 및 발광 효율을 향상시킬 수 있다. 또한, 복수의 발광 소자(LD)들이 밀접하게 배치되는 경우, 절연막(14)은 발광 소자(LD)들 사이에서 발생할 수 있는 원치 않은 단락을 방지할 수 있다. 활성층(12)이 외부의 전도성 물질과 단락이 발생하는 것을 방지할 수 있다면, 절연막(14)의 구비 여부가 한정되지는 않는다.
절연막(14)은 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)을 포함한 발광 적층체의 외주면을 전체적으로 둘러싸는 형태로 제공될 수 있다. 절연막(14)은 외주면이 표면처리 되어, 표면의 적어도 일부에 소자 결합기가 결합될 수 있다. 소자 결합기는 발광 소자(LD)가 적용되는 장치, 일 예로, 표시 장치의 제조 시 상기 발광 소자(LD)를 원하는 영역에 안정적으로 고정시킬 수 있다.
상술한 실시예에서, 절연막(14)이 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13) 각각의 외주면을 전체적으로 둘러싸는 형태로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 발광 소자(LD)가 제1 추가 전극을 포함하는 경우, 절연막(14)은 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및 제1 추가 전극 각각의 외주면을 전체적으로 둘러쌀 수 있다. 또한, 다른 실시예에 따라, 절연막(14)은 상기 제1 추가 전극의 외주면을 전체적으로 둘러싸지 않거나 상기 제1 추가 전극의 외주면의 일부만을 둘러싸고 상기 제1 추가 전극의 외주면의 나머지를 둘러싸지 않을 수도 있다. 또한, 실시예에 따라, 발광 소자(LD)의 타 단부(또는 상단부)에 제1 추가 전극이 배치되고, 상기 발광 소자(LD)의 일 단부(또는 하 단부)에 제2 추가 전극이 배치될 경우, 절연막(14)은 상기 제1 및 제2 추가 전극들 각각의 적어도 일 영역을 노출할 수도 있다.
절연막(14)은 투명한 절연 물질을 포함할 수 있다. 예를 들어, 절연막(14)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx) 및 산화타이타늄(TiO2) 중 적어도 하나의 절연 물질을 포함하여 단일층 또는 다중층(예를 들어, 알루미늄 산화물(AlOx)과 실리콘 산화물(SiOx)로 구성된 이중층)으로 구성될 수 있으나, 이에 한정되지는 않는다. 일례로, 본 발명의 실시예에서는 절연성을 갖는 다양한 재료가 상기 절연막(14)의 재료로 사용될 수 있다.
실시예에 따라, 발광 소자(LD)는, 코어-쉘(core-shell) 구조의 발광 패턴으로 구현될 수도 있다. 이 경우, 상술한 제1 반도체층(11)은 발광 소자(LD)의 코어(core), 즉 가운데(또는 중앙)에 위치할 수 있고, 활성층(12)은 상기 제1 반도체층(11)의 외주면을 둘러싸는 형태로 제공 및/또는 형성될 수 있으며, 제2 반도체층(13)은 상기 활성층(12)을 둘러싸는 형태로 제공 및/또는 형성될 수 있다. 또한, 발광 소자(LD)는 상기 제2 반도체층(13)의 적어도 일측을 둘러싸는 추가 전극(미도시)을 더 포함할 수도 있다. 또한, 실시예에 따라, 발광 소자(LD)는 코어-쉘(core-shell) 구조의 발광 패턴의 외주면에 제공되며 투명한 절연 물질을 포함하는 절연막(14)을 더 포함할 수 있다. 코어-쉘(core-shell) 구조의 발광 패턴으로 구현된 발광 소자(LD)는 성장 방식으로 제조될 수 있다.
상술한 발광 소자(LD)는, 다양한 표시 장치의 발광원으로 이용될 수 있다. 발광 소자(LD)는 표면 처리 과정을 거쳐 제조될 수 있다. 예를 들어, 다수의 발광 소자(LD)들을 유동성의 용액(또는 용매)에 혼합하여 각각의 화소 영역(일 예로, 각 화소의 발광 영역 또는 각 서브 화소의 발광 영역)에 공급할 때, 상기 발광 소자(LD)들이 상기 용액 내에 불균일하게 응집하지 않고 균일하게 분사될 수 있도록 각각의 발광 소자(LD)를 표면 처리할 수 있다.
상술한 발광 소자(LD)를 포함한 발광 유닛(또는 발광 장치)은, 표시 장치를 비롯하여 광원을 필요로 하는 다양한 종류의 전자 장치에서 이용될 수 있다. 예를 들어, 표시 패널의 각 화소의 화소 영역 내에 복수 개의 발광 소자(LD)들을 배치하는 경우, 상기 발광 소자(LD)들은 상기 각 화소의 광원으로 이용될 수 있다. 다만, 발광 소자(LD)의 적용 분야가 상술한 예에 한정되지 않는다. 예를 들어, 발광 소자(LD)는 조명 장치 등과 같이 광원을 필요로 하는 다른 종류의 전자 장치에도 이용될 수 있다.
도 3은 일 실시예에 따른 발광 소자의 저장 장치를 개략적으로 도시한 측단면도이고, 도 4a는 도 3의 저장 장치에 포함된 저장부를 개략적으로 도시한 사시도이며, 도 4b는 도 4a의 저장부에 포함된 전극들을 도시한 측단면도이고, 도 4c는 도 3의 저장 장치에 포함된 저장부의 다른 예를 개략적으로 도시한 사시도이다.
도 3, 도 4a, 도 4b, 및 도 4c에서는, 설명의 편의를 위하여 발광 소자(LD)들을 원기둥 형상으로 도시하였다.
먼저 도 1 내지 도 4b를 참조하면, 일 실시예에 따른 발광 소자의 저장 장치(100)(이하, 저장 장치(100)라 함)는 저장부(110) 및 전원 공급부(120)를 포함할 수 있다.
저장부(110)는 물질(INK, 또는 혼합물, 내용물)을 수용(또는 저장)하는 저장 용기(110a) 및 상기 물질(INK)에 전계(electric field)를 형성하는 전계 형성 수단을 포함할 수 있다.
물질(INK)은 용액 상태로 제공될 수 있다. 물질(INK)은 유동성의 용매(SLV)와 용매(SLV) 내에 포함된(또는 분산된) 복수개의 발광 소자(LD)들을 포함하는 잉크일 수 있다.
용매(SLV)는 액상 혹은 유동성이 있는 것으로 분산질에 해당하는 발광 소자(LD)들이 상기 용매(SLV) 내를 이동할 수 있는 정도의 점도를 가질 수 있다. 용매(SLV)는 전계 형성 수단에 의해 형성된 전계에 의해 발광 소자(LD)들이 용매(SLV) 내에서 용이하게 움직일 수 있는 물질을 포함할 수 있다. 일 예로, 용매(SLV)는 아세톤, 물, 알코올, 톨루엔 등을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 용매(SLV)는 상온 또는 열에 의해 기화되거나 휘발되는 물질 중 적어도 하나를 포함할 수 있다. 실시예에 따라, 용매(SLV)는 유기 수지를 포함할 수도 있다. 유기 수지는, 예를 들어, 열가소성 수지, 열경화성 수지, 광경화성 수지 등에서 단독 또는 2종 이상을 혼합하여 사용될 수 있다.
발광 소자(LD)들은 용매(SLV)가 제거된 후 최종적으로 대상물(일 예로, 기판) 상에 잔류하는 고형 물질일 수 있다. 상기 발광 소자(LD)들은 도 1 및 도 2를 참고하여 설명한 바와 같이 나노 내지 마이크로 스케일을 갖는 초소형의 발광 다이오드일 수 있다. 발광 소자(LD)들 각각은 길이(L) 방향으로 제1 단부와 제2 단부를 포함할 수 있다. 제1 단부에는 제1 및 제2 반도체층들(11, 13) 중 하나가 배치될 수 있고, 제2 단부에는 상기 제1 및 제2 반도체층들(11, 13) 중 나머지 하나가 배치될 수 있다. 이에 따라, 제1 및 제2 단부들은 서로 상이한 극성을 띨 수 있다. 제1 및 제2 단부들에 상이한 극성을 갖는 발광 소자(LD)들 각각은 저장 용기(110a)에 전계가 형성될 경우 전기적인 힘(일 예로, 인력과 척력)을 받아 용매(SLV) 내에서 침강(沈降)하지 않고 부유(浮遊) 상태를 유지할 수 있다.
저장 용기(110a)는 상술한 물질(INK)을 수용하는 수용 공간일 수 있다. 저장 용기(110a)는 사각형의 단면을 갖는 형태로 도시되었으나, 본 발명이 이에 한정되는 것은 아니며, 물질(INK)을 수용하되 전계 형성 수단이 그 내부에 안정적으로 배치될 수 있는 범위 내에서 다양한 형상으로 변경될 수 있다.
저장 용기(110a)는 부도체 물질(또는 재료), 일 예로 절연 물질로 구성될 수 있다. 저장 용기(110a)는 투명 절연 물질 및/또는 불투명 절연 물질중 적어도 하나의 절연 물질을 실시예에 따라 선택적으로 사용할 수 있다.
저장 용기(110a)는 상기 물질(INK)이 유입되는 유입부(110b) 및 상기 물질(INK)을 배출하는 배출부(110c)를 포함할 수 있다. 상기 유입부(110b) 및 상기 배출부(110c)는 대응하는 도관(미도시)과 직접 유체 연통될 수 있다. 유입부(110b) 및 배출부(110c) 각각은 저장 용기(110a)의 측면에 위치할 수 있다. 일 예로, 유입부(110b)는 저장 용기(110a)의 제1 측면(S3)에 위치할 수 있고, 배출부(110c)는 상기 저장 용기(110a)의 제2 측면(S4)에 위치할 수 있다. 여기서, 상기 제1 측면(S3)은, 도 4a에서 볼 때, 상기 저장 용기(110a)의 좌측 측면일 수 있고, 상기 제2 측면(S4)은 상기 저장 용기(110a)의 우측 측면일 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
저장부(110)는 유입부(110b) 및 상기 유입부(110b)에 대응하는 도관 사이에 위치하는 체크 밸브(미도시)를 더 포함할 수 있다. 체크 밸브는 일정 수준 이상의 물질(INK)이 저장 용기(110a)로 유입하는 것을 방지하기 위하여 선택적으로 개폐될 수 있다. 또한, 저장부(110)는 배출부(110c) 및 상기 배출부(110c)에 대응하는 도관 사이에 위치하는 공급 밸브(미도시)를 더 포함할 수 있다. 공급 밸브는 저장 용기(110a)에 수용된 물질(INK)을 대상물, 일 예로, 인쇄 장치 등으로 공급하기 위하여 선택적으로 개폐될 수 있다.
전계 형성 수단은, 저장 용기(110a) 내부에 배치되며 상호 이격된 제1 전극(EL1)과 제2 전극(EL2)을 포함할 수 있다.
제1 전극(EL1)과 제2 전극(EL2)은 도전성 물질(또는 재료)을 포함할 수 있다. 제1 전극(EL1)의 폭(예를 들어, 도 4a에서 제2 방향(DR2)으로의 길이)과 제2 전극(EL2)의 폭(예를 들어, 도 4a에서 제2 방향(DR2)으로의 길이)은 서로 동일할 수 있다. 제1 전극(EL1)과 제2 전극(EL2)은 동일한 평면 형상을 가질 수 있다. 일 예로, 도 4a 및 도 4b에 도시된 바와 같이, 제1 전극(EL1)과 제2 전극(EL2) 각각은 판상(plate shape)이며, 제1 방향(DR1)으로 완전히 중첩할 수 있다.
실시예들에서, 제1 전극(EL1) 및 제2 전극(EL2)은 기 설정된 간격(GAP)을 가지고, 제1 및 제2 전극들(EL1, EL2)의 면들에 수직하는 방향을 따라 상호 교번하여 배치될 수 있다.
도 4a 및 도 4b에 도시된 바와 같이, 제1 전극(EL1) 및 제2 전극(EL2) 각각은 제2 방향(DR2) 및 제3 방향(DR3)에 의해 정의되는 평면에 평행하는 판 형상을 가지며, 제1 전극(EL1) 및 제2 전극(EL2)은 제1 방향(DR1)을 따라 상호 교번하여 배치될 수 있다. 여기서, 제1 방향(DR1)은 중력 방향에 수직할 수 있다. 제1 전극(EL1) 및 제2 전극(EL2)은 저장 용기(110a)의 하부 면(S1)에서 상부 면(S2)까지 연장할 수 있다. 상호 인접한 제1 전극(EL1) 및 제2 전극(EL2) 사이의 간격(GAP)(즉, 제1 방향(DR1)으로의 거리)은 10μm 내지 1000μm일 수 있다. 이 경우, 전기 삼투(electroosmosis)에 의해 제1 전극(EL1) 및 제2 전극(EL2)들 사이에서 물질(INK)이 적절한 유속과 유량을 갖고 이동하며, 또한, 제1 전극(EL1) 및 제2 전극(EL2) 사이에 형성되는 소용돌이(vortex)에 의해 교반될 수 있다. 한편, 도 4a 및 도 4b에서는 총 4개의 제1 및 제2 전극들(EL1, EL2)이 도시되었으나, 이는 예시적인 것으로, 저장부(110)는 5개 이상의 제1 및 제2 전극들(EL1, EL2)을 포함할 수 있다.
실시예들에서, 제1 전극(EL1)에는, 두께 방향으로 제1 전극(EL1)을 관통하는 홀(HOLE)들이 형성될 수 있다. 유사하게, 제2 전극(EL2)에는, 두께 방향으로 제2 전극(EL2)을 관통하는 홀(HOLE)들이 형성될 수 있다.
일 실시예에서, 홀(HOLE)은 1μm 내지 20μm의 직경(DM)을 가질 수 있다. 실시예에 따라, 홀(HOLE)의 직경은 발광 소자(LD)의 길이(L)보다 클 수 있으며, 이 경우, 발광 소자(LD)를 포함하는 물질(INK)은 홀(HOLE)을 통해 이동할 수도 있다.
참고로, 물질(INK)을 저장부(110)에 공급하는 과정에서 마이크로 버블(BB)이 발생하거나, 제1 및 제2 전극들(EL1, EL2) 사이에 형성된 전계(또는, 전기장)에 의해 전해 분리가 일어나 마이크로 버블(BB)이 발생할 수 있다. 이러한 마이크로 버블(BB)은 약 50μm 이하의 크기를 가지며, 배출부(110c)를 통해 외부로 물질(INK)(특히, 발광 소자(LD))이 일정 수준으로 공급되는 것을 방해할 수 있다. 예를 들어, 마이크로 버블(BB)에 의해 저장부(110)로부터 물질(INK)이 공급되지 않을 수 있다. 따라서, 제1 및 제2 전극들(EL1, EL2)에 홀(HOLE)을 형성함으로써, 제1 및 제2 전극들(EL1, EL2) 사이의 전계에 의해 물질(INK)과 함께 마이크로 버블(BB)이 홀(HOLE)을 지나게 되며, 마이크로 버블(BB)이 홀(HOLE)을 지나는 과정에서 터지면서 제거될 수 있다.
전원 공급부(120)는 신호 인가부(120a) 및 신호 증폭부(120b)를 포함할 수 있다.
신호 인가부(120a)는 제1 전극(EL1)과 제2 전극(EL2) 사이에 전계를 형성하기 위하여 상기 제1 및 제2 전극들(EL1, EL2) 각각에 대응하는 신호를 인가하는 전원 공급부일 수 있다.
신호 증폭부(120b)는 신호 인가부(120a)로부터 공급된 소정의 신호를 일정 수준 이상으로 증폭하여 이를 제1 및 제2 배선들(CL1, CL2)을 통해 제1 및 제2 전극들(EL1, EL2)로 전달할 수 있다. 신호 증폭부(120b)는 제1 배선(CL1)을 통해 증폭된 소정의 신호를 제1 전극(EL1)으로 전달할 수 있고, 제2 배선(CL2)을 통해 증폭된 소정의 신호를 제2 전극(EL2)으로 전달할 수 있다.
제1 전극(EL1)으로 인가된 소정의 신호와 제2 전극(EL2)으로 인가된 소정의 신호는 상기 제1 및 제2 전극들(EL1, EL2) 사이에 전계를 형성할 수 있을 정도의 전압 차이 및/또는 위상 차이를 갖는 신호들일 수 있다. 일 예로, 제1 및 제2 전극들(EL1, EL2) 각각으로 인가된 소정의 신호는 1V 내지 100V 범위의 전압일 수 있다. 제1 및 제2 전극들(EL1, EL2) 각각으로 인가된 소정의 신호는, 직류 전압 및/또는 사인파(sine wave), 톱니파(sawtooth), 사각파(quare wave), 및 삼각파(triangle wave)의 교류 전압일 수 있다. 제1 및 제2 전극들(EL1, EL2) 각각으로 인가된 소정의 신호가 교류 전압인 경우, 상기 신호의 주파수는 1Hz 내지 100kHz일 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 상기 제1 및 제2 전극들(EL1, EL2) 각각으로 인가되는 소정의 신호의 세기 및 주파수는 저장 용기(110a)의 재질 및 두께, 발광 소자(LD)들을 포함한 물질(INK)의 점도, 및 상기 발광 소자(LD)들의 농도에 따라 결정될 수 있다.
제1 및 제2 전극들(EL1, EL2) 각각으로 인가되는 소정의 신호의 세기 및 주파수는, 대응하는 도관을 통해 저장부(110)의 배출부(110c)에서 대상물로 배출되어 저장 용기(110a) 내에 잔류하는 물질(INK)의 양에 따라 경시성을 가지고 지속적으로 변할 수 있다.
물질(INK)이 수용된 저장 용기(110a) 내에서 발광 소자(LD)들은 외부의 힘이 작용되지 않은 경우 랜덤한 배향 방향을 가지면서, 중력에 의하여 상기 저장 용기(110a)의 바닥면(또는, 저장 용기(110a)의 하부 면(S1))을 향하여 침강할 수 있다. 만일, 상기 물질(INK)이 저장부(110)에서 장기간 보관되면, 상기 발광 소자(LD)들이 침강하여 저장 용기(110a)의 바닥면에 응집할 수 있다. 이 경우, 배출부(110c) 및 대응하는 도관을 통하여 목적하는 대상물로 상기 물질(INK)이 배출될 때 상기 물질(INK) 내 입자(일 예로, 발광 소자(LD)들)의 농도 구배에 의하여 발광 소자(LD)들이 특정 영역에서 뭉쳐 상기 물질(INK)의 유동이 원활하지 않아 원하는 영역에서 적정량의 물질(INK)의 토출이 불가능해지거나 토출 정확도가 떨어질 수 있다.
따라서, 상호 마주하는 제1 및 제2 전극들(EL1, EL2)을 저장 용기(110a) 내부에 배치하고, 전원 공급부(120)를 통해 제1 및 제2 전극들(EL1, EL2) 각각으로 대응하는 소정의 신호를 인가하여 상기 제1 전극(EL1)과 상기 제2 전극(EL2) 사이에 전계(또는, 전기장)을 형성할 수 있다. 이 경우, 도 4b에 도시된 바와 같이, 전기 삼투에 의해 용매(SLV)가 이동하며 물질(INK)이 교반될 수 있다.
전기 삼투란, 불균일한 전기장 내에서 유체 내부의 이온들이 전극 표면과 액체 계면에 얇은 전기 이중층(electric double layer)을 형성하고, 전압에 의해 형성된 정접 전기장(tangential electric field)의 영향으로 전극 표면을 따라 전기장이 센 방향으로 유체가 이동하는 현상이다.
예를 들어, 도 4b에 도시된 바와 같이, 전기 삼투에 의해 제1 전극(EL1)의 임의의 지점(예를 들어, 홀(HOLE)이 형성되지 않은 부분)에서 용매(SLV)가 제1 방향(DR1)으로 유동하며(예를 들어, 제1 전극(EL1)을 기준으로 상승 유동), 제1 전극(EL1)의 다른 지점(예를 들어, 홀(HOLE)이 형성된 부분)에서 용매(SLV)가 제1 방향(DR1)의 반대 방향으로 유동할 수 있다(예를 들어, 제1 전극(EL1)을 기준으로 하강 유동). 이에 따라, 제1 전극(EL1) 및 제2 전극(EL2) 사이에서 소용돌이(vortex)와 같은 용매(SLV)의 흐름이 발생할 수 있다. 용매(SLV)의 흐름에 따라 발광 소자(LD)가 유동할 수 있으며, 발광 소자(LD)를 포함하는 물질(INK)이 교반될 수 있다.
전계의 세기는, 물질(INK) 내의 발광 소자(LD)들의 크기, 상기 물질(INK) 내의 용매(SLV)의 점도, 상기 저장 용기(110a)의 온도 등에 따라 수 ㎷ 내지 수㎸ 정도로 설정될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
저장 장치(100)는 저장 용기(110a) 내에 물질(INK)이 수용되는 기간 동안 제1 및 제2 전극들(EL1, EL2) 각각으로 대응하는 소정의 신호를 인가하여 상기 제1 및 제2 전극들(EL1, EL2) 사이에 전계를 지속적으로 형성할 수 있다. 다만, 본 발명이 상술한 실시예에 한정되는 것은 아니며, 실시예에 따라, 저장 장치(100)는 제1 전극(EL1)으로 인가되는 소정의 신호의 극성과 제2 전극(EL2)으로 인가되는 소정의 신호의 극성을 주기적으로 변경할 수도 있다.
한편, 물질(INK)에 포함된 발광 소자(LD)들 각각은, 양 단부들이 서로 상이한 극성을 갖는 쌍극자(dipole) 형태로 제공되므로, 전계에 의해 영향을 받아 전계 방향에 따라 용매(SLV) 내에서 유동될 수 있다. 즉, 상기 발광 소자(LD)들은 상기 용매(SLV) 내에서 부유(일 예로, 떠다니는) 상태를 유지할 수 있다.
상기 발광 소자(LD)들이 부유(浮遊) 상태를 유지함에 따라, 상기 물질(INK)이 저장부(110)에서 배출되어 목적하는 대상물로 이동할 때 특정 영역에서 막히거나 응집되지 않을 수 있다. 이에 따라, 상기 물질(INK)이 상기 대상물로 원활하게 이동할 수 있으며, 원하는 영역에서 적정량의 물질(INK)의 토출이 가능해져 상기 대상물의 토출 정확도가 향상될 수 있다.
또한, 원심 펌프(impeller)와 같은 별도의 기계적인 교반 부재가 이용되지 않으므로, 기계적인 교반 부재에 의해 물질(INK)을 교반하는 과정에서 파티클(즉, 불량을 야기할 수 있는 미세 조각)의 발생이 방지될 수 있다.
추가적으로, 제1 및 제2 전극들(EL1, EL2)에 홀(HOLE)을 형성함으로써, 마이크로 버블(BB)이 제거될 수 있고, 마이크로 버블(BB)에 기인하여 물질(INK)이 미토출되는 현상이 해소될 수 있다.
한편, 도 4a 및 도 4b에서 제1 전극(EL1) 및 제2 전극(EL2)이 제1 방향(DR1)을 따라 교번하여 배치되는 것으로 설명하였으나, 이에 한정되는 것은 아니다.
다른 실시예에서, 도 4c에 도시된 바와 같이, 저장부(110_1)는 제1 전극(EL1_1) 및 제2 전극(EL2_1)을 포함하고, 제1 전극(EL1_1) 및 제2 전극(EL2_1) 각각은 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의되는 평면에 평행하는 판 형상을 가지며, 제1 전극(EL1_1) 및 제2 전극(EL2_1)은 제3 방향(DR3)을 따라 상호 교번하여 배치될 수 있다. 여기서, 제3 방향(DR3)은 중력 방향에 수직할 수 있다. 제1 및 제2 전극들(EL1_1, EL2_1) 각각으로 대응하는 신호를 인가하여 상기 저장 용기(110a) 내에 수직 방향의 전계를 지속적으로 형성함으로써 상기 발광 소자(LD)들이 가라앉지 않고 부유 상태를 유지할 수 있다. 예를 들어, 쌍극자 형태로 제공된 발광 소자(LD)들 각각은 그 길이(도 4b의 'L' 참고) 방향이 전계 형성 방향과 평행하도록 용매(SLV) 내에서 유동하여 저장 용기(110a)의 바닥면을 향하여 침강되지 않을 수 있다.
도 5는 도 3의 저장 장치에 포함된 저장부의 다른 예를 개략적으로 도시한 측단면도이다.
도 3 및 도 5를 참조하면, 제1 전극(EL1_2) 및 제2 전극(EL2_2)의 배치를 제외하고, 도 5의 저장부(110_2)는 도 3을 참조하여 설명한 저장부(110)와 실질적으로 동일하거나 유사할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
제1 전극(EL1_2) 및 제2 전극(EL2_2) 각각은 제3 방향(DR3)에 수직하는 판 형상을 가지며, 저장 용기(110a)의 내부에서 저장 용기(110a)의 하부 면(S1)에 인접하여 배치되되, 제1 전극(EL1_2) 및 제2 전극(EL2_2)은 제1 방향(DR1)을 따라 상호 이격되어 배치될 수 있다. 여기서, 제3 방향(DR3)은 중력 방향이며, 제1 방향(DR1)은 제1 및 제2 전극들(EL1_2, EL2_2)의 면들에 평행한 방향일 수 있다. 즉, 제1 전극(EL1_2) 및 제2 전극(EL2_2)은 동일한 평면 상에 상호 이격되어 배치될 수도 있다.
전원 공급부(120)가 제1 및 제2 전극들(EL1_2, EL2_2)에 소정의 신호를 인가하는 경우, 제1 및 제2 전극들(EL1_2, EL2_2) 사이에 전계(또는, 전기장)가 형성될 수 있다.
이 경우, 전기 삼투에 의해 제1 및 제2 전극들(EL1_2, EL2_2)의 표면을 따라 전기장이 센 방향으로 용매(SLV)가 이동하게 되며, 도 5에 도시된 바와 같이, 전계가 상대적으로 강한 제1 및 제2 전극들(EL1_2, EL2_2) 각각의 면적 중심에서 용매(SLV)가 상승 유동하고, 전계가 상대적으로 약한 제1 및 제2 전극들(EL1_2, EL2_2) 사이에서 용매(SLV)가 하강 유동할 수 있다. 저장 용기(110a) 내부에서 소용돌이와 같은 용매(SLV)의 흐름이 발생하고, 용매(SLV)의 흐름에 따라 발광 소자(LD)를 포함하는 물질(INK)이 교반될 수 있다.
물질(INK)이 교반됨에 따라, 상기 물질(INK)이 저장부(110_2)에서 배출되어 목적하는 대상물로 이동할 때 특정 영역에서 막히거나 응집되지 않을 수 있다. 이에 따라, 상기 물질(INK)이 상기 대상물로 원활하게 이동할 수 있으며, 원하는 영역에서 적정량의 물질(INK)의 토출이 가능해져 상기 대상물의 토출 정확도가 향상될 수 있다.
실시예들에서, 도 4a 내지 도 4c를 참조하여 설명한 바와 같이, 제1 및 제2 전극들(EL1_2, EL2_2)에 홀이 형성될 수 있다. 이 경우, 물질(INK)의 교반 과정에서 마이크로 버블(BB)이 홀(HOLE)을 지나면서 제거될 수 있다.
상술한 바와 같이, 제1 전극(EL1_2) 및 제2 전극(EL2_2)은 동일한 평면 상에 상호 이격되어 배치될 수 있으며, 제1 전극(EL1_2) 및 제2 전극(EL2_2)에 의해 형성된 전계에 의해 물질(INK)이 교반될 수 있고, 발광 소자(LD)들이 저장 용기(110a)의 바닥면에 침감되지 않을 수 있다.
도 6은 일 실시예에 따른 인쇄 장치를 개략적으로 도시한 도면이며, 도 7은 도 6의 인쇄 장치에 포함된 프린트 헤드 유닛을 개략적으로 도시한 측단면도이다.
도 3 내지 도 7을 참조하면, 일 실시예에 따른 인쇄 장치(1)는 저장 장치(100)(또는, 저장 유닛, 잉크 공급 유닛) 및 프린트 헤드 유닛(500)을 포함할 수 있다.
저장 장치(100)는 도 3 내지 도 5를 참고하여 설명하였으므로, 저장 장치(100)에 대한 자세한 설명은 생략하기로 한다.
저장 장치(100)는 발광 소자(LD) 및 용매(SLV)를 포함한 물질(INK)을 수용한 저장 용기(110a)와, 저장 용기(110a)의 내부에 배치되며 상호 이격된 제1 전극(EL1) 및 제2 전극(EL2)을 포함할 수 있다. 도면에 직접적으로 도시하지 않았으나, 도 4a 내지 도 4c를 참조하여 설명한 바와 같이, 제1 및 제2 전극들(EL1, EL2) 각각에는 홀들이 형성될 수 있다. 또한, 저장 장치(100)는 제1 및 제2 전극들(EL1, EL2) 각각으로 대응하는 신호를 인가하는 전원 공급부(도 3의 '120' 참고)를 더 포함할 수 있다. 전원 공급부(120)는 상기 제1 전극(EL1)과 상기 제2 전극(EL2) 각각에 대응하는 신호를 인가하여 상기 제1 전극(EL1)과 상기 제2 전극(EL2) 사이에 전계를 형성할 수 있다. 상기 전계에 따른 전기 삼투에 의해 저장 용기(110a)에 수용된 물질(INK)이 교반될 수 있다. 이에 따라, 저장 장치(100)의 저장 용기(110a) 내에 수용된 물질(INK)의 발광 소자(LD)들은 상기 전계에 의해 상기 저장 용기(110a)의 바닥면으로 침강하지 않고 상기 물질(INK)의 용매(SLV) 내에서 유동하여 부유 상태를 유지할 수 있다.
부유 상태를 유지하는 물질(INK)은 도관(SPL)을 통과하여 목적하는 대상물, 일 예로, 인쇄 장치(1)의 프린트 헤드 유닛(500)으로 이동할 수 있다. 이때, 발광 소자(LD)들이 부유 상태를 유지함에 따라, 상기 물질(INK)이 저장 장치(100)에서 프린트 헤드 유닛(500)으로 이동할 때에 특정 영역에서 응집되거나 막히지 않을 수 있다. 이에 따라, 상기 물질(INK)은 저장 장치(100)로부터 프린트 헤드 유닛(500)으로 원활하게 이동할 수 있다.
도관(SPL)은 저장 장치(100)의 물질(INK)을 프린트 헤드 유닛(500)의 유입부(미도시)로 공급할 수 있도록 구성된 단일의 통로를 구비한 가요성 호스와 함께 형성되는 엄비리컬(umbilical)일 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 도관(SPL)은 저장 장치(100)의 물질(INK)을 프린트 헤드 유닛(500)으로 안정적으로 공급할 수 있는 범위 내에서 다양한 구성으로 제공될 수 있다.
프린트 헤드 유닛(500)은 대상 기판(SUB)에 물질(INK)을 인쇄할 수 있다. 저장 장치(100)로부터 공급된 물질(INK)은 프린트 헤드 유닛(500)을 통해 대상 기판(SUB) 측으로 분사(또는 토출)될 수 있다. 프린트 헤드 유닛(500)은 기판 지지 부재(SPM) 상부에 배치될 수 있다. 이때, 프린트 헤드 유닛(500)은 거치대(미도시) 상에 거치되어 기판 지지 부재(SPM)로부터 소정 거리 이격될 수 있다.
프린트 헤드 유닛(500)은 프린트 헤드(510), 프린트 헤드(510)의 저면에 위치하는 복수의 노즐(520)들을 포함할 수 있다. 프린트 헤드(510)는 일 방향을 따라 연장된 형상을 가질 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 프린트 헤드(510)는 연장 방향을 따라 형성된 내부관(530)을 포함할 수 있다. 복수의 노즐(520)들은 프린트 헤드(510)의 연장 방향을 따라 배열될 수 있다. 각 노즐(520)은 프린트 헤드(510)의 내부관(530)에 연결될 수 있다. 프린트 헤드(510)의 내부관(530)에는 물질(INK)이 공급되고, 상기 물질(INK)은 내부관(530)을 따라 흐르다가 각 노즐(520)을 통해 분사(또는 토출)될 수 있다. 각 노즐(520)을 통해 분사된 물질(INK)은 대상 기판(SUB)의 상면으로 공급될 수 있다. 각 노즐(520)을 통한 물질(INK)의 분사량은 해당 노즐(520)에 인가되는 신호에 따라 조절될 수 있다.
상술한 바와 같이, 인쇄 장치(1)는 발광 소자(LD)들을 포함한 물질(INK)을 수용하는(또는 저장하는) 저장 용기(110a) 내에서 전계를 형성하는 제1 전극(EL1)과 제2 전극(EL2)을 배치하여 발광 소자(LD)들의 침강을 방지하면서 물질(INK)의 이동을 원활하게 할 수 있다.
인쇄 장치(1)에서 대상 기판(SUB)으로 최종적으로 분사(또는 토출)되는 물질(INK)은 그 내부에 포함된 발광 소자(LD)들의 분산 안정성을 증가시키기 위하여 이용되는 증점 첨가제나 고점도 용매를 포함하지 않을 수 있다. 만일, 증점 첨가제나 고점도 용매 등을 포함한 물질(INK)을 대상 기판(SUB)으로 분사할 경우, 상기 물질(INK)에 포함된 용매(SLV)를 제거하는 과정에서 상기 증점 첨가제나 고점도 용매가 제거되지 않고 상기 대상 기판(SUB)에 잔류할 수 있다. 이러한 잔류물들은 후속 공정에서 예상하지 못한 반응을 일으켜 상기 대상 기판(SUB)에 물리적 및/또는 화학적으로 손상을 일으킬 수 있다. 일 예로, 상기 잔류물들은 발광 소자(LD)들의 흡착 및 정렬 등을 방해하거나 상기 발광 소자(LD)들의 소자 특성을 변경하여 상기 발광 소자(LD)들이 광원으로 적용되는 장치의 신뢰성을 저하시킬 수 있다.
이에, 본 발명은 발광 소자(LD)들을 포함한 물질(INK) 내에 상술한 증점 첨가제나 고점도 용매를 포함하지 않고 상기 물질(INK)을 수용하는 저장 용기 외부면 상에 수직 방향으로 전계를 형성하는 한 쌍의 전극들을 배치하여 상기 저장 용기 내에서 상기 발광 소자(LD)들의 침강을 방지하면서 상기 증점 첨가제나 상기 고점도 용매로 인해 발생할 수 있는 불량을 줄여 상기 발광 소자(LD)들이 광원으로 적용되는 장치의 신뢰성을 향상시킬 수 있다.
상술한 바와 같은 인쇄 장치(1) 및 저장 장치(100)는 발광 소자(LD)들이 광원으로 적용된 장치, 일 예로, 표시 장치를 제조하는 데 이용될 수 있다. 이하에서 구체적으로 설명하기로 한다.
도 8은 일 실시예에 따른 방법으로 제조된 표시 장치의 개략적인 평면도이다.
도 8에 있어서, 편의를 위하여 영상이 표시되는 표시 영역(DA)을 중심으로 표시 장치의 구조를 간략하게 도시하였다.
도 8을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 기판(SUB), 기판(SUB) 상에 제공되며 적어도 하나의 발광 소자(LD)를 각각 포함하는 복수의 화소(PXL)들, 기판(SUB) 상에 제공되며 화소(PXL)들을 구동하는 구동부, 및 화소(PXL)들과 구동부를 연결하는 배선부를 포함할 수 있다.
표시 장치가 스마트폰, 텔레비전, 태블릿 PC, 이동 전화기, 영상 전화기, 전자책 리더기, 데스크탑 PC, 랩탑 PC, 넷북 컴퓨터, 워크스테이션, 서버, PDA, PMP(portable multimedia player), MP3 플레이어, 의료기기, 카메라, 또는 웨어러블 등과 같이 적어도 일 면에 표시 면이 적용된 전자 장치라면 본 발명이 적용될 수 있다.
표시 장치는 발광 소자(LD)를 구동하는 방식에 따라 패시브 매트릭스형(passive matrix type) 표시 장치와 액티브 매트릭스형(active matrix type) 표시 장치로 분류될 수 있다. 일 예로, 표시 장치가 액티브 매트릭스형으로 구현되는 경우, 화소(PXL)들 각각은 발광 소자(LD)에 공급되는 전류량을 제어하는 구동 트랜지스터와 상기 구동 트랜지스터로 데이터 신호를 전달하는 스위칭 트랜지스터 등을 포함할 수 있다.
표시 장치는 다양한 형상으로 제공될 수 있으며, 일 예로, 서로 평행한 두 쌍의 변들을 가지는 직사각형의 판상으로 제공될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
기판(SUB)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)은 영상을 표시하는 화소(PXL)들이 제공되는 영역일 수 있다. 비표시 영역(NDA)은 화소(PXL)들을 구동하기 위한 구동부 및 화소(PXL)들과 구동부를 연결하는 배선부의 일부가 제공되는 영역일 수 있다. 편의를 위해, 도 8에서는 하나의 화소(PXL)만이 도시되었으나 실질적으로 복수개의 화소(PXL)들이 기판(SUB)의 표시 영역(DA)에 제공될 수 있다.
비표시 영역(NDA)은 표시 영역(DA)의 적어도 일측에 제공될 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 둘레(또는 가장자리)를 둘러쌀 수 있다. 비표시 영역(NDA)에는 화소(PXL)들에 연결된 배선부와 배선부에 연결되며 화소(PXL)들을 구동하기 위한 구동부가 제공될 수 있다.
배선부는 구동부와 화소(PXL)들을 전기적으로 연결할 수 있다. 배선부는 각 화소(PXL)에 신호를 제공하며 각 화소(PXL)에 연결된 신호 라인들, 일 예로, 스캔 라인, 데이터 라인, 발광 제어 라인 등과 연결되는 팬아웃(fan-out) 라인일 수 있다. 또한, 배선부는 각 화소(PXL)의 전기적 특성 변화를 실시간으로 보상하기 위하여 각 화소(PXL)에 연결된 신호 라인들, 일 예로, 제어 라인, 센싱 라인 등과 연결되는 팬아웃(fan-out) 라인일 수 있다.
기판(SUB)은 투명 절연 물질을 포함하여 광의 투과가 가능할 수 있다. 기판(SUB)은 경성(rigid) 기판이거나 가요성(flexible) 기판일 수 있다.
기판(SUB) 상의 일 영역은 표시 영역(DA)으로 제공되어 화소(PXL)들이 배치되고, 상기 기판(SUB) 상의 나머지 영역은 비표시 영역(NDA)으로 제공될 수 있다. 일 예로, 기판(SUB)은, 각각의 화소(PXL)가 배치되는 화소 영역들을 포함한 표시 영역(DA)과, 상기 표시 영역(DA)의 주변에 배치되는(또는 상기 표시 영역(DA)에 인접한) 비표시 영역(NDA)을 포함할 수 있다.
화소(PXL)들 각각은 기판(SUB) 상의 표시 영역(DA) 내에 제공될 수 있다. 본 발명의 일 실시예에 있어서, 화소(PXL)들은 스트라이프(stripe) 배열 구조 또는 펜타일(pentile) 배열 구조로 표시 영역(DA)에 배열될 수 있으나, 본 발명이 이에 한정되지는 않는다.
각각의 화소(PXL)는 대응되는 스캔 신호 및 데이터 신호에 의해 구동되는 적어도 하나 이상의 발광 소자(LD)를 포함할 수 있다. 발광 소자(LD)는 나노 내지 마이크로 스케일 정도로 작은 크기를 가지며 인접하게 배치된 발광 소자들과 서로 병렬로 연결될 수 있으나, 이에 본 발명이 한정되는 것은 아니다. 발광 소자(LD)는 각 화소(PXL)의 광원을 구성할 수 있다.
각각의 화소(PXL)는 소정의 신호(일 예로, 스캔 신호 및 데이터 신호) 및/또는 소정의 전원(일 예로, 제1 구동 전원 및 제2 구동 전원)에 의해 구동되는 적어도 하나의 광원, 일 예로, 도 1에 도시된 발광 소자(LD)를 포함할 수 있다. 다만, 본 발명의 실시예에서 각각의 화소(PXL)의 광원으로 이용될 수 있는 발광 소자(LD)의 종류가 이에 한정되지는 않는다.
구동부는 배선부를 통해 각각의 화소(PXL)에 소정의 신호 및 소정의 전원을 제공하며, 이에 따라 상기 화소(PXL)의 구동을 제어할 수 있다. 구동부는 스캔 구동부, 발광 구동부, 및 데이터 구동부, 및 타이밍 제어부를 포함할 수 있다.
도 9는 도 8의 표시 장치에 포함된 화소 내 구성 요소들의 전기적 연결 관계를 나타낸 회로도이다.
예를 들어, 도 9는 능동형 표시 장치에 적용될 수 있는 각 화소(PXL)에 포함된 구성 요소들의 전기적 연결 관계를 일 실시예에 따라 도시하였다. 다만, 본 발명의 실시예가 적용될 수 있는 화소(PXL)들 각각에 포함된 구성 요소들의 종류가 이에 한정되지는 않는다.
도 9에서는, 도 8에 도시된 화소들 각각에 포함된 구성 요소들뿐만 아니라 상기 구성 요소들이 제공되는 영역까지 포괄하여 화소(PXL)로 지칭한다.
도 8 및 도 9를 참조하면, 각 화소(PXL, 이하 ‘화소’라 함)는 데이터 신호에 대응하는 휘도의 광을 생성하는 발광 유닛(EMU)을 포함할 수 있다. 또한, 화소(PXL)는 발광 유닛(EMU)을 구동하기 위한 화소 회로(PXC)를 선택적으로 더 포함할 수 있다.
실시예에 따라, 발광 유닛(EMU)은 제1 구동 전원(VDD)의 전압이 인가되는 제1 전원 라인(PL1)과 제2 구동 전원(VSS)의 전압이 인가되는 제2 전원 라인(PL2) 사이에 병렬 연결된 복수의 발광 소자(LD)들을 포함할 수 있다. 예를 들어, 발광 유닛(EMU)은, 화소 회로(PXC) 및 제1 전원 라인(PL1)을 경유하여 제1 구동 전원(VDD)에 연결된 제1 화소 전극(PEL1, 또는 “제1 정렬 전극”)과, 제2 전원 라인(PL2)을 통해 제2 구동 전원(VSS)에 연결된 제2 화소 전극(PEL2, 또는 “제2 정렬 전극”)과, 상기 제1 및 제2 화소 전극들(PEL1, PEL2) 사이에 서로 동일한 방향으로 병렬 연결되는 복수의 발광 소자(LD)들을 포함할 수 있다. 본 발명의 일 실시예에 있어서, 제1 화소 전극(PEL1)은 애노드(anode) 전극일 수 있고, 제2 화소 전극(PEL2)은 캐소드(cathode) 전극일 수 있다. 발광 유닛(EMU)에 포함된 상기 발광 소자(LD)들은 도 1 및 도 2를 참고하여 설명한 발광 소자(LD)와 실질적으로 유사하거나 동일할 수 있다.
발광 유닛(EMU)에 포함된 발광 소자(LD)들 각각은, 제1 화소 전극(PEL1)을 통해 제1 구동 전원(VDD)에 연결되는 일 단부 및 제2 화소 전극(PEL2)을 통해 제2 구동 전원(VSS)에 연결된 타 단부를 포함할 수 있다. 제1 구동 전원(VDD)과 제2 구동 전원(VSS)은 서로 다른 전위를 가질 수 있다. 일 예로, 제1 구동 전원(VDD)은 고전위 전원으로 설정되고, 제2 구동 전원(VSS)은 저전위 전원으로 설정될 수 있다. 이때, 제1 및 제2 구동 전원들(VDD, VSS)의 전위차는 화소(PXL)의 발광 기간 동안 발광 소자(LD)들의 문턱 전압 이상으로 설정될 수 있다.
상술한 바와 같이, 상이한 전위의 전압이 각각 공급되는 제1 화소 전극(PEL1)과 제2 화소 전극(PEL2) 사이에 동일한 방향(일 예로, 순 방향)으로 병렬 연결된 각각의 발광 소자(LD)는 각각의 유효 광원을 구성할 수 있다. 이러한 유효 광원들이 모여 화소(PXL)의 발광 유닛(EMU)을 구성할 수 있다.
발광 유닛(EMU)의 발광 소자(LD)들은 해당 화소 회로(PXC)를 통해 공급되는 구동 전류에 대응하는 휘도로 발광할 수 있다. 예를 들어, 각각의 프레임 기간 동안 화소 회로(PXC)는 해당 프레임 데이터의 계조 값에 대응하는 구동 전류를 발광 유닛(EMU)으로 공급할 수 있다. 발광 유닛(EMU)으로 공급되는 구동 전류는 발광 소자(LD)들 각각으로 나뉘어 흐를 수 있다. 이에 따라, 각각의 발광 소자(LD)가 그에 흐르는 전류에 상응하는 휘도로 발광하면서, 발광 유닛(EMU)이 구동 전류에 대응하는 휘도의 광을 방출할 수 있다.
한편, 발광 소자(LD)들의 양 단부가 제1 및 제2 구동 전원들(VDD, VSS)의 사이에서 동일한 방향으로 연결된 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 실시예에 따라, 발광 유닛(EMU)은, 각각의 유효 광원을 구성하는 발광 소자(LD)들 외에 적어도 하나의 비유효 광원, 일 예로 역방향 발광 소자(LDr)를 더 포함할 수 있다. 이러한 역방향 발광 소자(LDr)는 유효 광원들을 구성하는 발광 소자(LD)들과 함께 제1 및 제2 화소 전극들(PEL1, PEL2)의 사이에 병렬로 연결되되, 상기 발광 소자(LD)들과는 반대 방향으로 상기 제1 및 제2 화소 전극들(PEL1, PEL2)의 사이에 연결될 수 있다. 이러한 역방향 발광 소자(LDr)는, 제1 및 제2 화소 전극들(PEL1, PEL2) 사이에 소정의 구동 전압(일 예로, 순방향의 구동 전압)이 인가되더라도 비활성된 상태를 유지하게 되고, 이에 따라 역방향 발광 소자(LDr)에는 실질적으로 전류가 흐르지 않게 된다.
화소 회로(PXC)는 해당 화소(PXL)의 스캔 라인(Si) 및 데이터 라인(Dj)에 접속될 수 있다. 일 예로, 화소(PXL)가 표시 영역(DA)의 i(는 자연수)번째 행 및 j(j는 자연수)번째 열에 배치되는 경우, 상기 화소(PXL)의 화소 회로(PXC)는 표시 영역(DA)의 i번째 스캔 라인(Si) 및 j번째 데이터 라인(Dj)에 접속될 수 있다. 또한, 상기 화소 회로(PXC)는 표시 영역(DA)의 i번째 제어 라인(CLi) 및 j번째 센싱 라인(SENj)에 접속될 수 있다.
상술한 화소 회로(PXC)는 제1 내지 제3 트랜지스터들(T1 ~ T3)과 스토리지 커패시터(Cst)를 포함할 수 있다.
제2 트랜지스터(T2; 스위칭 트랜지스터)의 제1 단자는 j번째 데이터 라인(Dj)에 접속될 수 있고, 제2 단자는 제1 노드(N1)에 접속될 수 있다. 여기서, 제2 트랜지스터(T2)의 제1 단자와 제2 단자는 서로 다른 단자로, 예컨대 제1 단자가 드레인 전극이면 제2 단자는 소스 전극일 수 있다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 i번째 스캔 라인(Si)에 접속될 수 있다.
이와 같은 제2 트랜지스터(T2)는, i번째 스캔 라인(Si)으로부터 제2 트랜지스터(T2)가 턴-온될 수 있는 전압의 스캔 신호가 공급될 때 턴-온되어, j번째 데이터 라인(Dj)과 제1 노드(N1)를 전기적으로 연결한다. 이때, j번째 데이터 라인(Dj)으로는 해당 프레임의 데이터 신호가 공급되고, 이에 따라 제1 노드(N1)로 데이터 신호가 전달된다. 제1 노드(N1)로 전달된 데이터 신호는 스토리지 커패시터(Cst)에 충전된다.
제1 트랜지스터(T1; 구동 트랜지스터)의 제1 단자는 제1 구동 전원(VDD)에 접속될 수 있고, 제2 단자는 발광 소자(LD)들 각각의 제1 화소 전극(PEL1)에 전기적으로 접속될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속될 수 있다. 이와 같은 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 발광 소자(LD)들로 공급되는 구동 전류의 양을 제어할 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)와 j번째 센싱 라인(SENj) 사이에 접속될 수 있다. 예를 들어, 제3 트랜지스터(T3)의 제1 단자는, 제1 화소 전극(PEL1)에 연결된 제1 트랜지스터(T1)의 제1 단자(일 예로, 소스 전극)에 접속될 수 있고, 상기 제3 트랜지스터(T3)의 제2 단자는 j번째 센싱 라인(SENj)에 접속될 수 있다. 제3 트랜지스터(T3)의 게이트 전극은 i번째 제어 라인(CLi)에 접속될 수 있다. 이와 같은 제3 트랜지스터(T3)는 소정의 센싱 기간 동안 i번째 제어 라인(CLi)으로 공급되는 게이트-온 전압의 제어 신호에 의해 턴-온되어 j번째 센싱 라인(SENj)과 제1 트랜지스터(T1)를 전기적으로 연결한다.
상기 센싱 기간은 표시 영역(DA)에 배치된 화소(PXL)들 각각의 특성 정보(일 예로, 제1 트랜지스터(T1)의 문턱 전압 등)를 추출하는 기간일 수 있다.
스토리지 커패시터(Cst)는 제1 트랜지스터(T1)의 게이트 전극 및 제2 단자 사이에 형성되거나 접속될 수 있다. 이와 같은 스토리지 커패시터(Cst)는 제1 노드(N1)로 공급되는 데이터 신호에 대응하는 전압을 충전하고, 다음 프레임의 데이터 신호가 공급될 때까지 충전된 전압을 유지할 수 있다.
도 9에서는 제1 내지 제3 트랜지스터들(T1 ~ T3)이 모두 N타입 트랜지스터들인 실시예를 개시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 상술한 제1 내지 제3 트랜지스터들(T1 ~ T3) 중 적어도 하나는 P타입 트랜지스터로 변경될 수도 있다. 또한, 도 9에서는 발광 유닛(EMU)이 화소 회로(PXC)와 제2 구동 전원(VSS)의 사이에 접속되는 실시예를 개시하였으나, 상기 발광 유닛(EMU)은 제1 구동 전원(VDD)과 상기 화소 회로(PXC)의 사이에 접속될 수도 있다.
화소 회로(PXC)의 구조는 다양하게 변경 실시될 수 있다. 일 예로, 화소 회로(PXC)는 제1 노드(N1)를 초기화하기 위한 트랜지스터 소자, 및/또는 발광 소자(LD)들의 발광 시간을 제어하기 위한 트랜지스터 소자 등과 같은 적어도 하나의 트랜지스터 소자나, 제1 노드(N1)의 전압을 부스팅하기 위한 부스팅 커패시터(boosting capacitor) 등과 같은 다른 회로 소자들을 추가적으로 더 포함할 수 있다.
또한, 도 8에서는, 각각의 발광 유닛(EMU)을 구성하는 발광 소자(LD)들이 모두 병렬로 연결된 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 실시예에 따라, 발광 유닛(EMU)은 서로 병렬로 연결된 복수의 발광 소자(LD)들을 포함하는 적어도 하나의 직렬 단을 포함하도록 구성될 수도 있다. 즉, 발광 유닛(EMU)은 직/병렬 혼합 구조로 구성될 수도 있다.
본 발명에 적용될 수 있는 화소(PXL)의 구조가 도 9에 도시된 실시예에 한정되지 않으며, 해당 화소(PXL)는 다양한 구조를 가질 수 있다. 예를 들어, 각 화소(PXL)는 수동형 발광 표시 장치 등의 내부에 구성될 수도 있다. 이 경우, 화소 회로(PXC)는 생략되고, 발광 유닛(EMU)에 포함된 발광 소자(LD)들의 양 단부는, i번째 스캔 라인(Si), j번째 데이터 라인(Dj), 제1 구동 전원(VDD)이 인가되는 제1 전원 라인(PL1), 제2 구동 전원(VSS)이 인가되는 제2 전원 라인(PL2) 및/또는 소정의 제어선 등에 직접 접속될 수도 있다.
도 10은 도 8의 표시 장치에 포함된 화소를 개략적으로 도시한 평면도이다.
도 10에 있어서, 편의를 위하여 발광 소자(LD)들에 전기적으로 연결된 트랜지스터(T)들 및 상기 트랜지스터(T)들에 연결된 신호 라인들의 도시를 생략하였다.
또한, 본 발명의 일 실시예에 있어서는 설명의 편의를 위해 평면 상에서의 가로 방향(또는 수평 방향)을 제1 방향(DR1)으로, 평면 상에서의 세로 방향(또는 수직 방향)을 제2 방향(DR2)으로, 단면 상에서의 기판(SUB)의 두께 방향을 제3 방향(DR3)으로 표시하였다. 제1 내지 제3 방향들(DR1, DR2, DR3)은 제1 내지 제3 방향들(DR1, DR2, DR3)이 각각 지시하는 방향을 의미할 수 있다.
도 10을 참조하면, 각 화소(PXL)는 기판(SUB)의 표시 영역(도 8의 'DA' 참고)에 제공될 수 있다. 상기 표시 영역(DA)은 각 화소(PXL)가 배치되는 화소 영역(PXA)을 포함할 수 있다. 상기 화소 영역(PXA)은 광이 방출되는 발광 영역 및 상기 발광 영역에 인접한(또는 상기 발광 영역의 주변을 둘러싸는) 주변 영역을 포함할 수 있다. 여기서, 주변 영역이라 함은 광이 방출되지 않는 비발광 영역을 포함할 수 있다.
각 화소(PXL)는 복수의 발광 소자(LD)들을 포함할 수 있다.
발광 소자(LD)들 각각은 일 단부가 제1 및 제2 도전성의 도펀트들 중하나의 도펀트로 도핑되어 있고, 그 타 단부가 나머지 도펀트로 도핑되어 있는 반도체를 포함할 수 있다. 상기 제1 도전성의 도펀트는 n형 도펀트일 수 있고, 상기 제2 도전성의 도펀트는 p형 도펀트일 수 있다. 상기 발광 소자(LD)들 각각은 도 1 및 도 2를 참고하여 설명한 발광 소자(LD)일 수 있다.
각 화소(PXL)의 화소 영역(PXA)에는 적어도 2개 내지 수십개의 발광 소자(LD)들이 정렬 및/또는 제공될 수 있으나, 상기 발광 소자(LD)들의 개수가 이에 한정되는 것은 아니다. 실시예에 따라, 상기 화소 영역(PXA)에 정렬 및/또는 제공되는 발광 소자(LD)들의 개수는 다양하게 변경될 수 있다.
발광 소자(LD)들 각각은 컬러 광 및/또는 백색 광 중 어느 하나의 광을 출사할 수 있다. 발광 소자(LD)들 각각은, 평면 상에서 볼 때, 그 길이 방향이 제1 방향(DR1)에 평행하도록 제1 화소 전극(PEL1)과 제2 화소 전극(PEL2) 사이에 정렬될 수 있다. 발광 소자(LD)들은 용매(도 6의 'SLV' 참고) 내에 분산된 형태로 상술한 실시예에서 설명한 인쇄 장치(도 6의 '1' 참고)를 통해 상기 화소 영역(PXA)에 투입될 수 있다.
각 화소(PXL)는 전극부를 포함할 수 있다. 상기 전극부는 복수개의 전극들을 포함할 수 있다.
전극부는 발광 소자(LD)들 각각과 전기적으로 연결되어, 상기 발광 소자(LD)들이 광(또는 빛)을 방출하도록 전기 신호를 인가할 수 있다. 전극부에 포함된 전극들 중 적어도 일부는 상기 발광 소자(LD)들을 화소 영역(PXA) 내에 정렬하기 위하여 전계를 형성하는 정렬 전극으로 활용될 수 있다.
전극부는 제1 화소 전극(PEL1)과 제2 화소 전극(PEL2)을 포함할 수 있다.
제1 화소 전극(PEL1)은 각 화소(PXL) 마다 제공될 수 있다. 일 예로, 각 화소(PXL)에 제공된 제1 화소 전극(PEL1)은 해당 화소(PXL)와 인접한 화소(PXL)들에 제공된 제1 화소 전극(PEL1)과 분리될 수 있다. 제2 화소 전극(PEL2)은 일 방향을 따라 배열된 화소(PXL)들에 공통으로 제공되는 공통 전극일 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제2 화소 전극(PEL2)도 각 화소(PXL) 마다 제공될 수도 있다.
각 화소(PXL)에서 제1 화소 전극(PEL1)은 제1 컨택 홀(CH1)을 통해 해당 화소(PXL)의 화소 회로(도 9의 'PXC' 참고)와 전기적으로 연결될 수 있고, 제2 화소 전극(PEL2)은 제2 컨택 홀(CH2)을 통해 제2 구동 전원(도 9의 'VSS' 참고)의 전압이 인가되는 제2 전원 라인(도 9의 'PL2' 참고)과 전기적으로 연결될 수 있다. 상기 제1 화소 전극(PEL1)은 도 9를 참고하여 설명한 제1 화소 전극(PEL1)일 수 있고, 상기 제2 화소 전극(PEL2)은 도 9를 참고하여 설명한 제2 화소 전극(PEL2)일 수 있다.
제1 화소 전극(PEL1)은 그 연장 방향, 일 예로, 제2 방향(DR2)과 교차하는 제1 방향(DR1)을 따라 연장된 제1 연결 배선(CNL1)으로부터 분기될 수 있다. 제1 연결 배선(CNL1)은 제1 화소 전극(PEL1)과 일체로 제공될 수 있다. 이에 따라, 제1 연결 배선(CNL1)은 제1 화소 전극(PEL1)의 일 영역으로 간주될 수 있다.
각 화소(PXL)의 화소 영역(PXA)에 발광 소자(LD)들이 정렬된 이후, 각 화소(PXL)를 개별적으로(또는 독립적으로) 구동하기 위하여 일 방향으로 인접한 화소(PXL)들 사이에 위치한 제1 연결 배선(CNL1)의 일부가 제거될 수 있다. 이에 따라, 각 화소(PXL)의 제1 화소 전극(PEL1)은 인접한 화소(PXL)들 각각에 제공된 제1 화소 전극(PEL1)과 전기적 및/또는 물리적으로 분리될 수 있다. 제1 연결 배선(CNL1)은 발광 소자(LD)들이 상기 화소 영역(PXA)에 정렬되기 전 제1 방향(DR1)을 따라 배열된 화소(PXL)들에 공통으로 제공된 공통 배선일 수 있고, 상기 발광 소자(LD)들의 정렬 이후 인접한 화소(PXL)들 사이에서 그 일부가 제거되어 해당 화소(PXL)의 화소 영역(PXA) 내에만 위치할 수 있다.
제2 화소 전극(PEL2)은 상기 제1 방향(DR1)을 따라 연장된 제2 연결 배선(CNL2)으로부터 분기될 수 있다. 제2 연결 배선(CNL2)은 제2 화소 전극(PEL2)과 일체로 제공될 수 있다. 이에 따라, 제2 연결 배선(CNL2)은 제2 화소 전극(PEL2)의 일 영역으로 간주될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 화소 전극(PEL1)은 애노드 전극일 수 있고, 상기 제2 화소 전극(PEL2)은 캐소드 전극일 수 있다.
제1 화소 전극(PEL1)과 제2 화소 전극(PEL2) 사이에는 복수의 발광 소자(LD)들이 배치(또는 정렬)될 수 있다. 발광 소자(LD)들 중 적어도 일부는 그 일 단부가 제1 화소 전극(PEL1)과 전기적으로 연결될 수 있고, 그 타 단부가 제2 화소 전극(PEL2)과 전기적으로 연결될 수 있다.
발광 소자(LD)들은 일 방향, 일 예로, 제2 방향(DR2)으로 이격되고, 제1 화소 전극(PEL1)과 제2 화소 전극(PEL2) 사이에서 실질적으로 서로 평행하게 배치(또는 정렬)될 수 있다. 실시예에 따라, 발광 소자(LD)들의 일부가 인접하게 배치되어 무리를 이룰 수 있고, 발광 소자(LD)들의 다른 일부가 일정 간격 이격된 상태로 무리를 이룰 수 있으며, 불균일한 밀집도를 가지되 일 방향으로 배향되어 정렬될 수 있다.
전극부는 제1 접촉 전극(CNE1) 및 제2 접촉 전극(CNE2)을 더 포함할 수 있다.
제1 접촉 전극(CNE1)은 제1 화소 전극(PEL1) 및 발광 소자(LD)들 각각의 일 단부 상에 각각 제공될 수 있고, 제2 접촉 전극(CNE2)은 제2 화소 전극(PEL2) 및 발광 소자(LD)들 각각의 타 단부 상에 각각 제공될 수 있다.
이하에서는, 도 11 및 도 12를 참조하여, 각 화소(PXL)의 적층 구조를 중심으로 설명한다.
도 11은 도 10의 Ⅰ ~ Ⅰ’선에 따른 개략적인 단면도이며, 도 12는 도 10의 Ⅱ ~ Ⅱ'선에 따른 개략적인 단면도이다.
도 11 및 도 12에서는 각각의 전극을 단일막의 전극으로, 각각의 절연층을 단일막의 절연층으로만 도시하는 등 하나의 화소(PXL)를 단순화하여 도시하였으나, 본 발명이 이에 한정되는 것은 아니다.
추가적으로, 본 발명의 일 실시예에 있어서 두 구성들 간의 “연결”이라 함은 전기적 연결 및 물리적 연결을 모두 포괄하여 사용하는 것임을 의미할 수 있다.
도 10 내지 도 12를 참조하면, 각 화소(PXL)는 기판(SUB) 상에 화소 회로(도 9의 'PXC' 참고)를 포함한 화소 회로층(PCL) 및 복수의 발광 소자(LD)들을 포함한 표시 소자층(DPL)을 포함할 수 있다.
편의를 위하여, 화소 회로층(PCL)을 우선적으로 설명한 후, 표시 소자층(DPL)에 대해 설명한다.
기판(SUB)은 투명 절연 물질을 포함하여 광의 투과가 가능할 수 있다. 기판(SUB)은 경성(rigid) 기판 또는 가요성(flexible) 기판일 수 있다.
경성 기판은, 예를 들어, 유리 기판, 석영 기판, 유리 세라믹 기판, 및 결정질 유리 기판 중 하나일 수 있다.
가요성 기판은, 고분자 유기물을 포함한 필름 기판 및 플라스틱 기판 중 하나일 수 있다. 예를 들면, 가요성 기판은 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 적어도 어느 하나를 포함할 수 있다.
기판(SUB)에 적용되는 물질은 표시 장치의 제조 공정 시, 높은 처리 온도에 대해 저항성(또는 내열성)을 갖는 것이 바람직할 수 있다.
화소 회로층(PCL)은 버퍼층(BFL), 화소 회로(PXC), 및 보호층(PSV)을 포함할 수 있다.
버퍼층(BFL)은 기판(SUB) 상에 제공 및/또는 형성되며, 화소 회로(PXC)에 포함된 트랜지스터(T)들에 불순물이 확산되는 것을 방지할 수 있다. 버퍼층(BFL)은 무기 재료를 포함한 무기 절연막일 수 있다. 버퍼층(BFL)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 버퍼층(BFL)은 단일막으로 제공될 수 있으나, 적어도 이중막 이상의 다중막으로 제공될 수도 있다. 버퍼층(BFL)이 다중막으로 제공되는 경우, 각 레이어는 서로 동일한 재료로 형성되거나 서로 다른 재료로 형성될 수 있다. 버퍼층(BFL)은 기판(SUB)의 재료 및 공정 조건 등에 따라 생략될 수도 있다.
화소 회로(PXC)는 적어도 하나 이상의 트랜지스터(T) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 트랜지스터(T)는 발광 소자(LD)들의 구동 전류를 제어하는 구동 트랜지스터(Tdr) 및 구동 트랜지스터(Tdr)에 연결된 스위칭 트랜지스터(Tsw)를 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 화소 회로(PXC)는 구동 트랜지스터(Tdr)와 스위칭 트랜지스터(Tsw) 외에 다른 기능을 수행하는 회로 소자들을 더 포함할 수 있다. 이하의 실시예에서는, 구동 트랜지스터(Tdr) 및 스위칭 트랜지스터(Tsw)를 포괄하여 명명할 때에는 트랜지스터(T) 또는 트랜지스터(T)들이라고 한다. 구동 트랜지스터(Tdr)는 도 9를 참고하여 설명한 제1 트랜지스터(T1)와 동일한 구성일 수 있고, 스위칭 트랜지스터(Tsw)는 도 9를 참고하여 설명한 제2 트랜지스터(T2)와 동일한 구성일 수 있다.
구동 트랜지스터(Tdr)와 스위칭 트랜지스터(Tsw) 각각은 반도체 패턴(SCL), 게이트 전극(GE), 제1 단자(SE), 및 제2 단자(DE)를 포함할 수 있다. 제1 단자(SE)는 소스 전극 및 드레인 전극 중 어느 하나의 전극일 수 있으며, 제2 단자(DE)는 나머지 전극일 수 있다. 일 예로, 제1 단자(SE)가 소스 전극일 경우 제2 단자(DE)는 드레인 전극일 수 있다.
반도체 패턴(SCL)은 버퍼층(BFL) 상에 제공 및/또는 형성될 수 있다. 반도체 패턴(SCL)은 제1 단자(SE)에 접촉하는 제1 접촉 영역과 제2 단자(DE)에 접촉하는 제2 접촉 영역을 포함할 수 있다. 제1 접촉 영역과 제2 접촉 영역 사이의 영역은 채널 영역일 수 있다. 이러한 채널 영역은 해당 트랜지스터(T)의 게이트 전극(GE)과 중첩할 수 있다. 반도체 패턴(SCL)은 폴리 실리콘(poly silicon), 아몰퍼스 실리콘(amorphous silicon), 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다. 채널 영역은, 일 예로, 불순물이 도핑되지 않은 반도체 패턴으로서, 진성 반도체일 수 있다. 제1 접촉 영역과 제2 접촉 영역은 불순물이 도핑된 반도체 패턴일 수 있다.
게이트 전극(GE)은 반도체 패턴(SCL)의 채널 영역과 대응되도록 게이트 절연층(GI) 상에 제공 및/또는 형성될 수 있다. 게이트 전극(GE)은 게이트 절연층(GI) 상에 제공되어 반도체 패턴(SCL)의 채널 영역과 중첩할 수 있다. 게이트 전극(GE)은 구리(Cu), 몰리브덴(Mo), 텅스텐(W), 알루미늄네오디뮴(AlNd), 타이타늄(Ti), 알루미늄(Al), 은(Ag) 및 이들의 합금으로 이루어진 군에서 선택된 단독 또는 이들의 혼합물로 단일막을 형성하거나 배선 저항을 줄이기 위해 저저항 물질인 몰리브덴(Mo), 타이타늄(Ti), 구리(Cu), 알루미늄(Al) 또는 은(Ag)의 이중막 또는 다중막 구조로 형성할 수 있다.
게이트 절연층(GI)은 무기 재료를 포함한 무기 절연막일 수 있다. 일 예로, 게이트 절연층(GI)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 다만, 게이트 절연층(GI)의 재료가 상술한 실시예들에 한정되는 것은 아니며, 실시예에 따라, 게이트 절연층(GI)에 절연성을 부여하는 다양한 물질이 적용될 수 있다. 일 예로, 게이트 절연층(GI)은 유기 재료를 포함한 유기 절연막으로 이루어질 수도 있다. 게이트 절연층(GI)은 단일막으로 제공될 수 있으나, 적어도 이중막 이상의 다중막으로 제공될 수도 있다.
제1 단자(SE)와 제2 단자(DE) 각각은 제2 층간 절연층(ILD2) 상에 제공 및/또는 형성되며, 게이트 절연층(GI), 제1 및 제2 층간 절연층들(ILD1, ILD2)을 순차적으로 관통하는 컨택 홀을 통해 반도체 패턴(SCL)의 제1 접촉 영역 및 제2 접촉 영역에 접촉할 수 있다. 일 예로, 제1 단자(SE)는 반도체 패턴(SCL)의 제1 접촉 영역에 접촉하고, 제2 단자(DE)는 상기 반도체 패턴(SCL)의 제2 접촉 영역에 접촉할 수 있다. 제1 및 제2 단자들(SE, DE) 각각은 게이트 전극(GE)과 동일한 물질을 포함하거나, 게이트 전극(GE)의 구성 물질로 예시된 물질들에서 선택된 하나 이상의 물질을 포함할 수 있다.
제1 층간 절연층(ILD1)은 게이트 절연층(GI)과 동일한 물질을 포함하거나 게이트 절연층(GI)의 구성 물질로 예시된 물질들에서 선택된 하나 이상의 물질을 포함할 수 있다.
제1 층간 절연층(ILD1) 상에는 제2 층간 절연층(ILD2)이 제공 및/또는 형성될 수 있다. 제2 층간 절연층(ILD2)은 무기 재료를 포함한 무기 절연막 또는 유기 재료를 포함한 유기 절연막일 수 있다. 실시예에 따라, 제2 층간 절연층(ILD2)은 제1 층간 절연층(ILD1)과 동일한 물질을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 제2 층간 절연층(ILD2)은 단일막으로 제공될 수 있으나, 적어도 이중막 이상의 다중막으로 제공될 수도 있다.
상술한 실시예에서, 구동 트랜지스터(Tdr)와 스위칭 트랜지스터(Tsw) 각각의 제1 및 제2 단자들(SE, DE)이 게이트 절연층(GI), 제1 및 제2 층간 절연층들(ILD1, ILD2)을 순차적으로 관통하는 컨택 홀을 통해 반도체 패턴(SCL)과 전기적으로 연결된 별개의 전극으로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 구동 트랜지스터(Tdr)와 스위칭 트랜지스터(Tsw) 각각의 제1 단자(SE)는 해당 반도체 패턴(SCL)의 채널 영역에 인접한 제1 접촉 영역일 수 있으며, 구동 트랜지스터(Tdr)와 스위칭 트랜지스터(Tsw) 각각의 제2 단자(DE)는 상기 해당 반도체 패턴(SCL)의 채널 영역에 인접한 제2 접촉 영역일 수 있다. 이 경우, 구동 트랜지스터(Tdr)의 제2 단자(DE)는 브릿지 전극(bridge electrode) 등과 같은 별도의 연결 수단을 통해 해당 화소(PXL)의 발광 소자(LD)들에 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 트랜지스터(T)들은 저온폴리실리콘 박막 트랜지스터(low temperature polysilicon thin film transistor, LTPS TFT)로 구성될 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 상기 트랜지스터(T)들은 산화물 반도체 박막 트랜지스터로 구성될 수도 있다. 또한, 상술한 실시예에서 트랜지스터(T)들이 탑 게이트(top gate) 구조의 박막 트랜지스터인 경우를 예로서 설명하였으나, 본 발명이 이에 한정되는 것은 아니며, 트랜지스터(T)들의 구조는 다양하게 변경될 수 있다.
스토리지 커패시터(Cst)는 게이트 절연층(GI) 상에 제공된 하부 전극(LE) 및 제1 층간 절연층(ILD1) 상에 제공되어 상기 하부 전극(LE)과 중첩한 상부 전극(UE)을 포함할 수 있다.
하부 전극(LE)은 구동 트랜지스터(Tdr)와 스위칭 트랜지스터(Tsw) 각각의 게이트 전극(GE)과 동일한 층에 제공되며 동일한 물질을 포함할 수 있다. 하부 전극(LE)은 구동 트랜지스터(Tdr)의 게이트 전극(GE)과 일체로 제공될 수 있다. 이 경우, 하부 전극(LE)은 구동 트랜지스터(Tdr)의 게이트 전극(GE)의 일 영역으로 간주될 수 있다. 실시예에 따라, 하부 전극(LE)은 구동 트랜지스터(Tdr)의 게이트 전극(GE)과 별개의 구성으로(또는 비일체로) 제공될 수도 있다. 이 경우, 하부 전극(LE)과 구동 트랜지스터(Tdr)의 게이트 전극(GE)은 별도의 연결 수단을 통해 전기적으로 연결될 수 있다.
상부 전극(UE)은 하부 전극(LE)과 중첩하며, 상기 하부 전극(LE)을 커버할 수 있다. 상부 전극(UE)과 하부 전극(LE)의 중첩 면적을 넓힘으로써 스토리지 커패시터(Cst)의 커패시턴스(capacitance)가 증가될 수 있다. 상부 전극(UE)은 제1 전원 라인(PL1)과 전기적으로 연결될 수 있다.
스토리지 커패시터(Cst)는 제2 층간 절연층(ILD2)에 의해 커버될 수 있다.
화소 회로층(PCL)은 제2 층간 절연층(ILD2) 상에 제공 및/또는 형성된 구동 전압 배선(DVL)을 포함할 수 있다. 구동 전압 배선(DVL)은 도 9를 참고하여 설명한 제2 전원 라인(PL2)과 동일한 구성일 수 있다. 구동 전압 배선(DVL)은 제2 구동 전원(VSS)에 연결될 수 있다. 이에 따라, 제2 구동 전원(VSS)의 전압이 상기 구동 전압 배선(DVL)으로 인가될 수 있다. 화소 회로층(PCL)은 제1 구동 전원(VDD)에 연결된 제1 전원 라인(PL1)을 더 포함할 수 있다. 도면에 직접적으로 도시하지 않았으나, 제1 전원 라인(PL1)은 구동 전압 배선(DVL)과 동일한 층에 제공되거나 또는 상기 구동 전압 배선(DVL)과 상이한 층에 제공될 수 있다.
제1 전원 라인(PL1)과 구동 전압 배선(DVL) 각각은 도전성 물질을 포함할 수 있다. 일 예로, 제1 전원 라인(PL1)과 구동 전압 배선(DVL) 각각은 구리(Cu), 몰리브덴(Mo), 텅스텐(W), 알루미늄네오디뮴(AlNd), 타이타늄(Ti), 알루미늄(Al), 은(Ag) 및 이들의 합금으로 이루어진 군에서 선택된 단독 또는 이들의 혼합물로 단일막을 형성하거나 배선 저항을 줄이기 위해 저저항 물질인 몰리브덴(Mo), 타이타늄(Ti), 구리(Cu), 알루미늄(Al) 또는 은(Ag)의 이중막 또는 다중막 구조로 형성할 수 있다. 일 예로, 제1 전원 라인(PL1)과 구동 전압 배선(DVL) 각각은 타이타늄(Ti)/구리(Cu)의 순으로 적층된 이중막으로 구성될 수 있다.
트랜지스터(T)들 및 구동 전압 배선(DVL) 상에는 보호층(PSV)이 제공 및/또는 형성될 수 있다.
보호층(PSV)은 유기 절연막, 무기 절연막, 또는 무기 절연막 상에 배치된 유기 절연막을 포함하는 형태로 제공될 수 있다. 무기 절연막은, 예를 들어, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 유기 절연막은, 예를 들어, 아크릴계 수지(polyacrylates resin), 에폭시계 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌 에테르계 수지(poly-phenylen ethers resin), 폴리페닐렌 설파이드계 수지(poly-phenylene sulfides resin), 및 벤조사이클로부텐 수지(benzocyclobutene resin) 중 적어도 하나를 포함할 수 있다.
보호층(PSV)은 구동 트랜지스터(Tdr)의 일 영역을 노출하는 제1 컨택 홀(CH1)과 구동 전압 배선(DVL)의 일 영역을 노출하는 제2 컨택 홀(CH2)을 포함할 수 있다.
보호층(PSV) 상에 표시 소자층(DPL)이 제공될 수 있다.
표시 소자층(DPL)은 제1 및 제2 뱅크들(BNK1, BNK2), 제1 및 제2 연결 배선들(CNL1, CNL2), 제1 및 제2 화소 전극들(PEL1, PEL2), 발광 소자(LD)들, 제1 및 제2 접촉 전극들(CNE1, CNE2)을 포함할 수 있다. 또한, 표시 소자층(DPL)은 제1 내지 제3 절연층들(INS1 ~ INS3)을 포함할 수 있다.
제1 뱅크(BNK1)는 화소(PXL)들 각각의 화소 영역(PXA)에서 광이 방출되는 발광 영역에 위치할 수 있다. 제1 뱅크(BNK1)는 발광 소자(LD)들에서 방출되는 광을 표시 장치의 화상 표시 방향(일 예로, 정면 방향)으로 유도하도록 제1 및 제2 화소 전극들(PEL1, PEL2) 각각의 제3 방향(DR3)의 표면 프로파일(또는 형상)을 변경하기 위해 상기 제1 및 제2 화소 전극들(PEL1, PEL2) 각각을 지지하는 지지 부재일 수 있다. 즉, 제1 뱅크(BNK1)는 제3 방향(DR3)으로 제1 및 제2 화소 전극들(PEL1, PEL2) 각각의 표면 프로파일(또는 형상)을 변경할 수 있다.
제1 뱅크(BNK1)는 해당 화소(PXL)의 발광 영역에서 보호층(PSV)과 대응하는 전극 사이에 제공 및/또는 형성될 수 있다. 일 예로, 제1 뱅크(BNK1)는 보호층(PSV)과 제1 화소 전극(PEL1) 사이 및 보호층(PSV)과 제2 화소 전극(PEL2) 사이에 각각 제공 및/또는 형성될 수 있다.
제1 뱅크(BNK1)는 무기 재료를 포함한 무기 절연막 또는 유기 재료를 포함한 유기 절연막일 수 있다. 실시예에 따라, 제1 뱅크(BNK1)는 단일막의 유기 절연막 및/또는 단일막의 무기 절연막을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 뱅크(BNK1)는 적어도 하나 이상의 유기 절연막과 적어도 하나 이상의 무기 절연막이 적층된 다중막의 형태로 제공될 수도 있다. 다만, 제1 뱅크(BNK1)의 재료가 상술한 실시예들에 한정되는 것은 아니며, 실시예에 따라, 제1 뱅크(BNK1)는 전도성 물질을 포함할 수도 있다.
제1 뱅크(BNK1)는, 보호층(PSV)의 일면(일 예로, 상부 면)으로부터 제3 방향(DR3)을 따라 상부를 향할수록 폭이 좁아지는 사다리꼴 형상의 단면을 가질 수 있으나 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 뱅크(BNK1)는 보호층(PSV)의 일면으로부터 제3 방향(DR3)을 따라 상부를 향할수록 폭이 좁아지는 반타원 형상, 반원 형상(또는 반구 형상) 등의 단면을 가지는 곡면을 포함할 수도 있다. 단면 상에서 볼 때, 제1 뱅크(BNK1)의 형상은 상술한 실시예들에 한정되는 것은 아니며 발광 소자(LD)들 각각에서 방출되는 광의 효율을 향상시킬 수 있는 범위 내에서 다양하게 변경될 수 있다. 단면 상에서 볼 때, 제1 뱅크(BNK1)의 형상은 상술한 실시예들에 한정되는 것은 아니며 발광 소자(LD)들 각각에서 방출되는 광의 효율을 향상시킬 수 있는 범위 내에서 다양하게 변경될 수 있다. 제1 방향(DR1)으로 인접한 제1 뱅크들(BNK1)은 보호층(PSV)의 동일 면 상에 배치될 수 있으며, 제3 방향(DR3)으로 서로 동일한 높이(또는 두께)를 가질 수 있다.
상술한 실시예에서는 제1 뱅크(BNK1)가 보호층(PSV) 상에 제공 및/또는 형성되어 상기 제1 뱅크(BNK1)와 상기 보호층(PSV)이 서로 상이한 공정으로 형성되는 것으로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 뱅크(BNK1)와 보호층(PSV)은 동일한 공정을 통해 형성될 수도 있다. 이 경우, 제1 뱅크(BNK1)는 보호층(PSV)의 일 영역일 수 있다.
제2 뱅크(BNK2)는 각 화소(PXL)와 그에 인접한 화소(PXL)들 각각의 화소 영역(PXA, 또는 발광 영역)을 정의(또는 구획)하는 구조물로서, 일 예로, 화소 정의막일 수 있다. 이러한 제2 뱅크(BNK2)는 적어도 하나의 차광 물질 및/또는 반사 물질을 포함하도록 구성되어 각각의 화소(PXL)와 그에 인접한 화소(PXL)들 사이에서 광(또는 빛)이 새는 빛샘 불량을 방지할 수 있다. 실시예에 따라, 제2 뱅크(BNK2)는 투명 물질(또는 재료)을 포함할 수 있다. 투명 물질로는, 일 예로, 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein) 등을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 다른 실시예에 따라, 각각의 화소(PXL)에서 방출되는 광의 효율을 더욱 향상시키기 위해 제2 뱅크(BNK2) 상에는 반사 물질층이 형성될 수도 있다.
제2 뱅크(BNK2)는 제1 뱅크(BNK1)와 상이한 층에 제공 및/또는 형성될 수 있으나, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라 제2 뱅크(BNK2)는 제1 뱅크(BNK1)와 동일한 층에 제공 및/또는 형성될 수도 있다. 본 발명의 일 실시예에 있어서, 제2 뱅크(BNK2)는 제1 뱅크(BNK1)와 상이한 층에 형성되고, 제1 절연층(INS1) 상에 제공 및/또는 형성될 수 있다.
제1 및 제2 화소 전극들(PEL1, PEL2)은 대응하는 제1 뱅크(BNK1) 상에 제공 및/또는 형성될 수 있다.
제1 및 제2 화소 전극들(PEL1, PEL2) 각각은 발광 소자(LD)들 각각에서 방출되는 광을 표시 장치의 화상 표시 방향으로 진행되도록 하기 위하여 일정한 반사율을 갖는 재료로 구성될 수 있다. 제1 및 제2 화소 전극들(PEL1, PEL2) 각각은 일정한 반사율을 갖는 도전성 물질로 구성될 수 있다. 도전성 물질로는, 발광 소자(LD)들에서 방출되는 광을 표시 장치의 화상 표시 방향으로 반사시키는 데에 유리한 불투명 금속을 포함할 수 있다. 불투명 금속으로는, 일 예로, 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 타이타늄(Ti), 이들의 합금과 같은 금속을 포함할 수 있다. 실시예에 따라, 제1 및 제2 화소 전극들(PEL1, PEL2) 각각은 투명 도전성 물질을 포함할 수 있다. 투명 도전성 물질로는, 인듐 주석 산화물(indium tin oxide, ITO), 인듐 아연 산화물(indium zinc oxide, IZO), 아연 산화물(zinc oxide, ZnO), 인듐 갈륨 아연 산화물(indium gallium zinc oxide, IGZO), 인듐 주석 아연 산화물(indium tin zinc oxide, ITZO)과 같은 도전성 산화물, PEDOT(poly(3,4-ethylenedioxythiophene))와 같은 도전성 고분자 등이 포함될 수 있다. 제1 및 제2 화소 전극들(PEL1, PEL2) 각각이 투명 도전성 물질을 포함하는 경우, 발광 소자(LD)들에서 방출되는 광을 표시 장치의 화상 표시 방향으로 반사시키기 위한 불투명 금속으로 이루어진 별도의 도전층이 추가될 수도 있다. 다만, 제1 및 제2 화소 전극들(PEL1, PEL2) 각각의 재료가 상술한 재료들에 한정되는 것은 아니다.
제1 및 제2 화소 전극들(PEL1, PEL2) 각각은 단일막으로 제공 및/또는 형성될 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 및 제2 화소 전극들(PEL1, PEL2) 각각은 금속들, 합금들, 도전성 산화물, 도전성 고분자들 중 적어도 둘 이상의 물질이 적층된 다중막으로 제공 및/또는 형성될 수도 있다. 제1 및 제2 화소 전극들(PEL1, PEL2) 각각은 발광 소자(LD)들 각각의 양 단부로 신호(또는 전압)를 전달할 때 신호 지연에 의한 왜곡을 최소화하기 위해 적어도 이중막 이상의 다중막으로 형성될 수도 있다. 일 예로, 제1 및 제2 화소 전극들(PEL1, PEL2) 각각은 인듐 주석 산화물(indium tin oxide, ITO)/은(Ag)/인듐 주석 산화물(indium tin oxide, ITO)의 순으로 순차적으로 적층된 다중막으로 형성될 수도 있다.
상술한 바와 같이, 제1 화소 전극(PEL1)은 제1 컨택 홀(CH1)을 통해 구동 트랜지스터(Tdr)와 전기적으로 연결될 수 있고, 제2 화소 전극(PEL2)은 제2 컨택 홀(CH2)을 통해 구동 전압 배선(DVL)과 전기적으로 연결될 수 있다.
제1 화소 전극(PEL1)과 제2 화소 전극(PEL2) 각각은 화소 회로층(PCL)의 대응하는 일부 구성으로부터 소정의 정렬 신호(또는 정렬 전압)를 전달받아 발광 소자(LD)들의 정렬을 위한 정렬 전극(또는 정렬 배선)으로 활용될 수 있다. 일 예로, 제1 화소 전극(PEL1)은 화소 회로층(PCL)의 일부 구성으로부터 제1 정렬 신호(또는 제1 정렬 전압)를 전달받아 제1 정렬 전극(또는 제1 정렬 배선)으로 활용될 수 있고, 제2 화소 전극(PEL2)은 상기 화소 회로층(PCL)의 다른 구성으로부터 제2 정렬 신호(또는 제2 정렬 전압)를 전달받아 제2 정렬 전극(또는 제2 정렬 배선)으로 활용될 수 있다.
각 화소(PXL)의 화소 영역(PXA)에 발광 소자(LD)들이 정렬된 이후, 해당 화소(PXL)를 개별적으로(또는 독립적으로) 구동하기 위하여 일 방향, 일 예로, 제1 방향(DR1) 및/또는 제2 방향(DR2)으로 인접한 화소(PXL)들 사이에 위치한 제1 화소 전극(PEL1)의 일부, 일 예로, 제1 연결 배선(CNL1)의 일부가 제거될 수 있다.
상기 화소 영역(PXA)에 발광 소자(LD)들이 정렬된 이후, 제1 화소 전극(PEL1)과 제2 화소 전극(PEL2)은 상기 발광 소자(LD)들을 구동하기 위한 구동 전극으로 할용될 수 있다.
발광 소자(LD)들 각각은, 무기 결정 구조의 재료를 이용한 초소형의 일 예로, 나노 스케일 내지 마이크로 스케일 정도로 작은 크기의, 발광 다이오드일 수 있다. 발광 소자(LD)들 각각은 식각 방식으로 제조된 초소형의 발광 다이오드이거나 성장 방식으로 제조된 초소형의 발광 다이오드일 수 있다. 상기 발광 소자(LD)들 각각은 도 1 및 도 2를 참고하여 설명한 발광 소자(LD)일 수 있다.
제1 및 제2 화소 전극들(PEL1, PEL2) 상에는 제1 절연층(INS1)이 제공 및/또는 형성될 수 있다.
제1 절연층(INS1)은 무기 재료로 이루어진 무기 절연막 또는 유기 재료로 이루어진 유기 절연막을 포함할 수 있다. 제1 절연층(INS1)은 각 화소(PXL)의 화소 회로층(PCL)으로부터 발광 소자(LD)들을 보호하는 데에 유리한 무기 절연막으로 이루어질 수 있다. 일 예로, 제1 절연층(INS1)은, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 절연층(INS1)은 발광 소자(LD)들의 지지면을 평탄화시키는 데 유리한 유기 절연막으로 이루어질 수도 있다.
제1 절연층(INS1)은 제1 화소 전극(PEL1)의 일 영역을 노출하는 제1 개구부(OPN1) 및 제2 화소 전극(PEL2)의 일 영역을 노출하는 제2 개구부(OPN2)를 포함할 수 있다. 발광 소자(LD)들은 제1 화소 전극(PEL1)과 제2 화소 전극(PEL2) 사이의 제1 절연층(INS1) 상에 배치(또는 정렬)될 수 있다.
제1 화소 전극(PEL1)은 제1 개구부(OPN1)에 의해 제1 접촉 전극(CNE1)과 직접 접촉하여 상기 제1 접촉 전극(CNE1)에 연결될 수 있고, 제2 화소 전극(PEL2)은 제1 절연층(INS1)의 제2 개구부(OPN2)를 통해 제2 접촉 전극(CNE2)과 직접 접촉하여 상기 제2 접촉 전극(CNE2)에 연결될 수 있다. 제1 절연층(INS1)은 제1 및 제2 화소 전극들(PEL1, PEL2) 각각의 일 영역을 제외한 나머지 영역을 커버할 수 있다.
발광 소자(LD)들 상에는 각각 제2 절연층(INS2)이 제공 및/또는 형성될 수 있다. 제2 절연층(INS2)은 발광 소자(LD)들 상에 제공 및/또는 형성되어 상기 발광 소자(LD)들 각각의 외주면(또는 표면)을 부분적으로 커버하여 상기 발광 소자(LD)들 각각의 양 단부를 외부로 노출할 수 있다. 제2 절연층(INS2)은 각각의 화소(PXL)의 화소 영역(PXA)에서 독립된 절연 패턴으로 형성될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
제2 절연층(INS2)은 단일막 또는 다중막으로 구성될 수 있으며, 적어도 하나의 무기 재료를 포함한 무기 절연막 또는 적어도 하나의 유기 재료를 포함한 유기 절연막을 포함할 수 있다. 제2 절연층(INS2)은 외부의 산소 및 수분 등으로부터 발광 소자(LD)들 각각의 활성층(12) 보호에 유리한 무기 절연막을 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 발광 소자(LD)들이 적용되는 표시 장치의 설계 조건 등에 따라 제2 절연층(INS2)은 유기 재료를 포함한 유기 절연막으로 구성될 수도 있다. 화소(PXL)들 각각의 화소 영역(PXA)에 발광 소자(LD)들의 정렬이 완료된 이후 상기 발광 소자(LD)들 상에 제2 절연층(INS2)을 형성함으로써, 상기 발광 소자(LD)들이 정렬된 위치에서 이탈하는 것을 방지할 수 있다.
발광 소자(LD)들 상에 제2 절연층(INS2)을 형성하여 발광 소자(LD)들 각각의 활성층(도 1 의 '12' 참고)이 외부의 도전성 물질과 접촉되지 않을 수 있다. 제2 절연층(INS2)은 발광 소자(LD)들 각각의 외주면(또는 표면)의 일부만을 커버하여 발광 소자(LD)들 각각의 양 단부를 외부로 노출할 수 있다.
제1 접촉 전극(CNE1)은 제1 화소 전극(PEL1) 상에 제공되어 제1 절연층(INS1)의 제1 개구부(OPN1)에 의해 제1 화소 전극(PEL1)과 연결될 수 있다. 실시예에 따라, 제1 화소 전극(PEL1) 상에 캡핑 레이어(미도시)가 배치된 경우, 제1 접촉 전극(CNE1)은 상기 캡핑 레이어 상에 배치되어 상기 캡핑 레이어를 통해 상기 제1 화소 전극(PEL1)과 연결될 수 있다. 상술한 캡핑 레이어는 표시 장치의 제조 공정 시 발생하는 불량 등으로부터 제1 화소 전극(PEL1)을 보호하고 제1 화소 전극(PEL1)과 그 하부에 위치한 화소 회로층(PCL) 사이의 접착력을 더욱 강화시킬 수 있다. 캡핑 레이어는 인듐 아연 산화물(indium zinc oxide, IZO) 등과 같은 투명 도전성 재료(또는 물질)를 포함할 수 있다.
또한, 제1 접촉 전극(CNE1)은 발광 소자(LD)들 각각의 일 단부 상에 제공 및/또는 형성되어 발광 소자(LD)들 각각의 일 단부와 연결될 수 있다. 이에 따라, 제1 화소 전극(PEL1)과 발광 소자(LD)들 각각의 일 단부는 제1 접촉 전극(CNE1)을 통해 서로 전기적으로 연결될 수 있다.
제2 접촉 전극(CNE2)은 제2 화소 전극(PEL2) 상에 제공되어 제1 절연층(INS1)의 제2 개구부(OPN2)에 의해 제2 화소 전극(PEL2)과 연결될 수 있다. 실시예에 따라, 제2 화소 전극(PEL2) 상에 캡핑 레이어가 배치되는 경우, 제2 접촉 전극(CNE2)은 상기 캡핑 레이어 상에 배치되어 상기 캡핑 레이어를 통해 상기 제2 화소 전극(PEL2)과 연결될 수 있다.
또한, 제2 접촉 전극(CNE2)은 발광 소자(LD)들 각각의 타 단부 상에 제공 및/또는 형성되어 발광 소자(LD)들 각각의 타 단부와 연결될 수 있다. 이에 따라, 제2 화소 전극(PEL2)과 발광 소자(LD)들 각각의 타 단부는 제2 접촉 전극(CNE2)을 통해 전기적으로 서로 연결될 수 있다.
제1 및 제2 접촉 전극들(CNE1, CNE2)은 발광 소자(LD)들 각각으로부터 방출되어 제1 및 제2 화소 전극들(PEL1, PEL2)에 의해 반사된 광이 손실없이 표시 장치의 화상 표시 방향으로 진행되도록 하기 위하여 다양한 투명 도전성 물질로 구성될 수 있다. 일 예로, 제1 및 제2 접촉 전극들(CNE1, CNE2)은 인듐 주석 산화물(indium tin oxide, ITO), 인듐 아연 산화물(indium zinc oxide, IZO), 아연 산화물(zinc oxide, ZnO), 인듐 갈륨 아연 산화물(indium gallium zinc oxide, IGZO), 인듐 주석 아연 산화물(indium tin zinc oxide, ITZO) 등을 비롯한 다양한 투명 도전성 재료(또는 물질) 중 적어도 하나를 포함하며, 소정의 투광도(또는 투과도)를 만족하도록 실질적으로 투명 또는 반투명하게 구성될 수 있다. 다만, 제1 및 제2 접촉 전극들(CNE1, CNE2)의 재료가 상술한 실시예에 한정되는 것은 아니다. 실시예에 따라, 제1 및 제2 접촉 전극들(CNE1, CNE2)은 다양한 불투명 도전성 재료(또는 물질)로 구성될 수도 있다. 제1 및 제2 접촉 전극들(CNE1, CNE2)은 단일막 또는 다중막으로 형성될 수도 있다.
평면 상에서 볼 때, 제1 및 제2 접촉 전극들(CNE1, CNE2) 각각은 제2 방향(DR2)을 따라 연장된 바(bar) 형상을 가질 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 및 제2 접촉 전극들(CNE1, CNE2)의 형상은 발광 소자(LD)들 각각과 전기적으로 안정되게 연결되는 범위 내에서 다양하게 변경될 수 있다. 또한, 제1 및 제2 접촉 전극들(CNE1, CNE2)의 형상은 그 하부에 배치된 전극들과의 연결 관계를 고려하여 다양하게 변경될 수 있다.
제1 및 제2 접촉 전극들(CNE1, CNE2)은 제1 방향(DR1)으로 서로 이격되게 배치될 수 있다. 일 예로, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 발광 소자(LD)들 상의 제2 절연층(INS2) 상에서 일정 간격을 사이에 두고 이격되게 배치될 수 있다. 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 동일한 층에 제공되고 동일 공정을 통해 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라 제1 및 제2 접촉 전극들(CNE1, CNE2)은 서로 상이한 층에 제공되고 상이한 공정을 통해 형성될 수 있다.
제1 및 제2 접촉 전극들(CNE1, CNE2) 상에는 제3 절연층(INS3)이 제공 및/또는 형성될 수 있다. 제3 절연층(INS3)은 무기 재료를 포함한 무기 절연막 또는 유기 재료를 포함한 유기 절연막일 수 있다. 일 예로, 제3 절연층(INS3)은 적어도 하나의 무기 절연막 또는 적어도 하나의 유기 절연막이 교번하여 적층된 구조를 가질 수 있다. 제3 절연층(INS3)은 표시 소자층(DPL)을 전체적으로 커버하여 외부로부터 수분 또는 습기 등이 발광 소자(LD)들을 포함한 표시 소자층(DPL)으로 유입되는 것을 차단할 수 있다.
실시예에 따라, 표시 소자층(DPL)은 제3 절연층(INS3) 외에도 광학층을 선택적으로 더 포함하여 구성될 수도 있다. 여기서, 광학층은 발광 소자(LD)들에서 방출되는 광을 특정 색의 광으로 변환하는 색변환 입자들을 포함한 컬러 변환층을 포함할 수 있다.
이하, 상술한 표시 장치의 제조 방법에 대해 설명한다.
도 13 내지 도 15는 일 실시예에 따른 표시 장치의 제조 방법을 공정 단계별로 개략적으로 나타낸 단면도들이다.
설명의 편의를 위해, 도 13 내지 도 15에서는 보호층(PSV) 하부에 배치되는 구성들에 대해서 도시를 생략하였다.
도 13을 참조하면, 보호층(PSV), 보호층(PSV) 상에 제공된 제1 뱅크(BNK), 대응하는 제1 뱅크(BNK) 상에 제공되며 제1 방향(DR1)으로 이격되어 배치된 제1 및 제2 화소 전극들(PEL1, PEL2), 이들을 커버하도록 배치되는 절연 물질층(INSM)을 포함하는 기판을 준비한다. 상기 기판은 도 7을 참고하여 설명한 대상 기판(SUB)일 수 있다. 기판 상에 제공된 상술한 구성들은 통상적으로 마스크를 이용한 공정을 수행하여, 도전층(또는 금속층), 무기물 또는 유기물 등을 패터닝함으로써 형성될 수 있다.
이어, 도 14를 참조하면, 인쇄 장치를 이용하여 상기 기판(SUB) 상에 발광 소자(LD)들을 포함한 물질(INK)(또는, 잉크)을 분사한다. 상기 인쇄 장치는 도 6 및 도 7을 참고하여 설명한 인쇄 장치(1)일 수 있다.
물질(INK)은 유동성의 용매(SLV)와 용매(SLV) 내에 포함된(또는 분산된) 복수개의 발광 소자(LD)들을 포함하는 혼합물일 수 있다.
도 15를 참조하면, 제1 및 제2 화소 전극들(PEL1, PEL2)들 각각에 대응하는 정렬 신호를 인가하여 상기 제1 화소 전극(PEL1)과 상기 제2 화소 전극(PEL2) 사이에서 전계를 형성한다. 상기 전계로 인하여, 상기 물질(INK)은 목적하는 영역(일 예로, 제1 화소 전극(PEL1)과 제2 화소 전극(PEL2) 사이 영역)에 안정적으로 정렬될 수 있다. 상기 물질(INK)에 포함된 용매(SLV)는 발광 소자(LD)들이 정렬된 이후에 휘발되거나 다른 방식으로 제거되어, 절연 물질층(INSM) 상에는 발광 소자(LD)들이 최종적으로 정렬될 수 있다.
연속하여, 이후의 추가적인 공정을 수행하여 도 11 및 도 12를 참고하여 설명한 제1 및 제2 절연층들(INS1, INS2), 제1 및 제2 접촉 전극들(CNE1, CNE2), 제3 절연층(INS3)을 형성하여 일 실시예에 따른 표시 장치를 제조할 수 있다. 특히, 제1 접촉 전극(CNE1)과 제1 화소 전극(PEL1), 제2 접촉 전극(CNE2)과 제2 화소 전극(PEL2)을 전기적으로 연결하기 위해, 절연 물질층(INSM)은 부분적으로 제거되어 상기 제1 절연층(INS1)을 형성할 수 있다.
상술한 바와 같이 제조된 표시 장치에 따르면, 인쇄 장치(1)에서 발광 소자(LD)들을 포함한 물질(INK)(또는, 잉크)이 안정적으로 분사됨에 따라 발광 소자(LD)들이 목적하는 영역에서 높은 정렬도를 가지며 정렬될 수 있다. 발광 소자(LD)들의 정렬도가 향상됨에 따라, 발광 소자(LD)들과 전극부에 포함된 구성들, 일 예로, 제1 및 제2 화소 전극들(PEL1, PEL2), 제1 및 제2 접촉 전극들(CNE1, CNE2) 간의 연결 또는 컨택 불량을 줄일 수 있다. 이에 따라, 표시 장치의 신뢰성이 향상될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정해져야만 할 것이다.
1: 인쇄 장치
100: 저장 장치
110: 저장부
110a: 저장 용기
120: 전원 공급부
500: 프린트 헤드 유닛
CNE1, CNE2: 제1 및 제2 접촉 전극들
EL1, EL2: 제1 및 제2 전극들
INK: 물질
LD: 발광 소자
PEL1, PEL2: 제1 및 제2 화소 전극들
PXL: 화소
SLV: 용매
SPL: 도관
SUB: 기판

Claims (20)

  1. 적어도 하나의 발광 소자가 분산된 물질이 수용된 저장 용기;
    상기 저장 용기의 내부에 상호 이격되어 배치된 제1 및 제2 전극들; 및
    상기 제1 및 제2 전극들 각각과 전기적으로 연결되어 상기 제1 및 제2 전극들 각각에 대응하는 전원을 인가하는 전원 공급부를 포함하고,
    상기 제1 및 제2 전극들 각각에는 홀들이 형성된, 발광 소자의 저장 장치.
  2. 제1 항에 있어서, 상기 홀들 각각은 1μm 내지 20μm의 직경을 가지는, 발광 소자의 저장 장치.
  3. 제2 항에 있어서, 상기 발광 소자는 나노 내지 마이크로 스케일의 발광 다이오드를 포함하며,
    상기 홀들 각각의 직경은 상기 발광 소자의 길이보다 큰, 발광 소자의 저장 장치.
  4. 제1 항에 있어서, 상기 제1 및 제2 전극들 각각은 판상이며, 상기 제1 및 제2 전극들은 상기 제1 및 제2 전극들의 면들에 수직하는 제1 방향을 따라 상호 교번하여 배치되는, 발광 소자의 저장 장치.
  5. 제4 항에 있어서, 상기 제1 및 제2 전극들 중 인접한 전극들 사이의 간격은 10μm 내지 1000μm인, 발광 소자의 저장 장치.
  6. 제4 항에 있어서, 상기 제1 방향은 중력 방향에 수직하는, 발광 소자의 저장 장치.
  7. 제4 항에 있어서, 상기 제1 방향은 중력 방향과 같은, 발광 소자의 저장 장치.
  8. 제1 항에 있어서, 상기 제1 및 제2 전극들 각각은 판상이며, 상기 제1 및 제2 전극들은 상기 제1 및 제2 전극들의 면들에 평행한 방향을 따라 이격되어 배치되는, 발광 소자의 저장 장치.
  9. 제8 항에 있어서, 상기 물질은 유동성의 용매를 더 포함하고, 상기 적어도 하나의 발광 소자는 상기 용매 내에 분산되며,
    전기 삼투에 의해 상기 용매는 상기 제1 및 제2 전극들 각각의 면적 중심에서 상승 유동하고 상기 제1 및 제2 전극들 사이에서 하강 유동하며,
    상기 용매의 유동에 의해 상기 저장 용기 내에서 상기 물질이 교반되는, 발광 소자의 저장 장치.
  10. 제1 항에 있어서, 상기 제1 및 제2 전극들 각각에는 서로 상이한 전원의 전압이 인가되는, 발광 소자의 저장 장치.
  11. 제1 항에 있어서, 상기 발광 소자는,
    제1 도전성 도펀트가 도핑된 제1 반도체층;
    상기 제1 도전성 도펀트와 상이한 제2 도전성 도펀트가 도핑된 제2 반도체층; 및
    상기 제1 반도체층과 상기 제2 반도체층 사이에 위치한 활성층을 포함하는, 발광 소자의 저장 장치.
  12. 적어도 하나의 발광 소자가 분산된 물질을 수용하는 저장 유닛; 및
    상기 저장 유닛으로 공급되는 물질을 분사하는 프린트 헤드 유닛를 포함하고,
    상기 저장 유닛은,
    적어도 하나의 발광 소자가 분산된 물질이 수용된 저장 용기;
    상기 저장 용기의 내부에서 상호 이격되어 배치된 제1 및 제2 전극들; 및
    상기 제1 및 제2 전극들 각각과 전기적으로 연결되어 상기 제1 및 제2 전극들 각각에 대응하는 전원을 인가하는 전원 공급부를 포함하고,
    상기 제1 및 제2 전극들 각각에는 홀들이 형성된, 인쇄 장치.
  13. 제12 항에 있어서, 상기 홀들 각각은 1μm 내지 20μm의 직경을 가지는, 인쇄 장치.
  14. 제13 항에 있어서, 상기 발광 소자는 나노 내지 마이크로 스케일의 발광 다이오드를 포함하며,
    상기 홀들 각각의 직경은 상기 발광 소자의 길이보다 큰, 인쇄 장치.
  15. 제12 항에 있어서, 상기 제1 및 제2 전극들 각각은 판상이며, 상기 제1 및 제2 전극들은 상기 제1 및 제2 전극들의 면들에 수직하는 제1 방향을 따라 상호 교번하여 배치되는, 인쇄 장치.
  16. 제15 항에 있어서, 상기 제1 및 제2 전극들 중 인접한 전극들 사이의 간격은 10μm 내지 1000μm인, 인쇄 장치.
  17. 적어도 하나의 발광 소자가 분산된 물질을 수용하는 저장 유닛, 및 상기 저장 유닛으로 공급되는 물질을 분사하는 프린트 헤드 유닛를 포함한 인쇄 장치를 이용한 표시 장치의 제조 방법은,
    서로 이격된 제1 화소 전극 및 제2 화소 전극을 포함한 기판을 준비하는 단계;
    상기 프린트 헤드 유닛을 통해 상기 기판 상부에 상기 물질을 분사하는 단계; 및
    상기 제1 화소 전극과 상기 제2 화소 전극 사이에 상기 물질의 발광 소자를 정렬하는 단계를 포함하는, 표시 장치의 제조 방법.
  18. 제17 항에 있어서, 상기 물질은 유동성의 용매 및 상기 용매 내에 상기 발광 소자가 분산된 잉크인, 표시 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 저장 유닛의 저장 용기의 내부에서 상호 이격되어 배치된 제1 및 제2 전극들에 전원을 인가하는 단계를 더 포함하고,
    상기 제1 전극과 상기 제2 전극 사이에 전계가 형성되어 전기 삼투에 의해 상기 물질이 교반되고, 상기 저장 용기 내에서 상기 발광 소자는 부유 상태로 유지되는, 표시 장치의 제조 방법.
  20. 제19 항에 있어서, 상기 제1 및 제2 전극들 각각에는 홀들이 형성되며,
    상기 물질이 교반되는 과정에서, 상기 저장 용기 내부에 발생된 마이크로 버블이 상기 홀들을 지나면서 제거되는, 표시 장치의 제조 방법.
KR1020200157076A 2020-11-20 2020-11-20 발광 소자의 저장 장치, 이를 포함한 인쇄 장치, 및 이를 이용한 표시 장치의 제조 방법 KR20220070142A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200157076A KR20220070142A (ko) 2020-11-20 2020-11-20 발광 소자의 저장 장치, 이를 포함한 인쇄 장치, 및 이를 이용한 표시 장치의 제조 방법
US17/446,428 US11932023B2 (en) 2020-11-20 2021-08-30 Reservoir of light emitting elements, printing apparatus including the same, and manufacturing method of display device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200157076A KR20220070142A (ko) 2020-11-20 2020-11-20 발광 소자의 저장 장치, 이를 포함한 인쇄 장치, 및 이를 이용한 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220070142A true KR20220070142A (ko) 2022-05-30

Family

ID=81658991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200157076A KR20220070142A (ko) 2020-11-20 2020-11-20 발광 소자의 저장 장치, 이를 포함한 인쇄 장치, 및 이를 이용한 표시 장치의 제조 방법

Country Status (2)

Country Link
US (1) US11932023B2 (ko)
KR (1) KR20220070142A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11912027B2 (en) 2021-06-14 2024-02-27 Samsung Display Co., Ltd. Inkjet printing apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970033006A (ko) 1995-12-27 1997-07-22 김광호 진공 가열 교반 장치
JP3102787B1 (ja) * 1998-09-07 2000-10-23 キヤノン株式会社 電子放出素子、電子源、及び画像形成装置の製造方法
JP2007160783A (ja) 2005-12-15 2007-06-28 Canon Inc インクジェット記録装置用インクタンク
KR20180055021A (ko) * 2016-11-15 2018-05-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR20220058747A (ko) * 2020-10-30 2022-05-10 삼성디스플레이 주식회사 발광 소자 잉크 및 이를 이용한 표시 장치의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11912027B2 (en) 2021-06-14 2024-02-27 Samsung Display Co., Ltd. Inkjet printing apparatus

Also Published As

Publication number Publication date
US11932023B2 (en) 2024-03-19
US20220161566A1 (en) 2022-05-26

Similar Documents

Publication Publication Date Title
US20220352244A1 (en) Display device, and method for manufacturing same
KR20220006164A (ko) 표시 장치
CN115485845A (zh) 像素、包括像素的显示设备和制造显示设备的方法
KR20220054507A (ko) 화소 및 이를 구비한 표시 장치
US11932023B2 (en) Reservoir of light emitting elements, printing apparatus including the same, and manufacturing method of display device using the same
CN113675235A (zh) 像素和包括其的显示设备
CN113785400A (zh) 显示设备及其制造方法
US20220158054A1 (en) Display device
US20220130896A1 (en) Display device and method of fabricating the display device
KR20230121201A (ko) 표시 장치 및 이의 제조 방법
KR20220014368A (ko) 발광 소자의 저장 장치, 이를 포함한 인쇄 장치, 및 이를 이용한 표시 장치의 제조 방법
KR20230056859A (ko) 표시 장치 및 그의 제조 방법
KR20220007818A (ko) 표시 장치
KR20220053767A (ko) 표시 장치 및 이의 제조 방법
KR20220002797A (ko) 화소 및 이를 구비한 표시 장치
KR102669163B1 (ko) 화소, 이를 구비한 표시 장치 및 그의 제조 방법
CN218333832U (zh) 显示装置的制造装置
CN220934085U (zh) 显示装置
KR20220040576A (ko) 표시 장치 및 그의 제조 방법
KR20220027377A (ko) 화소 및 이를 구비한 표시 장치
KR20220091701A (ko) 표시 장치
KR20220030424A (ko) 발광 소자, 그의 제조 방법, 및 이를 포함한 표시 장치
KR20210155440A (ko) 화소 및 이를 구비한 표시 장치
KR20230146186A (ko) 화소 및 이를 포함한 표시 장치
KR20230016133A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination