CN218333832U - 显示装置的制造装置 - Google Patents

显示装置的制造装置 Download PDF

Info

Publication number
CN218333832U
CN218333832U CN202221123360.7U CN202221123360U CN218333832U CN 218333832 U CN218333832 U CN 218333832U CN 202221123360 U CN202221123360 U CN 202221123360U CN 218333832 U CN218333832 U CN 218333832U
Authority
CN
China
Prior art keywords
light emitting
electrode
emitting element
pixel
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202221123360.7U
Other languages
English (en)
Inventor
韩政洹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN218333832U publication Critical patent/CN218333832U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Abstract

本实用新型提供显示装置的制造装置。显示装置的制造装置包括：台；至少一个电场施加部，设置在所述台的至少一侧；以及至少一个振动产生部，设置在所述台上，并且产生声波。

Description

显示装置的制造装置
技术领域
本实用新型涉及显示装置的制造装置。
背景技术
随着对显示装置的关注高涨，对显示装置的研究开发正在持续进行中。
实用新型内容
要解决的技术问题
本实用新型要解决的技术问题是提供能够提高发光元件的对准度的显示装置的制造装置。
本实用新型的技术问题不限于以上提及的技术问题，本领域技术人员可以通过下面的描述清楚地理解未提及的其它技术问题。
解决方案
用于解决上述技术问题的根据一个实施例的显示装置的制造装置包括：台；至少一个电场施加部，设置在所述台的至少一侧；以及至少一个振动产生部，设置在所述台上，并且产生声波(acoustic wave)。
所述振动产生部可以包括微电极。
所述微电极可以接收交流信号，从而产生所述声波。
所述微电极可以包括彼此分离并且交替布置的第一微电极和第二微电极。
所述振动产生部还可以包括与所述第一微电极电连接的第一电极端子和与所述第二微电极电连接的第二电极端子。
所述电场施加部可以包括具有至少一个探针引脚的探针头。
其它实施例的具体事项包括在详细说明及附图中。
有益效果
根据本实用新型的实施例，可以在对准发光元件的过程中，向各像素区域施加声波，以将发光元件从基板隔开。因此，发光元件可以在从基板隔开的状态下容易地对准，并以对准完成的状态安置在基板上。即，可以防止发光元件以未对准的状态在发光元件墨水中沉降并安置在基板上，因此可以提高发光元件的对准度。
根据实施例的效果不限于以上例示的内容，且更多种效果包括在本说明书中。
附图说明
图1和图2是示出根据一个实施例的发光元件的透视图和剖视图。
图3是示出根据一个实施例的显示装置的平面图。
图4是示出根据一个实施例的像素的电路图。
图5和图6是示出根据一个实施例的像素的剖视图。
图7是示意性地示出根据一个实施例的显示装置的制造装置的剖视图。
图8至图18是用于说明根据一个实施例的显示装置的制造方法的各工艺步骤的剖视图。
具体实施方式
本实用新型的优点和特征以及实现这些优点和特征的方法将通过参照下面与附图一起详细描述的实施例而变得清楚。然而，本实用新型并不限于以下所公开的实施例，而是能够以彼此不同的多种形态实现，本实施例只是为了使本实用新型的公开完整，并向本实用新型所属技术领域的普通技术人员完整地告知实用新型的范围而提供的，本实用新型仅由权利要求书的范围限定。
本说明书中使用的术语是为了说明实施例，并不是为了限制本实用新型。在本说明书中，除非在句中特别提及，单数形式也包括复数形式。说明书中使用的“包括(comprises)”和/或“包含(comprising)”不排除除了所提及的构成要素、步骤、操作和/或元件之外存在或增加一个以上的其他构成要素、步骤、操作和/或元件。。
此外，“连接”或“衔接”可以包括性地意指物理的和/或电的连接或衔接。此外，这可以包括性地意指直接的或间接的连接或衔接以及一体的或非一体的连接或衔接。
元件(elements)或层被称为在另一个元件或层“上(on)”不仅包括其在另一个元件或层的正上方，而且还包括其它层或其它元件介于中间的情况。在整个说明书中，相同的附图标记指代相同的构成要素。
虽然“第一”、“第二”等用于描述各种构成要素，但是这些构成要素显然不被这些术语所限制。这些术语仅用于区分一个构成要素与另一个构成要素。因此，以下提及的第一构成要素在本实用新型的技术思想之内显然也可以是第二构成要素。
以下，参照附图详细说明本实用新型的实施例。
图1和图2是示出根据一个实施例的发光元件的透视图和剖视图。尽管在图1和图2中示出了柱形发光元件LD，但是发光元件LD的种类和/或形状不限于此。
参照图1和图2，发光元件LD可以包括第一半导体层11、有源层12、第二半导体层13和/或电极层14。
发光元件LD可以形成为沿着一个方向延伸的柱的形状。发光元件LD可以具有第一端部EP1和第二端部EP2。发光元件LD的第一端部EP1上可以布置有第一半导体层11和第二半导体层13中的一个。发光元件LD的第二端部EP2上可以布置有第一半导体层11和第二半导体层13中的剩下一个。例如，发光元件LD的第一端部EP1上可以布置有第一半导体层11，且发光元件LD的第二端部EP2上可以布置有第二半导体层13。
根据实施例，发光元件LD可以是通过蚀刻方式等制造成柱的形状的发光元件。在本说明书中，柱的形状包括诸如圆柱或多边形柱的纵横比大于1的杆状形状(rod-likeshape)或棒状形状(bar-like shape)，并且其截面的形状不受限制。
发光元件LD可以具有小到纳米级至微米级程度的大小。例如，发光元件LD可以具有分别在纳米级至微米级范围内的直径D(或宽度)和/或长度L。然而，发光元件LD的大小不限于此，且发光元件LD的大小可以根据将使用发光元件LD的发光装置用作光源的各种装置、例如显示装置等的设计条件而不同地改变。
第一半导体层11可以是第一导电型的半导体层。例如，第一半导体层11可以包括p型半导体层。例如，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN、InN中的至少一种半导体材料，并且可以包括掺杂有诸如Mg等的第一导电型掺杂剂的p型半导体层。然而，构成第一半导体层11的物质不限于此，且除此之外，各种物质可以构成第一半导体层11。
有源层12可以布置在第一半导体层11与第二半导体层13之间，并且可以形成为单量子阱(single-quantum well)或多量子阱结构(multi-quantum well)。有源层12的位置可以根据发光元件LD的种类不同地改变。根据实施例，AlGaN、InAlGaN等物质可以用于形成有源层12，且除此之外，各种物质可以构成有源层12。有源层12的上部和/或下部可以形成有掺杂有导电掺杂剂的包层(未示出)。例如，包层可以由AlGaN或InAlGaN形成。
第二半导体层13可以布置在有源层12上，并且可以包括与第一半导体层11不同的类型的半导体层。第二半导体层13可以包括n型半导体层。例如，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN、InN中的任何一种半导体材料，并且可以包括掺杂有诸如Si、Ge、Sn等的第二导电型掺杂剂的n型半导体层。然而，构成第二半导体层13的物质不限于此，且除此之外，可以以各种物质构成第二半导体层13。
当向发光元件LD的两端施加比阈值电压高的电压时，电子-空穴对在有源层12中结合的同时，发光元件LD会发光。通过利用这种原理来控制发光元件LD的发光，可以将发光元件LD用作包括显示装置的像素在内的各种发光装置的光源。
电极层14可以布置在发光元件LD的第一端部EP1和/或第二端部EP2上。图2中例示了电极层14形成在第一半导体层11上的情况，但不必限于此。例如，另外的电极层还可以布置在第二半导体层13上。
电极层14可以包括透明的金属或透明的金属氧化物。例如，电极层14可以包括氧化铟锡(ITO)、氧化铟锌(IZO)和氧化锌锡(ZTO)中的至少一种，但不必限于此。如上所述，在电极层14由透明的金属或透明的金属氧化物构成的情况下，在发光元件LD的有源层12中生成的光可以通过电极层14发射到发光元件LD的外部。
发光元件LD还可以包括形成在表面上的绝缘膜INF。绝缘膜INF可以直接布置在第一半导体层11、有源层12、第二半导体层13和/或电极层14的表面上。绝缘膜INF可以暴露具有不同极性的发光元件LD的第一端部EP1和第二端部EP2。根据实施例，绝缘膜INF可以暴露与发光元件LD的第一端部EP1和第二端部EP2相邻的电极层14和/或第二半导体层13的侧部。
绝缘膜INF可以包括氧化铝(AlOx)、氮化铝(AlNx)、氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)中的至少一种。例如，绝缘膜INF可以由双重层构成，且构成上述双重层的各层可以包括彼此不同的物质。在这种情况下，构成绝缘膜INF的双重层的各层可以通过彼此不同的工艺形成。在一个实施例中，绝缘膜INF可以以由氧化铝(AlOx)和氧化硅(SiOx)构成的双重层构成，但不必限于此。根据实施例，也可以省略绝缘膜INF。
当在发光元件LD的表面上提供绝缘膜INF时，可以防止有源层12与至少一个电极(例如，连接到发光元件LD的两端的电极中的至少一个电极)等短路。因此，可以确保发光元件LD的电稳定性。此外，可以使发光元件LD的表面缺陷最小化，从而提高发光元件LD的寿命和效率。
包括上述发光元件LD的发光装置可用于包括显示装置在内的需要光源的各种装置。例如，可以在显示面板的各像素中布置发光元件LD，并且将发光元件LD用作各像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD也可以用于诸如照明装置等的需要光源的其它种类的装置。
图3是示出根据一个实施例的显示装置的平面图。
在图3中，将示出作为可将图1和图2的实施例中所说明的发光元件LD用作光源的电子装置的一个示例的显示装置，特别是显示装置所具有的显示面板PNL。
显示面板PNL的各像素单元PXU和构成像素单元PXU的各个像素可以包括至少一个发光元件LD。为了便于说明，在图3中，将以显示区域DA为中心简要地示出显示面板PNL的结构。然而，根据实施例，未示出的至少一个驱动电路部(例如，扫描驱动部和数据驱动部中的至少一个)、布线和/或焊盘还可以布置在显示面板PNL上。
参照图3，显示面板PNL可以包括基板SUB以及布置在基板SUB上的像素单元PXU。像素单元PXU可以包括第一像素PXL1、第二像素PXL2和/或第三像素PXL3。以下，当任意地指代第一像素PXL1、第二像素PXL2和第三像素PXL3中的至少一个像素或者包括性地指代两种以上的像素时，将称之为“像素PXL”。
基板SUB构成显示面板PNL的基础部件，并且可以是硬性的或柔性的基板或膜。例如，基板SUB可以形成为由玻璃或钢化玻璃形成的刚性基板、塑料或金属材质的柔性基板(或薄膜)，并且基板SUB的材料和/或物性不受特别限制。
显示面板PNL和用于形成显示面板PNL的基板SUB可以包括用于显示图像的显示区域DA和除显示区域DA之外的非显示区域NDA。显示区域DA中可以布置有像素PXL。非显示区域NDA中可以布置有连接到显示区域DA的像素PXL的各种布线、焊盘和/或内置电路部。像素PXL可以根据条纹(stripe)或波形瓦(PENTILETM)排列结构等规则地排列。然而，像素PXL的排列结构不限于此，且像素PXL可以以各种结构和/或方式排列在显示区域DA中。
根据实施例，发射彼此不同的颜色的光的两种以上的像素PXL可以布置在显示区域DA中。例如，发射第一颜色的光的第一像素PXL1、发射第二颜色的光的第二像素PXL2、以及发射第三颜色的光的第三像素PXL3可以排列在显示区域DA中。布置成彼此相邻的至少一个第一像素PXL1、第二像素PXL2和第三像素PXL3可以构成能够发射各种颜色的光的一个像素单元PXU。例如，第一像素PXL1、第二像素PXL2和第三像素PXL3可以分别是发射预定的颜色的光的子像素。根据实施例，第一像素PXL1可以是发射红色光的红色像素，第二像素PXL2可以是发射绿色光的绿色像素，且第三像素PXL3可以是发射蓝色光的蓝色像素，但不限于此。
在一个实施例中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以具有发射彼此相同的颜色的光的发光元件，且可以包括布置在各个发光元件上的彼此不同的颜色的颜色转换层和/或滤色器，从而分别发射第一颜色、第二颜色和第三颜色的光。在另一实施例中，第一像素PXL1、第二像素PXL2和第三像素PXL3也可以分别包括第一颜色的发光元件、第二颜色的发光元件和第三颜色的发光元件作为光源，从而分别发射第一颜色、第二颜色和第三颜色的光。然而，构成各个像素单元PXU的像素PXL的颜色、种类和/或数量等不受特别限制。即，各个像素PXL发射的光的颜色可以不同地改变。
像素PXL可以包括由预定的控制信号(例如，扫描信号和数据信号)和/或预定的电源(例如，第一电源和第二电源)驱动的至少一个光源。在一个实施例中，上述光源可以包括根据图1和图2的实施例中的任何一个实施例的至少一个发光元件LD，例如，可以包括具有小到纳米级至微米级程度的大小的超小型柱形发光元件LD。然而，不必限于此，且除此之外，各种发光元件LD可以用作像素PXL的光源。
在一个实施例中，各个像素PXL可以构成为有源像素。然而，可应用于显示装置的像素PXL的种类、结构和/或驱动方式不受特别限制。例如，各个像素PXL可以构成为各种结构和/或驱动方法是无源或有源的发光显示装置的像素。
图4是示出根据一个实施例的像素的电路图。
根据实施例，图4中所示的像素PXL可以是图3的显示面板PNL所具有的第一像素PXL1、第二像素PXL2和第三像素PXL3中的任何一个。第一像素PXL1、第二像素PXL2和第三像素PXL3可以具有实质上相同或相似的结构。
参照图4，像素PXL可以包括用于生成具有与数据信号对应的亮度的光的发光部LSU以及用于驱动发光部LSU的像素电路PXC。
发光部LSU可以包括连接在第一电源VDD与第二电源VSS之间的至少一个发光元件LD。例如，发光部LSU可以包括：经由像素电路PXC和第一电源线PL1连接到第一电源VDD的第一电极ELT1、通过第二电源线PL2连接到第二电源VSS的第二电极ELT2、以及电连接在第一电极ELT1与第二电极ELT2之间的多个发光元件LD。在一个实施例中，第一电极ELT1可以是阳极，且第二电极ELT2可以是阴极。
各个发光元件LD可以包括通过第一电极ELT1和/或像素电路PXC连接到第一电源VDD的第一端部以及通过第二电极ELT2连接到第二电源VSS的第二端部。即，发光元件LD可以正向连接在第一电极ELT1与第二电极ELT2之间。正向连接在第一电源VDD与第二电源VSS之间的各个发光元件LD可以构成有效光源，并且这种有效光源可以汇集构成像素PXL的发光部LSU。
第一电源VDD和第二电源VSS可以具有彼此不同的电位，使得发光元件LD可以发光。例如，第一电源VDD可以被设定为高电位电源，且第二电源VSS可以被设定为低电位电源。此时，第一电源VDD与第二电源VSS之间的电压差至少可以在像素PXL的发光周期期间被设定为发光元件LD的阈值电压以上。
构成各个发光部LSU的发光元件LD的一个端部可以通过发光部LSU的一个电极(例如，各像素PXL的第一电极ELT1)共同连接到像素电路PXC，并且可以通过像素电路PXC和第一电源线PL1连接到第一电源VDD。发光元件LD的另一端部可以通过发光部LSU的另一电极(例如，各像素PXL的第二电极ELT2)和第二电源线PL2共同连接到第二电源VSS。
发光元件LD可以以与通过相应的像素电路PXC供应的驱动电流对应的亮度发光。例如，在各个帧周期期间，像素电路PXC可以将与要在相应的帧中显示的灰度值对应的驱动电流供应到发光部LSU。供应到发光部LSU的驱动电流可以分流在正向连接的发光元件LD中。因此，各个发光元件LD可以以与在其中流动的电流对应的亮度发光，同时发光部LSU可以发射与驱动电流对应的亮度的光。
像素电路PXC可以连接在第一电源VDD与第一电极ELT1之间。像素电路PXC可以连接到相应的像素PXL的扫描线Si和数据线Dj。例如，当像素PXL布置在显示区域DA的第i(i是自然数)条水平线(行)和第j(j是自然数)条垂直线(列)上时，像素电路PXC可以连接到显示区域DA的第i条扫描线Si和第j条数据线Dj。
根据实施例，像素电路PXC可以包括多个晶体管T1、T2、T3和至少一个存储电容器Cst。
第一晶体管T1可以连接在第一电源VDD与发光部LSU之间。例如，第一晶体管T1的第一电极(例如，漏电极)可以连接到第一电源VDD，且第一晶体管T1的第二电极(例如，源电极)可以连接到发光部LSU的第一电极ELT1。第一晶体管T1的栅电极可以连接到第一节点N1。这种第一晶体管T1可以与第一节点N1的电压对应地控制供应到发光部LSU的驱动电流。即，第一晶体管T1可以是控制像素PXL的驱动电流的驱动晶体管。
第二晶体管T2可以连接在数据线Dj与第一节点N1之间。例如，第二晶体管T2的第一电极可以连接到数据线Dj，且第二晶体管T2的第二电极可以连接到第一节点N1。第二晶体管T2的栅电极可以连接到扫描线Si。这种第二晶体管T2可以在从扫描线Si供应栅极导通电压(例如，低电平电压)的扫描信号SSi时导通，从而电连接数据线Dj和第一节点N1。
在每个帧周期期间，相应帧的数据信号DSj被供应到数据线Dj，并且数据信号DSj可以在栅极导通电压的扫描信号SSi供应的周期期间通过导通的第二晶体管T2传递到第一节点N1。即，第二晶体管T2可以是用于将各个数据信号DSj传递到像素PXL的内部的开关晶体管。
第三晶体管T3可以连接在第一晶体管T1与感测线SLj之间。例如，第三晶体管T3的一个电极可以连接到与发光部LSU的第一电极ELT1连接的第一晶体管T1的第二电极(例如，源电极)，且第三晶体管T3的另一电极可以连接到感测线SLj。当省略感测线SLj时，第三晶体管T3的另一电极也可以连接到数据线Dj。
第三晶体管T3的栅电极可以连接到感测控制线SCLi。当省略感测控制线SCLi时，第三晶体管T3的栅电极也可以连接到扫描线Si。这种第三晶体管T3可以通过在预定的感测周期期间供应到感测控制线SCLi的栅极导通电压(例如，高电平电压)的感测控制信号SCSi导通，从而电连接感测线SLj和第一晶体管T1。
根据实施例，感测周期可以是提取布置在显示区域DA中的各个像素PXL的特性(例如，第一晶体管T1的阈值电压等)的周期。在上述感测周期期间，可以通过数据线Dj和第二晶体管T2向第一节点N1供应第一晶体管T1能够导通的预定的基准电压，或者可以通过将各个像素PXL连接到电流源等来导通第一晶体管T1。此外，可以通过向第三晶体管T3供应栅极导通电压的感测控制信号SCSi而导通第三晶体管T3来将第一晶体管T1连接到感测线SLj。然后，可以通过感测线SLj获得感测信号SENj，并且可以利用感测信号SENj来检测包括第一晶体管T1的阈值电压等在内的各像素PXL的特性。关于各像素PXL的特性的信息可以用于转换图像数据，以补偿布置在显示区域DA中的像素PXL之间的特性偏差。
存储电容器Cst的一个电极可以连接到第一晶体管T1的第二电极，且存储电容器Cst的另一电极可以连接到第一节点N1。存储电容器Cst可以在各个帧周期期间充入与供应到第一节点N1的数据信号DSj对应的电压。
此外，在图4中示出了构成各个发光部LSU的有效光源、即发光元件LD都并联连接的实施例，但不必限于此。例如，各像素PXL的发光部LSU也可以构成为包括至少两段的串联结构。在这种情况下，构成各串联段的发光元件可以通过至少一个中间电极彼此串联连接。
图5和图6是示出根据一个实施例的像素的剖视图。
在图5和图6中示出了构成像素电路(图4的PXC)的各种电路元件中的第一晶体管T1，当不需要区分注明第一晶体管T1和第二晶体管T2时，将包括性地称之为“晶体管T”。此外，晶体管T的结构和/或各层的位置不限于图5和图6中示出的实施例，且可以根据实施例不同地改变。
参照图5和图6，根据一个实施例的像素PXL和具有像素PXL的显示面板PNL的基板SUB上可以布置有电路层PCL，电路层PCL包括构成像素电路PXC的电路元件(例如，晶体管T和存储电容器Cst)和连接到电路元件的各种布线。电路层PCL上可以布置有构成发光部LSU的第一电极ELT1和第二电极ELT2、发光元件LD和/或第一连接电极CNE1和第二连接电极CNE2。
基板SUB构成基础部件，并且可以是刚性的或柔性的基板或膜。例如，基板SUB可以是由玻璃或钢化玻璃形成的刚性基板、塑料或金属材质的柔性基板(或薄膜)、或至少一层绝缘层。基板SUB的材料和/或物性不受特别限制。在一个实施例中，基板SUB可以实质上透明。这里，实质上透明可以意味着可将光透射成预定的透射率以上。在另一实施例中，基板SUB可以半透明或不透明。此外，根据实施例，基板SUB可以包括反射性物质。
基板SUB上可以布置有晶体管T。晶体管T可以分别包括半导体图案SCP、栅电极GAT、第一晶体管电极TE1和第二晶体管电极TE2。
基板SUB上可以布置有缓冲层BFL。缓冲层BFL可以防止杂质扩散到各个电路元件。缓冲层BFL可以由单一层构成，但也可以由至少双重层的多重层构成。当缓冲层BFL形成为多重层时，各层可以由相同的材料形成，或者可以由彼此不同的材料形成。
缓冲层BFL上可以布置有半导体图案SCP。例如，半导体图案SCP可以分别包括接触第一晶体管电极TE1的第一区域、接触第二晶体管电极TE2的第二区域、以及位于上述第一区域与第二区域之间的沟道区域。根据实施例，上述第一区域和第二区域中的一个可以是源极区域，且另一个可以是漏极区域。
根据实施例，半导体图案SCP可以由多晶硅、非晶硅、氧化物半导体等形成。此外，半导体图案SCP的沟道区域可以是未掺杂杂质的半导体图案，可以是本征半导体，且半导体图案SCP的第一区域和第二区域可以分别是掺杂有预定的杂质的半导体。
半导体图案SCP上可以布置有栅极绝缘层GI。例如，栅极绝缘层GI可以布置在半导体图案SCP与栅电极GAT之间。栅极绝缘层GI可以由单一层或多重层构成，并且可以包括包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)、或氧化钛(TiOx)在内的各种无机物质。
栅极绝缘层GI上可以布置有栅电极GAT。栅电极GAT可以在栅极绝缘层GI上布置成沿着第三方向(Z轴方向)与半导体图案SCP重叠。
栅电极GAT上可以布置有第一层间绝缘层ILD1。例如，第一层间绝缘层ILD1可以布置在栅电极GAT与第一晶体管电极TE1和第二晶体管电极TE2之间。第一层间绝缘层ILD1可以由单一层或多重层构成，并且可以包括包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)、或氧化钛(TiOx)在内的各种无机物质。
第一层间绝缘层ILD1上可以布置有第一晶体管电极TE1和第二晶体管电极TE2。第一晶体管电极TE1和第二晶体管电极TE2可以布置成沿着第三方向(Z轴方向)与半导体图案SCP重叠。第一晶体管电极TE1和第二晶体管电极TE2可以与半导体图案SCP电连接。例如，第一晶体管电极TE1可以通过贯通第一层间绝缘层ILD1和栅极绝缘层GI的接触孔与半导体图案SCP的第一区域电连接。第二晶体管电极TE2可以通过贯通第一层间绝缘层ILD1和栅极绝缘层GI的接触孔与半导体图案SCP的第二区域电连接。根据实施例，第一晶体管电极TE1和第二晶体管电极TE2中的任何一个可以是源电极，且另一个可以是漏电极。
第一层间绝缘层ILD1上可以布置有电源线PL。电源线PL可以布置在与第一晶体管电极TE1和第二晶体管电极TE2相同的层中。即，电源线PL可以由与第一晶体管电极TE1和第二晶体管电极TE2相同的导电层形成。例如，电源线PL可以在相同的工艺中与第一晶体管电极TE1和第二晶体管电极TE2同时形成，但不必限于此。
第一晶体管电极TE1和第二晶体管电极TE2以及电源线PL上可以布置有第二层间绝缘层ILD2。第二层间绝缘层ILD2可以由单一层或多重层构成，并且可以包括包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)、或氧化钛(TiOx)在内的各种无机物质。
包括晶体管T在内的电路元件的上部可以布置有保护层PSV。保护层PSV可以由有机物质形成，以平坦化下部的台阶。例如，保护层PSV可以包括丙烯酸树脂(acrylatesresin)、环氧树脂(epoxy resin)、酚醛树脂(phenolic resin)、聚酰胺树脂(polyamidesresin)、聚酰亚胺树脂(polyimides resin)、聚酯树脂(polyesters resin)、聚苯硫醚树脂(polyphenylenesulfides resin)或苯并环丁烯(benzocyclobutene,BCB)等有机物质。然而，不必限于此，且保护层PSV可以包括包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)、或氧化钛(TiOx)在内的各种无机物质。
电路层PCL的保护层PSV上可以设置有包括图案BNP、第一电极ELT1和第二电极ELT2、发光元件LD和/或第一连接电极CNE1和第二连接电极CNE2的显示层DPL。
图案BNP可以布置在保护层PSV上。根据实施例，图案BNP可以具有各种形状。在一个实施例中，图案BNP可以具有在基板SUB上沿着第三方向(Z轴方向)突出的形状。此外，图案BNP可以形成为具有相对于基板SUB以预定的角度倾斜的倾斜面。然而，不必限于此，图案BNP可以具有曲面或阶梯形状等的侧壁。例如，图案BNP可以具有半圆或半椭圆形状等的截面。
布置在图案BNP的上部的电极和绝缘层可以具有与图案BNP对应的形状。例如，布置在图案BNP上的第一电极ELT1和第二电极ELT2可以包括具有与图案BNP的形状对应的形状的倾斜面或曲面。因此，图案BNP可以起到与设置在其上部的第一电极ELT1和第二电极ELT2一起将从发光元件LD发射的光引导至像素PXL的前表面方向(即第三方向(Z轴方向))、从而提高显示面板PNL的出光效率的反射部件的作用。
图案BNP可以包括至少一种有机物质和/或无机物质。例如，图案BNP可以包括丙烯酸树脂(acrylates resin)、环氧树脂(epoxy resin)、酚醛树脂(phenolic resin)、聚酰胺树脂(polyamides resin)、聚酰亚胺树脂(polyimides resin)、聚酯树脂(polyestersresin)、聚苯硫醚树脂(polyphenylenesulfides resin)或苯并环丁烯(benzocyclobutene,BCB)等有机物质。然而，不必限于此，图案BNP可以包括包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)、或氧化钛(TiOx)在内的各种无机物质。
保护层PSV和图案BNP上可以布置有第一电极ELT1和第二电极ELT2。第一电极ELT1和第二电极ELT2可以布置成在像素PXL中彼此隔开。如上所述，第一电极ELT1和第二电极ELT2可以在发光元件LD的对准步骤中接收对准信号。因此，第一电极ELT1与第二电极ELT2之间可以形成电场，使得提供到各像素PXL的发光元件LD在第一电极ELT1与第二电极ELT2之间对准。
第一电极ELT1和第二电极ELT2可以分别包括至少一种导电物质。例如，第一电极ELT1和第二电极ELT2可以分别包括：包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)等在内的各种金属物质中的至少一种金属或包括金属的合金、诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化铝锌(AZO)、氧化镓锌(GZO)、氧化锌锡(ZTO)、或氧化镓锡(GTO)等的导电氧化物、以及诸如聚3,4-乙烯二氧噻吩(PEDOT)的导电聚合物中的至少一种导电物质，但不必限于此。
第一电极ELT1和第二电极ELT2上可以布置有第一绝缘层INS1。第一绝缘层INS1可以由单一层或多重层构成，并且可以包括包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx)在内的各种无机物质。
第一绝缘层INS1上可以布置有发光元件LD。发光元件LD可以在第一绝缘层INS1上布置在第一电极ELT1与第二电极ELT2之间。可以以分散在发光元件墨水中的形式准备发光元件LD，并通过喷墨印刷方式等将发光元件LD供应到各像素PXL。例如，发光元件LD可以分散在挥发性溶剂中并被提供到各像素PXL。接下来，当通过第一电极ELT1和第二电极ELT2供应对准信号时，在第一电极ELT1与第二电极ELT2之间形成电场的同时，发光元件LD可以在第一电极ELT1与第二电极ELT2之间对准。在发光元件LD对准之后，可以通过蒸发或除此之外的其它方式去除溶剂，从而在第一电极ELT1与第二电极ELT2之间稳定地排列发光元件LD。
此外，在对准发光元件LD的过程中，可以向包括各像素PXL的像素区域施加声波，以将发光元件LD从基板SUB隔开，所述声波可以是表面声波(surface acoustic wave)但不限于此。因此，发光元件LD可以在从基板SUB隔开的状态下容易地对准，并以对准完成的状态安置在基板SUB上。即，可以防止发光元件LD以未对准的状态在上述发光元件墨水中沉降并安置在基板SUB上，因此可以提高发光元件LD的对准度。这将在后面参照图8至图18详细描述。
在发光元件LD上可以布置有第二绝缘层INS2。第二绝缘层INS2可以部分地布置在发光元件LD上。当在发光元件LD的对准完成之后在发光元件LD上形成第二绝缘层INS2时，可以防止发光元件LD脱离对准的位置。第二绝缘层INS2可以布置在发光元件LD上，并且可以暴露发光元件LD的第一端部EP1和第二端部EP2。
第二绝缘层INS2可以由单一层或多重层构成，并且可以包括包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx)在内的各种无机物质。
由第二绝缘层INS2暴露的发光元件LD的第一端部EP1和第二端部EP2上可以分别布置有第一连接电极CNE1和第二连接电极CNE2。第一连接电极CNE1和第二连接电极CNE2可以分别直接布置在发光元件LD的第一端部EP1和第二端部EP2上，并与发光元件LD的第一端部EP1和第二端部EP2接触。
在一个实施例中，第一连接电极CNE1和第二连接电极CNE2可以布置在彼此相同的层中。即，第一连接电极CNE1和第二连接电极CNE2可以由相同的导电层形成。第一连接电极CNE1和第二连接电极CNE2可以在相同的工艺中同时形成，但不必限于此。
在另一实施例中，第一连接电极CNE1和第二连接电极CNE2可以布置在彼此不同的层中。例如，如图6所示，第一连接电极CNE1上可以布置有第三绝缘层INS3，并且第一连接电极CNE1上可以布置有第二连接电极CNE2。如此，当第一连接电极CNE1和第二连接电极CNE2由彼此不同的导电层构成时，第一连接电极CNE1与第二连接电极CNE2之间还可以布置有第三绝缘层INS3。第三绝缘层INS3可以覆盖第一连接电极CNE1，并且可以暴露发光元件LD的第二端部EP2。由第三绝缘层INS3暴露的发光元件LD的第二端部EP2上可以布置有第二连接电极CNE2。如此，当第三绝缘层INS3布置在由彼此不同的导电层形成的连接电极CNE1、CNE2之间时，连接电极CNE1、CNE2可以通过第三绝缘层INS3稳定地分离，因此可以确保发光元件LD的第一端部EP1与第二端部EP2之间的电稳定性。因此，可以有效地防止在发光元件LD的第一端部EP1与第二端部EP2之间出现短路缺陷。
第一连接电极CNE1和第二连接电极CNE2可以分别由各种透明导电物质构成。例如，第一连接电极CNE1和第二连接电极CNE2可以包括包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化铝锌(AZO)、氧化镓锌(GZO)、氧化锡锌(ZTO)、或氧化镓锡(GTO)在内的各种透明导电物质中的至少一种，并且可以实现为实质上透明或半透明以满足预定的透光度。因此，从发光元件LD的第一端部EP1和第二端部EP2发射的光可以通过第一连接电极CNE1和第二连接电极CNE2并发射到显示面板PNL的外部。
第三绝缘层INS3可以由单一层或多重层构成，并且可以包括包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx)在内的各种无机物质。
接下来，对根据上述一个实施例的显示装置的制造装置进行说明。
图7是示意性地示出根据一个实施例的显示装置的制造装置的剖视图。图7示出了能够在用于制造参照图1至图6说明的显示装置的对象基板SUBa上供应发光元件LD的同时对准发光元件LD的制造装置的实施例。
参照图7，显示装置的制造装置可以包括台ST、印刷头PU、电场施加部EU和/或振动产生部SU。
台ST可以提供布置对象基板SUBa的空间。台ST的上部可以布置有印刷头PU。即，印刷头PU可以沿着第三方向(Z轴方向)与台ST隔开布置。印刷头PU可以起到向对象基板SUBa供应发光元件墨水INK的作用。印刷头PU可以与诸如墨盒的墨水提供部(未示出)连接，并且从上述墨水提供部供应的发光元件墨水INK可以通过印刷头PU中的喷嘴NZ喷射或喷出到对象基板SUBa上。
发光元件墨水INK可以以溶液的状态被提供。例如，发光元件墨水INK可以包括分散在溶剂中的发光元件LD，并且可以以喷墨印刷方式被提供到对象基板SUBa。根据实施例，印刷头PU可以构成为既能水平移动，又能垂直移动。例如，印刷头PU可以构成为既能沿着第一方向(X轴方向)或第二方向(Y轴方向)水平移动，又能沿着第三方向(Z轴方向)垂直移动。此外，尽管在附图中示出了一个印刷头PU，但不必限于此。例如，在向对象基板SUBa提供多个种类的发光元件墨水INK的工艺中，可以设置与发光元件墨水INK的种类相同数量的印刷头PU。
在台ST的至少一侧上可以布置有用于发光元件LD的对准的电场施加部EU。例如，电场施加部EU可以设置为多个，并且可以分别布置在台ST的一侧和另一侧。多个电场施加部EU可以彼此独立地被驱动，或者彼此联动地被驱动。例如，多个电场施加部EU可以同时被驱动，或者依次或交替地被驱动。
电场施加部EU可以包括具有至少一个探针引脚PP的探针头PH。探针头PH可以结合到驱动部(未示出)并沿着水平方向或垂直方向移动。例如，探针头PH可以构成为既能沿着第一方向(X轴方向)或第二方向(Y轴方向)水平移动，又能沿着第三方向(Z轴方向)垂直移动。
探针引脚PP可以连接到电源供应部(未示出)并从上述电源供应部接收预定的电源或电压。探针引脚PP可以接触形成在对象基板SUBa上的焊盘(未示出)并通过上述焊盘向各像素PXL的第一电极ELT1和第二电极ELT2施加对准信号。例如，可以向第一电极ELT1供应交流信号，且向第二电极ELT2供应接地电位的直流信号，但不必限于此。当预定的对准信号被施加到第一电极ELT1和第二电极ELT2时，第一电极ELT1与第二电极ELT2之间可以形成电场，使得供应到各像素PXL的发光元件LD在第一电极ELT1与第二电极ELT2之间对准。
台ST上可以布置有振动产生部SU。振动产生部SU可以布置在台ST与对象基板SUBa之间。振动产生部SU可以设置为多个，并且可以分别布置在台ST与对象基板SUBa之间。多个振动产生部SU之间的间隔可以布置成像素PXL之间的间隔的k(k是自然数)倍，但不必限于此。
振动产生部SU可以接收交流信号，从而产生表面声波。当从振动产生部SU产生的上述表面声波被施加到对象基板SUBa时，提供在对象基板SUBa上的发光元件墨水INK中的发光元件LD可以沿着上部方向、即第三方向(Z轴方向)移动。即，通过上述表面声波，发光元件LD可以从对象基板SUBa隔开。因此，发光元件LD可以在从基板SUB隔开的状态下容易地对准，并以对准完成的状态安置在基板SUB上。即，可以防止发光元件LD以未对准的状态在发光元件墨水中沉降并安置在基板SUB上，因此可以提高发光元件LD的对准度。这将在后面参照图8至图18详细描述。
接下来，对根据上述一个实施例的显示装置的制造方法进行说明。
图8至图18是用于说明根据一个实施例的显示装置的制造方法的各工艺步骤的剖视图。
在图8至图18中，以具有参照图5说明的像素PXL的像素区域PXA1、PXA2为中心说明显示装置的制造方法，并且用相同的标记表示与图5实质上相同的构成要素，并省略详细的标记。
参照图8，首先在台ST上布置包括像素区域PXA1、PXA2的对象基板SUBa。像素区域PXA1、PXA2可以包括第一像素区域PXA1和第二像素区域PXA2。第一像素区域PXA1和第二像素区域PXA2可以意味着分别具有存在于任意位置的像素PXL的区域。
对象基板SUBa可以包括参照图5说明的基板SUB和电路层PCL。对象基板SUBa的第一像素区域PXA1和第二像素区域PXA2中可以分别形成有图案BNP、第一电极ELT1和第二电极ELT2、以及第一绝缘层INS1。
参照图9，接下来分别向第一像素区域PXA1和第二像素区域PXA2提供发光元件LD。发光元件LD可以以分散在发光元件墨水INK中的形态被供应到彼此隔开的图案BNP之间。例如，发光元件LD可以分散在发光元件墨水INK的溶剂中并通过印刷头(图7的PU)内部的喷嘴(图7的NZ)被提供到对象基板SUBa上。
参照图10，接下来向第一像素区域PXA1施加表面声波S，以将第一像素区域PXA1的发光元件LD从对象基板SUBa隔开。为此，台ST与对象基板SUBa之间可以布置有产生表面声波S的振动产生部SU。为了将在振动产生部SU中产生的表面声波S传递到第一像素区域PXA1，振动产生部SU可以至少部分地与第一像素区域PXA1重叠。然而，振动产生部SU的位置不必限于此，且根据要施加表面声波S的地点，振动产生部SU的位置可以不同地改变。
振动产生部SU可以接收交流信号，从而产生表面声波S。在一个实施例中，振动产生部SU可以包括微电极E1a、E2a和电极端子E1、E2。微电极E1a、E2a可以从电极端子E1、E2接收交流信号，从而产生表面声波S。
微电极E1a、E2a可以包括彼此分离并且交替布置的第一微电极E1a和第二微电极E2a。电极端子E1、E2可以包括与第一微电极E1a电连接的第一电极端子E1和与第二微电极E2a电连接的第二电极端子E2。第一微电极E1a和第一电极端子E1可以一体地形成，但不必限于此，且第一微电极E1a和第一电极端子E1也可以分别非一体地形成并且通过至少一个导电图案彼此连接。此外，第二微电极E2和第二电极端子E2可以一体地形成，但不必限于此，且第二微电极E2和第二电极端子E2也可以分别非一体地形成并且通过至少一个导电图案彼此连接。例如，第一微电极E1a和第二微电极E2a可以沉积在压电基板(未示出)上，但不必限于此。
当从振动产生部SU的微电极E1a、E2a产生的表面声波S被施加到对象基板SUBa的第一像素区域PXA1时，第一像素区域PXA1的发光元件LD可以在发光元件墨水INK中沿着对象基板SUBa的上部方向、即第三方向(Z轴方向)移动。即，通过表面声波S，第一像素区域PXA1的发光元件LD可以从对象基板SUBa隔开。因此，发光元件LD可以在从对象基板SUBa隔开的状态下容易地对准，并以对准完成的状态安置在对象基板SUBa上。即，可以防止发光元件LD以未对准的状态在发光元件墨水INK中沉降并安置在对象基板SUBa上，因此可以提高发光元件LD的对准度。在一个实施例中，当表面声波S的波长为25μm以下且功率为10dB以上时，2μm以上的发光元件LD可以移动。此外，当表面声波S的波长为28μm以下且功率为2.5dB以上时，3μm以上的发光元件LD可以移动，但不必限于此。
参照图11，接下来在第一像素区域PXA1的第一电极ELT1与第二电极ELT2之间对准发光元件LD。在对准发光元件LD的过程中，可以向第一像素区域PXA1的第一电极ELT1和第二电极ELT2施加对准信号。例如，可以向第一电极ELT1供应交流信号，且向第二电极ELT2供应接地电位的直流信号，但不必限于此。当预定的对准信号被施加到第一电极ELT1和第二电极ELT2时，第一电极ELT1与第二电极ELT2之间可以形成电场E，使得供应到第一像素区域PXA1的发光元件LD在第一电极ELT1与第二电极ELT2之间对准。例如，发光元件LD可以通过电场E在第一电极ELT1与第二电极ELT2之间有方向性地对准。例如，发光元件LD可以偏向对准，使得第一端部EP1面对第一电极ELT1，并且第二端部EP2面对第二电极ELT2。
在一个实施例中，可以在将发光元件LD从对象基板SUBa隔开的状态下，向第一像素区域PXA1的第一电极ELT1和第二电极ELT2施加对准信号以对准发光元件LD。即，可以在启动振动产生部SU以向第一像素区域PXA1施加表面声波S的状态下，向第一像素区域PXA1的第一电极ELT1和第二电极ELT2施加对准信号。在这种情况下，由于发光元件LD可以在从对象基板SUBa隔开的状态下容易地旋转，因此可以提高对准度。
参照图12，接下来中断表面声波S的产生，以将第一像素区域PXA1的发光元件LD安置在对象基板SUBa上。在安置第一像素区域PXA1的发光元件LD的步骤中，可以在向第一像素区域PXA1的第一电极ELT1和第二电极ELT2施加对准信号的状态下中断表面声波S的产生。因此，第一像素区域PXA1的发光元件LD可以以维持对准的状态安置在对象基板SUBa上。即，可以防止发光元件LD以未对准的状态在发光元件墨水INK中沉降并安置在对象基板SUBa上，因此可以提高发光元件LD的对准度。
参照图13，接下来在将第一像素区域PXA1的发光元件LD安置在对象基板SUBa上之后，振动产生部SU从第一像素区域PXA1移动到第二像素区域PXA2。例如，振动产生部SU的数量可以小于像素区域PXA1、PXA2的数量。在这种情况下，振动产生部SU可以在第一像素区域PXA1的发光元件LD的对准完成之后移动到第二像素区域PXA2，以执行第二像素区域PXA2的发光元件LD的对准工艺。
参照图14，接下来向第二像素区域PXA2施加表面声波S，以将第二像素区域PXA2的发光元件LD从对象基板SUBa隔开。振动产生部SU可以接收交流信号，从而产生表面声波S。当从振动产生部SU产生的表面声波S被施加到对象基板SUBa的第二像素区域PXA2时，第二像素区域PXA2的发光元件LD可以在发光元件墨水INK中沿着对象基板SUBa的上部方向、即第三方向(Z轴方向)移动。即，通过表面声波S，第二像素区域PXA2的发光元件LD可以从对象基板SUBa隔开。因此，发光元件LD可以在从对象基板SUBa隔开的状态下容易地对准，并以对准完成的状态安置在对象基板SUBa上。即，可以防止发光元件LD以未对准的状态在发光元件墨水INK中沉降并安置在对象基板SUBa上，因此可以提高发光元件LD的对准度。
参照图15，接下来在第二像素区域PXA2的第一电极ELT1与第二电极ELT2之间对准发光元件LD。在对准发光元件LD的过程中，可以向第二像素区域PXA2的第一电极ELT1和第二电极ELT2施加对准信号。例如，可以向第一电极ELT1供应交流信号，且向第二电极ELT2供应接地电位的直流信号，但不必限于此。当预定的对准信号被施加到第一电极ELT1和第二电极ELT2时，第一电极ELT1与第二电极ELT2之间可以形成电场E，使得供应到第二像素区域PXA2的发光元件LD可以在第一电极ELT1与第二电极ELT2之间对准。例如，发光元件LD可以通过电场E在第一电极ELT1与第二电极ELT2之间有方向性地对准。例如，发光元件LD可以偏向对准，使得第一端部EP1面对第一电极ELT1，并且第二端部EP2面对第二电极ELT2。
在一个实施例中，可以在将发光元件LD从对象基板SUBa隔开的状态下，向第二像素区域PXA2的第一电极ELT1和第二电极ELT2施加对准信号以对准发光元件LD。即，可以在启动振动产生部SU以向第二像素区域PXA2施加表面声波S的状态下，向第二像素区域PXA2的第一电极ELT1和第二电极ELT2施加对准信号。在这种情况下，由于发光元件LD可以在从对象基板SUBa隔开的状态下容易地旋转，因此可以提高对准度。
参照图16，接下来中断表面声波S的产生，以将第二像素区域PXA2的发光元件LD安置在对象基板SUBa上。在安置第二像素区域PXA2的发光元件LD的步骤中，可以在向第二像素区域PXA2的第一电极ELT1和第二电极ELT2施加对准信号的状态下中断表面声波S的产生。因此，第二像素区域PXA2的发光元件LD可以以维持对准的状态安置在对象基板SUBa上。即，可以防止发光元件LD以未对准的状态在发光元件墨水INK中沉降并安置在对象基板SUBa上，因此可以提高发光元件LD的对准度。
参照图17，接下来在将发光元件LD安置在对象基板SUBa上的状态下，干燥去除发光元件墨水INK的溶剂。此外，在图17中例示了同时进行第一像素区域PXA1和第二像素区域PXA2的溶剂干燥工艺，但不必限于此。例如，第一像素区域PXA1和第二像素区域PXA2中的溶剂干燥工艺也可以在第一像素区域PXA1和第二像素区域PXA2的发光元件LD的对准完成之后依次进行。
参照图18，接下来在对准的发光元件LD上形成第二绝缘层INS2以及第一连接电极CNE1和第二连接电极CNE2。
第二绝缘层INS2可以分别形成在发光元件LD的上部，并且可以形成为暴露发光元件LD的第一端部EP1和第二端部EP2。
第一连接电极CNE1可以形成在由第二绝缘层INS2暴露的发光元件LD的第一端部EP1上。第二连接电极CNE2可以形成在由第二绝缘层INS2暴露的发光元件LD的第二端部EP2上。
在一个实施例中，第一连接电极CNE1和第二连接电极CNE2可以在相同的工艺中同时形成，但不必限于此。根据实施例，也可以首先在发光元件LD的第一端部EP1上形成第一连接电极CNE1，并且在第一连接电极CNE1上形成第三绝缘层(图6的INS3)之后，在发光元件LD的第二端部EP2上形成第二连接电极CNE2。
根据上述显示装置的制造方法，可以在对准发光元件LD的过程中，向各像素区域PXA1、PXA2施加表面声波以将发光元件LD从对象基板SUBa隔开。因此，发光元件LD可以在从对象基板SUBa隔开的状态下容易地对准，并以对准完成的状态安置在对象基板SUBa上。即，如上所述，可以防止发光元件LD以未对准的状态在发光元件墨水INK中沉降并安置在对象基板SUBa上，因此可以提高发光元件LD的对准度。
本实施例相关技术领域的普通技术人员将理解，在不脱离上述描述的本质特征的范围内，可以以变形的形态实现本实施例。因此，应该以说明性的观点而不是限制性的观点考虑所公开的方法。本实用新型的范围不表现在前述的说明中，而是表现在权利要求中，并且在与本实用新型的等同的范围内的所有差异点应解释为包括在本实用新型中。

Claims (6)

1.显示装置的制造装置，其特征在于，包括：
台，提供布置基板的空间；
至少一个电场施加部，设置在所述台的至少一侧，并且在所述基板上形成电场；以及
至少一个振动产生部，设置在所述台上，并且产生表面声波，使得提供到所述基板上的发光元件向上移动从而在与所述基板隔开的状态下通过所述电场对准。
2.根据权利要求1所述的显示装置的制造装置，其特征在于，
所述振动产生部包括微电极。
3.根据权利要求2所述的显示装置的制造装置，其特征在于，
所述微电极接收交流信号，从而产生所述声波。
4.根据权利要求3所述的显示装置的制造装置，其特征在于，
所述微电极包括彼此分离并且交替布置的第一微电极和第二微电极。
5.根据权利要求4所述的显示装置的制造装置，其特征在于，
所述振动产生部还包括与所述第一微电极电连接的第一电极端子和与所述第二微电极电连接的第二电极端子。
6.根据权利要求1所述的显示装置的制造装置，其特征在于，
所述电场施加部包括具有至少一个探针引脚的探针头。
CN202221123360.7U 2021-05-11 2022-05-11 显示装置的制造装置 Active CN218333832U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0060842 2021-05-11
KR1020210060842A KR20220153728A (ko) 2021-05-11 2021-05-11 표시 장치의 제조 방법 및 제조 장치

Publications (1)

Publication Number Publication Date
CN218333832U true CN218333832U (zh) 2023-01-17

Family

ID=83916117

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202221123360.7U Active CN218333832U (zh) 2021-05-11 2022-05-11 显示装置的制造装置
CN202210532815.9A Pending CN115332399A (zh) 2021-05-11 2022-05-11 显示装置的制造方法及制造装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202210532815.9A Pending CN115332399A (zh) 2021-05-11 2022-05-11 显示装置的制造方法及制造装置

Country Status (3)

Country Link
JP (1) JP2022174743A (zh)
KR (1) KR20220153728A (zh)
CN (2) CN218333832U (zh)

Also Published As

Publication number Publication date
JP2022174743A (ja) 2022-11-24
CN115332399A (zh) 2022-11-11
KR20220153728A (ko) 2022-11-21

Similar Documents

Publication Publication Date Title
US11088197B2 (en) Light emitting device and manufacturing method of the light emitting device
CN110649135A (zh) 发光显示设备及其制造方法
CN113994473A (zh) 显示装置及制造其的方法
KR20220070142A (ko) 발광 소자의 저장 장치, 이를 포함한 인쇄 장치, 및 이를 이용한 표시 장치의 제조 방법
KR102669163B1 (ko) 화소, 이를 구비한 표시 장치 및 그의 제조 방법
CN218333832U (zh) 显示装置的制造装置
CN113785400A (zh) 显示设备及其制造方法
KR20220115713A (ko) 표시 장치
US20220320377A1 (en) Display device and manufacturing method thereof
US20230307583A1 (en) Display device
US20230028682A1 (en) Display device
EP4068356A1 (en) Display device
US20220108979A1 (en) Display device
KR20230131330A (ko) 표시 장치 및 그 제조 방법
KR20220113602A (ko) 표시 장치 및 그 제조 방법
KR20230146706A (ko) 표시 장치 및 그 제조 방법
KR20220165872A (ko) 표시 장치 및 그 제조 방법
CN116581138A (zh) 显示装置及其制造方法
KR20230149380A (ko) 표시 장치 및 그 제조 방법
KR20230083396A (ko) 표시 장치 및 그 제조 방법
KR20240003401A (ko) 표시 장치 및 이의 제조 방법
KR20230142022A (ko) 표시 장치
KR20220037553A (ko) 표시 장치
KR20220063871A (ko) 표시 장치
CN115803899A (zh) 显示装置及其制造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant