KR20220153728A - 표시 장치의 제조 방법 및 제조 장치 - Google Patents

표시 장치의 제조 방법 및 제조 장치 Download PDF

Info

Publication number
KR20220153728A
KR20220153728A KR1020210060842A KR20210060842A KR20220153728A KR 20220153728 A KR20220153728 A KR 20220153728A KR 1020210060842 A KR1020210060842 A KR 1020210060842A KR 20210060842 A KR20210060842 A KR 20210060842A KR 20220153728 A KR20220153728 A KR 20220153728A
Authority
KR
South Korea
Prior art keywords
light emitting
pixel area
emitting elements
surface acoustic
substrate
Prior art date
Application number
KR1020210060842A
Other languages
English (en)
Inventor
한정원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210060842A priority Critical patent/KR20220153728A/ko
Priority to CN202221123360.7U priority patent/CN218333832U/zh
Priority to JP2022078149A priority patent/JP2022174743A/ja
Priority to CN202210532815.9A priority patent/CN115332399A/zh
Publication of KR20220153728A publication Critical patent/KR20220153728A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)

Abstract

표시 장치의 제조 방법 및 제조 장치가 제공된다. 표시 장치의 제조 방법은 스테이지 상에 제1 및 제2 전극들이 형성된 화소 영역을 포함하는 기판을 배치하는 단계, 상기 화소 영역에 발광 소자들을 제공하는 단계, 상기 화소 영역에 표면 탄성파(surface acoustic wave)를 인가하여 상기 발광 소자들을 상기 기판으로부터 이격시키는 단계, 상기 제1 및 제2 전극들에 정렬 신호를 인가하여 상기 제1 및 제2 전극들 사이에 상기 발광 소자들을 정렬하는 단계, 및 상기 표면 탄성파 발생을 중단하여 상기 발광 소자들을 상기 기판 상에 안착시키는 단계를 포함한다.

Description

표시 장치의 제조 방법 및 제조 장치{METHOD AND APPARATUS FOR MANUFACTURING DISPLAY DEVICE}
본 발명은 표시 장치의 제조 방법 및 제조 장치에 관한 것이다.
정보 디스플레이에 관한 관심이 고조됨에 따라 표시 장치에 대한 연구 개발이 지속적으로 이루어지고 있다.
본 발명이 해결하고자 하는 과제는 발광 소자들의 정렬도를 향상시킬 수 있는 표시 장치의 제조 방법 및 제조 장치를 제공하는 것이다.
본 발명의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 스테이지 상에 제1 및 제2 전극들이 형성된 화소 영역을 포함하는 기판을 배치하는 단계, 상기 화소 영역에 발광 소자들을 제공하는 단계, 상기 화소 영역에 표면 탄성파(surface acoustic wave)를 인가하여 상기 발광 소자들을 상기 기판으로부터 이격시키는 단계, 상기 제1 및 제2 전극들에 정렬 신호를 인가하여 상기 제1 및 제2 전극들 사이에 상기 발광 소자들을 정렬하는 단계, 및 상기 표면 탄성파 발생을 중단하여 상기 발광 소자들을 상기 기판 상에 안착시키는 단계를 포함한다.
상기 발광 소자들을 정렬하는 단계에서, 상기 표면 탄성파가 인가된 상태에서 상기 정렬 신호가 인가될 수 있다.
상기 발광 소자들을 안착시키는 단계에서, 상기 정렬 신호가 인가된 상태에서 상기 표면 탄성파 발생이 중단될 수 있다.
상기 스테이지와 상기 기판 사이에 배치되며, 상기 표면 탄성파를 발생시키는 진동 발생부를 포함할 수 있다.
상기 진동 발생부는 상기 화소 영역과 중첩할 수 있다.
상기 화소 영역은 제1 화소 영역 및 제2 화소 영역을 포함하고, 상기 진동 발생부는 상기 제1 화소 영역에 상기 표면 탄성파를 인가하여 상기 제1 화소 영역의 상기 발광 소자들을 상기 기판으로부터 이격시킬 수 있다.
상기 제1 화소 영역의 상기 발광 소자들을 상기 기판으로부터 이격시킨 상태에서, 상기 제1 화소 영역의 상기 제1 및 제2 전극들에 상기 정렬 신호를 인가하여 상기 발광 소자들을 정렬할 수 있다.
상기 제1 화소 영역의 상기 발광 소자들을 정렬한 상태에서, 상기 표면 탄성파 발생을 중단하여 상기 제1 화소 영역의 상기 발광 소자들을 상기 기판 상에 안착시킬 수 있다.
상기 제1 화소 영역의 상기 발광 소자들을 상기 기판 상에 안착시킨 후, 상기 진동 발생부는 상기 제1 화소 영역에서 상기 제2 화소 영역으로 이동할 수 있다.
상기 진동 발생부는 상기 제2 화소 영역에 상기 표면 탄성파를 인가하여 상기 제2 화소 영역의 상기 발광 소자들을 상기 기판으로부터 이격시킬 수 있다.
상기 발광 소자들은 발광 소자 잉크 내에 분산되어 상기 화소 영역에 제공될 수 있다.
상기 발광 소자들은 상기 표면 탄성파에 의해 상기 발광 소자 잉크 내에서 상기 기판으로부터 이격될 수 있다.
상기 표시 장치의 제조 방법은 상기 발광 소자들을 안착시킨 상태에서, 상기 발광 소자 잉크의 용매를 제거하는 단계를 더 포함할 수 있다.
상기 표시 장치의 제조 방법은 상기 발광 소자들을 안착시킨 상태에서, 상기 발광 소자들 상에 연결 전극을 형성하는 단계를 더 포함할 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치의 제조 장치는 스테이지, 상기 스테이지의 적어도 일 측에 구비되는 적어도 하나의 전계 인가부, 및 상기 스테이지 상에 구비되고 표면 탄성파(surface acoustic wave)를 발생시키는 적어도 하나의 진동 발생부를 포함한다.
상기 진동 발생부는 미세 전극들을 포함할 수 있다.
상기 미세 전극들은 교류 신호를 인가받아 상기 표면 탄성파를 발생시킬 수 있다.
상기 미세 전극들은 서로 분리되어 교번하여 배치되는 제1 미세 전극 및 제2 미세 전극을 포함할 수 있다.
상기 진동 발생부는 상기 제1 미세 전극과 전기적으로 연결된 제1 전극 단자 및 상기 제2 미세 전극과 전기적으로 연결된 제2 전극 단자를 더 포함할 수 있다.
상기 전계 인가부는 적어도 하나의 프로브 핀을 구비한 프로브 헤드를 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예에 의하면, 발광 소자들을 정렬하는 과정에서 각 화소 영역에 표면 탄성파를 인가하여 발광 소자들을 기판으로부터 이격시킬 수 있다. 이에 따라, 발광 소자들은 기판으로부터 이격된 상태에서 용이하게 정렬되어, 정렬이 완료된 상태로 기판 상에 안착될 수 있다. 즉, 발광 소자들이 미정렬된 상태로 발광 소자 잉크 내에서 침강하여 기판 상에 안착되는 것을 방지할 수 있으므로, 발광 소자들의 정렬도를 향상시킬 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1 및 도 2는 일 실시예에 따른 발광 소자를 나타내는 사시도 및 단면도이다.
도 3은 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 4는 일 실시예에 따른 화소를 나타내는 회로도이다.
도 5 및 도 6은 일 실시예에 따른 화소를 나타내는 단면도들이다.
도 7은 일 실시예에 따른 표시 장치의 제조 장치를 개략적으로 나타내는 단면도이다.
도 8 내지 도 18은 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 공정 단계별 단면도들이다.
본 발명의 이점 및 특징, 그리고 이를 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자에 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, "연결" 또는 "접속"이라 함은 물리적 및/또는 전기적인 연결 또는 접속을 포괄적으로 의미할 수 있다. 또한, 이는 직접적 또는 간접적인 연결 또는 접속과 일체형 또는 비일체형 연결 또는 접속을 포괄적으로 의미할 수 있다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다.
도 1 및 도 2는 일 실시예에 따른 발광 소자를 나타내는 사시도 및 단면도이다. 도 1 및 도 2에서는 기둥형 발광 소자(LD)를 도시하였으나, 발광 소자(LD)의 종류 및/또는 형상이 이에 한정되지는 않는다.
도 1 및 도 2를 참조하면, 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및/또는 전극층(14)을 포함할 수 있다.
발광 소자(LD)는 일 방향을 따라 연장된 기둥 형상으로 형성될 수 있다. 발광 소자(LD)는 제1 단부(EP1)와 제2 단부(EP2)를 가질 수 있다. 발광 소자(LD)의 제1 단부(EP1)에는 제1 및 제2 반도체층들(11, 13) 중 하나가 배치될 수 있다. 발광 소자(LD)의 제2 단부(EP2)에는 제1 및 제2 반도체층들(11, 13) 중 나머지 하나가 배치될 수 있다. 예를 들어, 발광 소자(LD)의 제1 단부(EP1)에는 제1 반도체층(11)이 배치되고, 발광 소자(LD)의 제2 단부(EP2)에는 제2 반도체층(13)이 배치될 수 있다.
실시예에 따라, 발광 소자(LD)는 식각 방식 등을 통해 기둥 형상으로 제조된 발광 소자일 수 있다. 본 명세서에서, 기둥 형상이라 함은 원 기둥 또는 다각 기둥 등과 같이 종횡비가 1보다 큰 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 포괄하며, 그 단면의 형상이 한정되는 것은 아니다.
발광 소자(LD)는 나노미터 스케일 내지 마이크로미터 스케일(nanometer scale to micrometer scale) 정도로 작은 크기를 가질 수 있다. 일 예로, 발광 소자(LD)는 각각 나노미터 스케일 내지 마이크로미터 스케일 범위의 직경(D)(또는, 폭) 및/또는 길이(L)를 가질 수 있다. 다만, 발광 소자(LD)의 크기가 이에 제한되는 것은 아니며, 발광 소자(LD)를 이용한 발광 장치를 광원으로 이용하는 각종 장치, 일 예로 표시 장치 등의 설계 조건에 따라 발광 소자(LD)의 크기는 다양하게 변경될 수 있다.
제1 반도체층(11)은 제1 도전형의 반도체층일 수 있다. 예를 들어, 제1 반도체층(11)은 p형 반도체층을 포함할 수 있다. 일 예로, 제1 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제1 도전형 도펀트가 도핑된 p형 반도체층을 포함할 수 있다. 다만, 제1 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이외에도 다양한 물질이 제1 반도체층(11)을 구성할 수 있다.
활성층(12)은 제1 반도체층(11)과 제2 반도체층(13) 사이에 배치되며, 단일 양자 우물(single-quantum well) 또는 다중 양자 우물(multi-quantum well) 구조로 형성될 수 있다. 활성층(12)의 위치는 발광 소자(LD)의 종류에 따라 다양하게 변경될 수 있다. 실시예에 따라, AlGaN, InAlGaN 등의 물질이 활성층(12)을 형성하는 데에 이용될 수 있으며, 이외에도 다양한 물질이 활성층(12)을 구성할 수 있다. 활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수 있다. 일 예로, 클래드층은 AlGaN 또는 InAlGaN으로 형성될 수 있다.
제2 반도체층(13)은 활성층(12) 상에 배치되며, 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 제2 반도체층(13)은 n형 반도체층을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제2 도전형 도펀트가 도핑된 n형 반도체층을 포함할 수 있다. 다만, 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이외에도 다양한 물질로 제2 반도체층(13)을 구성할 수 있다.
발광 소자(LD)의 양단에 문턱 전압 이상의 전압을 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원으로 이용할 수 있다.
전극층(14)은 발광 소자(LD)의 제1 단부(EP1) 및/또는 제2 단부(EP2) 상에 배치될 수 있다. 도 2에서는 제1 반도체층(11) 상에 전극층(14)이 형성되는 경우를 예시하였으나, 반드시 이에 제한되는 것은 아니다. 예를 들어, 제2 반도체층(13) 상에 별도의 전극층이 더 배치될 수 있다.
전극층(14)은 투명한 금속 또는 투명한 금속 산화물을 포함할 수 있다. 일 예로, 전극층(14)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 및 아연 주석 산화물(ZTO) 중 적어도 하나를 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다. 이와 같이, 전극층(14)이 투명한 금속 또는 투명한 금속 산화물로 이루어지는 경우, 발광 소자(LD)의 활성층(12)에서 생성된 광이 전극층(14)을 통과하여 발광 소자(LD)의 외부로 방출될 수 있다.
발광 소자(LD)는 표면에 형성된 절연막(INF)을 더 포함할 수 있다. 절연막(INF)은 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및/또는 전극층(14)의 표면 상에 직접 배치될 수 있다. 절연막(INF)은 서로 다른 극성을 가지는 발광 소자(LD)의 제1 및 제2 단부들(EP1, EP2)을 노출할 수 있다. 실시예에 따라, 절연막(INF)은 발광 소자(LD)의 제1 및 제2 단부들(EP1, EP2)에 인접한 전극층(14) 및/또는 제2 반도체층(13)의 측부를 노출할 수 있다.
절연막(INF)은 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 및 티타늄 산화물(TiOx) 중 적어도 하나를 포함할 수 있다. 예를 들어, 절연막(INF)은 이중층으로 구성되며, 상기 이중층을 구성하는 각 층은 서로 상이한 물질을 포함할 수 있다. 이 경우, 절연막(INF)의 이중층을 구성하는 각 층은 서로 다른 공정에 의해 형성될 수 있다. 일 실시예에서, 절연막(INF)은 알루미늄 산화물(AlOx)과 실리콘 산화물(SiOx)로 구성된 이중층으로 구성될 수 있으나, 반드시 이에 제한되는 것은 아니다. 실시예에 따라, 절연막(INF)은 생략될 수도 있다.
발광 소자(LD)의 표면 상에 절연막(INF)이 제공되는 경우, 활성층(12)이 적어도 하나의 전극(예를 들어, 발광 소자(LD)의 양단에 연결되는 전극들 중 적어도 하나의 전극) 등과 단락되는 것이 방지될 수 있다. 이에 따라, 발광 소자(LD)의 전기적 안정성을 확보할 수 있다. 또한, 발광 소자(LD)의 표면 결함을 최소화하여 수명 및 효율을 향상시킬 수 있다.
상술한 발광 소자(LD)를 포함한 발광 장치는 표시 장치를 비롯하여 광원을 필요로 하는 다양한 종류의 장치에서 이용될 수 있다. 예를 들어, 표시 패널의 각 화소 내에 발광 소자들(LD)을 배치하고, 발광 소자들(LD)을 각 화소의 광원으로 이용할 수 있다. 다만, 발광 소자(LD)의 적용 분야가 상술한 예에 한정되는 것은 아니다. 예를 들어, 발광 소자(LD)는 조명 장치 등과 같이 광원을 필요로 하는 다른 종류의 장치에도 이용될 수 있다.
도 3은 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 3에서는 도 1 및 도 2의 실시예들에서 설명한 발광 소자(LD)를 광원으로서 이용할 수 있는 전자 장치의 일 예로서, 표시 장치, 특히 표시 장치에 구비되는 표시 패널(PNL)을 도시하기로 한다.
표시 패널(PNL)의 각 화소 유닛(PXU) 및 이를 구성하는 각각의 화소는 적어도 하나의 발광 소자(LD)를 포함할 수 있다. 설명의 편의를 위해 도 3에서는 표시 영역(DA)을 중심으로 표시 패널(PNL)의 구조를 간략하게 도시하기로 한다. 다만, 실시예에 따라 도시되지 않은 적어도 하나의 구동 회로부(일 예로, 주사 구동부 및 데이터 구동부 중 적어도 하나), 배선들 및/또는 패드들이 표시 패널(PNL)에 더 배치될 수 있다.
도 3을 참조하면, 표시 패널(PNL)은 기판(SUB) 및 기판(SUB) 상에 배치된 화소 유닛(PXU)을 포함할 수 있다. 화소 유닛(PXU)은 제1 화소들(PXL1), 제2 화소들(PXL2) 및/또는 제3 화소들(PXL3)을 포함할 수 있다. 이하에서는, 제1 화소들(PXL1), 제2 화소들(PXL2) 및 제3 화소들(PXL3) 중 적어도 하나의 화소를 임의로 지칭하거나 두 종류 이상의 화소들을 포괄적으로 지칭할 때, "화소(PXL)" 또는 "화소들(PXL)"이라 하기로 한다.
기판(SUB)은 표시 패널(PNL)의 베이스 부재를 구성하는 것으로서, 경성 또는 연성의 기판이나 필름일 수 있다. 일 예로, 기판(SUB)은 유리 또는 강화 유리로 이루어진 경성 기판, 플라스틱 또는 금속 재질의 연성 기판(또는, 박막 필름)으로 이루어질 수 있으며, 기판(SUB)의 재료 및/또는 물성이 특별히 한정되지는 않는다.
표시 패널(PNL) 및 이를 형성하기 위한 기판(SUB)은 영상을 표시하기 위한 표시 영역(DA) 및 표시 영역(DA)을 제외한 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)에는 화소들(PXL)이 배치될 수 있다. 비표시 영역(NDA)에는 표시 영역(DA)의 화소들(PXL)에 연결되는 각종 배선들, 패드들 및/또는 내장 회로부가 배치될 수 있다. 화소들(PXL)은 스트라이프(stripe) 또는 펜타일(PENTILETM) 배열 구조 등에 따라 규칙적으로 배열될 수 있다. 다만, 화소들(PXL)의 배열 구조가 이에 한정되지는 않으며, 화소들(PXL)은 다양한 구조 및/또는 방식으로 표시 영역(DA)에 배열될 수 있다.
실시예에 따라, 표시 영역(DA)에는 서로 다른 색의 광을 방출하는 두 종류 이상의 화소들(PXL)이 배치될 수 있다. 일 예로, 표시 영역(DA)에는 제1 색의 광을 방출하는 제1 화소들(PXL1), 제2 색의 광을 방출하는 제2 화소들(PXL2), 및 제3 색의 광을 방출하는 제3 화소들(PXL3)이 배열될 수 있다. 서로 인접하도록 배치된 적어도 하나의 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 다양한 색의 광을 방출할 수 있는 하나의 화소 유닛(PXU)을 구성할 수 있다. 예를 들어, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 각각 소정 색의 광을 방출하는 서브 화소일 수 있다. 실시예에 따라, 제1 화소(PXL1)는 적색의 광을 방출하는 적색 화소일 수 있고, 제2 화소(PXL2)는 녹색의 광을 방출하는 녹색 화소일 수 있으며, 제3 화소(PXL3)는 청색의 광을 방출하는 청색 화소일 수 있으나, 이에 한정되지는 않는다.
일 실시예에서, 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3)는 서로 동일한 색의 광을 방출하는 발광 소자들을 구비하되, 각각의 발광 소자 상에 배치된 서로 다른 색상의 컬러 변환층 및/또는 컬러 필터를 포함함으로써, 각각 제1 색, 제2 색 및 제3 색의 광을 방출할 수 있다. 다른 실시예에서, 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3)는 각각 제1 색의 발광 소자, 제2 색의 발광 소자 및 제3 색의 발광 소자를 광원으로 구비함으로써, 각각 제1 색, 제2 색 및 제3 색의 광을 방출할 수도 있다. 다만, 각각의 화소 유닛(PXU)을 구성하는 화소들(PXL)의 색상, 종류 및/또는 개수 등이 특별히 한정되지는 않는다. 즉, 각각의 화소(PXL)가 방출하는 광의 색은 다양하게 변경될 수 있다.
화소(PXL)는 소정의 제어 신호(일 예로, 주사 신호 및 데이터 신호) 및/또는 소정의 전원(일 예로, 제1 전원 및 제2 전원)에 의해 구동되는 적어도 하나의 광원을 포함할 수 있다. 일 실시예에서, 상기 광원은 도 1 및 도 2의 실시예들 중 어느 하나의 실시예에 의한 적어도 하나의 발광 소자(LD), 일 예로, 나노미터 스케일 내지 마이크로미터 스케일 정도로 작은 크기를 가지는 초소형 기둥형 발광 소자들(LD)을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 이외에도 다양한 종류의 발광 소자(LD)가 화소(PXL)의 광원으로 이용될 수 있다.
일 실시예에서, 각각의 화소(PXL)는 능동형 화소로 구성될 수 있다. 다만, 표시 장치에 적용될 수 있는 화소들(PXL)의 종류, 구조 및/또는 구동 방식이 특별히 한정되지는 않는다. 예를 들어, 각각의 화소(PXL)는 다양한 구조 및/또는 구동 방식이 수동형 또는 능동형 발광 표시 장치의 화소로 구성될 수 있다.
도 4는 일 실시예에 따른 화소를 나타내는 회로도이다.
실시예에 따라, 도 4에 도시된 화소(PXL)는 도 3의 표시 패널(PNL)에 구비된 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3) 중 어느 하나일 수 있다. 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3)는 실질적으로 서로 동일 또는 유사한 구조를 가질 수 있다.
도 4를 참조하면, 화소(PXL)는 데이터 신호에 대응하는 휘도의 광을 생성하기 위한 발광부(LSU), 및 발광부(LSU)를 구동하기 위한 화소 회로(PXC)를 포함할 수 있다.
발광부(LSU)는 제1 전원(VDD)과 제2 전원(VSS)의 사이에 연결된 적어도 하나의 발광 소자(LD)를 포함할 수 있다. 예를 들어, 발광부(LSU)는 화소 회로(PXC) 및 제1 전원선(PL1)을 경유하여 제1 전원(VDD)에 연결되는 제1 전극(ELT1), 제2 전원선(PL2)을 통해 제2 전원(VSS)에 연결되는 제2 전극(ELT2), 및 제1 및 제2 전극들(ELT1, ELT2)의 사이에 전기적으로 연결되는 복수의 발광 소자들(LD)을 포함할 수 있다. 일 실시예에서, 제1 전극(ELT1)은 애노드 전극이고, 제2 전극(ELT2)은 캐소드 전극일 수 있다.
발광 소자들(LD) 각각은 제1 전극(ELT1) 및/또는 화소 회로(PXC)를 통해 제1 전원(VDD)에 연결되는 제1 단부 및 제2 전극(ELT2)을 통해 제2 전원(VSS)에 연결되는 제2 단부를 포함할 수 있다. 즉, 발광 소자들(LD)은 제1 및 제2 전극들(ELT1, ELT2)의 사이에 순방향으로 연결될 수 있다. 제1 전원(VDD)과 제2 전원(VSS)의 사이에 순방향으로 연결된 각각의 발광 소자(LD)는 각각의 유효 광원을 구성하고, 이러한 유효 광원들이 모여 화소(PXL)의 발광부(LSU)를 구성할 수 있다.
제1 전원(VDD)과 제2 전원(VSS)은 발광 소자들(LD)이 발광할 수 있도록 서로 다른 전위를 가질 수 있다. 일 예로, 제1 전원(VDD)은 고전위 전원으로 설정되고, 제2 전원(VSS)은 저전위 전원으로 설정될 수 있다. 이때, 제1 전원(VDD)과 제2 전원(VSS)의 전위 차는 적어도 화소(PXL)의 발광 기간 동안 발광 소자들(LD)의 문턱 전압 이상으로 설정될 수 있다.
각각의 발광부(LSU)를 구성하는 발광 소자들(LD)의 일 단부는 발광부(LSU)의 일 전극(일 예로, 각 화소(PXL)의 제1 전극(ELT1))을 통해 화소 회로(PXC)에 공통으로 연결되며, 화소 회로(PXC) 및 제1 전원선(PL1)을 통해 제1 전원(VDD)에 연결될 수 있다. 발광 소자들(LD)의 타 단부는 발광부(LSU)의 다른 전극(일 예로, 각 화소(PXL)의 제2 전극(ELT2)) 및 제2 전원선(PL2)을 통해 제2 전원(VSS)에 공통으로 연결될 수 있다.
발광 소자들(LD)은 해당 화소 회로(PXC)를 통해 공급되는 구동 전류에 대응하는 휘도로 발광할 수 있다. 예를 들어, 각각의 프레임 기간 동안 화소 회로(PXC)는 해당 프레임에서 표현할 계조 값에 대응하는 구동 전류를 발광부(LSU)으로 공급할 수 있다. 발광부(LSU)로 공급된 구동 전류는 순방향으로 연결된 발광 소자들(LD)에 나뉘어 흐를 수 있다. 이에 따라, 각각의 발광 소자(LD)가 그에 흐르는 전류에 상응하는 휘도로 발광하면서, 발광부(LSU)가 구동 전류에 대응하는 휘도의 광을 방출할 수 있다.
화소 회로(PXC)는 제1 전원(VDD)과 제1 전극(ELT1)의 사이에 연결될 수 있다. 화소 회로(PXC)는 해당 화소(PXL)의 주사선(Si) 및 데이터선(Dj)에 연결될 수 있다. 일 예로, 화소(PXL)가 표시 영역(DA)의 i(i는 자연수)번째 수평 라인(행) 및 j(j는 자연수)번째 수직 라인(열)에 배치되는 경우, 화소 회로(PXC)는 표시 영역(DA)의 i번째 주사선(Si) 및 j번째 데이터선(Dj)에 연결될 수 있다.
실시예에 따라, 화소 회로(PXC)는 복수의 트랜지스터들(T1, T2, T3)과 적어도 하나의 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(T1)는 제1 전원(VDD)과 발광부(LSU)의 사이에 연결될 수 있다. 예를 들어, 제1 트랜지스터(T1)의 제1 전극(일 예로, 드레인 전극)은 제1 전원(VDD)에 연결되고, 제1 트랜지스터(T1)의 제2 전극(일 예로, 소스 전극)은 제1 전극(ELT1)에 연결될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 연결될 수 있다. 이러한 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 발광부(LSU)로 공급되는 구동 전류를 제어할 수 있다. 즉, 제1 트랜지스터(T1)는 화소(PXL)의 구동 전류를 제어하는 구동 트랜지스터일 수 있다.
제2 트랜지스터(T2)는 데이터선(Dj)과 제1 노드(N1)의 사이에 연결될 수 있다. 예를 들어, 제2 트랜지스터(T2)의 제1 전극은 데이터선(Dj)에 연결되고, 제2 트랜지스터(T2)의 제2 전극은 제1 노드(N1)에 연결될 수 있다. 제2 트랜지스터(T2)의 게이트 전극은 주사선(Si)에 연결될 수 있다. 이러한 제2 트랜지스터(T2)는 주사선(Si)으로부터 게이트-온 전압(일 예로, 로우 레벨 전압)의 주사 신호(SSi)가 공급될 때 턴-온되어, 데이터선(Dj)과 제1 노드(N1)를 전기적으로 연결할 수 있다.
각각의 프레임 기간마다 해당 프레임의 데이터 신호(DSj)가 데이터선(Dj)으로 공급되고, 데이터 신호(DSj)는 게이트-온 전압의 주사 신호(SSi)가 공급되는 기간 동안 턴-온된 제2 트랜지스터(T2)를 통해 제1 노드(N1)로 전달될 수 있다. 즉, 제2 트랜지스터(T2)는 각각의 데이터 신호(DSj)를 화소(PXL)의 내부로 전달하기 위한 스위칭 트랜지스터일 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)와 센싱선(SLj)의 사이에 연결될 수 있다. 예를 들어, 제3 트랜지스터(T3)의 일 전극은 제1 전극(ELT1)에 연결된 제1 트랜지스터(T1)의 제2 전극(일 예로, 소스 전극)에 연결되고, 제3 트랜지스터(T3)의 다른 전극은 센싱선(SLj)에 연결될 수 있다. 한편, 센싱선(SLj)이 생략되는 경우 제3 트랜지스터(T3)의 다른 전극은 데이터선(Dj)에 연결될 수도 있다.
제3 트랜지스터(T3)의 게이트 전극은 센싱 제어선(SCLi)에 연결될 수 있다. 센싱 제어선(SCLi)이 생략되는 경우, 제3 트랜지스터(T3)의 게이트 전극은 주사선(Si)에 연결될 수도 있다. 이와 같은 제3 트랜지스터(T3)는 소정의 센싱 기간 동안 센싱 제어선(SCLi)으로 공급되는 게이트-온 전압(일 예로, 하이 레벨 전압)의 센싱 제어 신호(SCSi)에 의해 턴-온되어 센싱선(SLj)과 제1 트랜지스터(T1)를 전기적으로 연결할 수 있다.
실시예에 따라, 센싱 기간은 표시 영역(DA)에 배치된 화소들(PXL) 각각의 특성(일 예로, 제1 트랜지스터(T1)의 문턱 전압 등)을 추출하는 기간일 수 있다. 상기 센싱 기간 동안 데이터선(Dj) 및 제2 트랜지스터(T2)를 통해 제1 노드(N1)에 제1 트랜지스터(T1)가 턴-온될 수 있는 소정의 기준 전압을 공급하거나, 각각의 화소(PXL)를 전류원 등에 연결함에 의해 제1 트랜지스터(T1)를 턴-온시킬 수 있다. 또한, 제3 트랜지스터(T3)로 게이트-온 전압의 센싱 제어 신호(SCSi)를 공급하여 제3 트랜지스터(T3)를 턴-온시킴에 의해 제1 트랜지스터(T1)를 센싱선(SLj)에 연결할 수 있다. 이후, 센싱선(SLj)을 통해 센싱 신호(SENj)를 획득하고, 센싱 신호(SENj)를 이용해 제1 트랜지스터(T1)의 문턱 전압 등을 비롯한 각 화소(PXL)의 특성을 검출할 수 있다. 각 화소(PXL)의 특성에 대한 정보는 표시 영역(DA)에 배치된 화소들(PXL) 사이의 특성 편차가 보상될 수 있도록 영상 데이터를 변환하는 데에 이용될 수 있다.
스토리지 커패시터(Cst)의 일 전극은 제1 트랜지스터(T1)의 제2 전극에 연결되고, 다른 전극은 제1 노드(N1)에 연결될 수 있다. 스토리지 커패시터(Cst)는 각각의 프레임 기간 동안 제1 노드(N1)로 공급되는 데이터 신호(DSj)에 대응하는 전압을 충전할 수 있다.
또한, 도 4에서는 각각의 발광부(LSU)를 구성하는 유효 광원들, 즉 발광 소자들(LD)이 모두 병렬로 연결된 실시예를 도시하였으나, 반드시 이에 제한되는 것은 아니다. 예를 들어, 각 화소(PXL)의 발광부(LSU)는 적어도 2단의 직렬 구조를 포함하도록 구성될 수도 있다. 이 경우, 각 직렬단을 구성하는 발광 소자들은 적어도 하나의 중간 전극에 의해 서로 직렬 연결될 수 있다.
도 5 및 도 6은 일 실시예에 따른 화소를 나타내는 단면도들이다.
도 5 및 도 6에서는 화소 회로(도 4의 PXC)를 구성하는 다양한 회로 소자들 중 제1 트랜지스터(T1)를 도시하며, 제1 트랜지스터(T1)와 제2 트랜지스터(T2)를 구분하여 명기할 필요가 없을 경우에는 "트랜지스터(T)"로 포괄하여 지칭하기로 한다. 한편, 트랜지스터들(T)의 구조 및/또는 층별 위치 등이 도 5 및 도 6에 도시된 실시예에 한정되는 것은 아니며, 실시예에 따라 다양하게 변경될 수 있다.
도 5 및 도 6을 참조하면, 일 실시예에 따른 화소들(PXL) 및 이를 구비한 표시 패널(PNL)의 기판(SUB) 상에는 화소 회로(PXC)를 구성하는 회로 소자들(일 예로, 트랜지스터들(T) 및 스토리지 커패시터(Cst)) 및 이에 연결되는 각종 배선들을 포함하는 회로층(PCL)이 배치될 수 있다. 회로층(PCL) 상에는 발광부(LSU)를 구성하는 제1 및 제2 전극들(ELT1, ELT2), 발광 소자들(LD), 및/또는 제1 및 제2 연결 전극들(CNE1, CNE2)이 배치될 수 있다.
기판(SUB)은 베이스 부재를 구성하는 것으로서, 경성 또는 연성의 기판이나 필름일 수 있다. 일 예로, 기판(SUB)은 유리 또는 강화 유리로 이루어진 경성 기판, 플라스틱 또는 금속 재질의 연성 기판(또는, 박막 필름), 또는 적어도 한 층의 절연층일 수 있다. 기판(SUB)의 재료 및/또는 물성이 특별히 한정되지는 않는다. 일 실시예에서, 기판(SUB)은 실질적으로 투명할 수 있다. 여기서, 실질적으로 투명이라 함은 소정의 투과도 이상으로 광을 투과시킬 수 있음을 의미할 수 있다. 다른 실시예에서, 기판(SUB)은 반투명 또는 불투명할 수 있다. 또한, 기판(SUB)은 실시예에 따라서 반사성의 물질을 포함할 수도 있다.
기판(SUB) 상에는 트랜지스터(T)가 배치될 수 있다. 트랜지스터(T)는 각각 반도체 패턴(SCP), 게이트 전극(GAT), 제1 및 제2 트랜지스터 전극들(TE1, TE2)을 포함할 수 있다.
기판(SUB) 상에는 버퍼층(BFL)이 배치될 수 있다. 버퍼층(BFL)은 각각의 회로 소자에 불순물이 확산되는 것을 방지할 수 있다. 버퍼층(BFL)은 단일층으로 구성될 수 있으나, 적어도 이중층 이상의 다중층으로 구성될 수도 있다. 버퍼층(BFL)이 다중층으로 형성될 경우, 각 층은 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수 있다.
버퍼층(BFL) 상에는 반도체 패턴(SCP)이 배치될 수 있다. 일 예로, 반도체 패턴(SCP)은 각각 제1 트랜지스터 전극(TE1)에 접촉되는 제1 영역, 제2 트랜지스터 전극(TE2)에 접촉되는 제2 영역, 및 상기 제1 및 제2 영역들 사이에 위치하는 채널 영역을 포함할 수 있다. 실시예에 따라, 상기 제1 및 제2 영역들 중 하나는 소스 영역이고, 다른 하나는 드레인 영역일 수 있다.
실시예에 따라, 반도체 패턴(SCP)은 폴리 실리콘, 아몰퍼스 실리콘, 산화물 반도체 등으로 이루어질 수 있다. 또한, 반도체 패턴(SCP)의 채널 영역은 불순물이 도핑되지 않은 반도체 패턴으로서 진성 반도체일 수 있고, 반도체 패턴(SCP)의 제1 및 제2 영역들은 각각 소정의 불순물이 도핑된 반도체일 수 있다.
반도체 패턴(SCP) 상에는 게이트 절연층(GI)이 배치될 수 있다. 일 예로, 게이트 절연층(GI)은 반도체 패턴(SCP)과 게이트 전극(GAT)의 사이에 배치될 수 있다. 게이트 절연층(GI)은 단일층 또는 다중층으로 구성될 수 있으며, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
게이트 절연층(GI) 상에는 게이트 전극(GAT)이 배치될 수 있다. 게이트 전극(GAT)은 게이트 절연층(GI) 상에서 반도체 패턴(SCP)과 제3 방향(Z축 방향)으로 중첩하도록 배치될 수 있다.
게이트 전극(GAT) 상에는 제1 층간 절연층(ILD1)이 배치될 수 있다. 일 예로, 제1 층간 절연층(ILD1)은 게이트 전극(GAT)과 제1 및 제2 트랜지스터 전극들(TE1, TE2)의 사이에 배치될 수 있다. 제1 층간 절연층(ILD1)은 단일층 또는 다중층으로 구성될 수 있으며, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
제1 층간 절연층(ILD1) 상에는 제1 및 제2 트랜지스터 전극들(TE1, TE2)이 배치될 수 있다. 제1 및 제2 트랜지스터 전극들(TE1, TE2)은 반도체 패턴(SCP)과 제3 방향(Z축 방향)으로 중첩하도록 배치될 수 있다. 제1 및 제2 트랜지스터 전극들(TE1, TE2)은 반도체 패턴(SCP)과 전기적으로 연결될 수 있다. 예를 들어, 제1 트랜지스터 전극(TE1)은 제1 층간 절연층(ILD1) 및 게이트 절연층(GI)을 관통하는 컨택홀을 통해 반도체 패턴(SCP)의 제1 영역과 전기적으로 연결될 수 있다. 제2 트랜지스터 전극(TE2)은 제1 층간 절연층(ILD1) 및 게이트 절연층(GI)을 관통하는 컨택홀을 통해 반도체 패턴(SCP)의 제2 영역과 전기적으로 연결될 수 있다. 실시예에 따라, 제1 및 제2 트랜지스터 전극들(TE1, TE2) 중 어느 하나는 소스 전극이고, 다른 하나는 드레인 전극일 수 있다.
제1 층간 절연층(ILD1) 상에는 전원선(PL)이 배치될 수 있다. 전원선(PL)은 제1 및 제2 트랜지스터 전극들(TE1, TE2)과 동일한 층에 배치될 수 있다. 즉, 전원선(PL)은 제1 및 제2 트랜지스터 전극들(TE1, TE2)과 동일한 도전층으로 이루어질 수 있다. 예를 들어, 전원선(PL)은 제1 및 제2 트랜지스터 전극들(TE1, TE2)과 동일한 공정에서 동시에 형성될 수 있으나, 반드시 이에 제한되는 것은 아니다.
제1 및 제2 트랜지스터 전극들(TE1, TE2)과 전원선(PL) 상에는 제2 층간 절연층(ILD2)이 배치될 수 있다. 제2 층간 절연층(ILD2)은 단일층 또는 다중층으로 구성될 수 있으며, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
트랜지스터들(T)을 비롯한 회로 소자들 상부에는 보호층(PSV)이 배치될 수 있다. 보호층(PSV)은 하부 단차를 평탄화하기 위해 유기 물질로 이루어질 수 있다. 예를 들어, 보호층(PSV)은 아크릴계 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin), 폴리에스테르계 수지(polyesters resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 보호층(PSV)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
회로층(PCL)의 보호층(PSV) 상에는 패턴들(BNP), 제1 및 제2 전극들(ELT1, ELT2), 발광 소자들(LD), 및/또는 제1 및 제2 연결 전극들(CNE1, CNE2)을 포함하는 표시층(DPL)이 제공될 수 있다.
패턴들(BNP)은 보호층(PSV) 상에 배치될 수 있다. 패턴들(BNP)은 실시예에 따라 다양한 형상을 가질 수 있다. 일 실시예에서, 패턴들(BNP)은 기판(SUB) 상에서 제3 방향(Z축 방향)으로 돌출된 형상을 가질 수 있다. 또한, 패턴들(BNP)은 기판(SUB)에 대하여 소정의 각도로 기울어진 경사면을 가지도록 형성될 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 패턴들(BNP)은 곡면 또는 계단 형상 등의 측벽을 가질 수 있다. 일 예로, 패턴들(BNP)은 반원 또는 반타원 형상 등의 단면을 가질 수 있다.
패턴들(BNP)의 상부에 배치되는 전극들 및 절연층들은 패턴들(BNP)에 대응하는 형상을 가질 수 있다. 일 예로, 패턴들(BNP) 상에 배치되는 제1 및 제2 전극들(ELT1, ELT2)은 패턴들(BNP)의 형상에 상응하는 형상을 가지는 경사면 또는 곡면을 포함할 수 있다. 이에 따라, 패턴들(BNP)은 상부에 제공된 제1 및 제2 전극들(ELT1, ELT2)과 함께 발광 소자들(LD)로부터 방출되는 광을 화소(PXL)의 전면 방향, 즉 제3 방향(Z축 방향)으로 유도하여 표시 패널(PNL)의 출광 효율을 향상시키는 반사 부재로 기능할 수 있다.
패턴들(BNP)은 적어도 하나의 유기 물질 및/또는 무기 물질을 포함할 수 있다. 일 예로, 패턴들(BNP)은 아크릴계 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin), 폴리에스테르계 수지(polyesters resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 패턴들(BNP)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
보호층(PSV)과 패턴들(BNP) 상에는 제1 및 제2 전극들(ELT1, ELT2)이 배치될 수 있다. 제1 및 제2 전극들(ELT1, ELT2)은 화소(PXL) 내에서 서로 이격되도록 배치될 수 있다. 제1 및 제2 전극들(ELT1, ELT2)은 상술한 바와 같이 발광 소자들(LD)의 정렬 단계에서 정렬 신호를 공급받을 수 있다. 이에 따라, 제1 및 제2 전극들(ELT1, ELT2)의 사이에 전기장이 형성되어 각 화소들(PXL)에 공급된 발광 소자들(LD)이 제1 및 제2 전극들(ELT1, ELT2)의 사이에 정렬될 수 있다.
제1 및 제2 전극들(ELT1, ELT2)은 각각 적어도 하나의 도전 물질을 포함할 수 있다. 일 예로, 제1 및 제2 전극들(ELT1, ELT2)은 각각 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 구리(Cu) 등을 비롯한 다양한 금속 물질 중 적어도 하나의 금속 또는 이를 포함하는 합금, 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 인듐 주석 아연 산화물(ITZO), 알루미늄 아연 산화물(AZO), 갈륨 아연 산화물(GZO), 아연 주석 산화물(ZTO), 또는 갈륨 주석 산화물(GTO) 등과 같은 도전성 산화물, 및 PEDOT와 같은 도전성 고분자 중 적어도 하나의 도전 물질을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
제1 및 제2 전극들(ELT1, ELT2) 상에는 제1 절연층(INS1)이 배치될 수 있다. 제1 절연층(INS1)은 단일층 또는 다중층으로 구성될 수 있으며, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
제1 절연층(INS1) 상에는 발광 소자들(LD)이 배치될 수 있다. 발광 소자들(LD)은 제1 절연층(INS1) 상에서 제1 및 제2 전극들(ELT1, ELT2) 사이에 배치될 수 있다. 발광 소자들(LD)은 발광 소자 잉크 내에 분산된 형태로 준비되어, 잉크젯 프린팅 방식 등을 통해 각 화소들(PXL)에 공급될 수 있다. 일 예로, 발광 소자들(LD)은 휘발성 용매에 분산되어 각 화소들(PXL)에 제공될 수 있다. 이어서, 제1 및 제2 전극들(ELT1, ELT2)을 통해 정렬 신호를 공급하게 되면, 제1 및 제2 전극들(ELT1, ELT2)의 사이에 전기장이 형성되면서, 제1 및 제2 전극들(ELT1, ELT2)의 사이에 발광 소자들(LD)이 정렬될 수 있다. 발광 소자들(LD)이 정렬된 이후에는 용매를 휘발시키거나 이외의 다른 방식으로 제거하여 제1 및 제2 전극들(ELT1, ELT2)의 사이에 발광 소자들(LD)을 안정적으로 배열할 수 있다.
한편, 발광 소자들(LD)을 정렬하는 과정에서, 각 화소들(PXL)을 포함하는 화소 영역에 표면 탄성파(surface acoustic wave)를 인가하여 발광 소자들(LD)을 기판(SUB)으로부터 이격시킬 수 있다. 이에 따라, 발광 소자들(LD)은 기판(SUB)으로부터 이격된 상태에서 용이하게 정렬되어, 정렬이 완료된 상태로 기판(SUB) 상에 안착될 수 있다. 즉, 발광 소자들(LD)이 미정렬된 상태로 상기 발광 소자 잉크 내에서 침강하여 기판(SUB) 상에 안착되는 것을 방지할 수 있으므로, 발광 소자들(LD)의 정렬도를 향상시킬 수 있다. 이에 대한 상세한 설명은 도 8 내지 도 18을 참조하여 후술하기로 한다.
발광 소자들(LD) 상에는 제2 절연층(INS2)이 배치될 수 있다. 제2 절연층(INS2)은 발광 소자들(LD) 상에 부분적으로 배치될 수 있다. 발광 소자들(LD)의 정렬이 완료된 이후 발광 소자들(LD) 상에 제2 절연층(INS2)을 형성하는 경우, 발광 소자들(LD)이 정렬된 위치에서 이탈하는 것을 방지할 수 있다. 제2 절연층(INS2)은 발광 소자들(LD) 상에 배치되되, 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2)을 노출할 수 있다.
제2 절연층(INS2)은 단일층 또는 다중층으로 구성될 수 있으며, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
제2 절연층(INS2)에 의해 노출된 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2) 상에는 제1 및 제2 연결 전극들(CNE1, CNE2)이 각각 배치될 수 있다. 제1 및 제2 연결 전극들(CNE1, CNE2)은 각각 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2) 상에 직접 배치되어, 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2)과 접할 수 있다.
일 실시예에서, 제1 및 제2 연결 전극들(CNE1, CNE2)은 서로 동일한 층에 배치될 수 있다. 즉, 제1 및 제2 연결 전극들(CNE1, CNE2)은 동일한 도전층으로 이루어질 수 있다. 제1 및 제2 연결 전극들(CNE1, CNE2)은 동일한 공정에서 동시에 형성될 수 있으나, 반드시 이에 제한되는 것은 아니다.
다른 실시예에서, 제1 및 제2 연결 전극들(CNE1, CNE2)은 서로 다른 층에 배치될 수 있다. 예를 들어, 도 6에 도시된 바와 같이, 제1 연결 전극(CNE1) 상에 제3 절연층(INS3)이 배치되고, 제1 연결 전극(CNE1) 상에 제2 연결 전극(CNE2)이 배치될 수 있다. 이와 같이, 제1 및 제2 연결 전극들(CNE1, CNE2)이 서로 다른 도전층으로 구성되는 경우, 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2) 사이에는 제3 절연층(INS3)이 더 배치될 수 있다. 제3 절연층(INS3)은 제1 연결 전극(CNE1)을 커버하되, 발광 소자(LD)의 제2 단부(EP2)를 노출할 수 있다. 제3 절연층(INS3)에 의해 노출된 발광 소자(LD)의 제2 단부(EP2) 상에는 제2 연결 전극(CNE2)이 배치될 수 있다. 이와 같이, 서로 다른 도전층으로 이루어진 연결 전극들(CNE1, CNE2) 사이에 제3 절연층(INS3)이 배치되는 경우, 제3 절연층(INS3)에 의해 연결 전극들(CNE1, CNE2)이 안정적으로 분리될 수 있으므로 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2) 사이의 전기적 안정성을 확보할 수 있다. 이에 따라, 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2)의 사이에서 쇼트 결함이 발생하는 것을 효과적으로 방지할 수 있다.
제1 및 제2 연결 전극들(CNE1, CNE2)은 각각 다양한 투명 도전 물질로 구성될 수 있다. 일 예로, 제1 및 제2 연결 전극들(CNE1, CNE2)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 인듐 주석 아연 산화물(ITZO), 알루미늄 아연 산화물(AZO), 갈륨 아연 산화물(GZO), 아연 주석 산화물(ZTO), 또는 갈륨 주석 산화물(GTO)을 비롯한 다양한 투명 도전 물질 중 적어도 하나를 포함하며, 소정의 투광도를 만족하도록 실질적으로 투명 또는 반투명하게 구현될 수 있다. 이에 따라, 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2)로부터 방출된 광은 제1 및 제2 연결 전극들(CNE1, CNE2)을 통과하여 표시 패널(PNL)의 외부로 방출될 수 있다.
제3 절연층(INS3)은 단일층 또는 다중층으로 구성될 수 있으며, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
계속해서, 상술한 일 실시예에 따른 표시 장치의 제조 장치에 대해 설명한다.
도 7은 일 실시예에 따른 표시 장치의 제조 장치를 개략적으로 나타내는 단면도이다. 도 7은 도 1 내지 도 6을 참조하여 설명한 표시 장치를 제조하기 위한 대상 기판(SUBa) 상에 발광 소자들(LD)을 공급함과 동시에 발광 소자들(LD)을 정렬할 수 있는 제조 장치의 실시예를 나타낸다.
도 7을 참조하면, 표시 장치의 제조 장치는 스테이지(ST), 프린팅 헤드(PU), 전계 인가부(EU), 및/또는 진동 발생부(SU)를 포함할 수 있다.
스테이지(ST)는 대상 기판(SUBa)이 배치되는 공간을 제공할 수 있다. 스테이지(ST) 상부에는 프린팅 헤드(PU)가 배치될 수 있다. 즉, 프린팅 헤드(PU)는 스테이지(ST)와 제3 방향(Z축 방향)으로 이격되어 배치될 수 있다. 프린팅 헤드(PU)는 대상 기판(SUBa)에 발광 소자 잉크(INK)를 공급하는 역할을 할 수 있다. 프린팅 헤드(PU)는 잉크 카트리지와 같은 잉크 제공부(미도시)와 연결될 수 있으며, 상기 잉크 제공부로부터 공급된 발광 소자 잉크(INK)는 프린팅 헤드(PU) 내부의 노즐(NZ)을 통해 대상 기판(SUBa) 상으로 분사 또는 토출될 수 있다.
발광 소자 잉크(INK)는 용액 상태로 제공될 수 있다. 예를 들어, 발광 소자 잉크(INK)는 용매 내에 분산된 발광 소자들(LD)을 포함하며, 잉크젯 프린팅 방식으로 대상 기판(SUBa)에 제공될 수 있다. 실시예에 따라, 프린팅 헤드(PU)는 수평 이동 및 수직 이동이 모두 가능하도록 구성될 수 있다. 일 예로, 프린팅 헤드(PU)는 제1 방향(X축 방향) 또는 제2 방향(Y축 방향)에 따른 수평 이동과, 제3 방향(Z축 방향)에 따른 수직 이동이 모두 가능하도록 구성될 수 있다. 한편, 도면에서는 하나의 프린팅 헤드(PU)가 예시되어 있지만, 반드시 이에 제한되는 것은 아니다. 예를 들어, 대상 기판(SUBa)에 복수의 종류의 발광 소자 잉크(INK)를 제공하는 공정의 경우, 발광 소자 잉크(INK)의 종류와 동일한 수의 프린팅 헤드(PU)가 구비될 수 있다.
스테이지(ST)의 적어도 일 측에는 발광 소자들(LD)의 정렬을 위한 전계 인가부(EU)가 배치될 수 있다. 일 예로, 전계 인가부(EU)는 복수 개로 구비되어, 각각 스테이지(ST)의 일 측과 타 측에 배치될 수 있다. 복수의 전계 인가부(EU)는 서로 독립적으로 구동되거나, 또는 서로 연동하여 구동될 수 있다. 일 예로, 복수의 전계 인가부(EU)는 동시에 구동되거나, 순차 또는 교번적으로 구동될 수 있다.
전계 인가부(EU)는 적어도 하나의 프로브 핀(PP)을 구비한 프로브 헤드(PH)를 포함할 수 있다. 프로브 헤드(PH)는 구동부(미도시)에 결합되어, 수평 방향 또는 수직 방향으로 이동될 수 있다. 일 예로, 프로브 헤드(PH)는 제1 방향(X축 방향) 또는 제2 방향(Y축 방향)에 따른 수평 이동과, 제3 방향(Z축 방향)에 따른 수직 이동이 모두 가능하도록 구성될 수 있다.
프로브 핀(PP)은 전원 공급부(미도시)에 연결되어, 상기 전원 공급부로부터 소정의 전원 또는 전압을 공급받을 수 있다. 프로브 핀(PP)은 대상 기판(SUBa)에 형성된 패드들(미도시)에 접촉되어 상기 패드들을 통해 각 화소(PXL)의 제1 및 제2 전극들(ELT1, ELT2)에 정렬 신호를 인가할 수 있다. 예를 들어, 제1 전극(ELT1)에는 교류 신호를 공급하고, 제2 전극(ELT2)에는 그라운드 전위의 직류 신호를 공급할 수 있으나, 반드시 이에 제한되는 것은 아니다. 제1 및 제2 전극들(ELT1, ELT2)에 소정의 정렬 신호가 인가되는 경우, 제1 및 제2 전극들(ELT1, ELT2) 사이에 전기장이 형성되어 각 화소(PXL)에 공급된 발광 소자들(LD)이 제1 및 제2 전극들(ELT1, ELT2) 사이에 정렬될 수 있다.
스테이지(ST) 상에는 진동 발생부(SU)가 배치될 수 있다. 진동 발생부(SU)는 스테이지(ST)와 대상 기판(SUBa) 사이에 배치될 수 있다. 진동 발생부(SU)는 복수 개로 구비되어, 각각 스테이지(ST)와 대상 기판(SUBa) 사이에 배치될 수 있다. 복수의 진동 발생부(SU)의 간격은 화소들(PXL)의 간격의 k(k는 자연수)배로 배치될 수 있으나, 반드시 이에 제한되는 것은 아니다.
진동 발생부(SU)는 교류 신호를 인가받아 표면 탄성파를 발생시킬 수 있다. 진동 발생부(SU)로부터 발생된 상기 표면 탄성파가 대상 기판(SUBa)으로 인가되는 경우, 대상 기판(SUBa) 상에 제공된 발광 소자 잉크(INK) 내의 발광 소자들(LD)이 대상 기판(SUBa)의 상부 방향 즉, 제3 방향(Z축 방향)으로 이동될 수 있다. 즉, 상기 표면 탄성파에 의해 발광 소자들(LD)이 대상 기판(SUBa)으로부터 이격될 수 있다. 이에 따라, 발광 소자들(LD)은 기판(SUB)으로부터 이격된 상태에서 용이하게 정렬되어, 정렬이 완료된 상태로 기판(SUB) 상에 안착될 수 있다. 즉, 발광 소자들(LD)이 미정렬된 상태로 상기 발광 소자 잉크 내에서 침강하여 기판(SUB) 상에 안착되는 것을 방지할 수 있으므로, 발광 소자들(LD)의 정렬도를 향상시킬 수 있다. 이에 대한 상세한 설명은 도 8 내지 도 18을 참조하여 후술하기로 한다.
계속해서, 상술한 일 실시예에 따른 표시 장치의 제조 방법에 대해 설명한다.
도 8 내지 도 18은 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 공정 단계별 단면도들이다.
도 8 내지 도 18에서는 도 5를 참조하여 설명한 화소(PXL)가 구비되는 화소 영역들(PXA1, PXA2)을 중심으로 표시 장치의 제조 방법을 설명하며, 도 5와 실질적으로 동일한 구성요소에 대해서는 동일한 부호로 나타내고 자세한 부호를 생략한다.
도 8을 참조하면, 먼저 스테이지(ST) 상에 화소 영역(PXA1, PXA2)을 포함하는 대상 기판(SUBa)을 배치한다. 화소 영역(PXA1, PXA2)은 제1 화소 영역(PXA1)과 제2 화소 영역(PXA2)을 포함할 수 있다. 제1 및 제2 화소 영역들(PXA1, PXA2)은 각각 임의의 위치에 존재하는 화소(PXL)가 구비되는 영역을 의미할 수 있다.
대상 기판(SUBa)은 도 5를 참조하여 설명한 기판(SUB)과 회로층(PCL)을 포함할 수 있다. 대상 기판(SUBa)의 제1 및 제2 화소 영역들(PXA1, PXA2)에는 각각 패턴들(BNP), 제1 및 제2 전극들(ELT1, ELT2), 및 제1 절연층(INS1)이 형성될 수 있다.
도 9를 참조하면, 이어서 제1 및 제2 화소 영역들(PXA1, PXA2)에 각각 발광 소자들(LD)을 제공한다. 발광 소자들(LD)은 발광 소자 잉크(INK) 내에 분산된 형태로 서로 이격된 패턴들(BNP) 사이에 공급될 수 있다. 일 예로, 발광 소자들(LD)은 발광 소자 잉크(INK)의 용매 내에 분산되어 프린팅 헤드(도 7의 PU) 내부의 노즐(도 7의 NZ)을 통해 대상 기판(SUBa) 상으로 제공될 수 있다.
도 10을 참조하면, 이어서 제1 화소 영역(PXA1)에 표면 탄성파(S)를 인가하여 제1 화소 영역(PXA1)의 발광 소자들(LD)을 대상 기판(SUBa)으로부터 이격시킨다. 이를 위해, 스테이지(ST)와 대상 기판(SUBa) 사이에는 표면 탄성파(S)를 발생시키는 진동 발생부(SU)가 배치될 수 있다. 진동 발생부(SU)에서 발생된 표면 탄성파(S)가 제1 화소 영역(PXA1)으로 전달되기 위해, 진동 발생부(SU)는 제1 화소 영역(PXA1)과 적어도 부분적으로 중첩할 수 있다. 다만, 진동 발생부(SU)의 위치가 반드시 이에 제한되는 것은 아니며, 표면 탄성파(S)를 인가하고자하는 지점에 따라 진동 발생부(SU)의 위치는 다양하게 변경될 수 있다.
진동 발생부(SU)는 교류 신호를 인가받아 표면 탄성파(S)를 발생시킬 수 있다. 일 실시예에서, 진동 발생부(SU)는 미세 전극들(E1a, E2a)과 전극 단자들(E1, E2)을 포함할 수 있다. 미세 전극들(E1a, E2a)은 전극 단자들(E1, E2)로부터 교류 신호를 인가받아 표면 탄성파(S)를 발생시킬 수 있다.
미세 전극들(E1a, E2a)은 서로 분리되어 교번하여 배치되는 제1 미세 전극(E1a)과 제2 미세 전극(E2a)을 포함할 수 있다. 전극 단자들(E1, E2)은 제1 미세 전극(E1a)과 전기적으로 연결된 제1 전극 단자(E1)와 제2 미세 전극(E2a)과 전기적으로 연결된 제2 전극 단자(E2)를 포함할 수 있다. 제1 미세 전극(E1a)과 제1 전극 단자(E1)는 일체로 형성될 수 있으나, 반드시 이에 제한되는 것은 아니며, 제1 미세 전극(E1a)과 제1 전극 단자(E1)는 각각 비일체로 형성되어 적어도 하나의 도전 패턴에 의해 서로 연결될 수도 있다. 또한, 제2 미세 전극(E2a)과 제2 전극 단자(E2)는 일체로 형성될 수 있으나, 반드시 이에 제한되는 것은 아니며, 제2 미세 전극(E2a)과 제2 전극 단자(E2)는 각각 비일체로 형성되어 적어도 하나의 도전 패턴에 의해 서로 연결될 수도 있다. 일 예로, 제1 및 제2 미세 전극들(E1a, E2a)은 압전 기판(미도시) 상에 증착될 수 있으나, 반드시 이에 제한되는 것은 아니다.
진동 발생부(SU)의 미세 전극들(E1a, E2a)로부터 발생된 표면 탄성파(S)가 대상 기판(SUBa)의 제1 화소 영역(PXA1)으로 인가되는 경우, 제1 화소 영역(PXA1)의 발광 소자들(LD)은 발광 소자 잉크(INK) 내에서 대상 기판(SUBa)의 상부 방향 즉, 제3 방향(Z축 방향)으로 이동될 수 있다. 즉, 표면 탄성파(S)에 의해 제1 화소 영역(PXA1)의 발광 소자들(LD)이 대상 기판(SUBa)으로부터 이격될 수 있다. 이에 따라, 발광 소자들(LD)은 대상 기판(SUBa)으로부터 이격된 상태에서 용이하게 정렬되어, 정렬이 완료된 상태로 대상 기판(SUBa) 상에 안착될 수 있다. 즉, 발광 소자들(LD)이 미정렬된 상태로 발광 소자 잉크(INK) 내에서 침강하여 대상 기판(SUBa) 상에 안착되는 것을 방지할 수 있으므로, 발광 소자들(LD)의 정렬도를 향상시킬 수 있다. 일 실시예에서, 표면 탄성파(S)의 파장이 25um 이하이고, 파워가 10dB 이상일 경우, 2um 이상의 발광 소자들(LD)이 이동될 수 있다. 또한, 표면 탄성파(S)의 파장이 28um 이하이고, 파워가 2.5dB 이상일 경우, 3um 이상의 발광 소자들(LD)이 이동될 수 있으나, 반드시 이에 제한되는 것은 아니다.
도 11을 참조하면, 이어서 제1 화소 영역(PXA1)의 제1 및 제2 전극들(ELT1, ELT2) 사이에 발광 소자들(LD)을 정렬한다. 발광 소자들(LD)을 정렬하는 과정에서, 제1 화소 영역(PXA1)의 제1 및 제2 전극들(ELT1, ELT2)에 정렬 신호가 인가될 수 있다. 예를 들어, 제1 전극(ELT1)에는 교류 신호를 공급하고, 제2 전극(ELT2)에는 그라운드 전위의 직류 신호를 공급할 수 있으나, 반드시 이에 제한되는 것은 아니다. 제1 및 제2 전극들(ELT1, ELT2)에 소정의 정렬 신호가 인가되는 경우, 제1 및 제2 전극들(ELT1, ELT2) 사이에 전기장(E)이 형성되어 제1 화소 영역(PXA1)에 공급된 발광 소자들(LD)이 제1 및 제2 전극들(ELT1, ELT2) 사이에 정렬될 수 있다. 일 예로, 발광 소자들(LD)은 전기장(E)에 의해 제1 및 제2 전극들(ELT1, ELT2) 사이에서 방향성을 가지고 정렬될 수 있다. 예를 들어, 발광 소자들(LD)은 제1 단부(EP1)가 제1 전극(ELT1)과 대향하고, 제2 단부(EP2)가 제2 전극(ELT2)과 대향하도록 편향 정렬될 수 있다.
일 실시예에서, 발광 소자들(LD)을 대상 기판(SUBa)으로부터 이격시킨 상태에서, 제1 화소 영역(PXA1)의 제1 및 제2 전극들(ELT1, ELT2)에 정렬 신호를 인가하여 발광 소자들(LD)을 정렬할 수 있다. 즉, 진동 발생부(SU)를 가동하여 제1 화소 영역(PXA1)에 표면 탄성파(S)가 인가된 상태에서, 제1 화소 영역(PXA1)의 제1 및 제2 전극들(ELT1, ELT2)에 정렬 신호를 인가할 수 있다. 이 경우, 발광 소자들(LD)은 대상 기판(SUBa)으로부터 이격된 상태에서 용이하게 회전될 수 있으므로 정렬도가 향상될 수 있다.
도 12를 참조하면, 이어서 표면 탄성파(S) 발생을 중단하여 제1 화소 영역(PXA1)의 발광 소자들(LD)을 대상 기판(SUBa) 상에 안착시킨다. 제1 화소 영역(PXA1)의 발광 소자들(LD)을 안착시키는 단계에서, 제1 화소 영역(PXA1)의 제1 및 제2 전극들(ELT1, ELT2)에 정렬 신호가 인가된 상태에서 표면 탄성파(S)의 발생이 중단될 수 있다. 이에 따라, 제1 화소 영역(PXA1)의 발광 소자들(LD)은 정렬이 유지된 상태로 대상 기판(SUBa) 상에 안착될 수 있다. 즉, 발광 소자들(LD)이 미정렬된 상태로 발광 소자 잉크(INK) 내에서 침강하여 대상 기판(SUBa) 상에 안착되는 것을 방지할 수 있으므로, 발광 소자들(LD)의 정렬도를 향상시킬 수 있다.
도 13을 참조하면, 이어서 제1 화소 영역(PXA1)의 발광 소자들(LD)을 대상 기판(SUBa) 상에 안착시킨 후, 진동 발생부(SU)가 제1 화소 영역(PXA1)에서 제2 화소 영역(PXA2)으로 이동한다. 일 예로, 진동 발생부(SU)의 수가 화소 영역들(PXA1, PXA2)의 수에 비해 적을 수 있으며, 이 경우 진동 발생부(SU)는 제1 화소 영역(PXA1)의 발광 소자들(LD)의 정렬이 완료된 후 제2 화소 영역(PXA2)으로 이동하여 제2 화소 영역(PXA2)의 발광 소자들(LD)의 정렬 공정을 수행할 수 있다.
도 14를 참조하면, 이어서 제2 화소 영역(PXA2)에 표면 탄성파(S)를 인가하여 제2 화소 영역(PXA2)의 발광 소자들(LD)을 대상 기판(SUBa)으로부터 이격시킨다. 진동 발생부(SU)는 교류 신호를 인가받아 표면 탄성파(S)를 발생시킬 수 있다. 진동 발생부(SU)로부터 발생된 표면 탄성파(S)가 대상 기판(SUBa)의 제2 화소 영역(PXA2)으로 인가되는 경우, 제2 화소 영역(PXA2)의 발광 소자들(LD)은 발광 소자 잉크(INK) 내에서 대상 기판(SUBa)의 상부 방향 즉, 제3 방향(Z축 방향)으로 이동될 수 있다. 즉, 표면 탄성파(S)에 의해 제2 화소 영역(PXA2)의 발광 소자들(LD)이 대상 기판(SUBa)으로부터 이격될 수 있다. 이에 따라, 발광 소자들(LD)은 대상 기판(SUBa)으로부터 이격된 상태에서 용이하게 정렬되어, 정렬이 완료된 상태로 대상 기판(SUBa) 상에 안착될 수 있다. 즉, 발광 소자들(LD)이 미정렬된 상태로 발광 소자 잉크(INK) 내에서 침강하여 대상 기판(SUBa) 상에 안착되는 것을 방지할 수 있으므로, 발광 소자들(LD)의 정렬도를 향상시킬 수 있다.
도 15를 참조하면, 이어서 제2 화소 영역(PXA2)의 제1 및 제2 전극들(ELT1, ELT2) 사이에 발광 소자들(LD)을 정렬한다. 발광 소자들(LD)을 정렬하는 과정에서, 제2 화소 영역(PXA2)의 제1 및 제2 전극들(ELT1, ELT2)에 정렬 신호가 인가될 수 있다. 예를 들어, 제1 전극(ELT1)에는 교류 신호를 공급하고, 제2 전극(ELT2)에는 그라운드 전위의 직류 신호를 공급할 수 있으나, 반드시 이에 제한되는 것은 아니다. 제1 및 제2 전극들(ELT1, ELT2)에 소정의 정렬 신호가 인가되는 경우, 제1 및 제2 전극들(ELT1, ELT2) 사이에 전기장(E)이 형성되어 제2 화소 영역(PXA2)에 공급된 발광 소자들(LD)이 제1 및 제2 전극들(ELT1, ELT2) 사이에 정렬될 수 있다. 일 예로, 발광 소자들(LD)은 전기장(E)에 의해 제1 및 제2 전극들(ELT1, ELT2) 사이에서 방향성을 가지고 정렬될 수 있다. 예를 들어, 발광 소자들(LD)은 제1 단부(EP1)가 제1 전극(ELT1)과 대향하고, 제2 단부(EP2)가 제2 전극(ELT2)과 대향하도록 편향 정렬될 수 있다.
일 실시예에서, 발광 소자들(LD)을 대상 기판(SUBa)으로부터 이격시킨 상태에서, 제2 화소 영역(PXA2)의 제1 및 제2 전극들(ELT1, ELT2)에 정렬 신호를 인가하여 발광 소자들(LD)을 정렬할 수 있다. 즉, 진동 발생부(SU)를 가동하여 제2 화소 영역(PXA2)에 표면 탄성파(S)가 인가된 상태에서, 제2 화소 영역(PXA2)의 제1 및 제2 전극들(ELT1, ELT2)에 정렬 신호를 인가할 수 있다. 이 경우, 발광 소자들(LD)은 대상 기판(SUBa)으로부터 이격된 상태에서 용이하게 회전될 수 있으므로 정렬도가 향상될 수 있다.
도 16을 참조하면, 이어서 표면 탄성파(S) 발생을 중단하여 제2 화소 영역(PXA2)의 발광 소자들(LD)을 대상 기판(SUBa) 상에 안착시킨다. 제2 화소 영역(PXA2)의 발광 소자들(LD)을 안착시키는 단계에서, 제2 화소 영역(PXA2)의 제1 및 제2 전극들(ELT1, ELT2)에 정렬 신호가 인가된 상태에서 표면 탄성파(S)의 발생이 중단될 수 있다. 이에 따라, 제2 화소 영역(PXA2)의 발광 소자들(LD)은 정렬이 유지된 상태로 대상 기판(SUBa) 상에 안착될 수 있다. 즉, 발광 소자들(LD)이 미정렬된 상태로 발광 소자 잉크(INK) 내에서 침강하여 대상 기판(SUBa) 상에 안착되는 것을 방지할 수 있으므로, 발광 소자들(LD)의 정렬도를 향상시킬 수 있다.
도 17을 참조하면, 이어서 발광 소자들(LD)을 대상 기판(SUBa) 상에 안착시킨 상태에서, 발광 소자 잉크(INK)의 용매를 건조하여 제거한다. 한편, 도 17에서는 제1 화소 영역(PXA1)과 제2 화소 영역(PXA2)의 용매 건조 공정이 동시에 진행되는 것을 예시하였으나, 반드시 이에 제한되는 것은 아니다. 예를 들어, 제1 화소 영역(PXA1)과 제2 화소 영역(PXA2)의 용매 건조 공정은 각각 제1 화소 영역(PXA1)과 제2 화소 영역(PXA2)의 발광 소자들(LD)의 정렬이 완료된 직후 순차적으로 진행될 수도 있다.
도 18을 참조하면, 이어서 정렬된 발광 소자들(LD) 상에 제2 절연층(INS2) 및 제1 및 제2 연결 전극들(CNE1, CNE2)을 형성한다.
제2 절연층(INS2)은 발광 소자들(LD) 상부에 각각 형성되되, 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2)을 노출하도록 형성될 수 있다.
제1 연결 전극(CNE1)은 제2 절연층(INS2)에 의해 노출된 발광 소자들(LD)의 제1 단부(EP1) 상에 형성될 수 있다. 제2 연결 전극(CNE2)은 제2 절연층(INS2)에 의해 노출된 발광 소자들(LD)의 제2 단부(EP2) 상에 형성될 수 있다.
일 실시예에서, 제1 및 제2 연결 전극들(CNE1, CNE2)은 서로 동일한 공정에서 동시에 형성될 수 있으나, 반드시 이에 제한되는 것은 아니다. 실시예에 따라, 발광 소자들(LD)의 제1 단부(EP1) 상에 제1 연결 전극(CNE1)을 먼저 형성하고, 제1 연결 전극(CNE1) 상에 제3 절연층(도 6의 INS3)을 형성한 후, 발광 소자들(LD)의 제2 단부(EP2) 상에 제2 연결 전극(CNE2)을 형성할 수도 있다.
상술한 표시 장치의 제조 방법에 의하면, 발광 소자들(LD)을 정렬하는 과정에서, 각 화소 영역(PXA1, PXA2)에 표면 탄성파를 인가하여 발광 소자들(LD)을 대상 기판(SUBa)으로부터 이격시킬 수 있다. 이에 따라, 발광 소자들(LD)은 대상 기판(SUBa)으로부터 이격된 상태에서 용이하게 정렬되어, 정렬이 완료된 상태로 대상 기판(SUBa) 상에 안착될 수 있다. 즉, 발광 소자들(LD)이 미정렬된 상태로 발광 소자 잉크(INK) 내에서 침강하여 대상 기판(SUBa) 상에 안착되는 것을 방지할 수 있으므로, 발광 소자들(LD)의 정렬도를 향상시킬 수 있음은 앞서 설명한 바와 같다.
본 실시예와 관련된 기술 분야에서 통상의 지식을 가진 자는 상기된 기재의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 방법들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
ST: 스테이지
ELT1: 제1 전극
ELT2: 제2 전극
PXA1: 제1 화소 영역
PXA2: 제2 화소 영역
SUBa: 대상 기판
LD: 발광 소자
SU: 진동 발생부
S: 표면 탄성파

Claims (20)

  1. 스테이지 상에 제1 및 제2 전극들이 형성된 화소 영역을 포함하는 기판을 배치하는 단계;
    상기 화소 영역에 발광 소자들을 제공하는 단계;
    상기 화소 영역에 표면 탄성파(surface acoustic wave)를 인가하여 상기 발광 소자들을 상기 기판으로부터 이격시키는 단계;
    상기 제1 및 제2 전극들에 정렬 신호를 인가하여 상기 제1 및 제2 전극들 사이에 상기 발광 소자들을 정렬하는 단계; 및
    상기 표면 탄성파 발생을 중단하여 상기 발광 소자들을 상기 기판 상에 안착시키는 단계를 포함하는 표시 장치의 제조 방법.
  2. 제1 항에 있어서,
    상기 발광 소자들을 정렬하는 단계에서, 상기 표면 탄성파가 인가된 상태에서 상기 정렬 신호가 인가되는 표시 장치의 제조 방법.
  3. 제1 항에 있어서,
    상기 발광 소자들을 안착시키는 단계에서, 상기 정렬 신호가 인가된 상태에서 상기 표면 탄성파 발생이 중단되는 표시 장치의 제조 방법.
  4. 제1 항에 있어서,
    상기 스테이지와 상기 기판 사이에 배치되며, 상기 표면 탄성파를 발생시키는 진동 발생부를 포함하는 표시 장치의 제조 방법.
  5. 제4 항에 있어서,
    상기 진동 발생부는 상기 화소 영역과 중첩하는 표시 장치의 제조 방법.
  6. 제4 항에 있어서,
    상기 화소 영역은 제1 화소 영역 및 제2 화소 영역을 포함하고,
    상기 진동 발생부는 상기 제1 화소 영역에 상기 표면 탄성파를 인가하여 상기 제1 화소 영역의 상기 발광 소자들을 상기 기판으로부터 이격시키는 표시 장치의 제조 방법.
  7. 제6 항에 있어서,
    상기 제1 화소 영역의 상기 발광 소자들을 상기 기판으로부터 이격시킨 상태에서, 상기 제1 화소 영역의 상기 제1 및 제2 전극들에 상기 정렬 신호를 인가하여 상기 발광 소자들을 정렬하는 표시 장치의 제조 방법.
  8. 제7 항에 있어서,
    상기 제1 화소 영역의 상기 발광 소자들을 정렬한 상태에서, 상기 표면 탄성파 발생을 중단하여 상기 제1 화소 영역의 상기 발광 소자들을 상기 기판 상에 안착시키는 표시 장치의 제조 방법.
  9. 제8 항에 있어서,
    상기 제1 화소 영역의 상기 발광 소자들을 상기 기판 상에 안착시킨 후, 상기 진동 발생부는 상기 제1 화소 영역에서 상기 제2 화소 영역으로 이동하는 표시 장치의 제조 방법.
  10. 제9 항에 있어서,
    상기 진동 발생부는 상기 제2 화소 영역에 상기 표면 탄성파를 인가하여 상기 제2 화소 영역의 상기 발광 소자들을 상기 기판으로부터 이격시키는 표시 장치의 제조 방법.
  11. 제1 항에 있어서,
    상기 발광 소자들은 발광 소자 잉크 내에 분산되어 상기 화소 영역에 제공되는 표시 장치의 제조 방법.
  12. 제11 항에 있어서,
    상기 발광 소자들은 상기 표면 탄성파에 의해 상기 발광 소자 잉크 내에서 상기 기판으로부터 이격되는 표시 장치의 제조 방법.
  13. 제11 항에 있어서,
    상기 발광 소자들을 안착시킨 상태에서, 상기 발광 소자 잉크의 용매를 제거하는 단계를 더 포함하는 표시 장치의 제조 방법.
  14. 제1 항에 있어서,
    상기 발광 소자들을 안착시킨 상태에서, 상기 발광 소자들 상에 연결 전극을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  15. 스테이지;
    상기 스테이지의 적어도 일 측에 구비되는 적어도 하나의 전계 인가부; 및
    상기 스테이지 상에 구비되고 표면 탄성파(surface acoustic wave)를 발생시키는 적어도 하나의 진동 발생부를 포함하는 표시 장치의 제조 장치.
  16. 제15 항에 있어서,
    상기 진동 발생부는 미세 전극들을 포함하는 표시 장치의 제조 장치.
  17. 제16 항에 있어서,
    상기 미세 전극들은 교류 신호를 인가받아 상기 표면 탄성파를 발생시키는 표시 장치의 제조 장치.
  18. 제16 항에 있어서,
    상기 미세 전극들은 서로 분리되어 교번하여 배치되는 제1 미세 전극 및 제2 미세 전극을 포함하는 표시 장치의 제조 장치.
  19. 제18 항에 있어서,
    상기 진동 발생부는 상기 제1 미세 전극과 전기적으로 연결된 제1 전극 단자 및 상기 제2 미세 전극과 전기적으로 연결된 제2 전극 단자를 더 포함하는 표시 장치의 제조 장치.
  20. 제15 항에 있어서,
    상기 전계 인가부는 적어도 하나의 프로브 핀을 구비한 프로브 헤드를 포함하는 표시 장치의 제조 장치.
KR1020210060842A 2021-05-11 2021-05-11 표시 장치의 제조 방법 및 제조 장치 KR20220153728A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210060842A KR20220153728A (ko) 2021-05-11 2021-05-11 표시 장치의 제조 방법 및 제조 장치
CN202221123360.7U CN218333832U (zh) 2021-05-11 2022-05-11 显示装置的制造装置
JP2022078149A JP2022174743A (ja) 2021-05-11 2022-05-11 表示装置の製造方法及び製造装置
CN202210532815.9A CN115332399A (zh) 2021-05-11 2022-05-11 显示装置的制造方法及制造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210060842A KR20220153728A (ko) 2021-05-11 2021-05-11 표시 장치의 제조 방법 및 제조 장치

Publications (1)

Publication Number Publication Date
KR20220153728A true KR20220153728A (ko) 2022-11-21

Family

ID=83916117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210060842A KR20220153728A (ko) 2021-05-11 2021-05-11 표시 장치의 제조 방법 및 제조 장치

Country Status (3)

Country Link
JP (1) JP2022174743A (ko)
KR (1) KR20220153728A (ko)
CN (2) CN115332399A (ko)

Also Published As

Publication number Publication date
JP2022174743A (ja) 2022-11-24
CN218333832U (zh) 2023-01-17
CN115332399A (zh) 2022-11-11

Similar Documents

Publication Publication Date Title
US11610934B2 (en) Light emitting device and manufacturing method of the light emitting device
KR20220153728A (ko) 표시 장치의 제조 방법 및 제조 장치
KR20220165872A (ko) 표시 장치 및 그 제조 방법
US20230008145A1 (en) Display device and method of manufacturing the same
US20220209071A1 (en) Display device and manufacturing method thereof
US20230327051A1 (en) Display device and manufacturing method thereof
EP4020553A1 (en) Display device
KR20220113602A (ko) 표시 장치 및 그 제조 방법
US20230352644A1 (en) Display device
KR20230043299A (ko) 표시 장치
KR20230146706A (ko) 표시 장치 및 그 제조 방법
KR20230083396A (ko) 표시 장치 및 그 제조 방법
KR20230073416A (ko) 표시 장치 및 그 제조 방법
KR20230111697A (ko) 표시 장치의 제조 방법, 표시 장치를 제조하기 위한 패널, 및 표시 장치
KR20230043297A (ko) 표시 장치
KR20230121196A (ko) 표시 장치 및 그 제조 방법
KR20230131330A (ko) 표시 장치 및 그 제조 방법
KR20240036781A (ko) 표시 장치 및 그 제조 방법
KR20220049685A (ko) 표시 장치 및 그 제조 방법
KR20230016773A (ko) 표시 장치
KR20230016774A (ko) 표시 장치
KR20230109827A (ko) 표시 장치
KR20220037553A (ko) 표시 장치
KR20230043296A (ko) 표시 장치 및 발광 소자의 제조 방법
KR20230120175A (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination