KR20220050922A

KR20220050922A - 표면 처리 조성물 및 방법

Info

Publication number: KR20220050922A
Application number: KR1020227008842A
Authority: KR
Inventors: 윌리엄 에이. 보이착; 카즈타카 타카하시; 아츠시 미즈타니; 토마스 도리; 기영 박
Original assignee: 후지필름 일렉트로닉 머티리얼스 유.에스.에이., 아이엔씨.
Priority date: 2019-08-21
Filing date: 2020-08-03
Publication date: 2022-04-25
Also published as: EP4017924A4; US20210057210A1; US20230048767A1; CN114258420A; IL290348B1; IL290348B2; EP4017924A1; US11508569B2; WO2021034491A1; IL290348A; JP2022546328A; TW202113058A

Abstract

본 개시내용은 기판의 표면 위에 배치된 패턴을 가지는 반도체 기판을 처리하기 위한 방법 및 조성물에 관한 것이다.

Description

표면 처리 조성물 및 방법

관련 출원에 대한 상호 참조

본 출원은 2019년 8월 21일자로 출원된 미국 가출원 일련 번호 제62/889,615호에 대한 우선권을 주장하고, 그 내용은 본원에 전부 참조로 포함된다.

개시내용의 분야

본 개시내용은 일반적으로 표면 처리(surface treatment) 뿐만 아니라 관련된 조성물 및 방법에 관한 것이다.

20 nm 미만의 임계 치수(sub-20 nm critical dimension)에서, 습식 세정 및 건조 중에 FinFET 및 유전체 스택(dielectric stack)의 패턴 붕괴는 반도체 제조 공정의 주요 문제가 되었다. 패턴 붕괴의 전통적인 이론은, 헹굼(rinse) 및 건조(dry) 중의 높은 모세관력(capillary force)을 붕괴 현상으로 이끄는 주요 원인으로서 시사한다. 그러나, 다른 화학적 및 기판 특성, 즉, 액체 표면 장력과 점도(liquid surface tension and viscosity), 기판의 기계적 강도(substrate mechanical strength), 패턴 밀도와 종횡비(pattern density and aspect ratio), 기판 표면에 대한 세정제 화학 손상(cleaner chemistry damage to substrate surfaces)도 중요한 역할을 할 수 있다.

특정 표면 처리 조성물은 반도체 기판(예를 들어, 실리콘(silicon) 또는 구리 웨이퍼와 같은 웨이퍼)의 표면에 소수성 층(예를 들어, 소수성 단층)을 제공하여 후속 반도체 제조 공정 중에 패턴 붕괴를 유발하는 모세관력을 감소시킬 수 있는 것으로 밝혀졌다. 이러한 표면 처리 조성물{본원에서 승화 재료(sublimating material)라고도 함}은 승화(sublimation)에 의해 제거될 수 있고, 이는 후속 헹굼 또는 건조 공정이 제거될 수 있으므로 패턴 붕괴를 추가로 최소화한다.

일 양상에서, 본 개시내용은, a) 이의 표면 위에 배치된 패턴을 가지는 기판에 승화 재료(sublimating material)를 공급하는 단계로서, 승화 재료는 승화 화합물(sublimating compound)과 표면 개질제(surface modification agent)를 포함하는, 단계; b) 표면을 개질하기에 충분한 시간 동안 표면 위에 승화 재료를 유지하는 단계; c) 표면 위에서 승화 재료를 고형화(solidifying)시키는 단계; 및 d) 표면 위에 배치된 승화 재료를 승화에 의해 제거하는 단계를 포함하는 기판을 처리하는 방법을 특징으로 한다.

다른 양상에서, 본 개시내용은, a) 이의 표면 위에 배치된 패턴을 가지는 기판에 승화 재료를 공급하는 단계로서, 승화 재료는 승화 화합물을 포함하고 승화 화합물은 표면 개질제인, 단계; b) 표면을 개질하기에 충분한 시간 동안 표면 위에 승화 재료를 유지하는 단계; c) 표면 위에서 승화 재료를 고형화시키는 단계; 및 d) 표면 위에 배치된 승화 재료를 승화에 의해 제거하는 단계를 포함하는 기판을 처리하는 방법을 특징으로 한다.

다른 양상에서, 본 개시내용은 승화 재료의 약 40 중량% 내지 약 99.5 중량% 양의 승화 화합물; 및 승화 재료의 약 0.5 중량% 내지 약 10 중량% 양의 표면 개질제를 포함하는 승화 재료를 특징으로 한다.

다른 양상에서, 본 개시내용은, 승화 재료의 약 40 중량% 내지 약 99.5 중량% 양의 승화 화합물; 승화 재료의 약 0.1 중량% 내지 약 10 중량% 양의 촉매; 및 승화 재료의 약 0.1 중량% 내지 약 50 중량% 양의 용매를 포함하는(예를 들어, 포함(comprises)하거나, 이들로 필수 구성(consists essentially of)되거나, 이들로 이루어지는(consists of)) 승화 재료를 특징으로 한다.

또 다른 양상에서, 본 개시내용은, 승화 재료의 약 40 중량% 내지 약 99.5 중량% 양의 승화 화합물; 및 승화 재료의 약 0.1 중량% 내지 약 50 중량% 양의 용매를 포함하는(예를 들어, 포함하거나, 이들로 필수 구성되거나, 이들로 이루어지는) 승화 재료를 특징으로 한다. 승화 화합물은 옥타메틸시클로테트라실록산, 트리메틸실라놀, t-헥실디메틸클로로실란, 1,3-비스(헵타데카플루오로-1,1,2,2-테트라하이드로데실)테트라메틸디실록산, 트리이소프로필디메틸아미노실란, N-(트리메틸실릴)아세트아미드, 또는 트리스(트리메틸실릴)포스페이트일 수 있다.

본 발명의 다른 특징, 목적, 및 이점은 상세한 설명 및 청구범위로부터 명백할 것이다.

본원에 정의된 바와 같이, 달리 언급되지 않는 한, 표현된 모든 백분율은 조성물의 총 중량에 대한 중량 백분율인 것으로 이해되어야 한다. 달리 언급되지 않는 한, 본원에 언급된 특성은 대기압에서 측정된다. 본원에 언급된 "용매"라는 용어는, 달리 언급되지 않는 한, 단일 용매 또는 둘 이상(예를 들어, 3개 또는 4개)의 용매의 조합을 나타낸다. 본 개시내용에서, "ppm"은 "백만분율(parts-per-million)"을 의미하고, "ppb"는 "십억분율(parts-per-billion)"을 의미하며, "ppt"는 "조분율(parts-per-trillion)"을 의미한다.

일반적으로, 본 개시내용은 표면 처리 조성물 및 방법에 관한 것이다. 본원에 기술된 표면 처리 조성물은 승화에 의해 제거될 수 있으므로 승화 재료라고도 한다. 일부 구현예에서, 본원에 기술된 표면 처리 방법은, 예를 들어, a) 이의 표면 위에 배치된 패턴을 가지는 기판(예를 들어, 반도체 기판(semiconductor substrate))에 승화 재료를 공급하는 단계; b) 표면을 개질하기에 충분한 시간 동안 표면 위에 승화 재료를 유지하는 단계; c) 표면 위에서 승화 재료를 고형화시키는 단계; 및 d) 표면 위에 배치된 승화 재료를 승화에 의해 제거하는 단계에 의해 수행될 수 있다. 패턴은 최대 약 20 nm의 치수를 갖는 피처(feature)를 포함할 수 있다. 일부 구현예에서, 승화 재료는 기판의 표면 위에 표면 처리 층(예를 들어, 소수성 단층(hydrophobic monolayer))을 형성하여 (예를 들어, 적어도 약 50도의 물 접촉각(water contact angle)을 갖는 표면을 형성함으로써) 패턴 붕괴를 감소시킬 수 있다.

일부 구현예에서, 본원에 기술된 승화 재료에 의해 처리될 수 있는 반도체 기판은 실리콘(silicon), 실리콘 게르마늄(silicon germanium), 실리콘 질화물(silicon nitride), 구리(copper), GaAs와 같은 III-V족 화합물, 또는 이들의 임의의 조합으로 구성될 수 있다. 일부 구현예에서, 반도체 기판은 실리콘 웨이퍼(silicon wafer), 구리 웨이퍼(copper wafer), 실리콘 이산화물 웨이퍼(silicon dioxide wafer), 실리콘 질화물 웨이퍼(silicon nitride wafer), 실리콘 옥시질화물 웨이퍼(silicon oxynitride wafer), 탄소 도핑된 실리콘 산화물 웨이퍼(carbon doped silicon oxide wafer), SiGe 웨이퍼, 또는 GaAs 웨이퍼일 수 있다. 반도체 기판은 그 표면 위에 인터커넥트 피처(contain exposed integrated circuit structures such as interconnect features){예를 들어, 금속선(metal line) 및 유전체 재료(dielectric material)}와 같은 노출된 집적 회로 구조(exposed integrated circuit structures)를 추가로 포함할 수 있다. 인터커넥트 피처에 사용되는 금속 및 금속 합금은 알루미늄, 구리와 합금된 알루미늄, 구리, 티타늄, 탄탈, 코발트, 니켈, 실리콘(silicon), 폴리실리콘 티타늄 질화물(polysilicon titanium nitride), 탄탈 질화물(tantalum nitride), 주석, 텅스텐, SnAg, SnAg/Ni, CuNiSn, CuCoCu, 및/또는 CoSn을 포함하지만, 이에 제한되지는 않는다. 반도체 기판은 또한 층간 유전체, 실리콘 산화물(silicon oxide), 실리콘 질화물(silicon nitride), 티타늄 질화물(titanium nitride), 실리콘 카바이드(silicon carbide), 실리콘 산화물 카바이드(silicon oxide carbide), 실리콘 산화물 질화물(silicon oxide nitride), 티타늄 산화물(titanium oxide), 및/또는 탄소 도핑된 실리콘 산화물(carbon doped silicon oxides)의 층을 포함할 수 있다.

일부 구현예에서, 본원에 기술된 승화 재료에 의해 처리될 반도체 기판 표면은 SiO₂, SiN, TiN, SiOC, SiON, Si, SiGe, Ge, 및/또는 W 를 함유하는 피처(features)를 포함한다. 일부 구현예에서, 기판 반도체 표면은 SiO₂ 및/또는 SiN을 함유하는 피처를 포함한다.

일반적으로, 본원에 기술된 승화 재료에 의해 처리될 반도체 기판 표면은 이전의 반도체 제조 공정(예를 들어, 포토레지스트 층(photoresist layer)을 적용하는 단계, 포토레지스트 층을 화학 방사선(actinic radiation)에 노출시키는 단계, 포토레지스트 층을 현상하는 단계, 포토레지스트 층 아래의 반도체 기판을 에칭(etching)하는 단계, 및/또는 포토레지스트 층을 제거하는 단계를 포함하는 리소그래피(lithographic) 공정)에 의해 형성된 패턴을 포함한다. 일부 구현예에서, 패턴은 최대 약 20 nm(예를 들어, 최대 약 15 nm, 최대 약 10 nm, 또는 최대 약 5 nm) 및/또는 적어도 약 1 nm(예를 들어, 적어도 약 2 nm 또는 적어도 약 5 nm)의 적어도 하나(예를 들어, 2개 또는 3개)의 치수(예를 들어, 길이, 너비, 및/또는 깊이)를 갖는 피처를 포함할 수 있다.

일반적으로, 본원에 기술된 승화 재료는 25℃에서 액체 또는 고체일 수 있는 적어도 하나(예를 들어, 2개 또는 3개)의 승화 화합물을 포함한다. 일부 구현예에서, 승화 화합물은 본원에 기술된 표면 처리 방법에서 승화될 수 있는 승화 재료의 성분이다.

일부 구현예에서, 승화 화합물은 대기압 하에서 적어도 약 -20℃(예를 들어, 적어도 약 -15℃, 적어도 약 -10℃, 적어도 약 -5℃, 또는 적어도 약 0℃) 및/또는 최대 약 60℃(예를 들어, 최대 약 55℃, 최대 약 50℃, 최대 약 45℃, 최대 약 40℃, 최대 약 35℃, 최대 약 30℃, 최대 약 25℃, 또는 최대 약 20℃)의 녹는점을 가질 수 있다. 이론에 얽매이기를 원하는 것은 아니지만, 이러한 녹는점을 갖는 화합물이 승화에 적합할 수 있는 것으로 여겨진다.

일부 구현예에서, 승화 화합물은 25℃에서 적어도 약 1 mm Hg(예를 들어, 적어도 약 2 mm Hg, 적어도 약 3 mm Hg, 적어도 약 5 mm Hg, 적어도 약 10 mm Hg, 적어도 약 15 mm Hg, 또는 적어도 약 20 mm Hg) 및/또는 최대 약 100 mm Hg(예를 들어, 최대 약 90 mm Hg, 최대 약 80 mm Hg, 최대 약 70 mm Hg, 최대 약 60 mm Hg, 최대 약 50 mm Hg, 또는 최대 약 25 mm Hg)의 증기압을 가질 수 있다. 이론에 얽매이기를 원하는 것은 아니지만, 25℃에서 약 1 mm Hg 미만의 증기압(vapor pressure)을 갖는 화합물은 쉽게 승화될 수 없는 것으로 여겨진다. 또한, 이론에 얽매이기를 원하는 것은 아니지만, 25℃에서 약 100 mm Hg보다 높은 증기압을 갖는 화합물은 너무 쉽게 증발하고 표면을 처리하기에 충분한 기간 동안 반도체 기판의 표면 위에 머물지 않을 수 있는 것으로 여겨진다.

일부 구현예에서, 승화 화합물은 25℃에서 적어도 약 15 mN/m(예를 들어, 적어도 약 20 mN/m, 적어도 약 25 mN/m, 또는 적어도 약 30 mN/m) 및/또는 최대 약 65 mN/m(예를 들어, 최대 약 60 mN/m, 최대 약 55 mN/m, 최대 약 50 mN/m, 최대 약 45 mN/m, 최대 약 40 mN/m, 또는 최대 약 35 mN/m)의 표면 장력을 가질 수 있다. 이론에 얽매이기를 원하는 것은 아니지만, 일부 구현예에서, 상기 범위의 표면 장력을 갖는 화합물은 비교적 큰 물 접촉각(예를 들어, 적어도 약 50도)을 갖는 표면을 형성하고 패턴 붕괴를 감소시킬 수 있는 것으로 여겨진다.

일부 구현예에서, 승화 화합물은 25℃에서 적어도 약 0.5 센티스토크(centistoke)(예를 들어, 적어도 약 0.6 센티스토크, 적어도 약 0.8 센티스토크, 적어도 약 1 센티스토크, 적어도 약 1.2 센티스토크, 적어도 약 1.4 센티스토크, 적어도 약 1.6 센티스토크, 적어도 약 1.8 센티스토크, 또는 적어도 약 2 센티스토크) 및/또는 최대 약 5 센티스토크(예를 들어, 최대 약 4.8 센티스토크, 최대 약 4.6 센티스토크, 최대 약 4.5 센티스토크, 최대 약 4.4 센티스토크, 최대 약 4.2 센티스토크, 최대 약 4 센티스토크, 최대 약 3.5 센티스토크, 또는 최대 약 3 센티스토크)의 점도를 가질 수 있다.

일부 구현예에서, 본원에 기술된 승화 화합물은 고순도이다. 일부 구현예에서, 승화 화합물의 순도는 적어도 약 99.9%(예를 들어, 적어도 약 99.99% 또는 적어도 약 99.999%) 또는 100%이다. 일부 구현예에서, 승화 화합물은 질량으로 0 내지 1 ppb(예를 들어, 0 내지 500 ppt 또는 0 내지 300 ppt)의 총 금속 함량을 가질 수 있다. 일부 구현예에서, 본원에 기술된 승화 화합물에서 0.1 ㎛ 이상의 크기를 갖는 입자의 총 수는 승화 화합물 1 ml당 최대 200개(예를 들어, 최대 150개, 최대 100개, 최대 80개, 최대 60개, 또는 최대 50개)이다. 액체 매질(liquid medium)에서 "입자"의 수는 광산란형 액체내 입자 계수기(light scattering type in-liquid particle counter)로 계산할 수 있고, LPC(liquid particle count)(액체 입자 계수)라고 한다.

일부 구현예에서, 본원에 기술된 승화 화합물은 패턴 붕괴 또는 손상을 감소시킬 수 있는 동결 시 액체에서 고체로의 상 변화(phase change) 동안 임의의 실질적인 부피 변화를 갖지 않는다. 일부 구현예에서, 승화 동안, 승화 화합물은 패턴 붕괴 또는 손상을 추가로 감소시킬 수 있는 임의의 후속 헹굼 또는 건조를 필요로 하지 않고 균일하게 제거될 수 있다.

일반적으로, 본원에 기술된 승화 화합물은 위에 기술된 특성 중 적어도 하나(예를 들어, 2개, 3개, 또는 모두)를 가질 수 있다. 적합한 승화 화합물의 예는 t-부탄올(t-butanol), 빙초산(glacial acetic acid), 옥타메틸시클로테트라실록산(octamethylcyclotetrasiloxane), 펜타플루오로페놀(pentafluorophenol), 2-아세틸-5-메틸푸란(2-acetyl-5-methyl furan), p-클로로톨루엔(p-chlorotoluene), 아크릴산(acrylic acid), 피리미딘(pyrimidine), 4-메틸티아졸(4-methyl thiazole), p-자일렌(p-xylene), 에틸렌디브로마이드(ethylene dibromide), 파라알데히드(paraldehyde), 에틸렌디아민(ethylenediamine), 1,4-디옥산(1,4-dioxane), 포름산(formic acid), 헥사플루오로벤젠(hexafluorobenzene), 벤젠(benzene), 시클로헥산(cyclohexane), 4-피리디놀(4-pyridinol), 캄펜(camphene), 2,2-디메틸-1-프로판올(2,2-dimethyl-1-propanol), 시안아미드(cyanamide), 디메틸카보네이트(dimethyl carbonate), 트리메틸실라놀(trimethylsilanol), 디메틸설폭시드(dimethyl sulfoxide), 시클로헥산올(cyclohexanol), 및 트리메틸아세토니트릴(trimethylacetonitrile)을 포함한다.

일부 구현예에서, 본원에 기술된 승화 화합물은 또한 표면 개질제{예를 들어, 반도체 기판 표면 위에 소수성 층(예를 들어, 소수성 단층)을 형성하여 헹굼 또는 건조 공정 중에 패턴 붕괴를 감소시키는 것과 같은 표면 개질 기능(surface modification function)을 갖는}이다. 이러한 승화 화합물의 예는 옥타메틸시클로테트라실록산 (octamethylcyclotetrasiloxane), 트리메틸실라놀 (trimethylsilanol), t-헥실디메틸클로로실란 (t-hexyldimethylcholorosilane), 1,3-비스(헵타데카플루오로-1,1,2,2-테트라하이드로데실)테트라메틸디실록산 (1,3-bis(heptadecafluoro-1,1,2,2-tetrahydrodecyl)tetramethyldisiloxane), 트리이소프로필디메틸아미노실란 (triisopropyldimethylaminosilane), N-(트리메틸실릴)아세트아미드 (N-(trimethylsilyl)acetamide), 및 트리스(트리메틸실릴)포스페이트 (tris(trimethylsilyl)phosphate)와 같은 Si 함유 화합물을 포함한다.

일부 구현예에서, 승화 화합물은 승화 재료의 적어도 약 40 중량%(예를 들어, 적어도 약 50 중량%, 적어도 약 60 중량%, 적어도 약 70 중량%, 적어도 약 80 중량%, 적어도 약 90 중량%, 적어도 약 92 중량%, 또는 적어도 약 95 중량%) 내지 최대 약 99.5 중량%(예를 들어, 최대 약 99 중량%, 최대 약 98 중량%, 최대 약 97 중량%, 적어도 약 96 중량%, 최대 약 95 중량%, 최대 약 90 중량%, 최대 약 85 중량%, 또는 최대 약 80 중량%)의 양으로 존재한다.

본원에 기술된 예시적인 승화 화합물의 특정한 특성은 아래 표 1에 포함되어 있다.

표 1

일부 구현예에서, 본원에 기술된 승화 재료는 선택적으로 적어도 하나(예를 들어, 2개 또는 3개)의 표면 개질제를 추가로 포함할 수 있다. 이론에 얽매이기를 원하는 것은 아니지만, 표면 개질제는 표면 위에 배치된 패턴을 가지는 반도체 기판 위에 소수성 층(예를 들어, 소수성 단층)을 형성하여 후속 반도체 제조 공정(예를 들어, 헹굼 또는 건조 공정) 중에 패턴 붕괴를 감소시킬 수 있는 것으로 여겨진다. 일부 구현예에서, 승화 재료 자체의 승화 화합물이 표면 개질제이거나 후속 헹굼 또는 건조 공정이 없는 경우, 승화 재료는 추가 표면 개질제를 포함하지 않을 수 있다.

일부 구현예에서, 표면 개질제는 Si 함유 화합물을 포함할 수 있다. 일부 구현예에서, Si 함유 화합물은 디실라잔(disilazane)일 수 있다. 예를 들어, 디실라잔은 헥사메틸디실라잔 (hexamethyldisilazane), 헵타메틸디실라잔 (heptamethyldisilazane), N-메틸 헥사메틸디실라잔 (N-methyl hexamethyldisilazane), 1,3-디페닐테트라메틸디실라잔 (1,3-diphenyltetramethyldisilazane), 또는 1,1,3,3-테트라페닐-1,3-디메틸디실라잔 (1,1,3,3-tetraphenyl-1,3-dimethyldisilazane)일 수 있다.

일부 구현예에서, Si 함유 화합물은 트리메틸실릴기 (trimethylsilyl group)를 포함할 수 있다. 예를 들어, Si 함유 화합물은 트리메틸실릴트리플레이트 (trimethylsilyltriflate), N-(트리메틸실릴)디메틸아민 (N-(trimethylsilyl)dimethylamine), N-(트리메틸실릴)디에틸아민 (N-(trimethylsilyl)diethylamine), 4-트리메틸실릴옥시-3-펜텐-2-온 (4-trimethylsilyloxy-3-penten-2-one), 비스(트리메틸실릴)설페이트 (bis(trimethylsilyl)sulfate), 메톡시트리메틸실란 (methoxytrimethylsilane), 에톡시트리메틸실란 (ethoxytrimethylsilane), N-알릴-N,N-비스(트리메틸실릴)아민 (N-allyl-N,N-bis(trimethylsilyl)amine), N-(트리메틸실릴)디에틸아민 (N-(trimethylsilyl)diethylamine), N,N-비스(트리메틸실릴) 우레아 (N,N-bis(trimethylsilyl) urea), 트리메틸실라놀 (trimethylsilanol), N-(트리메틸실릴)아세트아미드 (N-(trimethylsilyl)acetamide), 또는 트리스(트리메틸실릴)포스페이트 (tris(trimethylsilyl)phosphate)일 수 있다.

일부 구현예에서, Si 함유 화합물은 아미노실란 (aminosilane)일 수 있다. 예를 들어, 아미노실란은 트리이소프로필(디메틸아미노)실란 (triisopropyl(dimethylamino)silane)일 수 있다. 일부 구현예에서, Si 함유 화합물은 실록산 (siloxane)일 수 있다. 실록산 화합물은 디실록산 (disiloxane), 올리고실록산 (oligosiloxane), 시클로실록산 (cyclosilxoane), 또는 폴리실록산 (polysiloxane)일 수 있다. 본원에 사용된 바와 같이, "올리고실록산"이라는 용어는 3~6개의 실록산 단위를 갖는 화합물을 나타내고, "폴리실록산"이라는 용어는 6개 이상의 실록산 단위를 갖는 화합물을 나타낸다. 적합한 실록산의 예는 옥타메틸시클로테트라실록산 또는 1,3-비스(헵타데카플루오로-1,1,2,2-테트라하이드로데실)테트라메틸디실록산을 포함한다.

일부 구현예에서, 표면 개질제는 본원에 기술된 승화 재료의 적어도 약 0.5 중량%(예를 들어, 적어도 약 1 중량%, 적어도 약 1.5 중량%, 적어도 약 2 중량%, 적어도 약 2.5 중량%, 적어도 약 3 중량%, 적어도 약 3.5 중량%, 적어도 약 4 중량%, 또는 적어도 약 5 중량%) 내지 최대 약 10 중량%(예를 들어, 최대 약 9 중량%, 최대 약 8 중량%, 최대 약 7 중량%, 또는 최대 약 6 중량%)의 양으로 존재한다.

본원에 기술된 예시적인 표면 개질제의 특정한 특성은 아래 표 2에 포함되어 있다.

표 2

일부 구현예에서, 본원에 기술된 승화 재료는 선택적으로 적어도 하나(예를 들어, 2개 또는 3개)의 촉매를 추가로 포함할 수 있다. 예를 들어, 촉매는 트리플산(triflic acid), 트리플산 무수물, 메탄설폰산, 아세트산, 또는 아세트산 무수물일 수 있다. 일부 구현예에서, 촉매는 본원에 기술된 승화 재료의 적어도 약 0.1 중량%(예를 들어, 적어도 약 0.2 중량%, 적어도 약 0.3 중량%, 적어도 약 0.4 중량%, 적어도 약 0.5 중량%, 적어도 약 0.8 중량%, 적어도 약 1 중량%, 적어도 약 2 중량%, 또는 적어도 약 3 중량%) 내지 최대 약 10 중량%(예를 들어, 최대 약 9 중량%, 최대 약 8 중량%, 최대 약 7 중량%, 또는 최대 약 6 중량%)의 양으로 존재한다. 이론에 얽매이기를 원하는 것은 아니지만, 촉매는 반도체 기판 표면에서 표면 개질제와 반응성 기(예를 들어, 실라놀기(silanol group)) 사이의 반응을 촉진하여 승화 재료의 표면 처리를 개선할 수 있는 것으로 여겨진다.

본원에 기술된 예시적인 촉매의 특정한 특성은 아래 표 3에 포함되어 있다.

표 3

일부 구현예에서, 본원에 기술된 승화 재료는 선택적으로 적어도 하나(예를 들어, 2개 또는 3개)의 용매(예를 들어, 유기 용매)를 추가로 포함할 수 있다. 예를 들어, 용매는 헥실 아세테이트, n-부틸 아세테이트, t-부틸 아세테이트, 프로필렌 글리콜 메틸 에테르 아세테이트(PGMEA), 또는 아니솔(anisole)일 수 있다. 이러한 구현예에서, 본원에 기술된 표면 처리 방법은 승화에 의해 승화 화합물을 제거하기 전에 용매를 제거하기 위한 용매 증발 단계를 추가로 포함할 수 있다.

일부 구현예에서, 용매는 본원에 기술된 승화 재료의 적어도 약 0.1 중량%(예를 들어, 적어도 약 0.5 중량%, 적어도 약 1 중량%, 적어도 약 2 중량%, 적어도 약 5 중량%, 적어도 약 10 중량%, 적어도 약 15 중량%, 적어도 약 20 중량%, 또는 적어도 약 25 중량%) 내지 최대 약 50 중량%(예를 들어, 최대 약 45 중량%, 최대 약 40 중량%, 최대 약 35 중량%, 또는 최대 약 30 중량%)의 양으로 존재한다.

본원에 기술된 예시적인 용매의 특정한 특성은 아래 표 4에 포함되어 있다.

표 4

일부 구현예에서, 본원에 기술된 승화 재료는 단 2가지 유형의 성분, 즉, (1) 적어도 하나의 승화 화합물과, (2) 적어도 하나의 표면 개질제 또는 적어도 하나의 용매를 포함할 수 있다. 일부 구현예에서, 승화 화합물 자체가 표면 개질제인 경우, 본원에 기술된 표면 처리 조성물은 단 1가지 유형의 성분(즉, 적어도 하나의 승화 화합물) 또는 단 3가지 유형의 성분{즉, (1) 적어도 하나의 승화 화합물, (2) 적어도 하나의 촉매, 및 (3) 적어도 하나의 용매}을 포함할 수 있다.

이론에 얽매이기를 원하는 것은 아니지만, 일부 구현예에서, 본원에 기술된 승화 재료는 패턴화된 표면이 적어도 약 50도(예를 들어, 적어도 약 55도, 적어도 약 60도, 적어도 약 65도, 적어도 약 70도, 적어도 약 75도, 적어도 약 80도, 적어도 약 85도, 적어도 약 89도, 적어도 약 90도, 적어도 약 95도, 또는 적어도 약 100도) 및/또는 최대 약 175도의 물 접촉각을 갖도록 반도체 기판의 패턴화된 표면 위에 표면 처리 층(예를 들어, 소수성 단층과 같은 소수성 층)을 형성할 수 있다. 이론에 얽매이기를 원하는 것은 아니지만, 이러한 표면 처리 층은 표면이 본원에 기술된 승화 재료로 처리된 후에 후속 반도체 제조 공정 중에 반도체 기판 표면 상의 패턴화된 피처(예를 들어, 최대 약 20 nm의 치수를 가짐)의 붕괴를 방지하거나 최소화할 수 있는 것으로 여겨진다. 또한, 승화에 의한 승화 재료의 제거는 후속 헹굼 또는 건조 공정이 제거될 수 있으므로 패턴 붕괴를 더욱 감소시킬 수 있는 것으로 여겨진다.

일부 구현예에서, 본원에 기술된 승화 재료는 임의의 조합으로 하나의 첨가제 성분을 초과하는 경우 하나 이상의 첨가제 성분을 구체적으로 배제하거나 실질적으로 없을 수 있다. 이러한 첨가제 성분은 비방향족 탄화수소, 양성자성 용매(protic solvent)(예를 들어, 알코올 또는 아미드), 락톤(예를 들어, 5 또는 6 원 고리를 갖는 것), 프로필렌 글리콜 메틸 에테르 아세테이트, Si 함유 화합물(예를 들어, 디실록산과 같은 실록산; 알콕시실란과 같은 실란; 디실라잔, 고리형 실라잔 또는 헤테로고리형 실라잔과 같은 실라잔; 및 Si-H 기 또는 아미노실릴기를 갖는 것), 중합체, 산소 제거제(oxygen scavenger), 4차 암모늄 수산화물 또는 염, 아민, 염기{알칼리성 염기(예를 들어, NaOH, KOH, LiOH, Mg(OH)₂, 및 Ca(OH)₂) 및 유기 염기와 같은}를 포함하는 4차 암모늄 화합물, 계면활성제, 소포제, 플루오린화물 함유 화합물(예를 들어, HF, H₂SiF₆, H₂PF₆, HBF₄, NH₄F, 및 플루오린화테트라알킬암모늄 (tetraalkylammonium fluoride)), 산화제(예를 들어, 과산화물 (peroxides), 과산화수소 (hydrogen peroxide), 질산제2철 (ferric nitrate), 요오드산칼륨 (potassium iodate), 과망간산칼륨 (potassium permanganate), 질산 (nitric acid), 아염소산암모늄 (ammonium chlorite), 염소산암모늄 (ammonium chlorate), 요오드산암모늄 (ammonium iodate), 과붕산암모늄 (ammonium perborate), 과염소산암모늄 (ammonium perchlorate), 과요오드산암모늄 (ammonium periodate), 과황산암모늄 (ammonium persulfate), 아염소산테트라메틸암모늄 (tetramethylammonium chlorite), 염소산테트라메틸암모늄 (tetramethylammonium chlorate), 요오드산테트라메틸암모늄 (tetramethylammonium iodate), 과붕산테트라메틸암모늄 (tetramethylammonium perborate), 과염소산테트라메틸암모늄 (tetramethylammonium perchlorate), 과요오드산테트라메틸암모늄 (tetramethylammonium periodate), 과황산테트라메틸암모늄 (tetramethylammonium persulfate), 과산화요소 (urea hydrogen peroxide), 과아세트산 (peracetic acid)), 연마제 (abrasives), 규산염 (silicates), 히드록시카르복시산, 카르복시산 및 폴리카르복시산(예를 들어, 아미노기가 없는 것), 본원에 기술된 시클로실록산 이외의 고리형 화합물(예를 들어, 치환되거나 비치환된 나프탈렌, 또는 치환되거나 비치환된 비페닐에테르와 같은 적어도 2개의 고리를 함유하는 고리형 화합물), 킬레이트제(예를 들어, 아졸, 디아졸, 트리아졸 또는 테트라졸), 부식 억제제(아졸 또는 비-아졸 부식 억제제와 같은), 완충제, 구아니딘, 구아니딘 염, 피롤리돈, 폴리비닐 피롤리돈, 금속 염(예를 들어, 금속 할로겐화물), 및 금속 함유 촉매로 이루어지는 군으로부터 선택된다.

일부 구현예에서, 본원에 기술된 승화 재료(적어도 하나의 승화 화합물 및 선택적으로 하나 이상의 다른 성분을 포함함)는 비교적 낮은 금속 및 입자 함량을 갖는다. 일부 구현예에서, 승화 재료는 질량으로 0 내지 1 ppb(예를 들어, 0 내지 500 ppt 또는 0 내지 300 ppt)의 총 금속 함량을 가질 수 있다. 일부 구현예에서, 본원에 기술된 승화 재료에서 0.1 ㎛ 이상의 크기를 갖는 입자의 총 수는 승화 재료 1 ml당 최대 200개(예를 들어, 최대 150개, 최대 100개, 최대 80개, 최대 60개, 또는 최대 50개)이다.

일부 구현예에서, 본원에 기술된 표면 처리 방법은 선택적으로 표면을 승화 재료와 접촉시키기 전에 기판의 표면을 적어도 하나의 세정 수용액과 접촉시키는 단계를 추가로 포함할 수 있다. 이러한 구현예에서, 적어도 하나의 세정 수용액은 물, 알코올, 수성 수산화암모늄, 수성 염산, 수성 과산화수소, 유기 용매, 또는 이들의 조합을 포함할 수 있다.

일부 구현예에서, 본원에 기술된 표면 처리 방법은 선택적으로 표면을 적어도 하나의 세정 수용액과 접촉시킨 후 그러나 표면을 승화 재료와 접촉시키기 전에 기판의 표면을 제1 헹굼 용액(rinsing solution)(예를 들어, 물, 이소프로판올과 같은 유기 용매, 또는 이들의 조합)과 접촉시키는 단계를 추가로 포함할 수 있다. 일부 구현예에서, 본원에 기술된 표면 처리 방법은 선택적으로 표면을 승화 재료와 접촉시킨 후에 표면을 제2 헹굼 용액(예를 들어, 물, 이소프로판올과 같은 유기 용매, 또는 이들의 조합)과 접촉시키는 단계를 추가로 포함할 수 있다. 일부 구현예에서, 본원에 기술된 표면 처리 방법은 선택적으로 표면을 건조시키는 단계를 추가로 포함할 수 있다(예를 들어, 표면을 제1 헹굼 용액, 승화 재료, 또는 제2 헹굼 용액과 접촉시키는 단계 중 임의의 단계 후에). 일부 구현예에서, 본원에 기술된 표면 처리 방법은 표면으로부터 표면 처리 층을 제거하는 단계를 추가로 포함할 수 있다.

일부 구현예에서, 본 개시내용은 기판의 표면 위에 배치된 패턴을 가지는 반도체 기판(예를 들어, 웨이퍼)을 세정하기 위한 방법을 제공한다. 이러한 방법은, 예를 들어,

a) 선택적으로, 표면을 세정 수용액과 접촉시키는 단계;

b) 선택적으로, 표면을 제1 헹굼 용액과 접촉시키는 단계;

c) 표면을 본원에 기술된 승화 재료와 접촉시키는 단계로서, 승화 재료는 적어도 하나의 승화 화합물을 포함하는, 단계;

d) 표면을 개질하기에 충분한 시간 동안 표면 위에 승화 재료를 유지하는 단계;

e) 선택적으로, 표면 상의 임의의 용매(존재하는 경우)를 제거하는 단계;

f) 표면 위에서 승화 재료를 고형화시키는 단계;

g) 표면 위에 배치된 승화 재료(표면 처리 층을 형성할 수 있는)를 승화에 의해 제거하는 단계;

h) 선택적으로, 표면을 제2 헹굼 용액과 접촉시키는 단계;

i) 선택적으로, 표면을 건조시키는 단계; 및

j) 선택적으로, 표면 처리 층을 제거하여 세정되고 패턴화된 표면을 형성하는 단계에 의해 수행될 수 있다.

이러한 구현예에서, 반도체 기판 표면 상의 패턴은 최대 약 20 nm의 치수를 갖는 피처를 포함할 수 있다.

위에 기술된 방법의 단계 a)에서, 패턴화된 표면을 갖는 기판(예를 들어, 웨이퍼)은 선택적으로 하나 이상의 세정 수용액으로 처리될 수 있다. 패턴화된 표면이 둘 이상의 세정 수용액으로 처리되는 경우, 세정 용액은 순차적으로 적용될 수 있다. 세정 수용액은 물 단독, 유기 용매 단독이거나, 물, 용질, 및 선택적으로 유기 용매를 함유하는 용액일 수 있다. 일부 구현예에서, 세정 수용액은 물, 알코올(예를 들어, 이소프로판올과 같은 수용성 알코올), 수산화암모늄 수용액, 염산 수용액, 과산화수소 수용액, 유기 용매(예를 들어, 수용성 유기 용매), 또는 이들의 조합을 포함할 수 있다.

단계 b)에서, 단계 a)로부터의 세정 용액은 선택적으로 제1 헹굼 용액을 사용하여 헹구어 낼 수 있다. 제1 헹굼 용액은 물, 유기 용매(예를 들어, 이소프로판올), 또는 유기 용매를 함유하는 수용액을 포함할 수 있다. 일부 구현예에서, 제1 헹굼 용액은 단계 a)에서 사용된 세정 용액과 적어도 부분적으로 혼화성이 있다. 일부 구현예에서, 단계 a)에서 사용된 세정 용액이 습기에 민감하지 않거나 임의의 감지할 수 있는 양의 물을 함유하지 않는 경우에 단계 b)는 생략될 수 있다. 일부 구현예에서, 단계 (b)는 단계 a)의 부재 하에 사용될 수 있다.

단계 c)에서, 기판 표면은 표면 처리 층(예를 들어, 소수성 층)을 갖는 개질된 표면을 형성하기 위해 본원에 기술된 승화 재료로 처리될 수 있다. 반도체 기판은 승화 재료를 탱크(tank) 안에 넣고 반도체 기판을 승화 재료 안에 침지(immersing) 및/또는 액침(submerging)시키는 단계, 승화 재료를 반도체 기판 위에 분사하는 단계, 승화 재료를 반도체 기판 위에 스트리밍(streaming)하는 단계, 또는 이들의 임의의 조합과 같은 임의의 적합한 방법에 의해 승화 재료와 접촉할 수 있다. 일부 구현예에서, 이 단계는 약 20~35℃의 온도에서 수행될 수 있다. 일부 구현예에서, 승화 재료는 이온 교환, 증류, 승화 및 여과 공정을 사용하여 이 공정에 대한 초순수 재료 요건을 충족하도록 전처리될 수 있다.

단계 d)에서, 승화 재료는 표면을 개질하기 위해 약 10초 내지 약 300초 범위의 시간 기간 동안 표면 위에 유지될 수 있다.

단계 e)에서, 승화 재료가 용매를 포함하는 경우, 승화 재료의 승화 전에 용매가 제거될 수 있다(예를 들어, 증발에 의해). 일부 구현예에서, 용매는 핫플레이트 또는 적외선 램프와 같은 가열 수단으로 반도체 기판을 가열하거나, 반도체 기판을 진공(예를 들어, 챔버 내) 중에 두거나, 또는 양쪽 모두와 같은 증발에 의해 제거될 수 있다. 일부 구현예에서, 승화 재료가 용매를 포함할 때, 도구 탱크(tool tank)(승화 재료를 수용하는) 및 챔버를 위한 용매 포화 및 블랭킷 기체(blanketing gas){N₂, 청정 건조 공기(clean dry air) 등}는 용매 제거 공정 중에 패턴 기판 결함을 일으킬 수 있는 마이크로 및 나노 버블 "범핑(bumping)"을 방지하기 위해 증발을 조절하는 데 사용될 수 있다. 이 추가 공정은 승화 공정 균일성을 개선하고 정지 마찰(static friction)이 없는 더 나은 건조 공정을 제공하고 기판 결함을 최소화할 수 있는 것으로 여겨진다.

단계 f)에서, 승화 재료는 반도체 기판의 뒷면을 냉각시키거나 반도체 기판이 위치하는 챔버를 냉각시키는 것과 같이 반도체 기판의 온도를 낮추어서 고형화될 수 있다. 승화 재료를 고형화시키거나 동결시키는 온도는 최대 약 15℃(예를 들어, 최대 약 10℃, 최대 약 5℃, 최대 약 0℃, 최대 약 -5℃, 최대 약 -10℃, 또는 최대 약 -20℃) 또는 적어도 약 -30℃일 수 있다. 일부 구현예에서, 녹는점이 적어도 약 18℃인 승화 재료가 사용되는 경우, 승화 재료를 기판으로 이송할 때 조기 유체 고형화(premature fluid solidification)를 방지하기 위해 디스펜스 캐니스터(dispense canister) 및 이송 라인(transfer line)에 가열 재킷(heating jacket)을 사용해야 할 수 있다. 이러한 구현예에서, 승화 재료는 주위 온도에서 고형화될 수 있다.

단계 g)에서, 승화 재료는 기판 온도를 증가시키거나, 기판 챔버 압력을 감소시키거나(예를 들어, 기판을 챔버 안에 넣은 후), 또는 양쪽 모두에 의해 승화되어 승화 재료의 상평형도(phase diagram)를 기반으로 균일한 승화를 위한 허용 가능한 조건을 이룰 수 있다. 일부 구현예에서, 인라인 종료점 검출기(inline endpoint detector)를 사용하여 승화 공정의 완료를 확인할 수 있다. 그 다음, 기판 챔버의 압력과 온도는 질소 기체 흐름(nitrogen gas flow) 하에서 천천히 표준 온도 및 압력(STP) 조건으로 될 수 있다. 그 다음, 기판은 기판 챔버로부터 제거될 수 있다. 온도 증가(N₂ 흐름으로) 및/또는 압력 감소의 사이클(cycle)을 사용하여 챔버를 세정하고 챔버로부터 임의의 미량의 승화 재료를 제거할 수 있다. 이론에 얽매이기를 원하는 것은 아니지만, 이 승화 단계는 (예를 들어, 후속 헹굼 및/또는 건조 단계를 제거함으로써) 반도체 기판 상의 패턴 붕괴를 최소화할 수 있는 것으로 여겨진다.

단계 h)에서, 기판 표면이 승화 재료로 처리된 후, 표면은 제2 헹굼 용액으로 헹구어질 수 있다. 제2 헹굼 용액은 물, 유기 용매(예를 들어, 이소프로판올), 또는 유기 용매를 함유하는 수용액을 포함할 수 있다. 일부 구현예에서, 이 단계는 약 20~70℃의 온도에서 수행될 수 있다. 일부 구현예에서, 모든 승화 재료가 승화에 의해 제거되고 반도체 기판 위에 실질적인 잔류물이 남지 않은 경우 이러한 헹굼 단계가 생략될 수 있다.

단계 i)에서, 기판 표면은 (예를 들어, 가압 기체를 사용하여) 건조될 수 있다. 이론에 얽매이기를 원하는 것은 아니지만, 기판 표면이 본원에 기술된 승화 재료로 처리된 후, 이 건조 단계 동안 표면 상의 패턴의 붕괴가 최소화되는 것으로 여겨진다. 일부 구현예에서, 이 건조 단계는 승화 후 헹굼 단계가 제거될 때 생략될 수 있다.

단계 j)에서, 표면 처리 층(예를 들어, 소수성 층)이 반도체 기판 위에 형성되는 경우, 표면 처리 층은 선택적으로 제거될 수 있다. 일반적으로, 표면 처리 층은 개질된 표면의 화학적 특성에 따라 여러 방법으로 제거될 수 있다. 표면 처리 층을 제거하기 위한 적합한 방법은 플라스마 스퍼터링(plasma sputtering); 플라스마 애싱(plasma ashing); 대기압 또는 대기압 이하의 압력에서 열처리; 산, 염기, 산화제 또는 응축 유체(예를 들어, 초임계 CO₂와 같은 초임계 유체)를 함유하는 용매로 처리; 증기 또는 액체 처리; UV 조사; 또는 이들의 조합을 포함한다.

본원에 기술된 방법에 의해 제조된 세정되고 패턴화된 표면을 갖는 반도체 기판은 기판 위에 하나 이상의 회로를 형성하기 위해 추가로 가공처리될 수 있거나, 예를 들어, 어셈블링(예를 들어, 다이싱 및 본딩)과 패키징(예를 들어, 칩 밀봉)에 의해 반도체 디바이스(예를 들어, 반도체 칩과 같은 집적 회로 디바이스)로 형성되도록 가공처리될 수 있다.

일부 구현예에서, 본 개시내용은 반도체 기판, 및 반도체 기판에 의해 지지되는 본원에 기술된 승화 재료를 포함하는 물품(예를 들어, 반도체 디바이스를 제조하는 동안 형성된 중간 반도체 물품)을 특징으로 한다.

본 개시내용은 예시적인 목적을 위한 것이고 본 개시내용의 범위를 제한하는 것으로 해석되어서는 안 되는 다음 실시예를 참조하여 더 상세히 예시된다.

실시예

실시예 1

패턴화된 기판을 RCA 세정 순서(묽은 플루오린화수소산/과산화수소암모늄/과산화수소 및 염산)를 사용하여 세정하고, 기판 회전(substrate spinning), 온도 제어, 및 화학물질 분배(chemistry dispense)가 장착된 단일 웨이퍼 도구(single wafer tool, SWT) 프로세서를 사용하여 물, 이소프로판올 또는 기타 헹굼제 또는 헹굼제의 조합으로 헹군다. 표면 개질 및 승화 전에 기판을 액체로 표면 위에 유지하여 점착 건조(stiction drying)를 방지한다.

97% 디메틸카보네이트(즉, 승화 화합물)와 3% 트리메틸실릴트리플레이트(즉, 표면 개질제)를 함유하는 승화 재료를 25℃에서 사용하여 기판의 표면으로부터 임의의 잔류 화학물질(예를 들어, 임의의 세정 또는 다른 헹굼 액체)을 헹구고, 동시에 표면 자유 에너지를 최소화하기 위해 기판을 표면 개질한다. 기판이 표면 개질되면, 승화 재료는 기판, 기판 챔버 및/또는 화학 탱크 온도 제어를 사용하여 상 변화된다(즉, 액체에서 고체로). 이 실시예에서, 기판 온도는 0℃로 감소되어 디메틸카보네이트 용액을 고형화시킨다. 이 기판 패턴 동결 단계는 기판 온도를 증가시키거나 기판 챔버 압력을 감소시키거나 또는 양쪽 모두에 의해 수행되는 디메틸카보네이트의 승화로 이어져서, 승화 화합물의 상평형도를 기반으로 균일한 승화를 위한 허용 가능한 조건을 이룬다. 이 실시예의 대해, 기판 온도는 0℃로 유지되고 챔버 압력은 천천히 16.5 mm Hg로 낮아져서 적합한 승화 조건을 제공한다.

인라인 종료점 검출기를 사용하여 승화 공정의 완료를 확인한다. 그 다음, 기판 챔버의 압력과 온도는 건조 질소 기체 하에서 천천히 STP(표준 온도 및 압력) 조건으로 된다. 선택적인 표면 개질 제거 단계는 패턴 기판을 개질된 표면의 Si-O-CR₃ 결합을 끊는 플라스마, UV 조사 또는 화학 증기로 처리하여 후속 가공처리 단계를 위한 히드록실화 표면을 재구성함으로써 실행될 수 있다. 그 다음, 기판은 챔버로부터 제거된다.

½ 높이에서 10~15 nm의 평균 너비와 550 nm의 평균 높이를 갖는 22:1 종횡비의 원통형 Si 기둥을 포함하는 승화 가공처리된 기판 패턴을 50000×의 배율로 무작위로 선택된 3개의 위치에서 주사 전자 현미경으로 분석하고, 붕괴되지 않은 실리콘 기둥의 수를 표로 나타낸다. 그 다음, 3개의 위치에서 붕괴되지 않은 Si 기둥의 평균을 구하고, 3개의 위치에 대한 가공처리되지 않은 샘플 상의 총 Si 기둥의 평균과 비교한다. 미붕괴 %(uncollapsed %)는 붕괴되지 않은 기둥 수(uncollapsed pillar number)를 총 시작 기둥 계수(total starting pillar count)로 나누고 100을 곱하여 계산한다. 이러한 방식으로, 패턴 붕괴를 방지하는 데 있어서 승화 공정의 유효성(effectiveness)을 평가할 수 있다.

실시예 2

패턴화된 기판을 RCA 세정 순서(DHF/SC-1/SC-2)를 사용하여 세정하고, 기판 회전, 온도 제어, 및 화학물질 분배가 장착된 단일 웨이퍼 도구(SWT) 프로세서를 사용하여 물, 이소프로판올 또는 기타 헹굼제 또는 헹굼제의 조합으로 헹군다. 표면 개질 및 승화 전에 기판을 액체로 표면 위에 유지하여 점착 건조를 방지한다.

60% 옥타메틸시클로테트라실록산(즉, 표면 개질 기능을 갖는 승화 화합물), 1% 트리플산(즉, 촉매), 및 39% n-부틸아세테이트(즉, 용매)를 함유하는 승화 재료를 사용하여 기판으로부터 임의의 잔류 화학물질(예를 들어, 임의의 이전 세정 또는 헹굼 액체)을 헹구어낸 다음, 25℃에서 기판을 표면 개질한다. n-부틸 아세테이트는 웨이퍼 온도를 증가시키고 압력을 감소시켜 기판으로부터 천천히 증발되어 범핑 없이 원활한 증발을 이룬다. 범핑은 액체가 가열되거나 그 압력이 매우 빠르게 감소할 때 발생하고, 그 동안 작은 증기포(vapor bubble)가 빠르게 큰 증기포로 성장하고 주변 액체를 고속으로 치환하여 잠재적으로 주변 피처에 손상을 줄 수 있다. 그 다음, 승화 재료는 기판, 기판 챔버 및/또는 화학 탱크 온도 제어를 사용하여 기판 패턴에서 상 변화된다(즉, 액체에서 고체로). 이 실시예에서, 기판 온도는 15℃로 감소되어 옥타메틸시클로테트라실록산을 고형화시킨다. 기판 패턴 동결 단계는 기판 온도를 증가시키거나 기판 챔버 압력을 감소시키거나 또는 양쪽 모두에 의해 수행되는 옥타메틸시클로테트라실록산의 승화로 이어져서, 승화 화합물의 상평형도를 기반으로 균일한 승화를 위한 허용 가능한 조건을 이룬다. 이 실시예에서, 기판 온도는 15℃로 유지되고 챔버 압력은 천천히 0.25 mm Hg로 낮아져서 적합한 승화 조건을 제공한다.

인라인 종료점 검출기를 사용하여 승화 공정의 완료를 확인한다. 그 다음, 압력과 온도는 건조 질소 기체 하에서 천천히 STP(표준 온도 및 압력) 조건으로 된다. 선택적인 표면 개질 제거 단계는 패턴 기판을 개질된 표면의 Si-O-CR₃ 결합을 끊는 플라스마, UV 조사 또는 화학 증기로 처리하여 후속 가공처리 단계를 위한 히드록실화 표면을 재구성함으로써 실행될 수 있다. 그 다음, 기판은 챔버로부터 제거된다.

½ 높이에서 10~15 nm의 평균 너비와 550 nm의 평균 높이를 갖는 22:1 종횡비의 원통형 Si 기둥을 포함하는 승화 가공처리된 기판 패턴을 50,000×의 배율로 무작위로 선택된 3개의 위치에서 주사 전자 현미경으로 분석하고, 붕괴되지 않은 실리콘 기둥의 수를 표로 나타낸다. 그 다음, 3개의 위치에서 붕괴되지 않은 Si 기둥의 평균을 구하고, 3개의 위치에 대한 가공처리되지 않은 샘플 상의 총 Si 기둥의 평균과 비교한다. 미붕괴 %는 붕괴되지 않은 기둥 수를 총 시작 기둥 계수로 나누고 100을 곱하여 계산한다. 이러한 방식으로, 패턴 붕괴를 방지하는 데 있어서 승화 화학 및 공정의 유효성을 평가할 수 있다.

본 발명은 이의 특정 실시예를 참조하여 상세히 기술되었지만, 수정 및 변형은 설명되고 청구되는 것의 사상과 범위 내에 있는 것으로 이해될 것이다.

Claims

기판을 처리하는 방법에 있어서,
a) 이의 표면 위에 배치된 패턴을 가지는 기판에 승화 재료(sublimating material)를 공급하는 단계로서, 승화 재료는 승화 화합물(sublimating compound)과 표면 개질제(surface modification agent)를 포함하는, 단계;
b) 표면을 개질하기에 충분한 시간 동안 표면 위에 승화 재료를 유지하는 단계;
c) 표면 위에서 승화 재료를 고형화시키는 단계; 및
d) 표면 위에 배치된 승화 재료를 승화에 의해 제거하는 단계를
포함하는, 기판을 처리하는 방법.
제1항에 있어서,
승화 화합물은 약 -20℃ 내지 약 60℃의 녹는점과 25℃에서 적어도 약 1 mm Hg의 증기압을 갖는, 기판을 처리하는 방법.
제1항에 있어서,
승화 화합물은 약 0℃ 내지 약 20℃의 녹는점을 갖는, 기판을 처리하는 방법.
제1항에 있어서,
승화 화합물은 25℃에서 최대 약 65 mN/m의 표면 장력을 갖는, 기판을 처리하는 방법.
제1항에 있어서,
승화 화합물은 25℃에서 최대 약 5 센티스토크(centistoke)의 점도를 갖는, 기판을 처리하는 방법.
제1항에 있어서,
승화 화합물은 t-부탄올, 빙초산, 옥타메틸시클로테트라실록산, 펜타플루오로페놀, 2-아세틸-5-메틸푸란, p-클로로톨루엔, 아크릴산, 피리미딘, 4-메틸티아졸, p-자일렌, 에틸렌디브로마이드, 파라알데히드, 에틸렌디아민, 1,4-디옥산, 포름산, 헥사플루오로벤젠, 벤젠, 시클로헥산, 4-피리디놀, 캄펜, 2,2-디메틸-1-프로판올, 시안아미드, 디메틸카보네이트, 트리메틸실라놀, 디메틸설폭시드, 시클로헥산올, 및 트리메틸아세토니트릴로 이루어지는 군으로부터 선택되는, 기판을 처리하는 방법.
제1항에 있어서,
승화 화합물은 승화 재료의 약 40 중량% 내지 약 99.5 중량%의 양으로 존재하는, 기판을 처리하는 방법.
제1항에 있어서,
표면 개질제는 Si 함유 화합물을 포함하는, 기판을 처리하는 방법.
제8항에 있어서,
Si 함유 화합물은 디실라잔인, 기판을 처리하는 방법.
제9항에 있어서,
디실라잔은 헥사메틸디실라잔, 헵타메틸디실라잔, N-메틸 헥사메틸디실라잔, 1,3-디페닐테트라메틸디실라잔, 또는 1,1,3,3-테트라페닐-1,3-디메틸디실라잔인, 기판을 처리하는 방법.
제8항에 있어서,
Si 함유 화합물은 트리메틸실릴기를 포함하는, 기판을 처리하는 방법.
제11항에 있어서,
Si 함유 화합물은 트리메틸실릴트리플레이트, N-(트리메틸실릴)디메틸아민, N-(트리메틸실릴)디에틸아민, 4-트리메틸실릴옥시-3-펜텐-2-온, 비스(트리메틸실릴)설페이트, 메톡시트리메틸실란, 에톡시트리메틸실란, N-알릴-N,N-비스(트리메틸실릴)아민, N-(트리메틸실릴)디에틸아민, N,N-비스(트리메틸실릴) 우레아, 트리메틸실라놀, N-(트리메틸실릴)아세트아미드, 또는 트리스(트리메틸실릴)포스페이트인, 기판을 처리하는 방법.
제8항에 있어서,
Si 함유 화합물은 아미노실란인, 기판을 처리하는 방법.
제13항에 있어서,
아미노실란은 트리이소프로필(디메틸아미노)실란인, 기판을 처리하는 방법.
제8항에 있어서,
Si 함유 화합물은 실록산인, 기판을 처리하는 방법.
제15항에 있어서,
실록산은 옥타메틸시클로테트라실록산 또는 1,3-비스(헵타데카플루오로-1,1,2,2-테트라하이드로데실)테트라메틸디실록산인, 기판을 처리하는 방법.
제1항에 있어서,
표면 개질제는 승화 재료의 약 0.5 중량% 내지 약 10 중량%의 양으로 존재하는, 기판을 처리하는 방법.
제1항에 있어서,
승화 재료는 촉매를 추가로 포함하는, 기판을 처리하는 방법.
제18항에 있어서,
촉매는 트리플산(triflic acid), 트리플산 무수물, 메탄설폰산, 아세트산, 또는 아세트산 무수물인, 기판을 처리하는 방법.
제18항에 있어서,
촉매는 승화 재료의 약 0.1 중량% 내지 약 10 중량%의 양으로 존재하는, 기판을 처리하는 방법.
제1항에 있어서,
승화 재료는 용매를 추가로 포함하는, 기판을 처리하는 방법.
제21항에 있어서,
용매 증발 단계를 추가로 포함하는, 기판을 처리하는 방법.
제21항에 있어서,
용매는 헥실 아세테이트, n-부틸 아세테이트, t-부틸 아세테이트, 프로필렌 글리콜 메틸 에테르 아세테이트(PGMEA), 또는 아니솔인, 기판을 처리하는 방법.
제1항에 있어서,
표면은 SiO₂, SiN, TiN, SiOC, SiON, Si, SiGe, Ge, 또는 W를 포함하는, 기판을 처리하는 방법.
기판을 처리하는 방법에 있어서,
a) 이의 표면 위에 배치된 패턴을 가지는 기판에 승화 재료를 공급하는 단계로서, 승화 재료는 승화 화합물을 포함하고 승화 화합물은 표면 개질제인, 단계;
b) 표면을 개질하기에 충분한 시간 동안 표면 위에 승화 재료를 유지하는 단계;
c) 표면 위에서 승화 재료를 고형화시키는 단계; 및
d) 표면 위에 배치된 승화 재료를 승화에 의해 제거하는 단계를
포함하는, 기판을 처리하는 방법.
제25항에 있어서,
승화 화합물은 약 -20℃ 내지 약 60℃의 녹는점과 25℃에서 적어도 약 1 mm Hg의 증기압을 갖는, 기판을 처리하는 방법.
제25항에 있어서,
승화 화합물은 약 0℃ 내지 약 20℃의 녹는점을 갖는, 기판을 처리하는 방법.
제25항에 있어서,
승화 화합물은 25℃에서 최대 약 65 mN/m의 표면 장력을 갖는, 기판을 처리하는 방법.
제25항에 있어서,
승화 화합물은 25℃에서 최대 약 5 센티스토크의 점도를 갖는, 기판을 처리하는 방법.
제25항에 있어서,
승화 화합물은 옥타메틸시클로테트라실록산, 트리메틸실라놀, t-헥실디메틸클로로실란, 1,3-비스(헵타데카플루오로-1,1,2,2-테트라하이드로데실)테트라메틸디실록산, 트리이소프로필디메틸아미노실란, N-(트리메틸실릴)아세트아미드, 또는 트리스(트리메틸실릴)포스페이트인, 기판을 처리하는 방법.
제25항에 있어서,
승화 재료는 촉매를 추가로 포함하는, 기판을 처리하는 방법.
제31항에 있어서,
촉매는 트리플산, 트리플산 무수물, 메탄설폰산, 아세트산, 또는 아세트산 무수물인, 기판을 처리하는 방법.
제31항에 있어서,
촉매는 승화 재료의 약 0.1 중량% 내지 약 10 중량%의 양으로 존재하는, 기판을 처리하는 방법.
제25항에 있어서,
승화 재료는 용매를 추가로 포함하는, 기판을 처리하는 방법.
제34항에 있어서,
용매 증발 단계를 추가로 포함하는, 기판을 처리하는 방법.
제34항에 있어서,
용매는 헥실 아세테이트, n-부틸 아세테이트, t-부틸 아세테이트, 프로필렌 글리콜 메틸 에테르 아세테이트(PGMEA), 또는 아니솔인, 기판을 처리하는 방법.
제25항에 있어서,
표면은 SiO₂, SiN, TiN, SiOC, SiON, Si, SiGe, Ge, 또는 W를 포함하는, 기판을 처리하는 방법.
승화 재료에 있어서,
승화 재료의 약 40 중량% 내지 약 99.5 중량% 양의 승화 화합물; 및
승화 재료의 약 0.5 중량% 내지 약 10 중량% 양의 표면 개질제를
포함하는, 승화 재료.
승화 재료에 있어서,
승화 재료의 약 40 중량% 내지 약 99.5 중량% 양의 승화 화합물;
승화 재료의 약 0.1 중량% 내지 약 10 중량% 양의 촉매; 및
승화 재료의 약 0.1 중량% 내지 약 50 중량% 양의 용매를
포함하는, 승화 재료.
승화 재료에 있어서,
승화 재료의 약 40 중량% 내지 약 99.5 중량% 양의 승화 화합물로서, 여기서 승화 화합물은 옥타메틸시클로테트라실록산, 트리메틸실라놀, t-헥실디메틸클로로실란, 1,3-비스(헵타데카플루오로-1,1,2,2-테트라하이드로데실)테트라메틸디실록산, 트리이소프로필디메틸아미노실란, N-(트리메틸실릴)아세트아미드, 또는 트리스(트리메틸실릴)포스페이트인, 승화 화합물; 및
승화 재료의 약 0.1 중량% 내지 약 50 중량% 양의 용매를
포함하는, 승화 재료.