JP2022546328A - 表面処理組成物及び表面処理方法 - Google Patents

表面処理組成物及び表面処理方法 Download PDF

Info

Publication number
JP2022546328A
JP2022546328A JP2022511398A JP2022511398A JP2022546328A JP 2022546328 A JP2022546328 A JP 2022546328A JP 2022511398 A JP2022511398 A JP 2022511398A JP 2022511398 A JP2022511398 A JP 2022511398A JP 2022546328 A JP2022546328 A JP 2022546328A
Authority
JP
Japan
Prior art keywords
sublimable
compound
sublimable material
trimethylsilyl
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022511398A
Other languages
English (en)
Inventor
エー. ヴォイチャック、ウィリアム
高橋和孝
水谷篤史
ドーリー、トーマス
パク、キヨン
Original Assignee
フジフイルム エレクトロニック マテリアルズ ユー.エス.エー., インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フジフイルム エレクトロニック マテリアルズ ユー.エス.エー., インコーポレイテッド filed Critical フジフイルム エレクトロニック マテリアルズ ユー.エス.エー., インコーポレイテッド
Publication of JP2022546328A publication Critical patent/JP2022546328A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B08CLEANING
    • B08BCLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B7/00Cleaning by methods not provided for in a single other subclass or a single group in this subclass
    • B08B7/0014Cleaning by methods not provided for in a single other subclass or a single group in this subclass by incorporation in a layer which is removed with the contaminants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Treatments Of Macromolecular Shaped Articles (AREA)
  • Detergent Compositions (AREA)
  • Chemical Or Physical Treatment Of Fibers (AREA)

Abstract

本開示は、半導体基板の表面上に配置されたパターンを有する半導体基板を処理するための方法及び組成物に関する。

Description

関連出願との相互参照
本願は2019年8月21日に出願された米国仮特許出願番号62/889,615からの優先権を主張し、該米国仮特許出願の内容はその全体が参照により本明細書に取り込まれる。
本開示は概して表面処理、並びに関係する組成物及び方法に関する。
線幅(critical dimension)が20nm未満では、ウエットでの清浄化及び乾燥におけるフィン電界効果トランジスタ(FinFET)及び誘電体積層体のパターン倒壊が半導体製造プロセスにおける主要な問題となっている。パターン倒壊の従来理論は、リンス及び乾燥の際の高い毛細管力を倒壊現象につながる主要な要因とするものである。しかし、他の化学的特性及び基板特性も重要な役割を果たしているかもしれず、これはつまり、液体の表面張力及び粘度、基板の機械的強度、パターン密度及びアスペクト比、並びにクリーナー化学剤による基板表面へのダメージである。
特定の表面処理組成物は半導体基板(例えば、ケイ素ウェハ又は銅ウェハ等のウェハ)の表面に疎水性層(例えば、疎水性単層)を与えることができ、これは後の半導体製造プロセスにおいてパターン倒壊を引き起こす毛細管力を減少させることが見出された。これらの表面処理組成物(昇華性材料とも称する)は昇華によって除去することができ、このことは、後のリンス又は乾燥プロセスを無くすことができるため、パターン倒壊をさらに最小化する。
一つの態様では、本開示は、a)昇華性材料を、基板の表面上に配置されたパターンを有する基板に供給するステップ、ここで、前記昇華性材料は昇華性化合物及び表面改質剤を含む;b)前記表面を改質するのに十分な時間にわたり前記昇華性材料を前記表面上に維持するステップ;c)前記表面上の前記昇華性材料を固化するステップ;並びにd)前記表面上に位置する昇華性材料を昇華により除去するステップ、を含む、基板を処理する方法を一つの特色とする。
別の態様では、本開示は、a)昇華性材料を、基板の表面上に配置されたパターンを有する基板に供給するステップ、ここで、前記昇華性材料は昇華性化合物を含み、該昇華性化合物は表面改質剤である;b)前記表面を改質するのに十分な時間にわたり前記昇華性材料を前記表面上に維持するステップ;c)前記表面上の前記昇華性材料を固化するステップ;並びにd)前記表面上に位置する昇華性材料を昇華により除去するステップ、を含む、基板を処理する方法を一つの特色とする。
別の態様では、本開示は、昇華性材料に対し約40重量%~約99.5重量%の量の昇華性化合物、及び昇華性材料に対し約0.5重量%~約10重量%の量の表面改質剤、を含む昇華性材料を一つの特色とする。
別の態様では、本開示は、昇華性材料に対し約40重量%~約99.5重量%の量の昇華性化合物、昇華性材料に対し約0.1重量%~約10重量%の量の触媒、及び昇華性材料に対し約0.1重量%~約50重量%の量の溶媒、を含む(例えば、含む(comprises)、から本質的になる(consists essentially of)、又はのみからなる(consists of))昇華性材料を一つの特色とする。
さらに別の態様では、本開示は、昇華性材料に対し約40重量%~約99.5重量%の量の昇華性化合物、及び昇華性材料に対し約0.1重量%~約50重量%の量の溶媒、を含む(例えば、含む(comprises)、から本質的になる(consists essentially of)、又はのみからなる(consists of))昇華性材料を一つの特色とする。前記昇華性化合物は、オクタメチルシクロテトラシロキサン、トリメチルシラノール、t-ヘキシルジメチルクロロシラン、1,3-ビス(ヘプタデカフルオロ-1,1,2,2-テトラヒドロデシル)テトラメチルジシロキサン、トリイソプロピルジメチルアミノシラン、N-(トリメチルシリル)アセトアミド、又はトリス(トリメチルシリル)フォスフェートであってもよい。
本発明の他の特色、目的、及び利点は本明細書及びクレームから明らかになるものである。
本開示における定義では、他に断りが無い限り、記載されたパーセントは組成物の全重量に対する重量パーセントとして理解すべきである。他に断りが無い限り、本開示に記載の特性は大気圧において測定される。本開示に記載の用語「溶媒」は、他に断りが無い限り、単一の溶媒、又は2種以上の(例えば3種又は4種の)溶媒の組み合わせを指す。本開示において、「ppm」は百万分率を意味し、「ppb」は「10億分率」を意味し、「ppt」は1兆分率を意味する。
概して、本開示は表面処理組成物及び表面処理方法に関する。本開示に記載の表面処理組成物は、昇華により除去することが可能であるため、昇華性材料とも称される。いくつかの実施形態では、本開示に記載の表面処理方法は、例えば、a)昇華性材料を、基板の表面上に配置されたパターンを有する基板(例えば半導体基板)に供給し、b)前記表面を改質するのに十分な時間にわたり前記昇華性材料を前記表面上に維持し、c)前記表面上の前記昇華性材料を固化し、d)前記表面上に位置する昇華性材料を昇華により除去することで行うことができる。前記パターンは、約20nm以下の寸法を有するフィーチャを含んでいてもよい。いくつかの実施形態では、前記昇華性材料は、前記基板の前記表面上に表面処理層(例えば、疎水性単層)を形成してパターン倒壊を(例えば、約50°以上の水接触角を有する表面を形成することにより)減少させることができる。
いくつかの実施形態では、本開示に記載の昇華性材料で処理されうる半導体基板は、ケイ素、ケイ素ゲルマニウム、ケイ素窒化物、銅、GaAs等のIII族-V族化合物、又はこれらの任意の組み合わせにより構成されていてもよい。いくつかの実施形態では、前記半導体基板はシリコンウェハ、銅ウェハ、二酸化ケイ素ウェハ、ケイ素窒化物ウェハ、ケイ素酸窒化物ウェハ、炭素ドープされたケイ素酸化物ウェハ、SiGeウェハ、又はGaAsウェハであってもよい。前記半導体基板は、その表面上に、相互接続フィーチャ(例えば、金属線及び誘電体材料)等の露出した集積回路構造を追加的に含んでいてもよい。相互接続フィーチャに用いられる金属及び金属合金は、アルミニウム、銅と合金化したアルミニウム、銅、チタン、タンタル、コバルト、ニッケル、ケイ素、ポリシリコンチタン窒化物、タンタル窒化物、錫、タングステン、SnAg、SnAg/Ni、CuNiSn、CuCoCu、及び/又はCoSnが挙げられるが、これらに限定されない。前記半導体基板は、相関絶縁体(interlayer dielectrics)、ケイ素酸化物、ケイ素窒化物、チタン窒化物、ケイ素炭化物、ケイ素酸炭化物、ケイ素酸窒化物、チタン酸化物、及び/又は炭素ドープされたケイ素酸化物の層も含んでいてもよい。
いくつかの実施形態では、本開示に記載の昇華性材料で処理される半導体基板表面は、SiO、SiN、TiN、SiOC、SiON、Si、SiGe、Ge、及び/又はWを含むフィーチャを含む。いくつかの実施形態では、前記半導体基板表面は、SiO及び/又はSiNを含むフィーチャを含む。
一般に、本開示に記載の昇華性材料で処理される半導体基板表面は、先行する半導体作製プロセス(例えば、フォトレジスト層を付与すること、前記フォトレジスト層を活性線で露光すること、前記フォトレジスト層を現像すること、前記フォトレジスト層の下の半導体基板をエッチングすること、及び/又は前記フォトレジスト層を除去することを含むリソグラフィープロセス)により形成されたパターンを含む。いくつかの実施形態では、前記パターンは、約20nm以下(例えば、約15nm以下、約10nm以下、又は約5nm以下)であり、及び/又は約1nm以上(例えば、約2nm以上又は約5nm以上)である1つ以上(例えば2つ又は3つ)の次元(例えば、長さ、幅、及び/又は深さ)を有するフィーチャを含んでいてもよい。
一般に、本開示に記載の昇華性材料は少なくとも1種の(例えば、2種又は3種の)昇華性化合物を含み、該昇華性化合物は25℃で液体であっても固体であってもよい。いくつかの実施形態では、前記昇華性化合物は、本開示に記載の表面処理方法において昇華されうる昇華材料中の成分である。
いくつかの実施形態では、前記昇華性化合物は、大気圧下で、約-20℃以上(例えば、約-15℃以上、約-10℃以上、約-5℃以上、若しくは約0℃以上)及び/又は約60℃以下(例えば、約55℃以下、約50℃以下、約45℃以下、約40℃以下、約35℃以下、約30℃以下、約25℃以下、若しくは約20℃以下)の融点を有してもよい。理論に拘束されることを望むものではないが、このような融点を有する化合物は昇華に適したものであり得ると考えられる。
いくつかの実施形態では、前記昇華性化合物は、25℃で、約1mmHg以上(例えば、約2mmHg以上、約3mmHg以上、約5mmHg以上、約10mmHg以上、約15mmHg以上、若しくは約20mmHg以上)及び/又は約100mmHg以下(例えば、約90mmHg以下、約80mmHg以下、約70mmHg以下、約60mmHg以下、約50mmHg以下、若しくは約25mmHg以下)の蒸気圧を有してもよい。理論に拘束されることを望むものではないが、25℃で約1mmHg未満の蒸気圧を有する化合物は容易に昇華できないと考えられる。また、理論に拘束されることを望むものではないが、25℃で約100mmHg超の蒸気圧を有する化合物はあまりに容易に蒸発し、表面を処理するのに十分な時間半導体基板の表面上に留まらないおそれがあると考えられる。
いくつかの実施形態では、前記昇華性化合物は、25℃で、約15mN/m以上(例えば、約20mN/m以上、約25mN/m以上、若しくは約30mN/m以上)及び/又は約65mN/m以下(例えば、約60mN/m以下、約55mN/m以下、約50mN/m以下、約45mN/m以下、約40mN/m以下、若しくは約35mN/m以下)の表面張力を有していてもよい。理論に拘束されることを望むものではないが、いくつかの実施形態では、上記範囲内の表面張力を有する化合物は比較的大きな水接触角(例えば、約50°以上)を有する表面を形成し、パターン倒壊を減少させることができると考えられる。
いくつかの実施形態では、前記昇華性化合物は、25℃で、約0.5センチストークス以上(例えば、約0.6センチストークス以上、約0.8センチストークス以上、約1センチストークス以上、約1.2センチストークス以上、約1.4センチストークス以上、約1.6センチストークス以上、約1.8センチストークス以上、若しくは約2センチストークス以上)及び/又は約5センチストークス以下(例えば、約4.8センチストークス以下、約4.6センチストークス以下、約4.5センチストークス以下、約4.4センチストークス以下、約4.2センチストークス以下、約4センチストークス以下、約3.5センチストークス以下、若しくは約3センチストークス以下)の粘度を有してもよい。
いくつかの実施形態では、本開示に記載の昇華性化合物は高純度である。いくつかの実施形態では、前記昇華性化合物の純度は約99.9%以上(例えば、約99.99%以上又は約99.999%以上)又は100%である。いくつかの実施形態では、前記昇華性化合物は質量で0~1ppb(例えば、0~500ppt若しくは0~300ppt)の総金属含有量を有していてもよい。いくつかの実施形態では、本開示に記載の昇華性化合物中の粒径0.1μm以上の粒子の総数は、昇華性化合物1mLあたり200以下(例えば150以下、100以下、80以下、60以下、又は50以下)である。液体媒体中の「粒子」数は、光散乱型液中粒子カウンターで計数することができ、「LPC」(液粒子カウント)と称される。
いくつかの実施形態では、本開示に記載の昇華性化合物は凝固(freezeing)に際しての液体から固体への相変化において大きな(substantial)体積変化を有さず、このことはパターン倒壊又はパターンダメージを減少しうる。いくつかの実施形態では、昇華の間、前記昇華性化合物は、後でリンス又は乾燥させる必要無しに、均一に除去可能であり、このことは、パターン倒壊又はパターンダメージをさらに減少させる。
一般に、本開示に記載の昇華性化合物は上記の特性のうちの少なくとも1つ(例えば、2つ、3つ、又は全て)を有してもよい。適切な昇華性化合物の例には、t-ブタノール、氷酢酸、オクタメチルシクロテトラシロキサン、ペンタフルオロフェノール、2-アセチル-5-メチルフラン、p-クロロトルエン、アクリル酸、ピリミジン、4-メチルチアゾール、p-キシレン、エチレンジブロミド、パラアルデヒド、エチレンジアミン、1,4-ジオキサン、ギ酸、ヘキサフルオロベンゼン、ベンゼン、シクロヘキサン、4-ピリジノール、カンフェン、2,2-ジメチル-1-プロパノール、シアナミド、炭酸ジメチル、トリメチルシラノール、ジメチルスルホキシド、シクロヘキサノール、及びトリメチルアセトニトリルが含まれる。
いくつかの実施形態では、本開示に記載の昇華性化合物はまた、表面改質剤(例えば、半導体基板表面上に疎水性層(例えば、疎水性単層)を形成するなど、リンスプロセス又は乾燥プロセスの間のパターン倒壊を減少させるための表面改質機能を有する)でもある。このような昇華性化合物の例には、オクタメチルシクロテトラシロキサン、トリメチルシラノール、t-ヘキシルジメチルクロロシラン、1,3-ビス(ヘプタデカフルオロ-1,1,2,2-テトラヒドロデシル)テトラメチルジシロキサン、トリイソプロピルジメチルアミノシラン、N-(トリメチルシリル)アセトアミド、及びトリス(トリメチルシリル)フォスフェート等のSi含有化合物が含まれる。
いくつかの実施形態では、前記昇華性化合物は、昇華性材料の重量に対して、約40重量%以上(例えば、約50重量%以上、約60重量%以上、約70重量%以上、約80重量%以上、約90重量%以上、約92重量%以上、若しくは約95重量%以上)~約99.5重量%以下(例えば、約99重量%以下、約98重量%以下、約97重量%以下、約96重量%以下、約95重量%以下、約90重量%以下、約85重量%以下、若しくは約80重量%以下)の量である。
本開示に記載の例示的な昇華性化合物のいくつかの特性は、以下の表1に含まれている。
Figure 2022546328000001
いくつかの実施形態では、本開示に記載の昇華性材料は、任意に(optionally)、少なくとも1種の(例えば、2種又は3種の)表面改質剤をさらに含んでいてもよい。理論に拘束されることを望むものではないが、表面改質剤は、表面に配置されたパターンを有する半導体基板上に疎水性層(例えば、疎水性単層)を形成でき、それにより後の半導体製造プロセス(例えば、リンスプロセス又は乾燥プロセス)でのパターン倒壊を減少させると考えられる。いくつかの実施形態では、昇華性材料中の昇華性化合物自体が表面改質剤である場合、又は後のリンス若しくは乾燥プロセスが存在しない場合、昇華性材料は追加の表面改質剤を含まなくてもよい。
いくつかの実施形態では、表面改質剤がSi含有化合物を含んでいてもよい。いくつかの実施形態では、該Si含有化合物はジシラザンであってもよい。例えば、ジシラザンはヘキサメチルジシラザン、ヘプタメチルジシラザン、N-メチルヘキサメチルジシラザン、1,3-ジフェニルテトラメチルジシラザン、又は1,1,3,3-テトラフェニル-1,3-ジメチルジシラザンであってもよい。
いくつかの実施形態では、前記Si含有化合物はトリメチルシリル基を含んでいてもよい。例えば、前記Si含有化合物は、トリメチルシリルトリフラート、N-(トリメチルシリル)ジメチルアミン、N-(トリメチルシリル)ジエチルアミン、4-トリメチルシリルオキシ-3-ペンテン-2-オン、ビス(トリメチルシリル)サルフェート、メトキシトリメチルシラン、エトキシトリメチルシラン、N-アリル-N,N-ビス(トリメチルシリル)アミン、N-(トリメチルシリル)ジエチルアミン、N,N-ビス(トリメチルシリル)ウレア、トリメチルシラノール、N-(トリメチルシリル)アセトアミド、又はトリス(トリメチルシリル)フォスフェート、であってもよい。
いくつかの実施形態では、前記Si含有化合物はアミノシランであってもよい。例えば、前記アミノシランはトリイソプロピル(ジメチルアミノ)シランであってもよい。いくつかの実施形態では、前記Si含有化合物はシロキサンであってもよい。シロキサン化合物はジシロキサン、オリゴシロキサン、シクロシロキサン、又はポリシロキサンであってもよい。本開示において、用語「オリゴシロキサン」とは、3~6個のシロキサン単位を有する化合物を指し、用語「ポリシロキサン」は6個を超えるシロキサン単位を有する化合物を指す。適切なシロキサンの例には、オクタメチルシクロテトラシロキサン、又は1,3-ビス(ヘプタデカフルオロ-1,1,2,2-テトラヒドロデシル)テトラメチルジシロキサンが含まれる。
いくつかの実施形態では、前記表面改質剤は、本開示に記載の昇華性材料に対して、約0.5重量%以上(例えば、約1重量%以上、約1.5重量%以上、約2重量%以上、約2.5重量%以上、約3重量%以上、約3.5重量%以上、約4重量%以上、又は約5重量%以上)~約10重量%以下(例えば、約9重量%以下、約8重量%以下、約7重量%以下、又は約6重量%以下)の量で存在する。
本開示に記載の例示的な表面改質剤のいくつかの特性は以下の表2に含まれている。
Figure 2022546328000002
いくつかの実施形態では、本開示に記載の昇華性材料は、任意に(optionally)、少なくとも1種(例えば、2種又は3種)の触媒をさらに含んでいてもよい。例えば、該触媒はトリフル酸(triflic acid)、トリフル酸無水物(triflic anhydride)、メタンスルホン酸、酢酸、又は無水酢酸であってもよい。いくつかの実施形態では、前記触媒は、本開示に記載の昇華性材料に対し、約0.1重量%以上(例えば、約0.2重量%以上、約0.3重量%以上、約0.4重量%以上、約0.5重量%以上、約0.8重量%以上、約1重量%以上、約2重量%以上、又は約3重量%以上)~約10重量%以下(例えば、約9重量%以下、約8重量%以下、約7重量%以下、又は約6重量%以下)の量で存在する。理論に拘束されることを望むものではないが、触媒は表面改質剤と半導体基板表面中の反応性基(例えばシラノール基)との間の反応を促進し、それにより昇華性材料による表面処理を向上させると考えられる。
本開示に記載の例示的な触媒のいくつかの特性は以下の表3に含まれている。
Figure 2022546328000003
いくつかの実施形態では、本開示に記載の昇華性材料は、任意に(optionally)、少なくとも1種(例えば、2種又は3種)の溶媒(例えば有機溶媒)をさらに含んでいてもよい。例えば、該溶媒は、酢酸ヘキシル、酢酸n-ブチル、酢酸t-ブチル、プロピレングリコールメチルエーテルアセテート(PGMEA)、又はアニソールであってもよい。そのような実施形態では、本開示に記載の表面処理方法は、昇華により昇華性化合物を除去する前に溶媒を除去する溶媒蒸発ステップをさらに含んでいてもよい。
いくつかの実施形態では、前記溶媒は、本開示に記載の昇華性材料に対し、約0.1重量%以上(例えば、約0.5重量%以上、約1重量%以上、約2重量%以上、約5重量%以上、約10重量%以上、約15重量%以上、約20重量%以上、又は約25重量%以上)~約50重量%以下(例えば、約45重量%以下、約40重量%以下、約35重量%以下、又は約30重量%以下)の量で存在する。
本開示に記載の例示的な溶媒のいくつかの特性は以下の表4に含まれている。
Figure 2022546328000004
いくつかの実施形態では、本開示に記載の昇華性材料は、2種類の成分、つまり(1)少なくとも1種の昇華性化合物及び(2)少なくとも1種の表面改質剤又は少なくとも1種の溶媒、のみを含んでいてもよい。いくつかの実施形態では、前記昇華性化合物自体が表面改質剤である場合、本開示に記載の表面処理組成物は1種類の成分(つまり、少なくとも1種の昇華性化合物)のみを含んでいてもよく、3種類の成分(つまり、(1)少なくとも1種の昇華性化合物、(2)少なくとも1種の触媒、及び(3)少なくとも1種の溶媒)のみを含んでいてもよい。
理論に拘束されることを望むものではないが、いくつかの実施形態では、本開示に記載の昇華性材料は、半導体基板のパターン形成された表面が約50°以上(例えば、約55°以上、約60°以上、約65°以上、約70°以上、約75°以上、約80°以上、約85°以上、約89°以上、約90°以上、約95°以上、若しくは約100°以上)及び/又は約175°以下の水接触角を有するように、前記パターン形成された表面上に表面処理層(例えば、疎水性単層等の疎水性層)を形成できると考えられる。理論に拘束されることを望むものではないが、そのような表面処理層は、半導体基板表面が本開示に記載の昇華性材料で処理された後の後続する半導体製造プロセスにおいて半導体基板表面上のパターン形成されたフィーチャ(例えば、約20nm以下の寸法を有する)の倒壊を防止又は最小化することができると考えられる。加えて、昇華による昇華性材料の除去は、後のリンス又は乾燥プロセスを無くすことができるため、パターン倒壊をさらに減少させることができると考えられる。
いくつかの実施形態では、本開示に記載の昇華性材料は、1つ又は複数の追加的成分(2つ以上の場合は任意の組み合わせ)を特に除外する又は実質的に含まないものであってもよい。このような追加的成分は、非芳香族炭化水素、プロトン性溶媒(例えば、アルコール若しくはアミド)、ラクトン(例えば、5員環又は6員環を有するラクトン)、プロピレングリコールメチルエーテルアセテート、Si含有化合物(例えば、ジシロキサン等のシロキサン;アルコキシシラン等のシラン;ジシラザン等のシラザン;環状シラザン若しくはヘテロ環シラザン;及びSi-H基若しくはアミノシリル基を有する化合物)、ポリマー、酸素捕捉剤、4級アンモニウムヒドロキシド若しくは4級アンモニウム塩等の4級アンモニウム化合物、アミン、塩基(例えばアルカリ塩基(例えば、NaOH、KOH、LiOH、Mg(OH)、及びCa(OH))並びに有機塩基)、界面活性剤、消泡剤、フッ素含有化合物(例えば、HF、HSiF、HPF、HBF、NHF、及びテトラアルキルアンモニウムフルオライド)、酸化剤(例えば、過酸化物、過酸化水素、硝酸第二鉄、ヨウ素酸カリウム、過マンガン酸カリウム、硝酸、亜塩素酸アンモニウム、塩素酸アンモニウム、ヨウ素酸アンモニウム、過ホウ素酸アンモニウム、過塩素酸アンモニウム、過ヨウ素酸アンモニウム、過硫酸アンモニウム、亜塩素酸テトラメチルアンモニウム、塩素酸テトラメチルアンモニウム、ヨウ素酸テトラメチルアンモニウム、過ホウ素酸テトラメチルアンモニウム、過塩素酸テトラメチルアンモニウム、過ヨウ素酸テトラメチルアンモニウム、過硫酸テトラメチルアンモニウム、過酸化水素尿素、及び過酢酸)、研磨剤、シリケート、ヒドロキシカルボン酸、カルボン酸及びポリカルボン酸(例えば、アミノ基を有さないもの)、本開示に記載のシクロシロキサン以外の環状化合物(例えば、2つ以上の環を含む環状化合物、例えば、置換若しくは無置換のナフタレン若しくは置換若しくは無置換のビフェニルエーテル)、キレート剤(例えば、アゾール、ジアゾール、トリアゾール、若しくはテトラゾール)、防錆剤(例えば、アゾール及び非アゾール防錆剤)、緩衝剤、グアニジン、グアニジン塩、ピロリドン、ポリビニルピロリドン、金属塩(例えば、金属ハロゲン化物)、並びに金属含有触媒、からなる群から選択される。
いくつかの実施形態では、(少なくとも1種の昇華性化合物及び任意に(optionally)1種又は複数種のその他成分を含む)本開示に記載の昇華性材料は比較的低い金属含有量及び比較的低い粒子含有量を有する。いくつかの実施形態では、前記昇華性材料は、質量で0~1ppb(例えば0~500ppt若しくは0~300ppt)の総金属含有量を有してもよい。いくつかの実施形態では、本開示に記載の昇華性材料中における粒径0.1μm以上の粒子の総数は、昇華性材料1mLあたり200以下(例えば、150以下、100以下、80以下、60以下、又は50以下)であってもよい。
いくつかの実施形態では、本開示に記載の表面処理方法は、任意に(optionally)、基板の表面を昇華性材料と接触させる前に基板の表面を少なくとも1種の清浄化水溶液に接触させることをさらに含んでいてもよい。このような実施形態では、前記少なくとも1種の清浄化水溶液は、水、アルコール、水酸化アンモニウム水溶液、塩酸水溶液、過酸化水素水、有機溶媒、又はこれらの組み合わせ、を含んでいてもよい。
いくつかの実施形態では、本開示に記載の表面処理方法は、任意に(optionally)、基板の表面を少なくとも1種の清浄化水溶液と接触させた後であって該表面を昇華性材料と接触させる前に、該表面を第1のリンス溶液(例えば、水、イソプロパノール等の有機溶媒、又はこれらの組み合わせ)と接触させることをさらに含んでいてもよい。いくつかの実施形態では、本開示に記載の表面処理方法は、任意に(optionally)、前記表面を昇華性材料と接触させた後に、前記表面を第2のリンス溶液(例えば、水、イソプロパノール等の有機溶媒、又はこれらの組み合わせ)と接触させることをさらに含んでいてもよい。いくつかの実施形態では、本開示に記載の表面処理方法は、任意に(optionally)、前記表面を乾燥させることを(例えば、前記表面を第1のリンス溶液と接触させるステップ、前記昇華性材料と接触させるステップ、及び前記第2のリンス溶液と接触させるステップのうちの任意のステップの後に)さらに含んでいてもよい。いくつかの実施形態では、本開示に記載の表面処理方法は、前記表面から表面処理層を除去することをさらに含んでいてもよい。
いくつかの実施形態では、本開示は、基板の表面に配置されたパターンを有する半導体基板(例えば、ウェハ)を清浄化する方法を提供する。このような方法は、例えば:
a)任意に(optionally)、前記表面を清浄化水溶液と接触させること、
b)任意に(optionally)、前記表面を第1のリンス溶液と接触させること、
c)前記表面を本開示に記載の昇華性材料と接触させること、ここで、前記昇華性材料は少なくとも1種の昇華性化合物を含む、
d)前記昇華性材料を前記表面上に、前記表面を改質するのに十分な時間維持すること、
e)任意に(optionally)、(もし存在するなら)前記表面上の溶媒を除去すること、
f)前記表面上の前記昇華性材料を固化すること、
g)前記表面上に配置された(表面処理層を形成しうる)前記昇華性材料を昇華により除去すること、
h)任意に(optionally)、前記表面を第2のリンス溶液と接触させること、
i)任意に(optionally)、前記表面を乾燥させること、並びに
j)任意に(optionally)、前記表面処理層を除去して、清浄化され、パターン形成された表面を形成すること、
により行うことができる。
このような実施形態では、前記半導体基板表面上のパターンは、約20nm以下の寸法を有するフィーチャを含んでいてもよい。
前記方法におけるステップa)において、パターン形成された表面を担持する基板(例えばウェハ)は、任意に(optionally)、1種又は複数種の清浄化水溶液により処理されてもよい。パターン形成された表面が2種又は3種以上の清浄化水溶液で処理される場合、前記清浄化溶液は順々に適用してもよい。清浄化水溶液は水単独であってもよく、有機溶媒単独であってもよく、又は、水、溶質、及び任意に(optionally)有機溶媒を含む溶液であってもよい。いくつかの実施形態では、前記清浄化水溶液は、水、アルコール(例えば、イソプロパノール等の水溶性アルコール)、水酸化アンモニウム水溶液、塩酸水溶液、過酸化水素水、有機溶媒(例えば、水溶性有機溶媒)、又はこれらの組み合わせ、を含んでいてもよい。
ステップb)において、ステップa)からの清浄化溶液は、第1のリンス溶液を用いて任意に(optionally)リンス除去される。第1のリンス溶液は、水、有機溶媒(例えばイソプロパノール)、又は有機溶媒を含む水溶液を含んでもよい。いくつかの実施形態では、第1のリンス溶液は、ステップa)で用いられる清浄化溶液と少なくとも部分的には混和性である。いくつかの実施形態では、ステップa)で用いられた清浄化溶液が水分感受性でない場合又は感知可能な量の水を含まない場合、ステップb)は省略してもよい。いくつかの実施形態では、ステップ(b)はステップa)無しに用いられる。
ステップc)において、基板表面を本開示に記載の昇華性材料で処理して、表面処理層(例えば、疎水性層)を有する改質表面を形成してもよい。半導体基板は昇華性材料と任意の適切な方法で接触させることができ、例えば、昇華性材料をタンクに入れて半導体基板を昇華性材料中に浸漬する及び/又は沈める、昇華性材料を半導体基板上にスプレーする、昇華性材料を半導体基板上に流す、又はこれらの任意の組み合わせが挙げられる。いくつかの実施形態では、このステップは約20℃~35℃の温度で行うことができる。いくつかの実施形態では、このプロセスのための超純粋材料の要求を満たすために、イオン交換プロセス、蒸留プロセス、昇華プロセス又はろ過プロセスを用いて昇華性材料を予備処理してもよい。
ステップd)において、約10秒~約300秒の範囲の時間、昇華性材料を前記表面上に維持して表面を改質するようにしてもよい。
ステップe)において、昇華性材料が溶媒を含む場合、該溶媒は、昇華性材料の昇華の前に(例えば蒸発により)除去してもよい。いくつかの実施形態では、前記溶媒は蒸発により除去でき、例えば、ホットプレート若しくは赤外線ランプ等の加熱手段を用いて半導体基板を加熱することにより、半導体基板を(例えばチャンバー中の)減圧下に置くことにより、又はその両方により除去することが挙げられる。いくつかの実施形態では、昇華性材料が溶媒を含む場合、溶媒除去プロセス中にパターン基板欠陥を生じうるマイクロバブル及びナノバブルの「突沸」(bumping)を防ぐ目的で蒸発を制御するために(昇華性材料を保持する)ツールタンク及びチャンバー用の溶媒飽和並びにブランケットガス(N、清浄な乾燥空気、等々)を用いることができる。この追加的プロセスは昇華プロセスの均一性を向上し得、より良好な静摩擦フリーの乾燥プロセスを提供し得、基板欠陥度を最小化し得ると考えられる。
ステップf)において、半導体基板の温度を低下させることによって、例えば、半導体基板の背面側を冷却する又は半導体基板が設置されたチャンバーを冷却することによって、昇華性材料を固化させることができる。昇華性材料を固化又は凝固させるための温度は、約15℃以下(例えば、約10℃以下、約5℃以下、約0℃以下、約-5℃以下、約-10℃以下、若しくは-20℃以下)又は約-30℃以上であってもよい。いくつかの実施形態では、約18℃以上の融点を有する昇華性材料を用いる場合、昇華性材料を基板に移動する際の時期尚早な流体固化を防ぐために、分注(dispense)キャニスター及び輸送(transfer)ラインのための加熱ジャケットを用いることが必要となりうる。そのような実施形態では、昇華性材料は環境温度で固化させることができる。
ステップg)では、昇華性材料の状態図(phase diagram)に基づいて均一な昇華のための受容可能な条件を達成するため、基板温度を上昇させる、(例えば、基板をチャンバーに設置した後に)基板チャンバーの圧力を下げる、又はそれらの両方により、昇華性材料を昇華させることができる。いくつかの実施形態では、昇華プロセスの完了を検証するためにインラインの終点検出器を用いてもよい。その後に、基板チャンバーの圧力及び温度を、標準温度及び圧力(STP)条件へと窒素ガス流下でゆっくりと変えることができる。それから、基板を基板チャンバーから取り出すことができる。それから、(N流と共の)温度上昇及び/又は圧力減少のサイクルを用いてチャンバーを清浄化し、チャンバーから存在しうる痕跡量の昇華性材料を除去することができる。理論に拘束されることを望むものではないが、この昇華ステップは(例えば、後のリンス及び/又は乾燥ステップを無くすことにより)半導体基板上のパターン倒壊を最小化することができると考えられる。
ステップh)では、基板表面を昇華性材料で処理した後に、該表面を第2のリンス溶液でリンスすることができる。第2のリンス溶液は、水、有機溶媒(例えばイソプロパノール)、又は有機溶媒を含む水溶液であってもよい。いくつかの実施形態では、このステップは約20℃~70℃の温度で行うことができる。いくつかの実施形態では、全ての昇華性材料が昇華により除去されて、半導体基板上に実質的な残渣が存在しない場合、このリンスステップを省略してもよい。
ステップi)では、基板表面を(例えば加圧ガスを用いることにより)乾燥させることができる。理論に拘束されることを望むものではないが、基板表面が本開示に記載の昇華性材料で処理された後、この乾燥ステップ中における前記表面上のパターンの倒壊は最小化されると考えられる。いくつかの実施形態では、昇華後のリンスステップを無くした場合には、この乾燥ステップは省略してもよい。
ステップj)では、表面処理層(例えば、疎水性層)が半導体基板上に形成されたならば、該表面処理層を任意に(optionally)除去することができる。一般に、改質表面の化学的特性に依存して、表面処理層は多くの方法により除去することができる。表面処理層を除去する適切な方法には、プラズマスパッタリング;プラズマアッシング;大気圧での又は大気圧よりも低い圧力での熱処理;酸、塩基、酸化剤、又は凝縮流体を含む溶媒(例えば、超臨界CO等の超臨界流体)による処理;気体又は液体による処理;UV照射;又はそれらの組み合わせ、が含まれる。
本開示に記載の方法により作製された清浄化され、パターン形成された表面を有する半導体基板は、基板上に1つ又は複数の回路を形成するためにさらにプロセシングしてもよく、あるいは、例えば組立て(例えばダイシング及びボンディング)並びにパッケージング(例えばチップシーリング)により、半導体デバイス(例えば、半導体チップ等の集積回路デバイス)へとプロセシングしてもよい。
いくつかの実施形態では、本開示は、半導体基板と、及び該半導体基板に支持された本開示に記載の昇華性材料とを含む物品(例えば、半導体デバイスの製造の途中で形成される中間的な半導体物品)も1つの特色とする。
本開示を、以下の実施例を参照してより詳細に説明する。実施例は、例示目的のものであり、本開示の範囲を制限するものと解釈してはならない。
実施例1
パターン形成された基板を、基板回転(substrate spinning)、温度制御、及び化学物質分注を備えた単一ウェハツール(SWT)プロセッサーを用い、RCA清浄化順列(希フッ化水素酸/アンモニウム過酸化水素/過酸化水素及び塩酸)で清浄化し、水、イソプロパノール、又はその他のリンス若しくは複数のリンスの組み合わせでリンスした。スティクション(stiction)乾燥を防ぐため、表面改質及び昇華の前に、基板を前記表面上の液体と共に維持した。
97%の炭酸ジメチル(つまり、昇華性化合物)及び3%のトリメチルシリルトリフラート(つまり、表面改質剤)を含む昇華性材料を25℃で用いて前記基板の表面から損じしうる残留化学物質(例えば、存在しうる清浄化液又はその他のリンス液)をリンス除去し、同時に前記基板を表面改質して表面自由エネルギーを最小化する。基板が表面改質されたら、基板、基板チャンバー、及び/又は化学物質タンク温度制御を用いて、昇華性材料を相変化させる(つまり、液体から固体へと相変化させる)。この実施例では、基板温度は0℃に低下させて、炭酸ジメチル溶液を固化させる。この基板パターン凝固ステップの後に炭酸ジメチルを昇華させるが、これは基板温度を上昇させる、基板チャンバーの圧力を低下させる、又はそれらの両方により行われ、昇華性化合物の状態図(phase diagram)に基づいて均一な昇華のための受容可能な条件を達成する。この実施例については、基板温度は0℃に維持し、チャンバー圧力は16.5mmHgへとゆっくりと低下させて適切な昇華条件を与える。
インラインの終点検出器を用いて、昇華プロセスの完了を検証する。それから、乾燥窒素ガス下で、基板チャンバーの圧力及び温度をゆっくりとSTP(標準温度及び圧力)条件にする。任意で行われる(optional)表面改質除去ステップは、改質表面のSi-O-CR結合を切断して、後のプロセシングステップのためにヒドロキシル化された表面を再構築するプラズマ、UV照射、又は化学物質の蒸気によってパターン基板を処理することにより行うことができる。それから、前記基板をチャンバーから取り出す。
1/2高さでの平均幅が10~15nmで平均高さが550nmのアスペクト比22:1の円柱状Siピラーを含む、昇華プロセシング済み基板パターンを、3箇所のランダムに選択した箇所において走査型電子顕微鏡により倍率50000×で分析し、倒壊していないシリコンピラーの数を集計する。それから、前記3箇所における倒壊していないSiピラーの平均値を求め、プロセシングを受けなかったサンプル上の前記3箇所における総Siピラ-の平均値と比較する。非倒壊%は、倒壊しなかったピラー数を総当初ピラー数で除して100を乗することにより計算する。このようにして、パターン倒壊を防ぐ上での昇華プロセスの有効性を評価できる。
実施例2
パターン形成された基板を、基板回転(spinning)、温度制御、及び化学物質分注を備えた単一ウェハツール(SWT)プロセッサーを用い、RCA清浄化順列(DHF/SC-1/SC-2)で清浄化し、水、イソプロパノール、又はその他のリンス若しくは複数のリンスの組み合わせでリンスした。スティクション(stiction)乾燥を防ぐため、表面改質及び昇華の前に、基板を前記表面上の液体と共に維持した。
60%のオクタメチルシクロテトラシロキサン(つまり、表面改質機能を有する昇華性化合物)、1%のトリフル酸(つまり、触媒)、及び39%の酢酸n-ブチル(つまり、溶媒)を含む昇華性材料を用いて前記基板の表面から存在しうる残留化学物質(例えば、存在しうる先行する清浄化液又はリンス液)をリンス除去し、それから前記基板を25℃で表面改質する。酢酸n-ブチルは、ウェハ温度を上昇させ、及び圧力を減少させると、ゆっくりと基板から蒸発し、突沸(bumping)の無い円滑な蒸発を達成する。突沸(bumping)は、液体が非常に急速に加熱される又はその圧力を減少させられるときに起こり、その際には小さな蒸気泡が大きな蒸気泡へと急速に成長して周囲の液体を高速で押しのけ、これは、周囲のフィーチャに傷を与えるおそれがある。それから、基板、基板チャンバー、及び/又は化学物質タンク温度制御を用いて、基板パターン中において昇華性材料を相変化させる(つまり、液体から固体へと相変化させる)。この実施例では、基板温度は15℃に低下させて、オクタメチルシクロテトラシロキサンを固化させる。この基板パターン凝固ステップの後にオクタメチルシクロテトラシロキサンを昇華させるが、これは基板温度を上昇させる、基板チャンバーの圧力を低下させる、又はそれらの両方により行われ、昇華性化合物の状態図(phase diagram)に基づいて均一な昇華のための受容可能な条件を達成する。この実施例については、基板温度は15℃に維持し、チャンバー圧力は0.25mmHgへとゆっくりと低下させて適切な昇華条件を与える。
インラインの終点検出器を用いて、昇華プロセスの完了を検証する。それから、乾燥窒素ガス下で、圧力及び温度をゆっくりとSTP(標準温度及び圧力)条件にする。任意で行われる(optional)表面改質除去ステップは、改質表面のSi-O-CR結合を切断して、後のプロセシングステップのためにヒドロキシル化された表面を再構築するプラズマ、UV照射、又は化学物質の蒸気によってパターン基板を処理することにより行うことができる。それから、前記基板をチャンバーから取り出す。
1/2高さでの平均幅が10~15nmで平均高さが550nmのアスペクト比22:1の円柱状Siピラーを含む、昇華プロセシング済み基板パターンを、3箇所のランダムに選択した箇所において走査型電子顕微鏡により倍率50000×で分析し、倒壊していないシリコンピラーの数を集計する。それから、前記3箇所における倒壊していないSiピラーの平均値を求め、プロセシングを受けなかったサンプル上の前記3箇所における総Siピラ-の平均値と比較する。非倒壊%は、倒壊しなかったピラー数を総当初ピラー数で除して100を乗することにより計算する。このようにして、パターン倒壊を防ぐ上での昇華化学及びプロセスの有効性を評価できる。
本発明をその特定の実施形態を参照して詳細に説明してきたが、改変及び変形例も、記載され、クレームされた事項の精神及び範囲の範疇であることを理解されたい。

Claims (40)

  1. a)昇華性材料を、基板の表面上に配置されたパターンを有する基板に供給するステップ、ここで、前記昇華性材料は昇華性化合物及び表面改質剤を含む;
    b)前記表面を改質するのに十分な時間にわたり前記昇華性材料を前記表面上に維持するステップ;
    c)前記表面上の前記昇華性材料を固化するステップ;並びに
    d)前記表面上に位置する昇華性材料を昇華により除去するステップ、
    を含む、基板を処理する方法。
  2. 前記昇華性化合物が、約-20℃~約60℃の融点及び25℃で約1mmHg以上の蒸気圧を有する、請求項1に記載の方法。
  3. 前記昇華性化合物が約0℃~約20℃の融点を有する、請求項1に記載の方法。
  4. 前記昇華性化合物が25℃で約65mN/m以下の表面張力を有する、請求項1に記載の方法。
  5. 前記昇華性化合物が25℃で約5センチストークス以下の粘度を有する、請求項1に記載の方法。
  6. 前記昇華性化合物が、t-ブタノール、氷酢酸、オクタメチルシクロテトラシロキサン、ペンタフルオロフェノール、2-アセチル-5-メチルフラン、p-クロロトルエン、アクリル酸、ピリミジン、4-メチルチアゾール、p-キシレン、エチレンジブロミド、パラアルデヒド、エチレンジアミン、1,4-ジオキサン、ギ酸、ヘキサフルオロベンゼン、ベンゼン、シクロヘキサン、4-ピリジノール、カンフェン、2,2-ジメチル-1-プロパノール、シアナミド、炭酸ジメチル、トリメチルシラノール、ジメチルスルホキシド、シクロヘキサノール、及びトリメチルアセトニトリルからなる群から選択される、請求項1に記載の方法。
  7. 前記昇華性化合物が、前記昇華性材料に対して約40重量%~約99.5重量%の量で存在する、請求項1に記載の方法。
  8. 前記表面改質剤がSi含有化合物を含む、請求項1に記載の方法。
  9. 前記Si含有化合物がジシラザンである、請求項8に記載の方法。
  10. 前記ジシラザンが、ヘキサメチルジシラザン、ヘプタメチルジシラザン、N-メチルヘキサメチルジシラザン、1,3-ジフェニルテトラメチルジシラザン、又は1,1,3,3-テトラフェニル-1,3-ジメチルジシラザンである、請求項9に記載の方法。
  11. 前記Si含有化合物がトリメチルシリル基を含む、請求項8に記載の方法。
  12. 前記Si含有化合物が、トリメチルシリルトリフラート、N-(トリメチルシリル)ジメチルアミン、N-(トリメチルシリル)ジエチルアミン、4-トリメチルシリルシリルオキシ-3-ペンテン-2-オン、ビス(トリメチルシリル)サルフェート、メトキシトリメチルシラン、エトキシトリメチルシラン、N-アリル-N,N-ビス(トリメチルシリル)アミン、N-(トリメチルシリル)ジエチルアミン、N,N-ビス(トリメチルシリル)ウレア、トリメチルシラノール、N-(トリメチルシリル)アセトアミド、又はトリス(トリメチルシリル)フォスフェートである、請求項11に記載の方法。
  13. 前記Si含有化合物がアミノシランである、請求項8に記載の方法。
  14. 前記アミノシランがトリイソプロピル(ジメチルアミノ)シランである、請求項13に記載の方法。
  15. 前記Si含有化合物がシロキサンである、請求項8に記載の方法。
  16. 前記シロキサンが、オクタメチルシクロテトラシロキサン、又は1,3-ビス(ヘプタデカフルオロ-1,1,2,2-テトラヒドロデシル)テトラメチルジシロキサンである、請求項15に記載の方法。
  17. 前記表面改質剤が、前記昇華性材料に対して約0.5重量%~約10重量%の量で存在する、請求項1に記載の方法。
  18. 前記昇華性材料がさらに触媒を含む、請求項1に記載の方法。
  19. 前記触媒が、トリフル酸(triflic acid)、トリフル酸無水物(triflic anhydride)、メタンスルホン酸、酢酸、又は無水酢酸である、請求項18に記載の方法。
  20. 前記触媒が、前記昇華性材料に対して約0.1重量%~10重量%の量で存在する、請求項18に記載の方法。
  21. 前記昇華性材料がさらに溶媒を含む、請求項1に記載の方法。
  22. さらに溶媒蒸発ステップを含む、請求項21に記載の方法。
  23. 前記溶媒が、酢酸ヘキシル、酢酸n-ブチル、酢酸t-ブチル、プロピレングリコールメチルエーテルアセテート(PGMEA)、又はアニソールである、請求項21に記載の方法。
  24. 前記表面が、SiO、SiN、TiN、SiOC、SiON、Si、SiGe、Ge、又はWを含む、請求項1に記載の方法。
  25. a)昇華性材料を、基板の表面上に配置されたパターンを有する基板に供給するステップ、ここで、前記昇華性材料は昇華性化合物を含み、該昇華性化合物は表面改質剤である;
    b)前記表面を改質するのに十分な時間にわたり前記昇華性材料を前記表面上に維持するステップ;
    c)前記表面上の前記昇華性材料を固化するステップ;並びに
    d)前記表面上に位置する昇華性材料を昇華により除去するステップ、
    を含む、基板を処理する方法。
  26. 前記昇華性化合物が、約-20℃~約60℃の融点及び25℃で約1mmHg以上の蒸気圧を有する、請求項25に記載の方法。
  27. 前記昇華性化合物が約0℃~約20℃の融点を有する、請求項25に記載の方法。
  28. 前記昇華性化合物が、25℃で約65mNm以下の表面張力を有する、請求項25に記載の方法。
  29. 前記昇華性化合物が、25℃で約5センチストークス以下の粘度を有する、請求項25に記載の方法。
  30. 前記昇華性化合物が、オクタメチルシクロテトラシロキサン、トリメチルシラノール、t-ヘキシルジメチルクロロシラン、1,3-ビス(ヘプタデカフルオロ-1,1,2,2-テトラヒドロデシル)テトラメチルジシロキサン、トリイソプロピルジメチルアミノシラン、N-(トリメチルシリル)アセトアミド、又はトリス(トリメチルシリル)フォスフェートである、請求項25に記載の方法。
  31. 前記昇華性材料がさらに触媒を含む、請求項25に記載の方法。
  32. 前記触媒が、トリフル酸(triflic acid)、トリフル酸無水物(triflic anhydride)、メタンスルホン酸、酢酸、又は無水酢酸である、請求項31に記載の方法。
  33. 前記触媒が、前記昇華性材料に対して約0.1重量%~10重量%の量で存在する、請求項31に記載の方法。
  34. 前記昇華性材料がさらに溶媒を含む、請求項25に記載の方法。
  35. さらに溶媒蒸発ステップを含む、請求項34に記載の方法。
  36. 前記溶媒が、酢酸ヘキシル、酢酸n-ブチル、酢酸t-ブチル、プロピレングリコールメチルエーテルアセテート(PGMEA)、又はアニソールである、請求項34に記載の方法。
  37. 前記表面が、SiO、SiN、TiN、SiOC、SiON、Si、SiGe、Ge、又はWを含む、請求項25に記載の方法。
  38. 昇華性材料に対して約40重量%~約99.5重量%の量の昇華性化合物;及び
    昇華性材料に対して約0.5重量%~約10重量%の量の表面改質剤
    を含む、昇華性材料。
  39. 昇華性材料に対して約40重量%~約99.5重量%の量の昇華性化合物;
    昇華性材料に対して約0.1重量%~約10重量%の量の触媒;
    昇華性材料に対して約0.1重量%~約50重量%の量の溶媒;及び
    を含む、昇華性材料。
  40. 昇華性材料に対して約40重量%~約99.5重量%の量の昇華性化合物、ここで、前記昇華性化合物は、オクタメチルシクロテトラシロキサン、トリメチルシラノール、t-ヘキシルジメチルクロロシラン、1,3-ビス(ヘプタデカフルオロ-1,1,2,2-テトラヒドロデシル)テトラメチルジシロキサン、トリイソプロピルジメチルアミノシラン、N-(トリメチルシリル)アセトアミド、又はトリス(トリメチルシリル)フォスフェートである;及び
    昇華性材料に対して約0.1重量%~約50重量%の量の溶媒
    を含む、昇華性材料。

JP2022511398A 2019-08-21 2020-08-03 表面処理組成物及び表面処理方法 Pending JP2022546328A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962889615P 2019-08-21 2019-08-21
US62/889,615 2019-08-21
PCT/US2020/044700 WO2021034491A1 (en) 2019-08-21 2020-08-03 Surface treatment compositions and methods

Publications (1)

Publication Number Publication Date
JP2022546328A true JP2022546328A (ja) 2022-11-04

Family

ID=74645587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022511398A Pending JP2022546328A (ja) 2019-08-21 2020-08-03 表面処理組成物及び表面処理方法

Country Status (8)

Country Link
US (2) US11508569B2 (ja)
EP (1) EP4017924A4 (ja)
JP (1) JP2022546328A (ja)
KR (1) KR20220050922A (ja)
CN (1) CN114258420A (ja)
IL (1) IL290348B2 (ja)
TW (1) TW202113058A (ja)
WO (1) WO2021034491A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11004746B2 (en) * 2018-11-28 2021-05-11 Taiwan Semiconductor Manufacturing Company Ltd. Method for forming a semiconductor structure using dehydrating chemical, and method for forming a semiconductor structure
US20230102166A1 (en) * 2021-08-30 2023-03-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a semiconductor device
US11859153B2 (en) * 2021-11-08 2024-01-02 Changxin Memory Technologies, Inc. Method for cleaning substrate and system for cleaning substrate
WO2024126452A1 (en) * 2022-12-15 2024-06-20 Merck Patent Gmbh Substrate treatment solution

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5763544A (en) 1980-10-06 1982-04-17 Copyer Co Ltd Electrophotographic receptor
US6015595A (en) * 1998-05-28 2000-01-18 Felts; John T. Multiple source deposition plasma apparatus
JP5681560B2 (ja) 2011-05-17 2015-03-11 東京エレクトロン株式会社 基板乾燥方法及び基板処理装置
US9673037B2 (en) 2011-05-31 2017-06-06 Law Research Corporation Substrate freeze dry apparatus and method
JP2013033817A (ja) 2011-08-01 2013-02-14 Tokyo Electron Ltd 基板処理装置及び基板処理方法
JP2013042094A (ja) 2011-08-19 2013-02-28 Central Glass Co Ltd ウェハの洗浄方法
JP2013042093A (ja) 2011-08-19 2013-02-28 Central Glass Co Ltd ウェハの洗浄方法
US20150064911A1 (en) 2013-08-27 2015-03-05 Tokyo Electron Limited Substrate processing method, substrate processing apparatus and storage medium
JP6076887B2 (ja) 2013-11-29 2017-02-08 株式会社東芝 半導体装置の製造方法
JP6259299B2 (ja) 2014-01-30 2018-01-10 株式会社Screenホールディングス 基板処理方法および基板処理装置
US9508561B2 (en) * 2014-03-11 2016-11-29 Applied Materials, Inc. Methods for forming interconnection structures in an integrated cluster system for semicondcutor applications
JP2015185713A (ja) 2014-03-25 2015-10-22 株式会社東芝 基板処理装置及び基板処理方法
JP2016025233A (ja) 2014-07-22 2016-02-08 株式会社東芝 基板処理装置、及び基板処理方法
JP6502206B2 (ja) 2015-08-07 2019-04-17 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP6461749B2 (ja) 2015-08-26 2019-01-30 東芝メモリ株式会社 基板処理方法および基板処理装置
KR102008566B1 (ko) 2016-05-24 2019-08-07 가부시키가이샤 스크린 홀딩스 기판 처리 장치 및 기판 처리 방법
EP3340280A1 (en) 2016-12-26 2018-06-27 SCREEN Holdings Co., Ltd. Substrate treating apparatus and substrate treating method
JP6887253B2 (ja) 2017-01-06 2021-06-16 株式会社Screenホールディングス 基板処理方法及び基板処理装置
WO2018170382A1 (en) * 2017-03-17 2018-09-20 Versum Materials Us, Llc Selective deposition on silicon containing surfaces
EP3602606B1 (en) * 2017-03-24 2024-06-26 FUJIFILM Electronic Materials U.S.A., Inc. Surface treatment methods and compositions therefor
JP6914138B2 (ja) 2017-07-26 2021-08-04 株式会社Screenホールディングス 基板処理方法及び基板処理装置
WO2019021664A1 (ja) 2017-07-27 2019-01-31 株式会社Screenホールディングス 基板処理方法、基板処理液及び基板処理装置
KR102125141B1 (ko) * 2017-09-22 2020-06-19 가부시키가이샤 스크린 홀딩스 기판 처리 방법 및 기판 처리 장치
JP7013221B2 (ja) * 2017-12-11 2022-01-31 株式会社Screenホールディングス 基板処理方法および基板処理装置
JP7100564B2 (ja) * 2018-11-09 2022-07-13 株式会社Screenホールディングス 基板乾燥方法および基板処理装置
JP7163248B2 (ja) * 2019-05-29 2022-10-31 株式会社Screenホールディングス 昇華性物質含有液の製造方法、基板乾燥方法、および基板処理装置

Also Published As

Publication number Publication date
TW202113058A (zh) 2021-04-01
US11508569B2 (en) 2022-11-22
IL290348B1 (en) 2023-04-01
IL290348B2 (en) 2023-08-01
EP4017924A4 (en) 2023-11-08
WO2021034491A1 (en) 2021-02-25
US20230048767A1 (en) 2023-02-16
IL290348A (en) 2022-04-01
KR20220050922A (ko) 2022-04-25
US20210057210A1 (en) 2021-02-25
EP4017924A1 (en) 2022-06-29
CN114258420A (zh) 2022-03-29

Similar Documents

Publication Publication Date Title
JP2022546328A (ja) 表面処理組成物及び表面処理方法
JP7502388B2 (ja) 表面処理方法およびそのための組成物
JP6550123B2 (ja) エッチング組成物
CN111565859B (zh) 表面处理组合物及方法
TWI276682B (en) Substrate surface cleaning liquid mediums and cleaning method
JP3185753B2 (ja) 半導体装置の製造方法
JP7474765B2 (ja) エッチング組成物
TW201214554A (en) Substrate processing method and substrate processing apparatus
TW200902705A (en) Process for cleaning a semiconductor wafer using a cleaning solution
JP2021500748A (ja) エッチング組成物
CN112513192A (zh) 表面处理组合物及方法
US20090008366A1 (en) Etching composition and method for etching a substrate
JP3210800B2 (ja) 半導体基板の洗浄方法
TWI470690B (zh) 半導體晶圓之處理方法
WO2013003013A1 (en) Acid treatment strategies useful to fabricate microelectronic devices and precursors thereof
US6517636B1 (en) Method for reducing particle contamination during the wet processing of semiconductor substrates
WO2024058956A1 (en) Surface treatment compositions and methods
US20240010952A1 (en) Cleaning Compositions
TW202400755A (zh) 氮化矽蝕刻組合物及方法
CN118344845A (zh) 表面处理方法及用于所述方法的组合物
KR20230056740A (ko) 세정 조성물
TW202216978A (zh) 在處理具有50nm或以下之線距尺寸之經圖案化材料時用於避免圖案塌陷之包含矽氧烷及烷烴之組成物
JP2002535829A (ja) 制御されたガスレベルを含むプロセス液を使用する、電子構成部品の湿式処理法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240617