KR20210146855A - 전기 특성을 도출하는 시스템 및 비일시적 컴퓨터 가독 매체 - Google Patents

전기 특성을 도출하는 시스템 및 비일시적 컴퓨터 가독 매체 Download PDF

Info

Publication number
KR20210146855A
KR20210146855A KR1020210162213A KR20210162213A KR20210146855A KR 20210146855 A KR20210146855 A KR 20210146855A KR 1020210162213 A KR1020210162213 A KR 1020210162213A KR 20210162213 A KR20210162213 A KR 20210162213A KR 20210146855 A KR20210146855 A KR 20210146855A
Authority
KR
South Korea
Prior art keywords
image data
contacts
storage node
acquisition tool
image acquisition
Prior art date
Application number
KR1020210162213A
Other languages
English (en)
Other versions
KR102508703B1 (ko
Inventor
헤이따 기미즈까
요헤이 나까무라
나쯔끼 즈노
무네유끼 후꾸다
Original Assignee
주식회사 히타치하이테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 히타치하이테크 filed Critical 주식회사 히타치하이테크
Publication of KR20210146855A publication Critical patent/KR20210146855A/ko
Application granted granted Critical
Publication of KR102508703B1 publication Critical patent/KR102508703B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8806—Specially adapted optical and illumination features
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8806—Specially adapted optical and illumination features
    • G01N2021/8835—Adjustable illumination, e.g. software adjustable screen
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G01N2021/8854—Grading and classifying of flaws
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G01N2021/8887—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges based on image processing techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10141—Special mode during image acquisition
    • G06T2207/10152—Varying illumination
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Abstract

본 개시는, 반도체 소자의 결함 종류를 도출하는 시스템 및 비일시적 컴퓨터 가독 매체의 제공을 목적으로 한다. 화상 취득 툴로부터, 반도체 웨이퍼 위에 마련된 복수의 패턴에 대해서, 순차 빔을 조사함으로써 얻어진 화상 데이터를 접수하고, 당해 접수한 화상 데이터로부터 당해 화상 데이터에 포함되는, 순차 빔이 조사된 복수의 패턴의 특징을 추출, 혹은 상기 화상 취득 툴로부터 상기 화상 데이터로부터 추출된, 순차 빔이 조사된 상기 복수의 패턴의 특징을 접수하고(스텝 603), 당해 복수의 패턴의 특징을, 당해 복수의 패턴의 특징과 결함의 종류가 관련지어 기억된 관련 정보에 참조(스텝 604)함으로써, 결함의 종류를 도출하는(스텝 605) 시스템을 제안한다.

Description

전기 특성을 도출하는 시스템 및 비일시적 컴퓨터 가독 매체{SYSTEM FOR DERIVING ELECTRICAL CHARACTERISTICS AND NON-TRANSITORY COMPUTER-READABLE MEDIUM}
본 개시는, 전기 특성을 도출하는 시스템 및 비일시적 컴퓨터 가독 매체에 관한 것으로, 특히, 화상 데이터로부터 얻어지는 특징으로부터, 전기 특성을 도출하는 시스템 및 비일시적 컴퓨터 가독 매체에 관한 것이다.
전자 현미경을 사용하여 화상을 형성할 때, 패턴에 대한 빔 조사에 의해 패턴을 대전시키고, 대전시킨 패턴과 그 이외의 휘도차를 명확하게 함으로써, 화상에 포함되는 특정한 패턴을 강조할 수 있다. 이와 같은 화상은, 전위 콘트라스트(Voltage Contrast: VC) 상(像)이라 부르고 있다. 특허문헌 1에는, 전위 콘트라스트 상과 결함 부위의 전기 특성과의 대응 관계를 이용하여, 결함 부위의 전기적 특성을 추정하는 방법이 개시되어 있다. 특히 시료의 레이아웃 데이터에 기초하여, 회로 소자의 전기적 특성과 접속 관계에 관한 정보를 포함하는 넷리스트를 생성하는 것이 설명되어 있다.
일본 특허 제4891036호
특허문헌 1에 개시된 방법에서는, 하층의 디바이스를 통한 복수 디바이스 간의 상호 작용이 VC 상에 미치는 영향을 고려하지 않기 때문에, 전위 콘트라스트의 주 요인이 복수 디바이스 간의 상호 작용인 경우, 결함 부위의 전기적 특성을 추정할 수 없어, 소자의 결함의 종류를 도출할 수 없다. 이하에, 전위 콘트라스트 취득에 기초하여, 시료 위에 형성된 소자의 결함의 종류를 도출하는 것을 목적으로 하는 전기 특성을 도출하는 시스템 및 비일시적 컴퓨터 가독 매체에 대하여 설명한다.
상기 목적을 달성하기 위한 일 형태로서, 화상 취득 툴로부터 취득한 화상 데이터, 혹은 당해 화상 데이터로부터 추출되는 특징으로부터 반도체 웨이퍼 위에 형성된 전기 회로의 결함을 검출하는 시스템이며, 화상 취득 툴로부터, 반도체 웨이퍼 위에 마련된 복수의 패턴에 대해서, 순차 빔을 조사함으로써 얻어진 화상 데이터를 접수하여, 당해 접수한 화상 데이터로부터 당해 화상 데이터에 포함되는, 순차 빔이 조사된 복수의 패턴의 특징을 추출, 혹은 상기 화상 취득 툴로부터 상기 화상 데이터로부터 추출된, 순차 빔이 조사된 상기 복수의 패턴의 특징을 접수하고, 당해 복수의 패턴의 특징을, 당해 복수의 패턴의 특징과 결함의 종류가 관련지어 기억된 관련 정보에 참조함으로써, 결함의 종류를 도출하는 시스템을 제안한다.
상기 구성에 의하면, 시료 위에 형성된 소자의 결함의 종류를 특정하는 것이 가능해진다.
도 1은 반도체 웨이퍼 위에 형성된 패턴의 전자 현미경 화상과, 그 단면을 나타내는 도면.
도 2는 주사 전자 현미경을 포함하는 시스템의 일례를 나타내는 도면.
도 3은 전기 특성 도출 시스템의 일례를 나타내는 도면.
도 4는 검사 레시피의 생성 공정을 나타내는 흐름도.
도 5는 검사 레시피의 설정 화면의 일례를 나타내는 도면.
도 6은 검사 레시피를 사용한 검사 공정을 나타내는 흐름도.
도 7은 전기 특성 도출 시스템의 다른 일례를 나타내는 도면.
도 8은 복수의 패턴에 대한 빔 주사에 기초하여 얻어지는 특징과, 넷리스트로부터 도출되는 복수의 패턴의 특징과의 비교에 기초하여, 결함 정보를 출력하는 공정을 나타내는 흐름도.
도 9는 검사 조건의 설정과 검사 결과의 표시를 행하는 GUI 화면의 일례를 나타내는 도면.
도 10은 전자 현미경 화상과 넷리스트로부터 도출된 추정 화상을 검사 결과로서 표시하는 GUI 화면의 일례를 나타내는 도면.
도 11은 복수의 빔 조사 조건에서 복수의 패턴에 빔을 조사했을 때 얻어지는 휘도 정보로부터, 결함 정보를 특정하는 공정을 나타내는 흐름도.
도 12는 빔 조건을 변화시켰을 때의 패턴 특징의 변화를 표시하는 GUI 화면의 일례를 나타내는 도면.
도 13은 복수의 넷리스트를 포함하는 넷리스트군이, 반도체의 제조 공정 단위로 준비된 전기 특성 도출 시스템의 일례를 나타내는 도면.
도 14는 서로 다른 공정마다의 넷리스트군의 선택이 가능한 GUI 화면의 일례를 나타내는 도면.
도 15는 반도체 제조 공정의 이상 공정을 추정하는 시스템의 일례를 나타내는 도면.
도 16은 전기 특성 도출 시스템의 또 다른 일례를 나타내는 도면.
도 17은 DRAM의 구성을 나타내는 도면.
도 18은 DRAM의 신뢰성 평가 공정을 나타내는 흐름도.
도 19는 반도체 소자의 신뢰성 판정 결과를 검사 결과로서 표시하는 GUI 화면의 일례를 나타내는 도면.
도 20은 결함을 포함하는 복수의 플러그가 표시된 전자 현미경 화상과, 그 단면을 나타내는 도면.
도 21은 결함의 종류를 분류하는 시스템의 일례를 나타내는 도면.
도 22는 복수의 패턴에 대해서 빔을 복수 방향으로 주사할 때의 주사 궤도의 일례를 나타내는 도면.
도 1의 (a)는, 반도체 웨이퍼 위에 형성된 패턴의 전자 현미경 화상의 일례를 나타내는 도면이다. 또한, 도 1의 (b)는, 도 1의 (a)의 A-A 단면을 나타내는 도면이다. 도 1은 반도체 웨이퍼 위에 형성된 트랜지스터의 간단한 구조를 나타내고 있다. 웰(101) 위에는, 확산층(102, 103)이 적층되고, 또한 그 상방에는 게이트 산화막(104)을 통해 게이트 전극(105)이 형성되어 있다. 또한, 게이트 전극(105)의 측벽에는, 사이드 월(106)이 형성되어 있다. 또한, 층간 산화막(107)을 개재시키면서, 확산층(102), 게이트 전극(105), 확산층(103)의 각각에 콘택트하는 전극(소스 콘택트(108)(제1 단자), 게이트 콘택트(109)(제2 단자), 드레인 콘택트(110)(제2 단자))가 형성되어 있다.
도 1에 예시한 바와 같은 시료에 주사 궤도(111)를 따라서 전자 빔을 주사하면, 우선 소스 콘택트(108)를 통과하고, 다음에 게이트 콘택트(109)를 통과하여, 마지막으로 드레인 콘택트(110)에 도달한다. 이와 같이, 각 패턴은 서로 다른 장소에 존재하기 때문에, 서로 다른 타이밍에 순차 빔이 조사되게 된다.
트랜지스터의 단자인 각 콘택트 중, 소스 콘택트(108)에 빔이 조사되고 있는 동안, 소스 콘택트(108)로부터 2차 전자가 방출된다. 이 2차 전자의 양이, 입사하는 전자의 양보다 많으면, 소스 콘택트(108)는 플러스로 대전하고, 플러스 대전에 의해 소스 콘택트(108)로부터 방출된 전자는, 시료측으로 되돌려져, 소스 콘택트(108)는 도통된 전극과 비교하면, 상대적으로 어두워진다. 다음으로, 게이트 콘택트(109)에 빔이 조사되면, 게이트에 전하가 축적되기 때문에, 역시 도통된 전극과 비교하여, 상대적으로 어두워진다.
그리고 드레인 콘택트(110)에 빔이 조사되면, 그 전에 게이트 콘택트(109)에 빔이 조사되어, 전하가 축적되어 있기 때문에, 게이트가 개방된 상태로 되고, 드레인 콘택트(110)는 소스 콘택트(108)와 도통하고, 전하가 축적되지 않아, 결과적으로, 소스 콘택트(108)보다 상대적으로 밝아진다.
또한, 원래 접속되어 있어야 할 게이트 전극(105)과 게이트 콘택트(109)가, 접속되지 않은 상태(오픈 결함)인 경우, 게이트 콘택트(109)에 전하가 축적되어도 게이트는 개방되지 않으므로, 소스 콘택트(108)와 마찬가지로, 드레인 콘택트(110)도 어두워진다.
빔의 조사 조건에 의해, 휘도 조건은 크게 바뀌기 때문에, 상기는 하나의 예를 설명하는 것이지만, 반도체 소자에 접속되는 복수의 소자(본 예에서는 콘택트)에 대해서, 특정한 방향을 향하거나, 혹은 특정한 순서로 빔을 조사하면, 반도체 소자의 결함 종류에 대응한 화상으로 된다.
이하에 설명하는 실시예에서는, 반도체 소자를 구성하는 복수의 패턴에 대해서 순차 빔이 조사되도록, 빔을 주사했을 때 얻어지는 화상으로부터, 복수의 특징(휘도 정보, 콘트라스트 정보 등)을 추출하고, 그 복수의 특징을, 당해 복수의 특징과 결함의 종류가 관련지어 기억된 관련 정보에 참조함으로써, 결함의 종류를 도출하는 시스템, 및 비일시적 컴퓨터 가독 매체에 대하여 설명한다.
[실시예 1]
도 2는 화상 데이터를 취득하는 화상 취득 툴의 일 형태인 주사 전자 현미경을 포함하는 시스템의 일례를 나타내는 도면이다.
주사 전자 현미경은 단속 조사계, 전자 광학계, 2차 전자 검출계, 스테이지 기구계, 화상 처리계, 제어계, 조작계에 의해 구성되어 있다. 단속 조사계는 전자선원(1)(하전 입자원), 펄스 전자 생성기(4)에 의해 구성되어 있다. 본 발명에서는, 별도 펄스 전자 생성기(4)를 마련하는 구성으로 하였지만, 펄스 전자를 조사 가능한 전자선원을 사용해도 실시 가능하다. 또한 본 실시예에서는, 펄스 전자 생성기(4)를 빔의 시료에 대한 조사를 차단하는 편향기로 하고, 편향기를 사용하여 간헐적으로 빔을 차단함으로써 펄스 빔을 발생시켰지만, 예를 들어 가동 조리개의 위치를 고속으로 변화시킴으로써 펄스 빔을 발생시켜도 실시 가능하다.
전자 광학계는 콘덴서 렌즈(2), 조리개(3), 편향기(5), 대물 렌즈(6), 시료 전계 제어기(7)에 의해 구성되어 있다. 편향기(5)는, 전자선을 시료 위에서 일차원적, 혹은 이차원적으로 주사하기 위해 마련되어 있으며, 후술하는 바와 같은 제어의 대상으로 된다.
2차 전자 검출계는 검출기(8), 출력 조정 회로(9)에 의해 구성되어 있다. 스테이지 기구계는 시료 스테이지(10), 시료(11)에 의해 구성되어 있다. 제어계는 가속 전압 제어부(21), 조사 전류 제어부(22), 펄스 조사 제어부(23), 편향 제어부 (24), 집속 제어부(25), 시료 전계 제어부(26), 스테이지 위치 제어부(27), 제어 전령부(28)에 의해 구성되어 있다. 제어 전령부(28)는, 조작 인터페이스(41)로부터 입력된 입력 정보에 기초하여, 각 제어부로 제어값을 기입하여 제어한다.
여기서, 펄스 조사 제어부(23)는, 전자선을 연속해서 조사하는 시간인 조사 시간, 혹은 전자선을 연속해서 조사하는 거리인 조사 거리, 혹은 전자선의 조사와 조사 사이의 시간인 차단 시간, 혹은 전자선의 조사와 조사 사이의 거리 간격인 조사점 간 거리를 제어한다. 본 실시예에서는, 전자선을 연속해서 조사하는 시간인 조사 시간과 전자선의 조사와 조사 사이의 시간인 차단 시간을 제어하였다.
화상 처리계는, 검출 신호 처리부(31), 검출 신호 해석부(32), 화상 또는 전기 특성 표시부(33), 데이터베이스(34)에 의해 구성되어 있다. 화상 처리계의 검출 신호 처리부(31) 또한 검출 신호 해석부(32)에는 하나 이상의 프로세서를 구비하고, 지정된 검사 패턴의 명도 연산, 혹은 복수의 검사 패턴 간의 명도차의 연산, 혹은 명도, 혹은 명도차에 기초하여 전기 특성을 해석하는 연산이나 전기 특성을 분류하는 연산 등을 실행한다. 화상 처리계의 데이터베이스(34)는, 전기 특성을 해석하는 연산 등을 실행할 때, 교정 데이터를 저장하는 기억 매체이며, 연산 시에 판독하여 이용한다.
후술하는 바와 같은 제어나 화상 처리 등은, 1 이상의 프로세서를 구비한 1 이상의 컴퓨터 시스템으로 실행된다. 1 이상의 컴퓨터 시스템은, 미리 소정의 기억 매체(컴퓨터 가독 매체)에 기억된 연산 모듈을 실행하도록 구성되어 있으며, 후술하는 바와 같은 처리를 자동적, 혹은 반자동적으로 실행한다. 또한, 1 이상의 컴퓨터 시스템은, 화상 취득 툴과 통신 가능하게 구성되어 있다.
도 3은, 전기 특성 도출 시스템의 일례를 나타내는 도면이다. 도 3에 예시한 시스템에는, 주사 전자 현미경과 같은 화상 취득 툴(301), 넷리스트 기억 매체(302), 및 컴퓨터 시스템(303)이 포함되어 있다. 넷리스트 기억 매체(302)에 기억되어 있는 넷리스트는, 등가 회로를 구성하는 회로 소자의 전기적 특성, 및 등가 회로에 있어서의 단자 간의 접속 정보를 포함하는 데이터이다. 본 실시예에서는 이 넷리스트를 사용하여, 검사해야 할 위치나 영역의 특정을 행하고, 결함이 검출된 경우, 넷리스트에 그 정보를 기록하는 예를 설명한다. 시스템을 구성하는 각 구성 요소는, 버스, 혹은 네트워크를 통해 접속되어 있다.
컴퓨터 시스템(303)에는, 결함 검사에 요하는 모듈(애플리케이션)이 기억된 메모리(306), 및 당해 메모리(306) 내에 기억된 모듈이나 애플리케이션을 실행하는 1 이상의 프로세서(305)가 내장되어 있다. 또한, 컴퓨터 시스템(303)에는, 검사에 요하는 정보의 입력이나 검사 결과 등의 출력을 행하는 입출력 장치(304)가 구비되어 있다.
메모리(306)에는, 입출력 장치(304)로부터 입력된 시료 조건이나 검사 조건, 및 넷리스트로부터 얻어지는 정보에 기초하여, 반도체 웨이퍼 등의 시료를 검사할 때의 화상 취득 툴(301)의 동작 프로그램(검사 레시피)을 생성하는 레시피 생성 애플리케이션(307)('컴포넌트'라 칭하는 경우도 있음)이 기억되어 있다. 또한, 넷리스트상에서, 입력 장치(304)에 의해 지정된 반도체 소자(예를 들어 CMOS나 STT-MRAM과 같은 소자)와, 실제의 반도체 웨이퍼 위의 좌표와의 대응표(데이터베이스)에 기초하여, 지정된 반도체 소자를 구성하는 소자, 혹은 당해 소자의 단자를 포함하는 영역의 좌표를 도출하는 넷리스트-좌표 변환 애플리케이션(308)이 기억되어 있다.
도 4는, 검사 레시피의 생성 공정을 나타내는 흐름도이다. 도 5는, 검사 레시피 설정 화면의 일례를 나타내는 도면이다. GUI 화면(501)은 예를 들어 입출력 장치(304)에 구비된 표시 장치에 표시된다. GUI 화면(501) 내에는, 검사 대상으로 되는 반도체 소자(타깃)의 종류(시료 정보)를 설정하는 표시란과, 화상 취득 툴의 장치 조건(검사 조건)을 입력하는 입력란이 마련되어 있다. 본 실시예에서는, 화상 취득 툴로서 주사 전자 현미경을 채용하고 있으므로, 검사 조건으로서 SEM condition란이 마련되어 있다.
시료 정보의 입력란에는, 시료(반도체 웨이퍼 등)의 정보를 입력하는 입력란(502), 반도체 소자의 종류를 입력하는 입력란(503), 반도체 웨이퍼의 레이어 정보를 입력하는 입력란(504), 및 넷리스트의 종류를 입력하는 입력란(505)이 마련되어 있다. 레시피 생성 애플리케이션(307)은, 입력된 시료 정보와 레이어 정보에 기초하여, 대응하는 넷리스트를 넷리스트 기억 매체(302)로부터 판독한다(스텝 401, 402, 403).
또한, 넷리스트-좌표 변환 애플리케이션(308)은, 판독된 넷리스트 내에 포함되는 입력된 반도체 소자를 탐색하고, 그 반도체 소자의 반도체 웨이퍼 위의 좌표를 특정한다(스텝 404, 405). 레시피 생성 애플리케이션(307)은, 특정된 좌표에 주사 전자 현미경의 시야(Field Of View: FOV)가 위치 부여되는 레시피를 생성한다(스텝 406). 구체적으로는, 선택된 소자가 전자 빔의 바로 아래에 위치 부여되는, 주사 전자 현미경에 마련된 시료 스테이지의 구동 조건 등이 설정된다.
또한, 검사 조건의 입력란에는, FOV의 크기를 설정하는 입력란(506), 전자 빔의 가속 전압을 입력하는 입력란(507), 전자 빔의 프로브 전류를 입력하는 입력란(508), 프레임 수(화상의 적산 매수)를 입력하는 입력란(509), 빔의 주사 방향을 설정하는 입력란(510), 빔의 주사 속도를 설정하는 입력란(511), 및 펄스 빔의 차단 시간을 설정하는 입력란(512)이 마련되어 있다.
레시피 생성 애플리케이션(307)은, 상기 특정된 좌표로, 검사 조건의 입력란에 입력된 검사 조건의 빔이 조사되도록 레시피를 생성한다(스텝 406). 보다 구체적으로는, 입력된 검사 조건에 기초하여, 주사 전자 현미경 내의 인출 전극, 가속 전극으로의 인가 전압, 및 주사 편향기에 공급하는 주사 신호 등이 설정된다.
도 6은, 상술한 바와 같이 하여 생성된 레시피를 사용한 검사 공정을 나타내는 흐름도이다. 주사 전자 현미경은 우선, 레시피에 등록된 시야 위치에 빔이 조사되도록 검사 대상인 반도체 웨이퍼를 얹은 시료 스테이지를 동작시킨다(스텝 601). 이어서, 주사 편향기를 제어하고, 빔을 시료 위에 일차원적, 혹은 이차원적으로 주사함으로써, 신호 파형, 혹은 화상을 취득한다(스텝 602). 이때, 검사 대상으로 되는 소자의 복수의 단자가 시야 내에 포함되도록 빔 주사를 행한다. 또한, 패턴의 배열에 대해서, 설정된 방향으로부터 빔이 주사되도록 빔 주사함과 함께, 설정된 주사 속도, 및 설정된 차단 시간의 펄스 빔이 주사되도록, 주사 전자 현미경에 마련된 제어 장치는, 주사 편향기, 및 블랭킹 편향기를 제어한다.
또한, 본 실시예에서는 패턴의 배열 방향을 따라서, 그 배열순으로 빔이 조사되는 주사 궤도로 빔을 주사하는 예에 대하여 설명하지만, 이에 한정되지는 않고, 어떤 소자, 혹은 그 단자를 구성하는 패턴에 서로 다른 타이밍에 빔이 조사하는 다른 빔 조사법이어도 된다.
다음으로 도 3에 예시한 특징 추출 애플리케이션(311)은, 신호 파형, 혹은 화상 데이터로부터, 복수의 패턴의 특징을 추출한다(스텝 603). 특징은 복수의 패턴의 휘도, 기준 밝기에 대한 콘트라스트(휘도비), 주사 횟수에 대한 휘도의 상승률, 패턴 치수나 형상 등이 생각된다. 검사 애플리케이션(310)은, 신호 파형이나 화상으로부터 추출되는 복수의 특징의 조합을, 결함의 종류와 복수의 특징의 조합이 관련지어 기억된 데이터베이스에 참조함으로써, 결함 분류를 실행한다(스텝 604, 605).
결함 특징 데이터베이스(309)에는, 시료 조건이나 검사 조건에 대응하여 복수의 서로 다른 데이터베이스가 기억되고, 검사 애플리케이션(310)은 레시피 생성 시에 설정된 시료 조건이나 검사 조건에 대응한 적절한 데이터베이스를 선택하고, 선택된 데이터베이스에 추출된 복수의 특징을 참조함으로써, 결함 분류, 혹은 결함의 종류를 특정한다.
상술한 바와 같이 복수의 패턴에 대해서, 순차 빔을 조사함으로써, 반도체 소자를 기능시킴과 함께, 그 상태를 평가함으로써, 결함 유무의 특정이나 결함 분류를 행하는 것이 가능해진다.
본 실시예에서는, 주사 방향을 가변하도록 함으로써, 복수의 패턴에 대해서, 원하는 순서로 빔을 조사하는 예에 대하여 설명하지만, 이에 한정되지는 않고, 주사 방향이 고정이라도, 그 방향 때문에 패턴의 특징이 나오는 방식을 미리 데이터베이스에 기억해 두면, 결함의 유무 판정이나 결함의 분류가 가능해진다. 복수의 패턴에 대해서 서로 다른 타이밍에 빔이 조사되는 구성이면, 상술한 결함 분류를 실현하는 것이 가능해진다.
[실시예 2]
도 7은, 전기 특성 도출 시스템의 다른 일례를 나타내는 도면이다. 도 3에 예시한 시스템과의 상이점은, 정상 전자 디바이스 등가 회로 넷리스트의 기억 매체(정상 등가 회로 넷리스트 기억 매체(703)), 결함 전자 디바이스 등가 회로 넷리스트 1의 기억 매체(결함 등가 회로 넷리스트 1의 기억 매체(704)), 및 결함 전자 디바이스 등가 회로 넷리스트 2의 기억 매체(결함 등가 회로 넷리스트 2의 기억 매체(705))가 컴퓨터 시스템(303)과 통신 가능하게 접속되어 있는 점에 있다. 결함 전자 디바이스 등가 회로 넷리스트에는, 결함을 포함하는 등가 회로를 구성하는 회로 소자의 전기적 특성 및 접속 관계 정보가 기록되어 있으며, 또한, 결함 전자 디바이스 등가 회로 넷리스트는, 결함의 종류에 따라서 복수 마련할 수 있다. 또한 본 실시예에서는, 결함 전자 디바이스 등가 회로 넷리스트에 기록되는 회로 소자의 전기적 특성, 및 접속 관계 정보를, 일의로 지정하였지만, 회로 소자의 전기적 특성, 및 접속 관계의 범위를 지정해도 된다. 또한, 메모리(306)에는 화상 간이나, 넷리스트 간의 일치도를 판정하는 데이터 비교 애플리케이션(701), 및 화상 시뮬레이션용 애플리케이션(702)이 기억되어 있다.
전기 특성 도출 시스템은, 도 8에 예시한 흐름도에 따라서, 전기 특성을 도출한다. 도 6의 흐름도와 마찬가지로 화상을 취득하고, 복수 패턴의 휘도 정보를 취득한 후, 컴퓨터 시스템(303)은, 각 넷리스트의 기억 매체로부터, 정상 등가 회로의 넷리스트, 및 1 이상의 결함 등가 회로 넷리스트를 판독한다. 화상 시뮬레이션용 애플리케이션(702)은, 넷리스트에 포함되는 결함 정보(정상 정보) 및 검사 정보로부터, 검사 대상으로 되는 패턴의 휘도 정보를 시뮬레이션한다(스텝 801).
결함 등가 회로의 넷리스트에는, 예를 들어 등가 회로 중의 어떤 접속 부분의 전기 특성 차이 등의 정보로서 기술되어 있으며, 화상 시뮬레이션용 애플리케이션(702)은, 정상적인 회로에 대해서 전기 특성의 차이만큼, 휘도를 조정하는 시뮬레이션을 실행한다. 또한, 빔을 조사했을 때의 패턴 휘도는, 빔의 조사 조건(빔의 주사 속도나 펄스 빔의 차단 시간 등)과 같은 검사 조건에 의해서도 변화하기 때문에, 화상 시뮬레이션용 애플리케이션(702)은, 이들 휘도 변조 요인의 입력에 따라서, 각 패턴의 휘도 시뮬레이션을 실행한다. 또한, 패턴의 형상이나 배치는, 레이아웃 데이터 또는 스텝 602에서 취득한 화상으로부터 결정한다. 당해 형상으로부터 세그멘테이션된 각 영역의 휘도 정보를 시뮬레이션에 의해 추정하고, 각각의 영역에 시뮬레이션에 의해 얻어진 휘도 정보를 할당한다.
상기 시뮬레이션을 넷리스트 단위로 실행하고, 데이터 비교 애플리케이션(701)은, 넷리스트마다 얻어진 휘도 정보와, 스텝 603에서 얻어진 휘도 정보를 비교한다(스텝 802). 데이터 비교 애플리케이션(701)은, 복수의 넷리스트마다 구해진 휘도 정보와, 스텝 603에서 얻어진 휘도 정보를 비교하고, 차분이 가장 작거나, 혹은 소정의 조건을 충족하는(예를 들어 스텝 603에서 얻어진 휘도 정보와의 차이가 소정값 이하) 휘도 정보를 선택한다(스텝 803). 컴퓨터 시스템(303)은, 선택된 휘도 정보에 대응하는 넷리스트가 갖는 결함 정보(혹은 정상 정보)를 검사 결과로서 출력한다(스텝 804).
상술한 바와 같이 결함 넷리스트에는, 결함 정보가 기술되어 있기 때문에, 실제 화상과의 비교에 기초하는 선택에 의해, 정확하게 결함을 특정하는 것이 가능해진다. 또한, 출력은 「정상」, 「결함종 A」, 「결함종 B」와 같이 결함명이 아니라, 이종 결함을 분리할 수 있을 정도의 분류여도 된다. 또한 결함종 A와 결함종 B로서, 넷리스트의 어떤 개소의 전기 특성(저항, 용량, 반도체 특성)의 크기의 차나, 복수 패턴 간의 접속 유무를 출력하도록 해도 된다.
또한, 상술한 실시예에서는 시뮬레이션에 의해 휘도 정보(특징)를 구하는 예에 대하여 설명하였지만, 미리 넷리스트와 휘도 정보(전자 현미경 화상)의 관계를 알고 있는 경우에는, 넷리스트와 전자 현미경 화상을 관련지어 기억하는 데이터베이스를 준비하고, 실제 화상과 데이터베이스에 기억된 전자 현미경 화상을 비교함으로써, 결함 분류를 행하도록 해도 된다.
또한, 본 실시예에서는 시뮬레이션에 의해 넷리스트로부터 휘도 정보를 연산하고, 그것을 실제 화상의 휘도 정보와 비교하는 예에 대하여 설명하였지만, 실제 화상으로부터 얻어지는 휘도 정보를, 시뮬레이션 등에 의해 넷리스트화하고, 넷리스트끼리를 비교함으로써, 결함 분류를 행하도록 해도 된다.
도 9는 결함 검사(결함 분류)를 행할 때의 검사 조건과, 도출된 검사 결과(분류 결과)를 표시하는 GUI(Graphical User Interface) 화면의 일례를 나타내는 도면이다. 검사 조건의 입력란에는, 광학 조건이나 변조 조건 등의 장치 조건의 입력란, 대상으로 되는 반도체 디바이스의 설계 데이터(레이아웃 데이터)의 선택란, 정상 디바이스의 넷리스트 선택란, 및 결함종마다의 복수의 결함 디바이스 넷리스트의 선택란이 마련되어 있다. 광학 조건이나 변조 조건 등의 장치 조건의 입력란으로부터는, FOV의 크기, 전자 빔의 가속 전압, 전자 빔의 프로브 전류, 프레임 수(화상의 적산 매수), 빔의 주사 방향, 빔의 주사 속도, 펄스 빔의 차단 시간, 펄스 빔의 조사 시간 등을 입력할 수 있다. 화상 시뮬레이션용 애플리케이션(702)은, 이들 입력에 기초하여, 휘도 정보(전자 현미경 화상)를 구한다. 또한, 검사 결과의 표시란에는 분류된 결함 분포를 표시할 수 있다.
도 10은, 실제 화상(전자선 조사 결과)과 시뮬레이션에 의해 추정된 추정 화상(추정 조사 결과)을 표시하는 GUI 화면의 일례를 나타내는 도면이다. 도 10의 예에서는, 데이터 비교 애플리케이션(701)으로부터 출력되는 화상의 일치도를 표시하고 있다. 이러한 표시를 행함으로써, 오퍼레이터는 분류 결과를 검증하는 것이 가능해진다.
[실시예 3]
도 11은, 빔 조건(빔의 주사 속도나 펄스 빔의 차단 시간)을 바꿔 빔 주사를함으로써 얻어지는 복수의 화상으로부터, 결함종을 추정하는 공정을 나타내는 흐름도이다. 본 실시예에서는, 빔 조건을 복수 설정(스텝 1101)함으로써, 복수의 화상을 취득한다(스텝 602). 본 실시예에서는 조사 전하량을 바꿔, 게이트 콘택트(109)에 빔을 조사했을 때의 드레인 콘택트(110)의 휘도의 추이를 모니터한다. 조사 전하량은 예를 들어 조사 시간이나 빔의 전류량을 조정함으로써 변화시킨다.
본 실시예에서는, 게이트 콘택트(109)에 전하를 축적하기 위한 빔을 조사한 후에, 드레인 콘택트(110)에 화상 형성을 위한 빔을 조사하는 공정을 반복하는 예에 대하여 설명한다.
도 12는, 게이트 콘택트(109)에 조사되는 빔의 조사 전하량을 변화시켰을 때의, 드레인 콘택트(110)의 휘도 추이를 나타내는 그래프를 표시하는 GUI 화면의 일례를 나타내는 도면이다. 앞에서 설명한 바와 같이, 게이트 전극에 전하가 축적되고, 게이트가 개방되면, 소스, 드레인 간이 도통한다. 정상적인 회로라면 어느 정도, 게이트에 전하가 축적하면 게이트가 개방되어, 소스 드레인 간이 도통하기 때문에, 드레인 콘택트(110)는 밝아진다. 도 12의 No.0은 정상적인 등가 회로의 휘도 추이를 나타내고 있으며, 전하가 어느 정도 축적했을 때, 드레인 콘택트가 고휘도가 되는 모습을 나타내고 있다.
한편, 도 12의 No.1은, 게이트에 전하를 축적해도 소스 드레인 간이 도통하지 않기 때문에, 저휘도 상태가 유지된 상태를 나타내고 있다. 이것은 게이트 콘택트(109)와 게이트 전극(105)이 접촉되어 있지 않기 때문에, 게이트가 개방되지 않는 오픈 결함일 가능성이 있음을 나타내고 있다. 또한, 도 12의 No.2는, 정상적인 회로에 대해서, 게이트 전극에 많은 전하를 공급하지 않으면 게이트가 개방되지 않는 상태를 나타내고 있다. 이것은, 게이트 전극(109)으로부터 웰(101)에 전하가 누설되고, 게이트 전극(109)에 전하가 축적되기 어려운 상태를 나타내고 있다. 또한, 도 12의 No.3은, 게이트 전극에 대한 전하의 축적에 관계없이, 드레인 콘택트가 고휘도인 상태를 나타내고 있다. 이것은, 드레인으로부터 웰로 전하가 누설되고, 게이트의 개방에 관계 없이 드레인 콘택트가 고휘도로 되어 있는 것이 생각된다.
상술한 바와 같은 휘도의 추이는, 결함종에 따라서 변화되기 때문에, 휘도의 추이를 평가함으로써, 결함종의 분류를 행하는 것이 가능해진다. 도 11에 예시한 흐름도에서는, 컴퓨터 시스템(303)은, 도 12에 예시한 바와 같은 커브(제1 S 커브)를 생성(스텝 1103)하고, 그 후, 정상 등가 회로 넷리스트와, 1 이상의 결함 등가 회로 넷리스트로부터 복수의 커브(제2 S 커브)를 생성한다(스텝 1104). 그리고, 제1 S 커브와 제2 S 커브를 비교(스텝 1105)하고, 일치도가 높은 제2 S 커브에 대응하는 넷리스트의 결함 정보(혹은 정상 정보)를 출력한다(스텝 1106, 1107).
이상과 같은 구성에 의하면, 반도체 소자의 전기 특성 평가를 행하는 것이 가능해진다. 또한, 도 12에서는 정상을 나타내는 S 커브에 대한 일치율을 구하는 예에 대하여 설명하고 있지만, 결함 등가 회로 넷리스트로부터 S 커브를 생성하지 않아도, 일치율로부터 결함의 유무를 판정하도록 해도 된다. 또한, 결함종에 대응하여 S 커브의 형상에 특징이 있으므로, 결함종에 대응한 S 커브의 형상 정보를 미리 취득해 두고, 각각의 일치도에 대응하여 결함종을 판정하도록 해도 된다.
[실시예 4]
도 13은, 복수의 넷리스트를 포함하는 넷리스트군이, 반도체의 제조 공정 단위로 준비된 전기 특성 도출 시스템의 일례를 나타내는 도면이다. 도 13에 예시한 바와 같은 시스템에 의하면, 실제 화상으로부터 얻어진 휘도 정보와, 넷리스트군으로부터 얻어진 휘도 정보를 비교함으로써, 결함종뿐만 아니라 결함을 초래하는 제조 공정을 특정하는 것이 가능해진다.
예를 들어, 공정 A 이상 등가 회로 넷리스트군의 기억 매체(1301)에는, STT-MRAM의 자기 터널 접합(Magnetic Tunnel Junction: MTJ)의 막질 불량계 결함을 포함하는 복수의 넷리스트가 기억되어 있다. MTJ의 막질 불량계 결함이, 주로 공정 A의 제조 조건의 조정 부족에 기인하여 발생하는 것이 판명되어 있는 경우에, 당해 결함을 포함하는 넷리스트를 복수 기억해 두고, 당해 넷리스트로부터 도출되는 휘도 정보군과, 실제 화상으로부터 추출되는 휘도 정보를 비교함으로써, 공정 A의 조정 부족인지 여부를 판정한다.
보다 구체적으로는, 공정 A, 공정 B, 공정 C의 각각에 대하여, 넷리스트군을 기억해 두고, 각각의 군으로부터 도출되는 휘도 정보군을, 실제 화상으로부터 도출되는 휘도 정보와 비교하고, 실제 화상으로부터 도출된 휘도 정보가, 어느 공정의 군에 근사한지를 판정함으로써, 결함을 초래하는 공정을 판정한다.
컴퓨터 시스템(303)은, 예를 들어 도 8에 예시한 흐름도를 따라서 상기 판정을 행한다. 스텝 802에서는 넷리스트군마다의 휘도 정보군과, 실제 화상으로부터 얻어진 휘도 정보의 비교를 행하고, 스텝 803에서는, 실제 화상으로부터 얻어진 휘도 정보가, 어느 군에 근사한지 혹은 속해야 하는지를 선택하고, 스텝 804에서는, 선택된 군에 대응하는 공정명을 출력한다. 또한, 각 군에 대한 근사함에 대응하여, 공정의 정확도를 출력하도록 해도 된다. 또한 해당되는 공정이 없는 경우에는, 「기타」라고 판정하도록 해도 된다.
이상과 같은 컴퓨터 시스템에 의하면, 결함을 초래하는 제조 공정을 특정하는 것이 가능해진다. 또한, STT-MRAM을 대상으로 하는 경우, 공정 B 이상 등가 회로 넷리스트군의 기억 매체(1302)에, 캐리어 결손계의 결함을 포함하는 복수의 넷리스트를 기억시키고, 공정 C 이상 등가 회로 넷리스트군의 기억 매체(1303)에, 게이트 절연막질계의 결함을 포함하는 복수의 넷리스트를 기억시키는 것이 생각된다.
도 14는, GUI 화면의 일례를 나타내는 도면이며, 도 8에 예시한 GUI 화면과의 상이점은, 검사 조건으로서, 서로 다른 공정마다의 넷리스트군을 선택할 수 있도록 되어 있는 점이다. 공정 단위로 관리된 넷리스트군의 선택을 가능하게 함과 함께, 그 넷리스트군으로부터 도출되는 특징과, 실제 화상으로부터 도출되는 특징의 비교를 가능하게 함으로써, 이상 공정의 특정을 용이하게 실현할 수 있다.
[실시예 5]
실시예 4에서 설명한 바와 같이, 화상 데이터나 화상 데이터로부터 추출되는 특징(휘도 정보 등)으로부터, 이상 공정, 혹은 이상 공정에 따른 제조 장치의 조정 파라미터를 알면, 신속하게 제조 조건의 조정을 행할 수 있다. 본 실시예에서는, 화상 데이터, 혹은 화상 데이터로부터 추출되는 특징을 입력함으로써, 이상 공정, 혹은 이상 공정에 따른 제조 장치의 조정 파라미터를 특정하는 시스템에 대하여 설명한다.
도 15는, 이상 공정 등을 추정하는 시스템의 일례를 나타내는 도면이다. 도 15는 기능 블록도로 표현되어 있다. 도 15에 예시한 컴퓨터 시스템(1501)은, 기계 학습 시스템이며, 1 이상의 프로세서를 포함하고, 소정의 기억 매체에 기억된 1 이상의 연산 모듈을 실행하도록 구성되어 있다. 또한, 후술하는 바와 같은 추정 처리를, AI 액셀러레이터를 사용하여 행하도록 해도 된다. 도 15에 예시한 컴퓨터 시스템(1501)에는, 학습에 제공되는 교사 데이터나 추정 처리에 필요한 데이터가, 기억 매체(1502)나 입력 장치(1503)로부터 입력되는 입력부(1503)가 구비되어 있다.
컴퓨터 시스템(1501)에 내장되는 학습기(1504)는, 입력부(1503)로부터 입력되는 화상 데이터, 및 도시하지 않은 화상 처리 장치 등에서 추출된 화상의 특징 의 적어도 한쪽, 하전 입자선 장치의 빔 조사 조건(검사 조건), 시료의 종류와 시료 위에 형성된 소자의 정보(시료 정보)의 조를 교사 데이터로서 접수한다. 또한 학습기(1504)는, 공정 이상 정보도 함께 접수한다. 공정 이상 정보는, 과거, 결함이라고 판정되고, 그 결함을 시정하기 위해서 제조 장치에 피드백한 공정, 혹은 그 피드백한 파라미터 등이다. 이들 정보는, 학습기를 학습시키기 위한 교사 데이터로 하기 위해, 소정의 기억 매체에 데이터 세트로서 기억해 둔다.
화상의 특징이란, 예를 들어 특정 패턴의 휘도나 콘트라스트 등이며, 패턴 매칭 등으로 특정된 패턴이나, 시맨틱 세그멘테이션 등으로 세그먼트화된 특정 패턴의 휘도 정보를 추출함으로써 취득할 수 있다. 학습기로서는, 예를 들어 신경망, 회귀목, 베이즈 식별기 등을 사용할 수 있다.
또한, 빔의 조사 조건이란, 펄스 빔의 차단 시간이나 조사 시간 등이며, 학습기(1504)는, 하전 입자선 장치의 검사 레시피로부터의 판독, 혹은 입력 장치(1505)로부터의 입력 등에 의해, 이들 데이터를 교사 데이터의 일부로서 접수한다.
학습기(1504)는, 접수한 교사 데이터를 사용하여 기계 학습을 실행한다. 학습 모델 기억부(1506)는, 학습기(1504)가 구축한 학습 모델을 기억한다. 학습기(1504)로 구축된 학습 모델은, 이상 공정 추정부(1507)에 송신되고, 이상 공정 추정에 사용된다.
이상 공정 추정부(1507)에서는, 학습기(1504)로 구축된 학습 모델에 기초하여, 입력된 화상 데이터, 혹은 화상 데이터로부터 추출되는 특징과, 동일하게 입력된 시료, 검사 정보로부터, 이상 공정, 혹은 피드백해야 할 파라미터를 추정한다.
상술한 바와 같이 학습된 학습 모델을 사용한 추정을 행함으로써, 신속하게 제조 장치의 조정을 행하는 것이 가능해진다.
[실시예 6]
도 16은, 시료의 전기 특성을 도출하는 다른 시스템을 나타내는 도면이다. 도 17은, 검사 대상으로 되는 반도체 소자의 일종인 DRAM이 형성된 시료의 톱 뷰를 나타내는 도면이다. DRAM은, 워드 라인(1702)에 대한 인가 전압을 올려서 트랜지스터에 게이트 전압을 건 상태로 함으로써, 비트 라인(1703)에 인가된 전압에 의해, 캐패시터(스토리지 노드)를 충전하는 소자이다. 여기서, 도 17에 예시한 화상에는, 워드라인 콘택트(1701)(WLC)와 스토리지 노드 콘택트(1705)(SNC)가 보여지는 상태에 있고, 확산층(1704) 등의 점선으로 나타낸 부분은 보이지 않는 것으로서 설명한다.
본 실시예에서는, 워드라인 콘택트(1701)를 통해 트랜지스터에 복수회 스트레스를 인가함으로써, DRAM의 내구성(신뢰성)을 평가하는 예에 대하여 설명한다. 도 18은, DRAM의 신뢰성 평가 공정을 나타내는 흐름도이다.
우선, 레시피에 등록된 좌표로 시료 이동하고, WLC, SNC의 양쪽을 포함하도록 화상을 취득한다(스텝 601, 602). 스텝 602에서 취득한 화상을 사용하여, WLC(제1 단자)와 SNC(제2 단자)의 위치를 특정하고, 그리고 나서 WLC에 스트레스 인가용 빔을 조사한다(스텝 1801). 본 실시예에서는 스트레스 인가용 빔으로서, 주사 전자 현미경의 전자원으로부터 방출되는 빔을 사용하는 예를 설명하지만, 스트레스 인가용 다른 전자원이나 스트레스 인가용 광을 방출하는 광원을, 주사 전자 현미경의 시료실 내에 설치하고, 이들 빔원을 사용하여 스트레스를 주도록 해도 된다.
다음으로, SNC에 화상 취득용 빔을 조사하고, 화상을 취득한다(스텝 1802). 이 스트레스 인가와 화상 취득을 반복하고, 도 19의 No.1에 예시한 바와 같은 S 커브를 생성한다(스텝 1803). 도 19는, 반도체 소자의 신뢰성 판정 결과를 검사 결과로서 표시하는 GUI 화면의 일례를 나타내는 도면이다. WLC를 통해 게이트에 인가되는 전압이 임계값을 초과하면, 게이트는 개방하기 위해 SNC가 밝은 상태로 되는 한편, 핫 캐리어 효과에 의한 특성 열화가 발생하면, 게이트에 인가되는 전압이 실효적으로 내려가서 임계값 이하로 되고, 게이트가 닫은 채로 있기 때문에, SNC는 어두워진다.
스트레스를 인가하는 횟수와 파라미터(휘도)의 변화로부터, 소자의 신뢰성을 평가하기 위해서, 어떤 임계값을 설정해 두고, 신뢰성 보증 시간(횟수)에 도달하기 전에, 특성 열화가 발생하였는지(특징이 임계값을 초과하였는지 혹은 하회였는지) 여부를 판정한다. 컴퓨터 시스템(303)은, 신뢰성 데이터베이스(1601)로부터, 반도체 소자의 종류나 검사 조건에 대응한 임계값을 판독하고, 당해 임계값을 초과하였는지(혹은 하회하였는지) 여부를 판정하고, 임계값을 초과한(하회한) 경우에는, 검사 대상 소자는 정상이라고 판정되고, 임계값을 하회한(초과한) 경우에는, 결함이라고 판정된다(스텝 1804, 1805, 1806).
도 19의 No.2는, 예를 들어 본래, 도통하고 있는 단자이며, 통상이면 밝게 보이는 단자가, 스트레스 인가용 빔 조사에 기인하는 일렉트로마이그레이션 현상에 의해, 단자 내의 공공이 이동하고, 콘택트가 단선된 결과, 어둡게 표시되는 예를 나타내고 있다. 이와 같이 결함을 유발시키는 현상에 대응한 적절한 임계값을 설정하고, 소정수 혹은 소정량의 스트레스 인가를 행했을 때의 특징을 평가함으로써, 반도체 소자의 신뢰성을 평가하는 것이 가능해진다.
또한, 스트레스를 인가하는 횟수와 휘도의 관계로부터 추출된 특징량을 사용하여, 결함종을 판정할 수 있다. 예를 들어, 도 19의 No.1과 No.2에 예시한 S 커브의 형상의 차이로부터, 핫 캐리어 효과와 일렉트로마이그레이션 현상을 판별할 수 있다.
[실시예 7]
본 실시예에서는, 패턴의 휘도 정보와 패턴의 치수나 형상 정보를 조합하여, 결함의 종류를 특정(분류)하는 시스템에 대하여 설명한다. 도 20의 (a)는, 하층 배선(2005)과 당해 하층 배선에 접속되는 4개의 플러그의 단면도를 나타내는 도면이며, 도 20의 (b)는, 4개의 플러그의 톱 뷰를 나타내는 도면이다. 4개의 플러그 중, 플러그(2001) 및 플러그(2002)와 비교하고, 플러그(2003) 및 플러그(2004)는, 톱 뷰의 패턴 치수가 작은, 치수 결함이다. 또한 플러그(2001) 및 플러그(2003)과 비교하고, 플러그(2002) 및 플러그(2004)는, 테이퍼가 큰, 테이퍼 결함이다. 이러한 시료에 빔을 조사한 경우의 플러그 휘도는, 플러그의 대전량에 반비례한다. 또한 플러그의 대전량은, 플러그와 하층 배선과의 접합 면적에 반비례한다. 또한 플러그와 하층 배선의 접합 면적은, 최상면의 패턴 치수에 비례하고, 테이퍼에 반비례한다. 이상으로부터, 플러그의 휘도는 톱 뷰의 패턴 치수에 비례하고, 테이퍼에 반비례한다. 예를 들어 도 20의 4개의 플러그에서는, 톱 뷰의 패턴 치수가 크고 테이퍼각이 작은 플러그(2001)의 휘도가 가장 크고, 톱 뷰의 패턴 치수도 테이퍼각도 큰 플러그(2002)와 톱 뷰의 패턴 치수도 테이퍼각도 작은 플러그(2003)의 휘도가 다음으로 크고, 톱 뷰의 패턴 치수가 작고 테이퍼각이 큰 플러그(2004)의 휘도가 가장 작다. 따라서 최상면의 패턴의 휘도 정보와 치수 정보를 조합함으로써, 치수 결함과, 테이퍼 결함과, 치수 및 테이퍼의 복합 결함을 분류하는 것이 가능하다.
도 21은 패턴의 휘도 정보와 패턴의 치수나 형상 정보에 기초하여, 결함의 종류를 분류하는 시스템의 일례를 나타내는 도면이다. 컴퓨터 시스템(303)은, 반도체 디바이스의 설계 데이터(레이아웃 데이터)가 기억된 설계 데이터 기억 매체(2101)와 통신 가능하게 접속되어 있다. 메모리(306)에 기억된 패턴 형상 평가 애플리케이션(2102)은 예를 들어, 설계 데이터 기억 매체(2101)로부터 판독된 레이아웃 데이터와, 실제 화상에 포함되는 패턴을 비교하여, 형상 정보(패턴 사이즈, 치수, 레이아웃 데이터에 대한 사이즈의 비율, 레이아웃 데이터에 대한 대소 관계 등)를 산출한다.
결함 분류 애플리케이션(2103)은, 예를 들어 패턴의 형상 정보와 휘도 정보의 조합과, 결함의 종류를 관련지어 기억한 데이터베이스를 참조하여, 결함종을 특정한다. 예를 들어 도 20에 도시한 바와 같이, 플러그(2002)와 플러그(2003)의 휘도가 동일한 정도이며, 톱 뷰의 패턴 치수가 서로 다른 점에서, 플러그(2002)는 테이퍼 결함, 플러그(2003)는 치수 결함이라고 특정된다.
이와 같이 휘도뿐만 아니라, 치수나 형상과 같은 다른 특징도 참조함으로써, 결함 분류의 카테고리를 증가시키는 것이 가능해진다.
[실시예 8]
도 1을 이용하여 설명한 바와 같이, 결함의 종류에 따라서, 복수의 패턴에 대한 빔의 주사 방향이나 조사 순서 고유의 휘도 정보를 얻을 수 있다. 도 1에 예시한 바와 같이 일 방향으로부터 빔을 주사한 경우, 게이트 콘택트의 오픈 결함 등을 특정할 수는 있지만, 예를 들어 드레인의 정션 누설 결함의 경우, 좌측부터 우측으로 주사한 것만으로는, 게이트에 빔이 조사되고, 게이트가 개방됨으로써 드레인 콘택트가 밝아지게 되는지, 누설에 의해 전하가 축적하지 않고 밝아지게 되는지를 판별하는 것이 곤란하다.
그래서 본 실시예에서는, 도 22에 예시한 바와 같이 1 방향의 주사뿐만 아니라, 복수 방향(본 실시예에서는 쌍방향)으로 빔을 주사하고, 복수의 패턴의 휘도의 조합을, 당해 휘도의 조합과 결함의 종류의 관계 정보를 기억하는 데이터베이스에 참조함으로써, 결함의 종류를 특정하는 시스템 등에 대하여 설명한다.
도 22에 예시한 바와 같이, 주사 궤도(111)의 주사(제1 방향으로 조사점을 이동시켜 복수의 패턴에 순차 빔을 조사)에 추가하여, 주사 궤도(2201)의 주사(제2 방향으로 조사점을 이동시켜 복수의 패턴에 순차 빔을 조사)를 행함으로써, 예를 들어 드레인의 정션 누설이 발생하는 경우, 게이트 콘택트(109)에 빔을 조사하기 전임에도 불구하고, 누설이 발생하고 있기 때문에 드레인 콘택트(110)는 밝아진다. 여기서, 주사 궤도(2201)의 주사는, 주사 궤도(111)의 주사에 의해 시료에 발생한 대전이 완화된 후에 행하는 것이 바람직하다.
컴퓨터 시스템(303)은, 복수의 패턴에 대해서, 복수 방향으로 빔을 주사했을 때의 휘도 정보의 조합과, 결함의 종류의 관련을 기억하는 데이터베이스를 미리 기억해 두고, 복수 방향으로 빔을 주사함으로써 얻어지는 실화상으로부터 추출되는 휘도 정보의 조합을 상기 데이터베이스에 참조함으로써, 결함의 종류를 특정한다. 이와 같이 복수 방향으로 주사함으로써, 일 방향만으로는 특정할 수 없던, 결함의 종류도 특정하는 것이 가능해진다.
1: 전자선원
2: 콘덴서 렌즈
3: 조리개
4: 펄스 전자 생성기
5: 편향기
6: 대물 렌즈
7: 시료 전계 제어기
8: 검출기
9: 출력 조정 회로
10: 시료 스테이지
11: 시료
21: 가속 전압 제어부
22: 조사 전류 제어부
23: 펄스 조사 제어부
24: 편향 제어부
25: 집속 제어부
26: 시료 전계 제어부
27: 스테이지 위치 제어부
28: 제어 전령부
31: 검출 신호 처리부
32: 검출 신호 해석부
33: 화상 또는 전기 특성 표시부
34: 데이터베이스
41: 조작 인터페이스

Claims (17)

  1. 화상 취득 툴과 통신 가능하게 구성되고, 당해 화상 취득 툴로부터 취득한 화상 데이터, 혹은 당해 화상 데이터로부터 추출되는 특징으로부터 반도체 웨이퍼 위에 형성된 전기 회로를 검사하는 시스템이며,
    상기 시스템은, 컴퓨터 시스템과, 당해 컴퓨터 시스템이 실행하는 연산 모듈을 포함하고, 상기 컴퓨터 시스템은,
    상기 화상 취득 툴로부터, 상기 반도체 웨이퍼 위에 마련된 반도체 소자가 갖는 복수의 콘택트에 대해서, 순차 빔을 조사함으로써 얻어진 화상 데이터를 접수하여, 당해 접수한 화상 데이터로부터 당해 화상 데이터에 포함되는, 순차 빔이 조사된 복수의 콘택트의 특징을 추출, 혹은 상기 화상 취득 툴로부터 상기 화상 데이터로부터 추출된, 순차 빔이 조사된 상기 복수의 콘택트의 특징을 접수하고,
    당해 복수의 콘택트의 특징을, 당해 복수의 콘택트의 특징과 상기 반도체 소자의 신뢰성 정보가 관련지어 기억된 관련 정보에 참조함으로써, 신뢰성 정보를 출력하는, 반도체 웨이퍼의 검사 시스템.
  2. 제1항에 있어서,
    상기 복수의 콘택트의 특징은, 상기 복수의 콘택트에 대해서, 서로 다른 타이밍에 빔을 조사했을 때 얻어지는, 반도체 웨이퍼의 검사 시스템.
  3. 제1항에 있어서,
    상기 복수의 콘택트의 특징은, 상기 복수의 콘택트에 대해서, 복수의 방향으로 상기 화상 취득 툴의 빔 조사점을 이동시켰을 때 얻어지는, 반도체 웨이퍼의 검사 시스템.
  4. 제1항에 있어서,
    상기 관련 정보는, 상기 반도체 소자가 갖는 복수의 콘택트에 대해서, 순차 빔을 조사함으로써 얻어지는 복수의 특징과, 상기 반도체 소자의 신뢰성 정보를 관련지어 기억하는 데이터베이스인, 반도체 웨이퍼의 검사 시스템.
  5. 제1항에 있어서,
    상기 반도체 소자는, 3단자 소자 또는 스위칭 소자인, 반도체 웨이퍼의 검사 시스템.
  6. 제5항에 있어서,
    상기 반도체 소자는, 트랜지스터인, 반도체 웨이퍼의 검사 시스템.
  7. 제6항에 있어서,
    상기 복수의 콘택트는, 소스 콘택트, 게이트 콘택트, 및 드레인 콘택트 중 2 이상의 콘택트를 포함하는, 반도체 웨이퍼의 검사 시스템.
  8. 제7항에 있어서,
    상기 게이트 콘택트에 전하가 축적됨으로써, 상기 트랜지스터의 게이트가 개방되거나, 혹은 상기 트랜지스터의 소스 드레인 사이가 도통하는, 반도체 웨이퍼의 검사 시스템.
  9. 제1항에 있어서,
    상기 화상 데이터는, 상기 화상 취득 툴이 상기 복수의 콘택트가 시야 내에 포함되도록 빔 주사하여 얻어진 데이터인, 반도체 웨이퍼의 검사 시스템.
  10. 제9항에 있어서,
    상기 화상 데이터는, 상기 화상 취득 툴이 상기 복수의 콘택트의 배열 방향을 따라서, 당해 배열순으로 빔 주사하여 얻어진 데이터인, 반도체 웨이퍼의 검사 시스템.
  11. 제1항에 있어서,
    상기 화상 데이터는 전위 콘트라스트 상 데이터인, 반도체 웨이퍼의 검사 시스템.
  12. 제6항에 있어서,
    상기 복수의 콘택트는, 상기 트랜지스터에 접속되는 워드라인 콘택트 및 스토리지 노드 콘택트를 포함하는, 반도체 웨이퍼의 검사 시스템.
  13. 제12항에 있어서,
    상기 컴퓨터 시스템은,
    상기 워드라인 콘택트 및 상기 스토리지 노드 콘택트에 대해서, 순차 빔을 조사하는 것을 반복했을 때 얻어진, 상기 스토리지 노드 콘택트에 관한 복수의 화상 데이터로부터, 복수의 스토리지 노드 콘택트의 특징을 추출하고, 당해 추출한 복수의 스토리지 노드 콘택트의 특징에 기초하여, 상기 신뢰성 정보를 출력하는, 반도체 웨이퍼의 검사 시스템.
  14. 제1항에 있어서,
    상기 신뢰성 정보는, 상기 반도체 소자에 있어서의 내구성, 보증 시간, 보증 횟수 또는 특성 열화에 관한 정보, 상기 반도체 소자가 정상인지 여부에 관한 정보, 혹은 상기 반도체 소자가 결함인지 여부에 관한 정보 중 어느 것을 포함하는, 반도체 웨이퍼의 검사 시스템.
  15. 화상 취득 툴과 통신 가능하게 구성되고, 당해 화상 취득 툴로부터 취득한 화상 데이터, 혹은 당해 화상 데이터로부터 추출되는 특징으로부터 반도체 웨이퍼 위에 형성된 트랜지스터를 검사하는 시스템이며,
    상기 시스템은, 컴퓨터 시스템과, 당해 컴퓨터 시스템이 실행하는 연산 모듈을 포함하고, 상기 컴퓨터 시스템은,
    상기 화상 취득 툴로부터, 상기 트랜지스터에 접속된 워드라인 콘택트에 대한 스트레스 인가용의 빔 조사 횟수의 증가에 수반하여, 상기 트랜지스터에 접속된 스토리지 노드 콘택트에 대해서 빔 조사하여 얻어진 화상 데이터를 접수하여, 당해 접수한 화상 데이터로부터 당해 화상 데이터에 포함되는, 복수의 스토리지 노드 콘택트의 특징을 추출, 혹은 상기 화상 취득 툴로부터 상기 화상 데이터로부터 추출된, 상기 복수의 스토리지 노드 콘택트의 특징을 접수하고,
    당해 복수의 스토리지 노드 콘택트의 특징을, 당해 복수의 스토리지 노드 콘택트의 특징과 상기 트랜지스터의 신뢰성 정보가 관련지어 기억된 관련 정보에 참조함으로써, 상기 트랜지스터의 신뢰성 정보를 출력하는, 반도체 웨이퍼의 검사 시스템.
  16. 프로세서에,
    화상 취득 툴로부터, 반도체 웨이퍼 위에 마련된 반도체 소자가 갖는 복수의 콘택트에 대해서, 순차 빔을 조사함으로써 얻어진 화상 데이터를 접수시키고, 또한 당해 접수한 화상 데이터로부터 당해 화상 데이터에 포함되는, 순차 빔이 조사된 복수의 콘택트의 특징을 추출시키거나, 혹은 상기 화상 취득 툴로부터 상기 화상 데이터로부터 추출된, 순차 빔이 조사된 상기 복수의 콘택트의 특징을 접수시키고,
    당해 복수의 콘택트의 특징을, 당해 복수의 콘택트의 특징과 상기 반도체 소자의 신뢰성 정보가 관련지어 기억된 관련 정보에 참조시킴으로써 신뢰성 정보를 출력시키는, 명령을 하도록 구성된 프로그램을 저장하는 비일시적 컴퓨터 가독 매체.
  17. 프로세서에,
    화상 취득 툴로부터, 트랜지스터에 접속된 워드라인 콘택트에 대한 스트레스 인가용의 빔 조사 횟수의 증가에 수반하여, 상기 트랜지스터에 접속된 스토리지 노드 콘택트에 대해서 빔 조사하여 얻어진 화상 데이터를 접수시키고, 또한 당해 접수한 화상 데이터로부터 당해 화상 데이터에 포함되는, 복수의 스토리지 노드 콘택트의 특징을 추출시키거나, 혹은 상기 화상 취득 툴로부터 상기 화상 데이터로부터 추출된, 상기 복수의 스토리지 노드 콘택트의 특징을 접수시키고,
    당해 복수의 스토리지 노드 콘택트의 특징을, 당해 복수의 스토리지 노드 콘택트의 특징과 상기 트랜지스터의 신뢰성 정보가 관련지어 기억된 관련 정보에 참조시킴으로써 상기 트랜지스터의 신뢰성 정보를 출력시키는, 명령을 하도록 구성된 프로그램을 저장하는 비일시적 컴퓨터 가독 매체.

KR1020210162213A 2019-08-07 2021-11-23 전기 특성을 도출하는 시스템 및 비일시적 컴퓨터 가독 매체 KR102508703B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019145053A JP7285728B2 (ja) 2019-08-07 2019-08-07 電気特性を導出するシステム及び非一時的コンピューター可読媒体
JPJP-P-2019-145053 2019-08-07
KR1020200069028A KR102333578B1 (ko) 2019-08-07 2020-06-08 전기 특성을 도출하는 시스템 및 비일시적 컴퓨터 가독 매체

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020200069028A Division KR102333578B1 (ko) 2019-08-07 2020-06-08 전기 특성을 도출하는 시스템 및 비일시적 컴퓨터 가독 매체

Publications (2)

Publication Number Publication Date
KR20210146855A true KR20210146855A (ko) 2021-12-06
KR102508703B1 KR102508703B1 (ko) 2023-03-14

Family

ID=74501894

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020200069028A KR102333578B1 (ko) 2019-08-07 2020-06-08 전기 특성을 도출하는 시스템 및 비일시적 컴퓨터 가독 매체
KR1020210162213A KR102508703B1 (ko) 2019-08-07 2021-11-23 전기 특성을 도출하는 시스템 및 비일시적 컴퓨터 가독 매체

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020200069028A KR102333578B1 (ko) 2019-08-07 2020-06-08 전기 특성을 도출하는 시스템 및 비일시적 컴퓨터 가독 매체

Country Status (4)

Country Link
US (2) US11694325B2 (ko)
JP (2) JP7285728B2 (ko)
KR (2) KR102333578B1 (ko)
TW (2) TWI763614B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7159128B2 (ja) * 2019-08-08 2022-10-24 株式会社日立ハイテク 荷電粒子線装置
US20220230314A1 (en) * 2021-01-15 2022-07-21 Kulicke And Soffa Industries, Inc. Intelligent pattern recognition systems for wire bonding and other electronic component packaging equipment, and related methods
WO2023248287A1 (ja) * 2022-06-20 2023-12-28 株式会社日立ハイテク 荷電粒子ビームシステム、および試料評価情報生成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4891036B2 (ja) 2006-11-16 2012-03-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体検査装置
JP2014112087A (ja) * 2003-05-09 2014-06-19 Ebara Corp 荷電粒子線による検査装置及びその検査装置を用いたデバイス製造方法
JP2014135033A (ja) * 2013-01-11 2014-07-24 Fujitsu Semiconductor Ltd 回路モデル生成装置および回路モデル生成方法
KR101532634B1 (ko) * 2008-12-31 2015-07-01 삼성전자주식회사 풀-칩의 결함 메탈라인 검출 방법 및 시스템
KR101679920B1 (ko) * 2014-03-21 2016-11-25 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 집적 회로 설계 방법 및 장치
KR20180127141A (ko) * 2017-05-19 2018-11-28 삼성전자주식회사 집적 회로를 설계하기 위한 컴퓨터 구현 방법, 컴퓨팅 시스템, 및 집적 회로의 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100327337B1 (ko) 1999-08-17 2002-03-06 윤종용 반도체 장치 제조에서 사용되는 플라즈마에 의해서 유기되는전하 대전 정도를 판별하는 방법 및 이에 이용되는 판별장치
US7796801B2 (en) * 1999-08-26 2010-09-14 Nanogeometry Research Inc. Pattern inspection apparatus and method
JP2002124555A (ja) * 2000-10-17 2002-04-26 Hitachi Ltd Ｓｅｍ式欠陥レビュー装置およびその方法並びに検査システム
US8532949B2 (en) 2004-10-12 2013-09-10 Kla-Tencor Technologies Corp. Computer-implemented methods and systems for classifying defects on a specimen
JP4320308B2 (ja) * 2005-03-15 2009-08-26 株式会社ルネサステクノロジ 欠陥検査方法
JP2009252995A (ja) 2008-04-07 2009-10-29 Renesas Technology Corp 半導体検査方法
JP2011014798A (ja) * 2009-07-03 2011-01-20 Hitachi High-Technologies Corp 半導体検査装置および半導体検査方法
JP4769320B2 (ja) * 2009-09-25 2011-09-07 ルネサスエレクトロニクス株式会社 半導体装置の不良解析方法及び装置並びにそれらのプログラム
JP2011154918A (ja) * 2010-01-28 2011-08-11 Hitachi High-Technologies Corp 荷電粒子線装置
JP6378927B2 (ja) * 2014-04-25 2018-08-22 株式会社日立ハイテクノロジーズ 計測システムおよび計測方法
JP6647841B2 (ja) * 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
US11275361B2 (en) * 2017-06-30 2022-03-15 Kla-Tencor Corporation Systems and methods for predicting defects and critical dimension using deep learning in the semiconductor manufacturing process
US10713534B2 (en) * 2017-09-01 2020-07-14 Kla-Tencor Corp. Training a learning based defect classifier
JP2019050316A (ja) * 2017-09-11 2019-03-28 東芝メモリ株式会社 Ｓｅｍ検査装置およびパターンマッチング方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014112087A (ja) * 2003-05-09 2014-06-19 Ebara Corp 荷電粒子線による検査装置及びその検査装置を用いたデバイス製造方法
JP4891036B2 (ja) 2006-11-16 2012-03-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体検査装置
KR101532634B1 (ko) * 2008-12-31 2015-07-01 삼성전자주식회사 풀-칩의 결함 메탈라인 검출 방법 및 시스템
JP2014135033A (ja) * 2013-01-11 2014-07-24 Fujitsu Semiconductor Ltd 回路モデル生成装置および回路モデル生成方法
KR101679920B1 (ko) * 2014-03-21 2016-11-25 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 집적 회로 설계 방법 및 장치
KR20180127141A (ko) * 2017-05-19 2018-11-28 삼성전자주식회사 집적 회로를 설계하기 위한 컴퓨터 구현 방법, 컴퓨팅 시스템, 및 집적 회로의 제조 방법

Also Published As

Publication number Publication date
US11694325B2 (en) 2023-07-04
JP7466036B2 (ja) 2024-04-11
TWI763614B (zh) 2022-05-01
US20210042900A1 (en) 2021-02-11
TWI752526B (zh) 2022-01-11
US20230274417A1 (en) 2023-08-31
KR102333578B1 (ko) 2021-12-01
TW202107413A (zh) 2021-02-16
JP2023111918A (ja) 2023-08-10
JP7285728B2 (ja) 2023-06-02
TW202211164A (zh) 2022-03-16
KR102508703B1 (ko) 2023-03-14
KR20210018019A (ko) 2021-02-17
JP2021027212A (ja) 2021-02-22

Similar Documents

Publication Publication Date Title
KR102508703B1 (ko) 전기 특성을 도출하는 시스템 및 비일시적 컴퓨터 가독 매체
US20240020816A1 (en) System for Deriving Electrical Characteristics and Non-Transitory Computer-Readable Medium
KR102171491B1 (ko) 딥러닝을 이용한 양품 선별 방법
US7756320B2 (en) Defect classification using a logical equation for high stage classification
JP2000323538A (ja) 基板検査方法および基板検査システム
US20220108866A1 (en) Device defect detection method using a charged particle beam
CN107533103A (zh) 在逻辑芯片中基于电压对比的错误及缺陷推导
TWI722599B (zh) 圖像評價裝置及方法
US20120091339A1 (en) Charged-particle microscope device, and method of controlling charged-particle beams
KR20230122590A (ko) 반도체 시편의 전기적 특성들의 예측
US11335535B2 (en) Charged particle beam apparatus
WO2010053040A1 (ja) 電子線式基板検査装置
CN112582291A (zh) 漏电导电接触孔的识别方法及其识别系统
US20240128047A1 (en) Sample Inspection Apparatus, Inspection System, Thin Piece Sample Fabrication Apparatus, and Method for Inspecting Sample
KR20200070908A (ko) 부속 유무의 비전 검사를 위한 셋팅 가이드 시스템 및 방법
CN116848613A (zh) 带电粒子束装置
CN117274149A (zh) 用于半导体样本的检查配方优化

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant