KR20230122590A - 반도체 시편의 전기적 특성들의 예측 - Google Patents

반도체 시편의 전기적 특성들의 예측 Download PDF

Info

Publication number
KR20230122590A
KR20230122590A KR1020237019660A KR20237019660A KR20230122590A KR 20230122590 A KR20230122590 A KR 20230122590A KR 1020237019660 A KR1020237019660 A KR 1020237019660A KR 20237019660 A KR20237019660 A KR 20237019660A KR 20230122590 A KR20230122590 A KR 20230122590A
Authority
KR
South Korea
Prior art keywords
structural parameters
specimen
given
data
providing information
Prior art date
Application number
KR1020237019660A
Other languages
English (en)
Inventor
오페르 아단
Original Assignee
어플라이드 머티리얼즈 이스라엘 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티리얼즈 이스라엘 리미티드 filed Critical 어플라이드 머티리얼즈 이스라엘 리미티드
Publication of KR20230122590A publication Critical patent/KR20230122590A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q9/00—Arrangements in telecontrol or telemetry systems for selectively calling a substation from a main station, in which substation desired apparatus is selected for applying a control signal thereto or for obtaining measured values therefrom
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70653—Metrology techniques
    • G03F7/70658—Electrical testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)

Abstract

반도체 시편의 복수의 구조적 파라미터들에 대한 정보를 제공하는 계측 데이터(D계측)를 획득하고, 상기 구조적 파라미터들 중 적어도 일부와 시편의 하나 이상의 전기적 특성 사이의 관계에 대한 정보를 제공하는 모델을 획득하고, 시편의 적어도 하나의 주어진 전기적 특성에 대해, 영향 기준에 따라 주어진 전기적 특성에 영향을 미치는, 복수의 구조적 파라미터들 중 하나 이상의 주어진 구조적 파라미터를 결정하기 위해 모델 및 D계측를 사용하고, 검사 툴에 대한 레시피를 생성하도록 구성되는 시스템 및 방법이 제공되고, 레시피는, 하나 이상의 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터의 제1 취득 속도와, 복수의 구조적 파라미터들 중 다른 구조적 파라미터들에 대한 정보를 제공하는 데이터의 제2 취득 속도 사이의 비율이 기준을 충족시키는 것을 가능하게 한다.

Description

반도체 시편의 전기적 특성들의 예측
본 명세서에 개시된 발명은, 일반적으로 시편 검사 분야에 관한 것이며, 더 구체적으로는 시편의 검사를 자동화하는 것에 관한 것이다.
제조되는 디바이스들의 극초대규모 집적과 연관된 높은 밀도 및 성능에 대한 현재의 요구들은 미크론 미만(submicron)의 피처들, 증가된 트랜지스터 및 회로 속도들, 및 개선된 신뢰성을 필요로 한다. 그러한 요구들은 높은 정밀도 및 균일성으로 디바이스 피처들을 형성하는 것을 필요로 하는데, 이는 디바이스들이 아직 반도체 웨이퍼들의 형태로 되어 있는 동안 디바이스들의 자동화된 검사를 포함하여 제조 프로세스의 주의 깊은 모니터링을 요한다.
검사 프로세스들은 시편들의 치수들을 측정하고 그리고/또는 시편들 상의 결함들을 검출하고 분류하기 위해(예를 들어, 자동 결함 분류(ADC), 자동 결함 검토(ADR) 등) 반도체 제조 동안 다양한 단계들에서 사용된다.
본 명세서에 개시된 발명의 특정 양상들에 따르면, 프로세서 및 메모리 회로(PMC)를 포함하는 시스템이 제공되고, PMC는, 반도체 시편의 복수의 구조적 파라미터들에 대한 정보를 제공하는 계측 데이터(D계측)를 획득하고, 상기 구조적 파라미터들 중 적어도 일부와 반도체 시편의 하나 이상의 전기적 특성 사이의 관계에 대한 정보를 제공하는 모델을 획득하고, 시편의 적어도 하나의 주어진 전기적 특성에 대해, 영향 기준에 따라 주어진 전기적 특성에 영향을 미치는, 복수의 구조적 파라미터들 중 하나 이상의 주어진 구조적 파라미터를 결정하기 위해 모델 및 D계측를 사용하고, 검사 툴에 대한 레시피를 생성하도록 구성되고, 레시피는, 하나 이상의 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터의 제1 취득 속도와, 복수의 구조적 파라미터들 중 다른 구조적 파라미터들에 대한 정보를 제공하는 데이터의 제2 취득 속도 사이의 비율이 기준을 충족시키는 것을 가능하게 한다.
일부 실시예들에 따르면, 레시피는, 복수의 구조적 파라미터들 중 다른 구조적 파라미터들 각각에 대한 정보를 제공하는 데이터의 양보다 더 큰 하나 이상의 주어진 구조적 파라미터 각각에 대한 정보를 제공하는 데이터의 양을 검사 툴에 의해 취득할 수 있도록 한다.
일부 실시예들에 따르면, 구조적 파라미터들은, 시편의 하나 이상의 구조적 피처의 치수에 대한 정보를 제공하는 파라미터들, 시편의 하나 이상의 구조적 피처의 형상에 대한 정보를 제공하는 파라미터들, 시편의 하나 이상의 구조적 피처의 위치에 대한 정보를 제공하는 파라미터들, 및 시편의 하나 이상의 구조적 피처의 물질에 대한 정보를 제공하는 파라미터들 중 적어도 하나를 포함한다.
일부 실시예들에 따르면, 영향 기준은, 하나 이상의 주어진 구조적 파라미터가 복수의 구조적 파라미터들 중 다른 구조적 파라미터들보다 더 많이 주어진 전기적 특성에 영향을 미치도록 하는 것이다.
일부 실시예들에 따르면, 시스템은, 시편의 주어진 전기적 특성에 대한 정보를 제공하는 전기적 측정치들을 획득하고, 하나 이상의 주어진 구조적 파라미터가 영향 기준에 따라, 주어진 전기적 특성에 영향을 미치는지 여부를 검증하기 위해, 적어도 전기적 측정치들 및 하나 이상의 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터를 사용하도록 구성된다.
일부 실시예들에 따르면, 시스템은, 레시피를 사용하여 상기 시편의 검사를 수행하기 위해 명령을 검사 툴에 전송하고, 하나 이상의 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터를 획득하고, 시편에 대한 주어진 전기적 특성을 예측하기 위해 데이터 및 모델을 사용하도록 구성된다.
일부 실시예들에 따르면, 시스템은, 레시피를 사용하여 시편의 검사를 수행하기 위해 명령을 검사 툴에 전송하고, 하나 이상의 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터를 획득하고, 시편의 리소그래피 프로세스를 재작업하기 위해서 데이터 및 모델을 사용하도록 구성된다.
일부 실시예들에 따르면, 시스템은, 레시피를 사용하여 새로운 시편의 검사를 수행하기 위해 검사 툴에 명령을 전송하고, 시편의 복수의 구조적 파라미터들에 대한 정보를 제공하는 계측 데이터(D계측/신규)를 획득하고, 시편의 적어도 하나의 주어진 전기적 특성에 대해, 영향 기준에 따라 주어진 전기적 특성에 영향을 미치는, 복수의 구조적 파라미터들 중 하나 이상의 제2 주어진 구조적 파라미터를 결정하기 위해 모델 및 D계측/신규를 사용하고, 검사 툴에 의한 새로운 시편의 검사에 대한 레시피를 업데이트하도록 구성되고, 레시피는, 하나 이상의 제2 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터의 제1 취득 속도와, 복수의 구조적 파라미터들 중 다른 구조적 파라미터들에 대한 정보를 제공하는 데이터의 제2 취득 속도 사이의 비율이 기준을 충족시키는 것을 가능하게 한다.
일부 실시예들에 따르면, 시스템은, 업데이트된 레시피에 따라 새로운 시편의 검사를 수행하기 위해 명령을 검사 툴에 전송하고, 새로운 시편의 하나 이상의 제2 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터를 획득하고, 새로운 시편에 대한 주어진 전기적 특성을 예측하기 위해 데이터 및 모델을 사용하도록 구성된다.
일부 실시예들에 따르면, 시스템은, 레시피를 사용하여 새로운 시편의 검사를 수행하기 위해 검사 툴에 명령을 전송하고, 시편의 복수의 구조적 파라미터들에 대한 정보를 제공하는 계측 데이터(D계측/신규)를 획득하고, 시편의 적어도 하나의 주어진 전기적 특성에 대해, 영향 기준에 따라 주어진 전기적 특성에 영향을 미치는, 복수의 구조적 파라미터들 중 하나 이상의 제2 주어진 구조적 파라미터를 결정하기 위해 모델 및 D계측 /신규를 사용하고, 검사 툴에 의한 새로운 시편의 검사에 대한 레시피를 업데이트하도록 구성되고, 레시피는, 하나 이상의 제2 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터의 제1 취득 속도와, 복수의 구조적 파라미터들 중 다른 구조적 파라미터들에 대한 정보를 제공하는 데이터의 제2 취득 속도 사이의 비율이 기준을 충족시키는 것을 가능하게 한다.
일부 실시예들에 따르면, 시스템은, 업데이트된 레시피에 따라 새로운 시편의 검사를 수행하기 위해 명령을 검사 툴에 전송하고, 새로운 시편의 하나 이상의 제2 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터를 획득하고, 새로운 시편에 대한 주어진 전기적 특성을 예측하기 위해 데이터 및 모델을 사용하도록 구성된다.
일부 실시예들에 따르면, 시스템은, 업데이트된 레시피에 따라 새로운 시편의 검사를 수행하기 위해 명령을 검사 툴에 전송하고, 하나 이상의 제2 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터를 획득하고, 새로운 시편의 리소그래피 프로세스를 재작업하기 위해서 데이터 및 모델을 사용하도록 구성된다.
일부 실시예들에 따르면, 시편은 제1 리소그래피 프로세스에 의해 제1 층에 형성된 제1 피처, 제1 층 아래에 매립된 제2 층에 형성되고 제1 리소그래피 프로세스 이전에 제2 리소그래피 프로세스에 의해 형성된 제2 피처를 포함하고, 시스템은, 1차 전자 빔의 전자들을 제1 피처와 상호작용하도록 지향시키고, 1차 전자 빔의 전자들을 제2 피처와 상호작용하도록 지향시키고, 제1 및 제2 피처들 중 적어도 하나로부터 산란되거나 반사된 전자들에 응답하여 검출 신호들을 생성하고, 적어도 검출 신호들을 사용하여 제1 피처와 제2 피처 사이의 적어도 하나의 공간적 관계를 결정하기 위해 검사 툴을 제어하도록 구성된다.
일부 실시예들에 따르면, 하나 이상의 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터의 제1 취득 속도와 다른 구조적 파라미터들에 대한 정보를 제공하는 데이터의 제2 취득 속도 사이의 비율은, 복수의 시편들에 걸친 하나 이상의 주어진 구조적 파라미터의 변동에 대한 정보를 제공하는 데이터에 의존한다.
본 명세서에 개시된 발명의 특정 양상들에 따르면, 방법이 제공되고, 방법은, 프로세서 및 메모리 회로(PMC)에 의해: 반도체 시편의 복수의 구조적 파라미터들에 대한 정보를 제공하는 계측 데이터(D계측)를 획득하는 단계, 상기 구조적 파라미터들 중 적어도 일부와 시편의 하나 이상의 전기적 특성 사이의 관계에 대한 정보를 제공하는 모델을 획득하는 단계, 시편의 적어도 하나의 주어진 전기적 특성에 대해, 영향 기준에 따라 주어진 전기적 특성에 영향을 미치는, 복수의 구조적 파라미터들 중 하나 이상의 주어진 구조적 파라미터를 결정하기 위해 모델 및 D계측를 사용하는 단계, 및 검사 툴에 대한 레시피를 생성하는 단계를 포함하고, 레시피는, 하나 이상의 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터의 제1 취득 속도와, 복수의 구조적 파라미터들 중 다른 구조적 파라미터들에 대한 정보를 제공하는 데이터의 제2 취득 속도 사이의 비율이 기준을 충족시키는 것을 가능하게 한다.
일부 실시예들에 따르면, 레시피는, 복수의 구조적 파라미터들 중 다른 구조적 파라미터들 각각에 대한 정보를 제공하는 데이터의 양보다 더 큰 하나 이상의 주어진 구조적 파라미터 각각에 대한 정보를 제공하는 데이터의 양을 검사 툴에 의해 취득할 수 있도록 한다.
일부 실시예들에 따르면, 구조적 파라미터들은, 시편의 하나 이상의 구조적 피처의 치수에 대한 정보를 제공하는 파라미터들, 시편의 하나 이상의 구조적 피처의 형상에 대한 정보를 제공하는 파라미터들, 시편의 하나 이상의 구조적 피처의 위치에 대한 정보를 제공하는 파라미터들, 및 시편의 하나 이상의 구조적 피처의 물질에 대한 정보를 제공하는 파라미터들 중 적어도 하나를 포함한다.
일부 실시예들에 따르면, 영향 기준은, 하나 이상의 주어진 구조적 파라미터가 복수의 구조적 파라미터들 중 다른 구조적 파라미터들보다 더 많이 주어진 전기적 특성에 영향을 미치도록 하는 것이다.
일부 실시예들에 따르면, 방법은, 레시피를 사용하여 상기 시편의 검사를 수행하기 위해 검사 툴에 명령을 전송하는 단계, 하나 이상의 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터를 획득하는 단계, 및 시편에 대한 주어진 전기적 특성을 예측하기 위해 데이터 및 모델을 사용하는 단계를 포함한다.
일부 실시예들에 따르면, 방법은, 레시피를 사용하여 시편의 검사를 수행하기 위해 검사 툴에 명령을 전송하는 단계, 하나 이상의 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터를 획득하는 단계, 및 시편의 리소그래피 프로세스를 재작업하기 위해 데이터 및 모델을 사용하는 단계를 포함한다.
일부 실시예들에 따르면, 방법은, 레시피를 사용하여 새로운 시편의 검사를 수행하기 위해 검사 툴에 명령을 전송하는 단계, 시편의 복수의 구조적 파라미터들에 대한 정보를 제공하는 계측 데이터(D계측/신규)를 획득하는 단계, 시편의 적어도 하나의 주어진 전기적 특성에 대해, 영향 기준에 따라 주어진 전기적 특성에 영향을 미치는, 복수의 구조적 파라미터들 중 하나 이상의 제2 주어진 구조적 파라미터를 결정하기 위해 모델 및 D계측 /신규를 사용하는 단계, 및 검사 툴에 의한 새로운 시편의 검사에 대한 레시피를 업데이트하는 단계를 포함하고, 레시피는, 하나 이상의 제2 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터의 제1 취득 속도와, 복수의 구조적 파라미터들 중 다른 구조적 파라미터들에 대한 정보를 제공하는 데이터의 제2 취득 속도 사이의 비율이 기준을 충족시키는 것을 가능하게 한다.
본 명세서에 개시된 발명의 특정한 다른 것에 따르면, 프로세서에 의해 실행될 때 프로세서로 하여금 위에서 설명된 바와 같은 동작들을 수행하게 하는 명령어들을 포함하는 비일시적 컴퓨터 판독가능한 매체가 제공된다.
본 명세서에 개시된 발명의 특정 실시예들의 장점들 중에는, 계측 데이터와 시편의 전기적 특성들 사이의 상관을 이해하는 것이 있다. 일부 실시예들에 따르면, 제안된 해결책은 동적이며, 지속적인 학습을 제공한다. 일부 실시예들에 따르면, 제안된 해결책은, 시편의 전기적 특성들을 예측하는 것과 관련된, 시편의 계측 데이터의 스마트하고 집중적인 취득을 제공한다. 일부 실시예들에 따르면, 제안된 해결책은 심지어 시편의 제조 프로세스가 복잡하고 다수의 상이한 파라미터들을 수반하는 경우에도 동작한다. 일부 실시예들에 따르면, 제안된 해결책은 심지어 제조 라인의 초기 스테이지에서 시편의 전기적 특성들을 예측하는 것을 가능하게 한다. 일부 실시예들에 따르면, 제안된 해결책은 시편의 온-디바이스 측정들을 사용하여 전기적 특성들을 예측하는 것을 가능하게 한다. 일부 실시예들에 따르면, 제안된 해결책은 시편의 리소그래피 프로세스를 재작업하는 것을 가능하게 한다. 일부 실시예들에 따르면, 제안된 해결책은 제조 라인의 수율을 개선한다.
본 개시내용을 이해하고 본 개시내용이 어떻게 실제로 수행될 수 있는지를 이해하기 위해, 이제 첨부 도면들을 참조하여 단지 비제한적인 예로서 실시예들이 설명될 것이다.
도 1은 본 명세서에 개시된 발명의 특정 실시예들에 따른 검사 시스템의 일반화된 블록도를 예시한다.
도 2는, 예를 들어 훈련 단계(training phase) 동안 수행될 수 있는, 시편의 검사의 방법의 일반화된 흐름도를 예시한다.
도 2a는, 시편의 하나 이상의 구조적 파라미터와 시편의 하나 이상의 전기적 특성 사이의 관계를 결정하는 방법을 예시한다.
도 3은, 예를 들어, 런타임 단계(run-time phase) 동안 수행될 수 있는, 시편의 검사의 방법의 일반화된 흐름도를 예시한다.
도 3a는, 시편의 하나 이상의 구조적 파라미터와 시편의 하나 이상의 전기적 특성 사이의 관계를 결정하는 방법을 예시한다.
도 3b는 시편의 하나 이상의 전기적 특성을 예측하는 방법의 일반화된 흐름도를 예시한다.
도 4는 시편의 복수의 층들의 하나 이상의 구조적 파라미터에 대한 정보를 제공하는 데이터를 취득하는 방법의 일반화된 흐름도를 예시한다.
이하의 상세한 설명에서, 본 개시내용의 완전한 이해를 제공하기 위해 다수의 특정한 세부 사항들이 열거된다. 그러나, 관련 기술분야의 통상의 기술자는 본 명세서에 개시된 발명이 이러한 특정한 세부 사항들 없이 실시될 수 있다는 점을 이해할 것이다. 다른 경우들에서, 잘 알려진 방법들, 절차들, 구성요소들 및 회로들은 본 명세서에 개시된 발명을 모호하게 하지 않기 위해 상세히 설명되지 않았다.
이하의 논의들로부터 명백한 바와 같이, 구체적으로 달리 언급되지 않는 한, 본 명세서 전반에 걸쳐 "획득", "사용", "전송", "결정", "생성", "업데이트", "가능" 등과 같은 용어들을 활용하는 논의들은, 전자와 같은 물리적인 양들로 표현되고/거나 물리적 대상들을 나타내는 데이터를 다른 데이터로 조작하고/거나 변환하는 컴퓨터의 동작(들) 및/또는 프로세스(들)를 지칭한다는 것이 이해되어야 한다. "컴퓨터"라는 용어는, 비제한적인 예로서 본 출원에 개시된 시스템(103) 및 그의 각각의 부분들을 포함하는, 데이터 처리 능력들을 갖는 임의의 종류의 하드웨어 기반 전자 디바이스를 망라하도록 광범위하게 해석되어야 한다.
본원에서 사용되는 "비일시적 메모리" 및 "비일시적 저장 매체"라는 용어들은 본 명세서에 개시된 발명에 적합한 임의의 휘발성 또는 비휘발성 컴퓨터 메모리를 망라하도록 광범위하게 해석되어야 한다.
본 명세서에서 사용되는 "시편"이라는 용어는 반도체 집적 회로들, 자기 헤드들, 평판 디스플레이들, 및 다른 반도체 제조 물품들을 제조하는 데 사용되는 임의의 종류의 웨이퍼, 마스크들, 및 다른 구조들, 이들의 조합들 및/또는 부분들을 망라하도록 광범위하게 해석되어야 한다.
본 명세서에서 사용되는 "검사"라는 용어는 임의의 종류의 계측 관련 동작들뿐만 아니라 시편의 제조 동안 시편의 결함들의 검출 및/또는 분류와 관련된 동작들도 망라하도록 광범위하게 해석되어야 한다. 검사는 검사될 시편의 제조 동안 또는 제조 이후에 비파괴적 검사 툴들을 사용함으로써 제공된다. 비제한적인 예로서, 검사 프로세스는, 동일하거나 상이한 검사 툴들을 사용하여, 시편 또는 그의 부분들에 관하여 제공되는 (단일 또는 다수 횟수의 스캔들의) 런타임 스캐닝, 샘플링, 검토, 측정, 분류 및/또는 다른 동작들을 포함할 수 있다. 마찬가지로, 검사는 검사될 시편의 제조 이전에 제공될 수 있고, 예를 들어, 검사 레시피(들)를 생성하는 것 및/또는 다른 설정 동작들을 포함할 수 있다. 구체적으로 달리 언급되지 않는 한, 본 명세서에서 사용되는 "검사"라는 용어 또는 그의 파생어들은 검사 영역의 크기 또는 해상도에 관하여 제한되지 않는다는 점을 주목한다.
본 명세서에서 사용되는 "결함"이라는 용어는 시편 상에 또는 시편 내에 형성되는 임의의 종류의 이상 또는 바람직하지 않은 피처를 망라하도록 광범위하게 해석되어야 한다.
본 명세서에서 사용되는 "설계 데이터"라는 용어는 시편의 계층적 물리적 설계(레이아웃)를 나타내는 임의의 데이터를 망라하도록 광범위하게 해석되어야 한다. 설계 데이터는 각각의 설계자에 의해 제공될 수 있고/거나 물리적 설계로부터(예를 들어, 복잡한 시뮬레이션, 간단한 기하학적 및 부울 연산 등을 통해) 유도될 수 있다. 설계 데이터는 상이한 포맷들, 예컨대, 비제한적인 예들로서, GDSII 포맷, OASIS 포맷 등으로 제공될 수 있다. 설계 데이터는 벡터 포맷, 그레이스케일 강도 이미지 포맷 또는 다른 방식으로 제시될 수 있다.
구체적으로 달리 언급되지 않는 한, 개별 실시예들의 맥락으로 설명되는 본 명세서에 개시된 발명의 특정한 피처들이 또한, 조합하여 단일 실시예에 제공될 수 있다는 것이 이해된다. 반대로, 단일 실시예의 맥락으로 설명되는 본 명세서에 개시된 발명의 다양한 특징들이 또한, 개별적으로 또는 임의의 적합한 하위조합으로 제공될 수 있다. 이하의 상세한 설명에서, 방법들 및 장치의 완전한 이해를 제공하기 위해 다수의 특정한 세부 사항들이 열거된다.
이러한 점들을 염두에 두고, 본 명세서에 개시된 발명의 특정 실시예들에 따른 검사 시스템의 기능 블록도를 예시하는 도 1을 살펴본다. 도 1에 예시된 검사 시스템(100)은 시편 제조 프로세스의 부분으로서 시편(예를 들어, 웨이퍼 및/또는 그의 부분들)의 검사를 위해 사용될 수 있다. 예시된 검사 시스템(100)은 시편 제조 동안 획득된 이미지들을 사용하여 계측 관련 정보(및, 필요한 경우, 결함 관련 정보)를 자동적으로 결정할 수 있는 컴퓨터 기반 시스템(103)을 포함한다. 시스템(103)은 하나 이상의 저해상도 검사 툴(101) 및/또는 하나 이상의 고해상도 검사 툴(102) 및/또는 다른 검사 툴들에 동작가능하게 연결될 수 있다. 검사 툴들은 이미지들을 캡처하고/거나 캡처된 이미지(들)를 검토하고/거나 캡처된 이미지(들)에 관련된 측정들을 가능하게 하거나 제공하도록 구성된다. 시스템(103)은 CAD 서버(110) 및 데이터 저장소(109)에 더 동작가능하게 연결될 수 있다.
시스템(103)은, 하드웨어 기반 입력 인터페이스(105) 및 하드웨어 기반 출력 인터페이스(106)에 동작가능하게 연결된, 프로세서 및 메모리 회로(PMC)(104)를 포함한다. PMC(104)는, 이하에서 더 상세히 설명되는 바와 같이 시스템(103)을 동작시키기 위해 필요한 모든 처리를 제공하도록 구성되고(시스템(103)에 의해 적어도 부분적으로 수행될 수 있는, 도 2, 2a, 3, 3a 및 3b에 설명된 방법들 참고), 프로세서(개별적으로 도시되지 않음) 및 메모리(개별적으로 도시되지 않음)를 포함한다. PMC(104)의 프로세서는 PMC에 포함된 비일시적 컴퓨터 판독가능한 메모리 상에 구현된 컴퓨터 판독가능한 명령어들에 따라 몇몇 기능 모듈들을 실행하도록 구성될 수 있다. 그러한 기능 모듈들은 이하에서 PMC에 포함되는 것으로 언급된다. PMC(104)에 포함된 기능 모듈들은 심층 신경망(DNN)(112)을 포함한다. DNN(112)은 시편들의 이미지들에 기초하여 응용 관련 데이터를 출력하기 위해 기계 학습 알고리즘을 사용하여 데이터 처리를 가능하게 하도록 구성된다.
비제한적인 예로서, DNN(112)의 계층들은 콘볼루션 신경망(CNN) 아키텍처, 순환 신경망 아키텍처, 재귀 신경망들 아키텍처, 생성적 대립 신경망(GAN) 아키텍처 또는 다른 방식에 따라 조직화될 수 있다. 선택적으로, 계층들 중 적어도 일부는 복수의 DNN 부분망들로 조직화될 수 있다. DNN의 각각의 계층은 관련 기술분야에서 차원들, 뉴런들, 또는 노드들로서 전형적으로 지칭되는 다수의 기본 계산 요소들(CE)을 포함할 수 있다.
일반적으로, 주어진 계층의 계산 요소들은 선행 계층 및/또는 후속 계층의 CE들과 연결될 수 있다. 선행 계층의 CE와 후속 계층의 CE 사이의 각각의 연결은 가중 값과 연관된다. 주어진 CE는 각각의 연결들을 통해 이전 계층의 CE들로부터 입력들을 수신할 수 있고, 각각의 주어진 연결은 주어진 연결의 입력에 적용될 수 있는 가중 값과 연관된다. 가중 값들은 연결들의 상대적 강도 및 그에 따른 주어진 CE의 출력에 대한 각각의 입력들의 상대적 영향을 결정할 수 있다. 주어진 CE는 활성화 값(예를 들어, 입력들의 가중 합)을 계산하고, 계산된 활성화 값에 활성화 함수를 적용함으로써 출력을 더 유도하도록 구성될 수 있다. 활성화 함수는, 예를 들어, 항등 함수, 결정 함수(예를 들어, 선형, 시그모이드, 임계 등), 확률적 함수, 또는 다른 적합한 함수일 수 있다. 주어진 CE로부터의 출력은 각각의 연결들을 통해 후속 계층의 CE들로 송신될 수 있다. 마찬가지로, 상기와 같이, CE의 출력에서의 각각의 연결은, 후속 계층의 CE의 입력으로서 수신되기 전에 CE의 출력에 적용될 수 있는 가중 값과 연관될 수 있다. 가중 값들에 추가로, 연결들 및 CE들과 연관된 임계 값들(극한 함수들(limiting functions)을 포함함)이 존재할 수 있다.
DNN(112)의 가중 및/또는 임계 값들은 훈련 전에 초기에 선택될 수 있고, 훈련된 DNN에서 가중 및/또는 임계 값들의 최적 세트를 달성하기 위해, 훈련 동안 더 반복적으로 조정 또는 수정될 수 있다. 각각의 반복 후에, 데이터의 각각의 훈련 세트와 연관된 목표 출력과, DNN(112)에 의해 생성된 실제 출력 사이의 차이(또한, 손실 함수라고 함)가 결정될 수 있다. 차이는 오차 값으로 지칭될 수 있다. 훈련은, 오차 값을 나타내는 비용 또는 손실 함수가, 미리 결정된 값 미만일 때 또는 반복들 사이의 성능에서의 제한된 변화가 달성될 때 완료되는 것으로 결정될 수 있다. 선택적으로, DNN 부분망들 중 적어도 일부는 (존재한다면) 전체 DNN을 훈련시키기 전에 개별적으로 훈련될 수 있다.
시스템(103)은 입력 인터페이스(105)를 통해 입력 데이터를 수신하도록 구성된다. 입력 데이터는, 검사 툴들에 의해 생성된 데이터(및/또는 그의 파생물들 및/또는 그와 연관된 메타데이터) 및/또는 생성되고/거나 하나 이상의 데이터 저장소(109) 및/또는 CAD 서버(110) 및/또는 다른 관련 데이터 저장소에 저장된 데이터를 포함할 수 있다. 입력 데이터는 이미지들(예를 들어, 캡처된 이미지들, 캡처된 이미지들로부터 유도된 이미지들, 시뮬레이션된 이미지들, 합성 이미지들 등) 및 연관된 수치 데이터(예를 들어, 메타데이터, 수작업 속성들 등)를 포함할 수 있다는 점을 주목한다. 이미지 데이터는 시편의 관심 있는 층 및/또는 하나 이상의 다른 층에 관련된 데이터를 포함할 수 있다는 점을 더 주목한다.
시스템(103)은 수신된 입력 데이터의 적어도 일부를 처리하고 출력 인터페이스(106)를 통해 결과들(또는 그의 일부)을 저장 시스템(107)에, 검사 툴(들)에, 결과들을 표시하기 위한 컴퓨터 기반 그래픽 사용자 인터페이스(GUI)(108)에 그리고/또는 외부 시스템들(예를 들어, FAB의 수율 관리 시스템(YMS))에 전송하도록 더 구성된다. GUI(108)는 시스템(103)을 동작시키는 것에 관련된 사용자 특정 입력들을 가능하게 하도록 더 구성될 수 있다.
비제한적인 예로서, 시편은 하나 이상의 저해상도 검사 기계(101)(예를 들어, 광학 검사 시스템, 저해상도 SEM 등)에 의해 검사될 수 있다. 시편의 저해상도 이미지들에 대한 정보를 제공하는 결과 데이터(이하에서 저해상도 이미지 데이터(121)로 지칭됨)는 직접적으로 또는 하나 이상의 중간 시스템을 통해 시스템(103)에 송신될 수 있다. 대안적으로 또는 추가적으로, 시편은 고해상도 기계(102)(예를 들어, 주사 전자 현미경(SEM) 및/또는 원자력 현미경(AFM))에 의해 검사될 수 있다. 시편의 고해상도 이미지들에 대한 정보를 제공하는 결과 데이터(이하에서 고해상도 이미지 데이터(122)로 지칭됨)는 직접적으로 또는 하나 이상의 중간 시스템을 통해 시스템(103)에 송신될 수 있다.
이미지 데이터는 그와 연관된 메타데이터(예를 들어, 픽셀 크기, 결함 유형의 텍스트 설명, 이미지 캡처 프로세스의 파라미터들 등)와 함께 수신 및 처리될 수 있다는 점을 주목한다.
입력 데이터를(예를 들어, 저해상도 이미지 데이터 및/또는 고해상도 이미지 데이터를, 선택적으로, 다른 데이터, 예를 들어, 설계 데이터, 합성 데이터 등과 함께) 처리할 시, 시스템(103)은 결과들(예를 들어, 명령어 관련 데이터(123 및/또는 124))을 검사 툴(들) 중 임의의 것에 전송하고, 결과들(예를 들어, 결함 속성들, 결함 분류 등)을 저장 시스템(107)에 저장하고, 결과들을 GUI(108)를 통해 표시하고/거나 그들을 외부 시스템에(예를 들어, YMS에) 전송할 수 있다.
관련 기술분야의 통상의 기술자는, 본 명세서에 개시된 발명의 교시들이, 도 1에 예시된 시스템에 의해 제한되지 않고; 동등하고/거나 수정된 기능이, 다른 방식으로 통합되거나 분할될 수 있으며 하드웨어 및/또는 펌웨어와 소프트웨어의 임의의 적절한 조합으로 구현될 수 있다는 것을 쉽게 이해할 것이다.
도 1에 예시된 검사 시스템은, 도 1에 도시된 전술된 기능 모듈들이 몇몇 로컬 및/또는 원격 디바이스들에 분산될 수 있고 통신망을 통해 연결될 수 있는 분산 컴퓨팅 환경으로 구현될 수 있다는 점을 주목한다. 다른 실시예들에서, 검사 툴(102), 시스템(107) 및/또는 GUI(108) 중 적어도 하나는 검사 시스템(100)의 외부에 있을 수 있고 입력 인터페이스(105) 및 출력 인터페이스(106)를 통해 시스템(103)과 데이터 통신하여 동작할 수 있다는 점을 추가로 주목한다. 시스템(103)은 검사 툴들과 함께 사용될 독립형 컴퓨터(들)로서 구현될 수 있다. 대안적으로, 시스템의 각각의 기능들은, 적어도 부분적으로, 하나 이상의 검사 툴과 통합될 수 있다.
이제, 런타임 단계 전에 수행될 수 있는 훈련 단계를 설명하는 도 2를 주목한다.
도 2의 방법은, 반도체 시편의 복수의 구조적 파라미터들에 대한 정보를 제공하는 계측 데이터(D계측)를 획득하는 단계(동작(200))를 포함한다. 시편이 복수의 층들을 포함하는 경우, 구조적 파라미터들에 대한 정보를 제공하는 데이터가 층들의 전부 또는 적어도 일부에 대해 취득될 수 있다.
구조적 파라미터들은, 시편의 구조적 피처들의 치수 또는 형상에 대한 정보를 제공하는 파라미터들 및 시편의 구조적 피처들의 위치에 대한 정보를 제공하는 파라미터들 중 적어도 하나를 포함할 수 있다. 예를 들어, D계측는, 예를 들어, 임계 치수들(CD), 임계 치수 균일성(CDU), 오버레이, 에지 배치 오차, 3차원 프로파일, 구조적 피처들의 형상들, 프로세스 변동 오차 등을 포함하는 구조적 파라미터들에 대한 정보를 제공한다.
D계측의 적어도 일부는 검사 툴, 예컨대, 광학 검사 및/또는 전자 빔 검사 툴에 의해 취득/결정될 수 있다. 일부 실시예들에서, 검사 툴은 고해상도 검사 툴(예를 들어, 주사 전자 현미경(SEM)에 대응하는 참조(102)를 참고)일 수 있다. 필요한 경우, 시스템(103)은 데이터(D계측)를 결정하기 위해 검사 툴에 의해 제공된 데이터(예를 들어, 이미지들 및/또는 이미지들의 메타데이터)를 더 처리할 수 있다.
일부 실시예들에 따르면, D계측는, 시편의 물질(들)(예를 들어, 시편의 구조적 피처들을 제조하는 데 사용되는 물질(들))에 대한 정보를 제공하는 데이터를 포함하는 구조적 파라미터들에 대한 정보를 제공한다. 이는, 예를 들어, 물질의 유형, 화학량론적 변동들, 원자 결함들, 계면들, 및 물질 형태(material morphology)를 포함할 수 있다. 이러한 파라미터들은, 예를 들어, 물질 감지 검출기를 포함하는 전자 검사 툴을 사용하여 측정될 수 있다. 전자 검사 툴이 전자 빔으로 시편을 조명할 때, 시편과 전자들의 상호작용은 검출기에 의해 감지될 수 있는 특성 광자를 제공한다. 반사된 광자는 시편의 물질의 특성들에 대한 정보를 제공한다(예를 들어, X-선 광자들은 물질의 특성들에 대한 정보를 제공한다).
도 2의 방법은, 시편의 전기적 특성들에 대한 정보를 제공하는 모델을 획득하는 단계(동작(210))를 포함한다. 특히, 모델은 시편의 (위에서 언급된 바와 같은) (하나 이상의) 구조적 파라미터(예컨대, 물질들, 구조적 피처들의 치수들/위치들/3D 프로파일 등)와 시편의 하나 이상의 전기적 특성 사이의 관계에 대한 정보를 제공할 수 있다. 전기적 특성들의 예들은 과도, 펄스, 및 DC 특성들(예를 들어, 전압, 전류, 커패시턴스, 컨덕턴스 등), 캐리어 운송, 전하 트래핑 및 방출 등을 포함한다.
일부 실시예들에 따르면, 모델은 지네스트라™(Ginestra™) 시뮬레이션 소프트웨어를 사용하여 생성될 수 있다. 이러한 소프트웨어는, 예를 들어, https://www.appliedmaterials.com/products/applied-mdlx-ginestra-simulation-software에서 설명된다(이 링크에 인용된 내용 및 문헌들은 인용에 의해 본원에 포함된다). 이는 제한적이지 않으며, 다른 전기적 모델들이 사용될 수 있다(예를 들어, 전기적 모델은 상관 기법들 등을 사용하여 구축될 수 있다).
방법은, 시편의 적어도 하나의 주어진 전기적 특성에 대해, 영향 기준에 따라, 주어진 전기적 특성에 영향을 미치는, 복수의 구조적 파라미터들 중 하나 이상의 주어진 구조적 파라미터를 결정하기 위해 모델 및 D계측를 사용하는 단계(동작(220))를 더 포함한다. 일부 실시예들에서, 설계 데이터에 대한 하나 이상의 주어진 구조적 파라미터의 변동은, 영향 기준에 따라, 주어진 전기적 특성에 영향을 미친다.
특히, 영향 기준은, 하나 이상의 주어진 구조적 파라미터(및/또는 설계 데이터에 대한, 주어진 구조적 파라미터의 변동)가, 복수의 구조적 파라미터들 중 다른 구조적 파라미터들의 변동(및/또는 설계 데이터에 대한, 다른 구조적 파라미터의 변동)보다 더 많이, 시편의 주어진 전기적 특성에 영향을 미치는 것을 정의할 수 있다.
다시 말해서, 일부 실시예들에 따르면, (예를 들어, 예상된 또는 설계 전기적 특성에 대한) 주어진 전기적 특성의 변동들은 다른 구조적 파라미터들의 변동들보다 하나 이상의 주어진 구조적 파라미터의 변동들과 가장 잘 상관된다. 하나 이상의 주어진 구조적 파라미터의 거동은 주어진 전기적 특성의 거동과 강하게 연관되는 것으로 식별되었다. 그러므로, 하나 이상의 주어진 구조적 파라미터는 시편의 주어진 전기적 특성의 거동을 분석하기 위해 다른 구조적 파라미터들보다 더 관련된다.
일부 실시예들에서, 영향 기준은, 하나 이상의 주어진 구조적 파라미터와 주어진 전기적 특성 사이의 상관의 수준이, 미리 정의된 임계치를 초과한다고 정의할 수 있다.
주어진 전기적 특성이 위에서 언급되었지만, 이는 복수의 상이한 주어진 전기적 특성들에 유사하게 적용된다. 각각의 주어진 전기적 특성에 대해, 하나 이상의 주어진 구조적 파라미터의 세트는 영향 기준(영향 기준은 각각의 주어진 전기적 특성에 대해 상이할 수 있음)에 따라, 주어진 전기적 특성에 영향을 주는 것으로서 식별될 수 있다.
도 2a는 동작(220)에서 수행될 수 있는 가능한 동작들을 도시한다. 도 2a의 방법은, 시편의 복수의 구조적 파라미터들 또는 설계 데이터에 대한 구조적 파라미터의 변동들에 대한 정보를 제공하는 데이터(D계측)를 (동작(210)에서 획득된 바와 같은) 전기적 모델에 주입하는 단계(동작(2201))를 포함할 수 있다. 전기적 모델은 D계측와 연관된 하나 이상의 전기적 특성을 추정한다(동작(2202)).
도 2a의 방법은, 하나 이상의 추정된 전기적 특성(또는 설계 전기적 특성들에 대한 전기적 특성의 변동들)과, 시편의 복수의 구조적 파라미터들(또는 설계 데이터에 대한 구조적 파라미터의 변동들)에 대한 정보를 제공하는 데이터(D계측) 사이의 관계를 결정하기 위해 분석을 수행하는 단계(동작(2203))를 더 포함할 수 있다.
동작(2203)은 다변수 분석(multi-variable analysis)을 수행하는 것을 포함할 수 있다. 다변수 분석은 다음을 입력으로서 수신한다:
- 시편의 복수의 구조적 파라미터들, 및/또는 설계 데이터에 대한 구조적 파라미터의 변동들에 대한 정보를 제공하는 데이터(D계측);
- (모델에 의해 추정된 바와 같은) 시편의 하나 이상의 추정된 전기적 특성, 및/또는 설계 전기적 특성들에 대한, 추정된 전기적 특성의 변동들(이러한 하나 이상의 전기적 특성에 대해, 시편의 구조적 파라미터들과의 상관을 이해하는 것이 바람직함).
일부 실시예들에 따르면, 다변수 분석은 또한, 시편의 하나 이상의 전기적 특성의 실제 전기적 측정치들을 입력으로서 수신할 수 있다.
일부 실시예들에 따르면, 다변수 분석은 시편의 전기적 특성들(또는 그의 변동들)과 D계측(또는 그의 변동들) 사이의 다양한 상관 분석(예를 들어, 선형 상관 분석)을 수행하는 것을 포함한다. 일부 실시예들에서, 상관 분석은 하나 이상의 전기적 특성 각각과 하나 이상의 구조적 파라미터 각각 사이에서 독립적으로 수행된다.
일부 실시예들에 따르면, 다변수 분석은, 시편의 하나 이상의 전기적 특성과 시편의 하나 이상의 구조적 파라미터 사이의 관계를 결정하기 위해 기계 학습망, 예컨대, 심층 신경망(예를 들어, DNN(112))을 사용하는 것을 포함한다. 기계 학습망은 입력으로서 다음을 수신한다:
- 시편의 복수의 구조적 파라미터들, 및/또는 설계 데이터에 대한 구조적 파라미터의 변동들에 대한 정보를 제공하는 데이터(D계측);
- (모델에 의해 추정된 바와 같은) 시편의 하나 이상의 추정된 전기적 특성, 및/또는 설계 전기적 특성들에 대한, 추정된 전기적 특성의 변동들(이러한 하나 이상의 전기적 특성에 대해, 시편의 구조적 파라미터들과의 상관을 이해하는 것이 바람직함). 일부 실시예들에서, 시편의 전기적 특성들의 실제 전기적 측정치들이 제공된다.
일부 실시예들에서, 기계 학습망의 훈련이 감독된다. 특히, 물리적 모델이 기계 학습망에 제공될 수 있다. 물리적 모델은, 예를 들어, (예를 들어, 시편의 전기적 특성들과 구조적 파라미터들 사이의) 물리적 상관들에 대한 표시들을 제공하며, 이는, 기계 학습망이 시편의 전기적 특성들과 구조적 피처들 사이의 관계를 더 양호하게 예측하는 것을 돕는다. 예를 들어, 물리적 모델은 커패시턴스가 시편의 면적의 함수라는 것 등을 나타낸다. 예를 들어, 심층 신경망이 다변수 분석을 수행할 때 과적합을 수행하는 경우, 물리적 모델은 심층 신경망의 출력을 보정한다.
도 2의 방법은, 검사 툴에 대한 레시피(검사 레시피)를 생성하는 단계(동작(230))를 더 포함한다.
동작(220)에서, 시편의 주어진 전기적 특성에 대해, 하나 이상의 주어진 구조적 파라미터가 영향 기준에 따라 이러한 주어진 전기적 특성에 영향을 미치는 것으로 결정되었다고 가정한다. 특히, 이는, 하나 이상의 주어진 구조적 파라미터가, 다른 구조적 파라미터들보다 더 많이 이러한 주어진 전기적 특성에 영향을 미친다는 사실에 대응할 수 있다.
레시피는, 검사 툴에 의한 데이터 취득을 하나 이상의 주어진 구조적 파라미터 또는 그에 대한 정보를 제공하는 데이터에 집중하도록 생성될 수 있다.
특히, 레시피는 하나 이상의 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터의 제1 취득 속도와, 복수의 구조적 파라미터들 중 다른 구조적 파라미터들에 대한 정보를 제공하는 데이터의 제2 취득 속도 사이의 비율이 기준을 충족시키는 것을 가능하게 한다. 이러한 기준은, 예를 들어, 제1 취득 속도가 제2 취득 속도보다 더 높은 것을 정의할 수 있다. 취득 속도는, 특히, 취득되는 샘플들의 개수 및/또는 취득되는 샘플들의 시간 단위 당 개수에 대한 정보를 제공한다.
일부 실시예들에서, 제1 취득 속도는, 예를 들어, 운영자에 의해 선택될 수 있는 미리 정의된 값만큼 제2 취득 속도보다 더 클 수 있다.
일부 실시예들에서, N개의 구조적 파라미터들(P1 내지 PN)이 분석된다고 가정한다. (영향 기준에 따라, 주어진 전기적 특성에 영향을 미치는) 주어진 구조적 파라미터가 파라미터(P2)에 대응한다고 가정한다. 일부 실시예들에서, 레시피는, P2에 대한 정보를 제공하는 데이터의 취득 속도가, P1에 대한 정보를 제공하는 데이터의 취득 속도보다 크고, P3에 대한 정보를 제공하는 데이터의 취득 속도보다 크고, ..., PN에 대한 정보를 제공하는 데이터의 취득 속도보다 큰 것을 가능하게 한다. 이러한 예는 제한적이지 않다. 다시 말해서, 이는, 주어진 구조적 파라미터들 각각에 대한 정보를 제공하는 데이터의 취득 속도가, 다른 구조적 파라미터들 각각에 대한 정보를 제공하는 데이터의 취득 속도보다 더 크다는 사실에 대응한다.
일부 실시예들에 따르면, 비율은, 하나 이상의 주어진 구조적 파라미터에 대해 취득되는 샘플들의 개수(데이터의 양)가, 다른 구조적 파라미터들 각각에 대한 정보를 제공하는 데이터에 대해 취득되는 샘플들의 개수(데이터의 양)보다 더 클 때 기준을 충족시킨다. 일부 실시예들에서, 이는, 주어진 구조적 파라미터들 각각에 대한 정보를 제공하는 데이터의 양이, 다른 구조적 파라미터들 각각에 대한 정보를 제공하는 데이터의 양보다 더 크다는 사실에 대응한다.
일부 실시예들에서, 동작(230)은 복수의 시편들에 걸친 하나 이상의 주어진 구조적 파라미터의 변동을 고려할 수 있다. 하나 이상의 주어진 구조적 파라미터의 변동은, 예를 들어, 적응된 통계 지표를 사용하여 측정될 수 있고, 예를 들어, 임계치와 비교될 수 있다. 예를 들어, 다른 시편들에 대한 주어진 구조적 파라미터의 표준 편차가 결정될 수 있다. 그러나 이는 제한적이지 않다. 주어진 구조적 파라미터가 복수의 시편들에 걸쳐 안정적인 것으로 식별된 경우, 영향 기준에 따라 하나 이상의 주어진 전기적 특성에 영향을 주는 것으로 결정되었지만, 이러한 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터의 취득 속도는 다른 구조적 파라미터들의 취득 속도에 비해 증가될 필요가 없다(왜냐하면, 그의 값이 다른 시편들로부터 예측될 수 있기 때문이다). 대조적으로, 주어진 구조적 파라미터가, 주어진 전기적 특성에 영향을 주는 것 및 시편들 간에 변하는 것 둘 모두로서 식별된 경우, 그의 취득 속도는 다른 구조적 파라미터들 각각의 취득 속도보다 더 크게 설정되거나 증가될 수 있다.
일부 실시예들에 따르면, (동작(200)에서 획득된) 계측 데이터(D계측)가, 이전의 제1 취득 속도로 하나 이상의 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터의 취득 및 이전의 제2 취득 속도로 복수의 구조적 파라미터들 중 다른 구조적 파라미터들에 대한 정보를 제공하는 데이터의 취득을 가능하게 한 이전 레시피로 취득되었다고 가정한다. 기준은 동작(230)에서 생성된 레시피가 다음 중 적어도 하나를 가능하게 한다는 것을 정의할 수 있다:
- 이전의 제1 취득 속도보다 더 큰 새로운 제1 취득 속도로 하나 이상의 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터의 취득;
- 이전의 제2 취득 속도보다 더 낮은 새로운 제2 취득 속도로 다른 구조적 파라미터들에 대한 정보를 제공하는 데이터의 취득.
일부 실시예들에 따르면, 레시피는, 검사 툴이, 복수의 구조적 파라미터들 중 다른 파라미터들에 대한 정보를 제공하는 데이터에 대해, 하나 이상의 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터를 취득하는 데 더 많은 시간을 투입하는 것을 가능하게 한다.
복수의 주어진 구조적 파라미터들이 식별된 경우, 제1 취득 속도는 주어진 구조적 파라미터들 각각에 대해 반드시 동일한 것은 아니다. 유사하게, 제2 취득 속도는 다른 구조적 파라미터들 각각에 대해 반드시 동일한 것은 아니다.
검사 툴에 의한 데이터 취득은 실제로 (예를 들어, 시간 및/또는 비용 제약들 때문에) 제한되므로, 데이터 취득은 시편의 (관심 있는) 전기적 특성들에 영향을 미치는 데이터에 집중된다. 그러므로, 스마트한 샘플링이 달성된다.
동작(2202)을 참조하여 언급된 바와 같이, 시편의 모델은, 데이터(D계측)(또는 설계 데이터에 대한 데이터의 변동들)에 기초하여 시편의 하나 이상의 전기적 특성(또는 예상된 특성들에 대한 전기적 특성의 변동들)을 예측하는 데 사용된다.
일부 실시예들에 따르면, 도 2의 방법은 시편의 하나 이상의 전기적 특성의 예측을 이러한 전기적 특성들의 실제 측정치들과 비교하는 단계(동작(240))를 포함할 수 있다. 그들 사이의 매칭 수준에 따라, 관계(동작(2203)에서 결정됨) 및/또는 모델(동작(210)에서 획득됨)이 어느 정도로 유효한지가 결정될 수 있다. 일부 실시예들에 따르면, 매칭 수준이 기준을 충족하지 않는 경우, 방법은 (예를 들어, 동일한 시편에 대해 그리고/또는 다른 시편에 대해) 반복될 수 있다.
위에서 언급된 바와 같이, 훈련 단계 동안 수행될 수 있는, 도 2의 방법은 복수의 시편들에 대해 반복될 수 있다.
이제, 도 3을 주목한다.
도 3의 방법은, 예를 들어, 런타임 단계 동안 수행될 수 있다. 일부 실시예들에서, 이는 시편의 실시간 검사 동안 수행될 수 있다.
방법은, 반도체 시편의 복수의 구조적 파라미터들에 대한 정보를 제공하는 계측 데이터(D계측)를 취득하는 단계(동작(300))를 포함한다. 데이터(D계측)의 예들은 동작(200)을 참조하여 이미 제공되었다.
D계측의 적어도 일부는 검사 툴, 예컨대, 광학 검사 및/또는 전자 빔 검사 툴에 의해 취득될 수 있다. 일부 실시예들에서, 검사 툴은 고해상도 검사 툴(예를 들어, SEM)일 수 있다. 일부 실시예들에서, D계측의 적어도 일부는, 위에 언급된 바와 같이, 물질에 민감한 검출기(예를 들어, 광자 검출기)에 의해 취득될 수 있다.
일부 실시예들에서, 런타임 동안 검사된 적어도 하나의 제1 시편, 및 훈련 단계(도 2 참고) 동안 사용된 적어도 하나의 제2 시편은 유사성 기준에 따라 유사하다. 유사성 기준은, 예를 들어, 제1 시편(또는 그의 적어도 제1 영역) 및 제2 시편(또는 그의 적어도 제2 영역)이, 동일한 물리적 구성요소들을 포함하거나 반도체 시편의 유사한 구역들(예를 들어, 유사한 다이들, 셀들 등)을 포함하는 것을 정의할 수 있다.
취득은, 훈련 단계(도 2 참고)에서 생성된 바와 같은 레시피에 따라 검사 툴에 의해 수행될 수 있다. 특히, 명령은 레시피에 따라 검사를 수행하기 위해 검사 툴에 전송될 수 있다. 결과적으로, 계측 데이터(D계측/신규)가 획득된다. D계측/신규는 주로, 하나 이상의 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터를 포함한다(다른 구조적 파라미터들에 대한 정보를 제공하는 데이터가 또한 획득될 수 있지만, 위에서 언급된 바와 같이, 하나 이상의 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터의 취득/샘플링 속도는 다른 구조적 파라미터들에 대한 정보를 제공하는 데이터에 대한 것보다 더 크도록 선택될 수 있다). 레시피는, 검사 툴에 의한 데이터 취득을, 분석될 적어도 하나의 주어진 전기적 특성에 대해(또는 분석될 복수의 주어진 전기적 특성들에 대해) 관련된 구조적 파라미터들에 집중시키는 것을 가능하게 한다.
방법은, 시편의 적어도 하나의 주어진 전기적 특성에 대해, 영향 기준에 따라, 주어진 전기적 특성에 영향을 미치는, 복수의 구조적 파라미터들 중 하나 이상의 주어진 구조적 파라미터를 결정하기 위해 모델(이 모델은 동작(210)에서 훈련 단계 동안 획득되었음) 및 D계측/신규를 사용하는 단계(동작(320))를 더 포함한다. 영향 기준은 동작(220)에서 정의된 영향 기준과 동일할 수 있으므로, 다시 설명되지 않는다.
시편의 런타임 검사 동안 수행될 수 있는 동작(320)은, 훈련 단계 동안 수행되는 동작(220)과 유사하다.
동작(220)이 훈련 단계 동안 이미 수행되었지만, (런타임 단계 동안) 동작(320)을 수행하는 것은 여러 이점들을 제공할 수 있다. 실제로, 주어진 전기적 특성에 영향을 미치는 구조적 파라미터들은 (심지어 동일한 시편에 대해서도) 시간 경과에 따라 변할 수 있다. 예를 들어, 훈련 단계 동안, (파라미터들(P1 내지 PN) 중에서) 주어진 구조적 파라미터들(P1 내지 P3)이, 주어진 전기적 특성에 대한 가장 관련있는 구조적 파라미터들이라고 결정되었다고 가정한다. 런타임 동안, 파라미터들(P1, P2 및 P4)이 이제, 주어진 전기적 특성에 대해 가장 관련있는 파라미터들이라는 것을 발견할 수 있다. 이러한 예는 제한적이지 않다.
일부 실시예들에 따르면, 동작(320)은 도 3a에서 설명된 동작들을 포함할 수 있다.
도 3a의 방법은, 시편의 복수의 구조적 파라미터들 또는 설계 데이터에 대한 구조적 파라미터의 변동들에 대한 정보를 제공하는 데이터(D계측/신규)를 전기적 모델(전기적 모델은 동작(210)에서 획득됨)에 주입하는 단계(동작(3201))를 포함할 수 있다. 전기적 모델은, D계측/신규와 연관된 시편의 하나 이상의 전기적 특성(예를 들어, 위에서 언급된 바와 같은 주어진 전기적 특성을 포함함)을 추정한다(동작(3202)).
도 3a의 방법은, 추정된 하나 이상의 전기적 특성(또는 설계 전기적 특성들에 대한 전기적 특성의 변동들)과, 시편의 복수의 구조적 파라미터들, 또는 설계 데이터에 대한 구조적 파라미터의 변동들에 대한 정보를 제공하는 데이터(D계측/신규) 사이의 관계를 결정하기 위해 분석을 수행하는 단계(동작(3203))를 더 포함할 수 있다. 동작(3203)은 다변수 분석을 수행하는 것을 포함할 수 있다. 동작(3203)은 동작(2203)과 유사하고, 다시 설명되지 않는다.
도 3의 방법은 레시피를 업데이트하는 단계(동작(330))를 더 포함한다. 위에서 언급된 바와 같이, 동작(320)에서, (훈련 단계 동안 식별된 것들과는 상이한) 구조적 파라미터들이, 주어진 전기적 특성에 영향을 미치는 것으로서 식별되는 것이 발생할 수 있다. 그러므로, 레시피는 이러한 분석의 결과들을 고려하도록 업데이트된다.
동작(320)에서, 제2 주어진 구조적 파라미터들이 영향 기준에 따라, 주어진 전기적 특성에 영향을 미치는 것이 식별되었다고 가정한다. 레시피는, 하나 이상의 제2 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터에 대한 정보를 제공하는 제1 취득 속도와, 복수의 구조적 파라미터들 중 다른 구조적 파라미터들에 대한 정보를 제공하는 데이터의 제2 취득 속도 사이의 비율이 기준을 충족시키는 것을 가능하게 하기 위해 업데이트될 수 있다. 특히, 제1 취득 속도는 제2 취득 속도보다 더 높을 수 있다. 일부 실시예들에서, 하나 이상의 제2 주어진 구조적 파라미터 각각에 대한 정보를 제공하는 데이터의 제1 취득 속도는 복수의 구조적 파라미터들의 다른 구조적 파라미터들 각각에 대한 정보를 제공하는 데이터의 제2 취득 속도보다 더 크다.
일부 실시예들에 따르면, 비율은, 하나 이상의 제2 주어진 구조적 파라미터에 대해 취득되는 샘플들의 개수(데이터의 양)가, 다른 구조적 파라미터들에 대한 정보를 제공하는 데이터에 대해 취득되는 샘플들의 개수(데이터의 양)보다 더 클 때 기준을 충족시킨다. 일부 실시예들에서, 하나 이상의 제2 구조적 파라미터들 각각에 대한 정보를 제공하는 데이터의 양은, 다른 구조적 파라미터들 각각에 대한 정보를 제공하는 데이터의 양보다 더 크다.
일부 실시예들에 따르면, (동작(300)에서 획득된) 계측 데이터(D계측/신규)가, 이전의 제1 취득 속도로 하나 이상의 제2 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터의 취득 및 이전의 제2 취득 속도로 복수의 구조적 파라미터들 중 다른 구조적 파라미터들에 대한 정보를 제공하는 데이터의 취득을 가능하게 한 레시피로 취득되었다고 가정한다. 기준은 동작(330)에서 생성된 레시피가 다음 중 적어도 하나를 가능하게 한다는 것을 정의할 수 있다:
- 이전의 제1 취득 속도보다 더 높은 새로운 제1 취득 속도로 하나 이상의 제2 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터의 취득;
- 이전의 제2 취득 속도보다 더 낮은 새로운 제2 취득 속도로 다른 구조적 파라미터들에 대한 정보를 제공하는 데이터의 취득.
일부 실시예들에 따르면, 레시피는, 검사 툴이, 복수의 구조적 파라미터들 중 다른 파라미터들에 대한 정보를 제공하는 데이터에 대해, 하나 이상의 제2 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터를 취득하는 데 더 많은 시간을 투입하는 것을 가능하게 한다.
일부 실시예들에 따르면, 동작(330)은 복수의 시편들에 걸친 하나 이상의 제2 주어진 구조적 파라미터의 변동을 고려할 수 있다. 하나 이상의 제2 주어진 구조적 파라미터의 변동은, 예를 들어, 적응된 통계 지표를 사용하여 측정될 수 있고, 예를 들어, 임계치와 비교될 수 있다. 예를 들어, 다른 시편들에 대한 제2 주어진 구조적 파라미터의 표준 편차가 결정될 수 있다. 그러나 이는 제한적이지 않다. 제2 주어진 구조적 파라미터가 복수의 시편들에 걸쳐 안정적인 것으로 식별된 경우, 영향 기준에 따라 하나 이상의 주어진 전기적 특성에 영향을 주는 것으로 결정되었지만, 이러한 제2 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터의 취득 속도는 다른 구조적 파라미터들의 취득 속도에 비해 증가될 필요가 없다(왜냐하면, 그의 값이 다른 시편들로부터 예측될 수 있기 때문이다). 대조적으로, 제2 주어진 구조적 파라미터가, 주어진 전기적 특성에 영향을 주는 것 및 시편들 간에 변하는 것 둘 모두로서 식별된 경우, 그의 취득 속도는 다른 구조적 파라미터들 각각의 취득 속도보다 더 크게 설정되거나 증가될 수 있다.
도 3에 도시된 바와 같이(참조(340)를 참조), 일부 실시예들에 따르면, 도 3의 방법은 반복적으로 반복될 수 있다. 특히, 일단 레시피가 업데이트되면(동작(330)), 이는, 레시피에 기초하여 검사 툴에 의해 데이터 취득이 수행되는 동작(300)으로 복귀될 수 있다.
일부 실시예들에서, 동작(320 및 330)은 레시피를 더 개선하기 위해 반복될 수 있다.
일부 실시예들에 따르면, 방법은, 레시피의 최신 업데이트에 따른 데이터(D계측/신규)의 취득 후에, 시편의 적어도 하나의 주어진 전기적 특성을 예측하는 단계(동작(350))를 포함할 수 있다.
레시피는, 주어진 전기적 특성에 영향을 미치는 데이터(D계측/신규)에 데이터 취득을 선택적으로 집중하는 것을 가능하게 했다. 그러므로, 동작(350)은 도 3b에서 설명된 바와 같은 동작들을 포함할 수 있다.
도 3b의 방법은, 시편의 하나 이상의 구조적 파라미터 또는 설계 데이터에 대한 구조적 파라미터의 변동들에 대한 정보를 제공하는 데이터(D계측/신규)를 전기적 모델에 주입하는 단계(동작(3501))를 포함할 수 있다.
전기적 모델은 D계측/신규와 연관된 적어도 하나의 주어진 전기적 특성을 추정한다(동작(3502)). 그러므로, 요구되는 대로, 주어진 전기적 특성의 예측이 획득된다. 이러한 예측은, 시편의 제조 프로세스의 여러 스테이지들에서 그리고 시편의 다양한 층들에 대해 수행될 수 있다. 이러한 예측은, 심지어 시편의 제조 프로세스의 초기 스테이지에서도, 그리고 시편의 실제 전기 테스트들을 수행하는 것을 요구하지 않고 수행될 수 있다.
도 3에 도시된 바와 같이, 일부 실시예들에 따르면, 방법은 제조 프로세스를 보정하기 위해, 적어도 하나의 주어진 전기적 특성의 예측을 사용할 수 있다(동작(360)). 실제로, 적어도 하나의 주어진 전기적 특성이, 그의 설계 값으로부터 벗어날 것으로 예상되는 것으로 보이는 경우, 방법은, 주어진 전기적 특성에 영향을 미치는, 시편의 하나 이상의 주어진 구조적 파라미터를 보정하는 단계를 포함할 수 있다. 일부 실시예들에 따르면, 이는 시편의 리소그래피 프로세스를 재작업하는 것을 포함할 수 있다. 특히, 이는 리소그래피 스테이지에서 레지스트(포토레지스트로 또한 지칭됨)를 재작업하는 것을 포함할 수 있다. 이는, 시편(웨이퍼)이 긁히지 않기 때문에, 프로세스 보정을 촉발하기 위한 비용 효과적인 방법이다.
이제, 도 4를 주목한다.
동작들(200 및 300)을 참조하여 설명된 바와 같이, 시편에 대한 정보를 제공하는 데이터의 취득은 검사 툴에 의해 수행된다.
일부 실시예들에 따르면, 데이터 취득은 US 9,046,475(참조에 의해 그 전체가 본원에 포함됨)에 설명된 방법에 따라, 다음의 동작들을 포함할 수 있다.
시편은 적어도 2개의 층들을 포함한다고 가정한다. 제1 층은, 제1 리소그래피 프로세스를 사용하여 제조된 제1 3차원 피처를 포함한다. 제2 3차원 피처는 제1 층 아래에 매립된 제2 층에 형성되고 제1 리소그래피 프로세스 이전에 제2 리소그래피 프로세스에 의해 형성된다.
방법은, 제1 및 제2 피처들의 적어도 부분의 이미지를 생성하기 위해 (전자 빔 검사 툴, 예컨대, SEM을 사용하여) 다단계 이미지화 시퀀스를 수행하는 단계를 포함한다. 이는, (예를 들어, 1차 전자 빔의 전자들이 적어도 2000 전자 볼트의 랜딩 에너지를 갖도록) 제1 이미지화 단계 동안 1차 전자 빔의 전자들을 제1 피처와 상호작용하도록 지향시키는 단계(동작(400))를 포함할 수 있다. 방법은, (예를 들어, 1차 전자 빔의 전자들이 적어도 5000 전자 볼트의 랜딩 에너지를 갖도록) 제2 이미지화 단계 동안 1차 전자 빔의 전자들을 제2 피처와 상호작용하도록 지향시키는 단계(동작(410))를 더 포함한다. 방법은 제1 및 제2 피처들 중 적어도 하나로부터 산란되거나 반사된 전자들에 응답하여 검출 신호들을 생성하는 단계(동작(420))를 더 포함한다. 방법은, 검출 신호들에 기초하여 제1 피처와 제2 피처 사이의 적어도 하나의 공간적 관계를 결정하는 단계(동작(430))를 더 포함할 수 있다. 이는, 예를 들어, 2개의 피처들 사이의 오버레이를 결정하는 단계를 포함할 수 있다. 일부 실시예들에서, 공간적 관계는 제1 피처를 나타내는 정보를 사용하여 결정될 수 있다. 이 정보는 1차 전자 빔의 전자들을 제2 영역과 실질적으로 상호작용하지 않고 제1 영역과 상호작용하도록 지향시킴으로써 생성될 수 있다. 이 정보는, 예를 들어, 제1 피처(들)의 폭을 포함할 수 있다. 그러나 이는 제한적이지 않다.
다시 말해서, 이러한 취득 방법은, 시편의 복수의 층들에 걸친 복수의 구조적 파라미터들에 대한 정보를 제공하는 데이터(D계측)를 취득하는 것을 가능하게 한다.
이 취득 방법은 특히 동작(360)에서 사용될 수 있다. 실제로, 이러한 취득 방법은 시편의 복수의 리소그래피 층들에 걸친 구조적 파라미터들의 취득을 가능하게 하므로, (일반적으로, 기판/층 상에 저항성 물질을 증착시키고, 포토리소그래피 프로세스에 의해 저항성 물질을 노출시키고, 나중에 식각될 일부 영역들을 한정하는 패턴을 생성하기 위해, 노출된 저항성 물질을 현상함으로써 제조되는) 리소그래피 층들 중 하나 이상을 재작업하는 데 사용될 수 있다. 포토레지스트가 리소그래피 스테이지 동안 증착된 다수의 층들(예를 들어, 나중에 제거되는, 하드 마스크, 바닥 반사방지 코팅) 상에 놓이므로, 다양한 층들의 하부층 정렬은 이러한 취득 방법의 사용에 의해 용이해진다. 결과적으로, 이는 리소그래피 층들의 재작업 프로세스를 용이하게 한다.
본 발명은 본 출원에서, 본원에 포함된 설명에 제시되거나 도면들에 예시된 세부사항들로 제한되지 않는다는 것을 이해해야 한다.
또한, 본 발명에 따른 시스템은, 적어도 부분적으로, 적절히 프로그래밍된 컴퓨터 상에 구현될 수 있다는 것을 이해할 것이다. 마찬가지로, 본 발명은, 본 발명의 방법을 실행하기 위해, 컴퓨터에 의해 판독가능한 컴퓨터 프로그램을 고려한다. 본 발명은, 본 발명의 방법을 실행하기 위해 컴퓨터에 의해 실행가능한 명령어들의 프로그램을 유형적으로 구현하는 비일시적 컴퓨터 판독가능한 메모리를 더 고려한다.
본 발명은 다른 실시예들이 가능하고, 다양한 방식들로 실시되거나 수행될 수 있다. 그러므로, 본원에서 채용되는 어법 및 용어는 설명의 목적을 위한 것이며 제한으로서 간주되어서는 안 된다는 점을 이해하여야 한다. 이로써, 관련 기술분야의 통상의 기술자는, 본 개시내용이 기초로 하는 개념이, 본 명세서에 개시된 발명의 몇몇 목적을 수행하기 위한 다른 구조들, 방법들 및 시스템들을 설계하기 위한 기초로서 용이하게 활용될 수 있음을 이해할 것이다.
관련 기술분야의 통상의 기술자는, 다양한 수정들 및 변경들이, 본 발명의 범위로부터 벗어나지 않고 앞서 설명되고 첨부된 청구항들에 그리고 청구항들에 의해 정의된 바와 같이 본 발명의 실시예들에 적용될 수 있다는 것을 쉽게 이해할 것이다.

Claims (20)

  1. 프로세서 및 메모리 회로(PMC)를 포함하는 시스템으로서, 상기 PMC는:
    - 반도체 시편의 복수의 구조적 파라미터들에 대한 정보를 제공하는 계측 데이터(D계측)를 획득하고,
    - 상기 구조적 파라미터들 중 적어도 일부와 상기 반도체 시편의 하나 이상의 전기적 특성 사이의 관계에 대한 정보를 제공하는 모델을 획득하고,
    - 상기 시편의 적어도 하나의 주어진 전기적 특성에 대해, 영향 기준에 따라 상기 주어진 전기적 특성에 영향을 미치는, 상기 복수의 구조적 파라미터들 중 하나 이상의 주어진 구조적 파라미터를 결정하기 위해 상기 모델 및 D계측를 사용하고,
    - 검사 툴에 대한 레시피를 생성하도록
    구성되고, 상기 레시피는, 상기 하나 이상의 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터의 제1 취득 속도와, 상기 복수의 구조적 파라미터들 중 다른 구조적 파라미터들에 대한 정보를 제공하는 데이터의 제2 취득 속도 사이의 비율이 기준을 충족시키는 것을 가능하게 하는, 시스템.
  2. 제1항에 있어서,
    상기 레시피는, 상기 복수의 구조적 파라미터들 중 다른 구조적 파라미터들 각각에 대한 정보를 제공하는 데이터의 양보다 더 큰 상기 하나 이상의 주어진 구조적 파라미터 각각에 대한 정보를 제공하는 데이터의 양의, 상기 검사 툴에 의한, 취득을 가능하게 하는, 시스템.
  3. 제1항에 있어서, 상기 구조적 파라미터들은:
    상기 시편의 하나 이상의 구조적 피처의 치수에 대한 정보를 제공하는 파라미터들,
    상기 시편의 하나 이상의 구조적 피처의 형상에 대한 정보를 제공하는 파라미터들,
    상기 시편의 하나 이상의 구조적 피처의 위치에 대한 정보를 제공하는 파라미터들, 및
    상기 시편의 하나 이상의 구조적 피처의 물질에 대한 정보를 제공하는 파라미터들
    중 적어도 하나를 포함하는, 시스템.
  4. 제1항에 있어서,
    상기 영향 기준은, 상기 하나 이상의 주어진 구조적 파라미터가 상기 복수의 구조적 파라미터들 중 다른 구조적 파라미터들보다 더 많이 상기 주어진 전기적 특성에 영향을 미치도록 하는 것인, 시스템.
  5. 제1항에 있어서,
    상기 시편의 주어진 전기적 특성에 대한 정보를 제공하는 전기적 측정치들을 획득하고,
    상기 하나 이상의 주어진 구조적 파라미터가 상기 영향 기준에 따라 상기 주어진 전기적 특성에 영향을 미치는지 여부를 검증하기 위해 적어도 상기 전기적 측정치들 및 상기 하나 이상의 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터를 사용하도록
    구성되는, 시스템.
  6. 제1항에 있어서,
    상기 레시피를 사용하여 상기 시편의 검사를 수행하기 위해 검사 툴에 명령을 전송하고,
    상기 하나 이상의 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터를 획득하고,
    상기 시편에 대한 상기 주어진 전기적 특성을 예측하기 위해 상기 데이터 및 상기 모델을 사용하도록
    구성되는, 시스템.
  7. 제1항에 있어서,
    상기 레시피를 사용하여 상기 시편의 검사를 수행하기 위해 검사 툴에 명령을 전송하고,
    상기 하나 이상의 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터를 획득하고,
    상기 시편의 리소그래피 프로세스를 재작업하기 위해 상기 데이터 및 상기 모델을 사용하도록
    구성되는, 시스템.
  8. 제1항에 있어서,
    상기 레시피를 사용하여 새로운 시편의 검사를 수행하기 위해 검사 툴에 명령을 전송하고,
    상기 시편의 복수의 구조적 파라미터들에 대한 정보를 제공하는 계측 데이터(D계측/신규)를 획득하고,
    상기 시편의 적어도 하나의 주어진 전기적 특성에 대해, 영향 기준에 따라 상기 주어진 전기적 특성에 영향을 미치는, 상기 복수의 구조적 파라미터들 중 하나 이상의 제2 주어진 구조적 파라미터를 결정하기 위해 상기 모델 및 D계측/신규를 사용하고,
    상기 검사 툴에 의한 상기 새로운 시편의 검사에 대한 레시피를 업데이트하도록
    구성되고, 상기 레시피는, 상기 하나 이상의 제2 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터의 제1 취득 속도와 상기 복수의 구조적 파라미터들 중 다른 구조적 파라미터들에 대한 정보를 제공하는 데이터의 제2 취득 속도 사이의 비율이 기준을 충족시키는 것을 가능하게 하는, 시스템.
  9. 제8항에 있어서,
    상기 업데이트된 레시피에 따라 상기 새로운 시편의 검사를 수행하기 위해 상기 검사 툴에 명령을 전송하고,
    상기 새로운 시편의 하나 이상의 제2 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터를 획득하고,
    상기 새로운 시편에 대한 상기 주어진 전기적 특성을 예측하기 위해 상기 데이터 및 상기 모델을 사용하도록
    구성되는, 시스템.
  10. 제8항에 있어서,
    상기 업데이트된 레시피에 따라 상기 새로운 시편의 검사를 수행하기 위해 상기 검사 툴에 명령을 전송하고,
    상기 하나 이상의 제2 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터를 획득하고,
    상기 새로운 시편의 리소그래피 프로세스를 재작업하기 위해 상기 데이터 및 상기 모델을 사용하도록
    구성되는, 시스템.
  11. 제1항에 있어서,
    상기 시편은 제1 리소그래피 프로세스에 의해 제1 층에 형성된 제1 피처, 상기 제1 층 아래에 매립된 제2 층에 형성되고 상기 제1 리소그래피 프로세스 이전에 제2 리소그래피 프로세스에 의해 형성된 제2 피처를 포함하고, 상기 시스템은:
    1차 전자 빔의 전자들을 상기 제1 피처와 상호작용하도록 지향시키고;
    상기 1차 전자 빔의 전자들을 상기 제2 피처와 상호작용하도록 지향시키고;
    상기 제1 및 제2 피처들 중 적어도 하나로부터 산란되거나 반사된 전자들에 응답하여 검출 신호들을 생성하고,
    적어도 상기 검출 신호들을 사용하여 상기 제1 피처와 상기 제2 피처 사이의 적어도 하나의 공간적 관계를 결정하기 위해
    검사 툴을 제어하도록 구성되는, 시스템.
  12. 제1항에 있어서,
    상기 하나 이상의 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터의 상기 제1 취득 속도와 다른 구조적 파라미터들에 대한 정보를 제공하는 데이터의 상기 제2 취득 속도 사이의 비율은, 복수의 시편들에 걸친 상기 하나 이상의 주어진 구조적 파라미터의 변동에 대한 정보를 제공하는 데이터에 의존하는, 시스템.
  13. 방법으로서, 프로세서 및 메모리 회로(PMC)에 의해:
    - 반도체 시편의 복수의 구조적 파라미터들에 대한 정보를 제공하는 계측 데이터(D계측)를 획득하는 단계,
    - 상기 구조적 파라미터들 중 적어도 일부와 상기 시편의 하나 이상의 전기적 특성 사이의 관계에 대한 정보를 제공하는 모델을 획득하는 단계,
    - 상기 시편의 적어도 하나의 주어진 전기적 특성에 대해, 영향 기준에 따라 상기 주어진 전기적 특성에 영향을 미치는, 상기 복수의 구조적 파라미터들 중 하나 이상의 주어진 구조적 파라미터를 결정하기 위해 상기 모델 및 D계측를 사용하는 단계, 및
    - 검사 툴에 대한 레시피를 생성하는 단계
    를 포함하고, 상기 레시피는, 상기 하나 이상의 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터의 제1 취득 속도와, 상기 복수의 구조적 파라미터들 중 다른 구조적 파라미터들에 대한 정보를 제공하는 데이터의 제2 취득 속도 사이의 비율이 기준을 충족시키는 것을 가능하게 하는, 방법.
  14. 제13항에 있어서,
    상기 레시피는, 상기 복수의 구조적 파라미터들 중 다른 구조적 파라미터들 각각에 대한 정보를 제공하는 데이터의 양보다 더 큰 상기 하나 이상의 주어진 구조적 파라미터 각각에 대한 정보를 제공하는 데이터의 양의, 상기 검사 툴에 의한, 취득을 가능하게 하는, 방법.
  15. 제13항에 있어서, 상기 구조적 파라미터들은:
    상기 시편의 하나 이상의 구조적 피처의 치수에 대한 정보를 제공하는 파라미터들,
    상기 시편의 하나 이상의 구조적 피처의 형상에 대한 정보를 제공하는 파라미터들,
    상기 시편의 하나 이상의 구조적 피처의 위치에 대한 정보를 제공하는 파라미터들, 및
    상기 시편의 하나 이상의 구조적 피처의 물질에 대한 정보를 제공하는 파라미터들
    중 적어도 하나를 포함하는, 방법.
  16. 제13항에 있어서,
    상기 영향 기준은, 상기 하나 이상의 주어진 구조적 파라미터가 상기 복수의 구조적 파라미터들 중 다른 구조적 파라미터들보다 더 많이 상기 주어진 전기적 특성에 영향을 미치도록 하는 것인, 방법.
  17. 제13항에 있어서,
    상기 레시피를 사용하여 상기 시편의 검사를 수행하기 위해 검사 툴에 명령을 전송하는 단계,
    상기 하나 이상의 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터를 획득하는 단계, 및
    상기 시편에 대한 상기 주어진 전기적 특성을 예측하기 위해 상기 데이터 및 상기 모델을 사용하는 단계
    를 포함하는, 방법.
  18. 제13항에 있어서,
    상기 레시피를 사용하여 상기 시편의 검사를 수행하기 위해 검사 툴에 명령을 전송하는 단계,
    상기 하나 이상의 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터를 획득하는 단계, 및
    상기 시편의 리소그래피 프로세스를 재작업하기 위해 상기 데이터 및 상기 모델을 사용하는 단계
    를 포함하는, 방법.
  19. 제13항에 있어서,
    상기 레시피를 사용하여 새로운 시편의 검사를 수행하기 위해 검사 툴에 명령을 전송하는 단계,
    상기 시편의 복수의 구조적 파라미터들에 대한 정보를 제공하는 계측 데이터(D계측/신규)를 획득하는 단계,
    상기 시편의 적어도 하나의 주어진 전기적 특성에 대해, 영향 기준에 따라 상기 주어진 전기적 특성에 영향을 미치는, 상기 복수의 구조적 파라미터들 중 하나 이상의 제2 주어진 구조적 파라미터를 결정하기 위해 상기 모델 및 D계측 /신규를 사용하는 단계, 및
    상기 검사 툴에 의한 상기 새로운 시편의 검사에 대한 레시피를 업데이트하는 단계
    를 포함하고, 상기 레시피는, 상기 하나 이상의 제2 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터의 제1 취득 속도와, 상기 복수의 구조적 파라미터들 중 다른 구조적 파라미터들에 대한 정보를 제공하는 데이터의 제2 취득 속도 사이의 비율이 기준을 충족시키는 것을 가능하게 하는, 방법.
  20. 명령어들을 포함하는 비일시적 컴퓨터 판독가능한 매체로서,
    상기 명령어들은, 프로세서 및 메모리 회로(PMC)에 의해 실행될 때, 상기 PMC로 하여금:
    - 반도체 시편의 복수의 구조적 파라미터들에 대한 정보를 제공하는 계측 데이터(D계측)를 획득하는 동작,
    - 상기 구조적 파라미터들 중 적어도 일부와 상기 시편의 하나 이상의 전기적 특성 사이의 관계에 대한 정보를 제공하는 모델을 획득하는 동작,
    - 상기 시편의 적어도 하나의 주어진 전기적 특성에 대해, 영향 기준에 따라 상기 주어진 전기적 특성에 영향을 미치는, 상기 복수의 구조적 파라미터들 중 하나 이상의 주어진 구조적 파라미터를 결정하기 위해 상기 모델 및 D계측를 사용하는 동작, 및
    - 검사 툴에 대한 레시피를 생성하는 동작
    을 포함하는 동작들을 수행하게 하고, 상기 레시피는, 상기 하나 이상의 주어진 구조적 파라미터에 대한 정보를 제공하는 데이터의 제1 취득 속도와, 상기 복수의 구조적 파라미터들 중 다른 구조적 파라미터들에 대한 정보를 제공하는 데이터의 제2 취득 속도 사이의 비율이 기준을 충족시키는 것을 가능하게 하는, 비일시적 컴퓨터 판독가능한 매체.
KR1020237019660A 2020-12-24 2021-11-01 반도체 시편의 전기적 특성들의 예측 KR20230122590A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/134,025 US20220210525A1 (en) 2020-12-24 2020-12-24 Prediction of electrical properties of a semiconductor specimen
US17/134,025 2020-12-24
PCT/IL2021/051287 WO2022137224A1 (en) 2020-12-24 2021-11-01 Prediction of electrical properties of a semiconductor specimen

Publications (1)

Publication Number Publication Date
KR20230122590A true KR20230122590A (ko) 2023-08-22

Family

ID=78621951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237019660A KR20230122590A (ko) 2020-12-24 2021-11-01 반도체 시편의 전기적 특성들의 예측

Country Status (7)

Country Link
US (1) US20220210525A1 (ko)
EP (1) EP4268019A1 (ko)
JP (1) JP2024500887A (ko)
KR (1) KR20230122590A (ko)
CN (1) CN116583788A (ko)
TW (1) TW202227838A (ko)
WO (1) WO2022137224A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112998846A (zh) 2015-05-01 2021-06-22 因特科学股份有限公司 用于使用脉冲形状设计的组织消融的方法、系统及设备
US11860591B2 (en) * 2021-09-13 2024-01-02 Applied Materials, Inc. Process recipe creation and matching using feature models

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006009248B4 (de) * 2006-02-28 2017-10-12 Globalfoundries Inc. Verfahren und System zur Modellierung eines Produktstromes in einer Fertigungsumgebung durch Prozess- und Anlagenkategorisierung
US9046475B2 (en) 2011-05-19 2015-06-02 Applied Materials Israel, Ltd. High electron energy based overlay error measurement methods and systems
US9280151B2 (en) * 2012-05-15 2016-03-08 Wafertech, Llc Recipe management system and method
US11187995B2 (en) * 2016-11-23 2021-11-30 Asml Netherlands B.V. Metrology using a plurality of metrology target measurement recipes
CN115220311A (zh) * 2017-05-05 2022-10-21 Asml荷兰有限公司 用于预测器件制造工艺的良率的方法
US11085754B2 (en) * 2017-12-12 2021-08-10 Kla Corporation Enhancing metrology target information content
US10705514B2 (en) * 2018-10-09 2020-07-07 Applied Materials, Inc. Adaptive chamber matching in advanced semiconductor process control
US11340060B2 (en) * 2019-07-23 2022-05-24 Kla Corporation Automatic recipe optimization for overlay metrology system
US11487929B2 (en) * 2020-04-28 2022-11-01 Kla Corporation Target design process for overlay targets intended for multi-signal measurements

Also Published As

Publication number Publication date
TW202227838A (zh) 2022-07-16
EP4268019A1 (en) 2023-11-01
CN116583788A (zh) 2023-08-11
US20220210525A1 (en) 2022-06-30
JP2024500887A (ja) 2024-01-10
WO2022137224A1 (en) 2022-06-30

Similar Documents

Publication Publication Date Title
US11275361B2 (en) Systems and methods for predicting defects and critical dimension using deep learning in the semiconductor manufacturing process
US7681159B2 (en) System and method for detecting defects in a semiconductor during manufacturing thereof
CN108352336B (zh) 确定样品上所关注图案的一或多个特性
US20130271595A1 (en) Circuit pattern inspecting device and inspecting method thereof
US10818001B2 (en) Using stochastic failure metrics in semiconductor manufacturing
US20220222806A1 (en) Machine learning-based classification of defects in a semiconductor specimen
US11802763B2 (en) Pattern measurement device and computer program
US20220205928A1 (en) Automatic optimization of an examination recipe
KR20230122590A (ko) 반도체 시편의 전기적 특성들의 예측
US8260034B2 (en) Multi-modal data analysis for defect identification
CN114219749B (zh) 样本的模拟图像的确定
US20180218090A1 (en) Guided Defect Detection of Integrated Circuits
CN110582842B (zh) 依据光学检验结果进行计量导引检验样品成形
CN111566789B (zh) 使用电子显微法的半导体计量及缺陷分类
WO2019006222A1 (en) SYSTEMS AND METHODS FOR PREDICTING DEFECTS AND CRITICAL DIMENSION USING DEEP LEARNING IN A SEMICONDUCTOR MANUFACTURING PROCESS
KR20220143644A (ko) 시편의 검사를 위한 결함 위치의 결정
US20240062356A1 (en) Data-driven prediction and identification of failure modes based on wafer-level analysis and root cause analysis for semiconductor processing
KR20240039595A (ko) 반도체 시편들에 대한 단-대-단 측정
Okuda et al. High throughput CD-SEM metrology using image denoising based on deep learning
JP2022014880A (ja) 半導体試料中のアレイの識別
KR20230140394A (ko) 반도체 시편의 기계 학습 기반 검사 및 그의 훈련