CN117274149A - 用于半导体样本的检查配方优化 - Google Patents

Abstract

本申请公开了用于半导体样本的检查配方优化。提供了一种优化用于检查半导体样本的检查配方的系统和方法。所述方法包括：从在检查之后执行的测试获得测试数据，所述测试数据指示所述样本相对于在可疑层处的至少一个结构特征的功能缺陷率；检取所述可疑层的检查数据，包括所述可疑层的多个处理步骤的一组检查图像和一组缺陷图；将所述测试数据与所述可疑层的所述一组缺陷图相关，以识别所述可疑层的具有不匹配缺陷率的一个或多个结构特征；对于所识别的结构特征中的每一者，将所述检查图像的对应于所述结构特征的至少部分包括在训练集中；以及使用所述训练集来训练所述检查配方中的机器学习(ML)模型。

Description

用于半导体样本的检查配方优化

技术领域

本发明公开的主题总体涉及半导体样本的检验领域，并且更具体地，涉及样本上的缺陷检查和检测。

背景技术

对与所制造的器件的超大规模集成相关联的高密度和性能的当前需求要求亚微米特征、提高的晶体管和电路速度以及改进的可靠性。随着半导体工艺发展，图案尺寸(诸如线宽)和其他类型的临界尺寸不断地缩减。此类需求要求具有高精度和均匀性的器件特征的形成，进而使得必需仔细地监视制造工艺，包括在器件仍然呈半导体晶片形式时对器件的自动化检验。

运行时检验通常可采用两阶段式过程，例如，先检查样本，再查验潜在缺陷的采样位置。检验一般涉及通过将光或电子引导到晶片并检测来自晶片的光或电子来针对样本生成某种输出(例如，图像、信号等)。在第一阶段期间，以高速度和相对低的分辨率检查样本的表面。缺陷检测通常通过将缺陷检测算法应用于检查输出来执行。产生缺陷图以示出在样本上高概率有缺陷的可疑位置。在第二阶段期间，可疑位置中的至少一些可疑位置以相对高的分辨率被更彻底地分析来确定缺陷的不同参数，诸如类别、厚度、粗糙度、大小等。

检验可通过在制造要检验的样本期间或之后使用非破坏性检验工具来提供。作为非限制性示例，多种非破坏性检验工具包括扫描电子显微镜、原子力显微镜、光学检查工具等。在一些情况下，两个阶段都可由相同检查工具实现，并且在一些其他情况下，这两个阶段由不同检查工具实现。

检验工艺可包括多个检验步骤。半导体器件的制造工艺可包括各种过程，诸如蚀刻、沉积、平整化、生长(诸如外延生长)、注入等。检验步骤可执行多次，例如在某些工艺程序之后和/或在制造某些层之后等。附加地或替代地，每个检验步骤可重复多次，例如针对不同晶片位置或针对在不同检验设定下的相同晶片位置。

例如，在半导体制造期间的各个步骤处使用检验过程来对在样本上的缺陷进行检测和分类，以及执行计量相关操作。可通过工艺的自动化(诸如例如缺陷检测、自动化缺陷分类(ADC)、自动化缺陷查验(ADR)、图像分割、自动化计量相关操作等)来提高检验的有效性。自动化检验系统确保所制造的零件符合所预期的质量标准，并且取决于所识别的缺陷类型，提供有关制造工具、装备和/或组成可能需要的调整的有用信息。

在一些情况下，可使用机器学习技术来辅助自动化检验过程，以便促成更高产量。例如，监督机器学习可用于基于充分注释的训练图像来为将特定检验应用自动化实现准确且高效的解决方案。

发明内容

根据当前公开的主题的某些方面，提供了一种优化用于检查半导体样本的检查配方的计算机化系统，系统包括处理和存储器电路系统(PMC)，PMC被配置为：从在检查之后对半导体样本执行的测试获得测试数据，半导体样本包括一个或多个层，每个层包括通过多个处理步骤制造的结构特征，测试数据指示半导体样本相对于在一个或多个层中的可疑层处的至少一个结构特征的功能缺陷率；检取在半导体样本的检查期间中获取的可疑层的检查数据，检查数据包括对应于可疑层的结构特征的多个处理步骤的至少经采样的集合的一组检查图像和对应于一组检查图像并指示相对于结构特征的处理步骤的经采样的集合的检查缺陷率的一组缺陷图；将测试数据与可疑层的一组缺陷图相关，以识别可疑层的在由测试数据指示的功能缺陷率与由一组缺陷图指示的检查缺陷率之间具有不匹配缺陷率的一个或多个结构特征；对于所识别的一个或多个结构特征中的每个结构特征，将对应于结构特征的一组检查图像的至少部分包括在训练集中；以及使用训练集来训练可用于后续半导体样本的检查的检查配方中的机器学习(ML)模型。

除了以上特征之外，根据本发明公开的主题的这一方面的系统可技术上可能的任何所期望的组合或置换包括以下列出的特征(i)至(ix)中的一者或多者：

(i).测试是以下各项中的一项：电测试、破坏性测试和可靠性测试。

(ii).检查是在半导体样本的制造工艺期间执行的在线检查，并且测试是在完成制造工艺或其一部分时(例如，在完成制造工艺的特定处理步骤时)执行的线端(EOL)测试。

(iii).一个或多个层中的一个层中的结构特征是以下类型：触点、通孔、栅极、浅沟槽隔离(STI)和金属线。

(iv).多个处理步骤包括以下一者或多者：光刻、蚀刻、填充、沉积、抛光、凹陷、平整化、生长和注入，经采样的集合包括在检查期间选择要检查的多个处理步骤的子集。

(v).通过将测试数据与一组缺陷图对齐并比较对应位置的功能缺陷率和检查缺陷率来执行相关。

(vi).具有不匹配缺陷率的一个或多个结构特征包括被测试数据指示为有缺陷但被一组缺陷图指示为无缺陷的第一结构特征。PMC被进一步配置为分析在第一结构特征的位置处的可疑层的一组检查图像，以识别至少经采样的集合中的具有导致第一结构特征的缺陷率的高概率的一个或多个处理步骤。该包括包括将一个或多个处理步骤的一个或多个检查图像的具有相关联感兴趣缺陷标签(DOI)的对应于第一结构特征的至少部分包括在训练集中。

(vii).除了一个或多个检查图像的至少部分之外，该包括进一步包括将一个或多个处理步骤的对应于第一结构特征的设计数据包括在训练集中。

(viii).具有不匹配缺陷率的一个或多个结构特征包括被一组缺陷图中的至少一个缺陷图指示为有缺陷但被测试数据指示为无缺陷的第二结构特征。该包括包括将对应于至少一个缺陷图的至少一个检查图像的具有相关联误会标签的至少部分包括在训练集中，该至少部分对应于第二结构特征。

(ix).ML模型在经过训练后能够提高先前被检测配方遗漏的感兴趣缺陷(DOI)的捕获率，并且降低先前被检查配方错误地检测为DOI的误会的误报率。

根据本发明公开的主题的其他方面，提供了一种优化用于检查半导体样本的检查配方的计算机化方法，方法包括：从在检查之后对半导体样本执行的测试获得测试数据，半导体样本包括一个或多个层，每个层包括通过多个处理步骤制造的结构特征，测试数据指示半导体样本相对于在一个或多个层中的可疑层处的至少一个结构特征的功能缺陷率；检取在半导体样本的检查期间中获取的可疑层的检查数据，检查数据包括对应于可疑层的结构特征的多个处理步骤的至少经采样的集合的一组检查图像和对应于一组检查图像并指示相对于结构特征的处理步骤的经采样的集合的检查缺陷率的一组缺陷图；将测试数据与可疑层的一组缺陷图相关，以识别可疑层的在由测试数据指示的功能缺陷率与由一组缺陷图指示的检查缺陷率之间具有不匹配缺陷率的一个或多个结构特征；对于所识别的一个或多个结构特征中的每个结构特征，将对应于结构特征的一组检查图像的至少部分包括在训练集中；以及使用训练集来训练可用于后续半导体样本的检查的检查配方中的机器学习(ML)模型。

本发明公开的主题的这一方面可以技术上可能的任何所期望的组合或置换包括以上关于系统列出的特征(i)至(ix)中的一者或多者并加以必要变更。

根据本发明公开的主题的其他方面，提供了一种非瞬态计算机可读存储介质，非瞬计算机可读存储介质包括指令，当由计算机执行时，所述指令使所述计算机执行一种优化用于检查半导体样本的检查配方的方法，方法包括：从在检查之后对半导体样本执行的测试获得测试数据，半导体样本包括一个或多个层，每个层包括通过多个处理步骤制造的结构特征，测试数据指示半导体样本相对于在一个或多个层中的可疑层处的至少一个结构特征的功能缺陷率；检取在半导体样本的检查期间中获取的可疑层的检查数据，检查数据包括对应于可疑层的结构特征的多个处理步骤的至少经采样的集合的一组检查图像和对应于一组检查图像并指示相对于结构特征的处理步骤的经采样的集合的检查缺陷率的一组缺陷图；将测试数据与可疑层的一组缺陷图相关，以识别可疑层的在由测试数据指示的功能缺陷率与由一组缺陷图指示的检查缺陷率之间具有不匹配缺陷率的一个或多个结构特征；对于所识别的一个或多个结构特征中的每个结构特征，将对应于结构特征的一组检查图像的至少部分包括在训练集中；以及使用训练集来训练可用于后续半导体样本的检查的检查配方中的机器学习(ML)模型。

本发明公开的主题的这一方面可以技术上可能的任何所期望的组合或置换包括以上关于系统列出的特征(i)至(ix)中的一者或多者并加以必要变更。

附图说明

为了理解本公开内容并了解本公开内容可如何进行实践，将参考附图仅以非限制性示例来描述实施方式，在附图中：

图1示出了根据本发明公开的主题的某些实施方式的检验系统的一般化框图。

图2示出了根据当前公开的主题的某些实施方式的优化用于检查半导体样本的检查配方的一般化流程图。

图3和图4示出了根据当前公开的主题的某些实施方式的两种类型的不匹配缺陷率的示例。

图5示出了根据当前公开的主题的某些实施方式的示例性半导体样本和对其执行的电测试的示意图。

图6示意性地示出了根据当前公开的主题的某些实施方式的测试数据和缺陷图之间的不匹配缺陷率的示例。

具体实施方式

在以下详细描述中，阐述了众多具体细节，以便提供对本公开内容的透彻理解。然而，本领域技术人员将理解，当前公开的主题可在没有这些具体细节的情况下进行实践。在其他情况下，并未详细地描述所熟知的方法、过程、部件和电路，以免模糊当前公开的主题。

除非另外具体地陈述，否则如从以下讨论清楚，将了解，贯穿本说明书讨论，利用术语诸如“获得”、“优化”、“检取”、“相关”、“识别”、“包括”、“使用”、“对齐”、“比较”、“分析”、“训练”、“改进”、“减少”等是指计算机的将数据操纵和/或变换为其他数据的动作和/或处理，所述数据被表示为物理(诸如电子)量，并且/或者所述数据表示物理对象。术语“计算机”应当被广义地解释为涵盖具有数据处理能力的任何种类的基于硬件的电子装置，作为非限制性示例，包括本申请中公开的检验系统、缺陷检测/配方优化系统、测试系统和其相应部分。

本文中使用的术语“非瞬态存储器”和“非瞬态存储介质”应当被广义地解释为涵盖适合于本发明公开的主题的任何易失性或非易失性计算机存储器。所述术语应当包括存储一组或多组指令的单个介质或多个介质(例如，集中式或分布式数据库，和/或相关联的高速缓存和服务器)。所述术语还应当被视为包括能够存储指令集或对其进行编码以供计算机执行且致使计算机执行本公开内容的方法中的任一种或多种的任何介质。因此，所述术语应当包括但不限于只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储介质、光存储介质、闪存存储器装置等。

本说明书中使用的术语“样本”应当被广义地解释为涵盖用于制造半导体集成电路、磁头、平板显示器和其他半导体制品的任何种类的物理对象或基板，包括晶片、掩模、模版和其他结构、及其组合和/或其部分。样本在本文中也称为半导体样本，并且可由制造装备执行对应制造工艺来生产。

本说明书中使用的术语“检验”应当被广泛解释为涵盖与缺陷检测、缺陷查验和/或各种类型的缺陷分类、分割和/或在样本制造期间和/或之后的计量操作相关的任何类型的操作过程。检验通过在制造要检验的样本期间或之后使用非破坏性检验工具来提供。作为非限制性示例，检验工艺可包括使用相同或不同的检查工具进行的运行时扫描(在单次扫描中或多次扫描中)、成像、采样、检测、查验、测量、分类和/或针对样本或其部分提供的其他操作。同样地，检验可在制造要检验的样本之前提供，并且可包括例如生成检查配方和/或其他设置操作。需注意，除非另外具体地陈述，否则本说明书中使用的术语“检验”或其衍生词在检查区域的分辨率或大小方面不受限制。作为非限制性示例，多种非破坏性检验工具包括扫描电子显微镜(SEM)、原子力显微镜(AFM)、光学检查工具等。

本说明书中使用的术语“缺陷”应当被广义地解释为涵盖形成在样本上的任何种类的异常或不期望特征/功能。在一些情况下，缺陷可能是感兴趣缺陷(DOI)，它是对所制造的器件的功能有一定影响的真实缺陷，因此检测此类缺陷符合客户利益。例如，可能导致产量损失的任何“致命”缺陷都可被指示为DOI。在其他一些情况下，缺陷可能是误会(也称为“误报”缺陷)，它可忽略不计，因为它对所完成的器件的功能没有影响，并且也不影响产量。

本说明书中使用的术语“缺陷候选”应当被广泛地解释为涵盖样本上的被检测为具有相对高的概率是感兴趣缺陷(DOI)的可疑缺陷位置。因此，在查验/测试后，缺陷候选可能实际上是DOI，或者在一些其他情况下，它可能是如上所述的误会，或者可能由在检查期间的不同变化(例如，工艺变化、颜色变化、机械和电变化等)导致的随机噪声。

本说明书中使用的术语“设计数据”应当被广义地解释为涵盖指示样本的分层物理设计(布局)的任何数据。设计数据可由相应设计员提供，并且/或者可(例如，通过复杂模拟、简单几何和布尔运算等)从物理设计导出。设计数据可以不同格式提供，作为非限制性示例，诸如GDSII格式、OASIS格式等。设计数据可以矢量格式、灰度强度图像格式或以其他方式呈现。

将了解，除非另外具体地陈述，否则也可在单个实施方式中组合地提供在单独实施方式的上下文中描述的本发明公开的主题的某些特征。相反地，也可单独地或以任何合适的子组合提供在单个实施方式的上下文中描述的本发明公开的主题的各种特征。在以下详细描述中，阐述了许多具体细节，以便提供对方法和设备的透彻理解。

有鉴于此，将注意力转向图1，其示出了根据当前公开的主题的某些实施方式的检验系统的功能框图。

作为样本制造工艺的部分，可使用图1示出的检验系统100来检验半导体样本(例如，晶片、管芯或其部分)。如上所述，本文所指的检验可解释为涵盖与缺陷检查/检测、各种类型的缺陷分类、分割和/或计量操作相关的任何种类的操作，诸如例如关于样本的临界尺寸(CD)测量。系统100包括一个或多个检验工具120，所述一个或多个检验工具120被配置为扫描样本并捕获其图像以针对各种检验应用进行进一步处理。

本文使用的术语“检验工具”应当广泛地解释为涵盖可用于检验相关工艺的任何工具，通过非限制性示例，包括扫描(以单次扫描或多次扫描)、成像、采样、查验、测量、分类和/或关于样本或其部分提供的其他过程。

一个或多个检验工具120可以包括一个或多个检查工具和/或一个或多个查验工具。在一些情况下，检验工具120中的至少一个检验工具120可以是被配置为扫描样本(例如，整个晶片、整个管芯或其一部分)来(通常以相对高的速度和/或低的分辨率)捕获检查图像以检测潜在缺陷(即，缺陷候选)的检查工具。在一些情况下，检验工具120中的至少一个检验工具120可以是查验工具，所述查验工具被配置为捕获由检查工具检测到的缺陷候选中的至少一些缺陷候选的查验图像以确定缺陷候选是否确实是感兴趣缺陷(DOI)。这种查验工具通常被配置为一次性检查一个样本的片段(通常以相对低的速度和/或高的分辨率)。检查工具和查验工具可以是位于相同或不同位置的不同工具，或以两种不同模式操作的单一工具。在一些情况下，至少一个检验工具可具有计量能力并且可被配置为对图像执行计量操作。

在不以任何方式限制本公开内容的范围的情况下，还应当注意，检验工具120可实现为各种类型的检查机器，例如光学检查机器、电子束检查机器(例如，扫描电子显微镜(SEM))、原子力显微镜(AFM)或透射电子显微镜(TEM)等)等。在一些情况下，同一检验工具可提供低分辨率图像数据和高分辨率图像数据。所得图像数据(低分辨率图像数据和/或高分辨率图像数据)可直接或经由一个或多个中间系统传输到系统101。本公开内容不限于任何特定类型的检验工具和/或由检验工具产生的图像数据的分辨率。

根据本发明公开的主题的某些实施方式，检验工具120中的一个检验工具120是扫描样本(例如，晶片)以捕获其检查图像的检查工具。在检查期间，晶片在曝光期间可相对于检查工具的检测器以步长移动(或者晶片和工具可相对于彼此沿相反方向移动)，并且可通过检查工具沿晶片的长条(swath)逐步扫描晶片，其中检查工具一次性对样本的零件/部分(在长条内)成像。例如，检查工具可以是光学检查工具。在每个步骤中，可检测来自晶片的矩形部分的光，并且这种检测到的光在该部分的多个点处被转换成多个强度值，从而形成对应于晶片的零件/部分的图像。例如，在光学检查中，平行激光束阵列可沿长条扫描晶片表面。长条以彼此相邻的平行的行/列放置，以一次性一个长条的方式构建晶片表面的图像。例如，该工具可沿一个长条从上到下扫描晶片，然后切换到下一个长条并从下到上扫描它，依此类推，直到扫描完整个晶片并收集了晶片的检查图像。

如上所述，半导体器件(诸如集成电路(IC))通常由多个层制成，每个层包括一个或多个结构模块/特征，其制造工艺可包括各种处理步骤，诸如光刻，蚀刻、填充、沉积、抛光、凹陷、平整化、生长(如外延生长)、注入等。检验过程(诸如检查)可执行多次，例如在给定层的结构特征的某些处理步骤之后和/或在某些层的制造之后等。因此，获取的检查图像可包括与样本的一个或多个层的某些处理步骤有关的图像。

需注意，本文所用的术语“检查图像”可指在制造工艺期间由检查工具获取的样本的原始图像和/或通过各种预处理阶段获得的捕获的图像的衍生物。需注意，在一些情况下，本文所指的图像可包括图像数据(例如，所捕获的图像、经处理的图像等)和相关联的数字数据(例如，元数据、手工制作的属性等)。

根据当前公开的主题的某些实施方式，检验系统100包括基于计算机的系统101，所述基于计算机的系统可操作地连接到检验工具120并能够基于在样本制造期间获得的检查图像在运行时实现半导体样本的自动化缺陷检测。检验系统100可以是在线检查系统，其在制造工厂中的样本的生产线内提供检查，例如，在处理步骤之间和/或层之间。如上所述，半导体制造工艺通常需要多个连续的处理步骤，每个步骤都可能导致错误/缺陷，从而导致产量损失。因此，在半导体制造设施中维持产品质量通常需要在制造工艺中进行严格工艺控制。

在一些实施方式中，沿着制造工艺，检查工具(例如，检验工具120)可被配置为针对样本的每个层检验其一个或多个处理步骤并获取处理步骤的检查图像。系统101可用于使用检查配方，基于处理步骤的检查图像来检测缺陷，从而产生指示检查图像上的缺陷候选分布的缺陷图。包括检查图像和缺陷图的检查数据112可被记录在存储单元(诸如如图1所示的存储单元122)中。

在检查期间，由于通常以较高的速度扫描晶片，因此获取的检查图像通常具有较低的分辨率和各种噪声。从中检测到的大多数缺陷候选实际上是误报/误会(例如，在被查验时)，而一些真正的缺陷可能会从检测输出中被遗漏。检查的挑战往往是如何提高检测灵敏度，即在提高感兴趣缺陷(DOI)捕获率的同时抑制误报率。

在生产线端(EOL)(或在一个特定处理步骤或几个处理步骤的末端)，通过各种测试来测试器件性能，例如电测试、破坏性测试、可靠性测试等。EOL可指以下各项中的一项：线前端(FEOL，其中单个器件(诸如晶体管、电容器、电阻器等)在晶片上图案化)、线中端(MEOL)或线后端(BEOL，其中单独器件与晶片上的布线(即金属化层)互连)。以电测试为例，可从测试中获得电测试数据(诸如阈值电压、漏电流等)以评估管芯某些方面的功能，并与管芯上的特征级尺寸高度相关。未通过一项或多项电测试的半导体器件可与其他通过器件隔离。例如，根据故障/缺陷的类型和/或级别，故障管芯可能会从供应链中移除(例如，丢弃)或标记以供进一步测试/修复。

然而，这种测试数据只有在半导体器件制造之后，或者在制造工艺中完成某些处理步骤之后才能获得，这取决于在器件制造的哪个阶段进行电测试，例如电测试是MEOL测试还是BEOL测试。虽然此类测试可提供故障源的线索(例如，在特征级)，但与在线检查相比，它们通常具有相对长的反馈延迟时间。例如，用于获取电测试数据的时间范围从前到后从几周到几个月不等。此外，测试数据通常不会为半导体制造工艺提供足够的有关根本原因的可行动信息，因此无法有效地促进后续在线检测的直接改进。

因此，本发明公开的主题的某些实施方式提出将此类测试数据与在线检查数据相关联，以达到有效优化检查配方和提高缺陷检测性能的目的，如下文将详述的。

检验系统100包括基于计算机的系统101，所述基于计算机的系统能够基于在样本制造期间由检验工具120获得的运行时图像来在运行时对半导体样本进行缺陷检测。具体地，系统101包括处理器和存储器电路系统(PMC)102，所述PMC可操作地连接到基于硬件的I/O接口126。PMC 102被配置为提供操作系统所需的处理(如参考图2至图4进一步详述的)，并且包括处理器(未单独地示出)和存储器(未单独地示出)。PMC 102的处理器可被配置为根据实现在PMC中包括的非瞬态计算机可读存储器上的计算机可读指令来执行若干功能模块。此类功能模块在下文中被称为包括在PMC中。

本文所指的处理器可代表一个或多个通用处理装置，诸如微处理器、中央处理单元等。更特别地，处理器可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器、实施其他指令集的处理器，或者实施指令集的组合的处理器。处理器还可以是一个或多个专用处理器，诸如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等等。处理器被配置为执行用于执行本文中讨论的操作和步骤的指令。

本文所指的存储器可包括主存储器(例如，只读存储器(ROM)、闪存存储器、动态随机存取存储器(DRAM)(诸如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)以及静态存储器(例如，闪存存储器、静态随机存取存储器(SRAM)等)。

系统101的PMC 102中包含的功能模块可包括缺陷率匹配模块104、机器学习(ML)训练模块106和ML模型108。在一些实施方式中，ML模型108可被视为被包括在缺陷检测模块中作为可用于检测检查图像上的缺陷的检查配方的一部分。系统101可被视为能够优化可用于半导体样本的在线检查和缺陷检测的检查配方的在线检查/缺陷检测系统。因此，系统101也被称为配方优化系统。

具体地，根据某些实施方式，PMC 102可被配置为经由I/O接口126从在检查半导体样本之后对半导体样本(例如，晶片的管芯)执行的测试(例如，诸如电测试)获得测试数据。半导体样本包括一个或多个层，每个层包括通过多个处理步骤制造的结构特征。测试数据指示半导体样本相对于一个或多个层中的可疑层处的至少一个结构特征的功能缺陷率。

该测试可由测试系统110执行以获得测试数据。在一些实施方式中，测试系统110可被配置为在生产线端(例如，在半导体器件的制造之后)对半导体样本执行测试(即，EOL测试)。在一些实施方式中，测试系统110可被配置为在制造工艺期间完成某些处理步骤之后执行测试。

此外，PMC 102可被配置为经由I/O接口126检取在半导体样本的检查期间获取的可疑层的检查数据。检查数据包括对应于可疑层的结构特征的多个处理步骤的至少经采样的集合的一组检查图像和对应于所述组检查图像并指示相对于结构特征的处理步骤的经采样的集合的检查缺陷率的一组缺陷图。

缺陷率匹配模块104可被配置为将测试数据与可疑层的一组缺陷图相关，以识别可疑层的在由测试数据指示的功能缺陷率与由一组缺陷图指示的检查缺陷率之间具有不匹配缺陷率的一个或多个结构特征。

ML训练模块106可被配置为对于所识别的一个或多个结构特征中的每个结构特征，将对应于结构特征的一组检查图像的至少部分包括在训练集中，并使用该训练集来训练可用于检验后续半导体样本的检查配方中的机器学习模型。

系统100和101、PMC 102和在其中的功能模块的操作将参考图2至图4进一步详述。

在一些情况下，除了系统101之外，检验系统100可包括一个或多个检验模块，例如，诸如附加缺陷检测模块和/或自动化缺陷查验模块(ADR)和/或自动化缺陷分类模块(ADC))和/或计量相关模块和/或可用于检验半导体样本的其他检验模块。一个或多个检验模块可实现为独立计算机，或者它们的功能(或其至少部分)可与检验工具120集成。在一些情况下，系统101的输出可被提供给一个或多个检验模块(诸如ADR、ADC等)以供进一步处理。

根据某些实施方式，系统100可包括存储单元122。存储单元122可被配置为存储操作系统101所需的任何数据，例如，与系统101的输入和输出有关的数据，以及由系统101生成的中间处理结果。例如，存储单元122可被配置为存储由检验工具120产生的样本的检查图像和/或其衍生物，例如诸如如上所述的检查数据112。此外，存储单元122可被配置为存储从测试系统110获得的测试数据114，如上所述。因此，可从存储单元122检取检查数据112和测试数据114并提供给PMC 102以供进一步处理。系统101的输出(诸如训练的ML模型)和/或缺陷检测输出可被发送到存储单元122以供存储。

在一些实施方式中，系统100可任选地包括基于计算机的图形用户界面(GUI)124，所述基于计算机的图形用户界面被配置为启用与系统101有关的用户指定的输入。例如，可(例如，通过形成GUI 124的一部分的显示器)向用户呈现样本的视觉表示，包括样本的检查图像、对应缺陷图和/或测试数据等。可通过GUI向用户提供限定某些操作参数的选项。用户还可在GUI上查看操作结果或中间处理结果，例如，诸如缺陷图与测试数据的缺陷率匹配、缺陷检测输出等。在一些情况下，系统101可被进一步配置为将特定输出发送到存储单元122和/或外部系统(例如制造厂(FAB)的产量管理系统(YMS))。

本领域技术人员将易于了解，当前公开的主题的教导不受图1示出的系统的束缚；等同和/或经修改的功能可以另一种方式进行合并或划分，并且可实现在软件与固件和/或硬件的任何适当组合中。

需注意，图1示出的系统可实现在分布式计算环境中，其中图1示出的前述部件和功能模块可跨若干本地和/或远程装置分布，并且可通过通信网络链接。例如，检验系统100和测试系统110可位于同一实体处或分布在不同实体上。检验工具120和系统101可位于同一实体(在一些情况下由同一装置托管)处或分布在不同实体上。

还需注意，在其他实施方式中，检验工具120、存储单元122和/或GUI124中的至少一些可在检验系统100外部，并经由I/O接口126与系统100和101进行数据通信。系统101可实现为与检验工具和/或与如上所述的附加检验模块结合使用的独立计算机。替代地，系统101的相应功能性可至少部分地与一个或多个检验工具120集成在一起，从而促进和增强在检验相关工艺中检验工具120的功能性。

虽然不一定如此，但系统101和100的操作过程可对应于关于图2至图4描述的方法的一些或所有阶段。同样地，关于图2至图4描述的方法其可能的实现方式可由系统101和100实现。因此，需注意，关于针对图2至图4描述的方法所讨论的实施方式还可加以必要修改以实现为系统101和100的各种实施方式，反之亦然。

参考图2，示出了根据当前公开的主题的某些实施方式的优化用于检查半导体样本的检查配方的一般化流程图。

如上所述，半导体器件/样本是在其中进行一系列多个处理步骤的制造工艺(这里也称为制作工艺)中制造的，在此期间，电子电路逐渐在晶片上产生。具体地，样本通常包括多个层，每个层包括由多个处理步骤制造的结构特征。结构特征可指在具有特定设计结构和功能的制造在层上的元件或模块。例如，结构特征可以是以下类型：触点、通孔、栅极、浅沟槽隔离(STI)和金属线等。用于制造层中的结构特征的多个处理步骤可包括以下一种或多种：光刻、蚀刻、填充、沉积、抛光、凹陷、平整化、生长和注入等。以存储节点中的触点为例，一般需要大约四个处理步骤来制造所述触点：光刻、蚀刻、沉积和抛光。

在给定层中的结构特征的制造工艺中，可在每个处理步骤之后(或在每个经采样/所选择的处理步骤之后)通过检查工具检查样本，并且可通过检查工具获取检查图像。可使用检查配方生成对应于检查图像的缺陷图，缺陷图指示对应处理步骤的检查图像上的检查缺陷分布。这也称为在线检查，它在制造工艺期间(例如，在处理步骤之间和/或层之间)在样本的生产线内执行。

附加地，可对半导体样本进行各种测试以评估器件功能和性能，例如，在制造工艺期间完成某些层或处理步骤之后，或者在生产线端(EOL)处、在制造工艺完成之后。例如，测试可以是以下各项中的一项：电测试、破坏性测试(例如，通过例如，透射电子显微镜(TEM)或SEM的横截面检验)、可靠性测试(例如，用于识别当前运行良好但稍后可能失效的器件(例如，具有潜在缺陷的器件))或它们的任何合适的组合。

测试数据可从对样本执行的测试获得(202)(例如，由第一PMC 102中的缺陷率匹配模块104经由I/O接口126)。如所描述的，半导体样本包括一个或多个层，每个层包括通过多个处理步骤制造的结构特征。测试数据指示半导体样本相对于样本的一个或多个层中的可疑层处的至少一个结构特征的功能缺陷率。例如，半导体样本可指管芯，管芯是在其上制造给定功能电路的半导体晶片的块。

现在参考图5，其描绘了根据当前公开的主题的某些实施方式的示例性半导体样本和对其执行的电测试的示意图。

如图所示的样本例示了存储器器件的部分，包括五个层。底层502，即层1，包括存储器单元的多个结构特征，而上层504、506、508和510各自包括连接下层特征的金属线。需注意，为了说明性和示例性目的，简化了图5中的层分离。该图不应被视为表示可具有附加和/或不同层的实际存储装置。例如，层504可被认为包括两个子层：金属线上层，以及将金属线与存储器单元连接的触点中间层。开关(图中未示出)可存在于用于控制电连接的各个位置处。

可按顺序(例如，采用自下而上方法)对样本进行电测试，以测试器件的全部功能并确定器件的哪个部分出现故障。例如，电测试可识别特定测试点处的电故障(例如，导致某些存储器单元具有串扰的电短路)。可根据测试点在器件中定位故障层和位置。例如，如果仅在A1和B1之间发生电短路，则故障可能与层502(例如，A1和B1的两个存储器单元之间的桥接)有关。如果整个A行短路，则故障可能与层504有关。如果短路发生在A行和C行之间(不仅仅是特定存储单元之间)，则故障可能与层506有关。如果整个器件无法正常工作，则故障可能与层510有关，因为该层是将器件连接到电源的顶层。需注意，上述示例性场景只是出于说明目的的假设示例，不一定代表/对应于现实生活中的器件功能和缺陷。

因此，根据电测试数据，识别样本的导致功能缺陷率的可疑层是可能的。此外，例如基于发生电故障的测试点的位置来将缺陷与可疑层的特定结构特征相关联也是可能的。例如，继续上面的示例，当A1到B1之间发生电短路时，可识别层502是引起故障的可疑层。更具体地，故障的原因可能与A1和B1两个存储单元之间的桥接有关。当A行和C行之间发生短路时，可确定层506是引起故障的可疑层，故障的原因很可能与连接两行的金属线有关。在一些情况下，测试数据可以测试缺陷图的形式呈现，该图提供了样本可疑层上的功能缺陷率的可疑位置的信息。

由于每个层是通过多个处理步骤制造的，其中至少一些处理步骤在在线检查期间被检查，因此检查数据可被检取并用于与测试数据相关，以便识别哪些处理步骤可能是故障的根本原因。

具体地，可(例如，通过第一PMC 102中的缺陷率匹配模块104经由I/O接口126)检取(204)在半导体样本的检查期间获取的可疑层的检查数据。检查数据包括对应于可疑层的结构特征的多个处理步骤的至少经采样的集合的一组检查图像和对应于所述组检查图像并指示相对于结构特征的处理步骤的经采样的集合的检查缺陷率的一组缺陷图。

如上所述，用于制造层中的结构特征的多个处理步骤可例如包括以下一种或多种：光刻、蚀刻、填充、沉积、抛光、凹陷、平整化、生长和注入等。制造特征所需的处理步骤的数量取决于特征的复杂程度，其范围从几个步骤到几十个步骤不等。继续以存储节点的触点为例(例如动态随机存取存储器(DRAM)器件中的存储节点触点(SNC))，制造它通常需要大约四个处理步骤：光刻、蚀刻、沉积和抛光。一旦检测到与SNC相关的故障(例如，2个SNC之间发生短路)，故障的根本原因可能与制造SNC的四个处理步骤中的任何一个有关。

在一些情况下，在SNC层的在线检测中可在制造工艺期间依次检查所有处理步骤，并且可在四个处理步骤中的每一者之后获取检查图像。在一些其他情况下，处理步骤被采样并且在检查期间仅选择处理步骤的子集来检查。所选处理步骤的子集也称为经采样的处理步骤集。例如，可确定仅检查制造SNC的四个处理步骤中的蚀刻和抛光步骤。在这种情况下，经采样的集合包括蚀刻和抛光步骤，并且在两个处理步骤之后分别获取两个检查图像。

检查图像可由被包括在检查配方中的缺陷检测算法处理。缺陷检测算法可应用不同的检测方法来处理检查图像并生成指示检查图像上的缺陷候选分布的缺陷图。例如，缺陷检测算法可以是经典的缺陷检测算法，诸如管芯到参考检测算法，例如管芯到管芯(D2D)、管芯到历史(D2H)、管芯到数据库(D2DB)等。作为另一个示例，缺陷检测算法可基于机器学习(ML)模型。所生成的缺陷图可提供位于检查图像上的一组检查缺陷(即，缺陷候选)的信息。每个检查缺陷可与一个或多个缺陷属性(诸如例如缺陷的位置、强度、大小和形状等)相关联。

在一些实施方式中，检查配方可包括被配置用于检查图像上的缺陷检测的机器学习(ML)模型。例如，可将检查图像输入ML模型以供处理，并且ML模型的输出是对应于检查图像的预测缺陷图。可使用训练集预先训练ML模型(在运行时部署之前)。例如，用于在监督学习中训练ML模型的训练集通常包括一个或多个训练样本，每个训练样本包括相应训练图像和与其相关联的对应地面实况数据。地面实况数据可包括训练图像的标签数据，所述标签数据指示训练图像中是否存在感兴趣缺陷(DOI)或误会。下面将更详细地描述本文使用的ML模型及其训练的细节。

继续图2的描述，在收集测试数据和检查数据后，可将测试数据(例如，通过PMC102中的缺陷率匹配模块104)与可疑层的一组缺陷图相关(206)，以识别可疑层的在由测试数据指示的功能缺陷率与由一组缺陷图指示的检查缺陷率之间具有不匹配缺陷率的一个或多个结构特征。

对于所识别的一个或多个结构特征中的每个结构特征，可将结构特征的一组检查图像的至少部分包括在训练集中(208)(例如，通过PMC 102中的ML训练模块106)。可使用训练集(例如，由PMC 102中的ML训练模块106)来训练可用于检验后续半导体样本的检查配方中的机器学习模型(例如，ML模型108)。

在一些实施方式中，测试数据和缺陷图之间的相关性可通过将测试数据与一组缺陷图对齐并比较对应位置的功能缺陷率和检查缺陷率来执行。例如，测试数据(例如，以测试缺陷图的形式)和缺陷图都对应于被检验样本(例如，管芯)的尺寸。可通过使用图像配准技术将两种类型的数据彼此叠加/覆盖对齐这两种类型的数据。如本文所指的图像配准可包括测量对应于样本的两个图像表示(例如，两种类型的图)之间的偏移，并且相对于另一个图像移动一个图像以校正偏移。偏移可能是由在制造和/或成像工艺期间发生的各种因素引起的。可根据本领域已知的任何合适的配准算法来实现配准。例如，配准可使用以下算法中的一种或多种来执行：基于区域的算法(例如，Lucas-Kanade(LK)算法)、基于特征的配准或相位相关配准。

一旦测试数据和缺陷图对齐，就可比较对应位置的两种类型的缺陷，并且可识别具有不匹配缺陷率的位置(及其结构特征)。可能存在两种类型的不匹配缺陷率：由测试数据识别而不是由缺陷图识别的第一种类型的缺陷，以及由缺陷图识别而不是由测试数据识别的第二种类型的缺陷。由于通过测试(诸如电测试)提供的测试数据代表了器件功能的实际缺陷，因此应将其视为地面实况。例如，由测试数据识别的缺陷应被视为样本的实际缺陷(即DOI)，而样本的其余部分应被视为无缺陷。

因此，上述第一类型的缺陷是在检查工艺期间以某种方式遗漏/未捕获的实际缺陷(即，隐藏缺陷)，而上述第二类型的缺陷是在检查工艺期间被错误地检测为缺陷但实际上应被视为误会/无缺陷的误会。这种不匹配缺陷信息可用来优化检查配方，例如可作为训练数据来优化检查配方中的ML模型，使ML模型学习到不匹配缺陷的缺陷特征。优化后的ML模型在用于检验生产线中的下一个样本时可提供改进的检测性能。两种类型的不匹配缺陷率的示例在下面根据当前公开的主题的某些实施方式参照图3和图4进行详述。

如图3所示，根据某些实施方式，被识别为具有不匹配缺陷率的一个或多个结构特征(参考框206)可包括被测试数据指示为有缺陷的但被一组缺陷图指示为无缺陷的第一结构特征(302)。如前所述，这样的结构特征实际上是有缺陷的。在这种情况下，可分析(304)在第一结构特征的位置处的可疑层的一组检查图像，以识别处理步骤的至少经采样的集合中的有高概率导致第一结构特征的缺陷率的一个或多个处理步骤。一旦被识别，可将所述一个或多个处理步骤的一个或多个检查图像的至少部分与相关联的感兴趣缺陷标签(DOI)一起包括(306)在训练集中。一个或多个检查图像的至少部分对应于第一结构特征。例如，所述部分可指在第一结构特征的位置处从一个或多个检查图像中的每一者提取的图像部分。在一些情况下，从一个或多个检查图像中提取的图像部分可与相关联的DOI标签一起包括在训练集中。在一些其他情况下，可将一个或多个检查图像(以每个检查图像整体)与和第一结构特征的位置相关联的DOI标签一起被包括在训练集中。

附加地或替代地，如图4所示，在一些实施方式中，被识别为具有不匹配缺陷率的一个或多个结构特征(参考框206)可包括被一组缺陷图中的至少一个缺陷图指示为有缺陷但被测试数据指示为无缺陷的第二结构特征(402)。如前所述，这样的结构特征实际上是无缺陷的。在这样的情况下，可将对应于至少一个缺陷图的至少一个检查图像的至少部分与相关联的误会标签一起包括(404)在训练集中。至少一个检查图像影像的至少部分对应于第二结构特征。与上述类似，所述部分可指在第二结构特征的位置处从至少一个检查图像中提取的图像部分。在一些情况下，从至少一个检查图像中提取的至少一个图像部分可与误会标签一起被包括在训练集中。在一些其他情况下，可将至少一个检查图像(以所述检查图像整体)与和第二结构特征的位置相关联的误会标签一起包括在训练集中。

现在转向图6，示意性地示出了根据当前公开的主题的某些实施方式的测试数据和缺陷图之间的不匹配缺陷率的示例。

示出了具有多个管芯的晶片600。假设每个管芯是存储器器件，如图5所例示。在晶片的制造工艺之后，对晶片上的每个管芯进行EOL电测试，并生成每个管芯的测试缺陷图。以管芯602为例，通过测试识别出两个电故障(在管芯上打叉)。具体地，根据测试数据，在两对存储器单元M1-M2和M3-M4之间识别出两条电短路604和606，如测试数据605所示。继续图5的示例，可疑的电短路层被识别为层502。

检取层502的检查数据时发现，在层502中的存储器单元的所有制造处理步骤中，对三个处理步骤进行采样来进行检测：步骤1、步骤2、步骤3。示出了对应于三个处理步骤的三个缺陷图608、610和612。如图所示，在三个缺陷图的在测试数据上对应于电短路604的位置的位置614、616和618处，分别识别出检查缺陷。因此，测试数据和缺陷图指示的关于结构特征M1和/或M2的缺陷彼此匹配。

相比之下，在测试数据上对应于电短路606的位置的位置(用虚线圆圈标记)处的三个处理步骤中的任何一个中都没有识别出检查缺陷，从而示出了不匹配缺陷率。因此，指示真正缺陷的电短路606在检查工艺期间以某种方式未被捕获到。在这种情况下，对应于三个处理步骤的检查图像在对应于电短路606的位置处被检取和分析，以便识别其哪个(哪些)处理步骤有高概率引起缺陷(即，电短路)。例如，如果步骤1和步骤2的检查图像都示出了在M3和M4之间的对应位置处的某些缺陷信号(例如，针对某些参考信号(诸如设计数据和/或同一图像或参考图像中的相邻像素等)检测到)，则步骤1和步骤2的两个检查图像(或在M3和M4之间的对应位置处提取的至少图像部分/图片)将与特定位置的(DOI)相关联的标签一起被包括在训练集中。

尽管有上述示例，但需注意，匹配和/或不匹配的标准可被广泛地定义，并且在一些情况下不一定要求所有处理步骤的缺陷图与测试数据完全匹配或不匹配。例如，对于电短路604，如果所有三个缺陷图中的至少一个缺陷图(或两个缺陷图)识别出对应检查缺陷，则可确定为匹配缺陷率。在另一个示例中，关于电短路606，如果大多数缺陷图没有捕获对应检查缺陷，或者如果最有可能导致这种类型的电故障的处理步骤的缺陷图未能识别对应检查缺陷，则可确定为不匹配缺陷率。

例如，在缺陷图608和610处识别出两个检查缺陷620和622，而在测试数据605中的(与至少一个结构特征相关)对应位置处没有识别出电故障。如前所述，它可被确定为不匹配缺陷率，因为三分之二的处理步骤与测试数据不匹配。在这种情况下，检查缺陷620和622在检查期间被错误地检测为缺陷。对应于缺陷图608和610的检查图像(或至少是在缺陷位置处提取的图像部分/图片)将与针对特定位置的相关联的误会标签一起被包括在训练集中。

需注意，在一些情况下，可在测试缺陷图上的特定位置或位置范围内识别由关于至少一个结构特征的测试数据指示的功能缺陷率。例如，针对存储器单元M1和M2识别电短路604，并且可疑故障位置应在M1和M2之间的范围内。在另一个示例中，在一些情况下的故障可能存在于结构特征中。相比之下，缺陷图指示的检查缺陷通常在特定位置处被识别(例如，使用(x,y)坐标)。因此，由测试数据识别的功能缺陷率在一些情况下可能对应于缺陷图上的多个位置/像素。因此，在将两种类型的数据进行关联时，两个对应位置之间的缺陷率的匹配不应局限于两个特定位置，而应扩展到可能相关的某个范围/程度。范围/程度可基于例如所识别的功能缺陷率的类型及其相关结构特征来确定。

需注意，一个或多个检查图像中的对应于第一结构特征的至少部分应广义地理解为捕获第一结构特征或捕获关于第一结构特征的相关范围(例如，第一结构特征和相关结构特征之间的范围)的至少部分。类似地，对应于第二结构特征的至少一个检查图像的至少部分应广义地理解为捕获第二结构特征或捕获相对于第二结构特征的相关范围(例如，第二结构特征和相关结构特征之间的范围)的至少部分。

返回参考图2，一旦通过包括被识别为每个结构特征的一组检查图像的具有不匹配缺陷率的至少部分来更新用于训练检查配方中的ML模型的训练集，就可(例如，通过PMC102中的ML训练模块106)使用训练集来训练/重新训练ML模型，该模型在被训练/重新训练后可用于后续半导体样本的检验。

如上所述，可使用训练集预先训练(在运行时部署之前)用于检查样本的检查配方中的ML模型，以检测检查图像上的缺陷。例如，用于在监督学习中训练ML模型的训练集通常包括一个或多个训练样本，每个训练样本包括相应训练图像和与其相关联的对应地面实况数据。地面实况数据可包括训练图像的标签数据，其指示训练图像中是否存在感兴趣缺陷(DOI)或误会。训练图像可以是半导体样本在其制造工艺中由检测工具获得的“真实世界”图像。地面实况数据可通过各种方式获得，例如通过查验过程、通过人工注释、基于设计数据的合成生成、基于机器学习或其组合。例如，可例如，以DOI边界框的形式或二进制图像的形式提供标签数据，其中只有属于DOI的像素获得值“1”，无缺陷像素获得值“0”等。在ML训练期间使用的成本函数可基于检测准确度/捕获率，并且任选地，还可基于误检测和过度检测的惩罚。如上所述，可通过添加/包括被识别为每个结构特征的一组检查图像的具有不匹配缺陷率的至少部分来丰富/更新用于先前训练ML模型的训练集。

应当注意，本文所指的ML模型可实现为各种类型/结构的机器学习模型，例如，诸如决策树、支持向量机(SVM)、人工神经网络(ANN)、回归模型、贝叶斯网络或它们的集成/组合等。ML模型使用的学习算法可以是以下任何一种：监督学习、无监督学习或半-监督学习等。当前公开的主题不限于特定类型的ML模型或特定类型或ML模型使用的学习算法。

在一些实施方式中，ML模型可实现为深度神经网络(DNN)。DNN可包括监督或无监督DNN模型，其包括根据相应DNN架构组织的层。作为非限制性示例，可根据卷积神经网络(CNN)架构、循环神经网络架构、递归神经网络架构、生成性对抗网络架构或其他架构来组织DNN的层。任选地，层中的至少一些可被组织在多个DNN子网中。DNN的每个层可包括多个基本计算元素(CE)，在本领域中，其典型地被称为维度、神经元或节点。

在一些实施方案中，可在训练之前初始地选择DNN的加权值和/或阈值，并且可在训练期间进一步迭代地调整或修改所述该加权值和/或阈值，以在所训练的DNN中实现最佳加权值和/或阈值集。在每次迭代之后，可确定在由DNN模块产生的实际输出和与相应数据训练集相关联的目标输出之间的差值。该差值可被称为误差值。当指示误差值的损失/成本函数小于预定值时，或者当实现在迭代之间的性能的受限改变时，可确定训练已经完成。用来调整深度神经网络的权重/阈值的输入数据集被称为训练集。

需注意，当前公开的主题的教导不受如上所述的ML或DNN的特定架构的约束。

使用如上所述经更新的训练集训练的ML模型能够提高先前被检查配方遗漏的DOI的捕获率，并降低先前被检查配方错误检测为DOI的误报率(FAR)。

在一些实施方式中，ML模型可基于针对新生产半导体样本获得的新测试数据和检查数据的相关性来不断地重新训练和更新。例如，对于包括多个管芯的给定生产晶片，在对每个管芯执行测试并获得其测试数据时，每个管芯的测试数据可如上所述与对应检查数据相关联，并且将结构特征的具有不匹配缺陷率的检查图像(或从中提取的图像部分/图片)与相关联DOI或误会标签一起添加到用于训练ML模型的训练集中。任选地，表征检查图像或其缺陷的某些缺陷属性也被包括在训练集中。在一些情况下，除了检查图像的至少部分之外，训练集中还可包括有高概率导致不匹配缺陷率的处理步骤(对应于相关结构特征)的设计数据。

经更新的训练集可用于重新训练ML模型，从而产生经更新的ML模型，该模型可替代检查配方中先前部署的ML模型。经更新的ML模型可用于在线检查后续半导体样本。例如，针对晶片N上的管芯在其制造工艺之后获得测试数据和检查数据，并且在使用晶片N的管芯的检查图像重新训练ML模型时，重新训练的ML模型可用于在线检查下一个晶片，所述下一个晶片可能是在线检查中的晶片N+m片。可使用经更新的训练集不断重复重新训练过程，从而能够捕获更多的DOI，同时抑制在线检查期间的误报，从而提高其检测灵敏度

根据某些实施方式，如上所述的数据相关和训练/重新训练过程可被包括作为用于优化/调整检查配方的过程的一部分，该检查配方可由系统101用于运行时的缺陷检测(其中ML模型一旦训练/重新训练就可作为检查配方的一部分)。因此，当前公开的主题包括用于优化/调整如上所述的检查配方的系统和方法。

需注意，本公开中示明的示例(诸如例如样本的示例性结构、结构特征的处理步骤、示例性缺陷图和测试数据等)是出于示例性目的而示出的，不应当被视为以任何方式限制本公开内容。除了或代替以上内容，可使用其他适当的示例/实施方式。

如本文所述的缺陷检测/方案优化系统的某些实施方式的优点之一是具有改进的缺陷检测灵敏度的优化检查方案，该检查方案包括使用通过将测试数据和样本的检查数据相关并识别在两者间的不匹配缺陷率生成的训练集来有效地训练的ML模型。ML模型在经过训练后就能够以针对先前被检验方法遗漏的DOI(即隐藏缺陷)的改进的捕获率和先前被错误检测为DOI的降低的误报率(FAR)检测缺陷。

如本文所述的缺陷检测/配方优化系统的某些实施方式的进一步优点在于一旦新测试数据和检查数据变得可用，ML模型可在生产中被重复和连续地重新训练和更新，从而能够基于最新的生产晶片数据来将ML模型优化成对晶片/工艺变化更稳健并且由此能够提高在线后续样本的捕获率和检测灵敏度。

将理解，本公开内容的应用不限于本文含有的描述中阐述的或附图中示出的细节。

还将理解，根据本公开内容的系统可至少部分地实现在被合适编程的计算机上。同样地，本公开内容设想可由计算机读取来执行本公开内容的方法的计算机程序。本公开内容进一步设想有形地体现可由计算机执行来执行本公开内容的方法的指令程序的非瞬态计算机可读存储器。

本公开内容能够具有其他实施方式并能够以各种方式实践或进行。因此，将理解，本文采用的措辞和术语是出于描述目的，并且不应当被视为是限制性的。因此，本领域技术人员将了解，本公开内容所基于的概念可易于用作设计用于进行本发明公开的主题的若干目的的其他结构、方法和系统的基础。

本领域技术人员将易于了解，在不脱离本公开内容的在所附权利要求书中并由其定义的范围的情况下，可对如上文所描述的本发明的实施方式应用各种修改和改变。

Claims (20)

1.一种优化用于检查半导体样本的检查配方的计算机化系统，所述系统包括处理和存储器电路系统(PMC)，所述PMC被配置为：

从在检查之后对所述半导体样本执行的测试获得测试数据，所述半导体样本包括一个或多个层，每个层包括通过多个处理步骤制造的结构特征，所述测试数据指示所述半导体样本相对于在所述一个或多个层中的可疑层处的至少一个结构特征的功能缺陷率；

检取在所述半导体样本的所述检查期间中获取的所述可疑层的检查数据，所述检查数据包括对应于所述可疑层的所述结构特征的所述多个处理步骤的至少经采样的集合的一组检查图像和对应于所述一组检查图像并指示相对于所述结构特征的处理步骤的所述经采样的集合的检查缺陷率的一组缺陷图；

将所述测试数据与所述可疑层的所述一组缺陷图相关，以识别所述可疑层的在由所述测试数据指示的所述功能缺陷率与由所述一组缺陷图指示的所述检查缺陷率之间具有不匹配缺陷率的一个或多个结构特征；

对于所识别的一个或多个结构特征中的每个结构特征，将对应于所述结构特征的所述一组检查图像的至少部分包括在训练集中；以及

使用所述训练集来训练可用于后续半导体样本的检查的所述检查配方中的机器学习(ML)模型。

2.根据权利要求1所述的计算机化系统，其中所述测试是以下各项中的一项：电测试、破坏性测试和可靠性测试。

3.根据权利要求1所述的计算机化系统，其中所述检查是在所述半导体样本的制造工艺期间执行的在线检查，并且所述测试是在完成所述制造工艺或其一部分时执行的线端(EOL)测试。

4.根据权利要求1所述的计算机化系统，其中所述一个或多个层中的一个层中的所述结构特征是以下类型：触点、通孔、栅极、浅沟槽隔离(STI)和金属线。

5.根据权利要求1所述的计算机化系统，其中所述多个处理步骤包括以下一者或多者：光刻、蚀刻、填充、沉积、抛光、凹陷、平整化、生长和注入，所述经采样的集合包括在所述检查期间所选择的要检查的所述多个处理步骤的子集。

6.根据权利要求1所述的计算机化系统，其中通过将所述测试数据与所述一组缺陷图对齐并比较对应位置的所述功能缺陷率和所述检查缺陷率来执行所述相关。

7.根据权利要求1所述的计算机化系统，其中具有不匹配缺陷率的所述一个或多个结构特征包括被所述测试数据指示为有缺陷但被所述一组缺陷图指示为无缺陷的第一结构特征，其中所述PMC被进一步配置为分析在所述第一结构特征的位置处的所述可疑层的所述一组检查图像，以识别所述至少经采样的集合中的具有导致所述第一结构特征的缺陷率的高概率的一个或多个处理步骤，并且其中所述包括包括将所述一个或多个处理步骤的一个或多个检查图像的具有相关联感兴趣缺陷标签(DOI)的对应于所述第一结构特征的至少部分包括在所述训练集中。

8.根据权利要求7所述的计算机化系统，其中除了所述一个或多个检查图像的所述至少部分之外，所述包括进一步包括将所述一个或多个处理步骤的对应于所述第一结构特征的设计数据包括在所述训练集中。

9.根据权利要求1所述的计算机化系统，其中具有不匹配缺陷率的所述一个或多个结构特征包括被所述一组缺陷图中的至少一个缺陷图指示为有缺陷但被所述测试数据指示为无缺陷的第二结构特征，其中所述包括包括将对应于所述至少一个缺陷图的至少一个检查图像的具有相关联误会标签的至少部分包括在所述训练集中，所述至少部分对应于所述第二结构特征。

10.根据权利要求7所述的计算机化系统，其中具有不匹配缺陷率的所述一个或多个结构特征进一步包括由被所述一组缺陷图中的至少一个缺陷图指示为有缺陷但被所述测试数据指示为无缺陷的第二结构特征，其中所述包括包括将对应于所述至少一个缺陷图的至少一个检查图像的具有相关联误会标签的至少部分包括在所述训练集中，所述至少部分对应于所述第二结构特征。

11.根据权利要求1所述的计算机化系统，其中所述ML模型在经过训练后能够提高先前被所述检测配方遗漏的感兴趣缺陷(DOI)的捕获率，并且降低先前被所述检查配方错误地检测为DOI的误会的误报率。

12.一种优化用于检查半导体样本的检查配方的计算机化方法，所述方法包括：

从在检查之后对所述半导体样本执行的测试获得测试数据，所述半导体样本包括一个或多个层，每个层包括通过多个处理步骤制造的结构特征，所述测试数据指示所述半导体样本相对于在所述一个或多个层中的可疑层处的至少一个结构特征的功能缺陷率；

检取在所述半导体样本的所述检查期间中获取的所述可疑层的检查数据，所述检查数据包括对应于所述可疑层的所述结构特征的所述多个处理步骤的至少经采样的集合的一组检查图像和对应于所述一组检查图像并指示相对于所述结构特征的处理步骤的所述经采样的集合的检查缺陷率的一组缺陷图；

将所述测试数据与所述可疑层的所述一组缺陷图相关，以识别所述可疑层的在由所述测试数据指示的所述功能缺陷率与由所述一组缺陷图指示的所述检查缺陷率之间具有不匹配缺陷率的一个或多个结构特征；

对于所识别的一个或多个结构特征中的每个结构特征，将对应于所述结构特征的所述一组检查图像的至少部分包括在训练集中；以及

使用所述训练集来训练可用于后续半导体样本的检查的所述检查配方中的机器学习(ML)模型。

13.根据权利要求12所述的计算机化方法，其中所述检查是在所述半导体样本的制造工艺期间执行的在线检查，并且所述测试是在完成所述制造工艺或其一部分时执行的线端(EOL)测试。

14.根据权利要求12所述的计算机化方法，其中通过将所述测试数据与所述一组缺陷图对齐并比较对应位置的所述功能缺陷率和所述检查缺陷率来执行所述相关。

15.根据权利要求12所述的计算机化方法，其中具有不匹配缺陷率的所述一个或多个结构特征包括被所述测试数据指示为有缺陷但被由所述一组缺陷图指示为无缺陷的第一结构特征，其中所述方法进一步包括分析在所述第一结构特征的位置处的所述可疑层的所述一组检查图像，以识别所述至少经采样的集合中的具有导致所述第一结构特征的缺陷率的高概率的一个或多个处理步骤，并且其中所述包括包括将所述一个或多个处理步骤的一个或多个检查图像的具有相关联感兴趣缺陷标签(DOI)的对应于所述第一结构特征的至少部分包括在所述训练集中。

16.根据权利要求15所述的计算机化方法，其中除了所述一个或多个检查图像的所述至少部分之外，所述包括进一步包括将所述一个或多个处理步骤的对应于所述第一结构特征的设计数据包括在所述训练集中。

17.根据权利要求12所述的计算机化方法，其中具有不匹配缺陷率的所述一个或多个结构特征包括被所述一组缺陷图中的至少一个缺陷图指示为有缺陷但被所述测试数据指示为无缺陷的第二结构特征，其中所述包括包括将对应于所述至少一个缺陷图的至少一个检查图像的具有相关联误会标签的至少部分包括在所述训练集中，所述至少部分对应于所述第二结构特征。

18.根据权利要求15所述的计算机化方法，其中具有不匹配缺陷率的所述一个或多个结构特征包括被所述一组缺陷图中的至少一个缺陷图指示为有缺陷但被所述测试数据指示为无缺陷的第二结构特征，其中所述包括包括将对应于所述至少一个缺陷图的至少一个检查图像的具有相关联误会标签的至少部分包括在所述训练集中，所述至少部分对应于所述第二结构特征。

19.根据权利要求12所述的计算机化方法，其中所述ML模型在经过训练后能够提高先前被所述检测配方遗漏的感兴趣缺陷(DOI)的捕获率，并且降低先前被所述检查配方错误地检测为DOI的误会的误报率。

20.一种非瞬态计算机可读存储介质，所述非瞬态计算机可读存储介质有形地体现指令程序，当由计算机执行时，所述指令程序使所述计算机执行一种优化用于检查半导体样本的检查配方的方法，所述方法包括：

从在检查之后对所述半导体样本执行的测试获得测试数据，所述半导体样本包括一个或多个层，每个层包括通过多个处理步骤制造的结构特征，所述测试数据指示所述半导体样本相对于在所述一个或多个层中的可疑层处的至少一个结构特征的功能缺陷率；

检取在所述半导体样本的所述检查期间中获取的所述可疑层的检查数据，所述检查数据包括对应于所述可疑层的所述结构特征的所述多个处理步骤的至少经采样的集合的一组检查图像和对应于所述一组检查图像并指示相对于所述结构特征的处理步骤的所述经采样的集合的检查缺陷率的一组缺陷图；

将所述测试数据与所述可疑层的所述一组缺陷图相关，以识别所述可疑层的在由所述测试数据指示的所述功能缺陷率与由所述一组缺陷图指示的所述检查缺陷率之间具有不匹配缺陷率的一个或多个结构特征；

对于所识别的一个或多个结构特征中的每个结构特征，将对应于所述结构特征的所述一组检查图像的至少部分包括在训练集中；以及

使用所述训练集来训练可用于后续半导体样本的检查的所述检查配方中的机器学习(ML)模型。