CN112582291A - 漏电导电接触孔的识别方法及其识别系统 - Google Patents

漏电导电接触孔的识别方法及其识别系统 Download PDF

Info

Publication number
CN112582291A
CN112582291A CN202011386349.5A CN202011386349A CN112582291A CN 112582291 A CN112582291 A CN 112582291A CN 202011386349 A CN202011386349 A CN 202011386349A CN 112582291 A CN112582291 A CN 112582291A
Authority
CN
China
Prior art keywords
conductive contact
leakage
contact hole
area
analysis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011386349.5A
Other languages
English (en)
Other versions
CN112582291B (zh
Inventor
王班
李晓玉
范光龙
刘丽君
陈金星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202011386349.5A priority Critical patent/CN112582291B/zh
Publication of CN112582291A publication Critical patent/CN112582291A/zh
Application granted granted Critical
Publication of CN112582291B publication Critical patent/CN112582291B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种漏电导电接触孔的识别方法及其识别系统。漏电导电接触孔的识别方法包括：获取三维存储器的导电接触孔的检测图像；确定分析区域内的每个导电接触孔的位置；根据所述检测图像识别所述分析区域内处于漏电位置的导电接触孔。本发明解决了在三维存储器的各区域内手动查找漏电的导电接触孔，耗费大量人力,无法即时发现问题，且存在人为误差的技术问题。

Description

漏电导电接触孔的识别方法及其识别系统
技术领域
本发明涉及半导体器件技术领域，特别涉及一种漏电导电接触孔的识别方法及其识别系统。
背景技术
存储器(Memory)是现代信息技术中用于保存信息的记忆设备。随着各类电子设备对集成度和数据存储密度的需求的不断提高，普通的二维存储器件越来越难以满足要求，在这种情况下，三维(3D)存储器应运而生。
在三维存储器的研发和生产过程中，漏电检测分析是改善工艺条件、提高产品良率不可或缺的重要手段。对于三维存储器漏电性能的检测，现有做法是首先将三维存储器的导电接触孔划分区域，然后在各区域内手动查找漏电的导电接触孔，耗费大量人力,无法即时发现问题，且存在人为误差。
发明内容
本发明的目的在于提供一种漏电导电接触孔的识别方法及其识别系统，以解决在三维存储器的各区域内手动查找漏电的导电接触孔，耗费大量人力,无法即时发现问题，且存在人为误差的技术问题。
本发明提供一种漏电导电接触孔的识别方法，包括：获取三维存储器的导电接触孔的检测图像；确定分析区域内的每个导电接触孔的位置；根据所述检测图像识别所述分析区域内处于漏电位置的导电接触孔。
其中，在确定分析区域内的每个导电接触孔的位置之前，所述识别方法还包括：获取所述三维存储器的堆栈数、存储块数、每个存储块内的导电接触孔的行数、导电接触孔的列数。
其中，“根据所述检测图像识别所述分析区域内处于漏电位置的导电接触孔”包括：根据所述检测图像识别处于漏电位置的导电接触孔所在的列、识别处于漏电位置的导电接触孔所在的列组、识别处于漏电位置的导电接触孔所在的行、识别处于漏电位置的导电接触孔所在的存储块。
其中，“获取三维存储器的导电接触孔的检测图像”包括：在三维存储器的导电接触孔表面形成导电粒子；在所述导电接触孔上加载电压；其中，所述电压的电性与所述导电粒子的电性一致；对加载所述电压后所述导电接触孔表面进行电子束检测，获取所述检测图像。
其中，“根据所述检测图像识别所述分析区域内处于漏电位置的导电接触孔”包括：根据所述检测图像中呈现预设颜色的位置，识别所述分析区域内的漏电位置；根据所述漏电位置确定对应的所述导电接触孔漏电。
其中，在识别出所述分析区域内处于漏电位置的导电接触孔之后，所述识别方法还包括：根据所述分析区域内的多个漏电位置，绘制所述分析区域的漏电导电接触孔分布图。
其中，所述分析区域为多个，多个所述分析区域形成三维存储器的外轮廓；所述识别方法还包括：根据每个所述分析区域内的多个漏电位置，绘制所述三维存储器的漏电导电接触孔分布图。
其中，所述识别方法还包括：根据所述三维存储器的漏电导电接触孔分布图，划分所述三维存储器的主漏电区域和次漏电区域，其中，所述主漏电区域的漏电导电接触孔的数量大于预设阈值数量，所述次漏电区域的漏电导电接触孔的数量小于等于所述预设阈值数量。
其中，所述识别方法还包括：对所述三维存储器的主漏电区域和次漏电区域进行分析，以得到分析结果；根据所述分析结果调整所述三维存储器对应于主漏电区域的导电接触孔的形成工艺和对应于次漏电区域的导电接触孔的形成工艺。
其中，所述检测图像的预设颜色包括多个等级色，漏电的所述导电接触孔包括多个漏电程度，多个所述等级色与多个所述漏电程度一一对应；所述识别方法还包括：根据所述检测图像的漏电位置的当前等级色，确定对应漏电的所述导电接触孔的漏电程度。
其中，“确定分析区域内的每个导电接触孔的位置”包括：在所述检测图像内确定分析区域；确定所述分析区域内的每个所述导电接触孔的位置。
本发明提供一种漏电导电接触孔的识别系统，包括：获取单元，用于获取三维存储器的导电接触孔的检测图像；确定单元，用于确定分析区域内的每个导电接触孔的位置；识别单元，用于根据所述检测图像识别所述分析区域内处于漏电位置的导电接触孔。
其中，所述获取单元还用于获取所述三维存储器的堆栈数、存储块数、每个存储块内的导电接触孔的行数、导电接触孔的列数。
其中，所述识别单元具体用于根据所述检测图像识别处于漏电位置的导电接触孔所在列、识别处于漏电位置的导电接触孔所在的列组、识别处于漏电位置的导电接触孔所在行、识别处于漏电位置的导电接触孔所在的存储块。
其中，所述获取单元包括：导电粒子提供单元，用于在三维存储器的导电接触孔表面形成导电粒子；电压加载单元，用于在所述导电接触孔上加载电压；其中，所述电压的电性与所述导电粒子的电性一致；检测单元，用于对加载所述电压后所述导电接触孔表面进行电子束检测，获取所述检测图像。
其中，所述识别单元具体用于根据所述检测图像中呈现预设颜色的位置，识别所述分析区域内的漏电位置；并根据所述漏电位置确定对应的所述导电接触孔漏电。
其中，所述识别系统还包括绘制单元；在所述识别系统识别出所述分析区域内处于漏电位置的导电接触孔之后，所述绘制单元用于根据所述分析区域内的多个漏电位置，绘制所述分析区域的漏电导电接触孔分布图。
其中，所述分析区域为多个，多个所述分析区域形成三维存储器的外轮廓；所述绘制单元还用于根据每个所述分析区域内的多个漏电位置，绘制所述三维存储器的漏电导电接触孔分布图。
其中，所述识别系统还包括划分单元，所述划分单元用于根据所述三维存储器的漏电导电接触孔分布图，划分所述三维存储器的主漏电区域和次漏电区域，其中，所述主漏电区域的漏电导电接触孔的数量大于预设阈值数量，所述次漏电区域的漏电导电接触孔的数量小于等于所述预设阈值数量。
其中，所述识别系统还包括：分析单元，用于对所述三维存储器的主漏电区域和次漏电区域进行分析，以得到分析结果；调整单元，用于根据所述分析结果调整所述三维存储器对应于主漏电区域的导电接触孔的形成工艺和对应于次漏电区域的导电接触孔的形成工艺。
其中，所述检测图像的预设颜色包括多个等级色，漏电的所述导电接触孔包括多个漏电程度，多个所述等级色与多个所述漏电程度一一对应；所述识别单元还具体用于根据所述检测图像的漏电位置的当前等级色，确定对应漏电的所述导电接触孔的漏电程度。
其中，所述确定单元包括：第一子确定单元，用于在所述检测图像内确定分析区域；第二子确定单元，用于确定所述分析区域内的每个所述导电接触孔的位置。
综上所述，本申请首先确定了分析区域内的每个导电接触孔的位置，然后根据检测图像中的漏电位置，可识别出漏电的导电接触孔，且可以识别出漏电的导电接触孔所在的位置，无需根据导电接触孔所在的位置手动将检测图像划分为多个归类区域，手动框选各归类区域的检测图像，然后根据各归类区域内的漏电位置确定三维存储器上漏电的导电接触孔所在的位置，避免了在三维存储器的各归类区域根据导电接触孔的漏电位置手动查找漏电的导电接触孔，耗费大量人力,无法即时发现问题，且存在人为误差的技术问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为传统漏电导电接触孔的识别方法中手动框选归类区域的结构示意图。
图2是本发明实施例提供的漏电导电接触孔的识别方法的流程示意图。
图3是导电接触孔的检测图像的结构示意图。
图4是识别分析区域内处于漏电位置的导电接触孔的结构示意图。
图5是三维存储器的结构剖面示意图。
图6是漏电导电接触孔的分布图。
图7是漏电导电接触孔的识别系统的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在描述本发明的具体实施方式之前，先简单介绍下传统的漏电导电接触孔的识别方法。
请参阅图1，传统的漏电导电接触孔的识别方法为获取三维存储器的导电接触孔的检测图像30，根据导电接触孔所在的位置手动将检测图像30划分为多个归类区域10，手动框选各归类区域10的检测图像30，然后根据各归类区域10内的漏电位置确定三维存储器上漏电的导电接触孔所在的位置。该方法在三维存储器的各归类区域10根据导电接触孔的漏电位置手动查找漏电的导电接触孔，耗费大量人力,无法即时发现问题，且存在人为误差。
基于上述问题，本发明提供一种漏电导电接触孔的识别方法。请参阅图2，图2为本发明提供的一种漏电导电接触孔的识别方法。本申请首先确定了分析区域内的每个导电接触孔的位置，然后根据检测图像30中的漏电位置，可识别出漏电的导电接触孔，且可以识别出漏电的导电接触孔所在的位置，无需根据导电接触孔所在的位置手动将检测图像30划分为多个归类区域10，手动框选各归类区域10的检测图像30，然后根据各归类区域10内的漏电位置确定三维存储器上漏电的导电接触孔所在的位置，避免了在三维存储器的各归类区域10根据导电接触孔的漏电位置手动查找漏电的导电接触孔，耗费大量人力,无法即时发现问题，且存在人为误差的技术问题。
漏电导电接触孔的识别方法在图2中示出。如图2所示，该方法可以大致概括为如下过程：获取导电接触孔的检测图像30(S1)，确定分析区域40内的每个导电接触孔的位置(S2)，根据检测图像30识别分析区域40内处于漏电位置的导电接触孔(S3)。以下将分别描述。
请参阅图2，该方法首先执行S1-S3的操作：
S1，请参阅图3，获取三维存储器的导电接触孔的检测图像30；
S2，确定分析区域40内的每个导电接触孔的位置；
S3，请参阅图4，根据检测图像30识别分析区域40内处于漏电位置的导电接触孔。
本申请中，首先确定了分析区域40内的每个导电接触孔的位置，然后根据检测图像30中的漏电位置，可识别出漏电的导电接触孔，且可以识别出漏电的导电接触孔所在的位置，无需根据导电接触孔所在的位置手动将检测图像30划分为多个归类区域10，手动框选各归类区域10的检测图像30，然后根据各归类区域10内的漏电位置确定三维存储器上漏电的导电接触孔所在的位置，避免了在三维存储器的各归类区域10根据导电接触孔的漏电位置手动查找漏电的导电接触孔，耗费大量人力,无法即时发现问题，且存在人为误差的技术问题。
图5示出了一种三维存储器的结构剖面图。如图5所示，三维存储器包括衬底20以及位于衬底20上的堆叠结构21，在堆叠结构21内形成贯穿堆叠结构21的若干沟道通孔(Channel Hole，CH)，以及规律性分布在若干CH之间的栅缝隙(Gate LineSlit，GLS)；在CH内形成有沟道层，沟道层顶部设置存储器的漏极并与位线连接；在GLS内形成有三维存储器的阵列共源极(Array common source，ACS)；在堆叠结构中包括若干间隔排列的栅极层，各栅极层在台阶区通过导电接触孔引出，从而与后段互连线连接，形成控制信息传输的通路。各栅极层自上之下可分为顶部选择栅(Top Select Gate，TSG)、存储栅、底部选择栅(Bottom Select Gate，BSG)，从而在三维存储器的表面形成与之对应的顶部选择栅导电接触孔(TSG CT)、台阶区存储栅导电接触孔(SS CT)、底部选择栅导电接触孔(BSG CT)。在实际器件中，三维存储器的短路漏电有可能发生在各个位置(如图5中位置201、202、203等)，本发明实施例旨在对三维存储器的漏电位置进行精确识别，将漏电的导电接触孔进行自动分类，从而有针对性地进行分析和改善。
在一个具体的实施例中，“确定分析区域40内的每个导电接触孔的位置”包括：
请继续参阅图3，在检测图像30内确定分析区域40。可以理解的是，分析区域40可以是任意的区域，如可以是一个存储块，两个存储块，或者多个存储块，可以是一列，或者多列，可以是一行，或者多行，本申请不限定特定的区域。即分析区域40可以包括一个归类区域10，或者多个归类区域10。归类区域10可以理解为导电接触孔分类后所在的区域，如归类区域10可以为存储栅导电接触孔区、顶部选择栅导电接触孔区、底部选择栅导电接触孔区。
获取分析区域40内的每个导电接触孔的位置。可以理解的是，每个导电接触孔的位置包括每个导电接触孔所在的列与每个导电接触孔所在的行。可以通过对每个导电接触孔进行编号，以确定分析区域40内的每个导电接触孔的位置。编号的方法可以为自动编号，一旦选择了分析区域40后，便可以自动对分析区域40内的导电接触孔进行自动编号。编号的方法也可以是手动编号，在选择了分析区域40之后，对分析区域40内的导电接触孔进行编号。
在一个具体的实施例中，在确定分析区域40内的每个导电接触孔的位置之前，识别方法还包括：
获取三维存储器的堆栈数、存储块数、每个存储块内的导电接触孔的行数、导电接触孔的列数。可以理解的是，堆栈数可以根据使用的掩膜数量来确定，如使用两个掩膜对两个堆栈进行刻蚀，则两个掩膜即可表征堆栈的数量为两个。
当获取到三维存储器的堆栈数、存储块数、每个存储块内的导电接触孔的行数、导电接触孔的列数之后，则在选择任意一个分析区域40后，分析区域40内每个导电接触孔所在的堆栈、所在的存储块、在存储块内所在的行数、在存储块内所在的列数则自动确定，即在三维存储器的堆栈数、存储块数、每个存储块内的导电接触孔的行数、导电接触孔的列数确认之后，分析区域40内的每个导电接触孔的位置自动确定，分析区域40可以任意选择，任意选择的分析区域40内的每个导电接触孔的位置是确定的。
在一个具体的实施例中，“根据检测图像30识别分析区域40内处于漏电位置的导电接触孔”包括：
请继续参阅图4，根据检测图像30识别处于漏电位置的导电接触孔所在的列C、识别处于漏电位置的导电接触孔所在的列组CP、识别处于漏电位置的导电接触孔所在的行R、识别处于漏电位置的导电接触孔所在的存储块(B1-B5)。
可以理解的是，由于每个导电接触孔的位置已经确定，从而一旦导电接触孔漏电，处于漏电位置的导电接触孔的位置也是确定的，在检测图像30中的漏电位置确定之后，也就可以确定漏电的导电接触孔所在的列C、漏电的导电接触孔所在的列组CP、漏电的导电接触孔所在的行R、漏电的导电接触孔所在的存储块(B1-B5)。从而，在每个漏电的导电接触孔的位置确定之后，就可以对漏电的导电接触孔进行自动归类，有针对性地进行分析和改善漏电的导电接触孔。
可以理解的是，本申请只需要进行一次分析区域40的选择，就可以得到所有的漏电的导电接触孔所在的位置，即漏电的导电接触孔所在的行R、所在的列C、所在的存储块(B1-B5)、所在的列祖CP，漏电的导电接触孔可以自动归类，无需根据导电接触孔所在的位置将检测图像30手动划分为多个归类区域10，手动框选各归类区域10的检测图像30，然后根据各归类区域10内的漏电位置确定三维存储器上漏电的导电接触孔所在的位置。本申请漏电导电接触孔的识别方法高效、准确、方便。当然，本申请也可以选择某个部分区域，得到该部分区域的漏电的导电接触孔所在的位置，该区域的漏电的导电接触孔可以自动归类，有针对性地进行分析和改善该区域漏电的导电接触孔。本申请漏电的导电接触孔自动归类后，可以归入各自的归类区域10。
在一个具体的实施例中，“获取三维存储器的导电接触孔的检测图像30”包括：
在三维存储器的导电接触孔表面形成导电粒子；
在导电接触孔上加载电压；其中，电压的电性与导电粒子的电性一致；
对加载电压后导电接触孔表面进行电子束检测，获取检测图像30。
本发明通过在三维存储器的导电接触孔表面形成导电粒子，再在导电接触孔上加载与导电粒子电性一致(相同)的电压，对于存在漏电的导电接触孔，其表面的导电粒子会在电场力的作用下通过漏电接触部位流向其他通路，使得漏电导电接触孔表面的导电粒子数量减少；从而在通过电子束检测技术对制备三维存储器的整片晶圆上导电接触孔检测时，漏电的导电接触孔与不漏电的导电接触孔的表面图像存在差异，如此，可基于检测图像30中导电接触孔表面图像的差异可识别出漏电的导电接触孔，对三维存储器的漏电进行检测与分析。
这里，对导电接触孔表面进行电子束检测可以通过电子束检测装置实现。电子束检测(Electrons Beam Inspection，EBI)装置通常用于半导体器件生产过程中的缺陷检验，以聚焦电子束作为检测源，在采用电子束检测时，入射电子束激发出二次电子，通过对二次电子的收集和分析来捕捉缺陷。
检测图像30中既包括漏电的导电接触孔表面呈现的图像，又包括不漏电的导电接触孔表面呈现的图像，因此检测图像30也可称为电子束检测对比图像。
导电粒子为电子，加载电压为加载负电压。形成导电粒子具体包括：在导电接触孔表面喷洒导电粒子。
在实际应用中，可以在电子扫描机台(E-Scan机台)的基础上，引入高电流撒电子技术，增加正常(即不漏电)导电接触孔与漏电导电接触孔之间的差异，从而进行漏电性能的检测。具体地，高电流撒电子技术是在大电流作用下喷洒电子的一种技术，通过该技术可以在导电接触孔表面喷洒一层电子。
在一个具体的实施例中，“根据检测图像30识别分析区域40内处于漏电位置的导电接触孔”包括：
根据检测图像30中呈现预设颜色的位置，识别分析区域40内的漏电位置；
根据漏电位置确定对应的导电接触孔漏电。
可以理解的是，检测图像30中导电接触孔表面呈现预设颜色，对应于导电接触孔漏电；检测图像30中导电接触孔表面没有呈现预设颜色，对应于导电接触孔不漏电。可选地，预设颜色为暗色，即不漏电的导电接触孔的图像呈现亮色，漏电的导电接触孔的图像呈现暗色，不漏电的导电接触孔的图像亮度大于漏电的导电接触孔的图像亮度。
这是基于电子束检测技术的固有特点进行判断的。在电子束检测图像30中，样品的缺陷区域表现为暗区，无缺陷区域表现为亮区；对应于本申请实施例，缺陷区域即为存在漏电的导电接触孔，无缺陷区域即为不漏电的导电接触孔，暗色通常呈现为黑色或灰色，亮色通常呈现为白色。在其他实施例中，也可以以其他颜色来表示。
图4为检测图像30，图中呈暗色(灰色或黑色)的区域即对应于漏电的导电接触孔，而呈亮色(或白色)的区域即对应于不漏电的导电接触孔。
在一个具体的实施例中，检测图像30的预设颜色包括多个等级色，漏电的导电接触孔包括多个漏电程度，多个等级色与多个漏电程度一一对应；识别方法还包括：
根据检测图像30的漏电位置的当前等级色，确定对应漏电的导电接触孔的漏电程度。
如，检测图像30的预设颜色可以包括2个等级色：灰色和黑色；漏电的导电接触孔可以包括2个漏电程度；一般漏电程度和严重漏电程度；灰色与一般漏电程度对应，黑色与严重漏电程度对应。若检测图像30的漏电位置的当前等级色为灰色，则对应的漏电的导电接触孔的漏电程度为一般漏电程度；若检测图像30的漏电位置的当前等级色为黑色，则对应的漏电的导电接触孔的漏电程度为严重漏电程度。
从而，本申请通过设置多个等级色与多个漏电程度一一对应，可以确定漏电的导电接触孔的漏电程度，进而为后续的调整工艺提供参考依据。
在一个具体的实施例中，在识别出分析区域40内处于漏电位置的导电接触孔之后，识别方法还包括：
根据分析区域40内的多个漏电位置，绘制分析区域的漏电导电接触孔分布图。
根据检测图像30，可以按照需求绘制出分析区域40上导电接触孔漏电情况分布图，通过不同的颜色表示该区域内漏电导电接触孔的数量的范围。例如，红色表示该区域漏电导电接触孔的数量超过一预设阈值，蓝色表示该区域漏电导电接触孔的数量低于预设阈值，绿色表示该区域漏电导电接触孔的数量为0，即绿色标注区域内无漏电的导电接触孔。通过上述分布图，技术人员可以直观地看出分析区域40上哪些部分漏电以及漏电是否严重，从而实现漏电情况的可视、定量分析。
请参阅图6，在一个具体的实施例中，分析区域40为多个，多个分析区域40形成三维存储器的外轮廓；识别方法还包括：
根据每个分析区域40内的多个漏电位置，绘制三维存储器的漏电导电接触孔分布图。可以理解的是，本实施例中绘制的三维存储器的漏电导电接触孔分布图为三维存储器的晶圆上全部漏电导电接触孔分布图，可以反映三维存储器的晶圆上全部漏电导电接触孔的分布情况。
根据检测图像30，可以按照需求绘制出三维存储器的晶圆上导电接触孔漏电情况分布图；如图6所示，图6中晶圆可以按照芯片(die)被划分为若干区域，各区域可以采用不用的颜色加以标注，通过不同的颜色表示该区域内漏电导电接触孔的数量的范围。例如，红色表示该区域漏电导电接触孔的数量超过一预设阈值数量，蓝色表示该区域漏电导电接触孔的数量低于预设阈值数量，绿色表示该区域漏电导电接触孔的数量为0，即绿色标注区域内无漏电的导电接触孔。通过上述分布图，技术人员可以直观地看出晶圆上哪些部分漏电以及漏电是否严重，从而实现漏电情况的可视、定量分析。
在一个具体的实施例中，识别方法还包括：
根据三维存储器的漏电导电接触孔分布图，划分三维存储器的主漏电区域和次漏电区域，其中，主漏电区域的漏电导电接触孔的数量大于预设阈值数量，次漏电区域的漏电导电接触孔的数量小于等于预设阈值数量。
可以理解的是，预设阈值数量可以为人为设定，如可以设置为5个、10个、100个，或者更多。如上文所描述，红色标注的区域为主漏电区域，蓝色标注的区域为次漏电区域，绿色标注的区域为无漏电区域。
本申请通过划分主漏电区域和次漏电区域，可以针对主漏电区域调整形成工艺，针对次漏电区域调整形成工艺，使得漏电区域的调整工艺更加精准、灵活。
在一个具体的实施例中，识别方法还包括：
对三维存储器的主漏电区域和次漏电区域进行分析，以得到分析结果；
根据分析结果调整三维存储器对应于主漏电区域的导电接触孔的形成工艺和对应于次漏电区域的导电接触孔的形成工艺。
本申请中，可以针对主漏电区域进行分析，并产生分析结果，并将分析结果进行反馈，后续可以调整对应于主漏电区域的导电接触孔的形成工艺，后续三维存储器对应于主漏电区域的导电接触孔的漏电情况可以明显改善；本申请也可以针对次漏电区域进行分析，并产生分析结果，并将分析结果进行反馈，后续可以调整三维存储器对应于次漏电区域的导电接触孔的形成工艺，后续三维存储器对应于次漏电区域的导电接触孔的漏电情况可以明显改善。
请参阅图7，本发明还提供一种漏电导电接触孔的识别系统100，包括：
获取单元60，用于获取三维存储器的导电接触孔的检测图像30；
确定单元70，用于确定分析区域40内的每个导电接触孔的位置；
识别单元80，用于根据检测图像30识别分析区域40内处于漏电位置的导电接触孔。
本发明的漏电导电接触孔的识别系统100首先确定了分析区域40内的每个导电接触孔的位置，然后根据检测图像30中的漏电位置，可识别出漏电的导电接触孔，且可以识别出漏电的导电接触孔所在的位置，无需根据导电接触孔所在的位置手动将检测图像30划分为多个归类区域10，手动框选各归类区域10的检测图像30，然后根据各归类区域10内的漏电位置确定三维存储器上漏电的导电接触孔所在的位置，避免了在三维存储器的各归类区域10根据导电接触孔的漏电位置手动查找漏电的导电接触孔，耗费大量人力,无法即时发现问题，且存在人为误差的技术问题。
在一个具体的实施例中，获取单元60还用于获取三维存储器的堆栈数、存储块数、每个存储块内的导电接触孔的行数、导电接触孔的列数。
当获取单元60获取到三维存储器的堆栈数、存储块数、每个存储块内的导电接触孔的行数、导电接触孔的列数之后，则在选择任意一个分析区域40后，分析区域40内每个导电接触孔所在的堆栈、所在的存储块、在存储块内所在的行数、在存储块内所在的列数则自动确定，即在三维存储器的堆栈数、存储块数、每个存储块内的导电接触孔的行数、导电接触孔的列数确认之后，确定单元70可以自动确定分析区域40内的每个导电接触孔的位置。分析区域40可以任意选择，任意选择的分析区域40内的每个导电接触孔的位置是确定的。
在一个具体的实施例中，识别单元80具体用于根据检测图像30识别处于漏电位置的导电接触孔所在的列C、识别处于漏电位置的导电接触孔所在的列组CP、识别处于漏电位置的导电接触孔所在的行R、识别处于漏电位置的导电接触孔所在的存储块(B1-B5)。
可以理解的是，由于每个导电接触孔的位置已经确定，从而一旦导电接触孔漏电，处于漏电位置的导电接触孔的位置也是确定的，在检测图像30中的漏电位置确定之后，识别单元80也就可以确定漏电的导电接触孔所在的列C、漏电的导电接触孔所在的列组CP、漏电的导电接触孔所在的行R、漏电的导电接触孔所在的存储块(B1-B5)。从而，在每个漏电的导电接触孔的位置确定之后，就可以对漏电的导电接触孔进行自动归类，有针对性地进行分析和改善漏电的导电接触孔。
可以理解的是，本申请只需要进行一次分析区域40的选择，识别单元80就可以得到所有的漏电的导电接触孔所在的位置，即漏电的导电接触孔所在的行R、所在的列C、所在的存储块(B1-B5)、所在的列祖C，漏电的导电接触孔可以自动归类，无需根据导电接触孔所在的位置将检测图像30手动划分为多个归类区域10，手动框选各归类区域10的检测图像30，然后根据各归类区域10内的漏电位置确定三维存储器上漏电的导电接触孔所在的位置。
确定单元70包括：
第一子确定单元，用于在检测图像30内确定分析区域；
第二子确定单元，用于确定分析区域内的每个导电接触孔的位置。
本申请中，通过第一子确定单元确定分析区域，通过第二子确定单元确定分析区域内的每个导电接触孔的位置，实现了自动对分析区域40内的导电接触孔进行编号，便于后续对漏电的导电接触孔的确认。
在一个具体的实施例中，获取单元60包括：
导电粒子提供单元，用于在三维存储器的导电接触孔表面形成导电粒子；
电压加载单元，用于在导电接触孔上加载电压；其中，电压的电性与导电粒子的电性一致；
检测单元，用于对加载电压后导电接触孔表面进行电子束检测，获取检测图像30。
本发明通过在三维存储器的导电接触孔表面形成导电粒子，再在导电接触孔上加载与导电粒子电性一致(相同)的电压，对于存在漏电的导电接触孔，其表面的导电粒子会在电场力的作用下通过漏电接触部位流向其他通路，使得漏电导电接触孔表面的导电粒子数量减少；从而在通过电子束检测技术对制备三维存储器的整片晶圆上导电接触孔检测时，漏电的导电接触孔与不漏电的导电接触孔的表面图像存在差异，如此，可基于检测图像30中导电接触孔表面图像的差异可识别出漏电的导电接触孔，对三维存储器的漏电进行检测与分析。
在一个具体的实施例中，识别单元80具体用于根据检测图像30中呈现预设颜色的位置，识别分析区域内的漏电位置；并根据漏电位置确定对应的导电接触孔漏电。
本申请中，识别单元80通过识别预设颜色的位置，即可识别出对应的导电接触孔漏电。
在一个具体的实施例中，检测图像30的预设颜色包括多个等级色，漏电的导电接触孔包括多个漏电程度，多个等级色与多个漏电程度一一对应；识别单元80还具体用于根据检测图像30的漏电位置的当前等级色，确定对应漏电的导电接触孔的漏电程度。
从而，本申请通过设置多个等级色与多个漏电程度一一对应，识别单元80可以确定漏电的导电接触孔的漏电程度，进而为后续的调整工艺提供参考依据。
在一个具体的实施例中，识别系统还包括绘制单元；
在识别系统识别出分析区域内处于漏电位置的导电接触孔之后，绘制单元用于根据分析区域内的多个漏电位置，绘制分析区域的漏电导电接触孔分布图。
从而，在绘制单元绘制出分析区域的漏电导电接触孔分布图后，技术人员可以直观地看出分析区域上哪些部分漏电以及漏电是否严重，从而实现漏电情况的可视、定量分析。
在一个具体的实施例中，分析区域为多个，多个分析区域形成三维存储器的外轮廓；绘制单元还用于根据每个分析区域内的多个漏电位置，绘制三维存储器的漏电导电接触孔分布图。
本申请中，在绘制单元绘制出三维存储器的晶圆上全部漏电导电接触孔分布图后，技术人员可以直观地看出晶圆上哪些部分漏电以及漏电是否严重，从而实现漏电情况的可视、定量分析。
在一个具体的实施例中，识别系统还包括划分单元，划分单元用于根据三维存储器的漏电导电接触孔分布图，划分三维存储器的主漏电区域和次漏电区域，其中，主漏电区域的漏电导电接触孔的数量大于预设阈值数量，次漏电区域的漏电导电接触孔的数量小于等于预设阈值数量。
本申请中，通过划分单元划分主漏电区域和次漏电区域，可以针对主漏电区域调整形成工艺，针对次漏电区域调整形成工艺，使得漏电区域的调整工艺更加精准、灵活。
在一个具体的实施例中，识别系统还包括：
分析单元，用于对三维存储器的主漏电区域和次漏电区域进行分析，以得到分析结果；
调整单元，用于根据分析结果调整三维存储器对应于主漏电区域的导电接触孔的形成工艺和对应于次漏电区域的导电接触孔的形成工艺。
本申请中，分析单元可以针对主漏电区域进行分析，并产生分析结果，并将分析结果进行反馈给调整单元，后续调整单元可以调整对应于主漏电区域的导电接触孔的形成工艺，后续三维存储器对应于主漏电区域的导电接触孔的漏电情况可以明显改善；本申请的分析单元也可以针对次漏电区域进行分析，并产生分析结果，并将分析结果进行反馈给调整单元，后续调整单元可以调整三维存储器对应于次漏电区域的导电接触孔的形成工艺，后续三维存储器对应于次漏电区域的导电接触孔的漏电情况可以明显改善。
以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (22)

1.一种漏电导电接触孔的识别方法，其特征在于，包括：
获取三维存储器的导电接触孔的检测图像；
确定分析区域内的每个导电接触孔的位置；
根据所述检测图像识别所述分析区域内处于漏电位置的导电接触孔。
2.根据权利要求1所述的识别方法，其特征在于，在确定分析区域内的每个导电接触孔的位置之前，所述识别方法还包括：
获取所述三维存储器的堆栈数、存储块数、每个存储块内的导电接触孔的行数、导电接触孔的列数。
3.根据权利要求1所述的识别方法，其特征在于，“根据所述检测图像识别所述分析区域内处于漏电位置的导电接触孔”包括：
根据所述检测图像识别处于漏电位置的导电接触孔所在的列、识别处于漏电位置的导电接触孔所在的列组、识别处于漏电位置的导电接触孔所在的行、识别处于漏电位置的导电接触孔所在的存储块。
4.根据权利要求1所述的识别方法，其特征在于，“获取三维存储器的导电接触孔的检测图像”包括：
在三维存储器的导电接触孔表面形成导电粒子；
在所述导电接触孔上加载电压；其中，所述电压的电性与所述导电粒子的电性一致；
对加载所述电压后所述导电接触孔表面进行电子束检测，获取所述检测图像。
5.根据权利要求1所述的识别方法，其特征在于，“根据所述检测图像识别所述分析区域内处于漏电位置的导电接触孔”包括：
根据所述检测图像中呈现预设颜色的位置，识别所述分析区域内的漏电位置；
根据所述漏电位置确定对应的所述导电接触孔漏电。
6.根据权利要求1所述的识别方法，其特征在于，在识别出所述分析区域内处于漏电位置的导电接触孔之后，所述识别方法还包括：
根据所述分析区域内的多个漏电位置，绘制所述分析区域的漏电导电接触孔分布图。
7.根据权利要求6所述的识别方法，其特征在于，所述分析区域为多个，多个所述分析区域形成三维存储器的外轮廓；所述识别方法还包括：
根据每个所述分析区域内的多个漏电位置，绘制所述三维存储器的漏电导电接触孔分布图。
8.根据权利要求7所述的识别方法，其特征在于，所述识别方法还包括：
根据所述三维存储器的漏电导电接触孔分布图，划分所述三维存储器的主漏电区域和次漏电区域，其中，所述主漏电区域的漏电导电接触孔的数量大于预设阈值数量，所述次漏电区域的漏电导电接触孔的数量小于等于所述预设阈值数量。
9.根据权利要求8所述的识别方法，其特征在于，所述识别方法还包括：
对所述三维存储器的主漏电区域和次漏电区域进行分析，以得到分析结果；
根据所述分析结果调整所述三维存储器对应于主漏电区域的导电接触孔的形成工艺和对应于次漏电区域的导电接触孔的形成工艺。
10.根据权利要求5所述的识别方法，其特征在于，所述检测图像的预设颜色包括多个等级色，漏电的所述导电接触孔包括多个漏电程度，多个所述等级色与多个所述漏电程度一一对应；所述识别方法还包括：
根据所述检测图像的漏电位置的当前等级色，确定对应漏电的所述导电接触孔的漏电程度。
11.根据权利要求1所述的识别方法，其特征在于，“确定分析区域内的每个导电接触孔的位置”包括：
在所述检测图像内确定分析区域；
确定所述分析区域内的每个所述导电接触孔的位置。
12.一种漏电导电接触孔的识别系统，其特征在于，包括：
获取单元，用于获取三维存储器的导电接触孔的检测图像；
确定单元，用于确定分析区域内的每个导电接触孔的位置；
识别单元，用于根据所述检测图像识别所述分析区域内处于漏电位置的导电接触孔。
13.根据权利要求12所述的识别系统，其特征在于，所述获取单元还用于获取所述三维存储器的堆栈数、存储块数、每个存储块内的导电接触孔的行数、导电接触孔的列数。
14.根据权利要求12所述的识别系统，其特征在于，所述识别单元具体用于根据所述检测图像识别处于漏电位置的导电接触孔所在列、识别处于漏电位置的导电接触孔所在的列组、识别处于漏电位置的导电接触孔所在行、识别处于漏电位置的导电接触孔所在的存储块。
15.根据权利要求12所述的识别系统，其特征在于，所述获取单元包括：
导电粒子提供单元，用于在三维存储器的导电接触孔表面形成导电粒子；
电压加载单元，用于在所述导电接触孔上加载电压；其中，所述电压的电性与所述导电粒子的电性一致；
检测单元，用于对加载所述电压后所述导电接触孔表面进行电子束检测，获取所述检测图像。
16.根据权利要求12所述的识别系统，其特征在于，所述识别单元具体用于根据所述检测图像中呈现预设颜色的位置，识别所述分析区域内的漏电位置；并根据所述漏电位置确定对应的所述导电接触孔漏电。
17.根据权利要求12所述的识别系统，其特征在于，所述识别系统还包括绘制单元；
在所述识别系统识别出所述分析区域内处于漏电位置的导电接触孔之后，所述绘制单元用于根据所述分析区域内的多个漏电位置，绘制所述分析区域的漏电导电接触孔分布图。
18.根据权利要求17所述的识别系统，其特征在于，所述分析区域为多个，多个所述分析区域形成三维存储器的外轮廓；所述绘制单元还用于根据每个所述分析区域内的多个漏电位置，绘制所述三维存储器的漏电导电接触孔分布图。
19.根据权利要求18所述的识别系统，其特征在于，所述识别系统还包括划分单元，所述划分单元用于根据所述三维存储器的漏电导电接触孔分布图，划分所述三维存储器的主漏电区域和次漏电区域，其中，所述主漏电区域的漏电导电接触孔的数量大于预设阈值数量，所述次漏电区域的漏电导电接触孔的数量小于等于所述预设阈值数量。
20.根据权利要求19所述的识别系统，其特征在于，所述识别系统还包括：分析单元，用于对所述三维存储器的主漏电区域和次漏电区域进行分析，以得到分析结果；
调整单元，用于根据所述分析结果调整所述三维存储器对应于主漏电区域的导电接触孔的形成工艺和对应于次漏电区域的导电接触孔的形成工艺。
21.根据权利要求16所述的识别系统，其特征在于，所述检测图像的预设颜色包括多个等级色，漏电的所述导电接触孔包括多个漏电程度，多个所述等级色与多个所述漏电程度一一对应；所述识别单元还具体用于根据所述检测图像的漏电位置的当前等级色，确定对应漏电的所述导电接触孔的漏电程度。
22.根据权利要求12所述的识别系统，其特征在于，所述确定单元包括：
第一子确定单元，用于在所述检测图像内确定分析区域；
第二子确定单元，用于确定所述分析区域内的每个所述导电接触孔的位置。
CN202011386349.5A 2020-12-02 2020-12-02 漏电导电接触孔的识别方法及其识别系统 Active CN112582291B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011386349.5A CN112582291B (zh) 2020-12-02 2020-12-02 漏电导电接触孔的识别方法及其识别系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011386349.5A CN112582291B (zh) 2020-12-02 2020-12-02 漏电导电接触孔的识别方法及其识别系统

Publications (2)

Publication Number Publication Date
CN112582291A true CN112582291A (zh) 2021-03-30
CN112582291B CN112582291B (zh) 2022-07-15

Family

ID=75128144

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011386349.5A Active CN112582291B (zh) 2020-12-02 2020-12-02 漏电导电接触孔的识别方法及其识别系统

Country Status (1)

Country Link
CN (1) CN112582291B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113588701A (zh) * 2021-07-21 2021-11-02 长江存储科技有限责任公司 检测三维存储器结构缺陷的方法、装置、设备和存储介质

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0472552A (ja) * 1990-07-13 1992-03-06 Hitachi Ltd 薄膜トランジスタ基板の検査方法および薄膜トランジスタ基板の配線修正方法
JP2003023056A (ja) * 2001-07-10 2003-01-24 Hitachi Ltd 半導体デバイスの欠陥分類方法および半導体デバイスの歩留まり予測方法および半導体デバイスの製造方法および半導体デバイスの欠陥分類システムおよび半導体デバイス分類装置およびそれらに用いるプログラムおよび記録媒体
US20060022295A1 (en) * 2004-07-23 2006-02-02 Atsuko Takafuji Evaluation method and manufacturing method of semiconductor device
US20100314539A1 (en) * 2009-06-11 2010-12-16 Hermes Microvision, Inc. Method and apparatus for identifying plug-to-plug short from a charged particle microscopic image
CN102890195A (zh) * 2011-07-20 2013-01-23 上海华虹Nec电子有限公司 与衬底同型的有源区上接触孔电阻的测试结构与方法
CN103354211A (zh) * 2013-06-25 2013-10-16 上海华力微电子有限公司 测算接触孔与多晶硅栅极对准偏差值的方法
CN103354212A (zh) * 2013-06-25 2013-10-16 上海华力微电子有限公司 测算接触孔与多晶硅栅极对准偏差值的方法
CN104124231A (zh) * 2014-07-25 2014-10-29 上海华力微电子有限公司 利用同型结监控p型轻掺杂离子注入对准度的结构及方法
JP2014239230A (ja) * 2008-06-11 2014-12-18 ケーエルエー−テンカー・コーポレーションＫｌａ−Ｔｅｎｃｏｒ Ｃｏｒｐｏｒａｔｉｏｎ ウェーハー上の設計欠陥および工程欠陥の検出、ウェーハー上の欠陥の精査、設計内の１つ以上の特徴を工程監視特徴として使用するための選択、またはそのいくつかの組み合わせのためのシステムおよび方法
US20170076435A1 (en) * 2015-09-15 2017-03-16 Samsung Electronics Co., Ltd. Defect imaging apparatus, defect detection system having the same, and method of detecting defects using the same
CN106997857A (zh) * 2016-01-25 2017-08-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其检测结构、电子装置
CN110718480A (zh) * 2019-10-18 2020-01-21 长江存储科技有限责任公司 一种字线层漏电的判断方法及系统
CN110729212A (zh) * 2019-09-30 2020-01-24 长江存储科技有限责任公司 一种三维存储器漏电分析方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0472552A (ja) * 1990-07-13 1992-03-06 Hitachi Ltd 薄膜トランジスタ基板の検査方法および薄膜トランジスタ基板の配線修正方法
JP2003023056A (ja) * 2001-07-10 2003-01-24 Hitachi Ltd 半導体デバイスの欠陥分類方法および半導体デバイスの歩留まり予測方法および半導体デバイスの製造方法および半導体デバイスの欠陥分類システムおよび半導体デバイス分類装置およびそれらに用いるプログラムおよび記録媒体
US20060022295A1 (en) * 2004-07-23 2006-02-02 Atsuko Takafuji Evaluation method and manufacturing method of semiconductor device
JP2014239230A (ja) * 2008-06-11 2014-12-18 ケーエルエー−テンカー・コーポレーションＫｌａ−Ｔｅｎｃｏｒ Ｃｏｒｐｏｒａｔｉｏｎ ウェーハー上の設計欠陥および工程欠陥の検出、ウェーハー上の欠陥の精査、設計内の１つ以上の特徴を工程監視特徴として使用するための選択、またはそのいくつかの組み合わせのためのシステムおよび方法
US20100314539A1 (en) * 2009-06-11 2010-12-16 Hermes Microvision, Inc. Method and apparatus for identifying plug-to-plug short from a charged particle microscopic image
CN102890195A (zh) * 2011-07-20 2013-01-23 上海华虹Nec电子有限公司 与衬底同型的有源区上接触孔电阻的测试结构与方法
CN103354212A (zh) * 2013-06-25 2013-10-16 上海华力微电子有限公司 测算接触孔与多晶硅栅极对准偏差值的方法
CN103354211A (zh) * 2013-06-25 2013-10-16 上海华力微电子有限公司 测算接触孔与多晶硅栅极对准偏差值的方法
CN104124231A (zh) * 2014-07-25 2014-10-29 上海华力微电子有限公司 利用同型结监控p型轻掺杂离子注入对准度的结构及方法
US20170076435A1 (en) * 2015-09-15 2017-03-16 Samsung Electronics Co., Ltd. Defect imaging apparatus, defect detection system having the same, and method of detecting defects using the same
CN106997857A (zh) * 2016-01-25 2017-08-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其检测结构、电子装置
CN110729212A (zh) * 2019-09-30 2020-01-24 长江存储科技有限责任公司 一种三维存储器漏电分析方法
CN110718480A (zh) * 2019-10-18 2020-01-21 长江存储科技有限责任公司 一种字线层漏电的判断方法及系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113588701A (zh) * 2021-07-21 2021-11-02 长江存储科技有限责任公司 检测三维存储器结构缺陷的方法、装置、设备和存储介质
CN113588701B (zh) * 2021-07-21 2023-11-07 长江存储科技有限责任公司 检测三维存储器结构缺陷的方法、装置、设备和存储介质

Also Published As

Publication number Publication date
CN112582291B (zh) 2022-07-15

Similar Documents

Publication Publication Date Title
US8582864B2 (en) Fault inspection method
US7598490B2 (en) SEM-type reviewing apparatus and a method for reviewing defects using the same
JP3698075B2 (ja) 半導体基板の検査方法およびその装置
US7973281B2 (en) Semiconductor substrate, substrate inspection method, semiconductor device manufacturing method, and inspection apparatus
US7071468B2 (en) Circuit pattern inspection method and its apparatus
JP2012049503A (ja) 半導体装置の検査装置及び半導体装置の検査方法
US20130294680A1 (en) Image classification method and image classification apparatus
JP2000208575A (ja) 形状特徴に基づく欠陥検出方法及び装置
KR20150103706A (ko) 템플릿 이미지 매칭을 이용한 웨이퍼 상의 결함 검출
US20240020816A1 (en) System for Deriving Electrical Characteristics and Non-Transitory Computer-Readable Medium
CN115841493A (zh) 一种基于图像处理的电缆检测方法
EP2212909B1 (en) Patterned wafer defect inspection system and method
US20230274417A1 (en) System for Deriving Electrical Characteristics and Non-Transitory Computer-Readable Medium
CN112582291B (zh) 漏电导电接触孔的识别方法及其识别系统
CN110729212A (zh) 一种三维存储器漏电分析方法
US20100158346A1 (en) Method and system of classifying defects on a wafer
US9436988B2 (en) Method and system of classifying defects on a wafer
CN113538376A (zh) 存储阵列的缺陷定位方法、装置、设备及可读存储介质
KR102619285B1 (ko) 분류 장치 및 분류 장치의 동작 방법
CN112964723A (zh) 一种双面多目标等间距阵列视觉检测方法及检测系统
US20240202909A1 (en) Method and device for detecting word line shorts in memory device
CN110930380A (zh) 一种缺陷观测机台及其的图像分析补偿方法
CN118195991A (zh) 用于检测存储器装置中的字线短路的方法和装置
US20240177292A1 (en) Method and device for determining coordinates of contact through-holes in memory device
US20240177295A1 (en) Method and device for locating contact through-hole (ct) positions in memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant