KR20210084391A - 표시 장치 및 전자 기기 - Google Patents

표시 장치 및 전자 기기 Download PDF

Info

Publication number
KR20210084391A
KR20210084391A KR1020210085547A KR20210085547A KR20210084391A KR 20210084391 A KR20210084391 A KR 20210084391A KR 1020210085547 A KR1020210085547 A KR 1020210085547A KR 20210085547 A KR20210085547 A KR 20210085547A KR 20210084391 A KR20210084391 A KR 20210084391A
Authority
KR
South Korea
Prior art keywords
electrode
layer
substrate
display device
transistor
Prior art date
Application number
KR1020210085547A
Other languages
English (en)
Other versions
KR102395566B1 (ko
Inventor
타츠야 사쿠이시
토모야 아오야마
아키히로 치다
다이키 나카무라
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20210084391A publication Critical patent/KR20210084391A/ko
Priority to KR1020220054064A priority Critical patent/KR102443065B1/ko
Application granted granted Critical
Publication of KR102395566B1 publication Critical patent/KR102395566B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Ceramic Engineering (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 설계 자유도가 높은 표시 장치를 제공한다.
가요성을 갖는 2개의 기판에 끼워진 표시 소자와, 터치 센서와, 트랜지스터를 갖는 표시 장치이다. 표시 소자에 신호를 공급하는 외부 전극과 터치 센서에 신호를 공급하는 외부 전극을 한쪽 기판의 동일 면 측에서 접속시킨다.

Description

표시 장치 및 전자 기기{DISPLAY DEVICE AND ELECTRONIC DEVICE}
본 발명의 일 형태는 표시 장치에 관한 것이다. 또는, 본 발명의 일 형태는 표시 장치의 제작 방법에 관한 것이다.
또한, 본 발명의 일 형태는 상술한 기술 분야에 한정되지 않는다. 예를 들어, 본 발명의 일 형태는 물건, 방법, 또는 제조 방법에 관한 것이다. 또는, 본 발명은 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 또는, 본 발명의 일 형태는 기억 장치, 프로세서, 이들의 구동 방법 또는 이들의 제조 방법에 관한 것이다.
또한, 본 명세서 등에 있어서 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 것 전반을 말한다. 따라서, 트랜지스터나 다이오드 등의 반도체 소자나, 반도체 회로는, 반도체 장치이다. 또한, 표시 장치, 발광 장치, 조명 장치, 전기 광학 장치, 및 전자 기기 등은 반도체 소자나 반도체 회로를 포함하는 경우가 있다. 따라서, 표시 장치, 발광 장치, 조명 장치, 전기 광학 장치, 및 전자 기기 등도 반도체 장치를 갖는 경우가 있다.
근년에 들어, 표시 장치의 표시 영역에 사용되는 표시 소자로서, 액정 소자의 연구 개발이 활발히 진행되고 있다. 또한, 일렉트로루미네선스(Electroluminescence: EL)를 이용한 발광 소자의 연구 개발도 활발히 진행되고 있다. 발광 소자의 기본적인 구성은, 한 쌍의 전극간에 발광성의 물질을 포함하는 층을 개재(介在)한 것이다. 이 발광 소자에 전압을 인가함으로써 발광성의 물질로부터 발광이 얻어진다.
특히, 상술한 발광 소자는 자기 발광형이므로, 이것을 사용한 표시 장치는 시인성(視認性)이 뛰어나고 백 라이트가 불필요하며 소비 전력이 적은 등의 장점을 갖는다. 또한, 박형 경량으로 제작할 수 있고 응답 속도가 고속인 등의 장점도 갖는다.
또한, 상기 표시 소자를 갖는 표시 장치는 가요성을 갖게 하기 위하여 가요성 기판의 채용이 검토되고 있다.
가요성을 갖는 기판을 사용한 표시 장치의 제작 방법으로서는, 유리 기판이나 석영 기판 등의 기판 위에 박막 트랜지스터 등의 반도체 소자를 제작한 후, 예컨대 이 반도체 소자와 기판 사이에 유기 수지를 충전하고, 유리 기판이나 석영 기판으로부터 다른 기판(예컨대 가요성을 갖는 기판)으로 반도체 소자를 전치(轉置)하는 기술이 개발되어 있다(특허문헌 1).
가요성을 갖는 기판 위에 형성된 발광 소자 위에는, 발광 소자 표면의 보호나 외부로부터의 수분이나 불순물의 침입을 방지하기 위하여, 가요성을 갖는 기판이 더 제공되는 경우가 있다.
또한, 표시 장치는 다양한 용도로의 응용이 기대되고 있으며, 다양화가 요구되고 있다. 예를 들어, 휴대 정보 단말로서 터치 센서를 갖는 스마트폰이나 태블릿형 단말의 개발이 진행되고 있다.
일본국 특개 2003-174153호 공보
가요성을 갖는 기판을 사용한 표시 장치에 신호나 전력을 공급하기 위해서는, 가요성을 갖는 기판의 일부를 레이저광이나 날붙이를 사용하여 제거하여 전극을 노출시키고, FPC(Flexible Printed Circuit) 등의 외부 전극을 접속시킬 필요가 있다.
그러나, 가요성을 갖는 기판의 일부를 레이저광이나 날붙이를 사용하여 제거하는 방법을 이용하면, 표시 장치가 갖는 전극에 대미지를 주기 쉬워, 표시 장치의 신뢰성이나 제작 수율이 저하되기 쉽다는 문제가 나온다. 또한, 상기 방법에 의한 표시 영역의 대미지를 방지하기 위하여 표시 영역과 전극 사이의 거리를 충분히 둘 필요가 있고, 배선 저항의 증가에 의하여 신호나 전력이 감쇠하기 쉬워진다.
본 발명의 일 형태는, 전극에 대미지를 주기 어려운 표시 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는, 표시 영역에 대미지를 주기 어려운 표시 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는, 신뢰성이 양호한 표시 장치, 및 그 제작 방법을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는, 설계 자유도가 높은 표시 장치, 및 그 제작 방법을 제공하는 것을 과제 중 하나로 한다.
또는, 본 발명의 일 형태는, 시인성이 뛰어난 표시 장치, 또는 전자 기기 등을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는, 표시 품위가 양호한 표시 장치, 또는 전자 기기 등을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는, 신뢰성이 높은 표시 장치, 또는 전자 기기 등을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는, 파손되기 어려운 표시 장치, 또는 전자 기기 등을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는, 소비 전력이 낮은 표시 장치, 또는 전자 기기 등을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는, 생산성이 높은 표시 장치, 또는 전자 기기 등을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는, 신규 표시 장치, 또는 전자 기기 등을 제공하는 것을 과제 중 하나로 한다.
또한, 이들 과제의 기재는 다른 과제의 존재를 방해하는 것이 아니다. 또한, 본 발명의 일 형태는 상술한 과제 모두를 해결할 필요는 없는 것으로 한다. 또한, 이들 외의 과제는 명세서, 도면, 청구항 등의 기재로부터 저절로 명확해지는 것이며 명세서, 도면, 청구항 등의 기재로부터 이들 외의 과제가 추출될 수 있다.
본 발명의 일 형태는, 가요성을 갖는 2개의 기판에 끼워진 표시 소자와 터치 센서를 갖고, 표시 소자에 신호를 공급하는 외부 전극과, 터치 센서에 신호를 공급하는 외부 전극이 한쪽의 기판의 동일 면 측에서 접속되는 표시 장치이다.
본 발명의 일 형태는, 제 1 기판과, 제 2 기판과, 표시 소자와, 터치 센서와, 제 1 전극과, 제 2 전극을 갖고, 제 1 기판과 제 2 기판은 표시 소자, 터치 센서, 제 1 전극, 및 제 2 전극을 사이에 두고 서로 중첩되는 영역을 갖고, 제 1 전극은 표시 소자에 신호를 공급할 수 있는 기능을 갖고, 제 2 전극은 터치 센서에 신호를 공급할 수 있는 기능을 갖고, 제 1 전극과 제 2 전극은 제 2 기판이 갖는 개구를 통하여 외부 전극에 전기적으로 접속되는 표시 장치이다.
외부 전극으로서는 FPC 등을 사용할 수 있다. 또한, 외부 전극은 복수의 전극을 갖고, 제 1 전극은 외부 전극에 포함되는 전극의 일부에 전기적으로 접속될 수 있다. 또한, 제 2 전극은 외부 전극에 포함되는 전극의 다른 일부에 전기적으로 접속될 수 있다. 또한, 제 1 전극과 제 2 전극에 같은 전위 또는 신호를 공급하는 경우, 제 1 전극과 제 2 전극을 외부 전극이 갖는 하나의 전극에 전기적으로 접속시킬 수도 있다.
또는, 본 발명의 일 형태는, 제 1 기판과, 제 2 기판과, 표시 소자와, 터치 센서와, 제 1 전극과, 제 2 전극을 갖고, 제 1 기판과 제 2 기판은 표시 소자, 터치 센서, 제 1 전극, 및 제 2 전극을 사이에 두고 서로 중첩되는 영역을 갖고, 제 1 전극은 표시 소자에 신호를 공급할 수 있는 기능을 갖고, 제 2 전극은 터치 센서에 신호를 공급할 수 있는 기능을 갖고, 제 1 전극은 제 2 기판이 갖는 제 1 개구를 통하여 제 1 외부 전극에 전기적으로 접속되고, 제 2 전극은 제 2 기판이 갖는 제 2 개구를 통하여 제 2 외부 전극에 전기적으로 접속되는 표시 장치이다.
또는, 본 발명의 일 형태는, 제 1 기판과, 제 2 기판과, 표시 소자와, 터치 센서와, 트랜지스터와, 제 1 전극과, 제 2 전극을 갖고, 제 1 기판과 제 2 기판은 표시 소자, 터치 센서, 트랜지스터, 제 1 전극, 및 제 2 전극을 사이에 두고 서로 중첩되는 영역을 갖고, 제 1 전극은 트랜지스터에 신호를 공급할 수 있는 기능을 갖고, 트랜지스터는 표시 소자에 신호를 공급할 수 있는 기능을 갖고, 제 2 전극은 터치 센서에 신호를 공급할 수 있는 기능을 갖고, 제 1 전극과 제 2 전극은 제 2 기판이 갖는 개구를 통하여 외부 전극에 전기적으로 접속되는 표시 장치이다.
또는, 본 발명의 일 형태는, 제 1 기판과, 제 2 기판과, 표시 소자와, 터치 센서와, 트랜지스터와, 제 1 전극과, 제 2 전극을 갖고, 제 1 기판과 제 2 기판은 표시 소자, 터치 센서, 제 1 전극, 및 제 2 전극을 사이에 두고 서로 중첩되는 영역을 갖고, 제 1 전극은 트랜지스터에 신호를 공급할 수 있는 기능을 갖고, 트랜지스터는 표시 소자에 신호를 공급할 수 있는 기능을 갖고, 제 2 전극은 터치 센서에 신호를 공급할 수 있는 기능을 갖고, 제 1 전극은 제 2 기판이 갖는 제 1 개구를 통하여 제 1 외부 전극에 전기적으로 접속되고, 제 2 전극은 제 2 기판이 갖는 제 2 개구를 통하여 제 2 외부 전극에 전기적으로 접속되는 표시 장치이다.
본 발명의 일 형태에 의하여, 전극에 대미지를 주기 어려운 표시 장치의 제작 방법을 제공할 수 있다. 또는, 본 발명의 일 형태에 의하여, 표시 영역에 대미지를 주기 어려운 표시 장치의 제작 방법을 제공할 수 있다. 또는, 본 발명의 일 형태에 의하여, 신뢰성이 양호한 표시 장치, 및 그 제작 방법을 제공할 수 있다. 또는, 본 발명의 일 형태에 의하여, 설계 자유도가 높은 표시 장치, 및 그 제작 방법을 제공할 수 있다.
또는, 본 발명의 일 형태는, 시인성이 뛰어난 표시 장치, 또는 전자 기기 등을 제공할 수 있다. 또는, 본 발명의 일 형태는, 표시 품위가 양호한 표시 장치, 또는 전자 기기 등을 제공할 수 있다. 또는, 본 발명의 일 형태는, 신뢰성이 높은 표시 장치, 또는 전자 기기 등을 제공할 수 있다. 또는, 본 발명의 일 형태는, 파손되기 어려운 표시 장치, 또는 전자 기기 등을 제공할 수 있다. 또는, 본 발명의 일 형태는 소비 전력이 낮은 표시 장치, 또는 전자 기기 등을 제공할 수 있다. 또는, 본 발명의 일 형태는 생산성이 높은 표시 장치, 또는 전자 기기 등을 제공할 수 있다. 또는, 본 발명의 일 형태는 신규 표시 장치, 또는 전자 기기 등을 제공할 수 있다.
또한, 이들 효과의 기재는 다른 효과의 존재를 방해하는 것이 아니다. 또한, 본 발명의 일 형태는 이들 효과 모두를 가질 필요는 없다. 또한, 이들 이외의 효과는 명세서, 도면, 청구항 등의 기재로부터 저절로 명확해지는 것이며 명세서, 도면, 청구항 등의 기재로부터 이들 이외의 효과를 추출할 수 있다.
도 1은 본 발명의 일 형태를 설명하기 위한 사시도 및 단면도.
도 2는 본 발명의 일 형태를 설명하기 위한 사시도 및 단면도.
도 3은 본 발명의 일 형태를 설명하기 위한 단면도.
도 4는 본 발명의 일 형태의 제작 공정을 설명하기 위한 도면.
도 5는 본 발명의 일 형태의 제작 공정을 설명하기 위한 도면.
도 6은 본 발명의 일 형태의 제작 공정을 설명하기 위한 도면.
도 7은 본 발명의 일 형태의 제작 공정을 설명하기 위한 도면.
도 8은 본 발명의 일 형태의 제작 공정을 설명하기 위한 도면.
도 9는 본 발명의 일 형태의 제작 공정을 설명하기 위한 도면.
도 10은 표시 장치의 일 형태의 화소 구성의 일례를 설명하기 위한 도면.
도 11은 본 발명의 일 형태의 제작 공정을 설명하기 위한 도면.
도 12는 본 발명의 일 형태의 제작 공정을 설명하기 위한 도면.
도 13은 본 발명의 일 형태의 제작 공정을 설명하기 위한 도면.
도 14는 본 발명의 일 형태의 제작 공정을 설명하기 위한 도면.
도 15는 본 발명의 일 형태의 제작 공정을 설명하기 위한 도면.
도 16은 본 발명의 일 형태의 제작 공정을 설명하기 위한 도면.
도 17은 본 발명의 일 형태를 설명하기 위한 사시도 및 단면도.
도 18은 본 발명의 일 형태를 설명하기 위한 사시도 및 단면도.
도 19는 본 발명의 일 형태를 설명하기 위한 사시도 및 단면도.
도 20은 본 발명의 일 형태를 설명하기 위한 사시도 및 단면도.
도 21은 본 발명의 일 형태를 설명하기 위한 사시도 및 단면도.
도 22는 본 발명의 일 형태를 설명하기 위한 사시도 및 단면도.
도 23은 본 발명의 일 형태를 설명하기 위한 사시도 및 단면도.
도 24는 본 발명의 일 형태의 제작 공정을 설명하기 위한 도면.
도 25는 본 발명의 일 형태의 제작 공정을 설명하기 위한 도면.
도 26은 본 발명의 일 형태의 제작 공정을 설명하기 위한 도면.
도 27은 본 발명의 일 형태의 제작 공정을 설명하기 위한 도면.
도 28은 본 발명의 일 형태의 제작 공정을 설명하기 위한 도면.
도 29는 본 발명의 일 형태의 제작 공정을 설명하기 위한 도면.
도 30은 본 발명의 일 형태의 제작 공정을 설명하기 위한 도면.
도 31은 본 발명의 일 형태의 제작 공정을 설명하기 위한 도면.
도 32는 본 발명의 일 형태의 제작 공정을 설명하기 위한 도면.
도 33은 본 발명의 일 형태의 제작 공정을 설명하기 위한 도면.
도 34는 본 발명의 일 형태의 제작 공정을 설명하기 위한 도면.
도 35는 본 발명의 일 형태를 설명하기 위한 사시도 및 단면도.
도 36은 본 발명의 일 형태를 설명하기 위한 사시도 및 단면도.
도 37은 표시 장치의 일 형태를 설명하기 위한 블록도 및 회로도.
도 38은 트랜지스터의 일 형태를 설명하기 위한 단면도.
도 39는 트랜지스터의 일 형태를 설명하기 위한 단면도.
도 40은 트랜지스터의 일 형태를 설명하기 위한 평면도 및 단면도.
도 41은 트랜지스터의 일 형태를 설명하기 위한 평면도 및 단면도.
도 42는 터치 센서의 구성예 및 구동 방법의 일례를 설명하기 위한 도면.
도 43은 터치 센서의 구성예 및 구동 방법의 일례를 설명하기 위한 도면.
도 44는 발광 소자의 구성예를 설명하기 위한 도면.
도 45는 전자 기기 및 조명 장치의 일례를 설명하기 위한 도면.
도 46은 전자 기기의 일례를 설명하기 위한 도면.
도 47은 전자 기기의 일례를 설명하기 위한 도면.
도 48은 전자 기기의 일례를 설명하기 위한 도면.
도 49는 전자 기기의 일례를 설명하기 위한 도면.
실시형태에 대하여 도면을 사용하여 자세히 설명하기로 한다. 다만, 본 발명은 이하의 설명에 한정되지 않으며, 본 발명의 취지 및 그 범위로부터 벗어남이 없이 그 형태 및 상세한 사항을 다양하게 변경할 수 있는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하에서 기재하는 실시형태의 내용에 한정되어 해석되는 것이 아니다. 또한, 이하에서 설명하는 본 발명의 구성에서, 동일 부분 또는 같은 기능을 갖는 부분에는 동일한 부호를 다른 도면들에서 공통적으로 이용하며, 그 반복되는 설명은 생략한다.
또한, 도면 등에 있어서 각 구성의 위치, 크기, 범위 등은 발명의 이해를 용이하게 하기 위하여 실제의 위치, 크기, 범위 등을 나타내지 않은 경우가 있다. 그러므로, 개시(開示)된 발명은 반드시 도면 등에 개시된 위치, 크기, 범위 등에 한정되지 않는다. 예를 들어, 실제의 제조 공정에서는 에칭 등의 처리에 의하여 레지스트 마스크 등이 의도하지 않게 감소되는 경우가 있지만, 이해를 용이하게 하기 위하여 생략하고 나타내는 경우가 있다.
또한, 상면도('평면도'라고도 함)나 사시도에 있어서는, 도면을 이해하기 쉽게 하기 위하여 일부의 구성 요소의 기재를 생략하는 경우가 있다.
또한, 본 명세서 등에 있어서 '전극'이나 '배선'이라는 용어는 이들 구성 요소를 기능적으로 한정하는 것은 아니다. 예를 들어, '전극'은 '배선'의 일부로서 사용되는 경우가 있고, 그 반대도 마찬가지이다. 또한 '전극'이나 '배선'이라는 용어는 복수의 '전극'이나 '배선'이 일체로 형성된 경우 등도 포함한다.
또한, 본 명세서 등에서 '위'나 '아래'라는 용어는 구성 요소의 위치 관계가 바로 위 또는 바로 아래이며 직접 접촉하는 것을 한정하는 것이 아니다. 예를 들어, "절연층 A 위의 전극 B"의 표현에서는, 절연층 A 위에 전극 B가 직접 접촉하여 형성될 필요는 없고, 절연층 A와 전극 B 사이에 다른 구성 요소를 포함하는 것을 제외하지 않는다.
또한, 소스 및 드레인의 기능은 다른 극성의 트랜지스터를 채용하는 경우나 회로 동작에서 전류의 방향이 변화되는 경우 등, 동작 조건 등에 따라 서로 바뀌기 때문에 어느 쪽이 소스 또는 드레인인지 한정하기가 어렵다. 따라서, 본 명세서에서는 소스 및 드레인이라는 용어는 서로 바꿔 사용할 수 있는 것으로 한다.
또한, 본 명세서 등에서, "전기적으로 접속"에는, "어떠한 전기적 작용을 갖는 것"을 통하여 접속되는 경우가 포함된다. 여기서, "어떠한 전기적 작용을 갖는 것"은 접속 대상간에서 전기 신호의 주고 받음을 가능하게 하는 것이면 특별한 제한을 받지 않는다. 따라서, "전기적으로 접속된다"라고 표현되는 경우에도 실제의 회로에서는 물리적인 접속 부분이 없고 그저 배선이 연장되어 있을 뿐인 경우도 있다.
또한, 본 명세서에 있어서, '평행'이란, 2개의 직선이 -10° 이상 10° 이하의 각도로 배치된 상태를 말한다. 따라서, -5° 이상 5° 이하의 경우도 그 범주에 포함된다. 또한, '수직' 및 '직교'란, 2개의 직선이 80° 이상 100° 이하의 각도로 배치된 상태를 말한다. 따라서, 85° 이상 95° 이하의 경우도 그 범주에 포함된다.
또한, 본 명세서에서, 리소그래피 공정을 수행한 후에 에칭 공정을 수행하는 경우에는, 특별한 설명이 없는 한, 리소그래피 공정에서 형성한 레지스트 마스크는 에칭 공정이 끝나면 제거하는 것으로 한다.
또한, 전압은 어느 전위와 기준 전위(예컨대, 접지 전위(GND 전위) 또는 소스 전위)의 전위차를 나타내는 경우가 많다. 따라서, 전압을 전위로 바꿔 말하는 것이 가능하다.
또한, 반도체의 불순물이란, 예컨대 반도체를 구성하는 주성분 이외를 말한다. 예를 들어, 농도가 0.1atomic% 미만인 원소는 불순물이라고 할 수 있다. 불순물이 포함되면, 예컨대 반도체의 DOS(Density of State)가 높게 되거나, 캐리어 이동도가 저하되거나, 결정성이 저하되는 일 등이 일어날 수 있다. 반도체로서 산화물 반도체를 사용하는 경우, 반도체의 특성을 변화시키는 불순물로서는 예컨대 제 1 족 원소, 제 2 족 원소, 제 13 족 원소, 제 14 족 원소, 제 15 족 원소, 및 산화물 반도체의 주성분 이외의 전이 금속(transition metal) 등이 있으며, 특히 예컨대 수소(물에도 포함됨), 리튬, 나트륨, 실리콘, 붕소, 인, 탄소, 질소 등이 있다. 산화물 반도체를 사용하는 경우, 예컨대 수소 등의 불순물이 혼입됨으로써 산소 결손이 형성되는 경우가 있다. 또한, 반도체가 실리콘인 경우, 반도체의 특성을 변화시키는 불순물로서 예컨대 산소, 수소를 제외하는 제 1 족 원소, 제 2 족 원소, 제 13 족 원소, 제 15 족 원소 등이 있다.
또한 본 명세서 등에 있어서의 '제 1', '제 2' 등의 서수사는 구성 요소의 혼동을 피하기 위하여 붙인 것이며, 공정순 또는 적층순 등 어떤 순서나 순위를 나타내는 것이 아니다. 또한, 본 명세서 등에 있어서 서수사가 붙여지지 않은 용어라도, 구성 요소의 혼동을 피하기 위하여 특허 청구의 범위에서 서수사가 붙여진 경우가 있다. 또한, 본 명세서 등에 있어서 서수사가 붙여진 용어라도 특허 청구의 범위에서 다른 서수사가 붙여지는 경우가 있다. 또한, 본 명세서 등에 있어서 서수사가 붙여지는 용어라도 특허 청구의 범위 등에서 서수사가 생략되는 경우가 있다.
또한, '채널 길이'란, 예컨대 트랜지스터의 상면도에 있어서, 반도체(또는 트랜지스터가 온 상태일 때에 반도체 내에서 전류가 흐르는 부분)와 게이트 전극이 중첩되는 영역, 또는 채널이 형성되는 영역에서의 소스(소스 영역 또는 소스 전극)와 드레인(드레인 영역 또는 드레인 전극) 사이의 거리를 말한다. 또한, 한 트랜지스터에서 채널 길이가 모든 영역에서 같은 값이 되지 않을 수도 있다. 즉, 한 트랜지스터의 채널 길이는 한 값으로 정해지지 않는 경우가 있다. 그러므로, 본 명세서에서 채널 길이란, 채널이 형성되는 영역에서의 어느 한 값, 최대값, 최소값, 또는 평균값으로 한다.
또한, '채널 폭'이란 예컨대 반도체(또는 트랜지스터가 온 상태일 때에 반도체 내에서 전류가 흐르는 부분)와 게이트 전극이 중첩되는 영역, 또는 채널이 형성되는 영역에서의 소스와 드레인이 대향하는 부분의 길이를 말한다. 또한, 한 트랜지스터에서 채널 폭이 모든 영역에서 같은 값이 되지 않을 수도 있다. 즉, 한 트랜지스터의 채널 폭은 한 값으로 정해지지 않는 경우가 있다. 그러므로 본 명세서에서 채널 폭이란, 채널이 형성되는 영역에서의 어느 한 값, 최대값, 최소값, 또는 평균값으로 한다.
또한, 트랜지스터의 구조에 따라서는, 실제로 채널이 형성되는 영역에서의 채널 폭(이하 실효적인 채널 폭으로 부름)과, 트랜지스터의 상면도에서의 채널 폭(이하 외견상 채널 폭으로 부름)이 다른 경우가 있다. 예를 들어, 게이트 전극이 반도체의 측면을 덮는 경우, 실효적인 채널 폭이 외견상 채널 폭보다 크게 되어, 그 영향을 무시할 수 없는 경우가 있다. 예를 들어, 미세하고 게이트 전극이 반도체의 측면을 덮는 트랜지스터에서는 반도체 상면에 형성되는 채널 영역의 비율에 대하여, 반도체 측면에 형성되는 채널 영역의 비율이 크게 되는 경우가 있다. 이 경우에는 외견상 채널 폭보다 실효적인 채널 폭이 크게 된다.
이 경우, 실효적인 채널 폭을 실측하여 어림잡는 것이 어려운 경우가 있다. 예를 들어, 설계값으로부터 실효적인 채널 폭을 어림잡기 위해서는 가정으로서 반도체의 형상을 미리 알아야 한다. 따라서, 반도체의 형상이 분명하지 않은 경우에는 실효적인 채널 폭을 정확히 측정하기 어렵다.
그래서, 본 명세서에서는, 외견상 채널 폭을 'Surrounded Channel Width(SCW)'로 부르는 경우가 있다. 또한, 본 명세서에서는 단순히 채널 폭이라고 기재한 경우 SCW 또는 외견상 채널 폭을 가리키는 경우가 있다. 또는, 본 명세서에서는 단순히 채널 폭이라고 기재한 경우에는 실효적인 채널 폭을 가리키는 경우가 있다. 또한, 채널 길이, 채널 폭, 실효적인 채널 폭, 외견상 채널 폭, SCW 등의 값은, 단면 TEM 이미지 등을 해석하는 등에 의하여 결정할 수 있다.
또한, 트랜지스터의 전계 효과 이동도나, 채널 폭당 전류값 등을 계산하여 산출하는 경우, SCW를 사용하여 계산하는 경우가 있다. 이 경우에는 실효적인 채널 폭을 사용하여 계산하는 경우와 상이한 값이 될 수 있다.
(실시형태 1)
본 발명의 일 형태에 따른 표시 장치(100)의 구성예 및 제작 방법 예에 대하여 도 1~도 19를 사용하여 설명하기로 한다. 또한, 본 명세서에 개시되는 표시 장치(100)로서는, 표시 소자로서 발광 소자를 사용한 표시 장치를 예시한다. 또한, 본 발명의 일 형태에 따른 표시 장치(100)로서, 톱 이미션(top-emission) 구조(전면 발광 구조)의 표시 장치를 예시한다. 표시 장치(100)를 보텀 이미션(bottom-emission) 구조(배면 발광 구조) 또는 듀얼 이미션(dual-emission) 구조(양면 발광 구조)의 표시 장치로 할 수도 있다.
<표시 장치의 구성>
본 발명의 일 형태에 따른 표시 장치(100)의 구성예에 대하여, 도 1~도 3을 사용하여 설명하기로 한다. 도 1의 (A)는 표시 장치(100)의 사시도이다. 도 1의 (B)는 도 1의 (A) 중 일점 쇄선 A1-A2 부분의 단면도이다. 또한, 도 1의 (C)는 도 1의 (A) 중 일점 쇄선 B1-B2 부분의 단면도이다. 본 실시형태에 기재되는 표시 장치(100)는, 표시 영역(131)을 갖는다. 또한, 표시 영역(131)은, 복수의 화소(130)를 갖는다. 하나의 화소(130)는 적어도 하나의 발광 소자(125)를 갖는다.
본 실시형태에 기재되는 표시 장치(100)는, 전극(115), EL층(117), 및 전극(118)을 포함하는 발광 소자(125)와, 격벽(114), 및 전극(116)을 갖는다. 또한, 전극(116) 위에 절연층(141)을 갖고, 절연층(141)에 제공된 개구에서 전극(115)과 전극(116)이 전기적으로 접속된다. 또한, 격벽(114)은 전극(115) 위에 제공되고, 전극(115) 및 격벽(114) 위에 EL층(117)이 제공되고, EL층(117) 위에 전극(118)이 제공된다.
또한, 본 실시형태에 기재되는 표시 장치(100)는, 발광 소자(125) 위에 접착층(120)을 개재하여 기판(121)을 갖는다. 또한, 기판(121)은, 접착층(122) 및 절연층(129)을 개재하여, 전극(272), 절연층(273), 및 전극(274)을 포함하는 터치 센서(271)와, 전극(276)과, 절연층(275)과, 차광층(264)과, 착색층('컬러 필터'라고도 함)(266)과, 오버코트층(268)을 갖는다. 본 실시형태에서는, 터치 센서(271)로서 정전 용량 방식의 터치 센서를 예시한다.
본 실시형태에 기재되는 표시 장치(100)는, 톱 이미션 구조(전면 발광 구조)를 갖는 표시 장치이기 때문에, 발광 소자(125)로부터 사출된 광(151)은 기판(121) 측에서 사출된다. EL층(117)으로부터 사출된 광(151)(예컨대 백색 광)은 착색층(266)을 투과할 때에 그 일부가 흡수되어 특정한 색의 광으로 변환된다. 바꿔 말하면, 착색층(266)은 특정한 파장 대역의 광을 투과시킨다. 착색층(266)은 광(151)을 다른 색의 광으로 변환하기 위한 광학 필터층으로서 기능할 수 있다.
또한, 본 실시형태에서는 전극(116)을 전극(116a)과 전극(116b)의 적층으로 하였으나, 단층 또는 3층 이상의 적층으로 하여도 좋다. 또한, 전극(276)을 전극(276a)과 전극(276b)의 적층으로 하였으나, 단층 또는 3층 이상의 적층으로 하여도 좋다.
또한, 본 실시형태에 기재되는 표시 장치(100)는, 기판(121), 접착층(122), 절연층(129), 접착층(120), 절연층(273), 절연층(275), 및 절연층(141)을 관통하여 전극(116)과 중첩되는 개구(132a)를 갖는다. 또한, 기판(121), 접착층(122), 및 절연층(129)을 관통하여 전극(276)과 중첩되는 개구(132b)를 갖는다.
개구(132a)에서, 외부 전극(124a)과 전극(116)이 이방성 도전 접속층(138a)을 통하여 전기적으로 접속된다. 또한, 개구(132b)에서, 외부 전극(124b)과 전극(276)이 이방성 도전 접속층(138b)을 통하여 전기적으로 접속된다.
또한, 도 2에 도시된 바와 같이, 표시 장치(100)의 구성을 차광층(264), 착색층(266), 및 오버코트층(268)을 갖지 않는 구성으로 할 수도 있다. 도 2의 (A)는, 차광층(264), 착색층(266), 및 오버코트층(268)을 제공하지 않는 표시 장치(100)의 사시도이고, 도 2의 (B)는 도 2의 (A) 중 일점 쇄선 A1-A2 부분의 단면도이다.
특히, 사출되는 광(151)의 색을 화소마다 다르게 하는 방식으로 EL층(117)을 형성하는 경우, 착색층(266)을 제공하여도 좋고 제공하지 않아도 된다.
차광층(264), 착색층(266), 및 오버코트층(268) 중 적어도 하나 또는 모두 제공하지 않으면, 표시 장치(100)의 제조 비용의 저감, 수율 향상 등을 구현할 수 있다. 또한, 착색층(266)을 제공하지 않으면 광(151)을 효율적으로 사출할 수 있어, 휘도 향상이나 소비 전력의 저감 등을 구현할 수 있다.
한편, 차광층(264), 착색층(266), 및 오버코트층(268)을 제공하면, 외광의 반사를 경감하고, 콘트라스트비의 향상, 색 재현성의 향상 등을 구현할 수 있다.
또한, 표시 장치(100)를 배면 발광 구조를 갖는 표시 장치로 하는 경우, 기판(111) 측에 터치 센서(271), 차광층(264), 착색층(266), 및 오버코트층(268)을 제공하여도 좋다(도 3의 (A) 참조).
또한, 표시 장치(100)를 양면 발광 구조를 갖는 표시 장치로 하는 경우, 기판(111) 측 및 기판(121) 측의 어느 한쪽 또는 양쪽 모두에 터치 센서(271), 차광층(264), 착색층(266), 및 오버코트층(268)을 제공하여도 좋다(도 3의 (B) 참조). 또한, 터치 센서(271)와 착색층(266)을 각각 상이한 기판 측에 제공하여도 좋다.
또한, 발광 소자(125)와 전극(116) 사이에, 발광 소자(125)에 신호를 공급하는 기능을 갖는 스위칭 소자를 제공하여도 좋다. 예를 들어, 발광 소자(125)와 전극(116) 사이에 트랜지스터를 제공하여도 좋다.
트랜지스터는 반도체 소자의 일종이며, 전류 및/또는 전압의 증폭이나, 도통 또는 비도통을 제어하는 스위칭 동작 등을 구현할 수 있다. 발광 소자(125)와 전극(116) 사이에 트랜지스터를 제공함으로써 표시 영역(131)의 대면적화나 고정세(高精細)화 등을 용이하게 구현할 수 있다. 또한, 트랜지스터 등 스위칭 소자에 한정되지 않고, 저항 소자, 인덕터, 커패시터, 정류 소자 등을 표시 영역(131) 내에 제공할 수도 있다.
[기판(111), 기판(121)]
기판(111) 및/또는 기판(121)으로서는, 유기 수지 재료나 가요성을 가질 정도의 두께를 갖는 유리 재료, 또는 가요성을 가질 정도의 두께를 갖는 금속 재료(합금 재료를 포함함) 등을 사용할 수 있다. 표시 장치(100)를 배면 발광 구조를 갖는 표시 장치 또는 양면 발광 구조를 갖는 표시 장치로 하는 경우, 기판(111)에는 EL층(117)으로부터의 발광에 대한 투광성을 갖는 재료를 사용한다. 또한, 표시 장치(100)를 전면 발광 구조를 갖는 표시 장치 또는 양면 발광 구조를 갖는 표시 장치로 하는 경우, 기판(121)에는 EL층(117)으로부터의 발광에 대하여 투광성을 갖는 재료를 사용한다.
특히, 유기 수지 재료는, 유리 재료나 금속 재료보다 비중이 작다. 따라서, 기판(111) 및/또는 기판(121)에 유기 수지 재료를 사용하면 표시 장치를 가볍게 할 수 있다.
또한, 기판(111) 및/또는 기판(121)에는 인성(靭性)이 높은 재료를 사용하는 것이 바람직하다. 이로써, 내충격성이 뛰어나고 파손되기 어려운 표시 장치를 구현할 수 있다. 유기 수지 재료 및 금속 재료는, 유리 재료에 비하여 인성이 높은 것이 많다. 기판(111) 및/또는 기판(121)으로서 유기 수지 재료 또는 금속 재료를 사용하면, 유리 재료를 사용한 경우보다 파손되기 어려운 표시 장치를 구현할 수 있다.
금속 재료는 유기 수지 재료나 유리 재료보다 열 전도성이 높으므로, 기판 전체에 열을 쉽게 전도할 수 있다. 따라서, 표시 장치의 국소적 온도 상승을 억제할 수 있다. 기판(111) 및/또는 기판(121)에 금속 재료를 사용하는 경우, 기판의 두께는 10μm 이상 200μm 이하가 바람직하고, 20μm 이상 50μm 이하인 것이 더 바람직하다.
기판(111) 및/또는 기판(121)에 사용하는 금속 재료로서는 특별히 한정되지 않지만, 예컨대 알루미늄, 구리, 니켈, 또는 알루미늄 합금이나 스테인리스강 등의 합금 등을 사용할 수 있다.
또한, 기판(111) 및/또는 기판(121)에 열 방사율이 높은 재료를 사용하면, 표시 장치의 표면 온도가 높아지는 것을 억제할 수 있어, 표시 장치의 파괴나 신뢰성 저하를 억제할 수 있다. 예를 들어, 기판을, 금속 재료를 사용하여 형성한 층(이하 '금속층'이라고도 함)과 열 방사율이 높은 재료(예컨대 금속 산화물이나 세라믹 재료 등)의 적층 구조로 하여도 좋다.
또한, 기판(111) 및/또는 기판(121)에, 표시 장치의 표면을 손상 등으로부터 보호하는 하드코트층(예컨대 질화 실리콘층 등)이나, 압력을 분산할 수 있는 재질의 층(예컨대, 아라미드 수지층 등) 등을 적층하여도 좋다.
기판(111) 및/또는 기판(121)은 상기 재료를 사용한 복수 층의 적층으로 하여도 좋다. 특히, 유리 재료를 사용하여 형성한 층(이하 '유리층'이라고도 함)을 갖는 구성으로 하면, 표시 장치의 물이나 산소에 대한 배리어성을 향상시켜 신뢰성이 높은 표시 장치를 구현할 수 있다.
예를 들어, 표시 소자에 가까운 측으로부터 유리층, 접착층, 및 유기 수지 재료를 사용하여 형성한 층(이하 '유기 수지층'이라고도 함)을 적층한 가요성 기판을 사용할 수 있다. 상기 유리층의 두께는 20μm 이상 200μm 이하, 바람직하게는 25μm 이상 100μm 이하이다. 이와 같은 두께를 갖는 유리층은 물이나 산소에 대한 높은 배리어성과 가요성을 함께 구현할 수 있다. 또한, 유기 수지층의 두께는 10μm 이상 200μm 이하, 바람직하게는 20μm 이상 50μm 이하로 한다. 이와 같은 유기 수지층을 유리층보다 외측에 제공함으로써 유리층의 깨짐이나 크랙을 억제하여, 표시 장치의 기계적 강도를 향상시킬 수 있다. 기판으로서 유리층과 유기 수지층의 복합층을 사용함으로써, 매우 신뢰성이 높은 가요성 표시 장치를 구현할 수 있다.
기판(111) 및 기판(121)에 사용할 수 있는 가요성 및 가시광에 대하여 투광성을 갖는 재료로서는, 폴리에틸렌테레프탈레이트 수지(PET), 폴리에틸렌나프탈레이트 수지(PEN), 폴리에터설폰 수지(PES), 폴리아크릴로나이트릴 수지, 아크릴 수지, 폴리이미드 수지, 폴리메틸메타크릴레이트 수지, 폴리카보네이트 수지, 폴리아마이드 수지, 폴리사이클로올레핀 수지, 폴리스타이렌 수지, 폴리아마이드이미드 수지, 폴리프로필렌 수지, 폴리에스터 수지, 폴리할로젠화바이닐 수지, 아라미드 수지, 에폭시 수지 등을 사용할 수 있다. 또한, 이들 재료를 혼합 또는 적층시켜 사용하여도 좋다. 또한, 기판(111) 및 기판(121)에는 각각 같은 재료를 사용하여도 좋고, 서로 다른 재료를 사용하여도 좋다.
또한, 기판(121) 및 기판(111)의 열팽창 계수는 바람직하게는 30ppm/K 이하, 더 바람직하게는 10ppm/K 이하로 한다. 또한, 기판(121) 및 기판(111)의 표면에, 질화 실리콘이나 산화질화 실리콘 등 질소와 실리콘을 포함하는 막이나, 질화 알루미늄 등 질소와 알루미늄을 포함하는 막 등의 투수성이 낮은 보호막을 성막하여도 좋다. 또한, 기판(121) 및 기판(111)으로서 섬유체에 유기 수지가 함침(含浸)된 구조물(소위 프리프레그라고도 함)을 사용하여도 좋다.
[절연층(119, 129, 141, 273, 275)]
절연층(119), 절연층(129), 절연층(141), 절연층(273), 및 절연층(275)은, 산화 알루미늄, 산화 마그네슘, 산화 실리콘, 산화질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 산화 탄탈럼 등의 산화물 재료나, 질화 실리콘, 질화산화 실리콘, 질화 알루미늄, 질화산화 알루미늄 등의 질화물 재료 등을 단층 또는 적층으로 하여 형성할 수 있다. 예를 들어, 절연층(119)은 산화 실리콘과 질화 실리콘을 적층한 2층 구조로 하여도 좋고, 상술한 재료를 조합한 5층 구조로 하여도 좋다. 절연층(119), 절연층(129), 절연층(141), 절연층(273), 및 절연층(275)은 스퍼터링법이나 CVD법, 열 산화법, 도포법, 인쇄법 등을 이용하여 형성하는 것이 가능하다.
절연층(119)에 의하여, 기판(111)이나 접착층(112) 등으로부터 발광 소자(125)로 불순물 원소가 확산되는 것을 방지 또는 저감할 수 있다. 또한, 절연층(119)은 투수성이 낮은 절연막을 사용하여 형성하는 것이 바람직하다. 예를 들어, 수증기 투과량은 1×10-5g/(m2·day) 이하, 바람직하게는 1×10-6g/(m2·day) 이하, 더 바람직하게는 1×10-7g/(m2·day) 이하, 더욱 바람직하게는 1×10-8g/(m2·day) 이하이다.
또한, 본 명세서에서, 질화산화물이란, 산소보다 질소의 함유량이 많은 화합물을 말한다. 또한, 산화질화물이란, 질소보다 산소의 함유량이 많은 화합물을 말한다. 또한, 각 원소의 함유량은, 예컨대 러더퍼드 후방 산란법(RBS: Rutherford Backscattering Spectrometry) 등을 이용하여 측정할 수 있다.
[전극(116, 276)]
전극(116a) 및 전극(276a)은 도전성 재료를 사용하여 형성할 수 있다. 예를 들어, 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄(Hf), 바나듐(V), 나이오븀(Nb), 망가니즈, 마그네슘, 지르코늄, 베릴륨 등으로부터 선택된 금속 원소, 상술한 금속 원소를 성분으로 하는 합금, 또는 상술한 금속 원소를 조합한 합금 등을 사용할 수 있다. 또한, 인 등의 불순물 원소를 함유시킨 다결정 실리콘으로 대표되는 반도체, 니켈 실리사이드 등의 실리사이드를 사용하여도 좋다. 전극(116a) 및 전극(276a)의 형성 방법은 특별히 한정되지 않고, 증착법, CVD법, 스퍼터링법, 스핀 코팅법 등의 각종 형성 방법을 이용할 수 있다.
또한, 전극(116a) 및 전극(276a)에는, 인듐 주석 산화물(이하 ITO라고도 함), 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 타이타늄을 포함하는 인듐 산화물, 산화 타이타늄을 포함하는 인듐 주석 산화물, 인듐 아연 산화물, 산화 실리콘을 첨가한 인듐 주석 산화물 등 산소를 포함하는 도전성 재료를 적용할 수도 있다. 또한, 질화 타이타늄, 질화 탄탈럼, 질화 텅스텐 등 질소를 포함하는 도전성 재료를 적용할 수도 있다. 또한, 상기 산소를 포함하는 도전성 재료와, 상술한 금속 원소를 포함하는 재료의 적층 구조로 할 수도 있다.
전극(116a) 및 전극(276a)은 단층 구조로 하여도 좋고, 2층 이상의 적층 구조로 하여도 좋다. 예를 들어, 실리콘을 포함하는 알루미늄층의 단층 구조, 알루미늄층 위에 타이타늄층을 적층하는 2층 구조, 질화 타이타늄층 위에 타이타늄층을 적층하는 2층 구조, 질화 타이타늄층 위에 텅스텐층을 적층하는 2층 구조, 질화 탄탈럼층 위에 텅스텐층을 적층하는 2층 구조, 타이타늄층 위에 알루미늄층을 적층하고, 또한 그 위에 타이타늄층을 형성하는 3층 구조 등이 있다. 또한, 전극(116a) 및 전극(276a)에 타이타늄, 탄탈럼, 텅스텐, 몰리브데넘, 크로뮴, 네오디뮴, 스칸듐 중에서 선택된 하나 또는 복수의 원소를 포함한 알루미늄 합금을 사용하여도 좋다.
전극(116b) 및 전극(276b)은, 텅스텐, 몰리브데넘, 타이타늄, 탄탈럼, 나이오븀, 니켈, 코발트, 지르코늄, 루테늄, 로듐, 팔라듐, 오스뮴, 이리듐, 실리콘 중에서 선택된 원소, 또는 상기 원소를 포함하는 합금, 또는 상기 원소를 포함하는 화합물을 사용하여 형성할 수 있다. 또한, 이들 재료를 단층 또는 적층으로 하여 형성할 수 있다. 또한, 전극(116b) 및 전극(276b)의 결정 구조는 비정질, 미결정, 다결정 중 어느 경우라도 좋다. 또한, 박리층(113)을, 산화 알루미늄, 산화 갈륨, 산화 아연, 이산화타이타늄, 산화 인듐, 산화 인듐 주석, 산화 인듐 아연, 또는 인듐과 갈륨과 아연을 포함하는 산화물(In-Ga-Zn-O, IGZO) 등의 금속 산화물을 사용하여 형성할 수도 있다.
전극(116b) 및 전극(276b)을 단층으로 하여 형성하는 경우, 텅스텐, 몰리브데넘, 또는 텅스텐과 몰리브데넘을 포함하는 재료를 사용하는 것이 바람직하다. 또는, 텅스텐의 산화물 또는 산화질화물, 몰리브데넘의 산화물 또는 산화질화물, 또는 텅스텐과 몰리브데넘을 포함하는 재료의 산화물 또는 산화질화물을 사용하는 것이 바람직하다.
[전극(115)]
전극(115)은 나중에 형성되는 EL층(117)으로부터 사출되는 광을 효율적으로 반사하는 도전성 재료를 사용하여 형성하는 것이 바람직하다. 또한, 전극(115)은 단층에 한정되지 않고, 복수 층의 적층 구조로 하여도 좋다. 예를 들어, 전극(115)을 양극으로서 사용하는 경우에는 투광성을 갖는 인듐 주석 산화물 등의 층을, EL층(117)에 접촉하는 층으로 하고, 그 층에 접촉하도록 반사율이 높은 층(알루미늄, 알루미늄을 포함하는 합금, 또는 은 등)을 제공하여도 좋다.
가시광을 반사하는 도전성 재료로서는, 예컨대 알루미늄, 금, 백금, 은, 니켈, 텅스텐, 크로뮴, 몰리브데넘, 철, 코발트, 구리 또는 팔라듐 등의 금속 재료, 또는 이들 금속 재료를 포함하는 합금을 사용할 수 있다. 또한, 상술한 금속 재료나 합금에 란타넘, 네오디뮴, 또는 저마늄 등이 첨가되어도 좋다. 또한, 알루미늄과 타이타늄의 합금, 알루미늄과 니켈의 합금, 알루미늄과 네오디뮴의 합금 등 알루미늄을 포함하는 합금(알루미늄 합금)이나, 은과 구리의 합금, 은과 팔라듐과 구리의 합금, 은과 마그네슘의 합금 등 은을 포함하는 합금을 사용하여 형성할 수 있다. 은과 구리를 포함하는 합금은 내열성이 높기 때문에 바람직하다. 또한 금속막 또는 합금막과 금속 산화물막을 적층하여도 좋다. 예를 들어, 알루미늄 합금막에 접촉하도록 금속막 또는 금속 산화물막을 적층함으로써, 알루미늄 합금막의 산화를 억제할 수 있다. 금속막, 금속 산화물막의 다른 예로서는, 타이타늄, 산화 타이타늄 등을 들 수 있다. 또한, 상술한 바와 같이, 투광성을 갖는 도전막과 금속 재료로 이루어진 막을 적층하여도 좋다. 예를 들어, 은과 인듐 주석 산화물(ITO: Indium Tin Oxide)의 적층막, 은과 마그네슘의 합금과 ITO의 적층막 등을 사용할 수 있다.
또한, 본 실시형태에서는 전면 발광 구조를 갖는 표시 장치에 대하여 예시하지만, 표시 장치의 구조를 배면 발광 구조 또는 양면 발광 구조로 하는 경우 전극(115)에 투광성을 갖는 도전성 재료를 사용하면 좋다.
투광성을 갖는 도전성 재료로서는, 예컨대 산화 인듐, 인듐 주석 산화물, 인듐 아연 산화물, 산화 아연, 갈륨이 첨가된 산화 아연 등을 사용할 수 있다. 또한, 금, 은, 백금, 마그네슘, 니켈, 텅스텐, 크로뮴, 몰리브데넘, 철, 코발트, 구리, 팔라듐, 또는 타이타늄 등의 금속 재료, 상기 금속 재료를 포함하는 합금, 또는 상기 금속 재료의 질화물(예컨대, 질화 타이타늄) 등도, 투광성을 가질 정도로 얇게 형성함으로써 사용할 수 있다. 또한, 상기 재료의 적층막을 도전층으로서 사용할 수 있다. 예를 들어, 은과 마그네슘의 합금과 ITO의 적층막 등을 사용하면 도전성을 높일 수 있기 때문에 바람직하다. 또한, 그래핀 등을 사용하여도 좋다.
[격벽(114)]
격벽(114)은 인접하는 전극(118)간의 전기적 단락을 방지하기 위하여 제공된다. 또한, 후술하는 EL층(117)의 형성에 메탈 마스크를 사용하는 경우, 메탈 마스크가 발광 소자(125)를 형성하는 영역에 접촉하지 않도록 하는 기능도 갖는다. 격벽(114)은 에폭시 수지, 아크릴 수지, 이미드 수지 등의 유기 수지 재료나, 산화 실리콘 등의 무기 재료로 형성할 수 있다. 격벽(114)은 그 측벽이 테이퍼 또는 연속한 곡률로 형성되는 경사면이 되도록 형성되는 것이 바람직하다. 격벽(114)의 측벽을 이러한 형상으로 함으로써, 나중에 형성되는 EL층(117)이나 전극(118)의 피복성을 양호한 것으로 할 수 있다.
[EL층(117)]
EL층(117)의 구성에 대해서는 실시형태 7에서 설명하기로 한다.
[전극(118)]
본 실시형태에서는 전극(118)을 음극으로서 사용한다. 전극(118)은, 후술하는 EL층(117)에 전자를 주입할 수 있는 일함수가 작은 재료를 사용하여 형성하는 것이 바람직하다. 또한, 일함수가 작은 금속 단체가 아니라, 일함수가 작은 알칼리 금속, 또는 알칼리 토금속을 수 nm로 형성한 층을 완충층으로서 형성하고, 그 위에 알루미늄 등의 금속 재료, 인듐 주석 산화물 등 도전성을 갖는 산화물 재료, 또는 반도체 재료를 사용하여 형성하여도 좋다. 또한, 완충층으로서 알칼리 토금속의 산화물, 할로젠화물 또는 마그네슘-은 등을 사용할 수도 있다.
또한, EL층(117)으로부터 사출되는 광을 전극(118)을 통하여 추출하는 경우에, 전극(118)은 가시광에 대하여 투광성을 갖는 것이 바람직하다.
[전극(272, 274)]
전극(272) 및 전극(274)은 투광성을 갖는 도전성 재료를 사용하여 형성하는 것이 바람직하다.
[접착층(120, 112, 122)]
접착층(120), 접착층(112), 및 접착층(122)으로서는 광 경화성의 접착제, 반응 경화성 접착제, 열 경화성 접착제, 또는 혐기성 접착제를 사용할 수 있다. 예를 들어, 에폭시 수지, 아크릴 수지, 실리콘(silicone) 수지, 페놀 수지, 이미드 수지, 폴리바이닐클로라이드(PVC) 수지, 폴리바이닐부티랄(PVB) 수지, 에틸렌바이닐아세테이트(EVA) 수지 등을 사용할 수 있다. 특히, 에폭시 수지 등 투습성(透濕性)이 낮은 재료를 사용하는 것이 바람직하다. 또한, 접착 시트 등을 사용하여도 좋다.
또한, 접착층(120)에 건조제를 함유시켜도 좋다. 특히, 전면 발광 구조 또는 양면 발광 구조를 갖는 표시 장치의 경우, 접착층(120)에 광 파장 이하의 크기의 건조제(화학 흡착에 의하여 수분을 흡착하는 물질(예컨대 산화 칼슘이나 산화 바륨 등의 알칼리 토금속의 산화물 등), 또는 제올라이트나 실리카 겔 등 물리 흡착에 의하여 수분을 흡착하는 물질 등)나, 굴절률이 큰 필러(산화 타이타늄이나 지르코늄 등)를 혼합하면, EL층(117)으로부터 사출되는 광의 추출 효과가 저하되기 어렵고, 수분 등의 불순물이 표시 소자에 침입하는 것을 억제할 수 있어, 표시 장치의 신뢰성이 향상되기 때문에 바람직하다.
[이방성 도전 접속층(138a, 138b)]
이방성 도전 접속층(138a) 및 이방성 도전 접속층(138b)은, 다양한 이방성 도전 필름(ACF: Anisotropic Conductive Film)이나, 이방성 도전 페이스트(ACP: Anisotropic Conductive Paste) 등을 사용하여 형성할 수 있다.
이방성 도전 접속층(138)은 열 경화성 수지에, 또는 열 경화성과 광 경화성 수지에 도전성 입자를 혼합시킨 페이스트 형상 또는 시트 형상의 재료를 경화시킨 것이다. 이방성 도전 접속층(138)은, 광 조사나 열 압착에 의하여 이방성 도전성을 나타내는 재료가 된다. 이방성 도전 접속층(138)에 사용되는 도전성 입자로서는, 예컨대 구(球) 형상의 유기 수지를 Au나 Ni, Co 등 박막 형상의 금속으로 피복한 입자를 사용할 수 있다.
<표시 장치의 제작 방법>
다음에, 도 4~도 16을 사용하여 표시 장치(100)의 제작 방법 예에 대하여 설명하기로 한다. 또한, 도 4~도 9 및 도 11~도 16은 도 1 중 일점 쇄선 A1-A2 부분 또는 B1-B2 부분의 단면에 상당한다. 먼저, 소자 기판(171)의 제작 방법에 대하여 설명하기로 한다.
[박리층(113)의 형성]
우선, 기판(101) 위에 박리층(113)을 형성한다(도 4의 (A) 참조). 기판(101)으로서는 유리 기판, 석영 기판, 사파이어 기판, 세라믹 기판, 금속 기판, 반도체 기판 등을 사용할 수 있다. 또한, 본 실시형태의 처리 온도에 견딜 수 있는 내열성을 갖는 플라스틱 기판을 사용하여도 좋다. 그 기판의 일례로서는, 반도체 기판(예컨대, 단결정 기판 또는 실리콘 기판), SOI 기판, 유리 기판, 석영 기판, 플라스틱 기판, 금속 기판, 스테인리스강 기판, 스테인리스강박을 갖는 기판, 텅스텐 기판, 텅스텐박을 갖는 기판 등이 있다. 유리 기판의 일례로서는, 바륨보로실리케이트 유리, 알루미노보로실리케이트 유리, 또는 소다석회 유리 등이 있다.
박리층(113)은 텅스텐, 몰리브데넘, 타이타늄, 탄탈럼, 나이오븀, 니켈, 코발트, 지르코늄, 루테늄, 로듐, 팔라듐, 오스뮴, 이리듐, 실리콘 중에서 선택된 원소, 또는 상기 원소를 포함하는 합금 재료, 또는 상기 원소를 포함하는 화합물 재료를 사용하여 형성할 수 있다. 또한, 이들 재료를 단층으로 또는 적층하여 형성할 수 있다. 또한, 박리층(113)의 결정 구조는 비정질, 미결정, 다결정 중 어느 경우라도 좋다. 또한, 박리층(113)을 산화 알루미늄, 산화 갈륨, 산화 아연, 이산화타이타늄, 산화 인듐, 산화 인듐 주석, 산화 인듐 아연, 또는 In-Ga-Zn-O(IGZO) 등의 금속 산화물을 사용하여 형성할 수도 있다.
박리층(113)은 스퍼터링법이나 CVD법, 도포법, 인쇄법 등에 의하여 형성할 수 있다. 또한, 도포법은 스핀 코팅법, 액적 토출법, 및 디스펜스법을 포함한다.
박리층(113)을 단층으로 형성하는 경우, 텅스텐, 몰리브데넘, 또는 텅스텐과 몰리브데넘을 포함하는 재료를 사용하는 것이 바람직하다. 또는, 박리층(113)을 단층으로 형성하는 경우, 텅스텐의 산화물 또는 산화질화물, 몰리브데넘의 산화물 또는 산화질화물, 또는 텅스텐과 몰리브데넘을 포함하는 재료의 산화물 또는 산화질화물을 사용하는 것이 바람직하다.
또한, 박리층(113)으로서, 예컨대 텅스텐을 포함하는 층과 텅스텐의 산화물을 포함하는 층의 적층 구조를 형성하는 경우, 텅스텐을 포함하는 층에 접촉하도록 절연성 산화물층을 형성함으로써, 텅스텐을 포함하는 층과 절연성 산화물층의 계면에, 텅스텐의 산화물을 포함하는 층이 형성되는 것을 활용하여도 좋다. 또한, 텅스텐을 포함하는 층의 표면을 열 산화 처리, 산소 플라즈마 처리, 오존수 등 산화력을 갖는 용액을 이용한 처리 등을 수행하여 텅스텐의 산화물을 포함하는 층을 형성하여도 좋다. 또한, 기판(101)과 박리층(113) 사이에 절연층을 제공하여도 좋다.
본 실시형태에서는, 기판(101)에 알루미노보로실리케이트 유리가 사용된다. 또한, 기판(101) 위에 형성하는 박리층(113)으로서, 스퍼터링법에 의하여 텅스텐막을 형성한다.
[절연층(119)의 형성]
다음에, 박리층(113) 위에 절연층(119)을 형성한다(도 4의 (A) 참조). 절연층(119)은 기판(101) 등으로부터의 불순물 원소가 확산되는 것을 방지 또는 저감할 수 있다. 또한, 기판(101)을 기판(111)으로 치환한 후에도 기판(111)이나 접착층(112) 등으로부터 발광 소자(125)로 불순물 원소가 확산되는 것을 방지 또는 저감할 수 있다. 절연층(119)의 두께는 바람직하게는 30nm 이상 2μm 이하, 더 바람직하게는 50nm 이상 1μm 이하, 더욱 바람직하게는 50nm 이상 500nm 이하로 하면 좋다. 본 실시형태에서는, 절연층(119)으로서, 기판(101) 측으로부터 플라즈마 CVD법에 의하여, 두께 600nm의 산화질화 실리콘, 두께 200nm의 질화 실리콘, 두께 200nm의 산화질화 실리콘, 두께 140nm의 질화산화 실리콘, 두께 100nm의 산화질화 실리콘의 적층막을 형성한다.
또한, 절연층(119)을 형성하기 전에, 박리층(113)의 표면을, 산소를 포함하는 분위기에 노출시키는 것이 바람직하다.
산소를 포함하는 분위기에 사용하는 가스로서는 산소, 일산화이질소, 이산화질소, 이산화탄소, 일산화탄소 등을 사용할 수 있다. 또한, 산소를 포함하는 가스와 다른 가스의 혼합 가스를 사용하여도 좋다. 예를 들어, 이산화탄소와 아르곤의 혼합 가스 등, 산소를 포함하는 가스와 희가스의 혼합 가스를 사용할 수 있다. 박리층(113)의 표면을 산화함으로써, 나중의 공정에서 수행되는 기판(101)의 박리를 용이하게 할 수 있다.
[전극(116)의 형성]
다음에, 절연층(119) 위에 전극(116)을 형성하기 위한 도전층(126a)과 도전층(126b)을 형성한다. 우선, 도전층(126a)으로서는, 절연층(119) 위에 스퍼터링법에 의하여 2층의 몰리브데넘 사이에 알루미늄을 끼운 3층의 금속막을 형성한다. 다음에, 도전층(126a) 위에, 도전층(126b)으로서 스퍼터링법에 의하여 텅스텐막을 형성한다(도 4의 (A) 참조).
이어서, 도전층(126b) 위에 레지스트 마스크를 형성하고, 상기 레지스트 마스크를 사용하여 도전층(126a) 및 도전층(126b)을 원하는 형상으로 에칭하여, 전극(116)(전극(116a) 및 전극(116b))을 형성할 수 있다. 레지스트 마스크는 리소그래피법, 인쇄법, 잉크젯법 등을 적절히 이용하여 형성할 수 있다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않으므로, 제조 비용을 저감할 수 있다.
도전층(126a) 및 도전층(126b)의 에칭은 드라이 에칭법과 웨트 에칭법 중 어느 쪽을 이용하여도 좋고, 양쪽 모두를 이용하여도 좋다. 에칭 처리가 끝난 후에 레지스트 마스크를 제거한다(도 4의 (B) 참조).
또한, 전극(116)(이들과 같은 층으로 형성되는 다른 전극 또는 배선을 포함함)의 단부를 테이퍼 형상으로 함으로써, 전극(116)의 측면을 피복하는 층의 피복성을 향상시킬 수 있다. 구체적으로는, 단부의 테이퍼각 θ를 80° 이하, 바람직하게는 60° 이하, 더 바람직하게는 45° 이하로 한다. 또한, '테이퍼각'이란, 상기 층의 측면과 저면이 이루는 각도를 나타낸다. 또한, 테이퍼각이 90° 미만인 경우를 순 테이퍼라고 하고, 테이퍼 각이 90° 이상인 경우를 역 테이퍼라고 한다(도 4의 (B) 참조).
또한, 전극(116)의 단부의 단면 형상을 복수 단 갖는 계단 형상으로 함으로써, 그 위에 피복하는 층의 피복성을 향상시킬 수도 있다. 또한, 전극(116)뿐만 아니라, 각 층의 단부의 단면 형상을 순 테이퍼 형상 또는 계단 형상으로 함으로써, 상기 단부를 덮어 형성되는 층이 상기 단부에서 끊어지는 현상(단절)을 방지하며, 피복성을 양호한 것으로 할 수 있다.
[절연층(141)의 형성]
다음에 전극(116) 위에 절연층(141)을 형성한다(도 4의 (C) 참조). 본 실시형태에서는 절연층(141)으로서 플라즈마 CVD법에 의하여 산화질화 실리콘막을 형성한다. 또한, 절연층(141)의 형성에 앞서, 전극(116b)의 표면을 산화시키는 것이 바람직하다. 예를 들어, 절연층(141)을 형성하기 전에 전극(116b)의 표면을, 산소를 포함하는 가스 분위기 또는 산소를 포함하는 플라즈마 분위기에 노출시키는 것이 바람직하다. 전극(116b)의 표면을 산화함으로써, 나중의 공정에서 수행되는 개구(132a)의 형성을 용이하게 할 수 있다.
본 실시형태에서는, 시료를 플라즈마 CVD 장치의 처리실 내에 배치한 후, 상기 처리실 내에 일산화이질소를 공급하여 플라즈마 분위기를 발생시켜 시료 표면을 상기 분위기에 노출시킨다. 이어서, 시료 표면에 산화질화 실리콘막을 형성한다.
다음에, 절연층(141) 위에 레지스트 마스크를 형성하고, 상기 레지스트 마스크를 사용하여 전극(116)과 중첩되는 절연층(141)의 일부를 선택적으로 제거하여, 개구(128)를 갖는 절연층(141)을 형성한다(도 4의 (D) 참조). 절연층(141)의 에칭은 드라이 에칭법과 웨트 에칭법 중 어느 쪽을 이용하여도 좋고, 양쪽 모두를 이용하여도 좋다. 이 때, 개구(128)와 중첩되는 전극(116b) 표면 위의 산화물도 동시에 제거된다.
[전극(115)의 형성]
다음에, 절연층(141) 위에 전극(115)을 형성하기 위한 도전층(145)을 형성한다(도 4의 (E) 참조). 도전층(145)은 도전층(126a)(전극(116a))과 같은 재료 및 방법으로 형성할 수 있다.
다음에, 도전층(145) 위에 레지스트 마스크를 형성하고, 상기 레지스트 마스크를 사용하여 도전층(145)의 일부를 선택적으로 제거하여 전극(115)을 형성한다(도 5의 (A) 참조). 도전층(145)의 에칭에는 드라이 에칭법과 웨트 에칭법 중 어느 쪽을 이용하여도 좋고, 양쪽 모두를 이용하여도 좋다. 본 실시형태에서는 은 위에 인듐 주석 산화물을 적층한 재료로 도전층(145)(전극(115))을 형성한다. 전극(115)과 전극(116)은 개구(128)에서 전기적으로 접속된다.
[격벽(114)의 형성]
다음에, 격벽(114)을 형성한다(도 5의 (B) 참조). 본 실시형태에서는 감광성 유기 수지 재료를 도포법을 이용하여 도포하고 원하는 형상으로 가공함으로써 격벽(114)을 형성한다. 본 실시형태에서는 격벽(114)을 감광성을 갖는 폴리이미드 수지를 사용하여 형성한다.
[EL층(117)의 형성]
다음에, EL층(117)을 전극(115) 및 격벽(114) 위에 형성한다(도 5의 (C) 참조).
[전극(118)의 형성]
다음에, 전극(118)을 EL층(117) 위에 형성한다. 본 실시형태에서는, 전극(118)으로서 마그네슘과 은의 합금을 사용한다. 전극(118)은 증착법, 스퍼터링법 등으로 형성할 수 있다(도 6의 (A) 참조).
본 실시형태에서는 기판(101) 위에 발광 소자(125)를 형성한 기판을 소자 기판(171)이리고 한다. 도 6의 (A)는 도 1의 (A) 중 일점 쇄선 A1-A2 부분에 상당하는 소자 기판(171)의 단면도이다. 또한, 도 6의 (B)는 도 1의 (A) 중 일점 쇄선 B1-B2 부분에 상당하는 소자 기판(171)의 단면도이다.
이어서, 컬러 필터를 갖는 대향 기판의 제작 방법에 대하여 설명하기로 한다.
[박리층(123)의 형성]
우선, 기판(102) 위에 박리층(144)을 형성한다(도 7의 (A) 참조). 기판(102)은, 기판(101)과 같은 재료를 사용하여 형성할 수 있다. 또한, 기판(101)과 기판(102)에는 각각 같은 재료를 사용하여도 좋고 다른 재료를 사용하여도 좋다. 또한, 박리층(144)은 박리층(113)과 같은 재료 및 방법으로 형성할 수 있다. 또한, 기판(102)과 박리층(144) 사이에 절연층을 제공하여도 좋다. 본 실시형태에서는, 기판(102)에 알루미노보로실리케이트 유리를 사용한다. 또한, 기판(102) 위에 형성하는 박리층(144)으로서는, 스퍼터링법에 의하여 텅스텐막을 형성한다.
이어서, 박리층(144) 위에 레지스트 마스크를 형성하고, 이 레지스트 마스크를 사용하여 박리층(144)의 일부를 선택적으로 제거하여, 개구(139a)(도 7에는 도시하지 않았음) 및 개구(139b)를 갖는 박리층(123)을 형성한다. 레지스트 마스크의 형성은 리소그래피법, 인쇄법, 잉크젯법 등을 적절히 이용하여 수행할 수 있다. 레지스트 마스크를 잉크젯법으로 형성하는 경우 포토마스크를 사용하지 않으므로, 제조 비용을 저감할 수 있다.
박리층(144)의 에칭은 드라이 에칭법과 웨트 에칭법 중 어느 쪽을 이용하여도 좋고, 양쪽 모두를 이용하여도 좋다. 에칭 처리 종료 후에 레지스트 마스크를 제거한다(도 7의 (B) 참조).
또한, 박리층(123) 형성 후에, 박리층(123)의 표면을, 산소를 포함하는 분위기 또는 산소를 포함하는 플라즈마 분위기에 노출시키는 것이 바람직하다. 박리층(123)의 표면을 산화함으로써, 나중의 공정에서 수행되는 기판(102)의 박리를 용이하게 할 수 있다.
[절연층(129)의 형성]
다음에, 박리층(123) 위에 절연층(129)을 형성한다(도 7의 (C) 참조). 절연층(129)은 절연층(119)과 같은 재료 및 방법으로 형성할 수 있다. 본 실시형태에서는, 절연층(129)으로서, 기판(102) 측으로부터 플라즈마 CVD법에 의하여, 두께 200nm의 산화질화 실리콘, 두께 140nm의 질화산화 실리콘, 두께 100nm의 산화질화 실리콘의 적층막을 형성한다.
[전극(276)의 형성]
다음에, 절연층(129) 위에 전극(276)을 형성하기 위한 도전층(286a)과 도전층(286b)을 형성한다. 도전층(286a)은 도전층(126a)과 같은 재료 및 방법으로 형성할 수 있다. 도전층(286b)은 도전층(126b)과 같은 재료 및 방법으로 형성할 수 있다.
본 실시형태에서는, 절연층(129) 및 개구(139b) 위에 도전층(286b)으로서 스퍼터링법에 의하여 텅스텐막을 형성한다. 다음에, 도전층(286b) 위에, 스퍼터링법에 의하여 2층의 몰리브데넘 사이에 알루미늄을 끼운 3층의 금속막을 도전층(286a)으로서 형성한다(도 7의 (C) 참조).
이어서, 도전층(286a) 위에 레지스트 마스크를 형성하고, 상기 레지스트 마스크를 사용하여 도전층(286a) 및 도전층(286b)을 원하는 형상으로 에칭하여, 전극(276)(전극(276a) 및 전극(276b))을 형성할 수 있다. 레지스트 마스크는 리소그래피법, 인쇄법, 잉크젯법 등을 적절히 이용하여 형성할 수 있다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않으므로, 제조 비용을 저감할 수 있다.
도전층(286a) 및 도전층(286b)의 에칭은 드라이 에칭법과 웨트 에칭법 중 어느 쪽을 이용하여도 좋고, 양쪽 모두를 이용하여도 좋다. 에칭 처리가 끝난 후에 레지스트 마스크를 제거한다(도 7의 (D) 참조).
[전극(272)의 형성]
다음에, 전극(276)에 전기적으로 접속되는 전극(272)을 절연층(129) 위에 형성한다. 전극(272)은 절연층(129) 및 전극(276) 위에 투광성을 갖는 도전층을 형성하고, 이 도전층의 일부를 선택적으로 에칭하여 형성할 수 있다. 투광성을 갖는 도전막은, 예컨대 상술한 투광성을 갖는 도전성 재료를 사용하여 형성할 수 있다. 본 실시형태에서는 전극(272)을 인듐 주석 산화물을 사용하여 형성한다(도 8의 (A) 참조).
[절연층(273)의 형성]
다음에, 전극(272) 및 전극(276) 위에 절연층(273)을 형성한다. 본 실시형태에서는, 절연층(273)으로서 플라즈마 CVD법에 의하여 산화질화 실리콘막을 형성한다(도 8의 (B) 참조).
[전극(274)의 형성]
다음에, 절연층(273) 위에 전극(274)을 형성한다. 전극(274)은 절연층(273) 위에 투광성을 갖는 도전층을 형성하고, 이 도전층의 일부를 선택적으로 에칭하여 형성할 수 있다. 본 실시형태에서는 전극(274)을 인듐 주석 산화물을 사용하여 형성한다(도 8의 (C) 참조).
[절연층(275)의 형성]
다음에, 전극(274) 위에 절연층(275)을 형성한다. 본 실시형태에서는 절연층(275)으로서 플라즈마 CVD법에 의하여 산화질화 실리콘막을 형성한다(도 8의 (D) 참조). 다만, 절연층(275)은 반드시 제공할 필요는 없고 절연층(275)을 형성하지 않는 구조로 하여도 좋다.
[차광층(264)의 형성]
다음에, 절연층(275) 위에 차광층(264)을 형성한다(도 9의 (A) 참조). 차광층(264)은 인접한 표시 소자로부터의 광을 차광하여, 인접한 표시 소자 간에서의 혼색을 억제한다. 또한, 착색층(266)의 단부와 차광층(264)의 단부가 중첩되도록 제공함으로써 광 누설을 억제할 수 있다. 차광층(264)은 단층 구조 및 2층 이상의 적층 구조 중 어느 쪽이라도 좋다. 차광층(264)에 사용할 수 있는 재료로서는, 예컨대 크로뮴, 타이타늄, 또는 니켈 등을 포함하는 금속 재료, 크로뮴, 타이타늄, 또는 니켈 등을 포함하는 산화물 재료, 또는, 금속 재료나 안료나 염료를 포함하는 수지 재료 등을 들 수 있다.
차광층(264)은 포토리소그래피 공정을 거쳐 형성할 수 있다. 또한, 카본 블랙이 분산된 고분자 재료 등을 사용하면, 잉크젯법에 의하여 절연층(275) 위에 차광층(264)을 직접 형성할 수 있다.
[착색층(266)의 형성]
다음에, 절연층(275) 위에 착색층(266)을 형성한다(도 9의 (B) 참조). 상술한 바와 같이, 착색층은 특정한 파장 대역의 광을 투과시키는 유색층이다. 예를 들어, 적색의 파장 대역의 광을 투과시키는 적색(R)의 컬러 필터, 녹색의 파장 대역의 광을 투과시키는 녹색(G)의 컬러 필터, 청색의 파장 대역의 광을 투과시키는 청색(B)의 컬러 필터 등을 사용할 수 있다. 착색층(266)은, 다양한 재료를 사용하여, 인쇄법, 잉크젯법, 포토리소그래피법으로 각각 원하는 위치에 형성된다. 이 때, 착색층(266)의 일부가 차광층(264)과 중첩되도록 제공하면, 광 누설을 억제할 수 있어 바람직하다. 화소마다 착색층(266)의 색을 다르게 함으로써 컬러 표시를 수행할 수 있다.
[오버코트층(268)의 형성]
다음에 차광층(264) 및 착색층(266) 위에 오버코트층(268)을 형성한다(도 9의 (C) 참조).
오버코트층(268)으로서는, 예컨대 아크릴 수지, 에폭시 수지, 폴리이미드 등의 유기 절연층을 사용할 수 있다. 오버코트층(268)을 형성함으로써, 예컨대 착색층(266)에 포함되는 불순물 등이 발광 소자(125) 측으로 확산되는 것을 억제할 수 있다. 다만, 오버코트층(268)은 반드시 제공할 필요는 없으며, 오버코트층(268)을 형성하지 않는 구조로 하여도 좋다.
또한, 투광성을 갖는 도전막을 사용하여 오버코트층(268)을 형성하여도 좋다. 오버코트층(268)으로서 투광성을 갖는 도전막을 제공함으로써, 발광 소자(125)로부터 사출된 광(151)을 투과시키고, 또한 이온화된 불순물의 투과를 방지할 수 있다.
투광성을 갖는 도전막은, 예컨대 상술한 투광성을 갖는 도전성 재료를 사용하여 형성할 수 있다. 또한, 투광성을 가질 정도로 얇게 형성된 금속막을 사용하여도 좋다.
본 실시형태에서는 기판(102) 위에 착색층(266) 등을 형성한 기판을 대향 기판(181)이라고 한다. 상술한 공정을 거쳐 대향 기판(181)을 형성할 수 있다. 다만, 착색층(266)이 불필요한 경우 대향 기판(181)에 착색층(266) 등을 제공하지 않는 경우가 있다. 도 9의 (C)는 도 1의 (A) 중 일점 쇄선 B1-B2 부분에 상당하는 대향 기판(181)의 단면도이다. 도 9의 (D)는 도 1의 (A) 중 일점 쇄선 A1-A2 부분의 대향 기판(181)의 단면도이다.
[화소 구성의 일례]
컬러 표시를 구현하기 위한 화소 구성의 일례를 도 10을 사용하여 설명하기로 한다. 도 10의 (A)~(C)는 도 1의 (A)의 표시 영역(131)에 나타낸 영역(170)을 확대한 평면도이다.
도 10의 (A)에 도시된 바와 같이, 예컨대 3개의 화소(130)를 부화소로서 기능시키고, 합쳐서 하나의 화소(140)로서 사용하여도 좋다. 3개의 화소(130) 각각에 대응하는 착색층(266)을 적색, 녹색, 청색으로 함으로써 풀컬러 표시를 구현할 수 있다. 또한, 도 10의 (A)에는, 적색의 광을 발하는 화소(130)를 화소(130R)로서 나타내고, 녹색의 광을 발하는 화소(130)를 화소(130G)로서 나타내고, 청색의 광을 발하는 화소(130)를 화소(130B)로서 나타내었다. 또한, 착색층(266)의 색은, 적색, 녹색, 청색 이외의 색이라도 좋고, 예컨대 황색, 시안, 마젠타 등이 사용되어도 좋다.
또한, 도 10의 (B)에 도시된 바와 같이, 4개의 화소(130)를 부화소로서 기능시키고, 합쳐서 하나의 화소(140)로서 사용하여도 좋다. 예를 들어, 4개의 화소(130) 각각에 대응하는 착색층(266)을 적색, 녹색, 청색, 및 황색으로 하여도 좋다. 또한, 도 10의 (B)에서는 적색의 광을 발하는 화소(130)를 화소(130R)로서 나타내고, 녹색의 광을 발하는 화소(130)를 화소(130G)로서 나타내고, 청색의 광을 발하는 화소(130)를 화소(130B)로서 나타내고, 황색의 광을 발하는 화소(130)를 화소(130Y)로서 나타내었다. 하나의 화소(140)에 포함되는 부화소(화소(130))의 개수를 늘림으로써, 특히 색의 재현성을 높일 수 있다. 따라서, 표시 장치의 표시 품위를 높일 수 있다. 또한, 황색의 광을 발하는 화소(130)(화소(130Y))를 제공함으로써 표시 영역의 발광 휘도를 높일 수 있다. 따라서, 표시 장치의 소비 전력을 저감할 수 있다.
또한, 4개의 화소(130) 각각에 대응하는 착색층(266)을 적색, 녹색, 청색, 및 백색으로 하여도 좋다(도 10의 (B) 참조). 백색의 광을 발하는 화소(130)(화소(130W))를 제공함으로써 표시 영역의 발광 휘도를 높일 수 있다. 따라서, 표시 장치의 소비 전력을 저감할 수 있다.
또한, 백색의 광을 발하는 화소(130)를 제공하는 경우, 화소(130W)에 대응하는 착색층(266)을 제공하지 않아도 된다. 백색의 착색층(266)을 제공하지 않으면, 광이 착색층(266)을 투과할 때의 휘도 저하가 없어지므로, 표시 영역의 발광 휘도를 더 높일 수 있다. 따라서, 표시 장치의 소비 전력을 저감할 수 있다. 한편, 백색의 착색층(266)을 제공함으로써, 백색의 광의 색 온도를 변화시킬 수 있다. 따라서, 표시 장치의 표시 품위를 높일 수 있다. 또한, 표시 장치의 용도에 따라서는, 2개의 화소(130)를 부화소로서 기능시키고, 합쳐서 하나의 화소(140)로서 사용하여도 좋다.
또한, 각 화소(130)의 점유 면적이나 형상 등은 각각 같아도 좋고 달라도 좋다. 또한, 배열 방법으로서 스트라이프 배열 이외의 방법을 이용하여도 좋다. 예를 들어, 델타(delta) 배열, 베이어(Bayer) 배열, 펜타일(pentile) 배열 등을 적용할 수도 있다. 펜타일 배열을 적용한 경우의 예를 도 10의 (C)에 도시하였다.
[소자 기판(171)과 대향 기판(181)의 접합]
다음에, 접착층(120)을 개재하여 소자 기판(171)과 대향 기판(181)을 접합한다. 이 때, 소자 기판(171) 위의 발광 소자(125)와, 대향 기판(181) 위의 착색층(266)을 서로 대향하도록 배치한다. 도 11의 (A)는 도 1의 (A) 중 일점 쇄선 A1-A2 부분에 상당하는 단면도이다. 또한, 도 11의 (B)는 도 1의 (A) 중 일점 쇄선 B1-B2 부분에 상당하는 단면도이다.
[기판(101)의 박리]
다음에, 소자 기판(171)이 갖는 기판(101)을, 박리층(113)과 함께 절연층(119)으로부터 박리한다(도 12 참조). 박리 방법으로서는 기계적인 힘을 가하는 것(인간의 손이나 지그(治具)로 떼어내는 처리나, 롤러를 회전시키면서 분리하는 처리, 초음파 처리 등)으로 수행하면 좋다. 예를 들어, 소자 기판(171)의 측면으로부터 박리층(113)과 절연층(119)의 계면에 예리한 날붙이 또는 레이저광 조사 등으로 칼집을 내고, 그 칼집에 물을 주입한다. 모세관 현상에 의하여 물이 박리층(113)과 절연층(119)의 계면에 스며듦으로써, 박리층(113)과 함께 기판(101)을 절연층(119)으로부터 용이하게 박리할 수 있다.
[기판(111)의 접합]
다음에, 접착층(112)을 개재하여 기판(111)을 절연층(119)에 접합한다(도 13 참조).
[기판(102)의 박리]
다음에, 대향 기판(181)이 갖는 기판(102)을 박리층(123)과 함께 절연층(129)으로부터 박리한다.
또한, 기판(102)을 박리하기 전에, 도 14의 (A)에 도시된 바와 같이 개구(139a)를 통하여 광(220)을 전극(116)의 적어도 일부에 조사하여도 좋다. 또한, 도 14의 (B)에 도시된 바와 같이 개구(139b)를 통하여 광(220)을 전극(276)의 적어도 일부에 조사하여도 좋다. 광(220)으로서는, 할로젠 램프나, 고압 수은 램프 등으로부터 방사되는 적외광, 가시광, 및 자외광을 사용할 수 있다. 또한, 광(220)으로서, 연속 발진 레이저광이나 펄스 발진 레이저광 등의 강한 광을 사용할 수 있다. 특히, 펄스 발진 레이저광은, 고에너지의 펄스 레이저광을 순간적으로 발진할 수 있어 바람직하다. 광(220)의 파장은, 400nm~1.2μm가 바람직하고, 500nm~900nm가 더 바람직하고, 500nm~700nm가 더욱 바람직하다. 또한, 광(220)으로서 펄스 레이저광을 사용하는 경우, 펄스 폭은 1ns(나노초)~1μs(마이크로초)가 바람직하고, 5ns~500ns가 더 바람직하고, 5ns~100ns가 더욱 바람직하다. 예를 들어, 파장이 532nm이고 펄스 폭이 10ns인 펄스 레이저광을 사용하면 좋다.
광(220)을 조사함으로써, 전극(116) 및 전극(276)의 온도가 상승되고, 열 응력이나 층 내에 잔존한 기체의 방출 등에 기인하여 전극(116)과 절연층(141)의 밀착성이 저하된다. 또한, 전극(276)과 절연층(129)의 밀착성이 저하된다. 결과적으로, 전극(116)으로부터 절연층(141)이 박리되기 쉬워진다. 또한, 전극(276)으로부터 절연층(129)이 박리되기 쉬워진다.
도 15는, 대향 기판(181)이 갖는 기판(102)을, 박리층(123)과 함께 절연층(129)으로부터 박리하는 모양을 도시한 것이다. 이 때, 개구(139a)와 중첩되는 영역의 절연층(129)의 일부, 절연층(273)의 일부, 절연층(275)의 일부, 접착층(120)의 일부, 및 절연층(141)의 일부가 제거되어 개구(132a1)가 형성된다. 또한, 평면에서 보았을 때, 개구(132a1)가 전극(116) 내측에 위치하도록 형성되는 것이 바람직하다. 바꿔 말하면, 단면에서 보았을 때, 개구(132a1)가 전극(116)의 단부보다 내측에 형성되는 것이 바람직하다. 즉, 개구(132a1)의 폭 W1은 전극(116)의 표면의 폭 W2보다 작은 것이 바람직하다(도 15의 (A) 참조).
또한, 개구(139b)와 중첩되는 영역의 절연층(129)의 일부도 함께 제거되어 개구(132b1)가 형성된다. 또한, 평면에서 보았을 때, 개구(132b1)가 전극(276) 내측에 위치하도록 형성되는 것이 바람직하다. 바꿔 말하면, 단면에서 보았을 때, 개구(132b1)가 전극(276)의 단부보다 내측에 형성되는 것이 바람직하다. 즉, 개구(132b1)의 폭 W1은 전극(276)의 표면의 폭 W2보다 작은 것이 바람직하다(도 15의 (B) 참조).
기판(102)을 박리층(123)과 함께 박리하는 공정에서 개구(132a1) 및 개구(132b1)를 동시에 형성할 수 있다. 본 발명의 일 형태에 의하여, 표시 장치의 제조 공정 수를 줄일 수 있으므로, 표시 장치의 생산성을 높일 수 있다.
[기판(121)의 접합]
다음에, 접착층(122)을 개재하여, 개구(132a2) 및 개구(132b2)를 갖는 기판(121)을 절연층(129)에 접합한다(도 16 참조). 이 때, 개구(132a1)와 개구(132a2)가 중첩되도록 접합한다. 또한, 개구(132b1)와 개구(132b2)가 중첩되도록 접합한다. 본 실시형태에서는, 개구(132a1)와 개구(132a2)를 합쳐서 개구(132a)라고 한다. 또한, 개구(132b1)와 개구(132b2)를 합쳐서 개구(132b)라고 한다. 개구(132a)에서, 전극(116)의 표면이 노출된다. 또한, 개구(132b)에서, 전극(276)의 표면이 노출된다.
또한, 본 발명의 일 형태에 따른 표시 장치(100)는, 하나의 개구(132a)와 하나 또는 복수의 전극(116)이 중첩되고, 하나의 개구(132b)와 하나 또는 복수의 전극(276)이 중첩되어도 좋다. 도 17의 (A)는 하나의 개구(132a)와 중첩되는 복수의 전극(116)을 구비하고 하나의 개구(132b)와 중첩되는 복수의 전극(276)을 구비하는 표시 장치(100)의 사시도이고, 도 17의 (B)는 도 17의 (A) 중 일점 쇄선 C1-C2 부분의 단면도이다.
또한, 본 발명의 일 형태에 따른 표시 장치(100)는 전극(116)마다 개구(132a)를 구비하고 전극(276)마다 개구(132b)를 구비하여도 좋다. 즉, 본 발명의 일 형태에 따른 표시 장치(100)는 복수의 개구(132a)와 복수의 개구(132b)를 구비하여도 좋다. 도 18의 (A)는 전극(116)마다 전극(116)과 중첩되는 개구(132a)를 구비하고, 전극(276)마다 전극(276)과 중첩되는 개구(132b)를 구비한 표시 장치(100)의 사시도이다. 또한, 도 18의 (B)는 도 18의 (A) 중 일점 쇄선 C1-C2 부분의 단면도이다.
또한, 본 발명의 일 형태에 따른 표시 장치(100)는, 전극(116) 및 전극(276)과 중첩되는 하나의 개구(132)를 구비하는 구성을 가져도 좋다. 도 19의 (A)는 전극(116) 및 전극(276)과 중첩되는 하나의 개구(132)를 구비하는 표시 장치(100)의 사시도이다. 또한, 도 19의 (B)는 도 19의 (A) 중 일점 쇄선 C1-C2 부분의 단면도이다. 또한, 도 19의 (C)는 외부 전극(124)이 개구(132)에서 전극(116) 및 전극(276)에 전기적으로 접속된 상태를 도시한 사시도이다. 또한, 외부 전극(124)은 이방성 도전층 등을 통하여 전극(116) 및 전극(276)과 전기적으로 접속되어도 좋다.
또한, 평면에서 보았을 때, 개구(132a) 및 개구(132b)를 기판(121)의 단부보다 내측에 제공함으로써 개구(132a) 및 개구(132b) 근방의 영역을 기판(111)과 기판(121)으로 지탱하는 구조로 할 수 있다. 따라서, 외부 전극(124)과 전극(116)이 접속되는 영역의 기계적 강도가 저하되기 어려워져, 같은 영역의 의도되지 않은 변형을 경감할 수 있다. 또한, 개구(132a) 및/또는 개구(132b) 근방의 배선 등이 기판(111)과 기판(121)에 끼워지기 때문에 외부로부터의 충격이나 변형의 영향을 받기 어려워진다. 따라서, 이 배선 등의 손상을 방지할 수 있다. 또한, 하나의 개구(132a) 내에 복수의 전극(116)을 제공하는 것보다, 전극(116)마다 개구(132a)를 제공하는 것이, 같은 영역의 변형을 경감하는 효과를 높일 수 있다. 본 발명의 일 형태에 따르면, 표시 장치(100)의 파손을 방지하고, 표시 장치(100)의 신뢰성을 높일 수 있다.
또한, 본 발명의 일 형태에 따르면, 전극(116) 및 전극(276)의 표면을 노출시키기 위하여 가요성을 갖는 기판의 일부를 레이저광이나 날붙이로 제거할 필요가 없어, 전극(116), 전극(276), 및 표시 영역(131) 등에 대미지가 발생되기 어렵다.
또한, 개구(132a) 및 개구(132b)를 동시에 형성할 수 있어 표시 장치의 생산성을 높일 수 있다.
또한, 기판(111) 또는 기판(121) 중에서, 광(151)이 사출되는 측의 기판의 외측에, 반사 방지층, 광확산층, 마이크로 렌즈 어레이, 프리즘 시트, 위상차판, 편광판 등 특정한 기능을 갖는 재료로 형성된 층(이하, '기능층'이라고도 함)을 일종 이상 제공하여도 좋다. 반사 방지층으로서는, 예컨대 원편광판 등을 사용할 수 있다. 기능층을 제공함으로써, 표시 품위가 더 양호한 표시 장치를 구현할 수 있다. 또는, 표시 장치의 소비 전력을 저감할 수 있다.
또한, 기판(111) 또는 기판(121)에는 특정한 기능을 갖는 재료를 사용하여도 좋다. 예를 들어, 기판(111) 또는 기판(121)으로서 원편광판을 사용하여도 좋다. 또한, 예컨대 위상차판을 사용하여 기판(111) 또는 기판(121)을 형성하고, 상기 기판과 중첩하도록 편광판을 제공하여도 좋다. 또한, 예컨대 프리즘 시트를 사용하여 기판(111) 또는 기판(121)을 형성하고, 상기 기판과 중첩하도록 원편광판을 제공하여도 좋다. 기판(111) 또는 기판(121)에 특정한 기능을 갖는 재료를 사용함으로써, 표시 품위의 향상과 제조 비용의 저감을 구현할 수 있다.
[외부 전극의 형성]
다음에, 개구(132a)에 이방성 도전 접속층(138a)을 형성하고, 이방성 도전 접속층(138a) 위에, 표시 장치(100)에 전력이나 신호를 입력하기 위한 외부 전극(124a)을 형성한다. 또한, 개구(132b)에 이방성 도전 접속층(138b)을 형성하고, 이방성 도전 접속층(138b) 위에, 표시 장치(100)에 전력이나 신호를 입력하기 위한 외부 전극(124b)을 형성한다(도 1 참조). 이방성 도전 접속층(138a)을 통하여 외부 전극(124a)과 전극(116)을 전기적으로 접속함으로써, 표시 장치(100)에 전력이나 신호를 입력하는 것이 가능하다. 또한, 이방성 도전 접속층(138b)을 통하여 외부 전극(124b)과 전극(276)을 전기적으로 접속함으로써, 표시 장치(100)에 전력이나 신호를 입력하는 것이 가능하다.
본 발명의 일 형태에 따르면, 전극(116)과 전극(276)을 표시 장치(100)의 동일한 면 측(본 실시형태에서는 기판(121) 측)에 노출시킬 수 있다. 그러므로, 외부 전극(124a)과 전극(116)의 접속 및 외부 전극(124b)과 전극(276)의 접속을 용이하게 할 수 있다. 예를 들어, 외부 전극(124a)과 전극(116)의 접속 및 외부 전극(124b)과 전극(276)의 접속을 동일 공정을 거쳐 수행할 수 있다. 따라서, 표시 장치의 제조 수율을 높일 수 있다. 또한, 표시 장치의 제조 공정 수를 줄일 수 있어 표시 장치의 생산성을 높일 수 있다.
또한, 외부 전극(124a) 및 외부 전극(124b)으로서 FPC를 사용할 수 있다. 또한, 외부 전극(124a) 및 외부 전극(124b)으로서 금속선을 사용할 수도 있다. 상기 금속선과 전극(116) 또는 전극(276)의 접속은, 이방성 도전 접속층을 사용하여도 좋지만, 와이어 본딩법에 의하여 수행할 수도 있다. 또한, 상기 금속선과, 전극(116) 또는 전극(276)의 접속을 납땜에 의하여 수행하여도 좋다.
또한, 본 발명의 일 형태에 따르면, 외부 전극(124a) 및 외부 전극(124b) 등의 외부 전극을 표시 장치(100)의 한쪽 면에 구비할 수 있어, 설계의 자유도가 높은 표시 장치를 구현할 수 있다. 또한, 본 발명의 일 형태에 따른 표시 장치(100)를 사용한 반도체 장치의 설계의 자유도를 높일 수 있다.
본 실시형태는 다른 실시형태에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 2)
본 실시형태에서는 상기 실시형태에 예시된 표시 장치(100)와 다른 구성을 갖는 표시 장치(1100)에 대하여 설명하기로 한다. 또한, 설명이 반복되지 않도록, 본 실시형태에서는 표시 장치(100)와 다른 부분에 대하여 주로 설명하기로 한다.
본 실시형태에 기재되는 표시 장치(1100)는, 외부 전극(124)(외부 전극(124a) 및 외부 전극(124b))의 접속 위치가 표시 장치(100)와 다르다. 구체적으로 말하면, 표시 장치(100)에서는 외부 전극(124)이 기판(121) 측에서 접속되지만, 표시 장치(1100)에서는 외부 전극(124)이 기판(111) 측에서 접속된다. 또한, 표시 장치(1100)는 전극(116a)과 전극(116b)의 적층 순서가 표시 장치(100)와 다르다. 또한, 표시 장치(1100)는 전극(276a)과 전극(276b)의 적층 순서가 표시 장치(100)와 다르다.
<표시 장치의 구성>
본 발명의 일 형태에 따른 표시 장치(1100)의 구성예에 대하여 도 20~도 23을 참조하여 설명하기로 한다. 도 20의 (A)는 표시 장치(1100)의 사시도이다. 또한, 도 20의 (B)는 도 20의 (A) 중 일점 쇄선 A1-A2 부분의 단면도이다. 또한, 도 20의 (C)는 도 20의 (A) 중 일점 쇄선 B1-B2 부분의 단면도이다.
본 실시형태에 기재되는 표시 장치(1100)는 기판(111), 접착층(112), 및 절연층(119)을 관통하여 전극(116)과 중첩되는 개구(132a)를 갖는다. 또한, 기판(111), 접착층(112), 절연층(119), 절연층(141), 접착층(120), 절연층(275), 및 절연층(273)을 관통하여 전극(276)과 중첩되는 개구(132b)를 갖는다.
개구(132a)에 있어서, 외부 전극(124a)과 전극(116)이 이방성 도전 접속층(138a)을 통하여 전기적으로 접속된다. 또한, 개구(132b)에 있어서, 외부 전극(124b)과 전극(276)이 이방성 도전 접속층(138b)을 통하여 전기적으로 접속된다.
또한, 표시 장치(100)와 마찬가지로, 발광 소자(125)와 전극(116) 사이에, 발광 소자(125)에 신호를 공급하는 기능을 갖는 스위칭 소자를 제공하여도 좋다. 예를 들어, 발광 소자(125)와 전극(116) 사이에 트랜지스터를 제공하여도 좋다.
또한, 표시 장치(100)와 마찬가지로, 표시 장치(1100)에서는 하나의 개구(132a)와 하나 또는 복수의 전극(116)이 중첩되고, 하나의 개구(132b)와 하나 또는 복수의 전극(276)이 중첩되어도 좋다. 도 21의 (A)는 하나의 개구(132a)와 중첩되는 복수의 전극(116)을 구비하고 하나의 개구(132b)와 중첩되는 복수의 전극(276)을 구비한 표시 장치(1100)의 사시도이다. 또한, 도 21의 (B)는 도 21의 (A) 중 일점 쇄선 C1-C2 부분의 단면도이다.
또한, 표시 장치(100)와 마찬가지로, 표시 장치(1100)에서는 전극(116)마다 개구(132a)를 구비하고 전극(276)마다 개구(132b)를 구비하여도 좋다. 즉, 본 발명의 일 형태에 따른 표시 장치(1100)는 복수의 개구(132a)와 복수의 개구(132b)를 구비하여도 좋다. 도 22의 (A)는 전극(116)마다 전극(116)과 중첩되는 개구(132a)를 구비하고, 전극(276)마다 전극(276)과 중첩되는 개구(132b)를 구비한 표시 장치(1100)의 사시도이다. 또한, 도 22의 (B)는 도 22의 (A) 중 일점 쇄선 C1-C2 부분의 단면도이다.
또한, 표시 장치(100)와 마찬가지로, 표시 장치(1100)에서는 전극(116) 및 전극(276)과 중첩되는 하나의 개구(132)를 구비하는 구성이라도 좋다. 도 23의 (A)는 전극(116) 및 전극(276)과 중첩되는 하나의 개구(132)를 구비하는 표시 장치(1100)의 사시도이다. 또한, 도 23의 (B)는 도 23의 (A) 중 일점 쇄선 C1-C2 부분의 단면도이다. 또한, 도 23의 (C)는 외부 전극(124)이 개구(132)에서 전극(116) 및 전극(276)에 전기적으로 접속된 상태를 도시한 사시도이다. 또한, 외부 전극(124)은 전극(116) 및 전극(276)과 이방성 도전층 등을 통하여 전기적으로 접속되어도 좋다.
<표시 장치의 제작 방법>
다음에, 도 24~도 27을 사용하여 표시 장치(1100)의 제작 방법 예에 대하여 설명하기로 한다. 또한, 도 24~도 27은 도 20 중 일점 쇄선 A1-A2 부분 또는 B1-B2 부분의 단면도에 상당한다. 먼저, 소자 기판(1171)의 제작 방법에 대하여 설명하기로 한다.
[박리층(113)의 형성]
우선, 기판(101) 위에 박리층(154)을 형성한다(도 24의 (A) 참조). 박리층(154)은 박리층(113)과 같은 재료 및 방법으로 형성할 수 있다. 또한, 기판(101)과 박리층(154) 사이에 절연층을 제공하여도 좋다.
다음에, 박리층(154) 위에 레지스트 마스크를 형성하고, 이 레지스트 마스크를 사용하여 박리층(154)의 일부를 선택적으로 제거함으로써, 개구(139a), 그리고 개구(139b)(도 24에 도시되지 않았음)를 갖는 박리층(113)을 형성한다. 레지스트 마스크의 형성은 리소그래피법, 인쇄법, 잉크젯법 등을 적절히 이용하여 수행할 수 있다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않으므로, 제조 비용을 저감할 수 있다.
박리층(154)의 에칭은 드라이 에칭법과 웨트 에칭법 중 어느 쪽을 이용하여도 좋고, 양쪽 모두를 이용하여도 좋다. 에칭 처리가 끝난 후에 레지스트 마스크를 제거한다(도 24의 (B) 참조).
또한, 박리층(113) 형성 후에, 박리층(113)의 표면을, 산소를 포함하는 분위기 또는 산소를 포함하는 플라즈마 분위기에 노출시키는 것이 바람직하다. 박리층(113)의 표면을 산화함으로써, 나중의 공정에서 수행되는 기판(101)의 박리를 용이하게 할 수 있다.
[절연층(119)의 형성]
다음에, 박리층(113) 위에 절연층(119)을 형성한다(도 24의 (C) 참조).
[전극(116)의 형성]
다음에, 절연층(119) 위에 전극(116)을 형성하기 위한 도전층(126b) 및 도전층(126a)을 형성한다. 우선, 도전층(126b)으로서 절연층(119) 위에 스퍼터링법에 의하여 텅스텐막을 형성한다. 다음에, 도전층(126b) 위에, 스퍼터링법에 의하여 2층의 몰리브데넘 사이에 알루미늄을 끼운 3층의 금속막을 도전층(126a)으로서 형성한다(도 24의 (C) 참조).
이어서, 도전층(126a) 위에 레지스트 마스크를 형성하고, 이 레지스트 마스크를 사용하여 도전층(126b) 및 도전층(126a)을 원하는 형상으로 에칭하여 전극(116)(전극(116a) 및 전극(116b))을 형성한다(도 24의 (D) 참조). 레지스트 마스크는 리소그래피법, 인쇄법, 잉크젯법 등을 적절히 이용하여 형성할 수 있다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않으므로, 제조 비용을 저감할 수 있다.
[절연층(141)의 형성]
다음에, 전극(116) 위에 절연층(141)을 형성한다(도 25의 (A) 참조). 다음에, 절연층(141) 위에 레지스트 마스크를 형성하고, 이 레지스트 마스크를 사용하여 전극(116)과 중첩되는 절연층(141)의 일부를 선택적으로 제거함으로써, 개구(128)를 갖는 절연층(141)을 형성한다(도 25의 (B) 참조).
이 이후의 제작 공정은 상기 실시형태에 기재된 소자 기판(171)과 마찬가지로 할 수 있다. 이와 같이, 소자 기판(1171)을 제작할 수 있다. 도 25의 (C)는 도 20의 (A) 중 일점 쇄선 A1-A2 부분에 상당하는 소자 기판(1171)의 단면도이다. 또한, 도 25의 (D)는 도 20의 (A) 중 일점 쇄선 B1-B2 부분에 상당하는 소자 기판(1171)의 단면도이다.
다음에, 대향 기판(1181)의 제작 방법에 대하여 설명하기로 한다.
[박리층(144)의 형성]
우선, 기판(102) 위에 박리층(144)을 형성한다(도 26의 (A) 참조). 박리층(144)은 박리층(113)과 같은 재료 및 방법으로 형성할 수 있다. 또한, 기판(102)과 박리층(144) 사이에 절연층을 제공하여도 좋다.
또한, 박리층(144) 형성 후에, 박리층(144)의 표면을, 산소를 포함하는 분위기 또는 산소를 포함하는 플라즈마 분위기에 노출시키는 것이 바람직하다. 박리층(144)의 표면을 산화함으로써, 나중의 공정에서 수행되는 기판(102)의 박리를 용이하게 할 수 있다.
[절연층(129)의 형성]
다음에, 박리층(144) 위에 절연층(129)을 형성한다(도 26의 (A) 참조).
[전극(276)의 형성]
다음에, 절연층(129) 위에 전극(276)을 형성하기 위한 도전층(286a) 및 도전층(286b)을 형성한다. 우선, 절연층(129) 위에, 스퍼터링법에 의하여 2층의 몰리브데넘 사이에 알루미늄을 끼운 3층의 금속막을 도전층(286a)으로서 형성한다. 다음에, 도전층(286a) 위에, 스퍼터링법에 의하여 텅스텐막을 도전층(286b)으로서 형성한다(도 26의 (A) 참조).
이어서, 도전층(286b) 위에 레지스트 마스크를 형성하고, 이 레지스트 마스크를 사용하여 도전층(286a) 및 도전층(286b)을 원하는 형상으로 에칭하여 전극(276)(전극(276a) 및 전극(276b))을 형성할 수 있다. 레지스트 마스크의 형성은 리소그래피법, 인쇄법, 잉크젯법 등을 적절히 이용하여 수행할 수 있다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않으므로, 제조 비용을 저감할 수 있다(도 26의 (B) 참조).
[전극(272)의 형성]
다음에, 전극(276)에 전기적으로 접속되는 전극(272)을 절연층(129) 위에 형성한다. 전극(272)은, 절연층(129) 및 전극(276) 위에 투광성을 갖는 도전층을 형성하고, 이 도전층의 일부를 선택적으로 에칭하여 형성할 수 있다(도 26의 (C) 참조).
[절연층(273)의 형성]
다음에, 전극(272) 및 전극(276) 위에 절연층(273)을 형성한다(도 26의 (D) 참조).
이 이후의 제작 공정은 상기 실시형태에 기재된 대향 기판(181)과 마찬가지로 할 수 있다. 이와 같이, 대향 기판(1181)을 제작할 수 있다. 도 27의 (A)는 도 20의 (A) 중 일점 쇄선 B1-B2 부분에 상당하는 대향 기판(1181)의 단면도이다. 또한, 도 27의 (B)는 도 20의 (A) 중 일점 쇄선 A1-A2 부분에 상당하는 대향 기판(1181)의 단면도이다.
[소자 기판(1171)과 대향 기판(1181)의 접합]
다음에, 소자 기판(1171)과 대향 기판(1181)을 접착층(120)을 개재하여 접합한다. 이 때, 소자 기판(1171) 위의 발광 소자(125)와, 대향 기판(1181) 위의 착색층(266)이 대향하도록 배치한다. 도 28의 (A)는 도 20의 (A) 중 일점 쇄선 A1-A2 부분에 상당하는 단면도이다. 도 28의 (B)는 도 20의 (A)의 일점 쇄선 B1-B2 부분에 상당하는 단면도이다.
[기판(102)의 박리]
다음에, 기판(102)을, 박리층(123)과 함께 절연층(129)으로부터 박리한다(도 29 참조). 박리 방법으로서는, 기계적인 힘을 가하는 것(인간의 손이나 지그로 떼어내는 처리나, 롤러를 회전시키면서 분리하는 처리, 초음파 처리 등)으로 수행하면 좋다. 예를 들어, 박리층(123)과 절연층(129)의 계면에 예리한 날붙이 또는 레이저광 조사 등으로 칼집을 내고, 그 칼집에 물을 주입한다. 모세관 현상에 의하여 물이 박리층(123)과 절연층(129)의 계면에 스며듦으로써, 박리층(123)과 함께 기판(102)을 절연층(129)으로부터 용이하게 박리할 수 있다.
[기판(121)의 접합]
다음에, 접착층(122)을 개재하여 기판(121)을 절연층(129)에 접합한다(도 30 참조).
[기판(101)의 박리]
다음에, 기판(101)을, 박리층(113)과 함께 절연층(119)으로부터 박리한다.
또한, 기판(101)을 박리하기 전에, 도 31의 (A)에 도시된 바와 같이 개구(139a)를 통하여 광(220)을 전극(116)의 적어도 일부에 조사하여도 좋다. 또한, 도 31의 (B)에 도시된 바와 같이 개구(139b)를 통하여 광(220)을 전극(276)의 적어도 일부에 조사하여도 좋다.
도 32는, 기판(101)을, 박리층(113)과 함께 절연층(119)으로부터 박리하는 모양을 도시한 것이다. 이 때, 개구(139a)와 중첩되는 영역의 절연층(119)의 일부도 함께 제거되어 개구(132a1)가 형성된다(도 32의 (A) 참조). 또한, 평면에서 보았을 때, 개구(132a1)가 전극(116) 내측에 위치하도록 형성되는 것이 바람직하다. 바꿔 말하면, 단면에서 보았을 때, 개구(132a1)가 전극(116)의 단부보다 내측에 형성되는 것이 바람직하다. 즉, 개구(132a1)의 폭 W1은 전극(116)의 표면의 폭 W2보다 작은 것이 바람직하다.
또한, 개구(139b)와 중첩되는 영역의 절연층(119)의 일부, 절연층(141)의 일부, 접착층(120)의 일부, 절연층(275)의 일부, 및 절연층(273)의 일부가 제거되어 개구(132b1)가 형성된다(도 32의 (B) 참조). 또한, 평면에서 보았을 때, 개구(132b1)가 전극(276) 내측에 위치하도록 형성되는 것이 바람직하다. 바꿔 말하면, 단면에서 보았을 때, 개구(132b1)가 전극(276)의 단부보다 내측에 형성되는 것이 바람직하다. 즉, 개구(132b1)의 폭 W1은 전극(276)의 표면의 폭 W2보다 작은 것이 바람직하다.
기판(101)을 박리층(113)과 함께 박리하는 공정에서 개구(132a1) 및 개구(132b1)를 동시에 형성할 수 있다. 본 발명의 일 형태에 의하여, 표시 장치의 제조 공정 수를 저감할 수 있으므로, 표시 장치의 생산성을 높일 수 있다.
[기판(111)의 접합]
다음에, 접착층(112)을 개재하여, 개구(132a2) 및 개구(132b2)를 갖는 기판(111)을 절연층(119)에 접합한다(도 33 참조). 이 때, 개구(132a1)와 개구(132a2)가 중첩되도록 접합한다. 또한, 개구(132b1)와 개구(132b2)가 중첩되도록 접합한다. 본 실시형태에서는 개구(132a1) 및 개구(132a2)를 합쳐서 개구(132a)라고 한다. 또한, 개구(132b1) 및 개구(132b2)를 합쳐서 개구(132b)라고 한다. 개구(132a)에서 전극(116)의 표면이 노출된다. 또한, 개구(132b)에서 전극(276)의 표면이 노출된다. 이로써, 표시 장치(1100)를 제작할 수 있다(도 34 참조).
본 발명의 일 형태에 의하여, 전극(116) 및 전극(276)의 표면을 노출시키기 위하여 가요성을 갖는 기판의 일부를 레이저광이나 날붙이로 제거할 필요가 없어, 전극(116), 전극(276), 및 표시 영역(131) 등에 대미지가 발생되기 어렵다.
또한, 개구(132a) 및 개구(132b)를 동시에 형성할 수 있어 표시 장치의 생산성을 높일 수 있다.
[외부 전극의 형성]
다음에, 개구(132a)에 이방성 도전 접속층(138a)을 형성하고, 이방성 도전 접속층(138a) 위에, 표시 장치(1100)에 전력이나 신호를 입력하기 위한 외부 전극(124a)을 형성한다. 또한, 개구(132b)에 이방성 도전 접속층(138b)을 형성하고, 이방성 도전 접속층(138b) 위에, 표시 장치(1100)에 전력이나 신호를 입력하기 위한 외부 전극(124b)을 형성한다(도 20 참조). 이방성 도전 접속층(138a)을 통하여 외부 전극(124a)과 전극(116)을 전기적으로 접속함으로써, 표시 장치(1100)에 전력이나 신호를 입력하는 것이 가능하다. 또한, 이방성 도전 접속층(138b)을 통하여 외부 전극(124b)과 전극(276)을 전기적으로 접속함으로써, 표시 장치(1100)에 전력이나 신호를 입력하는 것이 가능하다.
또한, 본 발명의 일 형태에 의하여, 외부 전극(124a) 및 외부 전극(124b) 등의 외부 전극을 표시 장치(1100)의 한쪽 면 측에 구비할 수 있어, 설계의 자유도가 높은 표시 장치를 구현할 수 있다. 또한, 본 발명의 일 형태에 따른 표시 장치(1100)를 사용한 반도체 장치의 설계의 자유도를 높일 수 있다.
본 실시형태는 다른 실시형태에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 3)
본 실시형태에서는 상기 실시형태에 기재된 표시 장치(100) 및 표시 장치(1100)와 다른 구성을 갖는 표시 장치(200) 및 표시 장치(1200)에 대하여 도 35 및 도 36을 사용하여 설명하기로 한다. 도 35의 (A)는 표시 장치(200)의 상면도이고, 도 35의 (B)는 도 35의 (A) 중 일점 쇄선 A3-A4 부분의 단면도이다. 도 36의 (A)는 표시 장치(1200)의 상면도이고, 도 36의 (B)는 도 36의 (A) 중 일점 쇄선 A3-A4 부분의 단면도이다.
<표시 장치의 구성>
본 실시형태에 기재된 표시 장치(200) 및 표시 장치(1200)는 표시 영역(231)과 주변 회로(251)를 갖는다. 또한, 표시 장치(200) 및 표시 장치(1200)는, 전극(115), EL층(117), 및 전극(118)을 포함하는 발광 소자(125)와, 전극(116)을 갖는다. 발광 소자(125)는 표시 영역(231)에 복수 형성되어 있다. 또한, 각 발광 소자(125)에는, 발광 소자(125)의 발광량을 제어하는 트랜지스터(232)가 접속된다. 표시 장치(200)는 외부 전극(124a)이 기판(121) 측에서 접속된다. 또한, 표시 장치(1200)는 외부 전극(124a)이 기판(111) 측에서 접속된다.
전극(116)은, 개구(132a)에 형성된 이방성 도전 접속층(138a)을 통하여 외부 전극(124a)에 전기적으로 접속된다. 또한, 전극(116)은 주변 회로(251)에 전기적으로 접속된다. 또한, 도 35 및 도 36에서는 전극(116)을 전극(116a)과 전극(116b)의 적층으로 한 경우를 도시하였으나, 전극(116)은 단층이라도 좋고 3층 이상의 적층이라도 좋다. 또한, 도 35에 도시된 표시 장치(200)와 도 36에 도시된 표시 장치(1200)에서는 전극(116a)과 전극(116b)의 적층 순서가 다르다.
주변 회로(251)는 복수의 트랜지스터(252)에 의하여 구성된다. 주변 회로(251)는, 외부 전극(124)으로부터 공급된 신호를 표시 영역(231)의 어느 발광 소자(125)에 공급할지 결정하는 기능을 갖는다.
표시 장치(200) 및 표시 장치(1200)는, 접착층(120)을 개재하여 기판(111)과 기판(121)이 접합된 구조를 갖는다. 기판(111) 위에는 접착층(112)을 개재하여 절연층(205)이 형성된다. 절연층(205)은 산화 실리콘, 질화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 또는 질화산화 알루미늄 등을 단층으로 또는 적층하여 형성하는 것이 바람직하다. 절연층(205)은 스퍼터링법이나 CVD법, 열 산화법, 도포법, 인쇄법 등을 이용하여 형성할 수 있다.
또한, 절연층(205)은 하지층으로서 기능하며, 기판(111)이나 접착층(112) 등으로부터 트랜지스터나 발광 소자로의 불순물 원소가 확산되는 것을 방지 또는 저감할 수 있다.
또한, 절연층(205) 위에 트랜지스터(232), 트랜지스터(252), 전극(116), 및 배선(219)이 형성된다. 또한, 본 실시형태에서는 트랜지스터(232) 및/또는 트랜지스터(252)로서 보텀 게이트형 트랜지스터의 하나인 채널 에치형 트랜지스터를 예시하지만, 채널 보호형 트랜지스터나 톱 게이트형 트랜지스터 등을 사용할 수도 있다. 또한, 역 스태거형 트랜지스터나 순 스태거형 트랜지스터를 사용할 수도 있다. 또한, 채널이 형성되는 반도체층을 2개의 게이트 전극 사이에 끼우는 구조인 듀얼 게이트형 트랜지스터를 사용할 수도 있다. 또한, 싱글 게이트 구조를 갖는 트랜지스터에 한정되지 않고, 복수의 채널 형성 영역을 갖는 멀티 게이트형 트랜지스터, 예컨대 더블 게이트형 트랜지스터라도 좋다.
또한, 트랜지스터(232) 및 트랜지스터(252)로서, 플레이너형, FIN형, TRI-GATE형 등 다양한 구성을 갖는 트랜지스터를 사용할 수 있다.
트랜지스터(232) 및 트랜지스터(252)는 각각 같은 구조를 가져도 좋고, 다른 구조를 가져도 좋다. 트랜지스터의 크기(예컨대 채널 길이 및 채널 폭) 등은 각 트랜지스터에서 적절히 조정할 수 있다.
트랜지스터(232) 및 트랜지스터(252)는, 게이트 전극으로서 기능할 수 있는 전극(206), 게이트 절연층으로서 기능할 수 있는 절연층(207), 반도체층(208), 소스 전극 및 드레인 전극 중 한쪽으로서 기능할 수 있는 전극(214), 소스 전극 및 드레인 전극 중 다른 쪽으로서 기능할 수 있는 전극(215)을 갖는다.
전극(206)을 형성하기 위한 도전성 재료로서는, 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄(Hf), 바나듐(V), 나이오븀(Nb), 망가니즈, 마그네슘, 지르코늄, 베릴륨 등으로부터 선택된 금속 원소, 상술한 금속 원소를 성분으로 하는 합금, 또는 상술한 금속 원소를 조합한 합금 등을 사용할 수 있다. 또한, 인 등의 불순물 원소를 함유시킨 다결정 실리콘으로 대표되는 전기 전도도가 높은 반도체, 니켈 실리사이드 등의 실리사이드를 사용하여도 좋다. 도전층의 형성 방법은 특별히 한정되지 않고, 증착법, CVD법, 스퍼터링법, 스핀 코팅법 등의 각종 형성 방법을 이용할 수 있다.
또한, 전극(206)에는, 인듐 주석 산화물, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 타이타늄을 포함하는 인듐 산화물, 산화 타이타늄을 포함하는 인듐 주석 산화물, 인듐 아연 산화물, 산화 실리콘을 첨가한 인듐 주석 산화물 등 산소를 포함하는 도전성 재료, 질화 타이타늄이나 질화 탄탈럼 등 질소를 포함하는 도전성 재료를 적용할 수도 있다. 또한, 상술한 금속 원소를 포함하는 재료와, 산소를 포함하는 도전성 재료를 조합한 적층 구조로 할 수도 있다. 또한, 상술한 금속 원소를 포함하는 재료와, 질소를 포함하는 도전성 재료를 조합한 적층 구조로 할 수도 있다. 또한, 상술한 금속 원소를 포함하는 재료와, 산소를 포함하는 도전성 재료와, 질소를 포함하는 도전성 재료를 조합한 적층 구조로 할 수도 있다.
또한, 전극(206)은 도전성 고분자 재료(도전성 폴리머라고도 함)를 사용하여 형성하여도 좋다. 도전성 고분자 재료로서는, π전자 공액계 도전성 고분자를 사용할 수 있다. 예를 들어, 폴리아닐린 또는 그 유도체, 폴리피롤 또는 그 유도체, 폴리싸이오펜 또는 그 유도체, 또는 아닐린, 피롤 및 싸이오펜 중 2종 이상으로 이루어진 공중합체 또는 그 유도체 등을 들 수 있다.
전극(206)은 단층 구조로 하여도 좋고, 2층 이상의 적층 구조로 하여도 좋다. 예를 들어, 실리콘을 포함하는 알루미늄층의 단층 구조, 알루미늄층 위에 타이타늄층을 적층하는 2층 구조, 질화 타이타늄층 위에 타이타늄층을 적층하는 2층 구조, 질화 타이타늄층 위에 텅스텐층을 적층하는 2층 구조, 질화 탄탈럼층 위에 텅스텐층을 적층하는 2층 구조, 타이타늄층 위에 알루미늄층을 적층하고, 또한 그 위에 타이타늄층을 형성하는 3층 구조 등이 있다. 또한, 전극(206)에, 타이타늄, 탄탈럼, 텅스텐, 몰리브데넘, 크로뮴, 네오디뮴, 스칸듐 중에서 선택된 하나 또는 복수의 원소를 포함한 알루미늄 합금을 사용하여도 좋다.
배선(219), 전극(214), 및 전극(215)은, 전극(116)을 형성하기 위한 도전층의 일부를 사용하여 전극(116)과 동시에 형성할 수 있다. 또한, 절연층(207)은, 절연층(205)과 같은 재료 및 방법으로 형성할 수 있다. 또한, 반도체층(208)에 유기 반도체를 사용하는 경우, 절연층(207)에 폴리이미드, 아크릴 수지 등의 유기 재료를 사용하여도 좋다.
반도체층(208)은 단결정 반도체, 다결정 반도체, 미결정 반도체, 나노크리스탈 반도체, 세미어모퍼스 반도체, 비정질 반도체 등을 사용하여 형성할 수 있다. 예를 들어, 비정질 실리콘이나 미결정 저마늄 등을 사용할 수 있다. 또한, 탄소화 실리콘, 갈륨 비소, 산화물 반도체, 질화물 반도체 등의 화합물 반도체나, 유기 반도체 등을 사용할 수 있다.
또한, 반도체층(208)에 유기 반도체를 사용하는 경우에는 방향환을 갖는 저분자 유기 재료나 π전자 공액계 도전성 고분자 등을 사용할 수 있다. 예를 들어, 루브렌, 테트라센, 펜타센, 페릴렌다이이미드, 테트라사이아노퀴노다이메탄, 폴리싸이오펜, 폴리아세틸렌, 폴리파라페닐렌바이닐렌 등을 사용할 수 있다.
또한, 반도체층(208)에 산화물 반도체를 사용하는 경우에는, CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor), 다결정 산화물 반도체, 미결정 산화물 반도체, nc-OS(nanocrystalline Oxide Semiconductor), 비정질 산화물 반도체 등을 사용할 수 있다.
또한, 산화물 반도체는 에너지 갭이 3.0eV 이상으로 크고, 가시광에 대한 투과율이 높다. 또한, 산화물 반도체를 적절한 조건에서 가공하여 얻어진 트랜지스터에서는, 오프 전류(트랜지스터가 오프 상태 시에 소스와 드레인 사이를 흐르는 전류)를 매우 작게 할 수 있다. 예를 들어, 소스와 드레인 사이의 전압이 3.5V, 온도가 25℃인 경우에 오프 전류를 채널 폭 1μm당 100zA(1×10-19A) 이하, 또는 10zA(1×10-20A) 이하, 또는 1zA(1×10-21A) 이하로 할 수 있다. 따라서, 소비 전력이 적은 표시 장치를 제공할 수 있다.
또한, 반도체층(208)에 산화물 반도체를 사용하는 경우, 반도체층(208)에 접촉하는 절연층으로서, 산소를 포함하는 절연층을 사용하는 것이 바람직하다. 특히, 반도체층(208)에 접촉하는 절연층으로서, 가열 처리에 의하여 산소를 방출하는 절연층을 사용하는 것이 바람직하다.
또한, 트랜지스터(232) 및 트랜지스터(252) 위에 절연층(210)이 형성되고, 절연층(210) 위에 절연층(211)이 형성된다. 절연층(210)은 보호 절연층으로서 기능하고, 절연층(210)보다 위의 층으로부터 트랜지스터(232) 및 트랜지스터(252)로 불순물 원소가 확산되는 것을 방지 또는 저감할 수 있다. 절연층(210)은 절연층(205)과 같은 재료 및 방법으로 형성할 수 있다.
절연층(211) 위에 층간 절연층(212)이 형성된다. 층간 절연층(212)은 트랜지스터(232)나 트랜지스터(252)에 기인하는 요철을 흡수할 수 있다. 층간 절연층(212)의 표면에 평탄화 처리를 수행하여도 좋다. 평탄화 처리로서는 특별히 한정되지 않지만, 연마 처리법(예컨대, 화학적 기계 연마(CMP: Chemical Mechanical Polishing))이나 드라이 에칭 처리에 의하여 수행할 수 있다.
또한, 평탄화 기능을 갖는 절연 재료를 사용하여 층간 절연층(212)을 형성함으로써 연마 처리를 생략할 수도 있다. 평탄화 기능을 갖는 절연 재료로서, 예컨대 폴리이미드 수지나 아크릴 수지 등 유기 재료를 사용할 수 있다. 또한, 상기 유기 재료 이외에, 저유전율 재료(low-k 재료) 등을 사용할 수 있다. 또한, 이들 재료로 형성되는 절연막을 복수 적층시킴으로써 층간 절연층(212)을 형성하여도 좋다.
또한, 층간 절연층(212) 위에는, 발광 소자(125)와, 각 발광 소자(125)를 이격하기 위한 격벽(114)이 형성된다.
또한, 기판(121)에는 전극(272)과 절연층(273)과 전극(274)을 포함하는 터치 센서(271), 차광층(264), 착색층(266), 및 오버코트층(268)이 형성된다. 표시 장치(200)는, 발광 소자(125)로부터의 광을 착색층(266)을 통하여 기판(121) 측으로부터 사출하는, 소위 전면 발광 구조를 갖는 표시 장치이다.
또한, 발광 소자(125)는 층간 절연층(212), 절연층(211), 및 절연층(210)에 제공된 개구에서 트랜지스터(232)와 전기적으로 접속된다.
또한, 발광 소자(125)가 EL층(117)으로부터 사출되는 광을 공진시키는 미세 광 공진기('마이크로 캐비티'라고도 함) 구조를 가짐으로써, 다른 발광 소자(125)에 같은 EL층(117)이 사용되어도, 다른 파장의 광의 스펙트럼을 좁게 함으로써 추출할 수 있다.
또한, 본 실시형태에 기재되지 않은 제작 방법 등은, 실시형태 1 및 실시형태 2에 기재된 제작 방법이나, 이미 알려져 있는 제작 방법 등을 참조하면 좋다.
본 실시형태는 다른 실시형태에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 4)
본 실시형태에서는, 표시 장치(200)의 더 구체적인 구성예에 대하여 도 37을 사용하여 설명하기로 한다. 도 37의 (A)는 표시 장치(200)의 구성예를 설명하기 위한 블록도이다.
도 37의 (A)에 도시된 표시 장치(200)는 표시 영역(231), 구동 회로(142a), 구동 회로(142b), 및 구동 회로(133)를 갖는다. 구동 회로(142a), 구동 회로(142b), 및 구동 회로(133)는 상기 실시형태에 기재된 주변 회로(251)에 상당한다. 또한, 구동 회로(142a), 구동 회로(142b), 및 구동 회로(133)를 합쳐서 구동 회로부라고 하는 경우가 있다.
구동 회로(142a) 및 구동 회로(142b)는 예컨대 주사선 구동 회로로서 기능한다. 또한, 구동 회로(133)는 예컨대 신호선 구동 회로로서 기능한다. 또한, 구동 회로(142a) 및 구동 회로(142b)는 어느 한쪽만이 포함되어 있어도 좋다. 또한, 표시 영역(231)을 끼우고 구동 회로(133)와 대향하는 위치에 어떤 회로를 제공하여도 좋다.
또한, 표시 장치(200)는, 각각 실질적으로 평행하게 배치되며 구동 회로(142a) 및/또는 구동 회로(142b)에 의하여 전위가 제어되는 m개의 배선(135)과, 각각 실질적으로 평행하게 배치되며 구동 회로(133)에 의하여 전위가 제어되는 n개의 배선(136)을 갖는다. 또한 표시 영역(231)은 매트릭스 형태로 배치된 복수의 화소 회로(134)를 갖는다. 또한, 하나의 화소 회로(134)에 의하여 하나의 부화소(화소(130))가 구동된다.
각 배선(135)은, 표시 영역(231)에서 m행 n열로 배치된 화소 회로(134) 중에서 어느 행에 배치된 n개의 화소 회로(134)와 전기적으로 접속된다. 또한, 각 배선(136)은, m행 n열로 배치된 화소 회로(134) 중에서 어느 열에 배치된 m개의 화소 회로(134)와 전기적으로 접속된다. m, n은 어느 쪽도 1 이상의 정수(整數)이다.
[발광 표시 장치용 화소 회로의 일례]
도 37의 (B) 및 (C)는 도 37의 (A)에 도시된 표시 장치의 화소 회로(134)에 사용할 수 있는 회로 구성예를 도시한 것이다.
또한, 도 37의 (B)에 도시된 화소 회로(134)는 트랜지스터(431)와, 용량 소자(233)와, 트랜지스터(232)와, 트랜지스터(434)를 갖는다. 또한, 화소 회로(134)는 발광 소자(125)와 전기적으로 접속된다.
트랜지스터(431)의 소스 전극 및 드레인 전극 중 한쪽은, 데이터 신호가 공급되는 배선(이하, 신호선(DL_n)이라고 함)에 전기적으로 접속된다. 또한 트랜지스터(431)의 게이트 전극은, 게이트 신호가 공급되는 배선(이하, 주사선(GL_m)이라고 함)에 전기적으로 접속된다. 신호선(DL_n)과 주사선(GL_m)은 각각 배선(136)과 배선(135)에 상당한다.
트랜지스터(431)는, 노드(435)에 대한 데이터 신호의 기록을 제어하는 기능을 갖는다.
용량 소자(233)의 한 쌍의 전극 중 한쪽은 노드(435)에 전기적으로 접속되고, 다른 쪽은 노드(437)에 전기적으로 접속된다. 또한, 트랜지스터(431)의 소스 전극 및 드레인 전극 중 다른 쪽은 노드(435)에 전기적으로 접속된다.
용량 소자(233)는 노드(435)에 기록된 데이터를 유지하는 유지 용량으로서 기능한다.
트랜지스터(232)의 소스 전극 및 드레인 전극 중 한쪽은 전위 공급선(VL_a)에 전기적으로 접속되고, 다른 쪽은 노드(437)에 전기적으로 접속된다. 또한 트랜지스터(232)의 게이트 전극은 노드(435)에 전기적으로 접속된다.
트랜지스터(434)의 소스 전극 및 드레인 전극 중 한쪽은 전위 공급선(V0)에 전기적으로 접속되고, 다른 쪽은 노드(437)에 전기적으로 접속된다. 또한 트랜지스터(434)의 게이트 전극은 주사선(GL_m)에 전기적으로 접속된다.
발광 소자(125)의 애노드(anode) 및 캐소드(cathode) 중 한쪽은 전위 공급선(VL_b)에 전기적으로 접속되고 다른 쪽은 노드(437)에 전기적으로 접속된다.
발광 소자(125)로서는, 예컨대 유기 일렉트로루미네선스 소자(유기 EL 소자라고도 함) 등을 사용할 수 있다. 다만, 발광 소자(125)로서는 이에 한정되지 않고, 예컨대 무기 재료를 포함하는 무기 EL 소자를 사용하여도 좋다.
또한, 전원 전위로서는, 예컨대 상대적으로 고전위 측의 전위 또는 저전위 측의 전위를 사용할 수 있다. 고전위 측의 전원 전위를 고전원 전위('VDD'라고도 함)라고 하고, 저전위 측의 전원 전위를 저전원 전위('VSS'라고도 함)라고 한다. 또한, 접지 전위를 고전원 전위 또는 저전원 전위로서 사용할 수도 있다. 예를 들어, 고전원 전위가 접지 전위인 경우에는 저전원 전위는 접지 전위보다 낮은 전위이고, 저전원 전위가 접지 전위인 경우에는 고전원 전위는 접지 전위보다 높은 전위이다.
예를 들어, 전위 공급선(VL_a) 및 전위 공급선(VL_b) 중 한쪽에는 고전원 전위 VDD가 공급되고, 다른 쪽에는 저전원 전위 VSS가 공급된다.
도 37의 (B)에 도시된 화소 회로(134)를 포함하는 표시 장치에서는, 구동 회로(142a) 및/또는 구동 회로(142b)에 의하여 각 행의 화소 회로(134)를 순차적으로 선택하고, 트랜지스터(431) 및 트랜지스터(434)를 온 상태로 하여 데이터 신호를 노드(435)에 기록한다.
노드(435)에 데이터가 기록된 화소 회로(134)는 트랜지스터(431) 및 트랜지스터(434)가 오프 상태가 됨으로써 유지 상태가 된다. 또한 노드(435)에 기록된 데이터의 전위에 따라 트랜지스터(232)의 소스 전극과 드레인 전극 사이에 흐르는 전류량이 제어되고, 발광 소자(125)는 흐르는 전류량에 따른 휘도로 발광한다. 이 동작을 행마다 순차적으로 수행함으로써 화상을 표시할 수 있다.
[액정 표시 장치용 화소 회로의 일례]
도 37의 (C)에 도시된 화소 회로(134)는 트랜지스터(431)와 용량 소자(233)를 갖는다. 또한, 화소 회로(134)는 액정 소자(432)에 전기적으로 접속된다.
액정 소자(432)의 한 쌍의 전극 중 한쪽의 전위는 화소 회로(134)의 사양에 따라 적절히 설정된다. 액정 소자(432)는, 노드(436)에 기록되는 데이터에 따라 배향 상태가 설정된다. 또한, 복수의 화소 회로(134) 각각이 갖는 액정 소자(432)의 한 쌍의 전극 중 한쪽에 공통 전위(코먼 전위)를 공급하여도 좋다. 또한, 각 행의 화소 회로(134)마다 액정 소자(432)의 한 쌍의 전극 중 한쪽에 상이한 전위를 공급하여도 좋다.
예를 들어, 액정 소자(432)를 구비하는 표시 장치의 구동 방법으로서는, TN 모드, STN 모드, VA 모드, ASM(Axially Symmetric Aligned Micro-cell) 모드, OCB(Optically Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드, MVA 모드, PVA(Patterned Vertical Alignment) 모드, IPS 모드, FFS 모드, 또는 TBA(Transverse Bend Alignment) 모드 등을 이용하여도 좋다. 또한, 표시 장치의 구동 방법으로는, 상술한 구동 방법 외에, ECB(Electrically Controlled Birefringence) 모드, PDLC(Polymer Dispersed Liquid Crystal) 모드, PNLC(Polymer Network Liquid Crystal) 모드, 게스트 호스트 모드 등이 있다. 다만, 이에 한정되지 않고, 액정 소자 및 그 구동 방식으로서 여러 가지 이용할 수 있다.
또한, 블루상(Blue Phase)을 나타내는 액정과 키랄제를 포함하는 액정 조성물에 의하여 액정 소자(432)를 구성하여도 좋다. 블루상을 나타내는 액정을 함유하는 액정 표시 장치는, 응답 속도가 1msec 이하로 짧고, 광학적 등방성을 갖기 때문에 배향 처리가 불필요하며 시야각 의존성이 작다.
m행 n열째의 화소 회로(134)에서, 트랜지스터(431)의 소스 전극 및 드레인 전극 중 한쪽은 신호선(DL_n)에 전기적으로 접속되고, 다른 쪽은 노드(436)에 전기적으로 접속된다. 트랜지스터(431)의 게이트 전극은, 주사선(GL_m)에 전기적으로 접속된다. 트랜지스터(431)는, 노드(436)에 대한 데이터 신호의 기록을 제어하는 기능을 갖는다.
용량 소자(233)의 한 쌍의 전극 중 한쪽은 특정한 전위가 공급되는 배선(이하에서 용량선(CL)이라고 함)에 전기적으로 접속되고, 다른 쪽은 노드(436)에 전기적으로 접속된다. 또한, 액정 소자(432)의 한 쌍의 전극 중 다른 쪽은 노드(436)에 전기적으로 접속된다. 또한, 용량선(CL)의 전위값은 화소 회로(134)의 사양에 따라 적절히 설정된다. 용량 소자(233)는 노드(436)에 기록된 데이터를 유지하는 유지 용량으로서의 기능을 갖는다.
예를 들어, 도 37의 (C)에 도시된 화소 회로(134)를 갖는 표시 장치에서는, 구동 회로(142a) 및/또는 구동 회로(142b)에 의하여 각 행의 화소 회로(134)를 순차적으로 선택하고, 트랜지스터(431)를 온 상태로 하여 노드(436)에 데이터 신호를 기록한다.
노드(436)에 데이터 신호가 기록된 화소 회로(134)는 트랜지스터(431)가 오프 상태가 됨으로써 유지 상태가 된다. 이것을 행마다 순차적으로 수행함으로써 표시 영역(231)에 화상을 표시할 수 있다.
[표시 소자]
본 발명의 일 형태에 따른 표시 장치는, 다양한 형태가 적용될 수 있거나, 또는 다양한 표시 소자를 가질 수 있다. 표시 소자는, 예컨대 LED(백색 LED, 적색 LED, 녹색 LED, 청색 LED 등) 등을 포함하는 EL 소자(유기물 및 무기물을 포함하는 EL 소자, 유기 EL 소자, 무기 EL 소자), 트랜지스터(전류에 따라 발광하는 트랜지스터), 플라즈마 디스플레이(PDP), 전자 방출 소자, 액정 소자, 전기 영동(泳動) 소자, GLV(grating light valve)나 DMD(digital micromirror device), DMS(digital micro shutter) 소자, MIRASOL(등록 상표) 디스플레이, IMOD(interferometric modulator display) 소자, 압전 세라믹 디스플레이 등의 MEMS(micro electro mechanical system)를 사용한 표시 소자, 일렉트로웨팅 소자 등을 들 수 있다. 이들 외에도, 전기적 또는 자기적 작용에 의하여 콘트라스트, 휘도, 반사율, 투과율 등이 변화되는 표시 매체를 가져도 좋다. 또한, 표시 소자로서 퀀텀닷을 사용하여도 좋다. 퀀텀닷을 사용한 표시 장치의 일례로서는, 퀀텀닷 디스플레이 등이 있다. EL 소자를 사용한 표시 장치의 일례로서는 EL 디스플레이 등이 있다. 전자 방출 소자를 사용한 표시 장치의 일례로서는, FED(field emission display) 또는 SED 방식 평면형 디스플레이(SED: Surface-conduction Electron-emitter Display) 등이 있다. 액정 소자를 사용한 표시 장치의 일례로서는 액정 디스플레이(투과형 액정 디스플레이, 반투과형 액정 디스플레이, 반사형 액정 디스플레이, 직시형 액정 디스플레이, 투사형 액정 디스플레이) 등이 있다. 전기 영동 소자를 사용한 표시 장치의 일례로서는 전자 페이퍼 등이 있다. 또한, 반투과형 액정 디스플레이나 반사형 액정 디스플레이를 구현하는 경우에는, 화소 전극의 일부 또는 전부가, 반사 전극으로서의 기능을 가지도록 하면 좋다. 예를 들어, 화소 전극의 일부 또는 전부가 알루미늄이나 은 등을 가지도록 하면 좋다. 또한 이 경우, 반사 전극 아래에 SRAM 등의 기억 회로를 제공하는 것도 가능하다. 이에 의하여, 소비 전력을 더 저감할 수 있다.
본 실시형태는 다른 실시형태에 기재되는 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 5)
본 실시형태에서는, 상기 실시형태에 기재된 트랜지스터(232) 및/또는 트랜지스터(252) 대신 사용할 수 있는 트랜지스터의 일례에 대하여 도 38을 사용하여 설명하기로 한다. 또한, 본 명세서 등에 개시되는 트랜지스터는 트랜지스터(431)나 트랜지스터(434) 등에도 사용할 수 있다.
[보텀 게이트형 트랜지스터]
도 38의 (A1)에 예시된 트랜지스터(410)는, 보텀 게이트형 트랜지스터의 하나인 채널 보호형 트랜지스터이다. 트랜지스터(410)는, 반도체층(208)의 채널 형성 영역 위에 채널 보호층으로서 기능할 수 있는 절연층(209)을 갖는다. 절연층(209)은 절연층(205)과 같은 재료 및 방법으로 형성할 수 있다. 전극(214)의 일부 및 전극(215)의 일부는 절연층(209) 위에 형성된다.
채널 형성 영역 위에 절연층(209)을 제공함으로써, 전극(214) 및 전극(215) 형성 시의 반도체층(208)의 노출을 방지할 수 있다. 따라서, 전극(214) 및 전극(215) 형성 시에 반도체층(208)의 박막화를 방지할 수 있다. 본 발명의 일 형태에 의하여, 전기 특성이 양호한 트랜지스터를 구현할 수 있다.
도 38의 (A2)에 도시된 트랜지스터(411)는, 절연층(211) 위에 백 게이트 전극으로서 기능할 수 있는 전극(213)을 갖는 점에서 트랜지스터(410)와 다르다. 전극(213)은 전극(206)과 같은 재료 및 방법으로 형성할 수 있다. 또한, 전극(213)은 절연층(210)과 절연층(211) 사이에 형성하여도 좋다.
일반적으로, 백 게이트 전극은 도전층으로 형성되고, 게이트 전극과 백 게이트 전극으로 반도체층의 채널 형성 영역을 끼우도록 배치된다. 따라서, 백 게이트 전극은 게이트 전극과 마찬가지로 기능할 수 있다. 백 게이트 전극의 전위는 게이트 전극과 같은 전위로 하여도 좋고, GND 전위나 임의의 전위로 하여도 좋다. 또한, 백 게이트 전극의 전위를 게이트 전극과 연동시키지 않으며 독립적으로 변화시킴으로써, 트랜지스터의 문턱 전압을 변화시킬 수 있다.
전극(206) 및 전극(213)은 양쪽 모두 게이트 전극으로서 기능할 수 있다. 따라서, 절연층(207), 절연층(209), 절연층(210), 및 절연층(211)은 게이트 절연층으로서 기능할 수 있다.
또한, 전극(206) 및 전극(213) 중 한쪽을 '게이트 전극'이라고 하는 경우, 다른 쪽을 '백 게이트 전극'이라고 하는 경우가 있다. 예를 들어, 트랜지스터(411)에서 전극(213)을 '게이트 전극'이라고 하는 경우, 전극(206)을 '백 게이트 전극'이라고 하는 경우가 있다. 또한, 전극(213)을 '게이트 전극'이라고 하는 경우, 트랜지스터(411)를 톱 게이트형 트랜지스터의 일종이라고 생각할 수 있다. 또한, 전극(206) 및 전극(213) 중 어느 한쪽을 '제 1 게이트 전극'이라고 하고, 다른 쪽을 '제 2 게이트 전극'이라고 하는 경우가 있다.
반도체층(208)을 끼우도록 전극(206) 및 전극(213)을 제공함으로써, 또한 전극(206) 및 전극(213)을 같은 전위로 함으로써, 반도체층(208)에서 캐리어가 흐르는 영역이 막 두께 방향에 있어서 더 커지기 때문에, 캐리어의 이동량이 증가된다. 이 결과, 트랜지스터(411)의 온 전류가 크게 됨과 함께, 전계 효과 이동도가 높게 된다.
따라서, 트랜지스터(411)는 점유 면적에 대하여 온 전류가 큰 트랜지스터이다. 즉, 요구되는 온 전류에 대하여 트랜지스터(411)의 점유 면적을 작게 할 수 있다.
또한, 게이트 전극과 백 게이트 전극은 도전층으로 형성되므로 트랜지스터의 외부에서 발생되는 전계가, 채널이 형성되는 반도체층에 작용되지 않도록 하는 기능(특히, 정전기에 대한 정전 차폐 기능)을 갖는다.
또한, 전극(206) 및 전극(213) 각각은 외부로부터의 전계를 차폐하는 기능을 갖기 때문에, 기판(111) 측 또는 전극(213) 위에 생기는 하전(荷電) 입자 등의 전하가 반도체층(208)의 채널 형성 영역에 영향을 미치지 않는다. 이 결과, 스트레스 시험(예컨대, 게이트에 음의 전하를 인가하는 -GBT(Gate Bias-Temperature) 스트레스 시험)에 의한 열화가 억제됨과 함께, 서로 다른 드레인 전압에서의 온 전류의 상승 전압의 변동을 억제할 수 있다. 또한, 이 효과는 전극(206) 및 전극(213)의 전위가 같은 전위 또는 상이한 전위인 경우에 발생된다.
또한, BT 스트레스 시험은 가속 시험의 일종이며, 오랫동안 사용함으로써 일어나는 트랜지스터의 특성 변화(즉, 시간 경과에 따른 변화)를 단시간에 평가할 수 있다. 특히 BT 스트레스 시험 전후의 트랜지스터의 문턱 전압의 변동량은 신뢰성을 알아보기 위한 중요한 지표이다. BT 스트레스 시험 전후에 있어서 문턱 전압의 변동량이 적을수록 신뢰성이 높은 트랜지스터라고 할 수 있다.
또한, 전극(206) 및 전극(213)을 갖고, 또한 전극(206) 및 전극(213)을 같은 전위로 함으로써, 문턱 전압의 변동량이 저감된다. 그러므로, 복수의 트랜지스터에서의 전기 특성의 편차도 동시에 저감된다.
또한, 백 게이트 전극을 갖는 트랜지스터는, 백 게이트 전극을 갖지 않는 트랜지스터에 비하여, 게이트에 양의 전하를 인가하는 ＋GBT 스트레스 시험 전후의 문턱 전압의 변동도 작다.
또한, 차광성을 갖는 도전막으로 백 게이트 전극을 형성함으로써, 백 게이트 전극 측에서 반도체층에 광이 입사하는 것을 방지할 수 있다. 따라서, 반도체층의 광 열화를 방지하고 트랜지스터의 문턱 전압이 변동되는 등 전기 특성의 열화를 방지할 수 있다.
도 38의 (B1)에 도시된 트랜지스터(420)는, 보텀 게이트형 트랜지스터의 하나인 채널 보호형 트랜지스터이다. 트랜지스터(420)는, 트랜지스터(410)와 거의 같은 구조를 갖지만, 절연층(209)이 반도체층(208)의 측면을 덮는 점에서 다르다. 또한, 절연층(209)의 일부를 선택적으로 제거하여 형성된 개구부에서, 반도체층(208)과 전극(214)이 전기적으로 접속된다. 또한, 절연층(209)의 일부를 선택적으로 제거하여 형성된 개구부에서, 반도체층(208)과 전극(215)이 전기적으로 접속된다. 절연층(209)에서 채널 형성 영역과 중첩되는 영역은, 채널 보호층으로서 기능할 수 있다.
도 38의 (B2)에 도시된 트랜지스터(421)는, 절연층(211) 위에 백 게이트 전극으로서 기능할 수 있는 전극(213)을 갖는 점에서 트랜지스터(420)와 다르다.
절연층(209)을 제공함으로써, 전극(214) 및 전극(215) 형성 시의 반도체층(208)의 노출을 방지할 수 있다. 따라서, 전극(214) 및 전극(215) 형성 시에 반도체층(208)의 박막화를 방지할 수 있다.
또한, 트랜지스터(420) 및 트랜지스터(421)는, 트랜지스터(410) 및 트랜지스터(411)보다 전극(214)과 전극(206) 사이의 거리 및 전극(215)과 전극(206) 사이의 거리가 길게 된다. 따라서, 전극(214)과 전극(206) 사이에 발생되는 기생 용량을 작게 할 수 있다. 또한, 전극(215)과 전극(206) 사이에 발생되는 기생 용량을 작게 할 수 있다.
[톱 게이트형 트랜지스터]
도 39의 (A1)에 도시된 트랜지스터(430)는, 톱 게이트형 트랜지스터의 하나이다. 트랜지스터(430)는, 절연층(119) 위에 반도체층(208)을 갖고, 반도체층(208) 및 절연층(119) 위에, 반도체층(208)의 일부에 접촉하는 전극(214) 및 반도체층(208)의 일부에 접촉하는 전극(215)을 갖고, 반도체층(208), 전극(214), 및 전극(215) 위에 절연층(207)을 갖고, 절연층(207) 위에 전극(206)을 갖는다. 또한, 전극(206) 위에 절연층(210)과 절연층(211)을 갖는다.
트랜지스터(430)에서는, 전극(206)과 전극(214) 그리고 전극(206)과 전극(215)이 중첩되지 않기 때문에, 전극(206)과 전극(214) 사이에 발생되는 기생 용량 그리고 전극(206)과 전극(215) 사이에 발생되는 기생 용량을 작게 할 수 있다. 또한, 전극(206)을 형성한 후에, 전극(206)을 마스크로 사용하여 불순물 원소(221)를 반도체층(208)에 도입함으로써, 반도체층(208) 내에 자기 정합(셀프 얼라인)적으로 불순물 영역을 형성할 수 있다(도 39의 (A3) 참조). 본 발명의 일 형태에 의하여, 전기 특성이 양호한 트랜지스터를 구현할 수 있다.
또한, 불순물 원소(221)는, 이온 주입 장치, 이온 도핑 장치, 또는 플라즈마 처리 장치를 사용하여 도입될 수 있다.
불순물 원소(221)로서는, 예컨대 제 13 족 원소 또는 제 15 족 원소 중 적어도 일종의 원소를 사용할 수 있다. 또한, 반도체층(208)에 산화물 반도체를 사용하는 경우, 불순물 원소(221)로서 희가스, 수소, 및 질소 중 적어도 일종의 원소를 사용할 수도 있다.
도 39의 (A2)에 도시된 트랜지스터(431)는 전극(213) 및 절연층(217)을 갖는 점에서 트랜지스터(430)와 다르다. 트랜지스터(431)는, 절연층(119) 위에 형성된 전극(213)을 갖고, 전극(213) 위에 형성된 절연층(217)을 갖는다. 상술한 바와 같이, 전극(213)은 백 게이트 전극으로서 기능할 수 있다. 따라서, 절연층(217)은 게이트 절연층으로서 기능할 수 있다. 절연층(217)은 절연층(205)과 같은 재료 및 방법으로 형성할 수 있다.
트랜지스터(431)는, 트랜지스터(411)와 마찬가지로 점유 면적에 대하여 온 전류가 큰 트랜지스터이다. 즉, 요구되는 온 전류에 대하여 트랜지스터(431)의 점유 면적을 작게 할 수 있다. 본 발명의 일 형태에 의하여, 트랜지스터의 점유 면적을 작게 할 수 있다. 따라서, 본 발명의 일 형태에 의하여, 집적도가 높은 반도체 장치를 구현할 수 있다.
도 39의 (B1)에 도시된 트랜지스터(440)는, 톱 게이트형 트랜지스터의 하나이다. 트랜지스터(440)는, 전극(214) 및 전극(215)을 형성한 후에 반도체층(208)을 형성하는 점에서 트랜지스터(430)와 다르다. 또한, 도 39의 (B2)에 도시된 트랜지스터(441)는 전극(213) 및 절연층(217)을 갖는 점에서 트랜지스터(440)와 다르다. 따라서, 트랜지스터(440) 및 트랜지스터(441)에서, 반도체층(208)의 일부는 전극(214) 위에 형성되고 반도체층(208)의 다른 일부는 전극(215) 위에 형성된다.
트랜지스터(441)는, 트랜지스터(411)와 마찬가지로 점유 면적에 대하여 온 전류가 큰 트랜지스터이다. 즉, 요구되는 온 전류에 대하여 트랜지스터(441)의 점유 면적을 작게 할 수 있다. 본 발명의 일 형태에 의하여, 트랜지스터의 점유 면적을 작게 할 수 있다. 따라서, 본 발명의 일 형태에 의하여, 집적도가 높은 반도체 장치를 구현할 수 있다.
트랜지스터(440) 및 트랜지스터(441)에서도, 전극(206)을 형성한 후에, 전극(206)을 마스크로 사용하여 불순물 원소(221)를 반도체층(208)에 도입함으로써, 반도체층(208) 내에 자기 정합적으로 불순물 영역을 형성할 수 있다. 본 발명의 일 형태에 의하여, 전기 특성이 양호한 트랜지스터를 구현할 수 있다. 또한, 본 발명의 일 형태에 의하여, 집적도가 높은 반도체 장치를 구현할 수 있다.
[s-channel형 트랜지스터]
도 40의 (A)는 트랜지스터(450)의 상면도이다. 도 40의 (B)는 도 40의 (A)의 일점 쇄선 X1-X2 부분의 단면도(채널 길이 방향의 단면도)이다. 도 40의 (C)는 도 40의 (A)의 일점 쇄선 Y1-Y2 부분의 단면도(채널 폭 방향의 단면도)이다.
절연층(109)에 제공된 볼록부 위에 반도체층(242)을 제공함으로써 반도체층(242)의 측면도 전극(243)으로 덮는 것이 가능하다. 즉, 트랜지스터(450)는 전극(243)의 전계에 의하여 반도체층(242)을 전기적으로 둘러쌀 수 있는 구조를 갖는다. 이와 같이, 도전막의 전계에 의하여 반도체를 전기적으로 둘러싸는 트랜지스터 구조를 s-channel(surrounded channel) 구조라고 한다. 또한, s-channel 구조를 갖는 트랜지스터를 's-channel형 트랜지스터' 또는 's-channel 트랜지스터'라고도 한다.
s-channel 구조에서는 반도체층(242)의 전체(벌크)에 채널이 형성되는 경우가 있다. s-channel 구조에서는 트랜지스터의 드레인 전류를 크게 할 수 있어, 더 큰 온 전류를 얻을 수 있다. 따라서, 트랜지스터의 점유 면적을 작게 할 수 있어, 표시 장치의 고정세화가 가능하다. 또한, 반도체 장치의 고집적화가 가능하다.
또한, 전극(243)의 전계에 의하여 반도체층(242)에 형성되는 채널 형성 영역의 전체를 공핍화할 수 있다. 따라서, s-channel 구조는, 트랜지스터의 오프 전류를 더 작게 할 수 있다. 따라서, 표시 장치의 소비 전력을 저감할 수 있고, 또한 반도체 장치의 소비 전력을 저감할 수 있다.
또한, 절연층(109)의 볼록부를 높게 하고, 또한 채널 폭을 작게 함으로써, s-channel 구조에 기인한 온 전류의 증대 효과, 오프 전류의 저감 효과 등을 더 높일 수 있다.
또한, 도 41에 도시된 트랜지스터(451)와 같이, 반도체층(242) 아래에, 절연층을 개재하여 전극(213)을 제공하여도 좋다. 도 41의 (A)는 트랜지스터(451)의 상면도이다. 도 41의 (B)는 도 41의 (A)의 일점 쇄선 X1-X2 부분의 단면도이다. 도 41의 (C)는 도 41의 (A)의 일점 쇄선 Y1-Y2 부분의 단면도이다.
본 실시형태는 다른 실시형태에 기재되는 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 6)
상기 실시형태에서는 터치 센서(271)의 일례로서 정전 용량 방식의 터치 센서를 예시하였으나, 본 발명의 일 형태는 이에 한정되지 않는다. 터치 센서(271)로서 저항막 방식의 터치 센서를 사용하여도 좋다. 또한, 정전 용량 방식의 터치 센서로서는, 예컨대 표면형 정전 용량 방식의 터치 센서, 투영형 정전 용량 방식의 터치 센서 등을 사용할 수 있다. 또한, 트랜지스터 등의 능동 소자를 사용한 액티브 매트릭스 방식의 터치 센서를 사용할 수도 있다.
본 실시형태에서는 터치 센서(271)로서 사용할 수 있는 액티브 매트릭스 방식의 터치 센서(500)의 구성예 및 구동 방법 예에 대하여 도 42 및 도 43을 사용하여 설명하기로 한다.
도 42의 (A)는 액티브 매트릭스 방식의 터치 센서(500)의 구성을 설명하기 위한 블록도이다. 도 42의 (B)는 변환기(CONV)의 구성을 설명하기 위한 회로도이고, 도 42의 (C)는 검지 유닛(510)의 구성을 설명하기 위한 회로도이다. 도 42의 (D-1) 및 도 42의 (D-2)는 검지 유닛(510)의 구동 방법을 설명하기 위한 타이밍 차트이다.
또한, 도 43의 (A)는 액티브 매트릭스 방식의 터치 센서(500B)의 구성을 설명하기 위한 블록도이다. 도 43의 (B)는 변환기(CONV)의 구성을 설명하기 위한 회로도이고, 도 43의 (C)는 검지 유닛(510B)의 구성을 설명하기 위한 회로도이다. 도 43의 (D)는 검지 유닛(510B)의 구동 방법을 설명하기 위한 타이밍 차트이다.
<위치 정보 입력부의 구성예 1>
도 42에 예시된 터치 센서(500)는, 매트릭스 형태로 배치되는 복수의 검지 유닛(510)과, 행 방향으로 배치되는 복수의 검지 유닛(510)이 전기적으로 접속되는 주사선(G1)과, 열 방향으로 배치되는 복수의 검지 유닛(510)이 전기적으로 접속되는 신호선(DL)을 갖는다(도 42의 (A) 참조).
예를 들어, 복수의 검지 유닛(510)을 n행 m열(n 및 m은 1 이상의 자연수)의 매트릭스 형태로 배치할 수 있다.
검지 유닛(510)은, 용량 소자로서 기능할 수 있는 검지 소자(518)와, 검지 회로(519)를 갖는다. 검지 소자(518)의 제 1 전극은 배선(CS)에 전기적으로 접속된다. 또한, 검지 소자(518)의 제 2 전극은 노드(A)에 전기적으로 접속된다. 따라서, 노드(A)의 전위를, 배선(CS)이 공급하는 제어 신호로 제어할 수 있다.
≪검지 회로(519)≫
도 42의 (C)에 예시된 검지 회로(519)는, 트랜지스터(M1), 트랜지스터(M2), 및 트랜지스터(M3)를 갖는다. 또한, 트랜지스터(M1)는 게이트가 노드(A)에 전기적으로 접속되고, 소스 및 드레인 중 한쪽이 접지 전위를 공급할 수 있는 배선(VPI)에 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 트랜지스터(M2)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다.
또한, 트랜지스터(M2)의 소스 및 드레인 중 다른 쪽은 검지 신호 DATA를 공급할 수 있는 신호선(DL)에 전기적으로 접속되고, 트랜지스터(M2)의 게이트는 선택 신호를 공급할 수 있는 주사선(G1)에 전기적으로 접속된다.
또한, 트랜지스터(M3)의 소스 및 드레인 중 한쪽은 노드(A)에 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽은 트랜지스터(M1)를 도통 상태로 할 수 있는 전위를 공급할 수 있는 배선(VRES)에 전기적으로 접속되고, 게이트는 리셋 신호를 공급할 수 있는 배선(RES)에 전기적으로 접속된다.
검지 소자(518)의 정전 용량은, 예컨대 검지 소자(518)의 제 1 전극 또는 제 2 전극(노드(A))에 물체가 근접함으로써, 또는 제 1 전극과 제 2 전극 사이의 간격이 변화됨으로써, 변동된다. 이로써, 검지 유닛(510)은 검지 소자(518)의 용량의 변화에 따른 검지 신호 DATA를 공급할 수 있다.
배선(VRES) 및 배선(VPI)은 예컨대 접지 전위를 공급할 수 있고, 배선(VPO) 및 배선(BR)은 예컨대 고전원 전위를 공급할 수 있다.
또한, 배선(RES)은 리셋 신호를 공급할 수 있고, 주사선(G1)은 선택 신호를 공급할 수 있고, 배선(CS)은 검지 소자의 제 2 전극의 전위(노드(A)의 전위)를 제어하는 제어 신호를 공급할 수 있다.
또한, 신호선(DL)은 검지 신호 DATA를 공급할 수 있고, 단자(OUT)는 검지 신호 DATA에 따라 변환된 신호를 공급할 수 있다.
≪변환기(CONV)≫
변환기(CONV)는 변환 회로를 갖는다. 검지 신호 DATA를 변환하여 단자(OUT)에 공급할 수 있는 여러 회로를, 변환기(CONV)로서 사용할 수 있다. 예를 들어, 변환기(CONV)를 검지 회로(519)에 전기적으로 접속시킴으로써, 소스 폴로어 회로 또는 전류 미러 회로 등이 구성되도록 하여도 좋다.
구체적으로는, 트랜지스터(M4)를 사용한 변환기(CONV)를 사용하여, 소스 폴로어 회로를 구성할 수 있다(도 42의 (B) 참조). 또한, 트랜지스터(M1)~트랜지스터(M3)와 동일 공정에서 제작할 수 있는 트랜지스터를 트랜지스터(M4)로 사용하여도 좋다.
또한, 트랜지스터(M1)~트랜지스터(M4)는, 상기 실시형태에 기재된 트랜지스터를 사용할 수 있다. 또한, 예컨대 제 4 족 원소, 화합물 반도체 또는 산화물 반도체를 반도체층에 사용할 수 있다. 구체적으로는, 실리콘을 포함하는 반도체, 갈륨 비소를 포함하는 반도체, 또는 인듐을 포함하는 산화물 반도체 등을 적용할 수 있다.
또한, 변환기(CONV) 및 구동 회로(GD)를 다른 기판(예컨대, 단결정 반도체 기판이나, 다결정 반도체 기판) 위에 제공하고, COG(Chip On Glass) 방법이나 와이어 본딩 방법 등에 의하여 검지 유닛(510)에 전기적으로 접속하여도 좋다. 또한, FPC 등을 사용하여 검지 유닛(510)에 전기적으로 접속되어도 좋다.
<검지 회로(519)의 구동 방법>
검지 회로(519)의 구동 방법에 대하여 설명하기로 한다.
≪제 1 스텝≫
제 1 스텝에서 트랜지스터(M3)를 도통 상태로 한 후에 비도통 상태로 하는 리셋 신호를 게이트에 공급하고, 노드(A)의 전위를 소정의 전위로 한다(도 42의 (D-1)의 기간 T1 참조).
구체적으로는, 리셋 신호를 배선(RES)을 통하여 트랜지스터(M3)의 게이트에 공급한다. 리셋 신호가 공급된 트랜지스터(M3)는, 노드(A)의 전위를 예컨대 트랜지스터(M1)를 비도통 상태로 할 수 있는 전위로 한다(도 42의 (D-1)의 기간 T1 참조).
≪제 2 스텝≫
제 2 스텝에서, 트랜지스터(M2)를 도통 상태로 하는 선택 신호를 공급하여, 트랜지스터(M1)의 소스 및 드레인 중 다른 쪽을 신호선(DL)에 전기적으로 접속한다.
구체적으로는, 선택 신호를 주사선(G1)을 통하여 트랜지스터(M2)의 게이트에 공급한다. 선택 신호가 공급된 트랜지스터(M2)는 트랜지스터(M1)의 소스 및 드레인 중 다른 쪽을 신호선(DL)에 전기적으로 접속시킨다(도 42의 (D-1)의 기간 T2 참조).
≪제 3 스텝≫
제 3 스텝에서, 제어 신호를 검지 소자(518)의 제 1 전극에 공급하고, 제어 신호 및 검지 소자(518)의 정전 용량에 따라 변화되는 전위를 노드(A)를 통하여 트랜지스터(M1)의 게이트에 공급한다.
구체적으로는, 배선(CS)에 구형파의 제어 신호를 공급한다. 구형파의 제어 신호가 검지 소자(518)의 제 1 전극에 공급되면, 검지 소자(518)의 정전 용량에 따라 노드(A)의 전위가 상승된다(도 42의 (D-1)의 기간 T2의 후반 참조).
예를 들어, 검지 소자(518)가 대기 중에 배치되어 있는 경우, 대기보다 유전율이 높은 물질이 검지 소자(518)의 제 1 전극에 근접하여 배치된 경우, 검지 소자(518)의 정전 용량은 외견상 커진다. 이 경우, 구형파의 제어 신호에 따른 노드(A)의 전위의 변화는, 대기보다 유전율이 높은 물질이 근접하여 배치되지 않는 경우에 비하여 작아진다(도 42의 (D-2)의 실선 참조).
≪제 4 스텝≫
제 4 스텝에서, 트랜지스터(M1)의 게이트의 전위의 변화에 따른 신호를 신호선(DL)에 공급한다.
예를 들어, 트랜지스터(M1)의 게이트의 전위의 변화에 따른 전류의 변화를 신호선(DL)에 공급한다.
변환기(CONV)는, 신호선(DL)을 흐르는 전류의 변화를 전압의 변화로 변환하고, 이 전압을 단자(OUT)에 공급한다.
≪제 5 스텝≫
제 5 스텝에서, 트랜지스터(M2)를 비도통 상태로 하는 선택 신호를 게이트에 공급한다.
이후, 주사선(G1)(1)~주사선(G1)(n)에서, 주사선마다 제 1 스텝부터 제 5 스텝까지를 반복함으로써, 터치 센서(500)의 어느 영역이 선택되었는지 알 수 있다.
<위치 정보 입력부의 구성예 2>
도 43에 예시된 터치 센서(500B)는, 검지 유닛(510) 대신 검지 유닛(510B)을 갖는 점에서 터치 센서(500)와 다르다.
또한, 검지 유닛(510B)은 이하에서 기재한 점에서 검지 유닛(510)과 다르다. 구체적으로는, 검지 소자(518)의 제 1 전극이 검지 유닛(510)에서는 배선(CS)에 전기적으로 접속되는데 검지 유닛(510B)에서는 주사선(G1)에 전기적으로 접속되고, 트랜지스터(M1)의 소스 및 드레인 중 다른 쪽이 검지 유닛(510)에서는 트랜지스터(M2)를 통하여 신호선(DL)에 전기적으로 접속되는데 검지 유닛(510B)에서는 트랜지스터(M2)를 통하지 않고 신호선(DL)에 전기적으로 접속된다. 여기서는 다른 구성에 대하여 자세하게 설명하고, 같은 구성을 사용할 수 있는 부분에 대해서는 상기 설명을 원용한다.
터치 센서(500B)는 매트릭스 형태로 배치되는 복수의 검지 유닛(510B)과, 행 방향으로 배치되는 복수의 검지 유닛(510B)이 전기적으로 접속되는 주사선(G1)과, 열 방향으로 배치되는 복수의 검지 유닛(510B)이 전기적으로 접속되는 신호선(DL)을 갖는다(도 43의 (A) 참조).
예를 들어, 복수의 검지 유닛(510B)을 n행 m열(n 및 m은 1 이상의 자연수)의 매트릭스 형태로 배치할 수 있다.
또한, 검지 유닛(510B)은 검지 소자(518)를 갖고, 검지 소자(518)의 제 1 전극은 주사선(G1)에 전기적으로 접속된다. 따라서, 선택된 하나의 주사선(G1)에 전기적으로 접속되는 복수의 검지 유닛(510B)마다, 주사선(G1)이 공급하는 선택 신호를 사용하여 노드(A)의 전위를 제어할 수 있다.
또한, 신호선(DL)과 주사선(G1)을 동일 도전막을 사용하여 형성하여도 좋다.
또한, 검지 소자(518)의 제 1 전극과 주사선(G1)을 동일 도전막을 사용하여 형성하여도 좋다. 예를 들어, 행 방향으로 인접되는 검지 유닛(510B)이 갖는 검지 소자(518)의 제 1 전극끼리를 접속하고, 그 접속된 전극들을 주사선(G1)으로서 사용하여도 좋다.
≪검지 회로(519B)≫
도 43의 (C)에 예시된 검지 회로(519B)는, 트랜지스터(M1) 및 트랜지스터(M3)를 갖는다. 또한, 트랜지스터(M1)는 게이트가 노드(A)에 전기적으로 접속되고, 소스 및 드레인 중 한쪽은 접지 전위를 공급할 수 있는 배선(VPI)에 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽은 검지 신호 DATA를 공급할 수 있는 신호선(DL)에 전기적으로 접속된다.
또한, 트랜지스터(M3)의 소스 및 드레인 중 한쪽은 노드(A)에 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽은 트랜지스터(M1)를 도통 상태로 할 수 있는 전위를 공급할 수 있는 배선(VRES)에 전기적으로 접속되고, 게이트는 리셋 신호를 공급할 수 있는 배선(RES)에 전기적으로 접속된다.
검지 소자(518)의 정전 용량은, 예컨대 검지 소자(518)의 제 1 전극 또는 제 2 전극(노드(A))에 물체가 근접함으로써, 또는 제 1 전극과 제 2 전극 사이의 간격이 변화됨으로써, 변동된다. 이로써, 검지 유닛(510)은 검지 소자(518)의 용량의 변화에 따른 검지 신호 DATA를 공급할 수 있다.
배선(VRES) 및 배선(VPI)은 예컨대 접지 전위를 공급할 수 있고, 배선(VPO) 및 배선(BR)은 예컨대 고전원 전위를 공급할 수 있다.
또한, 배선(RES)은 리셋 신호를 공급할 수 있고, 주사선(G1)은 선택 신호를 공급할 수 있다.
또한, 신호선(DL)은 검지 신호 DATA를 공급할 수 있고, 단자(OUT)는 검지 신호 DATA에 따라 변환된 신호를 공급할 수 있다.
<검지 회로(519B)의 구동 방법>
검지 회로(519B)의 구동 방법에 대하여 설명하기로 한다.
≪제 1 스텝≫
제 1 스텝에서 트랜지스터(M3)를 도통 상태로 한 후에 비도통 상태로 하는 리셋 신호를 게이트에 공급하고, 검지 소자(518)의 제 1 전극의 전위를 소정의 전위로 한다(도 43의 (D)의 기간 T1 참조).
구체적으로는, 리셋 신호를 배선(RES)에 공급한다. 리셋 신호가 공급된 트랜지스터(M3)는, 노드(A)의 전위를 예컨대 트랜지스터(M1)를 도통 상태로 할 수 있는 전위로 한다(도 43의 (C) 참조).
≪제 2 스텝≫
제 2 스텝에서, 선택 신호를 검지 소자(518)의 제 1 전극에 공급하고, 선택 신호 및 검지 소자(518)의 정전 용량에 따라 변화되는 전위를 노드(A)를 통하여 트랜지스터(M1)의 게이트에 공급한다(도 43의 (D)의 기간 T2 참조).
구체적으로는, 주사선(G1)(i-1)에 구형파의 선택 신호를 공급한다. 구형파의 선택 신호가 검지 소자(518)의 제 1 전극에 공급되면, 검지 소자(518)의 정전 용량에 따라 노드(A)의 전위가 상승된다.
예를 들어, 검지 소자(518)가 대기 중에 배치되어 있는 경우, 대기보다 유전율이 높은 물질이 검지 소자(518)의 제 1 전극에 근접하여 배치되면, 검지 소자(518)의 정전 용량은 외견상 커진다. 이 경우, 구형파의 선택 신호에 따른 노드(A)의 전위의 변화는, 대기보다 유전율이 높은 물질이 근접하여 배치되지 않는 경우에 비하여 작아진다.
≪제 3 스텝≫
제 3 스텝에서, 트랜지스터(M1)의 게이트의 전위의 변화에 따른 신호를 신호선(DL)에 공급한다.
예를 들어, 트랜지스터(M1)의 게이트의 전위의 변화에 따른 전류의 변화를 신호선(DL)에 공급한다.
변환기(CONV)는, 신호선(DL)을 흐르는 전류의 변화를 전압의 변화로 변환하고, 이 전압을 단자(OUT)에 공급한다.
이후, 주사선(G1)(1)~주사선(G1)(n)에서, 주사선마다 제 1 스텝부터 제 3 스텝까지를 반복한다(도 43의 (D)의 기간 T2~T4 참조). 또한, 도 43의 (D)에서는, 제 i행(i는 1 이상 n 이하의 자연수)의 주사선(G1)을 주사선(G1)(i)으로 도시하였다. 상기 구성예 및 동작예에 따르면, 터치 센서(500B)의 어느 영역이 선택되었는지 알 수 있다.
액티브 매트릭스 방식의 터치 센서는, 트랜지스터에 의하여, 검지에 필요없는 검지 유닛(510)으로의 신호 공급을 정지할 수 있다. 따라서, 선택되지 않는 검지 유닛(510)이, 선택된 검지 유닛(510)에 미치는 간섭을 저감할 수 있다. 따라서, 액티브 매트릭스 방식의 터치 센서는 노이즈에 강하고, 또한 검출 감도를 높일 수 있다.
또한, 액티브 매트릭스 방식의 터치 센서는 검출 감도를 높이는 것이 가능하므로, 검지 유닛(510) 또는 검지 소자(518)를 작게 하여도, 선택된 영역을 정밀도 좋게 검출할 수 있다. 따라서, 액티브 매트릭스 방식의 터치 센서는 검지 유닛(510)의 단위 면적당 개수(면밀도)를 증가시킬 수 있다. 즉, 액티브 매트릭스 방식의 터치 센서는, 선택된 영역의 위치 검출 정밀도를 높일 수 있다.
또한, 액티브 매트릭스 방식의 터치 센서는, 예컨대 핸드헬드형에 적용 가능한 크기나 전자칠판에 적용 가능한 크기 등 다양한 크기의 터치 센서를 구현할 수 있다. 특히, 액티브 매트릭스 방식의 터치 센서는 다른 방식의 터치 센서에 비하여 검출 영역 전체의 대면적화가 용이하다. 액티브 매트릭스 방식의 터치 센서를 사용함으로써, 고정세 및 대면적의 터치 센서를 구현할 수 있다.
(실시형태 7)
본 실시형태에서는, 발광 소자(125)에 사용할 수 있는 발광 소자의 구성예에 대하여 설명하기로 한다. 또한, 본 실시형태에 기재되는 EL층(320)이, 다른 실시형태에 기재된 EL층(117)에 상당한다.
<발광 소자의 구성>
도 44의 (A)에 도시된 발광 소자(330)는 한 쌍의 전극(전극(318) 및 전극(322)) 사이에 EL층(320)이 끼워진 구조를 갖는다. 전극(318), 전극(322), 및 EL층(320)은 각각 상기 실시형태의 전극(115), 전극(118), 및 EL층(117)에 상당한다. 또한, 이하의 본 실시형태의 설명에서는, 예로서, 전극(318)을 양극으로서 사용하고, 전극(322)을 음극으로서 사용하는 것으로 한다.
또한, EL층(320)은 적어도 발광층을 포함하여 형성되어 있으면 좋고, 발광층 이외의 기능층을 포함하는 적층 구조라도 좋다. 발광층 이외의 기능층으로서는 정공 주입성이 높은 물질, 정공 수송성이 높은 물질, 전자 수송성이 높은 물질, 전자 주입성이 높은 물질, 바이폴러성 물질(전자 수송성 및 정공 수송성이 높은 물질) 등을 포함하는 층을 사용할 수 있다. 구체적으로는, 정공 주입층, 정공 수송층, 전자 수송층, 전자 주입층 등의 기능층을 적당하게 조합하여 사용할 수 있다.
도 44의 (A)에 도시된 발광 소자(330)는 전극(318)과 전극(322) 사이의 전위차에 의하여 전류가 흐르고, EL층(320)에서 정공과 전자가 재결합되어, 발광이 이루어지는 것이다. 즉, EL층(320)에 발광 영역이 형성되는 구성이다.
본 발명에서, 발광 소자(330)로부터의 발광은, 전극(318), 또는 전극(322) 측으로부터 외부로 추출된다. 따라서, 전극(318) 및 전극(322) 중 어느 한쪽은 투광성을 갖는 물질로 이루어진다.
또한, 도 44의 (B)에 도시된 발광 소자(331)와 같이, 전극(318)과 전극(322) 사이에 복수의 EL층(320)이 적층되어도 좋다. n층(n은 2 이상의 자연수)의 적층 구조를 갖는 경우에는, m번째(m은, 1≤m<n을 만족시키는 자연수)의 EL층(320)과, (m+1)번째의 EL층(320) 사이에 각각 전하 발생층(320a)을 제공하는 것이 바람직하다. 전극(318)과 전극(322)을 제외하는 구성이 상기 실시형태의 EL층(117)에 상당한다.
전하 발생층(320a)은 유기 화합물과 금속 산화물의 복합 재료를 사용하여 형성할 수 있다. 금속 산화물로서는, 예컨대 산화 바나듐이나 산화 몰리브데넘이나 산화 텅스텐 등을 들 수 있다. 유기 화합물로서는, 방향족 아민 화합물, 카바졸 유도체, 방향족 탄화 수소, 또는 이들을 기본 골격으로 하는 올리고머, 덴드리머, 중합체 등, 다양한 화합물을 사용할 수 있다. 또한, 유기 화합물로서, 정공 수송성 유기 화합물로서 정공 이동도가 10-6cm2/Vs 이상인 것을 적용하는 것이 바람직하다. 다만, 전자보다 정공의 수송성이 높은 물질인 경우, 이 이외를 사용하여도 좋다. 또한, 전하 발생층(320a)에 사용되는 이들 재료는 캐리어 주입성, 캐리어 수송성이 우수하기 때문에 발광 소자(330)의 저전류 구동 및 저전압 구동을 구현할 수 있다. 상술한 복합 재료 이외에도 상술한 금속 산화물, 유기 화합물과 알칼리 금속, 알칼리 토금속, 알칼리 금속 화합물, 알칼리 토금속 화합물 등을 전하 발생층(320a)에 사용할 수 있다.
또한, 전하 발생층(320a)은 유기 화합물과 금속 산화물의 복합 재료와 다른 재료를 조합하여 형성하여도 좋다. 예를 들어, 유기 화합물과 금속 산화물의 복합 재료를 포함하는 층과, 전자 공여성 물질 중에서 선택된 하나의 화합물과 전자 수송성이 높은 화합물을 포함하는 층을 조합하여 형성하여도 좋다. 또한, 유기 화합물과 금속 산화물의 복합 재료를 포함하는 층과, 투명 도전막을 조합하여 형성하여도 좋다.
이와 같은 구성을 갖는 발광 소자(331)는, 인접하는 EL층(320)끼리에서의 에너지의 이동이 일어나기 어렵고, 높은 발광 효율과 긴 수명을 아울러 갖는 발광 소자로 하기 용이하다. 또한, 한쪽의 발광층에서 인광 발광, 다른 발광층에서 형광 발광을 얻는 것도 용이하다.
또한, 전하 발생층(320a)은, 전극(318)과 전극(322)에 전압을 인가하였을 때에, 전하 발생층(320a)에 접촉하여 형성되는 한쪽의 EL층(320)에 대하여 정공을 주입하는 기능을 갖고, 다른 쪽의 EL층(320)에 전자를 주입하는 기능을 갖는다.
도 44의 (B)에 도시된 발광 소자(331)는, EL층(320)에 사용하는 발광 물질의 종류를 바꿈으로써 다양한 발광색을 얻을 수 있다. 또한, 발광 물질로서 발광색이 상이한 복수의 발광 물질을 사용함으로써 스펙트럼이 넓은 발광이나 백색 발광을 얻을 수도 있다.
도 44의 (B)에 도시된 발광 소자(331)를 사용하여 백색 발광을 얻는 경우, 복수의 EL층의 조합으로서는 적색, 청색, 및 녹색의 광을 포함하여 백색으로 발광하는 구성이면 좋고, 예컨대, 청색 형광 재료를 발광 물질로서 포함하는 EL층과, 녹색과 적색의 인광 재료를 발광 물질로서 포함하는 EL층을 갖는 구성을 들 수 있다. 또한, 적색 발광을 나타내는 EL층과, 녹색 발광을 나타내는 EL층과, 청색 발광을 나타내는 EL층을 갖는 구성으로 할 수도 있다. 또는, 보색 관계에 있는 광을 사출하는 EL층을 갖는 구성에서도 백색 발광을 얻을 수 있다. EL층이 2층 적층된 적층형 소자에 있어서, 이들 EL층으로부터의 발광색을 보색의 관계로 하는 경우, 보색의 관계로서는, 청색과 황색, 또는 청록색과 적색 등의 조합을 들 수 있다.
또한, 상술한 적층형 소자의 구성에 있어서, 적층되는 발광층들 사이에 전하 발생층을 배치함으로써, 전류 밀도를 낮게 유지한 채 고휘도 발광을 얻을 수 있고, 또한 긴 수명 소자를 구현할 수 있다.
본 실시형태는 다른 실시형태에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 8)
본 실시형태에서는, 본 발명의 일 형태에 따른 표시 장치가 적용된 전자 기기의 예에 대하여, 도면을 참조하여 설명하기로 한다.
본 발명의 일 형태에 따른 표시 장치를 사용한 전자 기기의 예로서, 텔레비전이나 모니터 등의 표시 장치, 조명 장치, 데스크톱 또는 노트북 퍼스널 컴퓨터, 워드 프로세서, DVD(Digital Versatile Disc) 등의 기록 매체에 기억된 정지 화상 또는 동영상을 재생하는 화상 재생 장치, 휴대형 CD 플레이어, 라디오, 테이프 리코더, 헤드폰 스테레오, 스테레오, 탁상 시계, 벽걸이 시계, 무선 전화 핸드셋, 트랜스시버, 휴대 전화, 자동차 전화, 휴대형 게임기, 태블릿 단말, 파친코기 등의 대형 게임기, 계산기, 휴대 정보 단말, 전자 수첩, 전자 서적, 전자 번역기, 음성 입력 기기, 비디오 카메라, 디지털 스틸 카메라, 전기 면도기, 전자 레인지 등의 고주파 가열 장치, 전기 밥솥, 전기 세탁기, 전기 청소기, 온수기, 선풍기, 헤어드라이어, 에어컨디셔너, 가습기, 제습기 등의 공기 조절 설비, 식기 세척기, 식기 건조기, 의류 건조기, 이불 건조기, 전기 냉장고, 전기 냉동고, 전기 냉동 냉장고, DNA 보존용 냉동고, 회중 전등, 체인 톱 등의 공구, 연기 감지기, 투석 장치 등의 의료 기기 등을 들 수 있다. 또한 유도등, 신호기, 벨트 컨베이어, 엘리베이터, 에스컬레이터, 산업용 로봇, 전력 저장 시스템, 및 전력의 평준화나 스마트 그리드를 위한 축전 장치 등의 산업 기기를 들 수 있다. 또한, 축전체로부터의 전력을 사용하여 전동기에 의하여 추진하는 이동체 등도, 전자 기기의 범주에 포함되는 것으로 한다. 상기 이동체로서 예컨대, 전기 자동차(EV), 내연 기관과 전동기를 겸비한 하이브리드 자동차(HEV), 플러그인 하이브리드 자동차(PHEV), 이들의 타이어 차륜이 무한 궤도로 대체된 궤도 차량(tracked vehicle), 전동 어시스트 자전거를 포함한 원동기 부착 자전거, 자동 이륜차, 전동 휠체어, 골프용 카트, 소형 또는 대형 선박, 잠수함, 헬리콥터, 항공기, 로켓, 인공 위성, 우주 탐사기나 혹성 탐사기, 우주선 등을 들 수 있다.
특히, 본 발명의 일 형태에 따른 표시 장치를 적용한 전자 기기로서, 예컨대 텔레비전 장치(텔레비전, 또는 텔레비전 수신기라고도 함), 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라, 디지털 액자, 휴대 전화기(휴대 전화, 휴대 전화 장치라고도 함), 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 파친코기 등의 대형 게임기 등을 들 수 있다.
또한, 조명 장치나 표시 장치를 집이나 빌딩의 내벽 또는 외벽이나, 자동차의 내장 또는 외장의 곡면을 따라 제공할 수도 있다.
도 45의 (A)는 휴대 전화기(스마트폰을 포함함)의 일례를 도시한 것이다. 휴대 전화기(7400)는, 하우징(7401)에 제공된 표시부(7402) 이외에, 조작용 버튼(7403), 외부 접속 포트(7404), 스피커(7405), 마이크로폰(7406) 등을 구비한다. 또한, 휴대 전화기(7400)는, 본 발명의 일 형태에 따른 표시 장치를 표시부(7402)에 사용함으로써 제작된다.
도 45의 (A)에 도시된 휴대 전화기(7400)는 표시부(7402)에 터치 센서를 갖고, 표시부(7402)를 손가락 등으로 터치함으로써 정보를 입력할 수 있다. 또한, 전화를 걸거나 문자를 입력하는 등, 표시부(7402)를 손가락 등으로 터치하여 모든 조작을 수행할 수 있다.
또한, 조작용 버튼(7403)을 조작함으로써 전원의 ON, OFF나 표시부(7402)에 표시되는 화상의 종류를 전환시킬 수 있다. 예를 들어 메일 작성 화면에서 메인 메뉴 화면으로 전환시킬 수 있다.
여기서, 표시부(7402)에는, 본 발명의 일 형태에 따른 표시 장치가 내장되어 있다. 그러므로 만곡된 표시부를 구비하며 신뢰성이 높은 휴대 전화기로 할 수 있다.
도 45의 (B)는 휴대 전화기(스마트폰을 포함함)의 일례를 도시한 것이다. 휴대 전화기(7410)는 하우징(7411)에 표시부(7412), 마이크로폰(7416), 스피커(7415), 카메라(7417), 외부 접속부(7414), 조작용 버튼(7413) 등을 갖는다. 또한, 본 발명의 일 형태에 따른 표시 장치를 가요성을 갖는 기판을 사용하여 형성함으로써 곡면을 갖는 표시부(7412)에 적용할 수 있다.
도 45의 (B)에 도시된 휴대 전화기(7410)는 표시부(7412)를 손가락 등으로 터치함으로써 정보를 입력할 수 있다. 또한, 전화를 걸거나 메일을 작성하는 등의 조작은, 표시부(7412)를 손가락 등으로 터치하여 수행할 수 있다.
표시부(7412)의 화면은 주로 3개의 화면 모드가 있다. 제 1 모드는, 화상의 표시를 주로 하는 표시 모드이며, 제 2 모드는 문자 등의 정보의 입력을 주로 하는 입력 모드이다. 제 3 모드는 표시 모드와 입력 모드의 2개의 모드가 혼합한 표시+입력 모드이다.
예를 들어, 전화를 걸거나 메일을 작성하는 경우는, 표시부(7412)를 문자의 입력을 주로 하는 문자 입력 모드로 하여, 화면에 표시시킨 문자의 입력 조작을 수행하면 좋다. 이 경우, 표시부(7412)의 화면의 대부분에 키보드 또는 숫자 버튼을 표시시키는 것이 바람직하다.
또한, 표시부(7412)에 표시되는 화상의 종류에 따라 모드를 전환할 수도 있다. 예를 들어, 표시부에 표시하는 화상 신호가 동영상의 데이터라면 표시 모드, 텍스트 데이터라면 입력 모드로 전환하여도 좋다.
또한, 입력 모드에서, 표시부(7412)의 터치 센서를 사용하고, 표시부(7412)의 터치 조작에 의한 입력이 일정 기간 동안 없다고 판단되는 경우에는, 화면의 모드를 입력 모드로부터 표시 모드로 전환하도록 제어하여도 좋다.
또한, 휴대 전화기(7410) 내부에, 자이로 센서나 가속도 센서 등의 검출 장치를 제공함으로써, 휴대 전화기(7410)의 방향(세로인지 가로인지)을 판단하여, 표시부(7412)의 화면 표시를 자동적으로 전환하도록 할 수 있다. 또한, 화면 표시의 전환은 표시부(7412)를 터치하거나 또는 하우징(7411)의 조작용 버튼(7413)을 조작함으로써 수행할 수도 있다.
도 45의 (C)는 리스트 밴드형 표시 장치의 일례를 도시한 것이다. 휴대 표시 장치(7100)는 하우징(7101), 표시부(7102), 조작 버튼(7103), 및 송수신 장치(7104)를 구비한다.
휴대 표시 장치(7100)는 송수신 장치(7104)에 의하여 영상 신호를 수신할 수 있고 수신한 영상을 표시부(7102)에 표시할 수 있다. 또한, 음성 신호를 다른 수신 기기로 송신할 수도 있다.
또한, 조작 버튼(7103)에 의하여 전원의 ON, OFF 동작이나 표시하는 영상의 전환, 또는 음성의 음량 조정 등을 수행할 수 있다.
여기서 표시부(7102)에는 본 발명의 일 형태에 따른 표시 장치가 내장된다. 따라서, 만곡된 표시부를 구비하며 신뢰성이 높은 휴대 표시 장치로 할 수 있다.
도 45의 (D)~(F)는 조명 장치의 일례를 도시한 것이다. 조명 장치(7200), 조명 장치(7210), 및 조명 장치(7220)는 각각 조작 스위치(7203)를 구비한 스테이지부(7201)와, 스테이지부(7201)에 지탱되는 발광부를 갖는다.
도 45의 (D)에 도시된 조명 장치(7200)는 파상(波狀)의 발광면을 갖는 발광부(7202)를 구비하므로, 디자인성이 높은 조명 장치이다.
도 45의 (E)에 도시된 조명 장치(7210)가 구비하는 발광부(7212)는 볼록 형태로 만곡된 2개의 발광부가 대칭적으로 배치된 구성을 갖는다. 따라서, 조명 장치(7210)를 중심으로 하여 전 방위를 비출 수 있다.
도 45의 (F)에 도시된 조명 장치(7220)는 오목 형태로 만곡된 발광부(7222)를 구비한다. 따라서, 발광부(7222)로부터의 발광이 조명 장치(7220)의 앞쪽 면에 집광하기 때문에 특정한 범위를 밝게 조사하기에 적합하다.
또한, 조명 장치(7200), 조명 장치(7210), 및 조명 장치(7220)가 구비하는 각 발광부는 플렉시블성을 갖기 때문에, 상기 발광부를 가소성의 부재나 가동 프레임 등의 부재로 고정하고, 용도에 따라 발광부의 발광면을 자유롭게 만곡 가능한 구성으로 하여도 좋다.
여기서, 조명 장치(7200), 조명 장치(7210), 및 조명 장치(7220)가 구비하는 각 발광부에는, 본 발명의 일 형태에 따른 표시 장치가 내장되어 있다. 따라서, 표시부를 임의의 형태로 만곡시키거나 굴곡시킬 수 있으며 신뢰성이 높은 조명 장치로 할 수 있다.
도 46의 (A)는 휴대형 표시 장치의 일례를 도시한 것이다. 표시 장치(7300)는 하우징(7301), 표시부(7302), 조작 버튼(7303), 인출 부재(7304), 및 제어부(7305)를 구비한다.
표시 장치(7300)는 통 형상의 하우징(7301) 내에 롤 형상으로 말린 플렉시블한 표시부(7302)를 구비한다.
또한, 표시 장치(7300)는 제어부(7305)에 의하여 영상 신호를 수신하는 것이 가능하고 수신한 영상을 표시부(7302)에 표시할 수 있다. 또한, 제어부(7305)에는 축전 장치를 구비한다. 또한, 제어부(7305)에 커넥터를 구비하고 영상 신호나 전력을 직접 공급하는 구성으로 하여도 좋다.
또한, 조작 버튼(7303)에 의하여 전원의 ON, OFF 동작이나 표시하는 영상의 전환 등을 수행할 수 있다.
도 46의 (B)는 표시부(7302)를 인출 부재(7304)에 의하여 꺼낸 상태를 도시한 것이다. 이 상태에서 표시부(7302)에 영상을 표시할 수 있다. 또한, 하우징(7301)의 표면에 배치된 조작 버튼(7303)에 의하여 한쪽 손으로 용이하게 조작할 수 있다.
또한, 표시부(7302)를 꺼냈을 때 표시부(7302)가 만곡되지 않도록 표시부(7302)의 단부에 보강을 위한 프레임을 제공하여도 좋다.
또한 이 구성 이외에 하우징에 스피커를 제공하고 영상 신호와 함께 수신한 음성 신호에 의하여 음성을 출력하는 구성으로 하여도 좋다.
표시부(7302)에는, 본 발명의 일 형태에 따른 표시 장치가 내장되어 있다. 따라서, 표시부(7302)는 플렉시블하고, 또한 신뢰성이 높은 표시 장치이므로 표시 장치(7300)는 경량이며 신뢰성이 높은 표시 장치로 할 수 있다.
도 47의 (A) 및 (B)는 반으로 접을 수 있는 태블릿 단말(9600)을 도시한 것이다. 도 47의 (A)는 펼친 상태의 태블릿 단말(9600)을 도시한 것이고, 태블릿 단말(9600)은 하우징(9630), 표시부(9631), 표시 모드 전환 스위치(9626), 전원 스위치(9627), 전력 절약 모드 전환 스위치(9625), 후크(9629), 및 조작 스위치(9628)를 갖는다.
하우징(9630)은, 하우징(9630a)과 하우징(9630b)을 갖고, 하우징(9630a)과 하우징(9630b)은 힌지부(9639)에 의하여 결합된다. 또한, 하우징(9630)은, 힌지부(9639)에 의하여 반으로 접는 것이 가능하다.
또한, 표시부(9631)는, 하우징(9630a), 하우징(9630b), 및 힌지부(9639) 위에 형성된다. 표시부(9631)에 본 명세서 등에 개시된 표시 장치를 사용함으로써, 표시부(9631)의 굴곡이 가능하며, 신뢰성이 높은 태블릿 단말로 하는 것이 가능하다.
표시부(9631)는 일부를 터치 센서의 영역(9632)으로 할 수 있고, 표시된 조작 키(9638)를 터치함으로써 데이터를 입력할 수 있다. 또한, 표시부(9631)는, 예컨대 절반의 영역이 표시만의 기능을 갖는 구성으로 하고, 다른 절반의 영역을 터치 센서의 기능을 갖는 구성으로 할 수 있다. 또한, 표시부(9631) 모든 영역이 터치 센서의 기능을 갖는 구성으로 하여도 좋다. 예를 들어, 표시부(9631)의 전체면에 키보드 버튼을 표시시켜, 데이터 입력 단말로 할 수도 있다.
또한, 표시 모드 전환 스위치(9626)는 세로 표시 또는 가로 표시 등 표시 방향을 전환하며, 흑백 표시나 컬러 표시의 전환 등을 선택할 수 있다. 전력 절약 모드 전환 스위치(9625)는, 태블릿 단말에 내장되는 광 센서에 의하여 검출되는 사용 시의 외광 광량에 따라서, 표시의 휘도를 최적인 것으로 할 수 있다. 태블릿 단말은 광 센서뿐만 아니라 자이로 센서나 가속도 센서 등 기울기를 검출하는 센서와 같은 다른 검출 장치를 내장하여도 좋다.
도 47의 (B)는 닫은 상태의 태블릿 단말(9600)을 도시한 것이고, 태블릿 단말(9600)은 하우징(9630), 태양 전지(9633), 충방전 제어 회로(9634)를 갖는다. 또한, 도 47의 (B)에서는 충방전 제어 회로(9634)의 일례로 배터리(9635), DCDC 컨버터(9636)를 갖는 구성에 대하여 도시하였다.
표시부(9631)에 본 발명의 일 형태에 따른 표시 장치를 사용함으로써, 표시부(9631)를 접을 수 있다. 예를 들어, 태블릿 단말(9600)은 반으로 접을 수 있기 때문에, 미사용 시에 하우징(9630)을 닫은 상태로 할 수 있다. 따라서, 가반성이 우수하며, 하우징(9630)을 닫음으로써 표시부(9631)를 보호할 수 있기 때문에, 내구성이 우수하고 장기 사용의 관점에서 봐도 신뢰성이 우수한 태블릿 단말로 할 수 있다.
또한, 이 외에도 도 47의 (A) 및 (B)에 도시된 태블릿 단말은 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시하는 기능, 달력, 날짜 또는 시각 등을 표시부에 표시하는 기능, 표시부에 표시한 정보를 터치 입력 조작 또는 편집하는 터치 입력 기능, 다양한 소프트웨어(프로그램)에 의하여 처리를 제어하는 기능 등을 가질 수 있다.
태블릿 단말의 표면에 장착된 태양 전지(9633)에 의하여, 전력을 터치 센서, 표시부, 또는 영상 신호 처리부 등으로 공급할 수 있다. 또한, 태양 전지(9633)는 하우징(9630)의 한쪽 면 또는 양쪽 면에 제공함으로써 배터리(9635)의 충전을 효율적으로 수행하는 구성으로 할 수 있기 때문에 바람직하다. 또한, 배터리(9635)로서 리튬 이온 전지를 사용하면, 소형화를 도모할 수 있는 등의 장점이 있다.
또한, 도 47의 (B)에 도시된 충방전 제어 회로(9634)의 구성 및 동작에 대하여 도 47의 (C)에 도시된 블록도를 사용하여 설명하기로 한다. 도 47의 (C)에는, 태양 전지(9633), 배터리(9635), DCDC 컨버터(9636), 컨버터(9637), 스위치(SW1)~스위치(SW3), 표시부(9631)를 도시하였고, 배터리(9635), DCDC 컨버터(9636), 컨버터(9637), 스위치(SW1)~스위치(SW3)가, 도 47의 (B)에 도시된 충방전 제어 회로(9634)에 대응하는 부분이다.
우선, 외광에 의하여 태양 전지(9633)로 발전되는 경우의 동작 예에 대하여 설명하기로 한다. 태양 전지로 발전된 전력은 배터리(9635)를 충전하기 위한 전압이 되도록 DCDC 컨버터(9636)에서 승압 또는 강압된다. 그리고, 표시부(9631)의 동작에 태양 전지(9633)로부터의 전력이 사용될 때는, 스위치(SW1)를 온 상태로 하고, 컨버터(9637)에서 표시부(9631)에 필요한 전압으로 승압 또는 강압한다. 또한, 표시부(9631)에 표시하지 않을 때는 스위치(SW1)를 오프 상태로 하고 스위치(SW2)를 온 상태로 함으로써 배터리(9635)를 충전하는 구성으로 하면 좋다.
또한, 태양 전지(9633)에 대해서는 발전 수단의 일례로서 제시하였지만, 특별히 한정되지 않고 압전 소자(피에조 소자)나 열전 변환 소자(펠티어 소자) 등 다른 발전 수단에 의하여 배터리(9635)를 충전하는 구성이라도 좋다. 예를 들어, 무선(비접촉)으로 전력을 송수신하여 충전하는 무접점 전력 전송 모듈이나 다른 충전 수단을 조합하여 충전하는 구성으로 하여도 좋다.
또한, 본 발명의 일 형태에 따른 표시 장치를 구비하면, 상기에서 기재한 전자 기기나 조명 장치에 특별히 한정되지 않음은 물론이다.
도 48의 (A)∼(C)에 전자 기기의 일례로서, 폴더블 휴대 정보 단말(9310)을 도시하였다. 도 48의 (A)는 펼친 상태의 휴대 정보 단말(9310)이다. 도 48의 (B)는 펼치는 도중의 상태 또는 접는 도중의 상태의 휴대 정보 단말(9310)이다. 도 48의 (C)는 접은 상태의 휴대 정보 단말(9310)이다. 휴대 정보 단말(9310)은 표시 패널(9316), 하우징(9315), 및 힌지(9313)를 갖는다. 휴대 정보 단말(9310)은 접은 상태에서는 가반성이 우수하고, 펼친 상태에서는 이음매가 없는 넓은 표시 영역을 구현할 수 있다. 따라서, 표시 화상의 일람성이 우수하다.
또한, 휴대 정보 단말(9310)이 갖는 표시 패널(9316)은 힌지(9313)에 의하여 연결된 3개의 하우징(9315)에 지지되어 있다. 힌지(9313) 부분에서, 표시 패널(9316)을 굴곡시킬 수 있다. 휴대 정보 단말(9310)은, 펼친 상태를 접은 상태로 가역적으로 변형시킬 수 있다. 또한, 본 발명의 일 형태에 따른 표시 장치를 표시 패널(9316)에 사용할 수 있다. 예를 들어, 곡률 반경 1mm 이상 150mm 이하로 휠 수 있는 표시 장치를 사용할 수 있다. 또한, 표시 패널(9316)은 터치 센서를 가져도 좋다.
또한, 본 발명의 일 형태에서, 표시 패널(9316)이 접어진 상태 또는 펼쳐진 상태인 것을 검지하는 센서를 구비하여도 좋다. 표시 패널(9316)의 제어 장치는, 상기 센서로 표시 패널(9316)이 접어진 상태인 것을 나타내는 정보를 취득하여, 접어진 부분(또는 접어진 상태에서 사용자가 시인할 수 없게 된 부분)의 동작을 정지하여도 좋다. 구체적으로는, 표시를 정지하여도 좋다. 또한, 터치 센서를 갖는 경우에 터치 센서에 의한 검지를 정지하여도 좋다.
마찬가지로, 표시 패널(9316)의 제어 장치는, 표시 패널(9316)이 펼쳐진 상태인 것을 나타내는 정보를 취득하여, 표시나 터치 센서에 의한 검지 등을 재개하여도 좋다.
도 48의 (D) 및 (E)에 폴더블 휴대 정보 단말(9320)을 도시하였다. 도 48의 (D)에 표시부(9322)가 외측이 되도록 접은 상태의 휴대 정보 단말(9320)을 도시하였다. 도 48의 (E)에 표시부(9322)가 내측이 되도록 접은 상태의 휴대 정보 단말(9320)을 도시하였다. 휴대 정보 단말(9320)을 사용하지 않을 때 비표시부(9325)가 외측이 되도록 접으면 표시부(9322)가 더러워지거나 손상되는 것을 억제할 수 있다. 본 발명의 일 형태에 따른 표시 장치는 표시부(9322)에 사용될 수 있다.
도 48의 (F)는 휴대 정보 단말(9330)의 외형을 설명하기 위한 사시도이다. 도 48의 (G)는 휴대 정보 단말(9330)의 상면도이다. 도 48의 (H)는 휴대 정보 단말(9340)의 외형을 설명하기 위한 사시도이다.
휴대 정보 단말(9330) 및 휴대 정보 단말(9340)은 예컨대, 전화기, 수첩, 또는 정보 열람 장치 등으로부터 선택된 하나 또는 복수의 기능을 갖는다. 구체적으로는 각각 스마트폰으로서 사용될 수 있다.
휴대 정보 단말(9330) 및 휴대 정보 단말(9340)은 문자나 화상 정보를 복수의 면에 표시할 수 있다. 예를 들어, 하나 또는 복수의 조작용 버튼(9339)을 정면에 표시할 수 있다(도 48의 (F) 참조). 또한, 파선의 직사각형으로 나타낸 정보(9337)를 상면에 표시할 수 있다(도 48의 (G) 참조). 또한, 파선의 직사각형으로 나타낸 정보(9337)를 측면에 표시할 수 있다(도 48의 (H) 참조). 또한, 정보(9337)의 예로서는, SNS(social networking service)의 통지, 전자 메일이나 전화 등의 착신을 알리는 표시, 전자 메일 등의 제목이나 송신자명, 일시, 시각, 배터리의 잔량, 안테나의 수신 강도 등이 있다. 또는, 정보(9337)가 표시되어 있는 위치에 정보(9337) 대신에 조작용 버튼(9339), 아이콘 등을 표시하여도 좋다. 또한, 도 48의 (F) 및 (G)에는 상면이나 측면에 정보(9337)가 표시되는 예를 도시하였지만 이에 한정되지 않는다. 예를 들어, 저면이나 배면에는 정보(9337)가 표시되어 있어도 좋다.
예를 들어, 휴대 정보 단말(9330)의 사용자는 옷의 가슴 주머니에 휴대 정보 단말(9330)을 넣은 채로 그 표시(여기서는 정보(9337))를 확인할 수 있다.
구체적으로는, 착신한 전화의 발신자의 전화 번호 또는 이름 등을 휴대 정보 단말(9330)의 상면에 표시한다. 사용자는 휴대 정보 단말(9330)을 주머니에서 꺼내지 않아도 표시를 확인하여 전화를 받을지 말지를 결정할 수 있다.
휴대 정보 단말(9330)의 하우징(9335), 휴대 정보 단말(9340)의 하우징(9336)이 각각 갖는 표시부(9333)에는 본 발명의 일 형태에 따른 표시 장치를 사용할 수 있다. 본 발명의 일 형태에 의하여, 만곡된 표시부를 가지며 신뢰성이 높은 표시 장치를 높은 수율로 제공할 수 있다.
또한, 도 48의 (I)에 도시된 휴대 정보 단말(9345)과 같이, 3면 이상에 정보를 표시하여도 좋다. 여기서는 정보(9355), 정보(9356), 및 정보(9357)가 각각 다른 면에 표시되는 예를 도시하였다.
휴대 정보 단말(9345)의 하우징(9354)이 갖는 표시부(9358)에는 본 발명의 일 형태에 따른 표시 장치를 사용할 수 있다. 본 발명의 일 형태에 의하여, 만곡된 표시부를 가지며 신뢰성이 높은 표시 장치를 높은 수율로 제공할 수 있다.
도 49의 (A)에는 자동차(9700)를 도시하였다. 도 49의 (B)에는 자동차(9700)의 운전석을 도시하였다. 자동차(9700)는 차체(9701), 차륜(9702), 대시보드(9703), 라이트(9704) 등을 갖는다. 본 발명의 일 형태에 따른 표시 장치는, 자동차(9700)의 표시부 등에 사용할 수 있다. 예를 들어, 도 49의 (B)에 도시된 표시부(9710)~표시부(9715)에 본 발명의 일 형태에 따른 표시 장치를 제공할 수 있다.
표시부(9710)와 표시부(9711)는, 자동차의 프런트 글라스에 제공된 표시부이다. 본 발명의 일 형태에 따른 표시 장치는, 표시 장치가 갖는 전극을 투광성을 갖는 도전성 재료로 제작함으로써, 반대 측이 나비치는 소위 시스루 상태의 표시 장치로 할 수 있다. 시스루 상태의 표시 장치의 경우, 자동차(9700)의 운전 시에도 시계(視界)를 막지 않는다. 따라서, 본 발명의 일 형태에 따른 표시 장치를 자동차(9700)의 프런트 글라스에 설치할 수 있다. 또한, 표시 장치에 표시 장치를 구동시키기 위한 트랜지스터 등을 제공하는 경우에는, 유기 반도체 재료를 사용한 유기 트랜지스터나, 산화물 반도체를 사용한 트랜지스터 등 투광성을 갖는 트랜지스터를 사용하면 좋다.
표시부(9712)는 필러 부분에 제공된 표시 장치이다. 예를 들어, 차체에 제공된 촬상 수단으로부터의 영상을 표시부(9712)에 표시함으로써, 필러로 차단된 시계를 보완할 수 있다. 표시부(9713)는 대시보드 부분에 제공된 표시부이다. 예를 들어, 차체에 제공된 촬상 수단으로부터의 영상을 표시부(9713)에 표시함으로써, 대시보드로 차단된 시계를 보완할 수 있다. 즉, 자동차의 외측에 제공된 촬상 수단으로부터의 영상을 표시함으로써, 사각을 보완하고, 안전성을 높일 수 있다. 또한, 보이지 않는 부분을 보완하는 영상을 표시함으로써, 더 자연스럽고 위화감을 느끼지 않게 안전을 확인할 수 있다.
표시부(9714)나 표시부(9715)는 내비게이션 정보, 스피드미터나 타코미터(tachometer), 주행 거리, 급유량, 기어 상태, 에어컨디셔너의 설정 등, 기타 여러 가지 정보를 제공할 수 있다. 또한, 표시부에 표시되는 표시 항목이나 레이아웃 등은 사용자의 스타일에 맞추어서 적절히 변경할 수 있다. 또한, 상기 정보는 표시부(9710)~표시부(9713)에도 표시할 수 있다. 또한, 표시부(9710)~표시부(9715)는 조명 장치로서 사용하는 것도 가능하다.
본 실시형태는 다른 실시형태에 기재된 구성과 적절히 조합하여 실시할 수 있다.
100: 표시 장치
101: 기판
102: 기판
109: 절연층
111: 기판
112: 접착층
113: 박리층
114: 격벽
115: 전극
116: 전극
117: EL층
118: 전극
119: 절연층
120: 접착층
121: 기판
122: 접착층
123: 박리층
124: 외부 전극
125: 발광 소자
128: 개구
129: 절연층
130: 화소
131: 표시 영역
132: 개구
133: 구동 회로
134: 화소 회로
135: 배선
136: 배선
138: 이방성 도전 접속층
139a: 개구
139b: 개구
140: 화소
141: 절연층
144: 박리층
145: 도전층
149: 절연층
151: 광
154: 박리층
170: 영역
171: 소자 기판
181: 대향 기판
200: 표시 장치
205: 절연층
206: 전극
207: 절연층
208: 반도체층
209: 절연층
210: 절연층
211: 절연층
213: 전극
214: 전극
215: 전극
217: 절연층
219: 배선
220: 광
221: 불순물 원소
231: 표시 영역
232: 트랜지스터
233: 용량 소자
235: 광
242: 반도체층
243: 전극
251: 주변 회로
252: 트랜지스터
264: 차광층
266: 착색층
268: 오버코트층
271: 터치 센서
272: 전극
273: 절연층
274: 전극
275: 절연층
276: 전극
318: 전극
320: EL층
322: 전극
330: 발광 소자
331: 발광 소자
410: 트랜지스터
411: 트랜지스터
420: 트랜지스터
421: 트랜지스터
430: 트랜지스터
431: 트랜지스터
432: 액정 소자
434: 트랜지스터
435: 노드
436: 노드
437: 노드
440: 트랜지스터
441: 트랜지스터
450: 트랜지스터
451: 트랜지스터
500: 터치 센서
510: 검지 유닛
518: 검지 소자
519: 검지 회로
1100: 표시 장치
1171: 소자 기판
1181: 대향 기판
1200: 표시 장치
7100: 휴대 표시 장치
7101: 하우징
7102: 표시부
7103: 조작 버튼
7104: 송수신 장치
7200: 조명 장치
7201: 스테이지부
7202: 발광부
7203: 조작 스위치
7210: 조명 장치
7212: 발광부
7220: 조명 장치
7222: 발광부
7300: 표시 장치
7301: 하우징
7302: 표시부
7303: 조작 버튼
7304: 부재
7305: 제어부
7400: 휴대 전화기
7401: 하우징
7402: 표시부
7403: 조작용 버튼
7404: 외부 접속 포트
7405: 스피커
7406: 마이크로폰
7410: 휴대 전화기
7411: 하우징
7412: 표시부
7413: 조작용 버튼
7414: 외부 접속부
7415: 스피커
7416: 마이크로폰
7417: 카메라
9310: 휴대 정보 단말
9313: 힌지
9315: 하우징
9316: 표시 패널
9320: 휴대 정보 단말
9322: 표시부
9325: 비표시부
9330: 휴대 정보 단말
9333: 표시부
9335: 하우징
9336: 하우징
9337: 정보
9339: 조작용 버튼
9340: 휴대 정보 단말
9345: 휴대 정보 단말
9354: 하우징
9355: 정보
9356: 정보
9357: 정보
9358: 표시부
9600: 태블릿 단말
9625: 스위치
9626: 스위치
9627: 전원 스위치
9628: 조작 스위치
9629: 후크
9630: 하우징
9631: 표시부
9632: 영역
9633: 태양 전지
9634: 충방전 제어 회로
9635: 배터리
9636: DCDC 컨버터
9637: 컨버터
9638: 조작 키
9639: 힌지부
9700: 자동차
9701: 차체
9702: 차륜
9703: 대시보드
9704: 라이트
9710: 표시부
9711: 표시부
9712: 표시부
9713: 표시부
9714: 표시부
9715: 표시부
116a: 전극
116b: 전극
124a: 외부 전극
124b: 외부 전극
126a: 도전층
126b: 도전층
130B: 화소
130G: 화소
130R: 화소
130Y: 화소
132a: 개구
132a1: 개구
132a2: 개구
132b: 개구
132b1: 개구
132b2: 개구
138a: 이방성 도전 접속층
138b: 이방성 도전 접속층
142a: 구동 회로
142b: 구동 회로
276a: 전극
276b: 전극
286a: 도전층
286b: 도전층
320a: 전하 발생층
500B: 터치 센서
510B: 검지 유닛
519B: 검지 회로
9630a: 하우징
9630b: 하우징

Claims (9)

  1. 표시 장치에 있어서,
    제 1 기판;
    상기 제 1 기판 위의 제 1 전극;
    상기 제 1 전극 위에 있고 상기 제 1 전극과 전기적으로 접속된 제 2 전극;
    상기 제 2 전극 위의 유기 재료를 포함하는 층;
    상기 층 위의 제 3 전극;
    상기 제 3 전극 위의 절연층;
    상기 제 1 전극 위에 있고 상기 제 1 전극과 전기적으로 접속된 제 1 도전층;
    상기 절연층 위의 터치 센서;
    상기 터치 센서와 전기적으로 접속된 제 4 전극;
    상기 제 4 전극 위의 제 2 기판;
    상기 제 4 전극 위에 있고 상기 제 4 전극과 전기적으로 접속된 제 2 도전층;
    상기 제 1 도전층 위에 있고 상기 제 1 도전층과 전기적으로 접속된 제 5 전극; 및
    상기 제 2 도전층 위에 있고 상기 제 2 도전층과 전기적으로 접속된 제 6 전극을 포함하고,
    상기 제 1 도전층은 상기 제 2 기판의 제 1 개구 및 상기 절연층의 개구에 제공되고,
    상기 제 2 기판의 상기 제 1 개구는 상기 제 1 전극 위에 제공되고,
    상기 제 5 전극은 상기 제 2 기판의 상기 제 1 개구 위에 제공되고,
    상기 제 2 도전층은 상기 제 2 기판의 제 2 개구에 제공되고,
    상기 제 2 기판의 상기 제 2 개구는 상기 제 4 전극 위에 제공되고,
    상기 제 6 전극은 상기 제 2 기판의 상기 제 2 개구 위에 제공되는, 표시 장치.
  2. 표시 장치에 있어서,
    제 1 기판;
    상기 제 1 기판 위의 제 1 전극;
    상기 제 1 전극 위에 있고 상기 제 1 전극과 전기적으로 접속된 제 2 전극;
    상기 제 2 전극 위의 유기 재료를 포함하는 층;
    상기 층 위의 제 3 전극;
    상기 제 3 전극 위의 절연층;
    상기 제 1 전극 위에 있고 상기 제 1 전극과 전기적으로 접속된 제 1 도전층;
    상기 절연층 위의 터치 센서;
    상기 터치 센서와 전기적으로 접속된 제 4 전극;
    상기 제 4 전극 위의 제 2 기판;
    상기 제 4 전극 위에 있고 상기 제 4 전극과 전기적으로 접속된 제 2 도전층;
    상기 제 1 도전층 위에 있고 상기 제 1 도전층과 전기적으로 접속된 제 5 전극; 및
    상기 제 2 도전층 위에 있고 상기 제 2 도전층과 전기적으로 접속된 제 6 전극을 포함하고,
    상기 제 1 도전층은 상기 제 2 기판의 제 1 개구 및 상기 절연층의 개구에 제공되고,
    상기 제 2 기판의 상기 제 1 개구는 상기 제 1 전극 위에 제공되고,
    상기 제 5 전극은 상기 제 2 기판의 상기 제 1 개구 위에 제공되고,
    상기 제 2 도전층은 상기 제 2 기판의 제 2 개구에 제공되고,
    상기 제 2 기판의 상기 제 2 개구는 상기 제 4 전극 위에 제공되고,
    상기 제 6 전극은 상기 제 2 기판의 상기 제 2 개구 위에 제공되고,
    상기 제 1 도전층 및 상기 제 2 도전층은 상기 제 2 기판 위에 제공되는, 표시 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 층 및 상기 터치 센서는 서로 중첩되는, 표시 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 기판 및 상기 제 2 기판 중 적어도 하나는 가요성을 갖는 기판인, 표시 장치.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 도전층 및 상기 제 2 도전층 중 적어도 하나는 이방성 도전층인, 표시 장치.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 터치 센서는 정전 용량 방식의 터치 센서인, 표시 장치.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 터치 센서는 액티브 매트릭스 방식의 터치 센서인, 표시 장치.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 전극 및 상기 제 4 전극은 텅스텐을 포함하는, 전자 기기.
  9. 전자 기기에 있어서,
    제 1 항 또는 제 2 항에 따른 표시 장치; 및
    힌지를 포함하는, 전자 기기.
KR1020210085547A 2014-04-25 2021-06-30 표시 장치 및 전자 기기 KR102395566B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220054064A KR102443065B1 (ko) 2014-04-25 2022-05-02 표시 장치 및 전자 기기

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2014-091849 2014-04-25
JP2014091849 2014-04-25
JPJP-P-2014-095018 2014-05-02
JP2014095018 2014-05-02
KR1020150054651A KR102273589B1 (ko) 2014-04-25 2015-04-17 표시 장치 및 전자 기기

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020150054651A Division KR102273589B1 (ko) 2014-04-25 2015-04-17 표시 장치 및 전자 기기

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220054064A Division KR102443065B1 (ko) 2014-04-25 2022-05-02 표시 장치 및 전자 기기

Publications (2)

Publication Number Publication Date
KR20210084391A true KR20210084391A (ko) 2021-07-07
KR102395566B1 KR102395566B1 (ko) 2022-05-06

Family

ID=54334763

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020150054651A KR102273589B1 (ko) 2014-04-25 2015-04-17 표시 장치 및 전자 기기
KR1020210085547A KR102395566B1 (ko) 2014-04-25 2021-06-30 표시 장치 및 전자 기기
KR1020220054064A KR102443065B1 (ko) 2014-04-25 2022-05-02 표시 장치 및 전자 기기
KR1020220112641A KR102487557B1 (ko) 2014-04-25 2022-09-06 표시 장치 및 전자 기기

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020150054651A KR102273589B1 (ko) 2014-04-25 2015-04-17 표시 장치 및 전자 기기

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020220054064A KR102443065B1 (ko) 2014-04-25 2022-05-02 표시 장치 및 전자 기기
KR1020220112641A KR102487557B1 (ko) 2014-04-25 2022-09-06 표시 장치 및 전자 기기

Country Status (5)

Country Link
US (4) US9772706B2 (ko)
JP (3) JP6564609B2 (ko)
KR (4) KR102273589B1 (ko)
CN (2) CN105006481B (ko)
TW (3) TWI831924B (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI831924B (zh) 2014-04-25 2024-02-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
WO2015198183A1 (en) * 2014-06-23 2015-12-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
TWI564761B (zh) * 2015-01-16 2017-01-01 友達光電股份有限公司 觸控電極層
JP2016143971A (ja) * 2015-01-30 2016-08-08 株式会社ジャパンディスプレイ 表示装置
US10204535B2 (en) 2015-04-06 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2016208020A (ja) * 2015-04-22 2016-12-08 株式会社半導体エネルギー研究所 回路基板の作製方法、発光装置の作製方法、及び発光装置
US10978489B2 (en) 2015-07-24 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display panel, method for manufacturing semiconductor device, method for manufacturing display panel, and information processing device
US10558265B2 (en) 2015-12-11 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Input device and system of input device
WO2017103737A1 (en) 2015-12-18 2017-06-22 Semiconductor Energy Laboratory Co., Ltd. Display panel, input/output device, data processing device, and method for manufacturing display panel
JP6510138B2 (ja) * 2016-03-10 2019-05-08 鴻海精密工業股▲ふん▼有限公司 可撓性電子デバイスの製造方法
US10181424B2 (en) * 2016-04-12 2019-01-15 Semiconductor Energy Laboratory Co., Ltd. Peeling method and manufacturing method of flexible device
KR102666192B1 (ko) * 2016-07-28 2024-05-14 삼성디스플레이 주식회사 표시 장치
JP6815781B2 (ja) * 2016-07-29 2021-01-20 株式会社ジャパンディスプレイ 電子機器
CN108153440B (zh) * 2016-12-06 2021-01-26 和鑫光电股份有限公司 软性可挠触摸显示屏及其制造方法
US10528180B2 (en) * 2016-12-30 2020-01-07 Cirque Corporation Waterproof touch keypad with skimmer detection
JP6827332B2 (ja) * 2017-02-01 2021-02-10 株式会社ジャパンディスプレイ 表示装置
CN106847827A (zh) * 2017-02-08 2017-06-13 京东方科技集团股份有限公司 显示基板、显示面板、显示装置及邦定方法
CN108570819B (zh) * 2017-03-07 2021-12-14 青岛胶南海尔洗衣机有限公司 一种应用于家用电器的显示装置及洗衣机
JPWO2018178793A1 (ja) * 2017-03-29 2020-02-06 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法
KR102367881B1 (ko) 2017-07-03 2022-02-25 삼성디스플레이 주식회사 표시 장치
DE102017129524A1 (de) * 2017-12-12 2019-06-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines semitransparenten Displays sowie ein semitransparentes Display
KR102402040B1 (ko) * 2017-12-21 2022-05-26 삼성디스플레이 주식회사 전자 장치 및 이의 제조방법
CN108196732B (zh) * 2018-01-04 2021-01-26 京东方科技集团股份有限公司 超声波触控装置及显示装置
US10879195B2 (en) * 2018-02-15 2020-12-29 Micron Technology, Inc. Method for substrate moisture NCF voiding elimination
US11209877B2 (en) 2018-03-16 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Electrical module, display panel, display device, input/output device, data processing device, and method of manufacturing electrical module
US10770496B2 (en) 2018-04-16 2020-09-08 Visera Technologies Company Limited Optical sensors and methods for forming the same
CN108878676A (zh) * 2018-05-31 2018-11-23 武汉华星光电半导体显示技术有限公司 一种amoled薄膜封装结构及其制造方法
CN109461381B (zh) * 2018-11-30 2021-03-23 云谷（固安）科技有限公司 一种显示面板、显示装置及显示面板的制作方法
WO2020158710A1 (ja) * 2019-02-01 2020-08-06 ソニーセミコンダクタソリューションズ株式会社 表示装置および表示装置の製造方法、並びに、電子機器
CN109961694B (zh) * 2019-02-28 2023-02-28 重庆京东方显示技术有限公司 一种柔性显示装置
KR102709634B1 (ko) * 2019-03-06 2024-09-25 삼성디스플레이 주식회사 표시 장치
CN110514230B (zh) * 2019-08-06 2021-10-29 东南大学 拉伸弯曲柔性传感器及其制备方法
CN112750365A (zh) * 2019-10-31 2021-05-04 华为技术有限公司 一种柔性显示屏及电子设备
CN111785764B (zh) * 2020-07-31 2022-12-23 广东聚华印刷显示技术有限公司 发光元件及检测装置
KR102414162B1 (ko) * 2022-01-25 2022-06-28 주식회사 에이치디티 태블릿 기능 및 모니터 기능을 제공하는 디스플레이 장치 및 이를 이용한 모드 전환 방법
CN114706242B (zh) * 2022-04-07 2024-03-08 友达光电（昆山）有限公司 显示面板
CN116477568A (zh) * 2023-05-04 2023-07-25 浙江泰能新材料有限公司 一种氢化金属粉脱氢方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003174153A (ja) 2001-07-16 2003-06-20 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法、および半導体装置
KR20090100639A (ko) * 2008-03-20 2009-09-24 삼성전자주식회사 표시 패널 및 이의 제조 방법
KR100939929B1 (ko) * 2001-07-16 2010-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
KR20100022938A (ko) * 2008-08-20 2010-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 플렉시블 발광 장치 및 그 제작 방법
KR20140034979A (ko) * 2012-09-11 2014-03-21 삼성디스플레이 주식회사 센서 기판, 이의 제조 방법 및 이를 포함하는 센싱 표시 패널

Family Cites Families (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9406702D0 (en) 1994-04-05 1994-05-25 Binstead Ronald P Multiple input proximity detector and touchpad system
JP2900229B2 (ja) * 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
JPH08332649A (ja) * 1995-06-07 1996-12-17 Gunze Ltd 透明タッチパネル用基板の製造方法
USRE38466E1 (en) * 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JP3056471B2 (ja) 1998-11-13 2000-06-26 俊一 植澤 エレクトロルミネセンス素子
JP2000200884A (ja) * 1998-12-29 2000-07-18 Kazuhiro Kawakami 半導体装置
TW494447B (en) 2000-02-01 2002-07-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US6608449B2 (en) * 2000-05-08 2003-08-19 Semiconductor Energy Laboratory Co., Ltd. Luminescent apparatus and method of manufacturing the same
US8610645B2 (en) 2000-05-12 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Display device
JP3937701B2 (ja) * 2000-07-31 2007-06-27 セイコーエプソン株式会社 液晶装置および電子機器
US6781309B2 (en) * 2000-11-29 2004-08-24 Cld, Inc. Plasma switched organic electroluminescent display
US6465280B1 (en) * 2001-03-07 2002-10-15 Analog Devices, Inc. In-situ cap and method of fabricating same for an integrated circuit device
TW548860B (en) 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
TW558772B (en) 2001-08-08 2003-10-21 Matsushita Electric Ind Co Ltd Semiconductor wafer, semiconductor device and fabrication method thereof
JP3559554B2 (ja) * 2001-08-08 2004-09-02 松下電器産業株式会社 半導体装置およびその製造方法
US6903377B2 (en) 2001-11-09 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
US6822264B2 (en) 2001-11-16 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4507480B2 (ja) * 2001-12-27 2010-07-21 ソニー株式会社 表示装置
JP3897173B2 (ja) 2003-05-23 2007-03-22 セイコーエプソン株式会社 有機ｅｌ表示装置及びその製造方法
US7314785B2 (en) 2003-10-24 2008-01-01 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR100579184B1 (ko) * 2003-11-24 2006-05-11 삼성에스디아이 주식회사 유기전계발광표시장치
US8217396B2 (en) * 2004-07-30 2012-07-10 Semiconductor Energy Laboratory Co., Ltd. Display device comprising electrode layer contacting wiring in the connection region and extending to pixel region
DE102004057181A1 (de) * 2004-11-26 2006-06-01 Infineon Technologies Ag Verfahren zum Herstellen eines vergrabenen leitenden Anschlusses an einen Grabenkondensator und einer Speicherzelle mit einem solchen Anschluss
KR100846711B1 (ko) * 2007-03-13 2008-07-16 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US7897482B2 (en) * 2007-05-31 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2009109770A (ja) 2007-10-30 2009-05-21 Fujitsu Ltd 表示装置製造方法および表示装置
JP4616324B2 (ja) * 2007-11-16 2011-01-19 Ｓｍｋ株式会社 タッチセンサ
US20090141004A1 (en) * 2007-12-03 2009-06-04 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US9645431B2 (en) * 2008-03-19 2017-05-09 Egalax_Empia Technology Inc. Touch display and method for driving a plurality of touch driving electrodes of touch display
US8928597B2 (en) * 2008-07-11 2015-01-06 Samsung Display Co., Ltd. Organic light emitting display device
US20100008068A1 (en) 2008-07-11 2010-01-14 Joo-Young Kim Electron emission device, electron emission type backlight unit including the same and method of fabricating the electron emission device
US8629842B2 (en) 2008-07-11 2014-01-14 Samsung Display Co., Ltd. Organic light emitting display device
US9342176B2 (en) * 2008-07-21 2016-05-17 Samsung Display Co., Ltd. Organic light emitting display device
US8754997B2 (en) 2011-02-11 2014-06-17 Japan Display West Inc. Electro-optical device and electronic equipment
EP2178133B1 (en) 2008-10-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Flexible Light-Emitting Device, Electronic Device, and Method for Manufacturing Flexible-Light Emitting Device
JP2010140919A (ja) * 2008-12-09 2010-06-24 Hitachi Ltd 酸化物半導体装置及びその製造方法並びにアクティブマトリクス基板
KR101525802B1 (ko) * 2008-12-11 2015-06-11 삼성디스플레이 주식회사 액정 표시 장치
WO2010071089A1 (en) 2008-12-17 2010-06-24 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device
US8624849B2 (en) * 2009-04-20 2014-01-07 Apple Inc. Touch actuated sensor configuration integrated with an OLED structure
JP5396335B2 (ja) * 2009-05-28 2014-01-22 株式会社半導体エネルギー研究所 タッチパネル
JP5340837B2 (ja) * 2009-07-16 2013-11-13 株式会社半導体エネルギー研究所 タッチパネル及びタッチパネルの作製方法
JP2011128481A (ja) * 2009-12-21 2011-06-30 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法、及び電子機器
US20120320290A1 (en) 2010-02-23 2012-12-20 Sharp Kabushiki Kaisha Display device
KR101142664B1 (ko) * 2010-05-17 2012-05-03 삼성모바일디스플레이주식회사 터치패널 일체형 액정표시장치 및 그 제조방법
EP2600228B1 (en) * 2010-07-29 2018-06-13 Kyocera Corporation Input device, display device and machine
KR20120017587A (ko) * 2010-08-19 2012-02-29 삼성모바일디스플레이주식회사 터치스크린패널 일체형 액정표시장치
JP5615647B2 (ja) 2010-09-24 2014-10-29 株式会社ジャパンディスプレイ タッチ検出機能付き表示装置および電子機器
JP5778961B2 (ja) 2011-03-29 2015-09-16 株式会社Ｊｏｌｅｄ 表示装置および電子機器
KR101855245B1 (ko) * 2011-07-13 2018-05-08 삼성전자 주식회사 터치스크린패널 능동형유기발광다이오드 표시장치
JP5724105B2 (ja) 2011-09-30 2015-05-27 株式会社Ｊｏｌｅｄ 薄膜トランジスタアレイ装置、ｅｌ表示パネル、ｅｌ表示装置、薄膜トランジスタアレイ装置の製造方法、ｅｌ表示パネルの製造方法
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
US8785258B2 (en) 2011-12-20 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102100425B1 (ko) * 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP5812887B2 (ja) 2012-01-31 2015-11-17 株式会社沖データ 表示モジュール、表示装置、表示モジュールの製造方法、および表示装置の製造方法
KR101971147B1 (ko) * 2012-04-09 2019-04-23 삼성디스플레이 주식회사 터치 센서를 포함하는 표시 장치
JP2013251255A (ja) 2012-05-04 2013-12-12 Semiconductor Energy Lab Co Ltd 発光装置の作製方法
US9226347B2 (en) * 2012-06-25 2015-12-29 Apple Inc. Displays with vias
KR102173801B1 (ko) 2012-07-12 2020-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치의 제작 방법
KR102114212B1 (ko) * 2012-08-10 2020-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20140026257A (ko) 2012-08-23 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN102830560A (zh) * 2012-08-27 2012-12-19 京东方科技集团股份有限公司 一种阵列基板及其制作方法
US20140062916A1 (en) 2012-08-28 2014-03-06 Lg Display Co., Ltd. Touch panel and method of manufacturing the same and display device using the same
KR101552994B1 (ko) 2012-08-31 2015-09-15 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
US11074025B2 (en) * 2012-09-03 2021-07-27 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US9504124B2 (en) * 2013-01-03 2016-11-22 Apple Inc. Narrow border displays for electronic devices
JP6131071B2 (ja) * 2013-03-14 2017-05-17 株式会社ジャパンディスプレイ タッチパネル内蔵型表示装置
JP6490901B2 (ja) * 2013-03-14 2019-03-27 株式会社半導体エネルギー研究所 発光装置の作製方法
JP5419054B2 (ja) 2013-04-18 2014-02-19 株式会社ジャパンディスプレイ 静電容量結合方式タッチパネルおよびタッチパネル付き表示装置
CN203433234U (zh) 2013-05-09 2014-02-12 晟光科技股份有限公司 一种集成触摸屏的液晶显示器
KR102140235B1 (ko) * 2013-05-31 2020-08-03 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20150021000A (ko) * 2013-08-19 2015-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP6199667B2 (ja) * 2013-09-11 2017-09-20 株式会社ジャパンディスプレイ 入力機能付き有機エレクトロルミネセンス装置
JP6219659B2 (ja) * 2013-10-04 2017-10-25 株式会社ジャパンディスプレイ 表示装置
KR102124906B1 (ko) * 2013-12-26 2020-07-07 엘지디스플레이 주식회사 터치스크린을 구비한 유기전계 발광소자 및 이의 제조 방법
TWI748456B (zh) * 2014-02-28 2021-12-01 日商半導體能源研究所股份有限公司 顯示裝置的製造方法及電子裝置的製造方法
KR102292148B1 (ko) 2014-03-13 2021-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 제작 방법, 및 전자 기기의 제작 방법
DE112015001878B4 (de) * 2014-04-18 2021-09-09 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und elektronisches Gerät
JP6468686B2 (ja) * 2014-04-25 2019-02-13 株式会社半導体エネルギー研究所 入出力装置
TWI831924B (zh) * 2014-04-25 2024-02-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
US10204535B2 (en) * 2015-04-06 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP6761276B2 (ja) * 2015-05-28 2020-09-23 株式会社半導体エネルギー研究所 表示装置の作製方法、および電子機器の作製方法
KR102525982B1 (ko) * 2015-12-28 2023-04-27 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
US11003884B2 (en) * 2016-06-16 2021-05-11 Qualcomm Incorporated Fingerprint sensor device and methods thereof
JP2018010216A (ja) * 2016-07-15 2018-01-18 株式会社ジャパンディスプレイ 表示装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003174153A (ja) 2001-07-16 2003-06-20 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法、および半導体装置
KR100939929B1 (ko) * 2001-07-16 2010-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
KR20090100639A (ko) * 2008-03-20 2009-09-24 삼성전자주식회사 표시 패널 및 이의 제조 방법
KR20100022938A (ko) * 2008-08-20 2010-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 플렉시블 발광 장치 및 그 제작 방법
KR20140034979A (ko) * 2012-09-11 2014-03-21 삼성디스플레이 주식회사 센서 기판, 이의 제조 방법 및 이를 포함하는 센싱 표시 패널

Also Published As

Publication number Publication date
JP6564609B2 (ja) 2019-08-21
CN105006481A (zh) 2015-10-28
KR102273589B1 (ko) 2021-07-05
US20220100306A1 (en) 2022-03-31
KR20150123717A (ko) 2015-11-04
TW201543982A (zh) 2015-11-16
US9772706B2 (en) 2017-09-26
CN105006481B (zh) 2019-12-17
JP2015228018A (ja) 2015-12-17
US10496203B2 (en) 2019-12-03
TWI832717B (zh) 2024-02-11
US20150309637A1 (en) 2015-10-29
US11199920B2 (en) 2021-12-14
CN111106148B (zh) 2023-11-10
KR102443065B1 (ko) 2022-09-13
TW202332342A (zh) 2023-08-01
US20200104001A1 (en) 2020-04-02
TWI687143B (zh) 2020-03-01
KR20220061081A (ko) 2022-05-12
TWI831924B (zh) 2024-02-11
KR20220127213A (ko) 2022-09-19
JP6843928B2 (ja) 2021-03-17
KR102395566B1 (ko) 2022-05-06
TW202027576A (zh) 2020-07-16
US20180024680A1 (en) 2018-01-25
JP7029007B2 (ja) 2022-03-02
CN111106148A (zh) 2020-05-05
KR102487557B1 (ko) 2023-01-10
JP2021099509A (ja) 2021-07-01
US11669181B2 (en) 2023-06-06
JP2020013131A (ja) 2020-01-23

Similar Documents

Publication Publication Date Title
KR102395566B1 (ko) 표시 장치 및 전자 기기
JP6768874B2 (ja) 表示装置
US10038171B2 (en) Method for manufacturing display device and method for manufacturing electronic device
JP2022025102A (ja) 表示装置
KR102432641B1 (ko) 표시 장치 및 발광 장치, 및 전자 기기

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant