KR20210052190A - 자기 메모리 장치 - Google Patents

자기 메모리 장치 Download PDF

Info

Publication number
KR20210052190A
KR20210052190A KR1020200099397A KR20200099397A KR20210052190A KR 20210052190 A KR20210052190 A KR 20210052190A KR 1020200099397 A KR1020200099397 A KR 1020200099397A KR 20200099397 A KR20200099397 A KR 20200099397A KR 20210052190 A KR20210052190 A KR 20210052190A
Authority
KR
South Korea
Prior art keywords
magnetic
magnetic body
current
data
electrode
Prior art date
Application number
KR1020200099397A
Other languages
English (en)
Inventor
요시아키 소노베
슈타 혼다
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20210052190A publication Critical patent/KR20210052190A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • G11C19/0841—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation using electric current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C21/00—Digital stores in which the information circulates continuously
    • H01L43/08—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

자기 메모리 장치는 자기 이방성을 갖는 제1 자성체, 상기 제1 자성체의 일단에 배치되고 상기 제1 자성체의 자기 모멘트를 검출하여 전기신호로 변환하는 읽기 전극, 자기 이방성을 갖고 상기 제1 자성체로부터 이격된 제2 자성체, 및 상기 제2 자성체의 일단에 배치되고 상기 전기신호를 상기 제2 자성체에 자기 모멘트로 기록하는 기록 전극을 포함한다. 본 발명에 따른 자기 메모리 장치는, 종래의 자기 메모리 장치보다 효율적으로, 자성체의 거의 전역에 데이터를 기록할 수 있고 자성체의 데이터를 이동시켜 읽을 수 있다.

Description

자기 메모리 장치{Magnetic Memory Device}
본 발명은 자기 메모리 장치에 관한 것이다.
초고속 기록을 구현할 수 있는 자성체 메모리의 일 예로, 하드 디스크 드라이브(HDD：Hard Disk Drive)가 있다. 자성체 메모리는 자석의 N극 및 S극의 방향을 이용하여 2 비트 정보를 기록하는 디바이스이다. 본질적으로, 자성체 메모리는 단시간(예를 들면, 수십 피코 초 이내)에서의 기록 동작을 구현할 수 있다. 순수한 기록 시간에 한정하면, 자성체 메모리의 기록 속도는 반도체 메모리에 비해 10 ~ 20배 빠른 것이 보고되고 있다(예를 들면, 비특허 문헌1).
자성체 메모리는 자석의 방향을 N극 또는 S극으로 바꾼다. 즉, 자성체 메모리는 자석을 구성하는 전자의 스핀 방향을 그 자리에서 바꾸기 때문에, 자화 방향을 바꾸는 데 매우 짧은 시간이 소요된다. 그러나, HDD 등의 자성체를 이용한 디바이스는 모터를 사용하여 기록 매체를 회전 및 이동시키는 것을 필요로 한다. 나아가, 상기 디바이스는 자기 헤드의 위치를 제어하여 정보(데이터)를 기록/재생하는 것을 필요로 하기 때문에, 기계적 구동부의 동작 속도에 의해 기록/재생 속도가 제한되어 디바이스의 기록 속도를 증가시키는 것이 곤란하다.
기계적 구동부가 없는 자성체 메모리는 자성체가 갖는 본래의 고속 기록 성능을 구현할 수 있다. 자성체 메모리의 고속 기록 성능을 살리기 위해서, 기계적 구동부를 대신하는 새로운 원리로 자화 정보를 액세스하는 것이 필요하다.
최근, 자성 재료를 수백 나노미터의 직선 모양으로 가공한, 1차원 구조의 자성 세선(magnetic nanowire)에 전류를 인가하는 것에 의하여 자벽이 구동되는 현상(자벽 전류 구동 현상)이 발견되었다. 이것을 이용하여 자화 정보를 전기적으로 액세스하는 것이 시도되고 있다.
레이스 트랙 메모리(racetrack memory)는 자성 세선을 기판에 수직 방향으로 연장시킨 U자형의 3차원 구조를 가지고, 자벽 구동 현상을 이용하는 메모리이다(비특허 문헌 2 참조). 레이스 트랙 메모리는 기록 헤드로 자성 세선 내에 자구를 생성시키고 펄스 전류를 좌우의 방향으로 인가한다. 레이스 트랙 메모리는, 읽고 싶은 정보가 단부에 있는 경우는 다소 시간이 걸리지만, 랜덤 엑세스의 기능를 갖는다. 덧붙여, 레이스 트랙 메모리에서의 데이터의 읽기는 MTJ 소자로 실행된다.
[비특허문헌1] L. Le Guyader, et al., "Nanoscale Sub-100 Picosecond All-optical Magnetization Switching in GdFeCo Microstructures", Nature Communications, 6, pp. 5839-1 ~ 5839-6 (2015)) [비특허문헌2] S.S.P Parkin, M. Hayashi, and L. Thomas, Science, 320 190 (2008)
레이스 트랙 메모리의 양단부에 기록된 데이터를 읽어내기 위해서, 레이스 트랙 메모리는 자벽을 이동시키기 위한 여분의 스페이스를 필요로 한다. 이에 따라, 레이스 트랙 메모리의 기록 용량이 감소하고, 레이스 트랙 메모리의 양단부에서의 기록 및 읽기 효율이 저하되는 문제가 있다.
본 발명의 일 실시예에 따른 자기 메모리 장치는 자기 이방성을 가지는 제1 자성체, 상기 제1 자성체의 일단에 배치되고 상기 제1 자성체의 자기모멘트를 검출하여 전기신호로 변환하는 읽기 전극, 자기 이방성을 갖고 상기 제1 자성체로부터 이격된 제2 자성체, 및 상기 제2 자성체의 일단에 배치되고 상기 전기신호를 상기 제2 자성체에 자기모멘트로 기록하는 기록 전극을 포함할 수 있다.
일 실시예에 따른 자기 메모리 장치는 자성체에 구동 전류 펄스를 인가하기 위한 전원을 더 포함할 수 있다. 상기 자기 메모리 장치는, 종래의 자기 메모리 장치보다 효율적으로, 자성체의 거의 전역에 데이터를 기록할 수 있고, 자성체의 데이터를 이동시켜 읽을 수 있다.
바람직하게, 일 실시예에 따른 자기 메모리 장치의 상기 읽기 전극은 상기 제1 자성체 상에 배치된 제1 비자성층, 및 상기 제1 비자성층 상에 배치된 제1 고정층을 포함할 수 있다. 상기 읽기 전극은 상기 제1 자성체의 자기모멘트를 상기 제1 자성체와 상기 제1 고정층 사이에 흐르는 전류로 변환할 수 있다.
일 실시예에 따른 자기 메모리 장치에 따르면, 상기 제1 고정층 바로 아래의(directly below) 상기 제1 자성체에 있는 데이터 정보가 0인 경우 상기 제1 자성체의 자기모멘트는 제1 전류로 변환될 수 있고, 상기 데이터 정보가 1인 경우 상기 제1 자성체의 자기모멘트는 제2 전류로 변환될 수 있다. 상기 제1 전류의 크기는 상기 제2 전류의 크기보다 작을 수 있다. 상기 데이터 정보는 상기 제1 자성체의 자기모멘트의 방향에 의하여 결정될 수 있다. 상기 데이터 정보가 0과 1인 경우, 전류 크기의 대소 관계는 상술한 바와 반대될 수 있다. 즉, 상기 제1 전류의 크기는 상기 제2 전류의 크기보다 클 수 있다. 상기 제1 전류(또는 상기 제2 전류)의 크기가 작은 경우, 상기 제1 전류(또는 상기 제2 전류)의 값은 제로일 수 있다.
바람직하게, 일 실시예에 따른 자기 메모리 장치의 상기 기록 전극은 상기 제2 자성체 상에 배치된 제2 비자성층, 및 상기 제2 비자성층 상에 배치된 제2 고정층을 포함할 수 있다. 상기 기록 전극은 상기 제2 자성체와 상기 제2 고정층 사이에 흐르는 전류에 의하여 상기 제2 자성체의 자기모멘트를 결정할 수 있다.
일 실시예에 따른 자기 메모리 장치에 따르면, 상기 읽기 전극에서 변환된 전류값(일 예로, 상기 제1 전류의 값, 또는 상기 제2 전류의 값)이 큰 경우, 상기 기록 전극 내에 상기 제2 고정층→상기 제2 비자성층→상기 제2 비자성층 바로 아래의 제2 자성체를 향하는 방향으로 전류가 흐를 수 있고, 이에 따라, 상기 제2 비자성층 바로 아래의 상기 제2 자성체의 구간에 데이터 1이 기록될 수 있다. 상기 읽기 전극에서 변환된 전류값이 작거나 거의 제로인 경우, 상기 기록 전극 내에 상기 제2 비자성층 바로 아래의 상기 제2 자성체→상기 제2 비자성층→상기 제2 고정층을 향하는 방향으로 전류가 흐를 수 있고, 상기 제2 비자성층 바로 아래의 상기 제2 자성체의 구간에 데이터 0이 기록될 수 있다. 다만, 전류의 방향은 자기 모멘트와 데이터 “0” 및 “1”과의 대응 관계, 또는 상기 제2 자성체에 흐르는 전류의 스핀 분극율(current induced spin polarization ratio)의 부호에 따라 반대 방향으로 변할 수 있다.
바람직하게, 일 실시예에 따른 자기 메모리 장치의 상기 기록 전극은 서로 다른 자화 방향을 갖는 2개의 고정층들을 포함할 수 있고, 상기 2개의 고정층들 사이에 상기 제2 자성체가 배치될 수 있다. 상기 기록 전극은 상기 2개의 고정층들 중의 어느 하나와 상기 제2 자성체 사이에 전류를 흘리는 것에 의하여 상기 제2 자성체의 자기모멘트를 결정할 수 있다.
일 실시예에 따른 자기 메모리 장치에 따르면, 상기 읽기 전극에서 변환된 전류값(일 예로, 상기 제1 전류의 값, 또는 상기 제2 전류의 값)이 큰 경우, 상기 기록 전극 내에 상기 2개의 고정층들 중 하나에서 상기 제2 자성체를 향하는 방향으로 전류가 흐를 수 있고, 이에 따라, 상기 제2 자성체의 구간에 데이터 1이 기록될 수 있다. 상기 읽기 전극에서 변환된 전류값이 작거나 거의 제로인 경우, 상기 기록 전극 내에 상기 2개의 고정층들 중 다른 하나에서 상기 제2 자성체를 향하는 방향으로 전류가 흐를 수 있고, 이에 따라, 상기 제2 자성체의 구간에 데이터 0이 기록될 수 있다. 다만, 전류의 방향은 자기 모멘트와 데이터 “0” 및 “1”과의 대응 관계, 또는 상기 제2 자성체에 흐르는 전류의 스핀 분극율(current induced spin polarization ratio)의 부호에 따라 반대 방향으로 변할 수 있다.
바람직하게, 일 실시예에 따른 자기 메모리 장치는 상기 제1 자성체의 양단에 전류를 흘리는 제1 펄스 전원, 및 상기 제2 자성체의 양단에 전류를 흘리는 제2 펄스 전원을 더 포함할 수 있다.
일 실시예에 따른 자기 메모리 장치에 따르면, 상기 제1 펄스 전원으로부터 상기 제1 자성체에 전류를 흘리는 것에 의하여, 상기 제1 자성체에 기록된 정보가 상기 제1 자성체 내를 이동할 수 있고, 상기 제2 펄스 전원으로부터 상기 제2 자성체에 전류를 흘리는 것에 의하여 상기 제2 자성체에 기록된 정보가 상기 제2 자성체 내를 이동할 수 있다.
일 실시예에 따른 자기 메모리 장치는, 자기 이방성을 가지는 자성체, 자성체의 일단에 배치되고 상기 자성체의 자기모멘트를 검출하여 전기신호로 변환하는 읽기 전극, 및 상기 자성체의 타단에 배치되어 상기 전기신호를 상기 자성체에 자기모멘트로 입력하여 데이터를 기록하는 기록 전극을 포함할 수 있다.
일 실시예에 따른 자기 메모리 장치는, 상기 자성체에 구동 전류 펄스를 인가하기 위한 전원을 더 포함할 수 있다. 상기 자기 메모리 장치는, 종래의 자기 메모리 장치보다 효율적으로, 자성체의 거의 전역에 데이터를 기록할 수 있고, 자성체의 데이터를 이동시켜 읽어낼 수 있다.
바람직하게, 일 실시예에 따른 자기 메모리 장치의 상기 읽기 전극은 상기 자성체 상에 배치된 제1 비자성층, 및 상기 제1 비자성층 상에 배치된 제1 고정층을 포함할 수 있다. 상기 읽기 전극은 상기 자성체의 자기모멘트를 상기 자성체와 상기 제1 고정층 사이에 흐르는 전류로 변환할 수 있다.
일 실시예에 따른 자기 메모리 장치에 의하면, 상기 제1 고정층 바로 아래의 상기 자성체에 있는 데이터 정보가 0인 경우 제1 전류로 변환되고, 상기 데이터 정보가 1인 경우 제2 전류로 변환될 수 있다. 상기 제1 전류의 크기는 상기 제2 전류의 크기보다 작을 수 있다. 상기 데이터 정보는 상기 자성체의 자기모멘트의 방향으로 결정될 수 있다. 상기 데이터 정보가 0과 1인 경우, 전류 크기의 대소 관계는 상술한 바와 반대될 수 있다. 즉, 상기 제1 전류의 크기는 상기 제2 전류의 크기보다 클 수 있다. 상기 제1 전류(또는 상기 제2 전류)의 크기가 작은 경우, 상기 제1 전류(또는 상기 제2 전류)의 값은 제로일 수 있다.
바람직하게, 일 실시예에 따른 자기 메모리 장치의 상기 기록 전극은 상기 자성체 상에 배치된 제2 비자성층, 및 상기 제2 비자성층 상에 배치된 제2 고정층을 포함할 수 있다. 상기 기록 전극은 상기 자성체와 상기 제2 고정층 사이에 흐르는 전류에 의해 상기 자성체의 자기모멘트를 결정할 수 있다.
일 실시예에 따른 자기 메모리 장치에 따르면, 상기 읽기 전극에서 변환된 전류값(일 예로, 상기 제1 전류의 값, 또는 상기 제2 전류의 값)이 큰 경우, 상기 기록 전극 내에 상기 제2 고정층→상기 제2 비자성층→상기 제2 비자성층 바로 아래의 상기 자성체를 향하는 방향으로 전류가 흐를 수 있고, 상기 제2 비자성층 바로 아래의 상기 자성체의 구간에 데이터 1이 기록될 수 있다. 상기 읽기 전극에서 변환된 전류값이 작거나 거의 제로인 경우, 상기 기록 전극 내에 상기 제2 비자성층 바로 아래의 상기 자성체→상기 제2 비자성층→상기 제2 고정층을 향하는 방향으로 전류가 흐를 수 있고, 이에 따라, 상기 제2 비자성층 바로 아래의 상기 자성체의 구간에 데이터 0이 기록될 수 있다. 다만, 전류의 방향은 자기 모멘트와 데이터 “0” 및 “1”과의 대응 관계, 또는 상기 자성체에 흐르는 전류의 스핀 분극율(current induced spin polarization ratio)의 부호에 따라 반대 방향으로 변할 수 있다.
바람직하게, 일 실시예에 따른 자기 메모리 장치의 상기 기록 전극은 서로 다른 자화 방향을 가지는 2개의 고정층들을 포함할 수 있고, 상기 2개의 고정층들 사이에 상기 자성체가 배치될 수 있다. 상기 기록 전극은 상기 2개의 고정층들 중의 어느 하나와 상기 자성체 사이에 전류를 흘리는 것에 의하여 상기 자성체의 자기모멘트를 결정할 수 있다.
일 실시예에 따른 자기 메모리 장치에 따르면, 상기 읽기 전극에서 변환된 전류값(일 예로, 상기 제1 전류의 값, 또는 상기 제2 전류의 값)이 큰 경우, 상기 기록 전극 내에 상기 2개의 고정층들 중 하나에서 상기 자성체를 향하는 방향으로 전류가 흐를 수 있고, 이에 따라, 상기 자성체의 구간에 데이터 1이 기록될 수 있다. 상기 읽기 전극에서 변환된 전류값이 작거나 거의 제로인 경우, 상기 기록 전극 내에 상기 2개의 고정층들 중 다른 하나에서 상기 자성체를 향하는 방향으로 전류가 흐를 수 있고, 이에 따라, 상기 자성체의 구간에 데이터 0이 기록될 수 있다. 다만, 전류의 방향은 자기 모멘트와 데이터 “0” 및 “1”과의 대응 관계, 또는 상기 자성체에 흐르는 전류의 스핀 분극율(current induced spin polarization ratio)의 부호에 따라 반대 방향으로 변할 수 있다.
바람직하게, 일 실시예에 따른 자기 메모리 장치는, 상기 자성체의 양단에 전류를 흘리는 펄스 전원을 더 포함할 수 있다.
일 실시예에 따른 자기 메모리 장치는 상기 펄스 전원으로부터 상기 자성체에 전류를 흘리는 것에 의하여, 상기 자성체에 기록된 정보가 상기 자성체 내를 이동하도록 할 수 있다.
바람직하게, 일 실시예에 따른 자기 메모리 장치는, 상기 읽기 전극으로부터 읽은 데이터를 버퍼하고, 상기 자성체 내 자구가 이동한 후 상기 데이터를 상기 기록 전극으로 출력하는 제어 회로를 더 포함할 수 있다.
일 실시예에 따른 자기 메모리 장치는, 상기 읽기 전극 바로 아래의 상기 자성체의 일 구간에 기억된 데이터(정보)를 적합한 타이밍에 상기 기록 전극 바로 아래의 상기 자성체의 다른 구간에 기록하도록 할 수 있다. 상기 기록 전극 바로 아래에 데이터가 남아 있을 경우, 그 데이터를 상기 자성체 내에서 이동시킨 후(즉, 상기 자성체 내 자구의 이동 후) 기록하는 것에 의하여 데이터의 소실을 막을 수 있다. 상기 자성체에 기록된 정보를 상기 자성체 내에서 이동시키면서, 상기 읽기 전극 바로 아래의 상기 자성체의 일 구간의 정보를 상기 기록 전극 바로 아래의 상기 자성체의 다른 구간에 기록하는 것에 의하여, 데이터 전송시의 시간 로스를 억제할 수 있다.
바람직하게, 일 실시예에 따른 자기 메모리 장치는, 상기 읽기 전극으로부터 읽은 데이터를 상기 기록 전극으로 출력함과 동시에, 상기 데이터를 외부로 출력하는 제어 회로를 더 포함할 수 있다.
일 실시예에 따른 자기 메모리 장치는, 읽은 정보를 CPU 또는 USB 메모리 등의 외부 기억장치로 전송함으로써 상기 읽은 정보를 활용할 수 있다. 상기 읽은 정보가 다른 자성체 메모리 장치로 전송되면, 자성체 메모리 장치들 사이에서의 데이터의 복사가 가능하다.
본 발명의 개념에 따른 자기 메모리 장치는 자성체의 2개의 단부들 사이에서 데이터를 이동시킬 수 있다. 1개의 자성체의 양 단부들을 읽기 장치 및 쓰기 장치에 연결하는 것에 의하여, 상기 자기 메모리 장치는 데이터를 루프시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 자기 메모리 장치의 개략 구성을 나타내는 사시도이다.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 자기 메모리 장치의 읽기 및 기록 동작의 예를 나타내는 개략도들이다.
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 자기 메모리 장치의 읽어 및 기록 동작의 예를 나타내는 개략도들이다.
도 4a 내지 도 4c는 본 발명의 일 실시예에 따른 자기 메모리 장치의 읽어 및 기록 동작의 예를 나타내는 개략도들이다.
도 5는 본 발명에 따른 자기 메모리 장치의 제어 회로의 일 예를 나타내는 회로도이다.
도 6은 본 발명에 따른 자기 메모리 장치의 제어 회로의 다른 예를 나타내는 회로도이다.
도 7은 본 발명의 일 실시예에 따른 자기 메모리 장치의 기록 전극의 일 예를 나타내는 개략도이다.
도 8은 본 발명의 다른 실시예에 따른 자기 메모리 장치의 개략 구성을 나타내는 사시도이다.
도 9는 본 발명의 또 다른 실시예에 따른 자기 메모리 장치의 개략 구성을 나타내는 사시도이다.
이하, 도면을 참조해 본 발명의 실시예들에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 자기 메모리 장치(device)의 개략 구성을 나타내는 사시도이다. 자기 메모리 장치(10)는 제1 자성체(11), 읽기 전극(12), 제2 자성체(13), 기록 전극(14), 제어 회로(15), 제1 펄스 전원(16), 및 제2 펄스 전원(17)을 포함할 수 있다. 적어도 제1 자성체(11), 읽기 전극(12), 제2 자성체(13), 및 기록 전극(14)은 자기 메모리 소자(element)를 구성할 수 있다.
제1 자성체(11)는 자기 이방성을 가질 수 있다. 바람직하게, 제1 자성체(11)는 강자성 금속을 포함할 수 있다. 제1 자성체(11)는 가늘고 긴 형상의 자성체로 형성된 자성 세선일 수 있다. 제1 자성체(11) 내에 전류가 흘러, 자벽(일정한 자화 방향을 갖는 자구들 사이의 경계)이 이동할 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 자기 메모리 장치는 자벽 이동형 메모리로 기능할 수 있다. 예를 들면, 제1 자성체(11)는 Co/Ni다층막, CoNi 합금, Co/Pd다층막, CoPd 합금, Co/Pt 다층막, CoPt 합금, Tb/FeCo 다층막, TbFeCo 합금, Fe/Ni 다층막, FeNi 합금, CoFe 합금, 또는 CoFeB 합금을 포함할 수 있다.
읽기 전극(12)은 제1 자성체(11)의 자기 모멘트를 검출하고 이를 전기 신호로 변환할 수 있다. 예를 들면, 읽기 전극(12)은 제1 자성체(11)의 단부에 제공되는 것이 바람직하다. 예를 들면, 읽기 전극(12)은 제1 자성체(11) 상에 배치된 제1 비자성층(121), 및 제1 비자성층(121) 상에 배치된 제1 고정층(122)을 포함할 수 있다.
제1 비자성층(121)은 MgO 등의 절연막으로 형성될 수 있다. 바람직하게, 제1 비자성층(121)은 NaCl 구조를 가지는 산화물을 포함할 수 있다. 나아가, 제1 비자성층(121)은 MgO 외에, CaO, SrO, TiO, VO, 또는 NbO를 포함할 수 있으나, 제1 비자성층(121)으로 기능하는 이상 특별히 한정되는 것은 아니다. 예를 들어, 제1 비자성층(121)은 스피넬형 MgAl2O4 등을 포함할 수 있다.
제1 고정층(122)은 자화 방향이 고정된 층(핀층이라고도 불린다)이다. 예를 들면, 제1 고정층(122)은 강자성 금속층일 수 있다. 예를 들면, 제1 고정층(122)은 CoFeB, CoFe 합금, 또는 Co/Pt 다층막을 포함할 수 있다. 읽기 전극(12)은 제1 자성체(11)과 제1 고정층(122) 사이에 흐르는 전류에 의하여 제1 자성체(11)의 자기 모멘트를 검출할 수 있고, 제1 자성체(11)의 자구의 데이터를 읽을 수 있다.
제2 자성체(13)는 자기 이방성을 가질 수 있다. 제2 자성체(13)는 제1 자성체(11)와 이격되도록 배치될 수 있다. 바람직하게는, 제2 자성체(13)는 강자성 금속을 포함할 수 있다. 제2 자성체(13)는 가늘고 긴 형상의 자성체로 형성된 자성 세선일 수 있다. 제2 자성체(13) 내에 전류가 흘러 자벽이 이동할 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 자기 메모리 장치는 자벽 이동형 메모리로 기능할 수 있다. 예를 들면, 제2 자성체(13)는, 제1 자성체(11)와 동일하게, Co/Ni 다층막, CoNi 합금, Co/Pd 다층막, CoPd 합금, Co/Pt 다층막, CoPt 합금, Tb/FeCo 다층막, TbFeCo 합금, Fe/Ni 다층막, FeNi 합금, CoFe 합금, 또는 CoFeB 합금을 포함할 수 있다.
기록 전극(14)은 제2 자성체(13)에 자기 모멘트를 입력하여, 데이터를 기록할 수 있다. 예를 들면, 기록 전극(14)은 제2 자성체(13)의 단부에 배치되는 것이 바람직하다. 예를 들면, 기록 전극(14)은 제2 자성체(13) 상에 배치된 제2 비자성층(141), 및 제2 비자성층(141) 상에 배치된 제2 고정층(142)을 포함할 수 있다.
제2 비자성층(141)은 MgO 등의 절연막으로 형성될 수 있다. 바람직하게, 제2 비자성층(141)은 NaCl 구조를 가지는 산화물을 포함할 수 있다. 나아가, 제2 비자성층(141)은 MgO 외에, CaO, SrO, TiO, VO, 또는 NbO를 포함할 수 있으나, 제2 비자성층(141)으로 기능하는 이상 특히 한정되는 것은 아니다. 예를 들어, 제2 비자성층(141)은 스피넬형 MgAl2O4 등을 포함할 수 있다.
제2 고정층(142)은 자화 방향이 고정된 층(핀층이라고도 불린다)이다. 예를 들면, 제2 고정층(142)은 강자성 금속층일 수 있다. 예를 들면, 제2 고정층(142)은 CoFeB, CoFe 합금, 또는 Co/Pt 다층막을 포함할 수 있다. 기록 전극(14)은 제2 자성체(13)과 제2 고정층(142) 사이에 전류를 흘리는 것에 의하여, 제2 자성체(13)에 자기모멘트를 입력하여, 데이터를 기록할 수 있다.
제어 회로(15)는 제1 자성체(11)로부터 데이터 읽기, 및 제2 자성체(13)로의 데이터 기록을 제어할 수 있다. 예를 들면, 제1 펄스 전원(16)에 의해 제1 자성체(11)의 자구가 이동할 때, 제어 회로(15)는 읽기 전극(12)를 이용하여 제1 자성체(11)로부터 데이터를 읽을 수 있다. 제2 펄스 전원(17)에 의해 제2 자성체(13)의 자구가 이동할 때, 제어 회로(15)는 기록 전극(14)를 이용하여 제2 자성체(13)에 데이터를 기록할 수 있다.
예를 들면, 제어 회로(15)는 읽기 전극(12)으로부터 출력된 전류의 유무(또는 크기) 또는 전류의 방향에 따라 데이터를 판별할 수 있다. 예를 들면, 제어 회로(15)는 기록 전극(14)에 흘리는 전류의 유무(또는 크기) 또는 전류의 방향에 따라 데이터를 구별하여 기록할 수 있다.
제1 자성체(11)의 자구 이동 속도와 제2 자성체(13)의 자구 이동 속도가 같은 경우, 제어 회로(15)는 제1 자성체(11)로부터 읽은 데이터를 그대로 제2 자성체(13)에 기록할 수 있다.
기록 속도가 읽기 속도보다 늦을 수 있고, 이러한 이유로, 제2 자성체(13)의 자구 이동 속도를 제1 자성체(11)의 자구 이동 속도보다 느리게 해야 할 수 있다. 이 경우, 제어 회로(15)는 제1 자성체(11)로부터 읽은 데이터를 버퍼하고, 제2 자성체(13)의 자구가 이동한 후 제2 자성체(13)에 데이터를 기록할 수 있다. 이 경우, 제어 회로(15)는, 제1 자성체(11)로부터 읽은 데이터를 버퍼하고 기록 전극(14)으로 데이터를 순서대로 출력하는, 임시 기억 회로를 가지는 것이 바람직할 수 있다.
제어 회로(15)는, 읽기 전극(12)으로부터 읽은 데이터를 기록 전극(14)으로 출력함과 동시에, 데이터를 외부로 출력하도록 구성될 수 있다.
제1 펄스 전원(16)은 제1 자성체(11)의 양단에 전류를 흘릴 수 있다. 제1 펄스 전원(16)은 펄스 파형의 전압을 제1 자성체(11)의 양단에 인가할 수 있고, 이에 따라, 제1 자성체(11) 내의 자구가 이동할 수 있다. 구체적으로, 제1 펄스 전원(16)은 전극(161)과 전극(162) 사이에 전압을 인가할 수 있다. 전극(161)은 읽기 전극(12)에 가까운 제1 자성체(11)의 일단에 배치될 수 있고, 전극(162)은 제1 자성체(11)의 타단에 배치될 수 있다. 전극(161) 및 전극(162)은 비자성 금속으로 형성되는 것이 바람직할 수 있다.
제2 펄스 전원(17)은 제2 자성체(13)의 양단에 전류를 흘릴 수 있다. 제2 펄스 전원(17)은 펄스 파형의 전압을 제2 자성체(13)의 양단에 인가할 수 있고, 이에 따라, 제2 자성체(13) 내의 자구가 이동할 수 있다. 구체적으로, 제2 펄스 전원(17)은 전극(171)과 전극(172) 사이에 전압을 인가할 수 있다. 전극(171)은 기록 전극(14)에 가까운 제2 자성체(13)의 일단에 배치될 수 있고, 전극(172)은 제2 자성체(13)의 타단에 배치될 수 있다. 전극(171) 및 전극(172)은 비자성 금속으로 형성되는 것이 바람직하다. 도 1에 도시된 바와 같이, 제2 펄스 전원(17)의 전극(171)은 제1 펄스 전원(16)의 전극(161)으로부터 이격되어 배치될 수 있다.
자구의 위치를 정밀하게 제어하기 위해서, 제1 펄스 전원(16) 및 제2 펄스 전원(17)은, ON-OFF 시, 각형에 가까운 전류 파형을 갖는 것이 바람직하다. 구체적으로, 자구를 1 비트 길이(bit length)만큼 움직이는데 필요한 전류 인가 시간이 t일 때, 제1 펄스 전원(16) 및 제2 펄스 전원(17)의 직류 인가 시간은 nt(t의 정수배)인 것이 바람직하다. 제1 펄스 전원(16) 및 제2 펄스 전원(17)은 자구의 전류 구동에 적절한 전압을 인가할 수 있다. 예를 들면, 상기 전압은 제1 자성체(11) 및 제2 자성체(13)의 저항값 및 자벽 이동 속도에 의해 결정될 수 있다. 덧붙여, 도 1에서, 제1 펄스 전원(16) 및 제2 펄스 전원(17)은 기능을 표현하는 블록으로 도시된다.
이상의 구성에 의해, 자기 메모리 장치(10)는 제1 자성체(11)로부터 데이터를 읽고, 제2 자성체(13)에 데이터를 기록할 수 있다. 다음, 읽기 및 기록 동작에 대해 설명한다. 도 2a 내지 2c, 도 3a 내지 3c, 및 도 4a 내지 4c는 본 발명의 일 실시예에 따른 자기 메모리 장치의 읽기 및 기록 동작의 일 예를 나타내는 개략도들이다. 도 2a 내지 2c, 도 3a 내지 3c, 및 도 4a 내지 4c를 참조하면, 버블 자구를 이용하여 2 진수의 0과 1을 각각 버블 없음과 버블 있음으로 정의하고, 이를 이용하여 제1 자성체(11)로부터 데이터를 읽는 것, 및 제2 자성체(13)에 데이터를 기록하는 예가 설명된다.
도 2a는 자기 메모리 장치의 초기 상태의 예를 도시한다. 도 2a를 참조하여 도시되는 초기 상태에서, 제1 자성체(11)의 제2, 제3, 제6, 및 제8 구간들(112, 113, 116, 및 118)에는 버블이 있고, 제1 자성체(11)의 제1, 제4, 제5, 및 제7 구간들(111, 114, 115, 및 117)에는 버블이 없다.
도 2a를 참조하여 도시된 초기 상태에서, 제1 자성체(11)의 자구가 왼쪽으로 이동하면, 도 2b의 상태가 된다. 도 2b를 참조하여 도시되는 중간 상태에서, 제1 자성체(11)의 제1, 제2, 제5, 및 제7 구간들(111, 112, 115, 및 117)에는 버블이 있고, 제1 자성체(11)의 제3, 제4, 제6, 및 제8 구간들(113, 114, 116, 및 118)에 버블이 없다. 중간 상태에서, 읽기 전극(12)은 제1 구간(111)의 데이터를 읽는다. 도 2c는 제1 구간(111)의 데이터가 제2 자성체(13)에 기록된 상태를 나타낸다. 도 2c에 도시된 바와 같이, 제1 자성체(11)의 제1 구간(111)의 데이터가 제2 자성체(13)의 제1 구간(131)에 기록된다. 도 2c를 참조하여, 제1 자성체(11)의 제1, 제2, 제5, 및 제7 구간들(111, 112, 115, 및 117)에는 버블 있고, 제1 자성체(11)의 제3, 제4, 제6, 및 제8 구간들(113, 114, 116, 및 118)에 버블이 없다. 제2 자성체(13)의 제1 구간(131)에 버블이 있고, 제2 자성체(13)의 제2 내지 제8 구간들(132~138)에는 버블이 없다.
도 2c의 상태에서 제1 자성체(11)의 자구 및 제2 자성체(13)의 자구가 왼쪽으로 이동하면, 도 3a에 도시된 상태가 된다. 도 3a를 참조하여, 제1 자성체(11)의 제1, 제4, 및 제6 구간들(111, 114, 및 116)에 버블이 있고, 제1 자성체(11)의 제2, 제3, 제5, 제7 및 제8 구간들(112, 113, 115, 117, 및 118)에 버블이 없다. 제2 자성체(13)의 제2 구간(132)에 버블이 있고, 제2 자성체(13)의 제1, 및 제3 내지 제8 구간들(131, 133 ~ 138)에 버블이 없다.
제1 자성체(11)의 제1 구간(111)에는 다음에 읽을 데이터가 있고, 제2 자성체(13)의 제1 구간(131)은 그 데이터를 기록하기 위한 구간이 된다. 이 상태에서, 읽기 전극(12)이 제1 구간(111)의 데이터를 읽는다. 그리고, 도 3b는 제1 자성체(11)의 제1 구간(111)의 데이터가 제2 자성체(13)의 제1 구간(131)에 기록된 상태를 나타낸다. 도 3b를 참조하여, 제2 자성체(13)의 제1 및 제2 구간들(131, 132)에 버블이 있고, 제2 자성체(13)의 제3 내지 제 8구간들(133 ~ 138)에 버블이 없다.
도 3b의 상태에서 제1 자성체(11)의 자구 및 제2 자성체(13)의 자구가 왼쪽으로 이동하면, 도 3c에 도시된 상태가 된다. 도 3c를 참조하여, 제1 자성체(11)의 제3 및 제5 구간들(113, 115)에 버블이 있고, 제1 자성체(11)의 제1, 제2, 제4, 및 제6 내지 제8 구간들(111, 112, 114, 116 ~ 118)에 버블이 없다. 제2 자성체(13)의 제2 및 제3 구간들(132, 133)에 버블이 있고, 제2 자성체(13)의 제1, 및 제4 내지 제8 구간들(131, 134 ~ 138 )에 버블이 없다.
이 상태에서, 읽기 전극(12)이 제1 구간(111)의 데이터를 읽는다. 읽기 결과 제1 자성체(11)의 제1 구간(111)의 자구에 버블이 없으므로, 제2 자성체(13)의 제1 구간(131)에 데이터가 기록되지 않는다.
도 3c의 상태에서, 제1 자성체(11)의 자구 및 제2 자성체(13)의 자구가 왼쪽으로 이동하면, 도 4a의 상태가 된다. 도 4a를 참조하여, 제1 자성체(11)의 제2 및 제4 구간들(112, 114)에 버블이 있고, 제1 자성체(11)의 제1, 제3, 및 제5 내지 제8 구간들(111, 113, 115 ~ 118)에 버블이 없다. 제2 자성체(13)의 제3 및 제4 구간들(133, 134)에 버블이 있고, 제2 자성체(13)의 제1, 제2, 및 제 5 내지 제8 구간들(131, 132, 135 ~ 138)에 버블이 없다.
이 상태에서, 읽기 전극(12)이 제1 구간(111)의 데이터를 읽는다. 읽기 결과 제1 자성체(11)의 제1 구간(111)의 자구에 버블이 없으므로 제2 자성체(13) 의 제1 구간(131)에 데이터가 기록되지 않는다.
도 4a의 상태에서, 제1 자성체(11)의 자구 및 제2 자성체(13)의 자구가 왼쪽으로 이동하면, 도 4b에 도시된 상태가 된다. 도 4b를 참조하여, 제1 자성체(11)의 제1 및 제3 구간들(111, 113)에 버블이 있고, 제1 자성체(11)의 제2, 및 제4 내지 제8 구간들(112, 114 ~ 118)에 버블이 없다. 제2 자성체(13)의 제4 및 제5 구간들(134, 135)에 버블이 있고, 제2 자성체(13)의 제1 내지 제3, 및 제6 내지 제8 구간들(131 ~ 133, 136 ~ 138)에 버블이 없다.
이 상태에서, 읽기 전극(12)이 제1 구간(111)의 데이터를 읽는다. 도 4c는 제1 자성체(11)의 제1 구간(111)의 데이터를 제2 자성체(13)의 제1 구간(131)에 기록한 상태를 나타낸다. 도 4c를 참조하여, 제1 자성체(11)의 제1 및 제3 구간들(111, 113)에 버블이 있고, 제1 자성체(11)의 제2, 및 제4 내지 제8 구간들(112, 114 ~ 118)에 버블이 없다. 제2 자성체(13)의 제1, 제4, 및 제5 구간들(131, 134, 135)에 버블이 있고, 제2 자성체(13)의 제2, 제3, 및 제6 내지 제8 구간들(132, 133, 136 ~ 138)에 버블이 없다.
본 발명의 일 실시예에 따른 자기 메모리 장치는 자성체에 구동 전류 펄스를 인가하기 위한 전원을 더 포함할 수 있다. 본 발명의 일 실시예에 따른 자기 메모리 장치는, 종래의 자기 메모리 장치보다 효율적으로, 자성체의 거의 전역에 데이터를 기록할 수 있고, 자성체의 데이터를 이동시켜 읽을 수 있다.
덧붙여, 제1 자성체(11)로부터 읽는 데이터 및 제2 자성체(13)에 기록하는 데이터는 스트라이프 자구(stripe domain), 버블 자구(bubble domain), 또는 스커미온(skirmion)에 적합하다.
예를 들면, 스트라이프 자구인 경우, 2 진수의 0을 하향 자구로 하고 2 진수의 1을 상향 자구로 하여, 제1 자성체(11)로부터 읽기 및 제2 자성체(13)로의 기록이 가능할 수 있다.
예를 들면, 버블 자구인 경우, 2 진수의 0을 버블 없음으로 하고 1을 버블 있음으로 하여, 제1 자성체(11)로부터 읽기 및 제2 자성체(13)로의 기록이 가능할 수 있다.
예를 들면, 스커미온인 경우, 2 진수의 0을 스커미온 없음으로 하고 2 진수의 1을 스커미온 있음으로 하여, 제1 자성체(11)로부터 읽기 및 제2 자성체(13)로의 기록이 가능할 수 있다.
도 1을 참조하여, 제1 자성체(11)와 제2 자성체(13)가 동일 직선 상에 배치되는 것이 설명되고 있지만, 제1 자성체(11)와 제2 자성체(13)는 서로 이격되어 있으면 된다. 제1 자성체(11)와 제2 자성체(13)의 방향 및 배치는 동일 직선상으로 한정되는 것은 아니다.
다음, 제어 회로(15)의 구성이 더욱 상세하게 설명된다. 다음에 설명하는 구성은 이하의 조건을 만족하는 경우에 적용 가능하다.
조건1: 제1 자성체(11)로부터 데이터 읽기와 제2 자성체(13)로의 데이터 기록의 타이밍 및 속도가 같다.
조건2: 읽기 전류와 기록 전류의 크기가 같다.
조건3: 읽기가 제로일 때, 아무것도 하지 않는다(예를 들어, 버블 자구의 예에서 설명한 바와 같이, 제1 자성체(11)의 일 구간에 버블이 없을 때, 제2 자성체(13)의 일 구간에 데이터가 기록되지 않는다).
도 5는 자기 메모리 장치의 제어 회로의 일 예를 나타내는 회로도이다. 도 5를 참조하여, 제어 회로(15)는 직류 전원(151)을 포함한다. 제어 회로(15)는 제1 자성체(11)와 제2 고정층(142)에 접속한다.
직류 전원(151)의 일단은 제1 고정층(122)에 접속하고, 직류 전원(151)의 타단은 제2 자성체(13)에 접속한다.
이상의 구성에 의해, 제1 자성체(11)의 제1 구간(111)이 2 진수의 0을 나타내는 “버블 없음” 상태인 경우, 읽기 전극(12)의 제1 고정층(122)과 제1 자성체(11) 사이의 자기저항이 고저항으로 된다. 따라서, 제어 회로(15)는 전류가 거의 흐르지 않는 상태를 검출한다. 그 결과, 기록 전극(14)의 제2 고정층(142)과 제2 자성체(13) 사이에도 전류가 거의 흐르지 않기 때문에, 제2 자성체(13)의 제1 구간(131)에 버블 자구가 기록되지 않는다(즉, 버블 없음).
제1 자성체(11)의 제1 구간(111)이 2 진수의 1을 나타내는 “버블 있음” 상태인 경우, 읽기 전극(12)의 제1 고정층(122)과 제1 자성체(11) 사이의 자기저항이 저저항으로 된다. 그 결과, 기록 전극(14)의 제2 고정층(142)과 제2 자성체(13) 사이에 전류가 흐르므로, 제2 자성체(13)의 제1 구간(131)에 버블 자구가 기록(즉, 버블 있음)된다.
상기 조건 1~3이 만족되는 경우, 도 5의 간단한 구성에 의해, 제어 회로(15)는 제1 자성체(11)로부터 읽기 및 제2 자성체(13)로의 기록을 실시할 수 있다.
다음, 제어 회로(15)의 다른 예가 설명된다. 다른 예는 스트라이프 자구를 이용하고, 2 진수의 0은 하향 자구가 되고 2 진수의 1은 상향 자구가 된다. 도 6은 자기 메모리 장치의 제어 회로의 다른 예를 나타내는 회로도이다. 도 6를 참조하면, 제어 회로(15)는 타이밍 조정 회로(152), AND 논리 회로(154), XOR 논리 회로(153), 및 증폭 회로(155)를 포함할 수 있다.
타이밍 조정 회로(152)는 읽기 전극(12)이 읽은 데이터를 타이밍 조정한 후, 상기 데이터를 AND 논리 회로(154), XOR 논리 회로(153), 및 증폭 회로(155)로 출력한다.
XOR 논리 회로(153)는 상기 데이터를 XOR 논리 연산하고, 연산 결과를 제2 고정층(142)으로 출력한다.
AND 논리 회로(154)는 상기 데이터를 AND 논리 연산하고, 연산 결과를 제2 자성체(13)로 출력한다.
증폭 회로(155)는 상기 데이터를 증폭하고 외부로 출력한다. 증폭 회로(155)는 상기 데이터를 외부로 출력할 때 필요한 추가적 회로이다.
이상의 구성에 의해, 제어 회로(15)는 제1 자성체(11)로부터 읽기 및 제2 자성체(13)로의 기록을 구현할 수 있다.
구체적으로, 우선, 제1 고정층(122)과 타이밍 조정 회로(152)에 접속하는 라인에 읽기 펄스 신호가 입력된다. 읽기 펄스 신호의 전압은 Low(예를 들면, 0V)로부터 High(예를 들면, 소정의 양의 전압)로 변할 수 있다.
읽기 전극(12)이 읽은 데이터가 하향 자구인 경우, 읽기 전극(12)의 제1 고정층(122)의 전압이 High, 제1 자성체(11)의 전압이 Low가 된다. 이러한 전압이 AND 논리 회로(154) 및 XOR 논리 회로(153)에 인가되면, XOR 논리 회로(153)로부터 제2 고정층(142)에 High의 전압이 인가되고 AND 논리 회로(154)로부터 제2 자성체(13)에 Low의 전압이 인가된다. 이 결과, 제2 자성체(13)에 하향 자구가 기록된다.
읽기 전극(12)이 읽은 데이터가 상향 자구인 경우, 읽기 전극(12)의 제1 고정층(122)의 전압이 Low, 제1 자성체(11)의 전압이 High가 된다. 이러한 전압이 AND 논리 회로(154) 및 XOR 논리 회로(153)에 인가되면, XOR 논리 회로(153)로부터 제2 고정층(142)에 Low의 전압이 인가되고 AND 논리 회로(154)로부터 제2 자성체(13)에 High의 전압이 인가된다. 이 결과, 제2 자성체(13)에 상향 자구가 기록된다.
이상의 구성에 의해, 제어 회로(15)는 제1 자성체(11)로부터 읽기 및 제2 자성체(13)로의 기록을 실시할 수 있다.
다음, 기록 전극(14)의 다른 예가 설명된다. 도 7은 본 발명의 일 실시예에 따른 자기 메모리 장치의 기록 전극의 일 예를 나타내는 개략도이다. 도 7을 참조하면, 기록 전극(12)은 제3 고정층(123)과 제4 고정층(124)을 포함할 수 있다.
제3 고정층(123) 및 제4 고정층(124)은 서로 다른 자화 방향을 가질 수 있다. 예를 들면, 제3 고정층(123) 및 제4 고정층(124)은 강자성 재료로 형성될 수 있다. 구체적으로, 제3 고정층(123) 및 제4 고정층(124)는 CoFeB, CoFe 합금, 또는 Co/Pt 다층막으로 형성될 수 있다. 제3 고정층(123) 및 제4 고정층(124)은 제어 회로(15)에 전기적으로 접속한다.
기록될 데이터가 상향 자구인 경우, 제어 회로(15)는 제3 고정층(123)과 제2 자성체(13) 사이에 전류를 흘린다. 기록될 데이터가 하향 자구인 경우, 제어 회로(15)는 제4 고정층(124)과 제2 자성체(13) 사이에 전류를 흘린다.
이상의 구성에 의해, 제어 회로(15)는 제2 자성체(13)로의 기록을 실시할 수 있다.
이와 같이, 본 발명의 일 실시예에 따른 자기 메모리 장치는 자기 이방성을 가지는 제1 자성체, 상기 제1 자성체의 일단에 설치되고 상기 제1 자성체의 자기 모멘트를 검출하여 전기 신호로 변환하는 읽기 전극, 상기 제1 자성체에 구동 전류 펄스를 인가하기 위한 제1 전원, 상기 제1 자성체로부터 이격된 제2 자성체, 상기 제2 자성체의 일단에 설치되고 상기 전기 신호를 상기 제2 자성체에 자기 모멘트로 입력하여 데이터를 기록하는 기록 전극, 및 상기 제2 자성체에 구동 전류 펄스를 인가하기 위한 제2 전원을 포함할 수 있다. 본 발명의 일 실시예에 따른 자기 메모리 장치는, 종래의 자기 메모리 장치보다 효율적으로, 자성체의 거의 전역에 데이터를 기록할 수 있고, 자성체의 데이터를 이동시켜 읽을 수 있다.
바람직하게, 본 발명의 일 실시예에 따른 자기 메모리 장치의 상기 읽기 전극은 상기 제1 자성체 상에 배치된 제1 비자성층, 및 상기 제1 비자성층 상에 배치된 제1 고정층을 포함할 수 있다. 상기 읽기 전극은 상기 제1 자성체의 자기 모멘트를 상기 제1 자성체와 상기 제1 고정층 사이에 흐르는 전류로 변환할 수 있다. 상기 제1 고정층 바로 아래의 상기 제1 자성체의 일 구간에 있는 데이터 정보가 0인 경우 제1 전류로 변환될 수 있고, 상기 데이터 정보가 1인 경우 제2 전류로 변환될 수 있다. 상기 제1 전류의 크기는 상기 제2 전류의 크기보다 작을 수 있다. 상기 데이터의 정보는 상기 제1 자성체의 자기 모멘트의 방향에 의하여 결정될 수 있다. 상기 데이터 정보가 0과 1인 경우, 전류의 크기의 대소 관계는 상술한 바와 반대될 수 있다. 즉, 상기 제1 전류의 크기는 상기 제2 전류의 크기보다 클 수 있다. 상기 제1 전류(또는 상기 제2 전류)의 크기가 작은 경우, 상기 제1 전류(또는 상기 제2 전류)의 값은 제로일 수 있다.
바람직하게, 본 발명의 일 실시예에 따른 자기 메모리 장치의 상기 기록 전극은 상기 제2 자성체 상에 배치된 제2 비자성층, 및 상기 제2 비자성층 상에 배치된 제2 고정층을 포함할 수 있다. 상기 기록 전극은 상기 제2 자성체와 상기 제2 고정층 사이에 흐르는 전류에 의해 상기 제2 자성체의 자기 모멘트를 결정할 수 있다. 상기 읽기 전극에서 변환된 전류값(일 예로, 상기 제1 전류의 값, 또는 상기 제2 전류의 값)이 큰 경우 상기 기록 전극에 상기 제2 고정층→상기 제2 비자성층→상기 제2 비자성층 바로 아래의 제2 자성체를 향하는 방향으로 전류가 흐를 수 있고, 이에 따라, 상기 제2 비자성층 바로 아래의 상기 제2 자성체의 일 구간에 데이터 1이 기록될 수 있다. 상기 읽기 전극에서 변환된 전류값이 작거나 제로인 경우, 상기 기록 전극 내에 상기 제2 비자성층 바로 아래의 상기 제2 자성체→상기 제2 비자성층→상기 제2 고정층을 향하는 방향으로 전류가 흐를 수 있고, 이에 따라, 상기 제2 비자성층 바로 아래의 상기 제2 자성체의 일 구간에 데이터 0이 기록될 수 있다. 다만, 전류의 방향은 자기 모멘트와 데이터 “0” 및 “1”과의 대응 관계, 또는 상기 제2 자성체에 흐르는 전류의 스핀 분극율(current induced spin polarization ratio)의 부호에 따라 반대 방향으로 변할 수 있다.
바람직하게, 본 발명의 일 실시예에 따른 자기 메모리 장치의 상기 기록 전극은 서로 다른 자화 방향을 갖는 2개의 고정층들(일 예로, 상기 제3 및 제4 고정층들(123, 124))을 포함할 수 있고, 상기 2개의 고정층들의 사이에 상기 제2 자성체가 배치될 수 있다. 상기 기록 전극은 상기 2개의 고정층들 중의 어느 하나와 상기 제2 자성체 사이에 전류를 흘리는 것에 의하여 상기 제2 자성체의 자기 모멘트를 결정할 수 있다. 상기 읽기 전극에서 변환된 전류값이 큰 경우, 상기 기록 전극 내에 상기 2개의 고정층들 중 하나로부터 상기 제2 자성체를 향하는 방향으로 전류가 흐를 수 있고, 상기 제2 자성체의 일 구간에 데이터 1이 기록될 수 있다. 상기 읽기 전극에서 변환된 전류값이 작거나 제로인 경우, 상기 기록 전극 내에 상기 2개의 고정층들 중 다른 하나로부터 상기 제2 자성체를 향하는 방향으로 전류가 흐를 수 있고, 상기 제2 자성체의 일 구간에 데이터 0이 기록될 수 있다. 다만, 전류의 방향은 자기 모멘트와 데이터 “0” 및 “1”과의 대응 관계, 또는 상기 제2 자성체에 흐르는 전류의 스핀 분극율(current induced spin polarization ratio)의 부호에 따라 반대 방향으로 변할 수 있다.
바람직하게, 본 발명의 일 실시예에 따른 자기 메모리 장치는 상기 제1 자성체의 양단에 전류를 흘리는 제1 펄스 전원, 및 상기 제2 자성체의 양단에 전류를 흘리는 제2 펄스 전원을 더 포함할 수 있다. 상기 제1 펄스 전원으로부터 상기 제1 자성체에 전류를 흘리는 것에 의하여, 상기 제1 자성체에 기록된 정보가 상기 제1 자성체 내를 이동할 수 있다. 상기 제2 펄스 전원으로부터 상기 제2 자성체에 전류를 흘리는 것에 의하여, 상기 제2 자성체에 기록된 정보가 상기 제2 자성체 내를 이동할 수 있다.
본 발명의 일 실시예에 따른 자기 메모리 장치는 자기 이방성을 가지는 자성체, 상기 자성체의 일단에 배치되고 상기 자성체의 자기 모멘트를 검출하여 전기 신호로 변환하는 읽기 전극, 및 상기 자성체의 타단에 배치되고 상기 전기 신호를 상기 자성체에 자기 모멘트로서 기록하는 기록 전극을 포함할 수 있다. 이 경우, 상기 자기 메모리 장치는 상기 자성체에 구동 전류 펄스를 인가하기 위한 단일 전원을 사용할 수 있다. 본 발명의 일 실시예에 따른 자기 메모리 장치는, 종래의 자기 메모리 장치보다 효율적으로, 자성체의 거의 전역에 데이터를 기록할 수 있고, 자성체의 데이터를 이동시켜 읽어낼 수 있다.
바람직하게, 본 발명의 일 실시예에 따른 자기 메모리 장치의 상기 읽기 전극은 상기 자성체 상에 배치된 제1 비자성층, 상기 제1비자성층 상에 배치된 제1 고정층을 포함할 수 있다. 상기 읽기 전극은 상기 자성체의 자기 모멘트를 상기 자성체와 상기 제1 고정층 사이를 흐르는 전류로 변환할 수 있다. 상기 제1 고정층 바로 아래의 상기 자성체의 일 구간의 데이터 정보가 0인 경우 제1 전류로 변환될 수 있고, 상기 데이터 정보가 1인 경우 제2 전류로 변환될 수 있다. 상기 제1 전류는 상기 제2 전류보다 작을 수 있다. 상기 데이터 정보는 상기 자성체의 자기 모멘트의 방향에 의하여 결정된다. 상기 데이터 정보가 0과 1인 경우, 전류 크기의 대소 관계는 상술한 바와 반대될 수 있다. 즉, 상기 제1 전류의 크기는 상기 제2 전류의 크기보다 클 수 있다. 상기 제1 전류(또는 상기 제2 전류)의 크기가 작은 경우, 상기 제1 전류(또는 상기 제2 전류)의 값은 제로일 수 있다.
바람직하게, 본 발명의 일 실시예에 따른 자기 메모리 장치의 상기 기록 전극은 상기 자성체 상에 배치된 제2 비자성층, 상기 제2 비자성층 상에 배치된 제2 고정층을 포함할 수 있다. 상기 기록 전극은 상기 자성체와 상기 제2 고정층 사이에 흐르는 전류에 의해 상기 자성체의 자기 모멘트를 결정할 수 있다. 상기 읽기 전극에서 변환된 전류값이 큰 경우, 상기 기록 전극 내에 상기 제2 고정층→상기 제2 비자성층→상기 제2 비자성층 바로 아래의 상기 자성체를 향하는 방향으로 전류가 흐를 수 있고, 이에 따라, 상기 제2 비자성층 바로 아래의 상기 자성체의 일 구간에 데이터 1이 기록될 수 있다. 상기 읽기 전극에서 변환된 전류값이 작거나 거의 제로인 경우, 상기 기록 전극 내에 상기 제2 비자성층 바로 아래의 상기 제2 자성체→상기 제2 비자성층→상기 제2 고정층을 향하는 방향으로 전류가 흐를 수 있고, 이에 따라, 상기 제2 비자성층 바로 아래의 상기 자성체의 일 구간에 데이터 0이 기록될 수 있다. 다만, 전류의 방향은 자기 모멘트와 데이터 “0” 및 “1”과의 대응 관계, 또는 상기 자성체에 흐르는 전류의 스핀 분극율(current induced spin polarization ratio)의 부호에 따라 반대 방향으로 변할 수 있다.
바람직하게, 본 발명의 일 실시예에 따른 자기 메모리 장치의 상기 기록 전극은 서로 다른 자화 방향을 가지는 2개의 고정층들을 가질 수 있고, 상기 2개의 고정층들 사이에 상기 자성체가 배치될 수 있다. 상기 기록 전극은 상기 2개의 고정층들 중의 어느 하나와 상기 자성체 사이에 전류를 흘리는 것에 의해 상기 자성체의 자기 모멘트를 결정할 수 있다. 상기 읽기 전극에서 변환된 전류값이 큰 경우, 상기 기록 전극 내에 상기 2개의 고정층들 중 하나로부터 상기 자성체를 향하는 방향으로 전류가 흐를 수 있고, 이에 따라, 상기 자성체의 일 구간에 데이터 1이 기록될 수 있다. 상기 읽기 전극에서 변환된 전류값이 작거나 거의 제로인 경우, 상기 기록 전극 내에 상기 2개의 고정층들 중 다른 하나로부터 상기 자성체를 향하는 방향으로 전류가 흐를 수 있고, 이에 따라, 상기 자성체의 일 구간에 데이터 0이 기록될 수 있다. 다만, 전류의 방향은 자기 모멘트와 데이터 “0” 및 “1”과의 대응 관계, 또는 상기 자성체에 흐르는 전류의 스핀 분극율(current induced spin polarization ratio)의 부호에 따라 반대 방향으로 변할 수 있다.
바람직하게, 본 발명의 일 실시예에 따른 자기 메모리 장치는 상기 자성체의 양단에 전류를 흘리는 펄스 전원을 더 포함할 수 있다. 상기 펄스 전원으로부터 상기 자성체에 전류를 흘리는 것에 의하여 상기 자성체에 기록된 정보가 상기 자성체 내를 이동할 수 있다.
바람직하게, 본 발명의 일 실시예에 따른 자기 메모리 장치는 상기 읽기 전극으로부터 읽은 데이터를 버퍼하고, 상기 자성체 내 자구가 이동한 후 상기 데이터를 상기 기록 전극으로 출력하는 제어 회로를 더 포함할 수 있다. 이에 따라, 상기 읽기 전극 바로 아래의 상기 자성체의 일 구간에 기억된 데이터(정보)를 적합한 타이밍에 상기 기록 전극 바로 아래의 상기 자성체의 다른 구간에 기록할 수 있다. 상기 기록 전극 바로 아래의 상기 자성체의 구간 내에 데이터가 남아 있을 경우, 그 데이터를 상기 자성체 내에서 이동시킨 후 기록하는 것에 의하여 데이터의 소실을 막을 수 있다. 상기 자성체에 기억된 정보를 상기 자성체 내에서 이동시키면서, 상기 읽기 전극 바로 아래의 상기 자성체의 일 구간의 정보를 상기 기록 전극 바로 아래의 상기 자성체의 다른 구간에 기록하는 것에 의하여 데이터의 전송시의 시간 로스를 억제할 수 있다.
바람직하게, 본 발명의 일 실시예에 따른 자기 메모리 장치는 상기 읽기 전극으로부터 읽은 데이터를 상기 기록 전극으로 출력함과 동시에, 상기 데이터를 외부로 출력하는 제어 회로를 더 포함할 수 있다. 이에 의해, 상기 읽은 정보를 CPU 또는 USB 메모리 등의 외부 기억장치로 전송하여 활용할 수 있다. 상기 읽은 정보가 다른 자성체 메모리 장치로 전송되면, 자성체 메모리 장치들 사이에서의 데이터의 복사가 가능하다.
본 발명의 다른 실시예는 자성체가 환상인 예에 대해 설명한다. 도 8은 본 발명의 다른 실시예에 따른 자기 메모리 장치의 개략 구성을 나타내는 사시도이다. 도 8을 참조하면, 자기 메모리 장치(80)는 자성체(81), 읽기 전극(12), 기록 전극(14), 제어 회로(15), 펄스 전원(82), 제1 전극(83), 및 제2 전극(84)을 포함할 수 있다. 도 1과 동일한 구성은 동일한 번호가 부여되고, 중복되는 설명은 생략된다.
자성체(81)는 자기 이방성을 가질 수 있다. 자성체(81)는 강자성 금속을 포함할 수 있다. 자성체(81)는 가늘고 긴 형상을 갖고, 일부 구간이 제거된 환상(열린 환상)으로 형성된 자성 세선이다. 자성체(81) 내에 전류가 흘러 자벽(일정한 자화 방향을 갖는 구간들 사이의 경계)이 이동할 수 있다. 이에 따라, 자벽 이동형 메모리로 기능할 수 있다. 예를 들면, 자성체(81)는 Co/Ni 다층막, CoNi 합금, Co/Pd 다층막, CoPd 합금, Co/Pt 다층막, CoPt 합금, Tb/FeCo 다층막, TbFeCo 합금, Fe/Ni 다층막, FeNi 합금, CoFeB 합금, 또는 CoFe 합금을 포함할 수 있다.
펄스 전원(82)은 자성체(81)의 양단에 전류를 흘릴 수 있다. 펄스 전원(82)이 펄스 파형의 전압을 자성체(81)의 양단에 인가하는 것에 의하여, 자성체(81)의 자구가 이동한다. 구체적으로, 펄스 전원(82)은 제1 전극(83)과 제2 전극(84) 사이에 전압을 인가한다.
자구의 위치를 정밀하게 제어하기 위해서, 펄스 전원(82)은 ON-OFF시 각형에 가까운 전류 파형을 갖는 것이 바람직하다. 구체적으로, 자구를 1 비트 길이(bit length)만큼 움직이는데 필요한 전류 인가 시간이 t일 때, 펄스 전원(82)의 직류 인가 시간은 nt(t의 정수배)인 것이 바람직하다. 펄스 전원(82)은 자구의 전류 구동에 적절한 전압을 인가할 수 있다. 예를 들면, 상기 전압은 자성체(81)의 저항값 및 자벽 이동 속도에 의해 결정될 수 있다. 덧붙여, 도 8을 참조하여, 펄스 전원(82)은 기능을 표현하는 블록으로 도시된다.
제1 전극(83)은 읽기 전극(12)에 가까운, 자성체(81)의 일단(제1 단)에 배치된다. 제2 전극(84)은 쓰기 전극(14)에 가까운, 자성체(81)의 타단(제2 단)에 배치된다. 제1 및 제2 전극들(83, 84)은 비자성 금속으로 형성될 수 있다.
본 발명의 다른 실시예에 따른 자기 메모리 장치는 읽기 전극(12)으로부터 읽은 정보를 기록 전극(14)을 사용하여 개환 형상(open circular shape)의 자성체(81)에 기록할 수 있다. 읽기 전극(12)과 기록 전극(14) 사이에서 정보가 이동될 수 있다. 펄스 전원(82)이 상기 자성체에 전류를 흘리는 것에 의하여, 상기 자성체에 기록된 정보가 상기 자성체 내에서 이동할 수 있다. 이것에 의해, 종래의 자기 메모리 장치보다 효율적으로, 자성체의 거의 전역에 데이터가 기록될 수 있고, 자성체의 데이터를 이동시켜 읽는 것이 가능할 수 있다.
제어 회로(15)는, 데이터를 외부에 출력하는 기능을 갖기 때문에, 읽기 전극(12)으로부터 읽은 정보를 CPU 또는 USB 메모리 등의 외부 기억장치로 전송하여 활용할 수 있다. 읽은 정보가 다른 자성체 메모리 장치로 전송되면, 자성체 메모리 장치들 사이에서의 데이터의 복사가 가능하다.
덧붙여, 본 발명은 상기 실시예들에 한정된 것은 아니고, 취지를 일탈하지 않는 범위에서 적당 변경하는 것이 가능하다. 예를 들면, 자성체(81)의 형상은 다각형의 환상, 원형의 환상, 또는 직선과 곡선을 조합한 환상일 수 있다.
제1 자성체(11), 제2 자성체(13), 및 자성체(81)의 단면 형상은 특히 한정되지 않는다. 예를 들면, 제1 자성체(11)의 단면 형상은 원, 타원, 다각형, 또는 이러한 형상들의 조합일 수 있다. 나아가, 상기 일 실시예에 기재된 변형예들은 상기 다른 실시예에 적용될 수 있다.
덧붙여, 2개의 자성체들이 2개의 제어 회로들에 의하여 연결될 수 있다. 도 9는 본 발명의 또 다른 실시예에 따른 자기 메모리 장치의 개략 구성을 나타내는 사시도이다. 도 9에서, 도 1과 동일한 구성은 동일한 번호가 부여되고, 중복되는 설명은 생략된다. 도 9를 참조하면, 자기 메모리 장치(90)는 제1 자성체(11), 읽기 전극(12), 제2 자성체(13), 기록 전극(14), 제어 회로(15), 제1 펄스 전원(16), 제2 펄스 전원(17), 제2 읽기 전극(92), 제2 기록 전극(94), 및 제2 제어 회로(95)를 포함할 수 있다.
제2 읽기 전극(92)은 제2 자성체(13)의 자기 모멘트를 검출하여 전기신호로 변환할 수 있다. 예를 들면, 제2 읽기 전극(92)은 제2 자성체(13)의 단부에 배치될 수 있다. 예를 들면, 제2 읽기 전극(92)은 제2 자성체(13) 상에 배치된 제3 비자성층(921), 및 제3 비자성층(921) 상에 배치된 제3 고정층(922)을 포함할 수 있다.
제3 비자성층(921)은 제1 비자성층(121)과 같은 구성을 가질 수 있다. 제3 고정층(922)은 제1 고정층(122)과 같은 구성을 가질 수 있다.
제2 기록 전극(94)은 제1 자성체(11)에 자기 모멘트를 입력하여 데이터를 기록할 수 있다. 예를 들면, 제2 기록 전극(94)은 제1 자성체(11)의 단부에 배치될 수 있다. 예를 들면, 제2 기록 전극(94)은 제1 자성체(11) 상에 배치된 제4 비자성층(941), 및 제4 비자성층(941) 상에 배치된 제4 고정층(942)을 포함할 수 있다. 제4 비자성층(941)은 제2 비자성층(141)과 같은 구성을 가질 수 있다. 제4 고정층(942)은 제2 고정층(142)과 같은 구성을 가질 수 있다.
제2 제어 회로(95)는 제2 자성체(13)로부터 데이터 읽기, 및 제1 자성체(11)로의 데이터 기록을 제어할 수 있다. 예를 들면, 제2 제어 회로(95)는, 제2 펄스 전원(17)에 의해 제2 자성체(13)의 자구가 이동할 때, 제2 읽기 전극(92)를 이용하여 제2 자성체(13)로부터 데이터를 읽을 수 있다. 제2 제어 회로(95)는, 제1 펄스 전원(16)에 의해 제1 자성체(11)의 자구가 이동할 때, 제2 기록 전극(94)를 이용하여 제1 자성체(11)에 데이터를 기록할 수 있다. 제2 제어 회로(95)의 구체적인 구성은 제어 회로(15)와 동일할 수 있다.
이상의 구성에 의해, 종래의 자기 메모리 장치보다 효율적으로, 자성체의 거의 전역에서 데이터를 기록하고 상기 자성체의 데이터를 이동시켜 읽는 것이 가능할 수 있다.
덧붙여, 전술한 실시예들은 2개의 자성체들이 접속되는 예를 설명하였지만, 3개 이상의 자성체들이 제어 회로에 의해 접속될 수도 있다. 이 경우, 각 자성체의 양단에 펄스 전원이 접속되고 자성체들이 제어 회로로 접속될 수 있다. 자성체와 제어 회로는 루프 모양 또는 직렬로 접속될 수 있다.
읽기 전극과 기록 전극의 각각은 읽기 전극과 기록 전극의 기능을 동시에 가질 수 있다. 이에 의하여, 쌍방향의 이동이 가능하게 되어 데이터의 읽기 및 기록 시간의 단축될 수 있다.
1０，８０　 자기 메모리 장치
１１　 제1 자성체
１２　 읽기 전극
１３　 제2 자성체
１４　 기록 전극
１５　 제어 회로
１６　 제1 펄스 전원(
１７　 제2 펄스 전원
８１　 자성체
８２　 펄스 전원
８３，８４，１６１，１６２，１７１，１７２　 전극
９２　 제2 읽기 전극
９４　 제2 기록 전극
９５　 제2 제어 회로
１２１　 제1 비자성층
１２２　 제1 고정층
１２３，１２４　고정층
１４１　 제2 비자성층
１４２　 제2 고정층
１５１　 직류 전원
１５２　 타이밍 조정 회로
１５３　 XOR 논리 회로
１５４　 AND 논리 회로
１５５　 증폭 회로
９２１　 제3 비자성층
９２２　 제3 고정층
９４１　 제4 비자성층(
９４２　 제4 고정층

Claims (10)

  1. 자기 이방성을 가지는 제1 자성체;
    상기 제1 자성체의 일단에 배치되고, 상기 제1 자성체의 자기 모멘트를 검출하여 전기신호로 변환하는 읽기 전극;
    자기 이방성을 갖고 상기 제1 자성체로부터 이격된 제2 자성체; 및
    상기 제2 자성체의 일단에 배치되고, 상기 전기신호를 상기 제2 자성체에 자기 모멘트로 기록하는 기록 전극을 포함하는 자기 메모리 장치.
  2. 청구항 1에 있어서,
    상기 읽기 전극은 상기 제1 자성체 상의 제1 비자성층, 및 상기 제1 비자성층 상의 제1 고정층을 포함하고,
    상기 읽기 전극은 상기 제1 자성체의 자기 모멘트를 상기 제1 자성체와 상기 제1 고정층 사이에 흐르는 전류로 변환하는 자기 메모리 장치.
  3. 청구항 2에 있어서,
    상기 기록 전극은 상기 제2 자성체 상의 제2 비자성층, 및 상기 제2 비자성층 상의 제2 고정층을 포함하고,
    상기 기록 전극은 상기 제2 자성체와 상기 제2 고정층 사이에 흐르는 전류에 의해 상기 제2 자성체에 입력되는 자기 모멘트를 결정하는 자기 메모리 장치.
  4. 청구항 3에 있어서,
    상기 제1 자성체의 양단에 전류를 흘리는 제1 펄스 전원; 및
    상기 제2 자성체의 양단에 전류를 흘리는 제2 펄스 전원을 더 포함하는 자기 메모리 장치.
  5. 청구항 2에 있어서,
    상기 기록 전극은 서로 다른 자화 방향을 갖는 2개의 고정층들을 포함하고, 상기 2개의 고정층들 사이에 상기 제2 자성체가 배치되고,
    상기 기록 전극은 상기 2개의 고정층들 중의 어느 하나와 상기 제2 자성체 사이에 전류를 흘리는 것에 의해 상기 제2 자성체에 입력되는 자기 모멘트를 결정하는 자기 메모리 장치.
  6. 청구항 2에 있어서,
    상기 제1 자성체의 양단에 전류를 흘리는 제1 펄스 전원; 및
    상기 제2 자성체의 양단에 전류를 흘리는 제2 펄스 전원을 더 포함하는 자기 메모리 장치.
  7. 청구항 1에 있어서,
    상기 제1 자성체의 양단에 전류를 흘리는 제1 펄스 전원; 및
    상기 제2 자성체의 양단에 전류를 흘리는 제2 펄스 전원을 더 포함하는 자기 메모리 장치.
  8. 청구항 1에 있어서,
    상기 기록 전극은 상기 제2 자성체 상의 제2 비자성층, 및 상기 제2 비자성층 상의 제2 고정층을 포함하고,
    상기 기록 전극은 상기 제2 자성체와 상기 제2 고정층 사이에 흐르는 전류에 의해 상기 제2 자성체에 입력되는 자기 모멘트를 결정하는 자기 메모리 장치.
  9. 청구항 1에 있어서,
    상기 기록 전극은 서로 다른 자화 방향을 갖는 2개의 고정층들을 포함하고, 상기 2개의 고정층들 사이에 상기 제2 자성체가 배치되고,
    상기 기록 전극은 상기 2개의 고정층들 중의 어느 하나와 상기 제2 자성체 사이에 전류를 흘리는 것에 의해 상기 제2 자성체에 입력되는 자기 모멘트를 결정하는 자기 메모리 장치.
  10. 자기 이방성을 가지는 자성체;
    상기 자성체의 일단에 배치되고, 상기 자성체의 자기 모멘트를 검출하여 전기신호로 변환하는 읽기 전극; 및
    상기 자성체의 타단에 배치되고, 상기 전기신호를 상기 자성체에 자기 모멘트로 기록하는 기록 전극을 포함하는 자기 메모리 장치.
KR1020200099397A 2019-10-29 2020-08-07 자기 메모리 장치 KR20210052190A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019196646A JP2021072318A (ja) 2019-10-29 2019-10-29 磁気メモリ素子及び磁気メモリ装置
JPJP-P-2019-196646 2019-10-29

Publications (1)

Publication Number Publication Date
KR20210052190A true KR20210052190A (ko) 2021-05-10

Family

ID=75586190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200099397A KR20210052190A (ko) 2019-10-29 2020-08-07 자기 메모리 장치

Country Status (3)

Country Link
US (1) US11309006B2 (ko)
JP (1) JP2021072318A (ko)
KR (1) KR20210052190A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11922985B2 (en) 2020-10-01 2024-03-05 Samsung Electronics Co., Ltd. Magnetic memory device and magnetic memory apparatus

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073103A (ja) 2005-09-05 2007-03-22 Sharp Corp メモリ素子およびメモリ素子のマップアドレス管理方法
KR100813270B1 (ko) * 2006-09-29 2008-03-13 삼성전자주식회사 자구벽 이동을 이용한 데이터 저장 장치 및 그의 동작 방법
JP4969981B2 (ja) * 2006-10-03 2012-07-04 株式会社東芝 磁気記憶装置
KR20090127705A (ko) * 2008-06-09 2009-12-14 삼성전자주식회사 라이트 백 루프를 구비하는 마그네틱 레이스트랙메모리장치
US8228706B2 (en) * 2008-07-07 2012-07-24 International Business Machines Corporation Magnetic shift register memory device
JP6483403B2 (ja) 2014-10-30 2019-03-13 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 磁気抵抗素子、及びｓｔｔ−ｍｒａｍ
JP6573374B2 (ja) 2015-06-23 2019-09-11 国立大学法人秋田大学 電界記録型磁気メモリ
JP6270934B2 (ja) 2015-12-14 2018-01-31 株式会社東芝 磁気メモリ
JP6758617B2 (ja) 2016-03-14 2020-09-23 学校法人 関西大学 積層磁性薄膜、積層磁性薄膜の製造方法、および磁気メモリ装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
[비특허문헌1] L. Le Guyader, et al., "Nanoscale Sub-100 Picosecond All-optical Magnetization Switching in GdFeCo Microstructures", Nature Communications, 6, pp. 5839-1 ~ 5839-6 (2015))
[비특허문헌2] S.S.P Parkin, M. Hayashi, and L. Thomas, Science, 320 190 (2008)

Also Published As

Publication number Publication date
US20210125652A1 (en) 2021-04-29
US11309006B2 (en) 2022-04-19
JP2021072318A (ja) 2021-05-06

Similar Documents

Publication Publication Date Title
JP3891540B2 (ja) 磁気抵抗効果メモリ、磁気抵抗効果メモリに記録される情報の記録再生方法、およびｍｒａｍ
US7006375B2 (en) Hybrid write mechanism for high speed and high density magnetic random access memory
KR101895250B1 (ko) 기록가능 자기 소자
JP5354389B2 (ja) スピンバルブ素子及びその駆動方法並びにこれらを用いる記憶装置
JP2006005308A (ja) 不揮発性磁気メモリ
KR100873637B1 (ko) 자기장 인가부를 이용한 자구벽 이동 장치 및 이를 이용한메모리 장치
JP5092464B2 (ja) 磁壁移動検出端子を有する磁壁移動型磁気記録素子
JP2008077720A (ja) 電界印加磁気記録方式および記録再生装置
KR101231288B1 (ko) 자기 메모리 셀 및 자기 랜덤 액세스 메모리
JP2019057545A (ja) 磁気記憶装置
KR20210052190A (ko) 자기 메모리 장치
WO2013073371A1 (ja) 電界書込み型磁気記録装置
JP4572101B2 (ja) 非対称にパターニングされた磁気メモリ
KR101473516B1 (ko) 스핀 밸브 소자 및 기억 장치
US10127931B2 (en) Perpendicular magnetic recording and reproducing device
JP4113041B2 (ja) 磁化制御方法および情報記録装置
US6650493B2 (en) Pulsed write current adapted for use with a field maintenance current in a data storage device
JP2020027802A (ja) 磁壁移動型デバイスおよびそのデータ記録方法ならびに記録装置
US20210126189A1 (en) Magnetic memory device
JP2005079508A (ja) 磁性膜及び多層磁性膜、磁性膜の磁化反転方法及び磁化反転機構、磁気ランダムアクセスメモリ
JP2005203535A (ja) 磁気メモリ
JP2019029595A (ja) 磁壁移動素子および磁気メモリ
JP2021026788A (ja) 磁壁移動型磁性細線デバイス、および、そのデータ書き込み方法、並びに記録装置
JP2022083931A (ja) 磁壁移動素子、磁気記憶素子、空間光変調器および磁気メモリ
JP2022059441A (ja) 磁気メモリ素子及び磁気メモリ装置