KR20210010535A - 회로 모듈 및 전원 칩 모듈 - Google Patents

회로 모듈 및 전원 칩 모듈 Download PDF

Info

Publication number
KR20210010535A
KR20210010535A KR1020207036054A KR20207036054A KR20210010535A KR 20210010535 A KR20210010535 A KR 20210010535A KR 1020207036054 A KR1020207036054 A KR 1020207036054A KR 20207036054 A KR20207036054 A KR 20207036054A KR 20210010535 A KR20210010535 A KR 20210010535A
Authority
KR
South Korea
Prior art keywords
terminal group
power
chip module
load
output terminal
Prior art date
Application number
KR1020207036054A
Other languages
English (en)
Other versions
KR102472475B1 (ko
Inventor
다카시 구사노
다카노부 나루세
Original Assignee
아이신에이더블류 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아이신에이더블류 가부시키가이샤 filed Critical 아이신에이더블류 가부시키가이샤
Publication of KR20210010535A publication Critical patent/KR20210010535A/ko
Application granted granted Critical
Publication of KR102472475B1 publication Critical patent/KR102472475B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G06F1/188—Mounting of power supply units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/189—Power distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

실장 기판의 배선층이 증가하는 것을 억제하면서, 전원의 공급원과 공급받는 쪽을 적절하게 접속한다. 회로 모듈(80)은, 전원 칩 모듈(10)과 부하 칩 모듈(20)과 시스템 기판(30)을 구비한다. 전원 칩 모듈(10)의 전원 출력 단자군(11)은, 전원 칩 모듈 기판(21)의 적어도 하나의 변을 따르는 열에 배열하여 배치되고, 부하 칩 모듈(20)의 전원 입력 단자군(31)은, 부하 칩 모듈 기판(21)의 적어도 하나의 변을 따르는 특정 열(SG)에 배열하여 배치되는 특정 단자군(31S)을 갖고, 전원 출력 단자군(11)이 시스템 기판(30)에 접속되는 배선 패턴(41)의 전원 출력 단자군(11)의 배열 방향을 따른 배선 폭(W11)은, 특정 단자군(31S)이 시스템 기판(30)에 접속되는 배선 패턴(41)의 특정 단자군(31S)의 배열 방향을 따른 배선 폭(W31) 이상이다.

Description

회로 모듈 및 전원 칩 모듈
본 발명은, 전원 칩 모듈과, 부하 칩 모듈과, 이들을 지지하는 시스템 기판을 구비한 회로 모듈 및 전원 칩 모듈에 관한 것이다.
일본 특허 공개 제2014-82245호 공보에는, 컨트롤러(201)와 전원 IC(202)를 갖는 반도체 기억 장치가 개시되어 있다(배경기술에 있어서 괄호 내의 부호는 참조하는 문헌의 것.). 전원 IC(202)는, 다른 복수의 전원 전압을 발생시켜서, 컨트롤러(201)에 공급한다. 컨트롤러(201)의 단자 중, 신호의 입출력에 사용되는 신호 단자에 비하여, 전원의 입출력에 사용되는 전원 단자에는 많은 전류가 흐른다. 이 때문에, 많은 경우, 하나의 전원에 대응하는 전원 단자에 복수의 단자가 할당되어 있다.
단자가, BGA(Ball Grid Array) 등으로, 직사각형 환상으로 평면 배치되는 경우, 중심으로부터 외주측을 향하여, 하나의 전원에 대응하는 복수의 전원 단자가 배열하여 배치된다.
또한, 실장 기판 상에 있어서 전원을 전달하는 배선 패턴도, 신호를 전달하는 배선 패턴에 비교하여 많은 전류가 흐른다. 이 때문에, 전원의 배선 패턴은 일반적으로 신호의 배선 패턴보다도 굵게(유효 단면적이 커지도록) 형성된다. 단, 하나의 전원에 대응하는 복수의 전원 단자가, 전원 IC(202)의 중심으로부터 외주측을 향하여 배열하여 배치되는 경우, 둘레 방향에 인접하는 단자와의 절연을 유지하기 위해서, 실장 기판면을 따른 방향에는 배선 패턴을 크게 확장하는 것은 곤란하다. 이 때문에, 많은 경우, 실장 기판을 다층 기판으로 하여, 내층도 사용하여 전원의 배선 패턴의 유효 단면적이 확보된다. 다층 기판은, 층수가 증가할수록 생산 비용이 상승할 우려가 있다. 따라서, 실장 기판의 전원 배선층이 증가하는 것을 억제하여, 컨트롤러(201) 등의 부하용 전자 부품과, 전원 IC(202) 등의 전원용 전자 부품을 접속할 수 있는 것이 바람직하다.
일본 특허 공개 제2014-82245호 공보
상기 배경을 감안하여, 실장 기판의 배선층이 증가하는 것을 억제하면서, 전원의 공급원과 공급받는 쪽의 적절한 접속이 가능한 기술의 제공이 요망된다.
상기에 감안한 회로 모듈은, 하나의 양태로서, 직사각형 판상의 전원 칩 모듈 기판과, 당해 전원 칩 모듈 기판의 상면에 지지된 적어도 하나의 전원용 반도체 칩과, 상기 전원 칩 모듈 기판의 하면에 있어서 상기 전원 칩 모듈 기판의 각 변을 따라 복수 열의 직사각형 환상으로 배열되어 있음과 함께 상기 전원용 반도체 칩에 전기적으로 접속되어 있는 복수의 접속 단자를 구비한 전원 칩 모듈과, 직사각형 판상의 부하 칩 모듈 기판과, 당해 부하 칩 모듈 기판의 상면에 지지된 적어도 하나의 부하 반도체 칩과, 상기 부하 칩 모듈 기판의 하면에 있어서 상기 부하 칩 모듈 기판의 각 변을 따라 복수 열의 직사각형 환상으로 배열되어 있음과 함께 상기 부하 반도체 칩에 전기적으로 접속되어 있는 복수의 부하측 접속 단자를 구비한 부하 칩 모듈과, 상기 전원 칩 모듈 및 상기 부하 칩 모듈을 지지하는 시스템 기판을 구비한 회로 모듈은, 복수의 상기 접속 단자에는, 복수의 단자를 갖는 전원 출력 단자군이 포함되고, 복수의 상기 부하측 접속 단자에는, 상기 전원 출력 단자군에 접속되는 복수의 단자를 갖는 전원 입력 단자군이 포함되고, 상기 전원 출력 단자군은, 상기 전원 칩 모듈 기판의 적어도 하나의 변을 따르는 열에 배열하여 배치되고, 상기 전원 입력 단자군은, 상기 부하 칩 모듈 기판의 적어도 하나의 변을 따르는 열인 특정 열에 배열하여 배치되는 특정 단자군을 갖고, 상기 전원 출력 단자군이 상기 시스템 기판에 접속되는 배선 패턴의 상기 전원 출력 단자군의 배열 방향을 따른 배선 폭은, 상기 특정 열에 있어서 상기 특정 단자군이 상기 시스템 기판에 접속되는 배선 패턴의 상기 특정 단자군의 배열 방향을 따른 배선 폭 이상이다.
부하 칩 모듈에는, 부하 칩 모듈의 소비 전류에 따라서 적절한 개수를 갖는 전원 입력 단자군이 마련되어 있다. 한편, 전원 칩 모듈에는, 전원 칩 모듈이 출력 가능한 범위에서 최대한의 전류를 출력할 수 있도록 적절한 개수를 갖는 전원 출력 단자군이 마련되어 있다. 당연히, 전원 칩 모듈은, 부하 칩 모듈의 소비 전류가 최대로 되는 경우에도 충분히 전류를 공급할 수 있는 사양의 것이 사용되고 있다. 바꾸어 말하면, 부하 칩 모듈의 소비 전류의 최댓값은, 전원 칩 모듈의 출력 전류의 최댓값보다도 작다. 따라서, 전원 입력 단자군에 접속되는 배선의 유효 단면적은, 전원 출력 단자군에 접속되는 배선의 유효 단면적보다도 작아도 된다. 본 구성에 의하면, 전원 출력 단자군이 접속되는 배선 패턴의 배선 폭이, 전원 입력 단자군이 접속되는 배선 패턴의 배선 폭 이상이다. 따라서, 전원 칩 모듈과 부하 칩 모듈을 적절하게 접속할 수 있다.
또한, 상기에 감안한 전원 칩 모듈은, 하나의 양태로서, 직사각형 판상의 전원 칩 모듈 기판과, 당해 전원 칩 모듈 기판의 상면에 지지된 적어도 하나의 전원용 반도체 칩과, 상기 전원 칩 모듈 기판의 하면에 있어서 상기 전원 칩 모듈 기판의 각 변을 따라 복수 열의 직사각형 환상으로 배열되어 있음과 함께 상기 전원용 반도체 칩에 전기적으로 접속되어 있는 복수의 접속 단자를 구비한 전원 칩 모듈은, 복수의 상기 접속 단자에는, 제1 전압을 출력하는 복수의 단자를 갖는 제1 전원 출력 단자군 및 제2 전압을 출력하는 복수의 단자를 갖는 제2 전원 출력 단자군이 포함되고, 상기 제1 전원 출력 단자군 및 상기 제2 전원 출력 단자군 중 어느 한쪽의 전원 출력 단자군은, 상기 전원 칩 모듈 기판의 적어도 하나의 변을 따르는 최외주의 열인 최외주 열에 배열하여 배치되고, 상기 제1 전원 출력 단자군 및 상기 제2 전원 출력 단자군의 어느 다른 쪽의 전원 출력 단자군은, 상기 최외주 열보다도 내측의 열인 내주 열의 하나에, 상기 최외주 열에 있어서의 상기 전원 출력 단자군의 배열 방향을 따라서 배열하여 배치되고, 상기 제1 전원 출력 단자군이 배치된 제1 영역과, 상기 제2 전원 출력 단자군이 배치된 제2 영역은, 상기 전원 칩 모듈 기판을 따름과 함께 상기 배열 방향에 직교하는 방향으로 보아, 적어도 일부가 중복하고 있다.
이 구성에 의하면, 최외주 열에 배열하여 배치되는 전원 출력 단자군과 전원의 공급받는 쪽을, 전원 칩 모듈이 실장되는 기판의 실장면에 형성되는 표층 배선에 의해 접속할 수 있다. 또한, 최외주 열에 배열하여 배치되는 전원 출력 단자군은, 직사각형 환상으로 배열된 접속 단자의 둘레 방향에 인접하고 있기 때문에, 배열 방향을 따른 방향에 있어서, 충분한 배선 폭을 갖고, 배선 임피던스가 억제된 표층 배선을 마련할 수 있다. 내주 열에 배치되는 전원 출력 단자군은, 최외주 열에 배열하여 배치되는 전원 출력 단자군과, 배열 방향에 직교하는 방향으로 보아, 적어도 일부가 중복하고 있기 때문에, 상기와 같이 실장면에 있어서의 표층 배선에 의해 전원의 공급받는 쪽과 접속하는 것은 곤란하다. 그러나, 당해 기판의 실장면의 표층 배선 이외의 다른 배선층에 마련한 배선에 의해, 적절하게 전원의 공급받는 쪽과 접속할 수 있다. 즉, 전원 칩 모듈이 실장되는 기판의 면 방향으로 충분한 배선 폭을 확보할 수 있고, 충분한 배선의 유효 단면적을 확보할 수 있기 때문에, 당해 기판의 두께 방향에 있어서 배선의 유효단면적을 확장할 필요가 없다. 따라서, 당해 기판의 배선층(내층 배선층)이 증가하는 것을 억제할 수 있다. 이와 같이, 본 구성에 의하면, 실장 기판의 배선층이 증가하는 것을 억제하면서, 전원의 공급원과 공급받는 쪽의 적절한 접속이 가능하게 된다.
전원 칩 모듈 및 회로 모듈의 새로운 특징과 이점은, 도면을 참조하여 설명하는 (본 발명의) 실시 형태에 대해서의 이하의 기재로부터 명확해진다.
도 1은, 회로 모듈의 모식적인 외관도
도 2는, 전원 칩 모듈의 단자 배치의 일례를 도시하는 모식적인 투시도
도 3은, 부하 칩 모듈의 단자 배치의 일례를 도시하는 모식적인 투시도
도 4는, 전원 칩 모듈 및 부하 칩 모듈의 구조를 도시하는 모식적인 단면도
도 5는, 전원 칩 모듈 및 부하 칩 모듈의 구조를 도시하는 모식적인 단면도
도 6은, 전원 칩 모듈 및 부하 칩 모듈의 단자 구조를 도시하는 설명도
도 7은, 시스템 기판 제1 면의 전원 배선의 배선 패턴의 일례를 모식적으로 도시하는 도면
도 8은, 시스템 기판 제2 면의 전원 배선의 배선 패턴의 일례를 모식적으로 도시하는 도면
도 9는, 시스템 기판의 전원 배선의 배선 패턴의 일례를 모식적으로 도시하는 단면도
도 10은, 전원 칩 모듈의 단자 배치의 다른 예를 도시하는 모식적인 투시도
도 11은, 시스템 기판의 전원 배선의 배선 패턴의 다른 예를 모식적으로 도시하는 단면도
도 12는, 내층 배선층을 사용한 전원 배선의 배선 패턴의 예를 모식적으로 도시하는 단면도
도 13은, 1계통의 전원 배선의 배선 패턴의 일례를 모식적으로 도시하는 단면도
도 14는, 1계통의 전원 배선의 배선 패턴의 다른 예를 모식적으로 도시하는 단면도
도 15는, 시스템 기판 제1 면의 전원 배선의 배선 패턴의 다른 예를 모식적으로 도시하는 도면
도 16은, 시스템 기판 제1 면의 전원 배선의 배선 패턴의 비교예를 모식적으로 도시하는 도면
이하, 전원의 공급원이 되는 전원 칩 모듈, 전원 칩 모듈 및 전원의 공급받는 쪽으로서의 부하 칩 모듈을 갖고 구성된 회로 모듈의 실시 형태를 도면에 기초하여 설명한다. 도 1에 도시한 바와 같이, 회로 모듈(80)은, 전원 칩 모듈(10)과, 부하 칩 모듈(20)과, 전원 칩 모듈(10) 및 부하 칩 모듈(20)을 지지하는 실장 기판으로서의 시스템 기판(30)을 갖고 있다. 부하 칩 모듈(20)은, 전원 칩 모듈(10)에 접속되어 전원 칩 모듈(10)로부터 전력을 공급한다. 도 1에는, 시스템 기판 제1 면(30a)에, 전원 칩 모듈(10) 및 부하 칩 모듈(20)이 지지되고, 시스템 기판 제1 면(30a)에, 제1 전원 배선 패턴(41)(제1 배선 패턴)이 형성되어 있는 형태를 예시하고 있다. 또한, 회로 모듈(80)의 단면도인 도 9에 도시한 바와 같이, 시스템 기판 제2 면(30b)에는 제2 전원 배선 패턴(42)(제2 배선 패턴)이 형성되어 있다.
이하, 시스템 기판 제1 면(30a)의 측으로부터, 시스템 기판(30)에 직교하는 방향을 "Z 방향"으로 하고, 시스템 기판(30)의 기판 면을 따라, 전원 칩 모듈(10)과 부하 칩 모듈(20)이 배열하는 배열 방향을 "Y 방향"으로 하고, "Z 방향" 및 "Y 방향"에 직교하는 방향을 "X 방향"이라고 칭한다. 또한, 도 2, 도 3 등, 전원 칩 모듈(10)의 접속 단자(3) 및 부하 칩 모듈(20)의 부하측 접속 단자(23)의 배열을 나타내는 경우에는, 도 1에 있어서의 Z 방향으로 본 투시도로서 도시하고 있다.
도 4에 도시한 바와 같이, 전원 칩 모듈(10)은, 직사각형 판상의 전원 칩 모듈 기판(1)과, 전원 칩 모듈 기판(1)의 상면(1a)에 지지된 적어도 하나의 전원용 반도체 칩(2)과, 전원 칩 모듈 기판(1)의 하면(1b)에 배치되고, 전원용 반도체 칩(2)에 전기적으로 접속되어 있는 복수의 접속 단자(3)를 구비하고 있다. 접속 단자(3)는, 도 2에 도시한 바와 같이, 전원 칩 모듈 기판(1)의 각 변을 따라 복수 열의 직사각형 환상으로 배열되어 있다.
부하 칩 모듈(20)도 마찬가지로, 직사각형 판상의 부하 칩 모듈 기판(21)과, 부하 칩 모듈 기판(21)의 상면(21a)에 지지된 적어도 하나의 부하 반도체 칩(22)과, 부하 칩 모듈 기판(21)의 하면(21b)에 배치되고, 부하 반도체 칩(22)에 전기적으로 접속되어 있는 복수의 부하측 접속 단자(23)를 구비하고 있다. 부하측 접속 단자(23)도, 도 3에 도시한 바와 같이, 부하 칩 모듈 기판(21)의 각 변을 따라 복수 열의 직사각형 환상으로 배열되어 있다.
도 2에 도시한 바와 같이, 전원 칩 모듈(10)의 복수의 접속 단자(3)에는, 제1 전압을 출력하는 복수의 단자를 갖는 제1 전원 출력 단자군(11) 및 제2 전압을 출력하는 복수의 단자를 갖는 제2 전원 출력 단자군(12)이 포함된다. 또한, 제1 전압과 제2 전압은, 다른 전압이어도 되고, 동일한 전압이어도 된다. 전원 칩 모듈(10)로부터 출력 가능한 전류는, 제1 전원 출력 단자군(11)에 비하여 제2 전원 출력 단자군(12)쪽이 크고, 그만큼 많은 접속 단자(3)가 제2 전원 출력 단자군(12)에 할당되어 있다. 여기에서는, 제1 전원 출력 단자군(11)에 3개, 제2 전원 출력 단자군(12)에 6개의 접속 단자(3)가 할당되어 있는 형태를 예시하고 있다.
본 예에서는, 제1 전원 출력 단자군(11)은, 전원 칩 모듈 기판(1)의 적어도 하나의 변을 따르는 최외주의 열인 최외주 열(G1)에 배열하여 배치되어 있다. 이하, 제1 전원 출력 단자군(11)이 배열하는 방향을 배열 방향(L1)이라고 칭한다. 여기서, 제1 전원 출력 단자군(11)이 배치되어 있는 영역을, 제1 영역(R1)이라고 칭한다. 한편, 제2 전원 출력 단자군(12)은, 최외주 열(G1)보다도 내측의 열인 내주 열(G2)의 하나에, 제1 전원 출력 단자군(11)의 배열 방향(L1)을 따라 배열하여 배치되어 있다. 여기서, 제2 전원 출력 단자군(12)이 배치되어 있는 영역을, 제2 영역(R2)이라고 칭한다.
또한, 도 2 등에는, 제1 전원 출력 단자군(11)이, 전원 칩 모듈 기판(1)의 하나의 변을 따라서 일렬로 배열하여 배치되어 있는 형태를 예시하고 있지만, 제1 전원 출력 단자군(11)은, 모퉁이부를 끼워 인접하는 2개의 변에 걸쳐 배열하여 배치되어 있어도 된다. 제1 전원 출력 단자군(11)이, 전원 칩 모듈 기판(1)의 하나의 변을 따라서 일렬로 배열하여 배치되어 있는 경우, 배열 방향(L1)은 일직선상이다. 제1 전원 출력 단자군(11)이 2개의 변에 걸쳐 배열하여 배치되어 있는 경우, 보다 많은 단자가 배치되는 측의 하나의 변을 따른 방향, 혹은, 제2 전원 출력 단자군(12)의 변을 따른 배열 방향(제1 전원 출력 단자군(11)과 마찬가지로 제2 전원 출력 단자군(12)도 2변에 걸쳐 배치되어 있는 경우에는, 보다 많은 단자가 배치되는 측의 변을 따른 배열 방향)과 평행한 측의 하나의 변을 따른 방향을 배열 방향(L1)으로 하면 적합하다.
도 2에는, 제1 전원 출력 단자군(11)이 배열 방향(L1)을 따라 배열하는 제1 영역(R1)의 전체가, 전원 칩 모듈 기판(1)을 따름과 함께 배열 방향(L1)에 직교하는 방향으로 보아(LX 방향으로 보아), 제2 전원 출력 단자군(12)이 배열 방향(L1)을 따라 배열하는 제2 영역(R2)에 중복하고 있는 형태를 예시하고 있다. 또한, 여기서는, 제1 전원 출력 단자군(11)에 비하여 제2 전원 출력 단자군(12)의 단자수가 많고, 제1 영역(R1)의 전체가, LX 방향으로 보아 제2 영역(R2)에 중복하고 있는 형태를 예시하고 있지만, 반대로, 제2 전원 출력 단자군(12)에 비하여 제1 전원 출력 단자군(11)의 단자수가 많고, 제2 영역(R2)의 전체가, LX 방향으로 보아 제1 영역(R1)에 중복하고 있는 형태여도 된다. 즉, 제1 전원 출력 단자군(11) 및 제2 전원 출력 단자군(12) 중, 단자수가 많은 쪽을 다단자군, 단자수가 적은 쪽을 소단자군으로 하여, 소단자군이 배열 방향(L1)을 따라 배열하는 영역의 전체가, LX 방향으로 보아, 다단자군이 배열 방향(L1)을 따라 배열하는 영역에 중복하고 있으면 된다. 또한, 여기서는, 소단자군이 배열 방향(L1)을 따라 배열하는 영역의 전체가, LX 방향으로 보아, 다단자군이 배열 방향(L1)을 따라 배열하는 영역에 중복하고 있는 형태를 예시하고 있지만, 제1 영역(R1)과 제2 영역(R2)은, LX 방향으로 보아, 적어도 일부가 중복하고 있는 형태여도 된다.
전원 출력 단자군(11, 12) 및 전원 출력 단자군(11, 12)에 접속되는 전원 배선 패턴(41, 42)은, 전원 칩 모듈(10)이 실장되는 시스템 기판(30)의 실장면(여기서는 시스템 기판 제1 면(30a))에 있어서, 전원 칩 모듈(10) 중심부로부터 외주측으로의 신호의 입력 단자로부터의 배선 경로의 부설을 방해하는 경우가 있다. 소단자군이 배열하는 영역의 전체가 다단자군이 배열하는 영역에 중복함으로써, 신호의 입력 단자로부터의 배선 경로의 부설을 방해할 가능성을 저감시켜서, 배선 경로의 확보가 용이해진다. 또한, 소단자군이 배열하는 영역의 일부가 다단자군이 배열하는 영역에 중복함으로써도, 신호의 입력 단자로부터의 배선 경로의 부설을 방해할 가능성은 어느 정도 저감되므로, 전혀 중복하지 않는 경우에 비하여 배선 경로의 확보는 용이해진다.
도 3에 도시한 바와 같이, 부하 칩 모듈(20)의 부하측 접속 단자(23)에는, 제1 전원 출력 단자군(11)에 접속되는 복수의 단자를 갖는 제1 전원 입력 단자군(31) 및 제2 전원 출력 단자군(12)에 접속되는 복수의 단자를 갖는 제2 전원 입력 단자군(32)이 포함된다. 여기서, 제1 전원 입력 단자군(31)이 배치된 영역을 부하측 제1 영역(R21)이라고 칭하고, 제2 전원 입력 단자군(32)이 배치된 영역을 부하측 제2 영역(R22)이라고 칭한다. 여기서, 최외주 열(G1)에 가장 가까운 열(도 3에 도시하는 특정 열(SG))에 있어서, 부하 칩 모듈 기판(21)의 적어도 하나의 변을 따라서 배열하여 배치된 전원 입력 단자군(제1 전원 입력 단자군(31) 또는 제2 전원 입력 단자군(32))의 배열 방향을 부하측 배열 방향(L2)으로 한다. 도 3에 도시하는 형태에서는, 특정 열(SG)에 배치된 3개의 부하측 접속 단자(23)에 의해 특정 단자군(31S)이 구성되고, 특정 단자군(31S)의 3개의 부하측 접속 단자(23)의 배열 방향이 부하측 배열 방향(L2)이 된다.
또한, 여기서는, 특히 바람직한 형태로서, 직사각형 환상으로 배치되는 부하측 접속 단자(23)의 최외주 열(G1)에 특정 열(SG)이 설정되어 있는 형태를 예시하고 있지만, 특정 열(SG)은, 최외주 열(G1)보다도 내측의 열에 설정되어 있어도 된다. 또한, 여기서는, 특히 바람직한 형태로서, 특정 열(SG)에 배치되는 특정 단자군(31S)의 모두가, 제1 전원 입력 단자군(31)에 포함되는 형태를 예시하고 있지만, 특정 단자군(31S)은, 제1 전원 입력 단자군(31)에 포함되는 부하측 접속 단자(23) 및 제2 전원 입력 단자군(32)에 포함되는 부하측 접속 단자(23)의 양쪽을 포함하고 있어도 된다. 본 실시 형태에서는, 최외주 열(G1)에 특정 열(SG)이 설정되고, 특정 열(SG)에 배치되는 특정 단자군(31S)의 모두가, 제1 전원 입력 단자군(31)에 포함되고, 제2 전원 입력 단자군(32)은, 특정 열(SG)보다도 내측(특정 열(SG)로부터 내측을 향하는 측)에 배치되어 있다.
도 3에는, 제1 전원 입력 단자군(31)이, 특정 열(SG)에 배치되는 단자를 포함하고, 제2 전원 입력 단자군(32)이, 특정 열(SG)보다도 내측에 배치되어 있는 형태를 예시하였다. 그러나, 제2 전원 입력 단자군(32)이, 특정 열(SG)에 배치되는 단자를 포함하고, 제1 전원 입력 단자군(31)이, 특정 열(SG)보다도 내측에 배치되어 있어도 된다. 즉, 제1 전원 입력 단자군(31) 및 제2 전원 입력 단자군(32) 중 어느 한쪽이, 부하측 배열 방향(L2)을 따르는 복수 열의 어느 것인 특정 열(SG)에 배치되고, 제1 전원 입력 단자군(31) 및 제2 전원 입력 단자군(32)의 어느 다른 쪽이, 특정 열(SG)보다도 내측에 배치되어 있어도 된다.
전원 칩 모듈(10)의 접속 단자(3)와 마찬가지로, 부하측 접속 단자(23)에도, 신호의 입출력 단자가 포함된다. 전원 입력 단자군(31, 32) 및 전원 입력 단자군(31, 32)에 접속되는 전원 배선 패턴(41, 42)은 부하 칩 모듈(20)이 실장되는 시스템 기판(30)의 실장면(여기서는 시스템 기판 제1 면(30a))에 있어서, 부하 칩 모듈(20)의 중심부로부터 외주측으로의 배선 경로의 부설을 방해하는 경우가 있다. 그러나, 전원 입력 단자군(31, 32) 중 어느 한쪽이, 특정 열(SG)에 배치되고, 어느 다른 쪽이, 특정 열(SG)보다도 내측에 배치되면, 제1 전원 입력 단자군(31)과 제2 전원 입력 단자군(32)은, 부하측 배열 방향(L2)에 직교하는 방향에 있어서 적어도 일부가 중복할 가능성이 높아진다. 따라서, 신호의 입출력 단자의 배선 경로의 부설을 방해할 가능성을 저감시킬 수 있다.
그런데, 도 4를 참조하여 상술한 바와 같이, 전원 칩 모듈(10)은, 전원 칩 모듈 기판(1)과, 적어도 하나의 전원용 반도체 칩(2)과, 복수의 접속 단자(3)를 구비하고 있다. 또한, 부하 칩 모듈(20)은, 부하 칩 모듈 기판(21)과, 적어도 하나의 부하 반도체 칩(22)과, 복수의 부하측 접속 단자(23)를 구비하고 있다. 도 4에 예시한 형태에서는, 전원 칩 모듈(10) 및 부하 칩 모듈(20)은, 복수의 반도체 칩(2 또는 22)을 갖고, 소위 멀티 칩 모듈(MCM: Multi Chip Module)이라고 칭해지는 하이브리드 IC로서 구성되어 있는 형태를 예시하고 있다. 멀티 칩 모듈은, 특유의 기능을 갖는 복수의 반도체 소자(반도체 칩)를 적어도 하나, 1매의 지지 기판(1 또는 21)의 상에 실장한 모듈로서 구성되어 있다. 또한, 멀티 칩 모듈은, 하나의 반도체 소자(반도체 칩)를 갖고 구성되어 있어도 된다.
또한, 도 4에서는, 반도체 소자의 하나가 BGA(Ball Grid Array) 타입인 형태를 예시하고 있지만, 도 5에 예시한 바와 같이, 반도체 소자는, SOP(Small Outline Package)나 QFP(Quad Flat Package)여도 된다. 또한, 복수의 BGA 타입의 반도체 소자를 갖고 멀티 칩 모듈이 형성되어도 된다.
멀티 칩 모듈로서 구성되는 부하 칩 모듈(20)은, 도 6에 도시한 바와 같이, 부하 반도체 칩(22)으로서, 예를 들어 마이크로컴퓨터나 DSP(Digital Signal Processor) 등의 프로세서(22p)와, 메모리(22m) 등의 주변 칩을 갖고 구성된다. 또한, 도시는 생략하지만, 전원 칩 모듈(10)도, 복수의 전원용 반도체 칩(2)을 갖고 구성되거나, 전원용 반도체 칩(2)과 컨트롤러 등의 제어 칩을 갖고 구성되거나 해도 된다.
멀티 칩 모듈에서는, 프로세서(22p)의 단자 배치를 부하 칩 모듈 기판(21) 등의 지지 기판 상에 있어서 변경할 수 있다. 즉, 부하 칩 모듈(20)이 시스템 기판(30)에 실장된 경우에 적합한 단자 배치가 되도록, 프로세서(22p)의 단자의 배치를 부하 칩 모듈 기판(21)에 있어서 재배열하여 부하측 접속 단자(23)를 배치할 수 있다. 프로세서(22p)가 범용적인 마이크로컴퓨터나 DSP의 경우, 그 단자 배치는, 반도체 벤더에 의해 결정되고 있다. 멀티 칩 모듈로서의 부하 칩 모듈(20)에서는, 프로세서(22p)의 단자 배치를, 부하 칩 모듈 기판(21)에 있어서 재배열, 부하 칩 모듈(20)의 부하측 접속 단자(23)로서 적절한 단자 배치로 할 수 있다. 도 6에는, 프로세서(22p) 및 부하 칩 모듈(20)의 단자 배치를, 프로세서(22p) 및 부하 칩 모듈(20)의 상면(단자가 없는 측)에서 본 하면(단자가 있는 측)의 투시도에 의해 도시하고 있다.
도 6에 도시한 바와 같이, 프로세서(22p)는, 프로세서(22p)에 전력을 공급하는 복수의 칩 전원 단자(31p)를 갖고 있다(도 6에 있어서 흑색 도포로 나타내는 단자). 부하 칩 모듈(20)은, 부하 칩 모듈 기판(21)에 있어서 칩 전원 단자(31p)와 전기적으로 접속되는 부하 칩측 전원 단자(제1 전원 입력 단자군(31))를 갖고 있다(마찬가지로 흑색 도포로 나타내는 단자). 프로세서(22p)의 칩 전원 단자(31p)는, 프로세서(22p)에 탑재된 반도체 다이에 대하여 적절하게 전력을 공급할 수 있는 위치(중앙 부근)에 배치되어 있다. 그러나, 부하 칩 모듈 기판(21)에 있어서 단자 배치가 재배열되고, 부하 칩 모듈(20)에서는, 최외주의 단자까지 연속하여 배열되도록 제1 전원 입력 단자군(31)이 배열되어 있다.
그런데, 복수의 반도체 소자를 부하 칩 모듈 기판(21)과 같은 지지 기판 위에서 접속함으로써, 이들 반도체 소자 사이에서만 접속되는 단자를, 멀티 칩 모듈의 단자(접속 단자(3), 부하측 접속 단자(23))로부터 삭감할 수 있다. 단자의 총 수가 삭감됨으로써, 보다 적절하게 멀티 칩 모듈에 있어서 단자를 배열할 수 있다. 예를 들어, 도 6에 예시하는 부하 칩 모듈(20)은, 프로세서(22p)와, 메모리(22m)를 갖고 구성된다. 많은 경우, 프로세서(22p)에 있어서 메모리(22m)와 접속되는 단자는, 어드레스 버스나 데이터 버스 등의 버스 신호를 포함하기 때문에, 그 개수는 많다. 프로세서(22p)와 메모리(22m)가 부하 칩 모듈 기판(21) 위에서 접속되면, 그러한 버스 신호의 단자를, 부하 칩 모듈(20)의 부하측 접속 단자(23)로부터 삭감할 수 있다. 따라서, 상술한 바와 같이 전원 입력 단자의 배치를 재배열하는 것도 용이해진다.
상세한 설명은 생략하지만, 전원 칩 모듈(10)에 대해서도 마찬가지이다. 전원용 반도체 칩(2)의 단자 배치는, 전원용 반도체 칩(2)의 벤더에 의해 결정되고 있고, 시스템 기판(30)으로의 실장 시에 최적인 배치로는 되고 있지 않는 경우가 있다. 그러나, 전원 칩 모듈 기판(1)에 있어서 재배열을 행함으로써, 전원 칩 모듈(10)의 전원 출력 단자(제1 전원 출력 단자군(11), 제2 전원 출력 단자군(12))의 단자 배치를 최적화할 수 있다.
상술한 바와 같은 전원 칩 모듈(10)과 부하 칩 모듈(20)을 시스템 기판(30)에 실장하여 회로 모듈(80)을 구성하는 경우, 도 7 내지 도 9에 도시한 바와 같이, 전원 칩 모듈(10)과 부하 칩 모듈(20)을, 시스템 기판(30)의 표층 배선층(시스템 기판 제1 면(30a)의 배선층 및 시스템 기판 제2 면(30b)의 배선층)으로 접속할 수 있다. 즉, 시스템 기판(30)의 내층 배선층을 사용하여 전력 공급을 하지 않아도 되므로, 시스템 기판(30)의 비용을 저감할 수 있다.
도 7은, 시스템 기판 제1 면(30a)의 랜드 및 전원 배선의 패턴 일례를 모식적으로 도시하고, 도 8은, 시스템 기판 제2 면(30b)의 랜드 및 전원 배선의 패턴의 일례를 모식적으로 도시하고 있다. 도 7 및 도 8에 있어서, 파선 또는 전부 칠한 것에 의한 큰 동그라미는 접속 단자(3) 및 부하측 접속 단자(23)가 접속되는 실장 랜드를 나타내고, 실선 및 파선에 의한 작은 동그라미는 스루홀(TH)을 나타내고 있다. 부호 "L11"은, 제1 전원 출력 단자군(11)이 접속되는 실장 랜드를 나타내고, 부호 "L12"는, 제2 전원 출력 단자군(12)이 접속되는 실장 랜드를 나타내고, 부호 "L31"은, 제1 전원 입력 단자군(31)이 접속되는 실장 랜드를 나타내고, 부호 "L32"는, 제2 전원 입력 단자군(32)이 접속되는 실장 랜드를 나타내고 있다. 또한, 제1 전원 배선 패턴(41)과 제2 전원 입력 단자군(32)이 접속되는 실장 랜드 "L32" 사이에는 원 환상의 절연 영역 S가 형성되어 있다.
도 7에 도시한 바와 같이, 제1 전원 입력 단자군(31) 중 특정 단자군(31S)이 접속되는 랜드는, 특정 랜드 영역(R31S)에 마련되어 있다. 제1 전원 출력 단자군(11)과 제1 전원 입력 단자군(31)을 연결하는 제1 전원 배선 패턴(41)은, 제1 전원 출력 단자군(11)과 접속되는 개소(직사각형 환상으로 배치되는 부하측 접속 단자(23)의 외연부에 대응하는 개소)에서는, 배열 방향(L1)을 따라 "W11"의 길이를 갖고, 제1 전원 입력 단자군(31)과 접속되는 장소에서는, 부하측 배열 방향(L2)을 따라 "W31"의 길이를 갖는다. 전원 칩 모듈(10)과 부하 칩 모듈(20) 사이에서는, 제1 전원 배선 패턴(41)은, "W41"의 배선 폭을 갖는다.
도 7에서는, "W11"과 "W31"과 "W41"이 동일한 길이인 형태를 예시하고 있지만, 이것들은 달라도 된다. 단, 도 15를 참조하여 후술하는 바와 같이, 적어도 "W11≥W31"인 것이 바람직하다. 즉, 시스템 기판(30)에 있어서, 특정 단자군(31S)이 접속되는 배선 패턴(제1 전원 배선 패턴(41))의 특정 단자군(31S)의 배열 방향(부하측 배열 방향(L2))을 따른 배선 폭 "W31"은, 제1 전원 출력 단자군(11)이 접속되는 배선 패턴(제1 전원 배선 패턴(41))의 제1 전원 출력 단자군(11)의 배열 방향(L1)을 따른 배선 폭 "W11" 이하인 것이 바람직하다.
마찬가지로, 도 8에 도시한 바와 같이, 제2 전원 출력 단자군(12)과 제2 전원 입력 단자군(32)을 연결하는 제2 전원 배선 패턴(42)은, 제2 전원 출력 단자군(12)과 접속되는 개소에서는, 배열 방향(L1)을 따라 "W12"의 길이를 갖고, 부하 칩 모듈(20)의 측(직사각형 환상으로 배치되는 부하측 접속 단자(23)의 외연부에 대응하는 개소)에서는, 부하측 배열 방향(L2)을 따라 "W32"의 길이를 갖는다. 전원 칩 모듈(10)과 부하 칩 모듈(20) 사이에서는, 제2 전원 배선 패턴(42)은, "W42"의 배선 폭을 갖는다. 도 8에서는, "W12"와 "W32"와 "W42"가 동일한 길이인 형태를 예시하고 있지만, 이들은 달라도 된다. 단, 적어도 "W12≥W32"인 것이 바람직하다.
부하 칩 모듈(20)에는, 부하 칩 모듈(20)의 소비 전류에 따라서 적절한 개수를 갖는 전원 입력 단자군이 마련되어 있다. 한편, 전원 칩 모듈(10)에는, 전원 칩 모듈(10)이 출력 가능한 범위에서 최대한의 전류를 출력할 수 있도록 적절한 개수를 갖는 전원 출력 단자군이 마련되어 있다. 당연히, 회로 모듈(80)에 있어서는, 전원 칩 모듈(10)은, 부하 칩 모듈(20)의 소비 전류가 최대로 되는 경우에도 충분히 전류를 공급할 수 있는 사양의 것이 사용되고 있다. 바꾸어 말하면, 부하 칩 모듈(20)의 소비 전류의 최댓값은, 전원 칩 모듈(10)의 출력 전류의 최댓값보다도 작다. 따라서, 전원 입력 단자군에 접속되는 배선의 유효 단면적은, 전원 출력 단자군에 접속되는 배선의 유효 단면적 이하이면 된다.
본 실시 형태에 있어서, 제1 전원 배선 패턴(41)은, 시스템 기판 제1 면(30a)에 있어서의 표층 배선 패턴이고, 제2 전원 배선 패턴(42)은, 시스템 기판 제2 면(30b)에 있어서의 표층 배선 패턴이다. 따라서, 제1 전원 배선 패턴(41)의 유효 단면적 및 제2 전원 배선 패턴(42)의 유효 단면적은, 각각의 배선 폭에 의해 규정할 수 있다. 상술한 바와 같이, 전원 입력 단자군에 접속되는 배선의 유효 단면적은, 전원 출력 단자군에 접속되는 배선의 유효 단면적보다도 작아도 되기 때문에, 전원 입력 단자군이 접속되는 개소에 있어서의 전원 배선 패턴의 배선 폭은, 전원 출력 단자군이 접속되는 개소에 있어서의 전원 배선 패턴의 배선 폭 이하이면 된다.
구체적으로는, 도 7에 도시한 바와 같이, 제1 전원 입력 단자군(31) 중, 특정 단자군(31S)이 접속되는 개소(직사각형 환상으로 배치되는 부하측 접속 단자(23)의 외연부)에 있어서의 제1 전원 배선 패턴(41)의 배선 폭(W31)은, 제1 전원 출력 단자군(11)이 접속되는 개소에 있어서의 제1 전원 배선 패턴(41)의 배선 폭(W11) 이하이면 된다. 또한, 도 8에 도시한 바와 같이, 직사각형 환상으로 배치되는 부하측 접속 단자(23)의 외연부에 있어서의 제2 전원 배선 패턴(42)의 배선 폭(W32)은, 제1 전원 출력 단자군(11)이 접속되는 개소에 있어서의 제2 전원 배선 패턴(42)의 배선 폭(W12) 이하이면 된다.
이러한 배선 폭은, 전원 입력 단자군 및 전원 출력 단자군이 배치되는 영역의 길이에 기초하여, 이하와 같이 규정할 수도 있다. 즉, 제1 전원 입력 단자군(31)이 배치되는 부하측 제1 영역(R21)(특정 단자군(31S)이 접속되는 특정 랜드 영역(R31S)(도 7 참조))의 부하측 배열 방향(L2)을 따른 길이(W21)(도 3 참조)이, 제1 전원 출력 단자군(11)이 배치되는 제1 영역(R1)의 길이(W1)(도 2 참조) 이하이다. 또한, 제2 전원 입력 단자군(32)이 배치되는 부하측 제2 영역(R22)의 부하측 배열 방향(L2)을 따른 길이(W22)(도 3 참조)가, 제2 전원 출력 단자군(12)이 배치되는 제1 영역(R1)의 길이(W2)(도 2 참조) 이하이다.
도 9는, 도 1에 도시하는 회로 모듈(80)의 Y 방향을 따른 모식적인 단면도이고, 스루홀 TH를 통하는 경로도 포함하여, 도 7 및 도 8에 예시한 제1 전원 배선 패턴(41) 및 제2 전원 배선 패턴(42)을 도시하고 있다. 도 1 및 도 9에 도시한 바와 같이, 전원 칩 모듈(10)과 부하 칩 모듈(20)은, 시스템 기판(30)의 동일면(여기서는 시스템 기판 제1 면(30a))에 지지되어 있음과 함께, 시스템 기판(30)의 기판면에 직교하는 Z 방향으로 보아 전원 출력 단자군(여기서는 제1 전원 출력 단자군(11))이 배치되는 최외주 열(G1)과 특정 열(SG)이 대향하도록 배치되어 있다. 그리고, 도 2, 도 3 등을 참조하여 상술한 바와 같이, 제1 전원 출력 단자군(11)은, 최외주 열(G1)에 배치되고, 제2 전원 출력 단자군(12)은, 최외주 열(G1)보다도 내측에 배치되어 있다. 또한, 제1 전원 입력 단자군(31)은, 특정 열(SG)에 배치되고, 제2 전원 입력 단자군(32)은, 특정 열(SG)보다도 내측에 배치되어 있다.
이에 의해, 도 7 내지 도 9에 도시한 바와 같이, 시스템 기판(30)의 하나의 배선층에 있어서, 제1 전원 출력 단자군(11)과 제1 전원 입력 단자군(31)을 접속하고, 다른 하나의 배선층에 있어서, 제2 전원 출력 단자군(12)과 제2 전원 입력 단자군(32)을 접속할 수 있다. 상술한 바와 같이, 특정 열(SG)이 부하 칩 모듈(20)의 최외주 열(G1)에 포함되는 경우에는, 시스템 기판(30)에 있어서 전원 칩 모듈(10) 및 부하 칩 모듈(20)을 지지하는 지지면(시스템 기판 제1 면(30a))에 있어서의 표층 배선층(특정 표층 배선층(30y))에 있어서, 제1 전원 배선 패턴(41)에 의해 제1 전원 출력 단자군(11)과 제1 전원 입력 단자군(31)을 접속할 수 있다. 또한, 제2 전원 출력 단자군(12)과 제2 전원 입력 단자군(32)을 접속하는 제2 전원 배선 패턴(42)이 형성되는 다른 배선층은, 지지면의 이면(시스템 기판 제2 면(30b))에 있어서의 표층 배선층으로 할 수 있다. 이 경우, 2층의 배선층을 갖는 시스템 기판(30)에 의해, 적절하게 전원 칩 모듈(10)과 부하 칩 모듈(20)을 접속할 수 있다.
당연히, 제2 전원 배선 패턴(42)이 형성되는 배선층은, 표층 배선층이 아닌, 도 12에 예시하는 것과 같은 내층 배선층이어도 된다. 또한, 도시는 생략하지만, 특정 열(SG)이 부하 칩 모듈(20)의 최외주 열(G1)에 포함되지 않는 경우에는, 제1 전원 출력 단자군(11)과 제1 전원 입력 단자군(31)을 접속하는 제1 전원 배선 패턴(41)이 내층 배선층에 형성되어도 된다. 마찬가지로, 제1 전원 출력 단자군(11)이 최외주 열(G1)에 배치되어 있지 않은 경우도, 도시는 생략하지만, 제1 전원 배선 패턴(41)이 내층 배선층에 형성되어도 된다. 이들의 경우도, 예를 들어 제2 전원 배선 패턴(42)이 표층 배선층에 형성되면, 3층의 배선층을 갖는 시스템 기판(30)에 의해, 적절하게 전원 칩 모듈(10)과 부하 칩 모듈(20)을 접속할 수 있다.
도 10은, 전원 칩 모듈(10)의 전원 출력 단자의 다른 배치 예를 도시하고, 도 11은, 도 10에 예시하는 전원 칩 모듈(10)을 사용한 회로 모듈(80)의 다른 구성예를 도시하고 있다. 도 1 내지 도 9를 참조하여 상술한 형태에서는, 제1 전원 출력 단자군(11)이 최외주 열(G1)에 배치되고, 제2 전원 출력 단자군(12)이 최외주 열(G1)보다도 내측의 내주 열(G2)에 배치되는 형태를 예시하였다. 도 10은, 반대로, 제2 전원 출력 단자군(12)이 최외주 열(G1)에 배치되고, 제1 전원 출력 단자군(11)이 최외주 열(G1)보다도 내측의 내주 열(G2)에 배치되는 형태를 예시하고 있다. 부하 칩 모듈(20)의 제1 전원 입력 단자군(31) 및 제2 전원 입력 단자군(32)의 배치에 대해서는, 도 1 내지 도 9를 참조하여 상술한 형태와 마찬가지이다. 또한, 도 11은, 도 9와 마찬가지로 회로 모듈(80)의 모식적인 단면도이고, 스루홀 TH를 통하는 경로도 포함하여, 부하 칩 모듈(20)과, 도 10에 예시한 전원 칩 모듈(10)을 접속하는 제1 전원 배선 패턴(41) 및 제2 전원 배선 패턴(42)을 도시하고 있다.
도 11에 도시한 바와 같이, 전원 칩 모듈(10)과 부하 칩 모듈(20)은, 시스템 기판(30)의 서로 반대측을 향하는 면에 각각 지지되어 있다. 여기에서는, 시스템 기판 제1 면(30a)에 도 10의 전원 칩 모듈(10)이 지지되고, 시스템 기판 제2 면(30b)에 부하 칩 모듈(20)이 지지되어 있는 형태를 예시하고 있다. 전원 칩 모듈(10)과 부하 칩 모듈(20)은, 시스템 기판(30)의 기판면에 직교하는 Z 방향으로 보아 전원 출력 단자군(여기서는 제2 전원 출력 단자군(12))이 배치되는 최외주 열(G1)과 특정 열(SG)이 대향하고, 또한, 전원 칩 모듈(10)과 부하 칩 모듈(20)이 중복하지 않도록 배치되어 있다.
전원 칩 모듈(10)과 부하 칩 모듈(20)은, 각각 시스템 기판(30)의 다른 면에 지지되어 있기 때문에, Z 방향으로 보아 중복하도록 배치되는 것도 가능하다. 그러나, 일반적으로 전원 칩 모듈(10)은, 소비 전류가 크고, 발열도 큰 경우가 많다. 또한, 부하 칩 모듈(20)도 내장하는 프로세서(22p)의 동작 주파수가 높고, 연산 부하도 높은 것과 같은 경우에는 발열이 커지는 경우가 있다. 따라서, 전원 칩 모듈(10)로부터의 복사열이 부하 칩 모듈(20)에 전반하는 것을 억제함과 함께, 전원 칩 모듈(10) 및 부하 칩 모듈(20)의 방열성도 고려하여, 이들은 Z 방향으로 보아 중복하지 않도록 시스템 기판(30)에 배치되어 있다.
도 10을 참조하여 상술한 바와 같이, 제1 전원 출력 단자군(11)은, 최외주 열(G1)에 배치되고, 제2 전원 출력 단자군(12)은, 최외주 열(G1)보다도 내측에 배치되어 있다. 또한, 도 3을 참조하여 상술한 바와 같이, 제1 전원 입력 단자군(31)은, 특정 열(SG)에 배치되고, 제2 전원 입력 단자군(32)은, 특정 열(SG)보다도 내측에 배치되어 있다. 이에 의해, 도 11에 도시한 바와 같이, 시스템 기판(30)의 하나의 배선층에 있어서, 제1 전원 출력 단자군(11)과 제1 전원 입력 단자군(31)을 접속하고, 다른 하나의 배선층에 있어서, 제2 전원 출력 단자군(12)과 제2 전원 입력 단자군(32)을 접속할 수 있다.
이 경우도, 특정 열(SG)이 부하 칩 모듈(20)의 최외주 열(G1)에 포함되는 경우에는, 시스템 기판(30)에 있어서 부하 칩 모듈(20)을 지지하는 시스템 기판 제2 면(30b)에 있어서의 표층 배선층(특정 표층 배선층(30y))에 있어서, 제1 전원 배선 패턴(41)에 의해 제1 전원 출력 단자군(11)과 제1 전원 입력 단자군(31)을 접속할 수 있다. 또한, 제2 전원 출력 단자군(12)과 제2 전원 입력 단자군(32)을 접속하는 제2 전원 배선 패턴(42)이 형성되는 다른 배선층은, 시스템 기판 제2 면(30b)의 이면에서 전원 칩 모듈(10)을 지지하는 시스템 기판 제1 면(30a)에 있어서의 표층 배선층으로 할 수 있다. 이 경우, 2층의 배선층을 갖는 시스템 기판(30)에 의해, 적절하게 전원 칩 모듈(10)과 부하 칩 모듈(20)을 접속할 수 있다.
도시는 생략하지만, 당연히, 제2 전원 배선 패턴(42)이 형성되는 배선층은, 표층 배선층이 아닌, 도 12에 예시하는 것과 같은 내층 배선층이면 된다. 또한, 도시는 생략하지만, 특정 열(SG)이 부하 칩 모듈(20)의 최외주 열(G1)에 포함되지 않는 경우에는, 제1 전원 출력 단자군(11)과 제1 전원 입력 단자군(31)을 접속하는 제1 전원 배선 패턴(41)이 내층 배선층에 형성되어도 된다. 이 경우도, 예를 들어 제2 전원 배선 패턴(42)이 표층 배선층에 형성되면, 3층의 배선층을 갖는 시스템 기판(30)에 의해, 적절하게 전원 칩 모듈(10)과 부하 칩 모듈(20)을 접속할 수 있다. 마찬가지로, 도시는 생략하지만, 제2 전원 출력 단자군(12)이 최외주 열(G1)에 배치되어 있지 않은 경우(도 10에 도시하는 단자 배치가 아닌 도 2에 도시하는 단자의 경우 등)는, 제2 전원 배선 패턴(42)이 내층 배선층에 형성되어도 된다. 이 경우도, 예를 들어 제1 전원 배선 패턴(41)이 표층 배선층에 형성되면, 3층의 배선층을 갖는 시스템 기판(30)에 의해, 적절하게 전원 칩 모듈(10)과 부하 칩 모듈(20)을 접속할 수 있다.
또한, 여기서는, 도 10 및 도 11을 참조하여, 전원 칩 모듈(10)에 있어서의 제1 전원 출력 단자군(11)과 제2 전원 출력 단자군(12)의 배치가 역의 형태에 대하여 설명했지만, 마찬가지로, 부하 칩 모듈(20)에 있어서 제1 전원 입력 단자군(31)과 제2 전원 입력 단자군(32)의 배치를 역으로 할 수도 있다. 그러한 형태에 대해서는, 도 1 내지 도 12를 참조한 상기의 설명으로부터 용이하게 개변 가능하기 때문에, 상세한 설명은 생략한다.
도 1 내지 도 12를 참조하여 상술한 바와 같이, 적합한 형태로서, 회로 모듈(80)은 이하의 구성을 구비한다. 시스템 기판(30)은, 전원 칩 모듈(10)과 부하 칩 모듈(20)을 접속하는 전원 경로로서, 시스템 기판(30) 중 어느 한쪽의 표층 배선층인 특정 표층 배선층(30y)에 형성되는 제1 전원 배선 패턴(41)과, 특정 표층 배선층(30y)과는 다른 배선층에 형성된 제2 전원 배선 패턴(42)을 갖는다. 또한, 전원 출력 단자군은, 제1 전원 배선 패턴(41)에 접속되는 제1 전원 출력 단자군(11)과, 제2 전원 배선 패턴(42)에 접속되는 제2 전원 출력 단자군(12)을 포함하고, 전원 입력 단자군은, 특정 단자군(31S)을 포함함과 함께 제1 전원 배선 패턴(41)에 접속되는 제1 전원 입력 단자군(31)과, 제2 전원 배선 패턴(42)에 접속되는 제2 전원 입력 단자군(32)을 포함한다. 제2 전원 배선 패턴(42)의 배선 폭(W42)은, 제1 배선 패턴(41)의 배선 폭(W41)보다도 굵다(도 7 및 도 8 참조). 그리고, 제1 전원 출력 단자군(11)이 접속되는 개소에 있어서의 제1 전원 배선 패턴(41)의 배선 폭(W11)은, 부하 칩 모듈(20)의 측에 있어서의 제1 전원 배선 패턴(41)의 배선 폭(W31) 이상이다(도 7 참조). 또한, 제2 전원 출력 단자군(12)이 접속되는 개소에 있어서의 제2 전원 배선 패턴(42)의 배선 폭(W42)은, 부하 칩 모듈(20)의 측에 있어서의 제2 전원 배선 패턴(42)의 배선 폭(W32) 이상이다.
또한, 도 1, 도 9, 도 12 등을 참조하여 상술한 바와 같이, 전원 칩 모듈(10)과 부하 칩 모듈(20)이, 시스템 기판(30)의 동일면에 지지되고, Z 방향으로 보아 전원 출력 단자군(11, 12)이 배치되는 열과 특정 열(SG)이 대향하도록 배치되는 경우에는, 제1 전원 출력 단자군(11)이, 제2 전원 출력 단자군(12)보다도 외주측의 열에 배치되고, 제1 전원 입력 단자군(31)이, 제2 전원 입력 단자군(32)보다도 외주측의 열에 배치되어 있으면 적합하다. 또한, 도 10, 도 11을 참조하여 상술한 바와 같이, 전원 칩 모듈(10)과 부하 칩 모듈(20)이, 시스템 기판(30)의 서로 반대측을 향하는 면에 각각 지지되고, Z 방향으로 보아, 전원 출력 단자군(11, 12)이 배치되는 열과 특정 열(SG)이 대향하고, 또한, 전원 칩 모듈(10)과 부하 칩 모듈(20)이 중복하지 않도록 배치되는 경우에는, 제1 전원 출력 단자군(11)이, 제2 전원 출력 단자군(12)보다도 내주측의 열에 배치되고, 제1 전원 입력 단자군(31)이, 상기 제2 전원 입력 단자군보다도 외주측의 열에 배치되어 있으면 적합하다.
도 1 내지 도 12를 참조한 상기의 설명에 있어서는, 전원 출력 단자군이, 제1 전원 출력 단자군(11) 및 제2 전원 출력 단자군(12)을 포함하고, 전원 입력 단자군이, 제1 전원 입력 단자군(31) 및 제2 전원 입력 단자군(32)을 포함하고, 2계통의 전원이, 2계통의 배선 패턴(제1 전원 배선 패턴(41) 및 제2 전원 배선 패턴(42))을 통해 접속되는 형태를 예시하였다. 그러나, 도 13 및 도 14에 예시한 바와 같이, 전원 출력 단자군이, 예를 들어 제1 전원 출력 단자군(11)만이고, 전원 입력 단자군이, 예를 들어 제1 전원 입력 단자군(31)이고, 1계통의 전원이, 1계통의 배선 패턴(예를 들어 제1 전원 배선 패턴(41))을 통해 접속되는 형태여도 된다.
즉, 복수의 접속 단자(3)에, 복수의 단자를 갖는 전원 출력 단자군(제1 전원 출력 단자군(11))이 포함되고, 복수의 부하측 접속 단자(23)에, 전원 출력 단자군에 접속되는 복수의 단자를 갖는 전원 입력 단자군(제1 전원 입력 단자군(31))이 포함되고, 전원 출력 단자군이 전원 칩 모듈 기판(1)의 적어도 하나의 변을 따르는 열에 배열하여 배치되고, 전원 입력 단자군이, 부하 칩 모듈 기판(21)의 적어도 하나의 변을 따르는 열인 특정 열(SG)에 배열하여 배치되는 특정 단자군(31S)을 갖고 있고, 특정 열(SG)에 있어서 특정 단자군(31S)이 시스템 기판(30)에 접속되는 배선 패턴(제1 전원 배선 패턴(41))의 특정 단자군(31S)의 부하측 배열 방향(L2)을 따른 배선 폭(W31)이, 전원 출력 단자군이 시스템 기판에 접속되는 배선 패턴(제1 전원 배선 패턴(41))의 전원 출력 단자군의 배열 방향(L1)을 따른 배선 폭(W11) 이하인 형태여도 된다.
도 13은, 도 9와 마찬가지로, 전원 칩 모듈(10)과 부하 칩 모듈(20)이, 시스템 기판(30)의 동일면에 지지되고, Z 방향으로 보아 전원 출력 단자군(제1 전원 출력 단자군(11))이 배치되는 열과 특정 열(SG)이 대향하도록 배치되는 경우를 도시하고 있다. 도 13에 도시한 바와 같이, 특정 열(SG)이 부하 칩 모듈(20)의 최외주에 포함되는 경우에는, 시스템 기판(30)에 있어서 전원 칩 모듈(10) 및 부하 칩 모듈(20)을 지지하는 지지면(시스템 기판 제1 면(30a))에 있어서의 표층 배선층(특정 표층 배선층(30y))에 형성되는 전원 경로(제1 전원 배선 패턴(41))에 의해 전원 출력 단자군(제1 전원 출력 단자군(11))과 전원 입력 단자군(제1 전원 입력 단자군(31))을 접속할 수 있다. 즉, 적어도 특정 표층 배선층(30y)을 갖는(1층의 배선층을 갖는) 시스템 기판(30)에 의해, 적절하게 전원 칩 모듈(10)과 부하 칩 모듈(20)을 접속할 수 있다.
도시는 생략하지만, 당연히, 제1 전원 배선 패턴(41)이 형성되는 배선층은, 특정 표층 배선층(30y)이 아닌, 지지면(시스템 기판 제1 면(30a))의 이면(시스템 기판 제2 면(30b))에 있어서의 표층 배선층이어도 된다. 이 경우에는, 시스템 기판 제1 면(30a)에 있어서 전원 칩 모듈(10) 및 부하 칩 모듈(20)을 실장하기 위한 표층 배선층(특정 표층 배선층(30y))과, 시스템 기판 제2 면(30b)에 있어서 전원 경로(제1 전원 배선 패턴(41))를 형성하기 위한 표층 배선층의 2층의 배선층을 갖는 시스템 기판(30)에 의해, 적절하게 전원 칩 모듈(10)과 부하 칩 모듈(20)을 접속할 수 있다. 마찬가지로 도시 및 상세한 설명은 생략하지만, 제1 전원 배선 패턴(41)은 내층 배선층에 형성되어도 된다. 이 경우에는, 3층의 배선층을 갖는 시스템 기판(30)에 의해, 적절하게 전원 칩 모듈(10)과 부하 칩 모듈(20)을 접속할 수 있다.
도 14는, 도 11과 마찬가지로, 전원 칩 모듈(10)과 부하 칩 모듈(20)이, 시스템 기판(30)의 서로 반대측을 향하는 면에 각각 지지되고, Z 방향으로 보아, 전원 출력 단자군(제1 전원 출력 단자군(11))이 배치되는 열과 특정 열(SG)이 대향하고, 또한, 전원 칩 모듈(10)과 부하 칩 모듈(20)이 중복하지 않도록 배치되는 경우를 도시하고 있다. 도 14에 도시하는 바와 같이, 특정 열(SG)이 부하 칩 모듈(20)의 최외주에 포함되는 경우에는, 시스템 기판(30)에 있어서 부하 칩 모듈(20)을 지지하는 지지면(시스템 기판 제2 면(30b))에 있어서의 표층 배선층(특정 표층 배선층(30y))에 형성되는 전원 경로(제1 전원 배선 패턴(41))에 의해 전원 출력 단자군(제1 전원 출력 단자군(11))과 전원 입력 단자군(제1 전원 입력 단자군(31))을 접속할 수 있다. 즉, 시스템 기판 제1 면(30a)에 있어서 전원 칩 모듈(10)을 실장하기 위한 표층 배선층과, 시스템 기판 제2 면(30b)에 있어서 부하 칩 모듈(20)을 실장함과 함께 전원 경로(제1 전원 배선 패턴(41))를 형성하기 위한 표층 배선층(특정 표층 배선층(30y))의 2층의 배선층을 갖는 시스템 기판(30)에 의해, 적절하게 전원 칩 모듈(10)과 부하 칩 모듈(20)을 접속할 수 있다.
또한, 도 14에서는, 전원 칩 모듈(10)에 있어서의 접속 단자의 배열이 도 10 및 도 11과 마찬가지로, 제1 전원 출력 단자군(11)이 최외주 열(G1)에 배치되어 있지 않은 형태를 예시하고 있지만, 도 2 및 도 9와 마찬가지로, 제1 전원 출력 단자군(11)이 최외주 열(G1)에 배치되어 있는 형태여도 된다. 또한, 당연히, 제1 전원 배선 패턴(41)이 형성되는 배선층은, 특정 표층 배선층(30y)이 아닌, 부하 칩 모듈(20)의 지지면(시스템 기판 제2 면(30b))의 이면(시스템 기판 제1 면(30a))에 있어서의 표층 배선층이어도 된다. 도시는 생략하지만, 예를 들어 특정 열(SG)이 부하 칩 모듈(20)의 최외주 열(G1)에 포함되어 있지 않고, 제1 전원 출력 단자군(11)이 전원 칩 모듈(10)의 최외주 열(G1)에 배치되어 있는 경우에는, 시스템 기판 제1 면(30a)에 있어서의 표층 배선층에 제1 전원 배선 패턴(41)이 형성되면 적합하다. 이 경우도, 2층의 배선층을 갖는 시스템 기판(30)에 의해, 적절하게 전원 칩 모듈(10)과 부하 칩 모듈(20)을 접속할 수 있다.
또한, 마찬가지로 도시 및 상세한 설명은 생략하지만, 제1 전원 배선 패턴(41)은 내층 배선층에 형성되어도 된다. 예를 들어, 특정 열(SG)이 부하 칩 모듈(20)의 최외주 열(G1)에 포함되어 있지 않고, 제1 전원 출력 단자군(11)도 전원 칩 모듈(10)의 최외주 열(G1)에 배치되어 있지 않은 경우에는, 내층 배선층에 제1 전원 배선 패턴(41)이 형성되면 적합하다. 이 경우에는, 적어도 3층의 배선층을 갖는 시스템 기판(30)에 의해, 적절하게 전원 칩 모듈(10)과 부하 칩 모듈(20)을 접속할 수 있다.
또한, 상기에 있어서는, 도 7 등을 참조하여, 제1 전원 출력 단자군(11)이 시스템 기판(30)에 접속되는 제1 전원 배선 패턴(41)(전원 출력 단자군이 시스템 기판(30)에 접속되는 배선 패턴)의 제1 전원 출력 단자군(11)의 배열 방향(L1)을 따른 배선 폭(W11)이, 특정 열에 있어서 특정 단자군(31S)이 시스템 기판(30)에 접속되는 제1 전원 배선 패턴(41)의 특정 단자군(31S)의 배열 방향(L2)을 따른 배선 폭(W31)과 동일한 형태를 예시하였다.
그러나, 전원 칩 모듈(10)에 비하여 부하 칩 모듈(20)쪽이, 입출력 신호수가 많고, 단자도 많아지는 경우가 있다. 그리고, 이 경우에는, 부하 칩 모듈(20)의 단자는, 전원 칩 모듈(10)의 단자에 비하여 고밀도로 배치되는 것이 바람직하다. 따라서, 전원 칩 모듈(10)의 단자 간격(핀 피치)에 비하여 부하 칩 모듈(20)의 단자 간격쪽이 좁아지는 경향이 있다. 도 7에는, 전원 칩 모듈(10)의 단자 간격과 부하 칩 모듈(20)의 단자 간격이 동일한 형태를 예시하고 있고, 배선 폭 "W11"과 배선 폭 "W31"이 동일하다. 그러나, 도 15에 도시한 바와 같이, 전원 칩 모듈(10)의 단자 간격에 비하여 부하 칩 모듈(20)의 단자 간격쪽이 좁은 경우에는, 배선 폭 "W11"이 배선 폭 "W31"보다도 넓어진다.
따라서, 제1 전원 출력 단자군(11)이 시스템 기판(30)에 접속되는 제1 전원 배선 패턴(41)(전원 출력 단자군이 시스템 기판(30)에 접속되는 배선 패턴)의 제1 전원 출력 단자군(11)의 배열 방향(L1)을 따른 배선 폭(W11)이, 특정 열에 있어서 특정 단자군(31S)이 시스템 기판(30)에 접속되는 제1 전원 배선 패턴(41)의 특정 단자군(31S)의 배열 방향(L2)을 따른 배선 폭(W31) 이상이면 된다.
그런데, 상기에 있어서는, 전원 칩 모듈(10)로부터 부하 칩 모듈(20)로, 2개의 배선층(바람직하게는 2개의 표층 배선층)을 이용해서 2계통의 전원을 공급할 수 있는 형태에 대하여 설명하였다. 또한, 전원 칩 모듈(10)로부터 부하 칩 모듈(20)로, 하나의 배선층(바람직하게는 표층 배선층)을 이용해서 1계통의 전원을 공급할 수 있는 형태에 대해서도 설명하였다. 2계통의 전원을 공급하는 경우, 이것은, 전원 칩 모듈(10)에 있어서의 제1 전원 출력 단자군(11) 및 제2 전원 출력 단자군(12)의 배열에 의해 실현되고 있다(도 2, 도 10 참조. 1계통의 전원을 공급하는 경우에는, 전원 칩 모듈(10)에 있어서의 전원 출력 단자군(제1 전원 출력 단자군(11))의 배열에 의해 실현된다(도 2, 도 10의 유추 적용). 이하, 2계통의 전원을 공급하는 경우를 예로서, 본 실시 형태에 따른 전원 칩 모듈(10)의 우수한 구성에 대해서, 비교예를 도시하는 도면 16도 참조하여 설명한다.
도 16은, 도 1 및 도 9와 마찬가지로, 전원 칩 모듈(10)과 부하 칩 모듈(20)이, 시스템 기판(30)의 동일면인 시스템 기판 제1 면(30a)에 지지되어 있는 경우의, 제1 전원 배선 패턴(41)을 모식적으로 도시하고 있다. 부하 칩 모듈(20)의 제1 전원 입력 단자군(31)의 배열은, 도 3 등을 참조하여 상술한 바와 같다. 한편, 전원 칩 모듈(10)에 있어서의 제1 전원 출력 단자군(11) 및 제2 전원 출력 단자군(12)은, 각각 전원 출력 단자군을 구성하는 접속 단자의 개수는, 도 2, 도 10 등을 참조하여 상술한 형태와 마찬가지이지만, 배열 방향이 다르다. 도 2, 도 10 등을 참조하여 상술한 형태에서는, 직사각 형상의 전원 칩 모듈 기판(1)의 변을 따른 배열 방향(L1)을 따라, 제1 전원 출력 단자군(11) 및 제2 전원 출력 단자군(12)이 배치되어 있었다. 그러나, 도 16에 도시하는 비교예에서는, 제1 전원 출력 단자군(11)은, 배열 방향(L1)에 직교하는 LX 방향으로 일렬로 배열하여 배치되어 있다. 또한, 제2 전원 출력 단자군(12)은, LX 방향으로 2열로 배열하여 배치되어 있다.
즉, 제1 전원 출력 단자군(11) 및 제2 전원 출력 단자군(12)은, 전원용 반도체 칩(2)의 중심으로부터 외주측을 향하여 배열하여 배치되어 있다. 이 때문에, 비교예에 있어서, 제1 전원 출력 단자군(11)이 배치되는 제1 영역(R1)의 배열 방향(L1)을 따른 길이(W1')는, 도 2 등을 참조하여 상술한 실시 형태에 있어서의 배열 방향(L1)을 따른 길이(W1)에 비교하여 짧게 되어 있다. 도 2 등을 참조하여 상술한 실시 형태에서는, 배열 방향(L1)을 따라 3개의 접속 단자(3)가 배열되어 있지만, 비교예에서는 배열 방향(L1)을 따른 접속 단자(3)는 1개이고, 비교예에서는 배열 방향(L1)을 따른 제1 영역(R1)의 길이가 대략 3분의 1이 되고 있다. 이 때문에, 제1 전원 출력 단자군(11)이 접속되는 개소에 있어서의 제1 전원 배선 패턴(41)의 배선 폭(W11)도, 도 16에 도시하는 비교예에서는, 도 7을 참조하여 상술한 실시 형태와 비교하여 짧아지고, 제1 전원 배선 패턴(41)의 유효 단면적도 좁아지고 있다.
비교예에 있어서 제1 전원 배선 패턴(41)의 유효 단면적을 증가시키는 방법으로서, 표층 배선층 이외의 배선층도 사용하는 것을 생각할 수 있다. 시스템 기판 제1 면(30a)의 제1 전원 배선 패턴(41)과 동일한 배선 폭으로 다른 배선층도 사용하여, 도 7을 참조하여 상술한 실시 형태와 동등한 유효 단면적을 확보하기 위해서는, 다른 2개의 배선층을 사용할 필요가 있다. 예를 들어, 시스템 기판 제2 면(30b)의 배선층과, 도시하지 않은 내층 배선층을 사용할 필요가 있다. 도 9 및 도 11을 참조하여 상술한 바와 같이, 부하 칩 모듈(20)의 특정 열(SG)이 최외주 열(G1)에 포함되는 경우에는, 시스템 기판(30)은 최저 2층의 배선 선을 갖는 기판에 의해 구성할 수 있다. 그러나, 비교예에서는 3층의 배선층이 필요해진다.
제2 전원 출력 단자군(12)에 대해서도, 도 2 등을 참조하여 상술한 형태에서는, 배열 방향(L1)을 따라 6개의 접속 단자(3)가 배열되어 있지만, 비교예에서는 배열 방향(L1)을 따른 접속 단자(3)는 2개이고, 비교예에서는 배열 방향(L1)을 따른 제2 영역(R2)의 길이도 대략 3분의 1이 되고 있다. 따라서, 제1 전원 배선 패턴(41)과 마찬가지로, 도 16에 도시하는 비교예에서는, 도 8을 참조하여 상술한 실시 형태와 비교하여 짧아지고, 제2 전원 배선 패턴(42)의 유효 단면적도 좁아진다. 이 때문에, 제2 전원 배선 패턴(42)에 대해서도, 마찬가지로 다른 배선층을 사용할 필요가 생기고, 시스템 기판(30)의 비용이 상승할 가능성이 있다.
한편, 도 1 내지 도 15를 참조하여 상술한 바와 같이, 본 실시 형태에서는, 전원 칩 모듈(10)이 실장되는 시스템 기판(30)의 면 방향으로 충분한 배선 폭을 확보할 수 있고, 충분한 배선의 유효 단면적을 확보할 수 있다. 따라서, 당해 기판의 두께 방향에 있어서 배선의 유효 단면적을 확장할 필요가 없고, 시스템 기판(30)의 배선층(내층 배선층)이 증가하는 것을 억제할 수 있다.
〔실시 형태의 개요〕
이하, 상기에 있어서 설명한 전원 칩 모듈(10) 및 회로 모듈(80)의 개요에 대하여 간단하게 설명한다.
하나의 양태로서, 직사각형 판상의 전원 칩 모듈 기판(1)과, 당해 전원 칩 모듈 기판(1)의 상면(1a)에 지지된 적어도 하나의 전원용 반도체 칩(2)과, 상기 전원 칩 모듈 기판(1)의 하면(1b)에 있어서 상기 전원 칩 모듈 기판(1)의 각 변을 따라 복수 열의 직사각형 환상으로 배열되어 있음과 함께 상기 전원용 반도체 칩(2)에 전기적으로 접속되어 있는 복수의 접속 단자(3)를 구비한 전원 칩 모듈(10)과, 직사각형 판상의 부하 칩 모듈 기판(21)과, 당해 부하 칩 모듈 기판(21)의 상면(21a)에 지지된 적어도 하나의 부하 반도체 칩(22)과, 상기 부하 칩 모듈 기판(21)의 하면(21b)에 있어서 상기 부하 칩 모듈 기판(21)의 각 변을 따라 복수 열의 직사각형 환상으로 배열되어 있음과 함께 상기 부하 반도체 칩(22)에 전기적으로 접속되어 있는 복수의 부하측 접속 단자(23)를 구비한 부하 칩 모듈(20)과, 상기 전원 칩 모듈(10) 및 상기 부하 칩 모듈(20)을 지지하는 시스템 기판(30)을 구비한 회로 모듈(80)은 복수의 상기 접속 단자(3)에는, 복수의 단자를 갖는 전원 출력 단자군(11)이 포함되고, 복수의 상기 부하측 접속 단자(23)에는, 상기 전원 출력 단자군(11)에 접속되는 복수의 단자를 갖는 전원 입력 단자군(31)이 포함되고, 상기 전원 출력 단자군(11)은, 상기 전원 칩 모듈 기판(1)의 적어도 하나의 변을 따른 열에 배열하여 배치되고, 상기 전원 입력 단자군(31)은, 상기 부하 칩 모듈 기판(21)의 적어도 하나의 변을 따른 열인 특정 열(SG)에 배열하여 배치되는 특정 단자군(31S)을 갖고, 상기 전원 출력 단자군(11)이 상기 시스템 기판(30)에 접속되는 배선 패턴(41)의 상기 전원 출력 단자군(11)의 배열 방향(L1)을 따른 배선 폭(W11)은, 상기 특정 열에 있어서 상기 특정 단자군(31S)이 상기 시스템 기판(30)에 접속되는 배선 패턴(41)의 상기 특정 단자군(31S)의 배열 방향(L2)을 따른 배선 폭(W31) 이상이다.
부하 칩 모듈(20)에는, 부하 칩 모듈(20)의 소비 전류에 따라서 적절한 개수를 갖는 전원 입력 단자군이 마련되어 있다. 한편, 전원 칩 모듈(10)에는, 전원 칩 모듈(10)이 출력 가능한 범위에서 최대한의 전류를 출력할 수 있도록 적절한 개수를 갖는 전원 출력 단자군이 마련되어 있다. 당연히, 전원 칩 모듈(10)은, 부하 칩 모듈(20)의 소비 전류가 최대로 되는 경우에도 충분히 전류를 공급할 수 있는 사양의 것이 사용되고 있다. 바꾸어 말하면, 부하 칩 모듈(20)의 소비 전류의 최댓값은, 전원 칩 모듈(10)의 출력 전류의 최댓값보다도 작다. 따라서, 전원 입력 단자군에 접속되는 배선의 유효 단면적은, 전원 출력 단자군에 접속되는 배선의 유효 단면적보다도 작아도 된다. 본 구성에 의하면, 전원 출력 단자군이 접속되는 배선 패턴의 배선 폭(W11)이, 전원 입력 단자군이 접속되는 배선 패턴의 배선 폭(W31) 이상이다. 따라서, 전원 칩 모듈(10)과 부하 칩 모듈(80)을 적절하게 접속할 수 있다.
여기서, 상기 시스템 기판(30)은, 상기 전원 칩 모듈(10)과 상기 부하 칩 모듈(20)을 접속하는 전원 경로로서, 상기 시스템 기판(30) 중 어느 한쪽의 표층 배선층인 특정 표층 배선층(30y)에 형성되는 제1 배선 패턴(41)과, 상기 특정 표층 배선층(30y)과는 다른 배선층에 형성된 제2 배선 패턴(42)을 갖고, 상기 전원 출력 단자군은, 상기 제1 배선 패턴(41)에 접속되는 제1 전원 출력 단자군(11)과, 상기 제2 배선 패턴(42)에 접속되는 제2 전원 출력 단자군(12)을 포함하고, 상기 전원 입력 단자군은, 상기 특정 단자군(31S)을 포함함과 함께 상기 제1 배선 패턴(41)에 접속되는 제1 전원 입력 단자군(31)과, 상기 제2 배선 패턴(42)에 접속되는 제2 전원 입력 단자군(32)을 포함하고, 상기 제2 배선 패턴(42)의 배선 폭(W42)은, 상기 제1 배선 패턴(41)의 배선 폭(W41)보다도 굵고, 상기 제1 전원 출력 단자군(11)이 접속되는 개소에 있어서의 상기 제1 배선 패턴(41)의 배선 폭(W11)은, 상기 부하 칩 모듈(20)의 측에 있어서의 상기 제1 배선 패턴(41)의 배선 폭(W31) 이상이고, 상기 제2 전원 출력 단자군(12)이 접속되는 개소에 있어서의 상기 제2 배선 패턴(42)의 배선 폭(W42)은, 상기 부하 칩 모듈(20)의 측에 있어서의 상기 제2 배선 패턴(42)의 배선 폭(W32) 이상이면 적합하다.
상술한 바와 같이, 부하 칩 모듈(20)의 소비 전류의 최댓값은, 전원 칩 모듈(10)의 출력 전류의 최댓값보다도 작다. 따라서, 전원 입력 단자군에 접속되는 배선의 유효 단면적은, 전원 출력 단자군에 접속되는 배선의 유효 단면적보다도 작아도 된다. 본 구성에 의하면, 각각 전원 입력 단자군이 배치되는 영역의 길이(W21, W22)가, 대응하는 전원 출력 단자군이 배치되는 영역의 길이(W1, W2) 이하이다. 따라서, 적절하게 전원 칩 모듈(10)과 부하 칩 모듈(80)을 적절하게 접속할 수 있다.
또한, 상기 전원 칩 모듈(10)과 상기 부하 칩 모듈(20)은, 상기 시스템 기판(30)의 동일면에 지지되어 있음과 함께, 상기 시스템 기판(30)의 기판면에 직교하는 방향(Z)으로 보아 상기 전원 출력 단자군(11, 12)이 배치되는 열과 상기 특정 열(SG)이 대향하도록 배치되고, 상기 제1 전원 출력 단자군(11)은 상기 제2 전원 출력 단자군(12)보다도 외주측의 열에 배치되고, 상기 제1 전원 입력 단자군(31)은 상기 제2 전원 입력 단자군(32)보다도 외주측의 열에 배치되어 있으면 적합하다.
이 구성에 의하면, 시스템 기판(30)의 특정 표층 배선층(30y)에 있어서, 제1 전원 출력 단자군(11)과 제1 전원 입력 단자군(31)을 접속하고, 다른 하나의 배선층에 있어서, 제2 전원 출력 단자군(12)과 제2 전원 입력 단자군(32)을 접속할 수 있다. 제2 전원 출력 단자군(12)과 제2 전원 입력 단자군(32)을 접속하는 다른 배선층은, 예를 들어 특정 표층 배선층(30y)이 형성되는 지지면(30a)의 이면(30b)에 있어서의 표층 배선층으로 할 수 있다. 이 경우, 2층의 배선층을 갖는 시스템 기판(30)에 의해, 적절하게 전원 칩 모듈(10)과 상기 부하 칩 모듈(20)을 접속할 수 있다. 또한, 제2 전원 출력 단자군(12)과 제2 전원 입력 단자군(32)을 접속하는 다른 배선층은, 이면(30b)에 있어서의 표층 배선층이 아닌, 내층 배선층에서 행할 수도 있다. 이 경우에도, 예를 들어 3층의 배선층을 갖는 시스템 기판(30)에 의해, 적절하게 전원 칩 모듈(10)과 부하 칩 모듈(20)을 접속할 수 있다.
또한, 상기 전원 칩 모듈(10)과 부하 칩 모듈(20)은, 시스템 기판(30)의 서로 반대측을 향하는 면에 각각 지지되어 있음과 함께, 시스템 기판(30)의 기판면에 직교하는 방향(Z)으로 보아, 전원 출력 단자군(11, 12)이 배치되는 열과 특정 열(SG)이 대향하고, 또한, 전원 칩 모듈(10)과 부하 칩 모듈(20)이 중복하지 않도록 배치되고, 제1 전원 출력 단자군(11)은 제2 전원 출력 단자군(12)보다도 내주측의 열에 배치되고, 제1 전원 입력 단자군(31)은 제2 전원 입력 단자군(32)보다도 외주측의 열에 배치되어 있으면 적합하다.
상기와 마찬가지로, 이 구성에 의하면, 시스템 기판(30)의 특정 표층 배선층(30y)을 사용하여 제1 전원 출력 단자군(11)과 제1 전원 입력 단자군(31)을 접속하고, 다른 하나의 배선층을 사용하여 제2 전원 출력 단자군(12)과 제2 전원 입력 단자군(32)을 접속할 수 있다. 제2 전원 출력 단자군(12)과 제2 전원 입력 단자군(32)을 접속하는 다른 배선층은, 예를 들어 특정 표층 배선층(30y)이 형성되는 면(30b)의 이면(30a)에 있어서의 표층 배선층으로 할 수 있다. 이 경우, 2층의 배선층을 갖는 시스템 기판(30)에 의해, 적절하게 전원 칩 모듈(10)과 상기 부하 칩 모듈(20)을 접속할 수 있다. 또한, 제2 전원 출력 단자군(12)과 제2 전원 입력 단자군(32)을 접속하는 다른 배선층은, 특정 표층 배선층(30y)이 형성되는 면(30b)의 이면(30a)에 있어서의 표층 배선층이 아닌, 내층 배선층에서 행할 수도 있다. 이 경우에도, 예를 들어 3층의 배선층을 갖는 시스템 기판(30)에 의해, 적절하게 전원 칩 모듈(10)과 부하 칩 모듈(20)을 접속할 수 있다.
하나의 양태로서, 직사각형 판상의 전원 칩 모듈 기판(1)과, 당해 전원 칩 모듈 기판(1)의 상면(1a)에 지지된 적어도 하나의 전원용 반도체 칩(2)과, 상기 전원 칩 모듈 기판(1)의 하면(1b)에 있어서 상기 전원 칩 모듈 기판(1)의 각 변을 따라 복수 열의 직사각형 환상으로 배열되어 있음과 함께 상기 전원용 반도체 칩(2)에 전기적으로 접속되어 있는 복수의 접속 단자(3)를 구비한 전원 칩 모듈(10)은, 복수의 상기 접속 단자(3)에는, 제1 전압을 출력하는 복수의 단자를 갖는 제1 전원 출력 단자군(11) 및 제2 전압을 출력하는 복수의 단자를 갖는 제2 전원 출력 단자군(12)이 포함되고, 상기 제1 전원 출력 단자군(11) 및 상기 제2 전원 출력 단자군(12) 중 어느 한쪽의 전원 출력 단자군은, 상기 전원 칩 모듈 기판(1)의 적어도 하나의 변을 따르는 최외주의 열인 최외주 열(G1)에 배열하여 배치되고, 상기 제1 전원 출력 단자군(11) 및 상기 제2 전원 출력 단자군(12)의 어느 다른 쪽의 전원 출력 단자군은, 상기 최외주 열(G1)보다도 내측의 열인 내주 열(G2)의 하나에, 상기 최외주 열(SG)에 있어서의 상기 전원 출력 단자군의 배열 방향(L1)을 따라 배열하여 배치되고, 상기 제1 전원 출력 단자군(11)이 배치된 제1 영역(R1)과, 상기 제2 전원 출력 단자군(12)이 배치된 제2 영역(R2)은, 상기 전원 칩 모듈 기판(1)을 따름과 함께 상기 배열 방향(L1)에 직교하는 방향(LX)으로 보아, 적어도 일부가 중복하고 있다.
이 구성에 의하면, 최외주 열(G1)에 배열하여 배치되는 전원 출력 단자군과 전원의 공급받는 쪽을, 전원 칩 모듈(10)이 실장되는 기판의 실장면에 형성되는 표층 배선에 의해 접속할 수 있다. 또한, 최외주 열(G1)에 배열하여 배치되는 전원 출력 단자군은, 직사각형 환상으로 배열된 접속 단자(3)의 둘레 방향에 인접하고 있기 때문에, 배열 방향(L1)를 따른 방향에 있어서, 충분한 배선 폭을 갖고, 배선 임피던스가 억제된 표층 배선을 마련할 수 있다. 내주 열(G2)에 배치되는 전원 출력 단자군은, 최외주 열(G1)에 배열하여 배치되는 전원 출력 단자군과, 배열 방향(L1)에 직교하는 방향(LX)으로 보아, 적어도 일부가 중복하고 있기 때문에, 상기와 같이 실장면에 있어서의 표층 배선에 의해 전원의 공급받는 쪽과 접속하는 것은 곤란하다. 그러나, 당해 기판의 실장면의 표층 배선 이외의 다른 배선층에 마련한 배선에 의해, 적절하게 전원의 공급받는 쪽과 접속할 수 있다. 즉, 전원 칩 모듈(10)이 실장되는 기판의 면 방향에 충분한 배선 폭을 확보할 수 있고, 충분한 배선의 유효 단면적을 확보할 수 있기 때문에, 당해 기판의 두께 방향에 있어서 배선의 유효 단면적을 확장할 필요가 없다. 따라서, 당해 기판의 배선층(내층 배선층)이 증가하는 것을 억제할 수 있다. 이와 같이, 본 구성에 의하면, 실장 기판의 배선층이 증가하는 것을 억제하면서, 전원의 공급원과 공급받는 쪽의 적절한 접속이 가능하게 된다.
여기서, 상기 제1 전원 출력 단자군(11) 및 상기 제2 전원 출력 단자군(12) 중, 단자수가 많은 쪽을 다단자군, 단자수가 적은 쪽을 소단자군으로 하여, 상기 소단자군이 상기 배열 방향(L1)을 따라 배열하는 영역의 전체가, 상기 전원 칩 모듈 기판(1)을 따름과 함께 상기 배열 방향(L1)에 직교하는 방향으로 보아, 상기 다단자군이 상기 배열 방향(L1)을 따라 배열하는 영역에 중복하고 있으면 적합하다.
복수 열의 직사각형 환상으로 배열된 접속 단자(3)에는, 신호의 입출력 단자도 포함되지만, 전원 출력 단자군 및 전원 출력 단자군에 접속되는 배선은, 전원 칩 모듈(10)이 실장되는 기판의 실장면에 있어서, 전원 칩 모듈(10) 중심부로부터 외주측으로의 신호의 입력 단자로부터의 배선 경로의 부설을 방해하는 경우가 있다. 본 구성에 의하면, 소단자군이 배열하는 영역의 전체가 다단자군이 배열하는 영역에 중복하기 때문에, 신호의 입력 단자로부터의 배선 경로의 부설을 방해할 가능성을 저감시켜서, 배선 경로의 확보가 용이해진다.
상기의 전원 칩 모듈(10)과, 당해 전원 칩 모듈(10)에 접속되는 부하 칩 모듈(20)을 구비한 회로 모듈(80)은, 상기 부하 칩 모듈(20)은, 직사각형 판상의 부하 칩 모듈 기판(21)과, 당해 부하 칩 모듈 기판(21)의 상면(21a)에 지지된 적어도 하나의 부하 반도체 칩(22)과, 상기 부하 칩 모듈 기판(21)의 하면(21b)에 있어서 상기 부하 칩 모듈 기판(21)의 각 변을 따라 복수 열의 직사각형 환상으로 배열되어 있음과 함께 상기 부하 반도체 칩(22)에 전기적으로 접속되어 있는 복수의 부하측 접속 단자(23)를 구비하고, 복수의 상기 부하측 접속 단자(23)에는, 전원 입력 단자군으로서, 상기 제1 전원 출력 단자군(11)에 접속되는 복수의 단자를 갖는 제1 전원 입력 단자군(31) 및 상기 제2 전원 출력 단자군(12)에 접속되는 복수의 단자를 갖는 제2 전원 입력 단자군(32)이 포함되고, 상기 제1 전원 입력 단자군(31)이 배치된 영역을 부하측 제1 영역(R21), 상기 제2 전원 입력 단자군(32)이 배치된 영역을 부하측 제2 영역(R22)으로 하고, 최외주의 열에 가장 가까운 열에 있어서, 상기 부하 칩 모듈 기판(21)의 적어도 하나의 변을 따라서 배열하여 배치된 상기 전원 입력 단자군의 배열 방향을 부하측 배열 방향(L2)으로 하여, 상기 제1 전원 입력 단자군(31)은, 상기 부하측 배열 방향(L2)을 따르는 상기 부하측 제1 영역의 길이(W21)가, 상기 배열 방향(L1)을 따르는 방향에 있어서의 상기 제1 영역(R1)의 길이(W1) 이하로 되도록 배치되고, 상기 제2 전원 입력 단자군(32)은, 상기 부하측 배열 방향(L2)을 따르는 방향에 있어서의 상기 부하측 제2 영역(R22)의 길이(W22)가, 상기 배열 방향(L1)을 따르는 방향에 있어서의 상기 제2 영역(R2)의 길이(W2) 이하로 되도록 배치되어 있으면 적합하다.
부하 칩 모듈(20)에는, 부하 칩 모듈(20)의 소비 전류에 따라서 적절한 개수를 갖는 전원 입력 단자군이 마련되어 있다. 한편, 전원 칩 모듈(10)에는, 전원 칩 모듈(10)이 출력 가능한 범위에서 최대한의 전류를 출력할 수 있도록 적절한 개수를 갖는 전원 출력 단자군이 마련되어 있다. 당연히, 전원 칩 모듈(10)은, 부하 칩 모듈(20)의 소비 전류가 최대로 되는 경우에도 충분히 전류를 공급할 수 있는 사양의 것이 사용되고 있다. 바꾸어 말하면, 부하 칩 모듈(20)의 소비 전류의 최댓값은, 전원 칩 모듈(10)의 출력 전류의 최댓값보다도 작다. 따라서, 전원 입력 단자군에 접속되는 배선의 유효 단면적은, 전원 출력 단자군에 접속되는 배선의 유효 단면적보다도 작아도 된다. 본 구성에 의하면, 각각 전원 입력 단자군이 배치되는 영역의 길이(W21, W22)가, 대응하는 전원 출력 단자군이 배치되는 영역의 길이(W1, W2) 이하이다. 따라서, 적절하게 전원 칩 모듈(10)과 부하 칩 모듈(80)을 적절하게 접속할 수 있다.
여기서, 상기 제1 전원 입력 단자군(31) 및 상기 제2 전원 입력 단자군(32) 중 어느 한쪽이, 상기 부하측 배열 방향(L2)을 따르는 복수 열의 어느 하나인 특정 열(SG)에 배치되고, 상기 제1 전원 입력 단자군(31) 및 상기 제2 전원 입력 단자군(32)의 어느 다른 쪽이, 상기 특정 열(SG)보다도 내측에 배치되어 있으면 적합하다.
전원 칩 모듈(10)의 접속 단자(3)와 마찬가지로, 복수 열의 직사각형 환상으로 배열된 부하측 접속 단자(23)에도, 신호의 입출력 단자가 포함된다. 전원 입력 단자군 및 전원 입력 단자군에 접속되는 배선은, 부하 칩 모듈(20)이 실장되는 기판의 실장면에 있어서, 부하 칩 모듈(20)의 중심부로부터 외주측으로의 배선 경로의 부설을 방해하는 경우가 있다. 그러나, 본 구성에 의하면, 부하측 배열 방향(L2)에 직교하는 방향에 있어서 적어도 일부가 중복하도록, 제1 전원 입력 단자군(31)과 제2 전원 입력 단자군(32)이 배치된다. 따라서, 신호의 입출력 단자의 배선 경로의 부설을 방해할 가능성을 저감시킬 수 있다.
또한, 상기 제1 전원 입력 단자군(31) 및 상기 제2 전원 입력 단자군(32) 중 어느 한쪽이, 상기 특정 열(SG)에 배치되고, 어느 다른 쪽이, 상기 특정 열(SG)보다도 내측에 배치되어 있는 경우, 상기 전원 칩 모듈(10) 및 상기 부하 칩 모듈(20)을 지지하는 시스템 기판(30)을 더 구비하고, 상기 전원 칩 모듈(10)과 상기 부하 칩 모듈(20)은, 상기 시스템 기판(30)의 동일면에 지지되어 있음과 함께, 상기 시스템 기판(30)의 기판면에 직교하는 방향(Z)으로 보아 상기 전원 출력 단자군이 배치되는 최외주 열(G1)과 상기 특정 열(SG)이 대향하도록 배치되고, 상기 제1 전원 출력 단자군(11)은 상기 최외주 열(G1)에 배치되고, 상기 제2 전원 출력 단자군(12)은 상기 최외주 열(G1)보다도 내측에 배치되고, 상기 제1 전원 입력 단자군(31)은 상기 특정 열(SG)에 배치되고, 상기 제2 전원 입력 단자군(32)은, 상기 특정 열(SG)보다도 내측에 배치되어 있으면 적합하다.
이 구성에 의하면, 시스템 기판(30)의 하나의 배선층에 있어서, 제1 전원 출력 단자군(11)과 제1 전원 입력 단자군(31)을 접속하고, 다른 하나의 배선층에 있어서, 제2 전원 출력 단자군(12)과 제2 전원 입력 단자군(32)을 접속할 수 있다. 특정 열(SG)이 부하 칩 모듈(20)의 최외주 열(G1)에 포함되는 경우에는, 시스템 기판(30)에 있어서 전원 칩 모듈(10) 및 부하 칩 모듈(20)을 지지하는 지지면(30a)에 있어서의 표층 배선층에 있어서, 제1 전원 출력 단자군(11)과 제1 전원 입력 단자군(31)을 접속할 수 있다. 또한, 제2 전원 출력 단자군(12)과 제2 전원 입력 단자군(32)을 접속하는 다른 배선층은, 예를 들어 지지면(30a)의 이면(30b)에 있어서의 표층 배선층으로 할 수 있다. 이 경우, 2층의 배선층을 갖는 시스템 기판(30)에 의해, 적절하게 전원 칩 모듈(10)과 상기 부하 칩 모듈(20)을 접속할 수 있다. 또한, 특정 열(SG)이 부하 칩 모듈(20)의 최외주 열(G1)에 포함되지 않는 경우에는, 제1 전원 출력 단자군(11)과 제1 전원 입력 단자군(31)의 접속을 내층 배선에서 행한다. 이 경우에는, 예를 들어 3층의 배선층을 갖는 시스템 기판(30)에 의해, 적절하게 전원 칩 모듈(10)과 부하 칩 모듈(20)을 접속할 수 있다.
또한, 상기 제1 전원 입력 단자군(31) 및 상기 제2 전원 입력 단자군(32) 중 어느 한쪽이, 상기 특정 열(SG)에 배치되고, 어느 다른 쪽이, 상기 특정 열(SG)보다도 내측에 배치되어 있는 경우, 상기 전원 칩 모듈(10) 및 상기 부하 칩 모듈(20)을 지지하는 시스템 기판(30)을 더 구비하고, 상기 전원 칩 모듈(10)과 상기 부하 칩 모듈(20)은, 상기 시스템 기판(30)의 서로 반대측을 향하는 면에 각각 지지되어 있음과 함께, 상기 시스템 기판(30)의 기판면에 직교하는 방향(Z)으로 보아, 상기 전원 출력 단자군이 배치되는 최외주 열(G1)과 상기 특정 열(SG)이 대향하고, 또한, 상기 전원 칩 모듈(10)과 상기 부하 칩 모듈(20)이 중복하지 않도록 배치되고, 상기 제2 전원 출력 단자군(12)은 상기 최외주 열(G1)에 배치되고, 상기 제1 전원 출력 단자군(11)은, 상기 최외주 열(G1)보다도 내측에 배치되고, 상기 제1 전원 입력 단자군(31)은, 상기 특정 열(SG)에 배치되고, 상기 제2 전원 입력 단자군(32)은, 상기 특정 열(SG)보다도 내측에 배치되어 있으면 적합하다.
상기와 마찬가지로, 이 구성에 의하면, 시스템 기판(30)의 하나의 배선층에 있어서, 제1 전원 출력 단자군(11)과 제1 전원 입력 단자군(31)을 접속하고, 다른 하나의 배선층에 있어서, 제2 전원 출력 단자군(12)과 제2 전원 입력 단자군(32)을 접속할 수 있다. 특정 열(SG)이 부하 칩 모듈(20)의 최외주 열(G1)에 포함되는 경우에는, 시스템 기판(30)에 있어서 부하 칩 모듈(20)을 지지하는 면(30b)에 있어서의 표층 배선층에 있어서, 제1 전원 출력 단자군(11)과 제1 전원 입력 단자군(31)을 접속할 수 있다. 또한, 제2 전원 출력 단자군(12)과 제2 전원 입력 단자군(32)을 접속하는 다른 배선층은, 예를 들어 이 면(30b)의 이면에서 전원 칩 모듈(10)을 지지하는 면(30a)에 있어서의 표층 배선층으로 할 수 있다. 이 경우, 2층의 배선층을 갖는 시스템 기판(30)에 의해, 적절하게 전원 칩 모듈(10)과 부하 칩 모듈(20)을 접속할 수 있다. 또한, 특정 열(SG)이 부하 칩 모듈(20)의 최외주 열(G1)에 포함되지 않는 경우에는, 제1 전원 출력 단자군(11)과 제1 전원 입력 단자군(31)의 접속을 내층 배선층에서 행한다. 이 경우에는, 예를 들어 3층의 배선층을 갖는 시스템 기판(30)에 의해, 적절하게 전원 칩 모듈(10)과 부하 칩 모듈(20)을 접속할 수 있다.
1: 전원 칩 모듈 기판
1a: 전원 칩 모듈 기판의 상면
1b: 전원 칩 모듈 기판의 하면
2: 전원용 반도체 칩
3: 접속 단자
10: 전원 칩 모듈
11: 제1 전원 출력 단자군
12: 제2 전원 출력 단자군
20: 부하 칩 모듈
21: 부하 칩 모듈 기판
21a: 부하 칩 모듈 기판의 상면
21b: 부하 칩 모듈 기판의 하면
22: 부하 반도체 칩
23: 부하측 접속 단자
30: 시스템 기판
30y: 특정 표층 배선층
31: 제1 전원 입력 단자군
32: 제2 전원 입력 단자군
41: 제1 전원 배선 패턴(제1 배선 패턴)
42: 제2 전원 배선 패턴(제2 배선 패턴)
80: 회로 모듈
G1: 최외주 열
G2: 내주 열
L1: 배열 방향
L2: 부하측 배열 방향
R1: 제1 영역
R2: 제2 영역
R21: 부하측 제1 영역
R22: 부하측 제2 영역
SG: 특정 열
W11: 배선 폭
W12: 배선 폭
W31: 배선 폭
W32: 배선 폭

Claims (10)

  1. 직사각형 판상의 전원 칩 모듈 기판과, 당해 전원 칩 모듈 기판의 상면에 지지된 적어도 하나의 전원용 반도체 칩과, 상기 전원 칩 모듈 기판의 하면에 있어서 상기 전원 칩 모듈 기판의 각 변을 따라 복수 열의 직사각형 환상으로 배열되어 있음과 함께 상기 전원용 반도체 칩에 전기적으로 접속되어 있는 복수의 접속 단자를 구비한 전원 칩 모듈과,
    직사각형 판상의 부하 칩 모듈 기판과, 당해 부하 칩 모듈 기판의 상면에 지지된 적어도 하나의 부하 반도체 칩과, 상기 부하 칩 모듈 기판의 하면에 있어서 상기 부하 칩 모듈 기판의 각 변을 따라 복수 열의 직사각형 환상으로 배열되어 있음과 함께 상기 부하 반도체 칩에 전기적으로 접속되어 있는 복수의 부하측 접속 단자를 구비한 부하 칩 모듈과,
    상기 전원 칩 모듈 및 상기 부하 칩 모듈을 지지하는 시스템 기판을 구비한 회로 모듈이며,
    복수의 상기 접속 단자에는, 복수의 단자를 갖는 전원 출력 단자군이 포함되고,
    복수의 상기 부하측 접속 단자에는, 상기 전원 출력 단자군에 접속되는 복수의 단자를 갖는 전원 입력 단자군이 포함되고,
    상기 전원 출력 단자군은, 상기 전원 칩 모듈 기판의 적어도 하나의 변을 따르는 열에 배열하여 배치되고,
    상기 전원 입력 단자군은, 상기 부하 칩 모듈 기판의 적어도 하나의 변을 따르는 열인 특정 열에 배열하여 배치되는 특정 단자군을 갖고,
    상기 전원 출력 단자군이 상기 시스템 기판에 접속되는 배선 패턴의 상기 전원 출력 단자군의 배열 방향을 따른 배선 폭은, 상기 특정 열에 있어서 상기 특정 단자군이 상기 시스템 기판에 접속되는 배선 패턴의 상기 특정 단자군의 배열 방향을 따른 배선 폭 이상인, 회로 모듈.
  2. 제1항에 있어서, 상기 시스템 기판은, 상기 전원 칩 모듈과 상기 부하 칩 모듈을 접속하는 전원 경로로서, 상기 시스템 기판 중 어느 한쪽의 표층 배선층인 특정 표층 배선층에 형성되는 제1 배선 패턴과, 상기 특정 표층 배선층과는 다른 배선층에 형성된 제2 배선 패턴을 갖고,
    상기 전원 출력 단자군은, 상기 제1 배선 패턴에 접속되는 제1 전원 출력 단자군과, 상기 제2 배선 패턴에 접속되는 제2 전원 출력 단자군을 포함하고,
    상기 전원 입력 단자군은, 상기 특정 단자군을 포함함과 함께 상기 제1 배선 패턴에 접속되는 제1 전원 입력 단자군과, 상기 제2 배선 패턴에 접속되는 제2 전원 입력 단자군을 포함하고,
    상기 제2 배선 패턴의 배선 폭은, 상기 제1 배선 패턴의 배선 폭보다도 굵고,
    상기 제1 전원 출력 단자군이 접속되는 개소에 있어서의 상기 제1 배선 패턴의 배선 폭은, 상기 부하 칩 모듈의 측에 있어서의 상기 제1 배선 패턴의 배선 폭 이상이고,
    상기 제2 전원 출력 단자군이 접속되는 개소에 있어서의 상기 제2 배선 패턴의 배선 폭은, 상기 부하 칩 모듈의 측에 있어서의 상기 제2 배선 패턴의 배선 폭 이상인, 회로 모듈.
  3. 제2항에 있어서, 상기 전원 칩 모듈과 상기 부하 칩 모듈은, 상기 시스템 기판의 동일면에 지지되어 있음과 함께, 상기 시스템 기판의 기판면에 직교하는 방향으로 보아 상기 전원 출력 단자군이 배치되는 열과 상기 특정 열이 대향하도록 배치되고,
    상기 제1 전원 출력 단자군은, 상기 제2 전원 출력 단자군보다도 외주측의 열에 배치되고,
    상기 제1 전원 입력 단자군은, 상기 제2 전원 입력 단자군보다도 외주측의 열에 배치되어 있는, 회로 모듈.
  4. 제2항에 있어서, 상기 전원 칩 모듈과 상기 부하 칩 모듈은, 상기 시스템 기판의 서로 반대측을 향하는 면에 각각 지지되어 있음과 함께, 상기 시스템 기판의 기판면에 직교하는 방향으로 보아, 상기 전원 출력 단자군이 배치되는 열과 상기 특정 열이 대향하고, 또한, 상기 전원 칩 모듈과 상기 부하 칩 모듈이 중복하지 않도록 배치되고,
    상기 제1 전원 출력 단자군은, 상기 제2 전원 출력 단자군보다도 내주측의 열에 배치되고,
    상기 제1 전원 입력 단자군은, 상기 제2 전원 입력 단자군보다도 외주측의 열에 배치되어 있는, 회로 모듈.
  5. 직사각형 판상의 전원 칩 모듈 기판과, 당해 전원 칩 모듈 기판의 상면에 지지된 적어도 하나의 전원용 반도체 칩과, 상기 전원 칩 모듈 기판의 하면에 있어서 상기 전원 칩 모듈 기판의 각 변을 따라 복수 열의 직사각형 환상으로 배열되어 있음과 함께 상기 전원용 반도체 칩에 전기적으로 접속되어 있는 복수의 접속 단자를 구비한 전원 칩 모듈이며,
    복수의 상기 접속 단자에는, 제1 전압을 출력하는 복수의 단자를 갖는 제1 전원 출력 단자군 및 제2 전압을 출력하는 복수의 단자를 갖는 제2 전원 출력 단자군이 포함되고,
    상기 제1 전원 출력 단자군 및 상기 제2 전원 출력 단자군 중 어느 한쪽의 전원 출력 단자군은, 상기 전원 칩 모듈 기판의 적어도 하나의 변을 따르는 최외주의 열인 최외주 열에 배열하여 배치되고,
    상기 제1 전원 출력 단자군 및 상기 제2 전원 출력 단자군의 어느 다른 쪽의 전원 출력 단자군은, 상기 최외주 열보다도 내측의 열인 내주 열의 하나에, 상기 최외주 열에 있어서의 상기 전원 출력 단자군의 배열 방향을 따라서 배열하여 배치되고,
    상기 제1 전원 출력 단자군이 배치된 제1 영역과, 상기 제2 전원 출력 단자군이 배치된 제2 영역은, 상기 전원 칩 모듈 기판을 따름과 함께 상기 배열 방향에 직교하는 방향으로 보아, 적어도 일부가 중복하고 있는, 전원 칩 모듈.
  6. 제5항에 있어서, 상기 제1 전원 출력 단자군 및 상기 제2 전원 출력 단자군 중, 단자수가 많은 쪽을 다단자군, 단자수가 적은 쪽을 소단자군으로 하여,
    상기 소단자군이 상기 배열 방향을 따라서 배열하는 영역의 전체가, 상기 전원 칩 모듈 기판을 따름과 함께 상기 배열 방향에 직교하는 방향으로 보아, 상기 다단자군이 상기 배열 방향을 따라서 배열하는 영역에 중복하고 있는, 전원 칩 모듈.
  7. 제5항 또는 제6항에 기재된 전원 칩 모듈과, 당해 전원 칩 모듈에 접속되는 부하 칩 모듈을 구비한 회로 모듈이며,
    상기 부하 칩 모듈은, 직사각형 판상의 부하 칩 모듈 기판과, 당해 부하 칩 모듈 기판의 상면에 지지된 적어도 하나의 부하 반도체 칩과, 상기 부하 칩 모듈 기판의 하면에 있어서 상기 부하 칩 모듈 기판의 각 변을 따라 복수 열의 직사각형 환상으로 배열되어 있음과 함께 상기 부하 반도체 칩에 전기적으로 접속되어 있는 복수의 부하측 접속 단자를 구비하고,
    복수의 상기 부하측 접속 단자에는, 전원 입력 단자군으로서, 상기 제1 전원 출력 단자군에 접속되는 복수의 단자를 갖는 제1 전원 입력 단자군 및 상기 제2 전원 출력 단자군에 접속되는 복수의 단자를 갖는 제2 전원 입력 단자군이 포함되고,
    상기 제1 전원 입력 단자군이 배치된 영역을 부하측 제1 영역, 상기 제2 전원 입력 단자군이 배치된 영역을 부하측 제2 영역으로 하고,
    최외주의 열에 가장 가까운 열에 있어서, 상기 부하 칩 모듈 기판의 적어도 하나의 변을 따라서 배열하여 배치된 상기 전원 입력 단자군의 배열 방향을 부하측 배열 방향으로 하여,
    상기 제1 전원 입력 단자군은, 상기 부하측 배열 방향을 따르는 방향에 있어서의 상기 부하측 제1 영역의 길이가, 상기 배열 방향을 따르는 방향에 있어서의 상기 제1 영역의 길이 이하로 되도록 배치되고, 상기 제2 전원 입력 단자군은, 상기 부하측 배열 방향을 따르는 방향에 있어서의 상기 부하측 제2 영역의 길이가, 상기 배열 방향을 따르는 방향에 있어서의 상기 제2 영역의 길이 이하로 되도록 배치되어 있는, 회로 모듈.
  8. 제7항에 있어서, 상기 제1 전원 입력 단자군 및 상기 제2 전원 입력 단자군 중 어느 한쪽이, 상기 부하측 배열 방향을 따르는 복수 열의 어느 하나인 특정 열에 배치되고,
    상기 제1 전원 입력 단자군 및 상기 제2 전원 입력 단자군의 어느 다른 쪽이, 상기 특정 열보다도 내측에 배치되어 있는, 회로 모듈.
  9. 제8항에 있어서, 상기 전원 칩 모듈 및 상기 부하 칩 모듈을 지지하는 시스템 기판을 더 구비하고,
    상기 전원 칩 모듈과 상기 부하 칩 모듈은, 상기 시스템 기판의 동일면에 지지되어 있음과 함께, 상기 시스템 기판의 기판면에 직교하는 방향으로 보아 상기 전원 출력 단자군이 배치되는 상기 최외주 열과 상기 특정 열이 대향하도록 배치되고,
    상기 제1 전원 출력 단자군은, 상기 최외주 열에 배치되고,
    상기 제2 전원 출력 단자군은, 상기 최외주 열보다도 내측에 배치되고,
    상기 제1 전원 입력 단자군은, 상기 특정 열에 배치되고,
    상기 제2 전원 입력 단자군은, 상기 특정 열보다도 내측에 배치되어 있는, 회로 모듈.
  10. 제8항에 있어서, 상기 전원 칩 모듈 및 상기 부하 칩 모듈을 지지하는 시스템 기판을 더 구비하고,
    상기 전원 칩 모듈과 상기 부하 칩 모듈은, 상기 시스템 기판의 서로 반대측을 향하는 면에 각각 지지되어 있음과 함께, 상기 시스템 기판의 기판면에 직교하는 방향으로 보아, 상기 전원 출력 단자군이 배치되는 상기 최외주 열과 상기 특정 열이 대향하고, 또한, 상기 전원 칩 모듈과 상기 부하 칩 모듈이 중복하지 않도록 배치되고,
    상기 제2 전원 출력 단자군은, 상기 최외주 열에 배치되고,
    상기 제1 전원 출력 단자군은, 상기 최외주 열보다도 내측에 배치되고,
    상기 제1 전원 입력 단자군은, 상기 특정 열에 배치되고,
    상기 제2 전원 입력 단자군은, 상기 특정 열보다도 내측에 배치되어 있는, 회로 모듈.
KR1020207036054A 2018-07-10 2019-05-27 회로 모듈 및 전원 칩 모듈 KR102472475B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2018-130940 2018-07-10
JP2018130940 2018-07-10
PCT/JP2019/020914 WO2020012796A1 (ja) 2018-07-10 2019-05-27 回路モジュール及び電源チップモジュール

Publications (2)

Publication Number Publication Date
KR20210010535A true KR20210010535A (ko) 2021-01-27
KR102472475B1 KR102472475B1 (ko) 2022-11-30

Family

ID=69142961

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207036054A KR102472475B1 (ko) 2018-07-10 2019-05-27 회로 모듈 및 전원 칩 모듈

Country Status (6)

Country Link
US (1) US11335633B2 (ko)
EP (1) EP3790043A4 (ko)
JP (1) JP7120309B2 (ko)
KR (1) KR102472475B1 (ko)
CN (1) CN112335035A (ko)
WO (1) WO2020012796A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024005310A1 (ko) * 2022-06-27 2024-01-04 엘지이노텍 주식회사 연성 회로기판, cof 모듈 및 이를 포함하는 전자디바이스

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110112905A (zh) 2018-02-01 2019-08-09 台达电子企业管理（上海）有限公司 主板上芯片供电系统
CN113946199A (zh) * 2020-07-15 2022-01-18 台达电子企业管理（上海）有限公司 供电系统
DE102020203145B4 (de) * 2020-03-11 2023-02-09 Vitesco Technologies GmbH Leiterplattenanordnung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003528449A (ja) * 2000-03-22 2003-09-24 インターナショナル・レクチファイヤー・コーポレーション ゲートドライバマルチチップモジュール
JP2014082245A (ja) 2012-10-15 2014-05-08 J Devices:Kk 半導体記憶装置及びその製造方法
KR20180016602A (ko) * 2015-08-31 2018-02-14 아이신에이더블류 가부시키가이샤 반도체 장치, 칩 모듈 및 반도체 모듈
JP6300420B2 (ja) * 2014-09-26 2018-03-28 ルネサスエレクトロニクス株式会社 電子装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009445A (ja) * 2000-06-21 2002-01-11 Sumitomo Metal Electronics Devices Inc 電子装置
JP2011124549A (ja) * 2009-11-11 2011-06-23 Canon Inc 半導体装置
JP5503567B2 (ja) * 2011-01-26 2014-05-28 株式会社日立製作所 半導体装置および半導体装置実装体
JP5673455B2 (ja) * 2011-09-09 2015-02-18 株式会社村田製作所 電源制御回路モジュール
JP2015099890A (ja) * 2013-11-20 2015-05-28 株式会社東芝 半導体装置、及び半導体パッケージ
JP2015111360A (ja) * 2013-12-06 2015-06-18 ソニー株式会社 半導体モジュール
US9933475B2 (en) * 2015-04-24 2018-04-03 Hitachi, Ltd. Semiconductor device and multi-chip module
WO2016203354A1 (en) * 2015-06-19 2016-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
JP6317855B2 (ja) 2015-06-26 2018-04-25 ルネサスエレクトロニクス株式会社 電子装置
JP6443556B2 (ja) 2015-08-31 2018-12-26 アイシン・エィ・ダブリュ株式会社 半導体装置及び半導体モジュール
WO2020157877A1 (ja) * 2019-01-30 2020-08-06 ウルトラメモリ株式会社 半導体モジュール、半導体部材、及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003528449A (ja) * 2000-03-22 2003-09-24 インターナショナル・レクチファイヤー・コーポレーション ゲートドライバマルチチップモジュール
JP2014082245A (ja) 2012-10-15 2014-05-08 J Devices:Kk 半導体記憶装置及びその製造方法
JP6300420B2 (ja) * 2014-09-26 2018-03-28 ルネサスエレクトロニクス株式会社 電子装置
KR20180016602A (ko) * 2015-08-31 2018-02-14 아이신에이더블류 가부시키가이샤 반도체 장치, 칩 모듈 및 반도체 모듈

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024005310A1 (ko) * 2022-06-27 2024-01-04 엘지이노텍 주식회사 연성 회로기판, cof 모듈 및 이를 포함하는 전자디바이스

Also Published As

Publication number Publication date
US20210249344A1 (en) 2021-08-12
US11335633B2 (en) 2022-05-17
JP7120309B2 (ja) 2022-08-17
WO2020012796A1 (ja) 2020-01-16
EP3790043A4 (en) 2021-07-14
EP3790043A1 (en) 2021-03-10
JPWO2020012796A1 (ja) 2021-05-13
KR102472475B1 (ko) 2022-11-30
CN112335035A (zh) 2021-02-05

Similar Documents

Publication Publication Date Title
KR102472475B1 (ko) 회로 모듈 및 전원 칩 모듈
US10229900B2 (en) Semiconductor memory device including stacked chips and memory module having the same
JP6468360B2 (ja) 半導体装置、チップモジュール及び半導体モジュール
KR101218011B1 (ko) 플립 칩 인터커넥션 패드 레이아웃 반도체 패키지 및 그 생산 방법
US7095107B2 (en) Ball assignment schemes for integrated circuit packages
JP2010192680A (ja) 半導体装置
US9620483B2 (en) Semiconductor integrated circuit including power TSVS
US20090260864A1 (en) Circuit board and semiconductor integrated circuit module including the same
US20040061223A1 (en) Integrated circuit die and/or package having a variable pitch contact array for maximization of number of signal lines per routing layer
JPH09223861A (ja) 半導体集積回路及びプリント配線基板
US9252132B2 (en) Semiconductor device and semiconductor module
TW202031106A (zh) 多層印刷基板
US5691569A (en) Integrated circuit package that has a plurality of staggered pins
JPH07202359A (ja) 回路基板
JP7362380B2 (ja) 配線基板及び半導体装置
US20170084559A1 (en) Semiconductor devices with redistribution pads
JP2002057418A (ja) プリント配線基板
JP2008159815A (ja) 半導体装置の製造方法
JP2015177171A (ja) 半導体装置
JP7342803B2 (ja) 電子部品内蔵基板及びこれを備える電子機器
WO2022176489A1 (ja) フレキシブル配線基板、機能デバイスおよび機能モジュール
US20230082556A1 (en) Design technique of wiring to be provided on wiring circuit board to be mounted in electronic apparatus
JP2001024146A (ja) 半導体装置および半導体装置の実装方法
KR20160071701A (ko) 반도체 패키지, 모듈 기판 및 이를 포함하는 반도체 패키지 모듈
US20180005888A1 (en) Semiconductor device and semiconductor chip

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right