KR20210010442A - 촬상 소자, 전자 기기 - Google Patents

촬상 소자, 전자 기기 Download PDF

Info

Publication number
KR20210010442A
KR20210010442A KR1020207030347A KR20207030347A KR20210010442A KR 20210010442 A KR20210010442 A KR 20210010442A KR 1020207030347 A KR1020207030347 A KR 1020207030347A KR 20207030347 A KR20207030347 A KR 20207030347A KR 20210010442 A KR20210010442 A KR 20210010442A
Authority
KR
South Korea
Prior art keywords
region
pixel
unit
substrate
contact
Prior art date
Application number
KR1020207030347A
Other languages
English (en)
Other versions
KR102664630B1 (ko
Inventor
테츠야 우치다
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority to KR1020247011994A priority Critical patent/KR20240052878A/ko
Publication of KR20210010442A publication Critical patent/KR20210010442A/ko
Application granted granted Critical
Publication of KR102664630B1 publication Critical patent/KR102664630B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H04N5/369—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 기술은, FD 용량을 작게 할 수 있도록 하는 촬상 소자, 전자 기기에 관한 것이다. 기판과, 기판에 마련된 제1의 광전변환 영역을 포함하는 제1의 화소와, 제1의 광전변환 영역의 옆으로서, 기판에 마련된 제2의 광전변환 영역을 포함하는 제2의 화소와, 제1의 광전변환 영역과 제2의 광전변환 영역의 사이로서, 기판에 마련된 트렌치와, 제1의 화소에 포함되는 제1의 영역과, 제2의 화소에 포함되는 제2의 영역과, 제1의 영역, 제2의 영역 및 트렌치에 접한 제3의 영역을 구비한다. 본 기술은, 예를 들면, CMOS 이미지 센서에 적용할 수 있다.

Description

촬상 소자, 전자 기기
본 기술은 촬상 소자, 전자 기기 관한 것으로서, 예를 들면, 소정의 트랜지스터를 복수의 화소에서 공유하여 이용하는 경우에 적용하기 알맞은 촬상 소자, 전자 기기에 관한 것이다.
종래, 촬상 장치에 마련된 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서는, 포토 다이오드 및 트랜지스터 등의 소자를 화소마다 구비한다. 또한, CMOS 이미지 센서로서, 각 화소의 사이에 인접하는 화소를 전기적으로 분리하는 DTI(Deep Trench Isolation)를 구비하는 구성에 관한 제안도 있다.
DTI를 마련함으로써, 소정의 트랜지스터를 복수의 화소에서 공유하는 경우에 FD(플로팅 디퓨전) 영역을 각 화소에 마련하고 복수의 FD 영역을 배선으로 전기적으로 접속할 필요가 있다. FD 영역을 배선으로 접속함으로써 배선 길이가 길어지기 때문에 FD 용량이 커질 가능성이 있다. FD 용량이 커지면 변환 효율이 내려가고 출력 신호가 작아지고 S/N이 악화할 가능성이 있다.
특허 문헌 1에서는, 인접 화소의 FD 영역의 양방에 전기적으로 접속되는 콘택트를 형성함으로써, FD 영역을 전기적으로 도통시키고 FD 용량의 증대를 억제하는 것이 제안되어 있다.
특허 문헌 1 : 미국 특허출원 공개 제2017/0200763호 명세서
특허 문헌 1에 의하면, 인접 화소의 FD 영역을 접속하고 접촉 저항의 상승을 억제하기 위해, 또한 콘택트의 맞춤 어긋남이 발생해도 괜찮게 하기 위해, 콘택트를 크게 형성하거나 FD 영역을 크게 형성하거나 할 필요가 있다.
특허 문헌 1에 의하면, 콘택트나 FD 영역을 작게 하는 것은 한계가 있다. FD 용량을 작게 하고 변환 효율을 보다 높이고 S/N을 보다 높이는 것이 요망된다.
본 기술은, 이와 같은 상황을 감안하여 이루어진 것으로, S/N을 높일 수 있도록 하는 것이다.
본 기술의 한 측면의 촬상 소자는, 기판과, 상기 기판에 마련된 제1의 광전변환 영역을 포함하는 제1의 화소와, 상기 제1의 광전변환 영역의 옆으로서, 상기 기판에 마련된 제2의 광전변환 영역을 포함하는 제2의 화소와, 상기 제1의 광전변환 영역과 상기 제2의 광전변환 영역의 사이로서, 상기 기판에 마련된 트렌치와, 상기 제1의 화소에 포함되는 제1의 영역과, 상기 제2의 화소에 포함되는 제2의 영역과, 상기 제1의 영역, 상기 제2의 영역 및 상기 트렌치에 접한 제3의 영역을 구비한다.
본 기술의 한 측면의 전자 기기는, 기판과, 상기 기판에 마련된 제1의 광전변환 영역을 포함하는 제1의 화소와, 상기 제1의 광전변환 영역의 옆으로서, 상기 기판에 마련된 제2의 광전변환 영역을 포함하는 제2의 화소와, 상기 제1의 광전변환 영역과 상기 제2의 광전변환 영역의 사이로서, 상기 기판에 마련된 트렌치와, 상기 제1의 화소에 포함되는 제1의 영역과, 상기 제2의 화소에 포함되는 제2의 영역과, 상기 제1의 영역, 상기 제2의 영역 및 상기 트렌치에 접한 제3의 영역을 구비하는 촬상 소자를 포함한다.
본 기술의 한 측면의 촬상 소자에서는, 기판과, 기판에 마련된 제1의 광전변환 영역을 포함하는 제1의 화소와, 제1의 광전변환 영역의 옆으로서, 기판에 마련된 제2의 광전변환 영역을 포함하는 제2의 화소와, 제1의 광전변환 영역과 제2의 광전변환 영역의 사이로서, 기판에 마련된 트렌치와, 제1의 화소에 포함되는 제1의 영역과, 제2의 화소에 포함되는 제2의 영역과, 제1의 영역, 제2의 영역 및 트렌치에 접한 제3의 영역이 구비된다.
본 기술의 한 측면의 전자 기기에서는 상기 촬상 소자가 포함된다.
본 기술의 한 측면에 의하면, S/N을 높일 수 있다.
또한, 여기에 기재된 효과는 반드시 한정되는 것이 아니고 본 개시 중에 기재된 어느 하나의 효과라도 좋다.
도 1은 촬상 장치의 구성례를 도시하는 도면.
도 2는 촬상 소자의 구성례를 도시하는 도면.
도 3은 본 기술이 적용된 촬상 소자의 제1의 실시의 형태의 평면도.
도 4는 본 기술이 적용된 촬상 소자의 제1의 실시의 형태의 평면도.
도 5는 촬상 소자의 회로도.
도 6은 제1의 실시의 형태의 촬상 소자의 단면도.
도 7은 제1의 실시의 형태의 촬상 소자의 단면도.
도 8은 접속부의 구성에 관해 설명하기 위한 도면.
도 9는 촬상 소자의 제조에 관해 설명하기 위한 도면.
도 10은 제2의 실시의 형태에서의 촬상 소자의 평면도.
도 11은 제3의 실시의 형태에서의 촬상 소자의 평면도.
도 12는 제3의 실시의 형태에서의 촬상 소자의 단면도.
도 13은 제4의 실시의 형태에서의 촬상 소자의 평면도.
도 14는 제5의 실시의 형태에서의 촬상 소자의 평면도.
도 15는 제6의 실시의 형태에서의 촬상 소자의 평면도.
도 16은 제6의 실시의 형태에서의 촬상 소자의 단면도.
도 17은 촬상 소자의 제조에 관해 설명하기 위한 도면.
도 18은 제7의 실시의 형태에서의 촬상 소자의 평면도.
도 19는 제7의 실시의 형태에서의 촬상 소자의 평면도.
도 20은 제7의 실시의 형태에서의 촬상 소자의 단면도.
도 21은 내시경 수술 시스템의 개략적인 구성의 한 예를 도시하는 도면.
도 22는 카메라 헤드 및 CCU의 기능 구성의 한 예를 도시하는 블록도.
도 23은 차량 제어 시스템의 개략적인 구성의 한 예를 도시하는 블록도.
도 24는 차외 정보 검출부 및 촬상부의 설치 위치의 한 예를 도시하는 설명도.
이하에 본 기술을 실시하기 위한 형태(이하, 실시의 형태라고 한다)에 관해 설명한다.
본 기술은, 촬상 장치에 적용할 수 있기 때문에 여기서는, 촬상 장치에 본 기술을 적용한 경우를 예로 들어 설명을 행한다. 또한, 여기서는 촬상 장치를 예로 들어 설명을 계속하지만, 본 기술은, 촬상 장치에의 적용으로 한정되는 것이 아니고 디지털 스틸 카메라나 비디오 카메라 등의 촬상 장치, 휴대 전화기 등의 촬상 기능을 갖는 휴대 단말 장치, 화상 판독부에 촬상 장치를 이용하는 복사기 등, 화상 취입부(광전변환부)에 촬상 장치를 이용하는 전자 기기 전반에 대해 적용 가능하다. 또한, 전자 기기에 탑재되는 모듈형상의 형태, 즉 카메라 모듈을 촬상 장치로 하는 경우도 있다.
도 1은, 본 개시의 전자 기기의 한 예인 촬상 장치의 구성례를 도시하는 블록도이다. 도 1에 도시하는 바와 같이, 촬상 장치(10)는, 렌즈군(11) 등을 포함하는 광학계, 촬상 소자(12), 카메라 신호 처리부인 DSP 회로(13), 프레임 메모리(14), 표시부(15), 기록부(16), 조작계(17) 및 전원계(18) 등을 갖고 있다.
그리고 DSP 회로(13), 프레임 메모리(14), 표시부(15), 기록부(16), 조작계(17) 및 전원계(18)가 버스 라인(19)을 통하여 서로 접속되는 구성으로 되어 있다. CPU(20)는 촬상 장치(10) 내의 각 부분을 제어한다.
렌즈군(11)은, 피사체로부터의 입사광(상광)을 취입하여 촬상 소자(12)의 촬상면 위에 결상한다. 촬상 소자(12)는, 렌즈군(11)에 의해 촬상면 위에 결상된 입사광의 광량을 화소 단위로 전기 신호로 변환하여 화소 신호로서 출력한다. 이 촬상 소자(12)로서, 이하에 설명한 화소를 포함하는 촬상 소자(이미지 센서)를 이용할 수 있다.
표시부(15)는, 액정 표시부나 유기 EL(electro luminescence) 표시부 등의 패널형 표시부로 이루어지고 촬상 소자(12)에서 촬상된 동화 또는 정지화를 표시한다. 기록부(16)는, 촬상 소자(12)에서 촬상된 동화 또는 정지화를 HDD(Hard Disk Drive)나 메모리 카드 등의 기록 매체에 기록한다.
조작계(17)는, 유저에 의한 조작하에 본 촬상 장치가 갖는 다양한 기능에 관해 조작 지령을 발한다. 전원계(18)는, DSP 회로(13), 프레임 메모리(14), 표시부(15), 기록부(16) 및 조작계(17)의 동작 전원이 되는 각종의 전원을 이들 공급 대상에 대해 적절히 공급한다.
<촬상 소자의 구성>
도 2는, 촬상 소자(12)의 구성례를 도시하는 블록도이다. 촬상 소자(12)는 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서로 할 수 있다.
촬상 소자(12)는, 화소 어레이부(41), 수직 구동부(42), 칼럼 처리부(43), 수평 구동부(44) 및 시스템 제어부(45)를 포함하여 구성된다. 화소 어레이부(41), 수직 구동부(42), 칼럼 처리부(43), 수평 구동부(44) 및 시스템 제어부(45)는 도시하지 않은 반도체 기판(칩)위에 형성되어 있다.
화소 어레이부(41)에는, 입사광량에 응한 전하량의 광전하를 발생하여 내부에 축적하는 광전변환 소자를 갖는 단위 화소(예를 들면, 도 3의 화소(50))가 행렬형상으로 2차원 배치되어 있다. 또한, 이하에서는, 입사광량에 응한 전하량의 광전하를 단지 「전하」로 기술하고 단위 화소를 단지 「화소」로 기술하는 경우도 있다.
화소 어레이부(41)에는 또한, 행렬형상의 화소 배열에 대해 행마다 화소 구동선(46)이 도면의 좌우 방향(화소행의 화소의 배열 방향)에 따라 형성되며, 열마다 수직 신호선(47)이 도면의 상하 방향(화소열의 화소의 배열 방향)에 따라 형성되어 있다. 화소 구동선(46)의 일단은, 수직 구동부(42)의 각 행에 대응한 출력단에 접속되어 있다.
촬상 소자(12)는 또한, 신호 처리부(48) 및 데이터 격납부(49)를 구비하고 있다. 신호 처리부(48) 및 데이터 격납부(49)에 관해서는, 촬상 소자(12)와는 다른 기판에 마련된 외부 신호 처리부, 예를 들면 DSP(Digital Signal Processor)나 소프트웨어에 의한 처리라도 좋고 촬상 소자(12)와 같은 기판 위에 탑재해도 좋다.
수직 구동부(42)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고 화소 어레이부(41)의 각 화소를 전 화소 동시 또는 행 단위 등으로 구동하는 화소 구동부이다. 이 수직 구동부(42)는, 그 구체적인 구성에 관해서는 도시를 생략하지만, 판독 주사계와, 소출(掃出) 주사계 또는, 일괄 소출, 일괄 전송을 갖는 구성으로 되어 있다.
판독 주사계는, 단위 화소로부터 신호를 판독하기 위해, 화소 어레이부(41)의 단위 화소를 행 단위로 차례로 선택 주사한다. 행 구동(롤링 셔터 동작)인 경우, 소출에 관해서는, 판독 주사계에 의해 판독 주사가 행하여지는 판독행에 대해, 그 판독 주사보다도 셔터 스피드의 시간분만큼 선행하여 소출 주사가 행하여진다. 또한, 글로벌 노광(글로벌 셔터 동작)인 경우는, 일괄 전송보다도 셔터 스피드의 시간만큼 선행하여 일괄 소출이 행하여진다.
이 소출에 의해, 판독행의 단위 화소의 광전변환 소자로부터 불필요한 전하가 소출된다(리셋된다). 그리고 불필요 전하가 소출(리셋)에 의해, 이른바 전자 셔터 동작이 행하여진다. 여기서, 전자 셔터 동작이란, 광전변환 소자의 광전하를 버리고 새롭게 노광을 시작하는(광전하의 축적을 시작한) 동작인 것을 말한다.
판독 주사계에 의한 판독 동작에 의해 판독되는 신호는, 그 직전의 판독 동작 또는 전자 셔터 동작 이후에 입사한 광량에 대응하는 것이다. 행 구동인 경우는, 직전의 판독 동작에 의한 판독 타이밍 또는 전자 셔터 동작에 의한 소출 타이밍부터, 금회의 판독 동작에 의한 판독 타이밍까지의 기간이, 단위 화소에서의 광전하의 축적 기간(노광 기간)이 된다. 글로벌 노광인 경우는, 일괄 소출부터 일괄 전송까지의 기간이 축적 기간(노광 기간)이 된다.
수직 구동부(42)에 의해 선택 주사된 화소행의 각 단위 화소로부터 출력되는 화소 신호는, 수직 신호선(47)의 각각을 통하여 칼럼 처리부(43)에 공급된다. 칼럼 처리부(43)는, 화소 어레이부(41)의 화소열마다, 선택행의 각 단위 화소로부터 수직 신호선(47)을 통하여 출력되는 화소 신호에 대해 소정의 신호 처리를 행함과 함께, 신호 처리 후의 화소 신호를 일시적으로 유지한다.
구체적으로는, 칼럼 처리부(43)는, 신호 처리로서 적어도, 노이즈 제거 처리, 예를 들면 CDS(Correlated Double Sampling ; 상관 이중 샘플링) 처리를 행한다. 이 칼럼 처리부(43)에 의한 상관 이중 샘플링에 의해, 리셋 노이즈나 증폭 트랜지스터의 임계치 편차 등의 화소 고유의 고정 패턴 노이즈가 제거된다. 또한, 칼럼 처리부(43)에 노이즈 제거 처리 이외에 예를 들면, AD(아날로그-디지털) 변환 기능을 갖게 하여, 신호 레벨을 디지털 신호로 출력하는 것도 가능하다.
수평 구동부(44)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고 칼럼 처리부(43)의 화소열에 대응하는 단위회로를 순번대로 선택한다. 이 수평 구동부(44)에 의한 선택 주사에 의해, 칼럼 처리부(43)에서 신호 처리된 화소 신호가 순번대로 신호 처리부(48)에 출력된다.
시스템 제어부(45)는, 각종의 타이밍 신호를 생성하는 타이밍 제너레이터 등에 의해 구성되고 타이밍 제너레이터에서 생성된 각종의 타이밍 신호를 기초로 수직 구동부(42), 칼럼 처리부(43) 및 수평 구동부(44) 등의 구동 제어를 행한다.
신호 처리부(48)는, 적어도 가산 처리 기능을 가지며, 칼럼 처리부(43)로부터 출력되는 화소 신호에 대해 가산 처리 등의 여러 가지의 신호 처리를 행한다. 데이터 격납부(49)는, 신호 처리부(48)에서의 신호 처리에 있어서, 그 처리에 필요한 데이터를 일시적으로 격납한다.
<화소 어레이부의 화소 배치>
<제1의 실시의 형태에서의 화소의 구성례>
도 3은, 화소 어레이부(41)에 행렬형상으로 배치되어 있는 단위 화소(50)의 배치례를 도시하는 도면이다. 제1의 실시의 형태에서의 화소(50)를 화소(50a)로 하여 설명을 계속한다.
화소 어레이부(41)에는, 행렬형상으로, 단위 화소(50a)가 복수 배치되어 있다. 도 3에서는, 화소 어레이부(41)에 배치되어 있는 4×4의 16개의 화소(50a)를 예시하고 있다. 여기서는, 2화소 공유인 경우를 예로 들어 설명한다. 도 4를 참조하여 후술하는 바와 같이, 2화소에서 리셋 트랜지스터, 증폭 트랜지스터, 선택 트랜지스터를 공유하고 FD(플로팅 디퓨전)를 공유하는 구성으로 되어 있다.
도 3에서는, 종방향으로 배치되어 있는 2화소(50a)가 공유화소로 되어 있다. 종방향으로 배치되어 있는 화소(50a-1)와 화소(50a-2)가 공유화소로 되어 있다. 마찬가지로, 종방향으로 배치되어 있는 화소(50a-3)와 화소(50a-4), 화소(50a-5)와 화소(50a-6), 화소(50a-7)와 화소(50a-8), 화소(50a-9)와 화소(50a-10), 화소(50a-11)와 화소(50a-12), 화소(50a-13)와 화소(50a-14), 화소(50a-15)와 화소(50a-16)가 각각 공유화소로 되어 있다.
또한, 화소(50a-1 내지 50a-16)를 개별적으로 구별할 필요가 없는 경우, 단지, 화소(50a)로 기술한다. 타 부분도 마찬가지로 기술한다.
도 4는, 공유된 2화소의 평면도이고 도 5는, 2화소 공유시의 회로도이다. 이하에 설명하는 화소(50)는, 이면 조사형인 경우를 예로 들어 설명을 행하지만, 표면 조사형에 대해서도 본 기술을 적용할 수 있다. 또한, 이하의 설명은 한 예이고 제품에 맞추어서 적절히 변경 가능하다. 예를 들면, 이하의 설명은, 공유된 2화소에서, 하나의 선택 트랜지스터를 공유하는 경우를 예로 들어 설명을 계속하지만, 대형 타입 등에서 2개의 선택 트랜지스터를 구비하는 구성으로 하는 등, 적절히, 변경 가능하고 변경 후의 구성에 대해서도 본 기술을 적용할 수 있다.
도 4에서는, 종방향으로 배치되어 있는 화소(50a-1)와 화소(50a-2)를 도시하여, 설명을 계속한다. 도 4 중, 하나의 사각형은 1화소(50a)를 나타낸다. 화소(50a)는, 포토 다이오드(PD)(71)를 포함하고 PD(71)를 둘러싸도록 관통 DTI(Deep Trench Isolation)(82)가 배치되어 있다. 관통 DTI(82)는, 인접하는 화소(50a) 사이에 Si 기판(70)(도 6)을 깊이 방향으로 꿰뚫는 형상으로 형성되어 있다.
화소(50a-1)의 표면측에는, 전송 트랜지스터(90-1), FD(플로팅 디퓨전(91-1)), 리셋 트랜지스터(92), 증폭 트랜지스터(93-1), 변환효율 전환 트랜지스터(95), GND(그라운드) 콘택트(96-1)가 형성되어 있다. 화소(50a-2)의 표면측에는, 전송 트랜지스터(90-2), FD(91-2), 선택 트랜지스터(94), GND 콘택트(96-2)가 형성되어 있다.
리셋 트랜지스터(92), 증폭 트랜지스터(93), 선택 트랜지스터(94), 변환효율 전환 트랜지스터(95)는, 화소(50a-1)와 화소(50b-1)에서 공유되는 구성으로 되어 있다. 또한, 증폭 트랜지스터(93)는, 화소(50a-1)에 배치되어 있는 증폭 트랜지스터(93-1)와 화소(50a-2)에 배치되어 있는 증폭 트랜지스터(93-2)로 구성되어 있다.
복수의 트랜지스터를 2화소(50a)에서 공유하는 구성으로 함으로써, 1화소 내에 배치하여야 할 트랜지스터의 개수를 줄일 수 있기 때문에 하나의 트랜지스터를 배치하는 영역을 크게할 수 있다. 트랜지스터를 크게 구성함으로써, 노이즈를 저감하는 등의 효과를 얻을 수 있다.
또한, 도 3에 도시한 바와 같이, 증폭 트랜지스터(93)를 화소(50a-1)에 배치되어 있는 증폭 트랜지스터(93-1)와 화소(50a-2)에 배치되어 있는 증폭 트랜지스터(93-2)로 구성되어 있도록 함으로써, 보다 큰 영역을 증폭 트랜지스터(93)에 할당할 수 있고 노이즈를 저감하는 것이 가능해진다.
화소(50a-1)의 FD(91-1)와 화소(50a-2)의 FD(91-2)는, 관통 DTI(82)의 일부에 형성되어 있는 접속부(97)에 의해 접속되어 하나의 FD(91)로서 기능하도록 구성되어 있다.
FD 배선(98)은, 증폭 트랜지스터(93-1), 증폭 트랜지스터(93-2) 및 변환효율 전환 트랜지스터(95)에 접속되어 있다. 또한 FD 배선(98)의 일부는, 관통 DTI(82)위에 형성되어 있다.
도 5를 참조하면, PD(71)는, 수광한 광량에 응한 전하(신호 전하)를 생성하고 또한, 축적한다. PD(71)는, 애노드 단자가 접지되어 있음과 함께, 캐소드 단자가 전송 트랜지스터(90)를 통하여, FD(91)에 접속되어 있다.
전송 트랜지스터(90)는, 전송 신호(TR)에 의해 온 된 때, PD(71)에서 생성된 전하를 판독하고 FD(91)에 전송한다.
FD(91)는, PD(71)로부터 판독된 전하를 유지한다. 리셋 트랜지스터(92)는, 리셋 신호(RST)에 의해 온 된 때, FD(91)에 축적되어 있는 전하가 드레인(정전압원(Vdd))에 배출됨으로서, FD(91)의 전위를 리셋한다. 변환효율 전환 트랜지스터(95)는 온이 되면, FD(91)가 전기적으로 결합되어 FD(91)의 부유 확산 영역이 확대되고, FD(91)의 용량이 증가되어 변환 효율이 내려가도록 구성되어 있다.
증폭 트랜지스터(93)는, FD(91)의 전위에 응한 화소 신호를 출력한다. 즉, 증폭 트랜지스터(93)는, 수직 신호선(47)을 통하여 접속되어 있는 정전류원으로서의 부하 MOS(도시 생략)와 소스 팔로워 회로를 구성하여, FD(91)에 축적되어 있는 전하에 응한 레벨을 나타내는 화소 신호가 증폭 트랜지스터(93)로부터 선택 트랜지스터(94)와 수직 신호선(47)을 통하여 칼럼 처리부(43)(도 2)에 출력된다.
선택 트랜지스터(94)는, 선택 신호(SEL)에 의해 화소(31)가 선택된 때 온 되고 화소(31)의 화소 신호를 수직 신호선(47)을 통하여 칼럼 처리부(43)에 출력한다. 전송 신호(TR), 선택 신호(SEL) 및 리셋 신호(RST)가 전송되는 각 신호선은, 도 2의 화소 구동선(46)에 대응한다.
화소(50a)는, 이상과 같이 구성할 수 있지만, 이 구성으로 한정되는 것이 아니고 그 밖의 구성을 채용할 수도 있다.
<화소(50a)의 단면(單面)의 구성>
도 6은, 화소(50a)의 수직 방향의 단면도이고 도 4 중의 선분(A-A')의 위치에 대응하는 것이다. 화소(50a)는, Si 기판(70)의 내부에 형성된 각 화소의 광전변환 소자인 PD(71)를 갖는다. PD(71)의 광 입사측(도면 중, 하측이고 이면측이 된다)에는, P형 영역(72)이 형성되고 그 P형 영역(72)의 또한 하층에는, 평탄화막(73)이 형성되어 있다. 이 P형 영역(72)과 평탄화막(73)의 경계를 이면 Si 계면(75)으로 한다.
평탄화막(73)에는, 차광막(74)이 형성되어 있다. 차광막(74)은, 인접하는 화소로의 광이 누입을 방지하기 위해 마련되고 인접하는 PD(71)의 사이에 형성되어 있다. 차광막(74)은 예를 들면, W(텅스텐) 등의 금속재로 이루어진다.
평탄화막(73)상으로서, Si 기판(70)의 이면측에는, 입사광을 PD(71)에 집광시키는 OCL(온 칩 렌즈)(도시 생략)이 형성되어 있다. OCL은, 무기 재료로 형성할 수 있고 예를 들면, SiN, SiO, SiOxNy(단, 0<x≤1, 0<y≤1이다)를 이용할 수 있다.
도 6에서는 도시하지 않지만, OCL 위에 커버 유리나 수지 등의 투명판이 접착되어 있는 구성으로 할 수도 있다. 또한, 도 6에서는 도시하지 않지만, OCL과 평탄화막(73)의 사이에 컬러 필터층을 형성한 구성으로 해도 좋다. 또한 그 컬러 필터층은, 복수의 컬러 필터가 화소마다 마련되어 있고 각 컬러 필터의 색은, 예를 들면, 베이어 배열에 따라 나열되어 있도록 구성할 수 있다.
PD(71)의 광 입사측의 역측(도면 중, 상측이고 표면측이 된다)에는, 액티브 영역(Pwell)(77)이 형성되어 있다. 액티브 영역(77)에는, 화소 트랜지스터 등을 분리하는 소자 분리 영역(이하, STI(Shallow Trench Isolation)(78)라고 칭한다)이 형성되어 있는 영역도 있다. Si 기판(70)의 표면측(도면 상측)이고 액티브 영역(77) 위에는, 배선층(도시 생략)이 형성되어 있고 이 배선층에는, 복수의 트랜지스터가 형성되어 있다.
화소(50a) 사이에는, 트렌치가 형성되어 있다. 이 트렌치를 관통 DTI(Deep Trench Isolation)로 기술한다. 이 관통 DTI(82)는, 인접하는 화소(50a) 사이에 Si 기판(70)을 깊이 방향(도면 중 종방향이고 표면부터 이면으로의 방향)으로 꿰뚫는 형상으로 형성된다. 관통 DTI(82)는, 인접하는 화소(50a)에 불필요한 광이 누설되지 않도록 화소 사이의 차광벽으로서도 기능한다.
PD(71)와 관통 DTI(82)의 사이에는, 관통 DTI(82)측부터 PD(71)를 향하여 차례로 P형 고상 확산층(83)과 N형 고상 확산층(84)이 형성되어 있다. P형 고상 확산층(83)은, 관통 DTI(82)에 따라 Si 기판(70)의 이면 Si 계면(75)에 접할 때까지 형성되어 있다. N형 고상 확산층(84)은, 관통 DTI(82)에 따라 Si 기판(70)의 P형 영역(72)에 접할 때까지 형성되어 있다.
또한, 고상 확산층은, 불순물 도핑에 의한 P형층과 N형층의 형성을 후술하는 제법에 의해 형성한 층을 가리키지만, 본 기술에서는 고상 확산에 의한 제법으로 한정되지 않고 이온 주입 등의 다른 제법에 의해 생성된 P형층과 N형층을 관통 DTI(82)와 PD(71)의 사이에 각각 마련해도 좋다. 또한, 실시의 형태에서의 PD(71)는 N형 영역으로 구성되어 있다. 광전변환은, 이들 N형 영역의 일부, 또는 전부에서 행하여진다.
또한, N형이란, Si 기판(70)에 대해 N형으로서 행동하는 불순물이 도핑되어 있는 것을 의미한다. 여기서는, Si 기판(70)은, 실리콘(Si)이기 때문에 실리콘에 대해, N형이 되는 불순물이 도핑되어 있는 영역이 N형 영역이 된다. 마찬가지로, P형이란, Si 기판(70)에 대해 P형으로서 행동하는 불순물이 도핑되어 있는 것을 의미한다.
P형 고상 확산층(83)은 이면 Si 계면(75)에 접할 때까지 형성되어 있지만, N형 고상 확산층(84)은 이면 Si 계면(75)에 접하지 않고 N형 고상 확산층(84)과 이면 Si 계면(75)의 사이에 간격이 마련되어 있다.
이와 같은 구성에 의해, P형 고상 확산층(83)과 N형 고상 확산층(84)의 PN 접합 영역은 강전계 영역을 이루고 PD(71)에서 발생된 전하를 유지하도록 되어 있다. 이와 같은 구성에 의하면, 관통 DTI(82)에 따라 형성한 P형 고상 확산층(83)과 N형 고상 확산층(84)이 강전계 영역을 이루어 PD(71)에서 발생된 전하를 유지할 수 있다.
가령, N형 고상 확산층(84)이, 관통 DTI(82)에 따라 Si 기판(70)의 이면 Si 계면(75)에 접할 때까지 형성되어 있는 경우, 광의 입사면측인 Si 기판(70)의 이면 Si 계면(75)과 N형 고상 확산층(84)이 접하는 부분에서 발생한 전하가 PD(71)에 유입하여 다크(dark) 특성이 악화하여 버려 예를 들면, 백점이 생기거나 암전류가 발생하거나 하여 버릴 가능성이 있다.
그렇지만, 도 6에 도시한 화소(50a)에서는, N형 고상 확산층(84)이, Si 기판(70)의 이면 Si 계면(75)과는 접하지 않는 구성이 되어 관통 DTI(82)에 따라 Si 기판(70)의 P형 영역(72)에 접하는 형성으로 되어 있다. 이와 같은 구성으로 함으로써, 전하가 PD(71)에 유입하여 다크 특성이 악화하여 버리는 것을 막는 것이 가능해진다.
또한, 도 6에 도시한 화소(50a)는, 관통 DTI(82)의 내벽에 SiO2로 이루어지는 측벽막(85)이 형성되고 그 내측에는 폴리실리콘으로 이루어지는 충전재(86)가 매입되어 있다. 측벽막(85)은, 충전재(86)를 측면과 상면을 적어도 둘러싸도록 형성되어 있다.
제1의 실시의 형태에서의 화소(50a)는, 이면측에 P형 영역(72)이 마련되어 있고 PD(71) 및 N형 고상 확산층(84)이 이면 Si 계면(75) 부근에 존재하지 않는 구성으로 되어 있다. 이에 의해, 이면 Si 계면(75) 부근에서 발생한 전하가 PD(71)에 유입하여 다크 특성이 악화하여 버리는 것을 억제할 수 있다.
또한, 관통 DTI(82)에 관해서는, 측벽막(85)에 채용한 SiO2 대신에 SiN을 채용해도 좋다. 또한, 충전재(86)에 채용한 폴리실리콘 대신에 도핑 폴리실리콘을 이용해도 좋다. 도핑 폴리실리콘을 충전한 경우, 또는, 폴리실리콘을 충전한 후에 N형 불순물 또는 P형 불순물을 도핑한 경우에는, 그곳에 부(負)바이어스를 인가하면, 관통 DTI(82)의 측벽에서의 다크 특성을 더욱 개선할 수 있다.
도 7은, 화소(50a)의 수직 방향의 단면도이고 도 4 중의 선분(B-B')의 위치에 대응하는 것이다. 기본적인 구성은, 도 6에 도시한 구성과 같기 때문에 같은 부분에 관해서는 설명을 생략한다.
도 4 중의 선분(B-B')의 위치 화소(50a)의 수직 방향의 단면에는, 전송 트랜지스터(90)(전송 트랜지스터(90)의 게이트)가 있는 점과, FD(91)가 있는 점이, 도 4 중의 선분(A-A')의 위치의 화소(50a)의 수직 방향의 단면과 다르다.
Si 기판(70)의 표면측(도면 상측)이고 액티브 영역(77) 위에는, 배선층(도시 생략)이 형성되어 있고 이 배선층에는, 복수의 트랜지스터가 형성되어 있다. 도 7에서는, 전송 트랜지스터(90)가 형성되어 있는 예를 나타냈다.
전송 트랜지스터(게이트)(90)는, 종형 트랜지스터로 형성되어 있다. 즉, 전송 트랜지스터(게이트)(90)는, 종형 트랜지스터 트렌치가 개구되고 그곳에 PD(71)로부터 전하를 판독하기 위한 전송 게이트(TG)(90)가 형성되어 있다.
또한, 전송 트랜지스터(90) 등의 트랜지스터에는, 배선층 내의 배선과 접속된 콘택트가 형성되어 있지만 도 6에서는 도시하지 않고 있다. 다른 단면도에서도 콘택트는 도시 생략으로 설명을 행한다.
전송 트랜지스터(90)(전송 게이트(90))와, 액티브 영역(77)이 접하는 부분에는, SiO2막(99)이 성막되어 있다. 전송 트랜지스터(90)와 인접하는 영역에는, FD(91)가 형성되어 있다. 도 7 중, 좌측에 도시하고 있는 화소(50a-1)의 전송 트랜지스터(90-1)의 우측에 FD(91-1)가 형성되어 있다. 또한 도 7 중, 우측에 도시하고 있는 화소(50a-2)의 전송 트랜지스터(90-2)의 좌측에 FD(91-2)가 형성되어 있다.
FD(91-1)와 FD(91-2)의 사이에는, 접속부(97)가 형성되어 있다. 이 접속부(97)는, 관통 DTI(82)상(관통 DTI(82) 내)에 형성되어 있다. 화소(50a-1)와 화소(50a-2)의 사이에는, 도 4, 도 6을 참조하여 설명한 바와 같이, 관통 DTI(82)가 형성되어 있다. 접속부(97)는, 관통 DTI(82)의 상부에 있는 측벽막(85)을 일부 제거하고 그 제거한 부분에 형성되어 있다.
접속부(97)가 직방체로 형성되어 있는 경우, 저면과, 측면의 4면 중의 2면은, 측벽막(85)(SiO2막)과 접하고 있다. 또한, 접속부(97)의 측면의 4면 중의 2면은, FD(91)와 접하고 있다. 그리고 접속부(97)의 상면은, FD 배선(98)의 콘택트와 접하고 있다.
접속부(97)는, 예를 들면 폴리실리콘으로 형성되어 있다. 또한, 접속부(97)는, FD(91)와 동일한 반도체 영역으로 되어 있다. 예를 들면, FD(91)가 N형 반도체 영역인 경우, 접속부(97)도, N형 반도체 영역으로 형성된다. 또는 FD(91)가 P형 반도체 영역인 경우, 접속부(97)도, P형 반도체 영역으로 형성된다. 여기서는, FD(91)와 접속부(97)는, N형 반도체 영역으로 형성되어 있는 경우를 예로 들어 설명을 계속한다.
FD(91-1), 접속부(97) 및 FD(91-2)는, 연속한 N+확산층이 되도록 형성되어 있다. 환언하면, FD(91-1)와 접속부(97)가 도통한 상태이고 또한 FD(91-2)와 접속부(97)가 도통한 상태이도록 구성되고 결과로서 FD(91-1)와 FD(91-2)가 도통한 상태가 되도록 구성되어 있다.
따라서, FD(91-1), 접속부(97) 및 FD(91-2)는 하나의 N+확산층으로서 존재하고 하나의 FD(91)로서 취급할 수 있다. 이와 같은 FD(91)가 화소(50a-1)와 화소(50a-2)에서 공유된다.
접속부(97)에는, FD 배선(98)(FD 배선(98)의 일부인 콘택트)이 접속되어 있다. 이 FD 배선(98)은 도 4를 참조하여 설명한 바와 같이, 증폭 트랜지스터(93)의 게이트와 접속되어 있다. 전송 트랜지스터(90)에 의해 PD(71)로부터 판독된 전하는, FD(91), FD 배선(98)을 통하여 배선층(도시 생략)에 흐르고 증폭 트랜지스터(93)의 게이트 전위가 변동하도록 구성되어 있다.
여기서, 도 8을 참조하여, FD(91)와 접속부(97)의 위치 관계에 관해 설명을 가한다. 도 8의 A는, 도 7에 도시한 접속부(97)의 부분을 중심으로 한 확대도이다. 상기한 바와 같이, 접속부(97)는, FD(91-1)와 FD(91-2)의 사이이고 측벽막(85)위에 형성되어 있다. 또한 접속부(97)의 상면(도면 중 상측의 면이고 광입사면측의 반대측의 면), FD(91-1)의 상면 및 FD(91-2)의 상면은, 동일면이 되도록 각각 형성되어 있다. 또한, 여기서는, FD(91-1)의 상면 및 FD(91-2)의 상면은, 동일면이 되도록 형성되어 있다고 하여 설명을 계속하지만, 다른 높이로 형성되어 있어도 좋다. 또한, 제조시 등에 의도하지 않게 높이가 다른 경우도, 본 기술의 적용 범위이다.
접속부(97)의 상면부터 하면까지의 길이를 깊이(a)로 하고 FD(91)의 상면부터 하면까지의 길이를 깊이(b)로 한다. 접속부(97)의 깊이(a)는, FD(91)의 깊이(b)보다도 짧게(얕게) 되도록 접속부(97)는 형성된다. FD(91)의 깊이(b)를 100%로 한 경우, 접속부(97)의 깊이(a)는, 예를 들면, 50 내지 80%가 되는 범위 내가 되도록 접속부(97)는 형성된다.
접속부(97)의 깊이(a)가 FD(91)의 깊이(b)의 50%보다도 얕게 형성되어 있는 경우, FD 배선(98)의 콘택트가 접속부(97)를 관통하여 버릴 가능성이 있다. 또한, FD 배선(98)의 콘택트와 접속부(97)가 접하여 있는 부분이 짧게 되어 FD(91)로부터의 전하의 판독을 양호하게 행할 수 없을 가능성이 높아진다. 따라서, 여기서는, 한 예로서, 접속부(97)의 깊이(a)는 FD(91)의 깊이(b)의 50% 이상이라고 한다.
또한, 이와 같은 우려가 없도록 접속부(97)나 FD 배선(98)의 콘택트를 형성할 수 있으면, 접속부(97)의 깊이(a)는, FD(91)의 깊이(b)의 50%보다도 얕게 형성되어 있어도 좋다.
또한, 접속부(97)의 깊이(a)가 FD(91)의 깊이(b)의 80%보다도 깊게 형성되어 있는 경우, 접속부(97)로부터, 액티브 영역(77)에 전하가 리크되어 버릴 가능성이 높아진다. 예를 들면, 접속부(97)의 깊이(a)가 FD(91)의 깊이(b)보다도 깊게 형성(100% 이상의 깊이로 형성)되면, 접속부(97)와 액티브 영역(77)이 접하는 부분이 있고 그 부분부터 리크가 발생할 가능성이 높다.
이와 같은 리크를 막기 위해, 여기서는 한 예로서, 접속부(97)의 깊이(a)는 FD(91)의 깊이(b)의 80% 이하로 한다.
또한, 이와 같은 우려가 없도록 접속부(97)나 FD 배선(98)의 콘택트를 형성할 수 있으면, 접속부(97)의 깊이(a)는 FD(91)의 깊이(b)의 80%보다도 깊게 형성되어 있어도 좋다.
접속부(97)는, 도 8의 A에 도시한 바와 같이, 저면이 직선형상 이도록 형성할 수도 있지만, 도 8의 B에 도시한 바와 같이, 저면이 원호형상 이도록 형성할 수도 있다. 도 8의 B에 도시한 접속부(97)는, 저면이, 원호형상으로 되어 있고 그 원호의 외측은, 측벽막(85)으로 둘러싸여, 액티브 영역(77)과는 접하지 않도록 형성되어 있다.
도 8의 B에 도시한 바와 같이, 접속부(97)의 저면이 원호형상인 경우, 접속부(97)의 깊이(c)는, 접속부(97)의 상면부터, 저면의 가장 깊은 위치까지의 길이로서 정의할 수 있다. 이와 같이 정의한 경우, 접속부(97)의 깊이(c)는, 예를 들면, 50 내지 100%가 되는 범위 내가 되도록 접속부(97)는 형성된다.
접속부(97)의 깊이(a)가 FD(91)의 깊이(b)의 50% 이상으로 형성되는 것은, 상기한 경우와 같이, FD 배선(98)의 콘택트와의 확실한 접속을 유지하기 위해서다. 접속부(97)의 깊이(c)가 FD(91)의 깊이(b)의 100% 정도까지 깊게 형성되어 있어도, 도 8의 B에 도시한 바와 같이, 접속부(97)의 선단 부분이 액티브 영역(77)과 접하는 일이 없도록 형성할 수 있기 때문에 접속부(97)로부터, 액티브 영역(77)에 전하가 리크되어 버리는 것을 막을 수 있다.
도 8의 B에 도시한 바와 같이, 접속부(97)의 저면이 원호형상으로 형성함으로써, 접속부(97)를 깊게 형성하는 것이 가능해진다.
이하의 설명에서는, 도 8의 A에 도시한 바와 같이, 접속부(97)의 상면과 하면은, 모두 직선형상으로 형성되어 있는 경우를 예시하여 설명을 계속한다.
접속부(97)의 측면의 4면 중 2면은, FD(91)와 접하고 있기 때문에 접속부(97)의 측면은, N+영역 내에 있다. 또한, 접속부(97)의 측면의 4면 중 2면은, 측벽막(85)과 접하고 있다. 또한, 접속부(97)의 저면은, 측벽막(85)과 접하고 있다.
이와 같이, 접속부(97)는, FD(91)나 측벽막(85)(예를 들면, SiO2)에 접한 상태에서 둘러싸여 있기 때문에 공핍층에 관계없이, 계면준위에 의한 FD(81)의 리크의 증대는 일어나지 않는다.
접속부(97)에 FD 배선(98)의 콘택트를 접속하는 구성으로 할 수 있다. 제4의 실시의 형태로서, 도 13을 참조하여 설명하는 화소(50d)는, FD(91)에 FD 배선(98)의 콘택트를 접속하는 구성으로 하기 위해, 콘택트와 전송 트랜지스터(90)가 접하지 않도록 FD(91)의 영역을 크게 형성하고 콘택트와 전송 트랜지스터(90)가 떨어지도록 형성할 필요가 있다.
제1의 실시의 형태에서의 화소(50a)에서는, 접속부(97)에 FD 배선(98)의 콘택트를 접속하는 구성으로 함으로써, 콘택트와 전송 트랜지스터(90)를 적어도 FD(91)의 분만큼 떨어진 위치에 형성할 수 있다.
따라서, FD(91)에 FD 배선(98)의 콘택트를 접속하는 구성으로 하는 경우와 비교하고 FD(91)의 영역을 작게 할 수 있다. 접속부(97)를 형성하고 FD(91-1), 접속부(97) 및 FD(91-2)를 접속하는 구성으로 해도, 결과로서, FD 영역을 작게 할 수 있고 변환 효율을 높이는 것이 가능해진다.
<접속부의 제조에 관해>
화소(50a)의 제조, 특히, 접속부(97)의 제조에 관해 도 9를 참조하여 설명을 가한다.
공정 S11에서, Si 기판(70)에 관통 DTI(82)가 개구된다. Si 기판(70)상의 관통 DTI(82)를 형성하는 위치 이외가 SiN막(111)과 SiO2막(112)으로 구성되는 하드 마스크로 덮인다. 그리고 드라이 에칭이 행하여짐으로써, 하드 마스크에 의해 덮이지 않은 Si 기판(70)의 부분에 소정의 깊이까지 수직 방향으로 개구된 홈이 형성된다.
다음에 개구된 홈의 내측에 N형의 불순물인 P(인)를 포함하는 SiO2막을 성막하고 나서 열처리를 행하여, SiO2막부터 Si 기판(70)측에 P(인)를 도핑(고상 확산이라고 칭한다)시킨다.
다음에 개구한 홈의 내측에 성막한 P(인)를 포함하는 SiO2막을 제거하고 나서, 재차 열처리를 행하여, P(인)를 Si 기판(70)의 내부에 까지 확산시킴에 의해, 현재 상태의 홈의 형상에 셀프얼라인된 N형 고상 확산층(84)이 형성된다.
다음에 홈의 내측에 P형의 불순물인 B(보론)를 포함하는 SiO2막이 성막되고 나서 열처리가 행하여지고 SiO2막으로부터 Si 기판(70)측에 B(보론)가 고상 확산됨에 의해, 홈의 형상에 셀프얼라인된 P형 고상 확산층(83)이 형성된다.
이 후, 홈의 내벽에 성막되어 있는 B(보론)를 포함하는 SiO2막이 제거된다. 이와 같이, 관통 DTI(82)가 되는 트렌치, P형 고상 확산층(83) 및 N형 고상 확산층(84)이 형성된 Si 기판(70)이 준비된다.
공정 S12에서, 개구되어 있는 홈의 내벽에 SiO2로 이루어지는 측벽막(85)을 성막하고 폴리실리콘을 충전하여 관통 DTI(82)가 형성된다.
공정 S13에서, 리소그래피와 에칭에 의해, 접속부(97)를 형성하고 싶은 곳의 측벽막(85), 이 경우 SiO2가 에칭된다.
공정 S14에서, 전면에 폴리실리콘(97')이 퇴적된다.
공정 S15에서, 폴리실리콘(97')을 에치백하여 트렌치의 상부가 폴리실리콘으로 파묻히는 형상이 된다.
공정 S16에서, SiN(실리콘질화막)(111)과 SiO2막(112)이 제거되고 종형의 트렌치를 포함하는 전송 트랜지스터(90)의 게이트가 되는 부분의 트렌치가 형성된다. 트렌치 형성 후, 재차 SiO2막(99)이 성막된다. 성막 후, 전송 트랜지스터(90)가 형성된다.
전송 트랜지스터(90)의 게이트가 되는 부분이 형성된 후, 그 게이트 너머에 FD(91)가 되는 부분에 불순물의 주입이 행하여짐으로써, N+확산층이 형성된다. 또한, 이때, 트렌치 상부에 있는 폴리실리콘에 대해서도 불순물 주입이 행하여짐으로써, 폴리실리콘도, N형으로 도핑된다. 이와 같이 하여, FD(91)와 접속부(97)가 형성된다.
FD(91)가 되는 N+확산층이 형성될 때, 폴리실리콘의 저부보다도 N+확산층의 저부가 깊은 위치에 형성되도록 불순물 주입이 행하여진다. 접속부(97)가 형성된 후, 그 접속부(97)의 부분에 이 경우 N+의 폴리실리콘 위에 FD 배선(98)의 콘택트가 형성된다.
이상과 같은 공정을 경유하여, 접속부(97)를 갖는 화소(50a)가 제조된다.
이와 같이, 제1의 실시의 형태에서의 화소(50a)는, 인접하는 화소(50a)의 FD(91)를 접속부(97)로 접속함으로써, 인접하는 화소(50a)의 FD(91)를 전기적으로 도통한 상태로 할 수 있다. 따라서, FD(91)와 FD 배선(98)의 콘택트의 접촉부는, 1개소 마련하면 좋고 화소(50a)마다 마련할 필요가 없어진다. 따라서, FD(91)의 영역(FD 확산층)을 작게 할 수 있다. 결과로서, FD 용량을 억제하는 것이 가능해지고 변환 효율을 높이는 것이 가능해지고 S/N을 개선하는 것이 가능해진다.
<제2의 실시의 형태에서의 화소의 구성례>
도 10은, 제2의 실시의 형태에서의 화소(50b)의 구성례를 도시하는 도면이다. 도 10에 도시한 화소(50b)의 기본적인 구성은, 도 4에 도시한 화소(50a)와 같기 때문에 같은 부분에는 같은 부호를 붙이고 설명은 생략한다.
도 10에 도시한 화소(50b)의 FD(91b)의 크기가 도 4에 도시한 화소(50a)의 FD(91)(이하, 화소(50a)의 FD(91)는, FD(91a)로 기술한다)보다도 작게 구성되어 있는 점이 다르다.
재차 도 4에 도시한 화소(50a)를 참조하면, 화소(50a)의 FD(91a)의 폭(도면 중, 횡방향의 길이)은, 접속부(97)보다도 길게 형성되어 있다. 도 10에 도시한 화소(50b)의 FD(91b)의 폭은, 접속부(97)와 같은 정도로 형성되어 있다.
도 10에 도시한 바와 같이, FD(91b)와 접속부(97)가 접하는 부분은, 같은 정도의 크기로 형성되어 있도록 해도 좋다.
제2의 실시의 형태에서의 화소(50b)에서도, 제1의 실시의 형태에서의 화소(50a)와 같이, 인접하는 화소(50b)의 FD(91b)를 접속부(97)로 접속함으로써, 인접하는 화소(50b)의 FD(91b)를 전기적으로 도통한 상태로 할 수 있다. 또한 접속부(97)에 FD 배선(98)의 콘택트의 접촉부를 마련할 수 있다.
따라서, FD(91)의 영역(FD 확산층)을 작게 할 수 있고 결과로서, FD 용량을 억제하는 것이 가능해지고 변환 효율을 높이는 것이 가능해지고 S/N을 개선하는 것이 가능해진다.
<제3의 실시의 형태에서의 화소의 구성례>
도 11은, 제3의 실시의 형태에서의 화소(50c)의 구성례를 도시하는 도면이다. 도 11에 도시한 화소(50c)의 기본적인 구성은, 도 4에 도시한 화소(50a)와 같기 때문에 같은 부분에는 같은 부호를 붙이고 설명은 생략한다.
도 11에 도시한 화소(50c)의 전송 트랜지스터(90)의 게이트는, 액티브 영역(77) 위에 형성되고 도 4에 도시한 화소(50a)의 전송 트랜지스터(90)의 게이트는, STI(78)위에 형성되어 있는 점이 다르다.
도 11에 도시한 화소(50c)의 평면도에서, 전송 트랜지스터(90-1)의 주위에는, 액티브 영역(77c-1)이 위치하고 그 액티브 영역(77c-1)의 외측에 STI(78)가 위치하고 있다. 마찬가지로, 전송 트랜지스터(90-2)의 주위에는, 액티브 영역(77c-2)이 위치하고 그 액티브 영역(77c-2)의 외측에 STI(78)가 위치하고 있다.
이것을 단면도로 도시하면, 도 12와 같이 된다. 도 12의 A와 도 12의 B에 비교를 위해 제1의 실시의 형태에서의 화소(50a)의 전송 트랜지스터(90)(이하, 전송 트랜지스터(90a)로 기술한다) 부근의 평면도와 단면도를 도시한다.
도 12의 A는, 화소(50a)의 전송 트랜지스터(90a) 부근의 평면도이고 도 12의 B는, 도 12의 A 중의 선분(c-c')의 위치에 대응하는 전송 트랜지스터(90a) 부근의 단면도이다.
도 12의 A에 도시한 바와 같이, 전송 트랜지스터(90a)의 FD(91)와 접하고 있는 부분 이외는, STI(78a)와 접하고 있다. 단면으로 보면, 도 12의 B에 도시한 바와 같이, 전송 트랜지스터(90a)의 양단은, STI(78a) 위에 위치하도록 전송 트랜지스터(90a)는 형성되어 있다.
도 12의 C는, 화소(50c)의 전송 트랜지스터(90c) 부근의 평면도이고 도 12의 D는, 도 12의 C 중의 선분 d-d'의 위치에 대응하는 전송 트랜지스터(90c) 부근의 단면도이다.
도 12의 C에 도시한 바와 같이, 전송 트랜지스터(90c)의 FD(91)와 접하고 있는 부분 이외는, 액티브 영역(77c)과 접하고 있다. 단면으로 보면, 도 12의 D에 도시한 바와 같이, 전송 트랜지스터(90c)는, 액티브 영역(77c) 위에 위치하도록 전송 트랜지스터(90c)는 형성되고 STI(78c)와는 접하지 않는 상태로 형성되어 있다.
이와 같이, 전송 트랜지스터(90c)는, STI(78)위에 형성되어 있도록 구성하는 것도 가능하고 액티브 영역(77)위에 형성되어 있도록 구성하는 것도 가능하다.
도 11을 재차 참조하면, 도 11에 도시한 화소(50c)의 FD(91)는, 제2의 실시의 형태의 FD(91b)를 적용하고 FD(91b)와 접속부(97)가 접하는 부분은, 접속부(97)와 같은 정도의 크기로 형성되어 있는 경우를 나타냈다.
제3의 실시의 형태에 제1의 실시의 형태의 FD(91a)를 적용하고 FD(91a)와 접속부(97)가 접하는 부분은, 접속부(97)보다도 크게 형성되어 있도록 해도 좋다. 즉, 제3의 실시의 형태는, 제1의 실시의 형태, 또는 제2의 실시의 형태와 조합시킨 구성으로 할 수 있다.
제3의 실시의 형태에서의 화소(50c)에서도, 제1의 실시의 형태에서의 화소(50a)와 같이, 인접하는 화소(50c)의 FD(91)를 접속부(97)로 접속함으로써, 인접하는 화소(50c)의 FD(91)를 전기적으로 도통한 상태로 할 수 있고 그 접속부(97)에 FD 배선(98)의 콘택트의 접촉부를 마련할 수 있다.
따라서, FD(91)의 영역(FD 확산층)을 작게 할 수 있고 결과로서, FD 용량을 억제하는 것이 가능해지고 변환 효율을 높이는 것이 가능해지고 S/N을 개선하는 것이 가능해진다.
<제4의 실시의 형태에서의 화소의 구성례>
도 13은, 제4의 실시의 형태에서의 화소(50d)의 구성례를 도시하는 도면이다. 도 13에 도시한 화소(50d)의 기본적인 구성은, 도 4에 도시한 화소(50a)와 같기 때문에 같은 부분에는 같은 부호를 붙이고 설명은 생략한다.
도 13에 도시한 화소(50d)의 FD 배선(98d)은 FD(91d)에 접속되고, 도 4에 도시한 화소(50a)의 FD 배선(98)은, 접속부(97)에 접속되어 있는 점이 다르다.
도 13에 도시한 화소(50d)의 평면도에서, FD 배선(98d)은, 화소(50d-2)의 FD(91d-2)에 접속되어 있다. 또한, FD(91d-2)는, FD 배선(98d)이 접속되기 때문에 FD(98d)가 접속되지 않는 FD(91d-1)보다도 크게 형성되어 있다.
화소(50d)와 같이, FD 배선(98d)을 FD(91d)에 접속되도록 구성하는 것도 가능하다.
제4의 실시의 형태에서의 화소(50d)에서도, 제1의 실시의 형태에서의 화소(50a)와 같이, 인접하는 화소(50d)의 FD(91d)를 접속부(97)로 접속함으로써, 인접하는 화소(50d)의 FD(91d)를 전기적으로 도통한 상태로 할 수 있다.
또한, 화소(50d)마다 FD 배선(98)의 콘택트의 접촉부를 마련하지 않아도 좋기 때문에 화소(50d)마다 FD 배선(98)의 콘택트의 접촉부를 마련하는 경우와 비교하여, FD(91)의 영역(FD 확산층)을 작게 할 수 있다. 결과로서, FD 용량을 억제하는 것이 가능해지고 변환 효율을 높이는 것이 가능해지고 S/N을 개선하는 것이 가능해진다.
또한, 이와 같이, FD 배선(98)의 접속 부분은, 접속부(97)라도 좋고 FD(91)라도 좋아, 배선의 설계의 자유도를 높일 수 있다.
<제5의 실시의 형태에서의 화소의 구성례>
도 14는, 제5의 실시의 형태에서의 화소(50e)의 구성례를 도시하는 도면이다. 도 14에 도시한 화소(50e)의 기본적인 구성은, 도 4에 도시한 화소(50a)와 같기 때문에 같은 부분에는 같은 부호를 붙이고 설명은 생략한다.
상기한 제1 내지 제4의 실시의 형태에서의 화소(50a 내지 50d)는, FD(91)를 접속부(97)에 의해 접속하는 경우를 예로 들어 설명하였다. 또한, 제5의 실시의 형태에서의 화소(50e)로서, GND 영역을 접속하는 경우에 관해 설명한다.
도 14에 도시한 화소(50e-1)에는, GND 영역(201-1)이 형성되고 화소(50e-2)에는, GND 영역(201-2)이 형성되어 있다. 이 GND 영역(201)은, P+확산층으로서 형성할 수 있다. 이 GND 영역(201-1)과 GND 영역(201-2)을 접속하는 영역에 GND 콘택트(96e)가 형성되어 있다.
GND 콘택트(96e)는, 접속부(97)와 같이, 관통 DTI(82)상으로서, 화소(50e-1)와 화소(50e-2)의 사이에 형성되어 있다. GND 콘택트(96e)는, GND 영역(201)과 같이, P+확산층으로서 형성할 수 있다.
또한 GND 콘택트(96e)는, 접속부(97)와 같이, 폴리실리콘으로 형성되고 GND 영역(201)을 P+확산층으로서 형성할 때에 P+가 되는 불순물을 주입함으로써 형성되도록 할 수 있다.
화소(50e)와 같이 구성함으로써, GND 콘택트(96)를 화소(50e)마다 형성할 필요가 없어진다. 따라서, 화소(50e)에 배치하는 트랜지스터를 크게 형성하거나 트랜지스터를 많이 배치하거나 할 수 있다.
도 14에 도시한 화소(50e)는, 제1의 실시의 형태의 화소(50a)(도 4)와 조합시킨 예를 나타냈지만, 제2 내지 제4의 실시의 형태에서의 화소(50b 내지 50d)와 조합시키는 것도 가능하다.
이와 같이, 본 기술에서는, FD(91)를 트렌치위에 형성된 접속부(97)로 접속하거나 GND 영역(201)을 트렌치위에 형성된 GND 콘택트(96)로 접속하거나 하는 구성으로 할 수 있다.
환언하면, 인접하는 화소(50)의 FD(91)나 GND 영역(201)이라는 소정의 영역끼리를 트렌치위에 형성된 영역에서 접속하는 구성으로 함으로써, 소정의 영역을 하나의 영역으로서 취급할 수 있도록 할 수 있다.
또한, 소정의 영역끼리는, 동일한 불순물 영역이고 트렌치위에 형성된 영역도, 소정의 영역과 동일한 불순물 영역이다. 또한, 소정의 영역이, 트렌치위에 형성된 영역에서 접속됨으로서, 동전위(同電位)의 영역이 되고 그와 같은 동전위의 영역으로 하고 싶은 영역끼리를 트렌치위에 형성된 영역에서 접속하는 것이 가능해진다.
<제6의 실시의 형태에서의 화소의 구성례>
도 15는, 제6의 실시의 형태에서의 화소(50f)의 구성례를 도시하는 도면이다. 도 15에 도시한 화소(50f)의 기본적인 구성은, 도 4에 도시한 화소(50a)와 같기 때문에 같은 부분에는 같은 부호를 붙이고 설명은 생략한다.
도 15에 도시한 화소(50f)의 접속부(97f)는, 도 4에 도시한 화소(50a)의 접속부(97)보다도 크게 형성되어 있는 점이 다르다.
도 16에 도시한 화소(50f)의 단면도를 참조한다. 접속부(97f)는, 관통 DTI(82)위에 형성되어 있는 점은, 도 7에 도시한 제1의 실시의 형태에서의 화소(50a)의 접속부(97)와 같다.
한편으로, 도 7에 도시한 화소(50a)의 접속부(97)는, 전체가 Si 기판(70) 내에 형성되어 있음에 대해, 도 16에 도시한 화소(50f)의 접속부(97f)는, 일부가 Si 기판(70)에 형성되고 타(他) 부분은, Si 기판(70)상(上)(도시하지 않은 배선층 내)에 형성되어 있는 점이 다르다.
또한 접속부(97f)는, 전송 트랜지스터(90)의 게이트와 동일한 높이(도 16 중, 상하 방향)로 형성되어 있다. 접속부(97f)는, 매입형으로 형성되어 있는 부분에서, FD(91f-1)와 FD(91f-2)에 각각 접하여 있음과 함께, Si 기판(70)위에 형성된 매입형이 아닌 부분에서도, FD(91f-1)와 FD(91f-2)와 각각 접하여 있다.
환언하면, 접속부(97f)는, FD(91f)의 측면에 접하여 있음과 함께, FD(91f)의 상면에도 접하여 있다. 즉 이 경우, 접속부(97f)는, FD(91f)와 2면에 접하여 있다.
도 15의 평면도를 참조하면, 접속부(97f)는, FD(91f-1)와 겹쳐지는 부분이 있도록 형성되어 있음과 함께, FD(91f-2)와도 겹쳐지는 부분이 있도록 형성되어 있다. 즉, 접속부(97f)는, 화소(50a)의 접속부(97)(도 4)보다도 크게 형성되어 있다. 이와 같이 접속부(97f)를 크게 구성함으로써, 맞춤 어긋남이 발생했다고 해도, 접속부(97f)와 FD(91f)가 접하도록 구성할 수 있다.
<접속부의 제조에 관해>
화소(50f)의 제조, 특히, 접속부(97f)의 제조에 관해, 도 17을 참조하여 설명을 가한다.
공정 S51에서, 관통 DTI(82)가 되는 트렌치, P형 고상 확산층(83) 및 N형 고상 확산층(84)이 형성된 Si 기판(70)이 준비된다. 이 공정 S51은, 공정 S11(도 9)과 같은 공정이기 때문에 그 설명은 생략한다.
공정 S52에서, 트렌치 내를 포함하는 Si 기판(70)의 전면(全面)에 SiO2와 폴리실리콘이 퇴적되고 에치백된다. 그 후, 재차 전면에 SiO2가 퇴적되고 에치백된다. 이 공정에 의해, 트렌치의 내부는, SiO2층과 폴리실리콘층이 적층(충전)된 상태가 된다. SiO2층은 측벽막(85)이 되는 부분이고 폴리실리콘층은, 충전재(86)가 되는 부분이다.
이 후, SiN막이 제거되고 트렌치의 주위(관통 DTI(82)의 주위)이고 Si 기판(70)의 표면에 FD(91)의 일부가 되는 N+확산층을 형성하기 위해, 예를 들면, 인이 이온 주입된다. 이때, PD(71)가 되는 부분 등에 대한 이온 주입도 행하여지도록 해도 좋다. 이온 주입 후, 전송 트랜지스터(90)의 게이트의 종형 트랜지스터부가 되는 부분을 에칭함으로써 형성하고 SiO2막을 제거한 후, 전면이 게이트 산화된다.
공정 S53에서, 리소그래피와 에칭에 의해, 접속부(97f)를 형성하고 싶은 부분만 개구되도록 레지스트(151)가 성막되고 접속부(97f)를 형성하고 싶은 부분의 SiO2막이 제거된다.
공정 S54에서, 레지스트(151)가 제거된 후, 인이 도핑된 폴리실리콘(152)이, 트렌치의 내부를 포함하고 Si 기판(70)의 전면에 퇴적된다.
공정 S55에서, 리소그래피와 드라이 에칭에 의해, 퇴적된 폴리실리콘(152)이 패터닝된다. 패터닝됨으로써, 전송 트랜지스터(90)의 게이트가 되는 부분으로, 종형 트랜지스터를 포함하는 부분이 형성된다. 또한, 접속부(97f)도 형성된다. 이와 같이, 제6의 실시의 형태에서의 화소(50f)에서는, 전송 트랜지스터(90)의 게이트와, 접속부(97f)가 동시에 형성된다.
공정 S56에서, 전송 트랜지스터(90)의 게이트 옆에 위치하는 Si 기판(70) 내, 즉 FD(91)가 되는 부분(공정 S52에서 형성된 FD(91)의 일부와 합쳐서 FD(91)가 되는 부분)에 N+확산층을 형성하기 위해, 예를 들면 인의 이온 주입이 행하여진다. 그 후, 인이 도핑되어 있는 폴리실리콘(152)으로, 접속부(97)가 되는 부분에 FD 배선(79)의 콘택트가 형성된다.
이상과 같은 공정을 경유하여, 접속부(97f)를 갖는 화소(50f)가 제조된다.
제6의 실시의 형태에서의 화소(50f)에서도, 제1의 실시의 형태에서의 화소(50a)와 같이, 인접하는 화소(50f)의 FD(91f)를 접속부(97f)로 접속함으로써, 인접하는 화소(50f)의 FD(91f)를 전기적으로 도통한 상태로 할 수 있다. 또한, 그 접속부(97f)에 FD 배선(98f)의 콘택트의 접촉부를 마련할 수 있다.
따라서, FD(91f)의 영역(FD 확산층)을 작게 할 수 있고 결과로서, FD 용량을 억제하는 것이 가능해지고 변환 효율을 높이는 것이 가능해지고 S/N을 개선하는 것이 가능해진다.
또한, 제6의 실시의 형태에서의 화소(50f)에 대해, 제5의 실시의 형태를 적용하고 화소(50f-1)와 화소(50f-2)에 각각 형성되어 있는 GND 영역을 관통 DTI(82)위에 형성된 GND 콘택트로 접속하는 구성으로 하는 것도 가능하다.
<제7의 실시의 형태에서의 화소의 구성례>
도 18 내지 도 20은, 제7의 실시의 형태에서의 화소(50g)의 구성례를 도시하는 도면이다. 상기한 제1 내지 제6의 실시의 형태에서의 화소(50)는, 2화소 공유인 경우를 예로 들어 설명하였지만, 본 기술은, 2화소 공유로 한정되는 것은 아니고 2 이상의 화소에서 트랜지스터 등을 공유하는 경우도 적용할 수 있다.
제7의 실시의 형태로서, 4화소 공유인 경우를 예로 들어 설명한다. 도 18은, 화소 어레이부(41)에 행렬형상으로 배치되어 있는 단위 화소(50)의 배치례이고 4화소 공유시의 배치례를 도시하는 도면이다.
화소 어레이부(41)에는, 행렬형상으로, 단위 화소(50g)가 복수 배치되어 있다. 도 18에서는, 화소 어레이부(41)에 배치되어 있는 4×4의 16개의 화소(50g)를 예시하고 있다. 도 19를 참조하여 후술하는 바와 같이, 4화소에서, 리셋 트랜지스터, 증폭 트랜지스터, 선택 트랜지스터를 공유하고 FD를 공유하는 구성으로 되어 있다.
도 18에서는, 종방향으로 배치되어 있는 2화소(50g)와 횡방향으로 배치되어 있는 2화소(50g)의 합계 4화소(50g)가 공유화소로 되어 있다. 2×2로 배치되어 있는 화소(50g-1), 화소(50g-2), 화소(50g-3) 및 화소(50g-4)가 공유화소로 되어 있다. 마찬가지로, 2×2로 배치되어 있는 화소(50g-5), 화소(50g-6), 화소(50g-7) 및 화소(50g-8)가 공유화소로 되어 있다.
마찬가지로, 2×2로 배치되어 있는 화소(50g-9), 화소(50g-10), 화소(50g-11) 및 화소(50g-12)가 공유화소로 되어 있다. 마찬가지로 2×2로 배치되어 있는 화소(50g-13), 화소(50g-14), 화소(50g-15) 및 화소(50g-16)가 공유화소로 되어 있다.
또한, 화소(50g-1 내지 50g-16)를 개별적으로 구별할 필요가 없는 경우, 단지, 화소(50g)로 기술한다. 타 부분도 마찬가지로 기술한다.
도 19는, 공유된 4화소의 평면도이다. 도 19에서는, 종방향과 횡방향으로 배치되어 있는 2×2의 4화소로서, 화소(50g-1 내지 50g-4)를 도시하고 설명을 계속한다. 기본적인 구성은, 도 3에 도시한 2화소 공유시의 화소(50a)와 마찬가지이기 때문에 같은 부분은, 적절히 설명을 생략한다.
도 19 중, 하나의 사각형은, 1화소(50g)를 나타낸다. 화소(50g)는, 포토 다이오드(PD)(71)를 포함하고 PD(71)를 둘러싸도록 관통 DTI(82)가 배치되어 있다.
화소(50g-1)의 표면측에는, 전송 트랜지스터(90g-1), FD(91g-1), 리셋 트랜지스터(92g), GND 콘택트(96g-1)가 형성되어 있다. 화소(50g-2)의 표면측에는, 전송 트랜지스터(90g-2), FD(91g-2), 선택 트랜지스터(94g), GND 콘택트(96g-2)가 형성되어 있다.
화소(50g-3)의 표면측에는, 전송 트랜지스터(90g-3), FD(91g-3), 증폭 트랜지스터(93g-1), GND 콘택트(96g-3)가 형성되어 있다. 화소(50g-4)의 표면측에는, 전송 트랜지스터(90g-4), FD(91g-4), 증폭 트랜지스터(93g-2), GND 콘택트(96g-4)가 형성되어 있다.
리셋 트랜지스터(92g), 증폭 트랜지스터(93g), 선택 트랜지스터(94g)는, 화소(50g-1 내지 50g-4)에서 공유되는 구성으로 되어 있다. 또한, 증폭 트랜지스터(93g)는, 화소(50g-3)에 배치되어 있는 증폭 트랜지스터(93g-1)와 화소(50g-4)에 배치되어 있는 증폭 트랜지스터(93g-2)로 구성되어 있다.
복수의 트랜지스터를 4화소(50g)에서 공유하는 구성으로 함으로써, 1화소 내에 배치하여야 할 트랜지스터의 개수를 줄일 수 있기 때문에 하나의 트랜지스터를 배치하는 영역을 크게할 수 있다. 트랜지스터를 크게 구성함으로써, 노이즈를 저감하는 등의 효과를 얻을 수 있다.
또한, 도 19에 도시한 바와 같이, 증폭 트랜지스터(93g)를 2화소에 배치되어 있는 증폭 트랜지스터(93g-1)와 증폭 트랜지스터(93g-2)로 구성되어 있도록 함으로써, 보다 큰 영역을 증폭 트랜지스터(93g)에 할당할 수 있고 노이즈를 보다 저감하는 것이 가능해진다.
화소(50g-1)의 FD(91g-1), 화소(50g-2)의 FD(91g-2), 화소(50g-3)의 FD(91g-3), 화소(50g-4)의 FD(91g-4)는, 관통 DTI(82)의 일부에 형성되어 있는 접속부(97g)에 의해 접속되어 1개의 FD(91g)로서 기능하도록 구성되어 있다. 이 접속부(97g)에 FD 배선(98g)이 접속되어 있다.
FD 배선(98g)은, 리셋 트랜지스터(92g), 증폭 트랜지스터(93g-1), 증폭 트랜지스터(93g-2)에도 접속되어 있다. 또한 FD 배선(98g)의 일부는, 관통 DTI(82)위에 형성되어 있다.
도 20은, 화소(50g)의 수직 방향의 단면도이고 도 19 중의 선분(A-A')의 위치에 대응하는 것이다. 화소(50g)의 단면의 구성은, 도 7에 도시한 화소(50a)의 단면의 구성과 같기 때문에 상세한 설명은 생략한다.
전송 트랜지스터(90g)(전송 게이트(90g))와 인접하는 영역에는, FD(91g)가 형성되어 있다. 도 20 중, 좌측에 도시하고 있는 화소(50g-1)의 전송 트랜지스터(90g-1)의 우측에 FD(91g-1)가 형성되고 도 20 중, 우측에 도시하고 있는 화소(50g-4)의 전송 트랜지스터(90g-4)의 좌측에 FD(91g-4)가 형성되어 있다.
FD(91g-1)와 FD(91g-4)의 사이에는, 접속부(97g)가 형성되어 있다. 이 접속부(97g)는, 관통 DTI(82)상으로서, Si 기판(70) 내에 형성되어 있다. 화소(50g-1)와 화소(50g-4)의 사이에는, 도 18, 도 19를 참조하여 설명한 바와 같이, 관통 DTI(82)가 형성되어 있다. 접속부(97g)는, 관통 DTI(82)의 상부에 있는 측벽막(85)을 일부 제거하고 그 제거한 부분에 형성되어 있다.
접속부(97g)는, 예를 들면 폴리실리콘으로 형성되어 있다. 또한, 접속부(97g)는, FD(91g)와 동일한 반도체 영역으로 되어 있다. 예를 들면, FD(91g)가 N형 반도체 영역인 경우, 접속부(97g)도, N형 반도체 영역으로 형성된다.
FD(91g-1), 접속부(97g) 및 FD(91g-4)는, 연속한 N+확산층이 되도록 형성되어 있다. 환언하면, FD(91g-1)와 접속부(97g)가 도통한 상태이고 FD(91g-4)와 접속부(97g)가 도통한 상태이기 때문에 접속부(97g)를 통하여, FD(91g-1)와 FD(91g-4)가 도통한 상태가 된다.
따라서, FD(91g-1), 접속부(97g) 및 FD(91g-4)는, 하나의 N+확산층으로서 존재하고 하나의 FD(91g)로서 취급할 수 있다. 이와 같은 FD(91g)가 화소(50g-1)와 화소(50g-4)에서 공유된다.
도 20에서는 도시하지 않지만, 화소(50g-2)의 FD(91g-2)와 화소(50g-3)의 FD(91g-3)도, 접속부(97g)와 접속되어 있기 때문에 FD(91g-1 내지 91g-4)와 접속부(97g)는, 하나의 N+확산층으로서 존재하고 하나의 FD(91g)로서 취급할 수 있다. 이와 같은 FD(91g)가 화소(50g-1 내지 50g-4)에서 공유된다.
접속부(97g)에는, FD 배선(98g)(FD 배선(98g)의 일부인 콘택트)가 접속되어 있다. 이 FD 배선(98g)은, 도 19를 참조하여 설명한 바와 같이, 증폭 트랜지스터(93g)의 게이트와 접속되어 있다. 전송 트랜지스터(90g)에 의해 PD(71)로부터 판독된 전하는, FD(91g), FD 배선(98g)을 통하여 배선층(도시 생략)에 흐르고 증폭 트랜지스터(93g)의 게이트 전위가 변동하도록 구성되어 있다.
이와 같이, 4화소 공유인 경우에도, 본 기술을 적용할 수 있다. 또한, 본 명세서에서는, 2화소 공유인 경우와 4화소 공유인 경우를 예로 들어 설명을 하였지만, 예를 들면 8화소 공유와 같은 복수의 화소에서의 공유인 경우에도 본 기술을 적용할 수 있다.
4화소 공유인 경우도, 2화소 공유인 경우와 같이, 2화소 공유인 경우와 같이, 인접하는 화소(50g)의 FD(91g)를 접속부(97g)로 접속함으로써, 인접하는 화소(50g)의 FD(91g)를 전기적으로 도통한 상태로 할 수 있다. 또한, 그 접속부(97g)에 FD 배선(98g)의 콘택트의 접촉부를 마련할 수 있다.
따라서, FD(91g)의 영역(FD 확산층)을 작게 할 수 있고 결과로서, FD 용량을 억제하는 것이 가능해지고 변환 효율을 높이는 것이 가능해지고 S/N을 개선하는 것이 가능해진다.
또한, 4화소 공유인 경우의 제7의 실시의 형태는, 제1 내지 제6의 실시의 형태의 어느 하나와 조합시켜서 적용할 수 있다.
또한, 상술한 실시의 형태에서는, 관통 DTI(82)에 P형 고상 확산층(83)과 N형 고상 확산층(84)이 형성되고 강전계 영역이 형성되어 있는 경우를 예로 들어 설명하였지만, 강전계 영역이 형성되어 있지 않는 화소에 대해서도, 본 기술을 적용할 수 있다.
<내시경 수술 시스템에의 응용례>
또한, 예를 들면, 본 개시에 관한 기술(본 기술)은, 내시경 수술 시스템에 적용되어도 좋다.
도 21은, 본 개시에 관한 기술(본 기술)이 적용될 수 있는 내시경 수술 시스템의 개략적인 구성의 한 예를 도시하는 도면이다.
도 21에서는, 수술자(의사)(11131)가 내시경 수술 시스템(11000)을 이용하여, 환자 베드(11133)상의 환자(11132)에게 수술을 행하고 있는 양상이 도시되어 있다. 도시하는 바와 같이, 내시경 수술 시스템(11000)은, 내시경(11100)과, 기복 튜브(11111)나 에너지 처치구(11112) 등의, 그 밖의 수술구(11110)와, 내시경(11100)을 지지하는 지지 암 장치(11120)와, 내시경하 수술을 위한 각종의 장치가 탑재된 카트(11200)로 구성된다.
내시경(11100)은, 선단부터 소정 길이의 영역이 환자(11132)의 체강 내에 삽입되는 경통(11101)과, 경통(11101)의 기단에 접속되는 카메라 헤드(11102)로 구성된다. 도시하는 예에서는, 경성의 경통(11101)을 갖는 이른바 경성경으로서 구성된 내시경(11100)을 도시하고 있지만 내시경(11100)은, 연성의 경통을 갖는 이른바 연성경으로서 구성되어도 좋다.
경통(11101)의 선단에는, 대물 렌즈가 감입된 개구부가 마련되어 있다. 내시경(11100)에는 광원 장치(11203)가 접속되어 있고 당해 광원 장치(11203)에 의해 생성된 광이, 경통(11101)의 내부에 연설되는 라이트 가이드에 의해 당해 경통의 선단까지 도광되고 대물 렌즈를 통하여 환자(11132)의 체강 내의 관찰 대상을 향하여 조사된다. 또한, 내시경(11100)은, 직시경이라도 좋고 사시경 또는 측시경이라도 좋다.
카메라 헤드(11102)의 내부에는 광학계 및 촬상 소자가 마련되어 있고 관찰 대상부터의 반사광(관찰광)은 당해 광학계에 의해 당해 촬상 소자에 집광된다. 당해 촬상 소자에 의해 관찰광이 광전변환되어 관찰광에 대응하는 전기 신호, 즉 관찰상에 대응하는 화상 신호가 생성된다. 당해 화상 신호는, RAW 데이터로서 카메라 컨트롤 유닛(CCU : Camera Control Unit)(11201)에 송신된다.
CCU(11201)는, CPU(Central Processing Unit)나 GPU(Graphics Processing Unit) 등에 의해 구성되고 내시경(11100) 및 표시 장치(11202)의 동작을 통괄적으로 제어한다. 또한, CCU(11201)는, 카메라 헤드(11102)로부터 화상 신호를 수취하고 그 화상 신호에 대해, 예를 들면 현상 처리(디모자이크 처리) 등의 당해 화상 신호에 의거한 화상을 표시하기 위한 각종의 화상 처리를 시행한다.
표시 장치(11202)는, CCU(11201)로부터의 제어에 의해, 당해 CCU(11201)에 의해 화상 처리가 시행된 화상 신호에 의거한 화상을 표시한다.
광원 장치(11203)는, 예를 들면 LED(light emitting diode) 등의 광원으로 구성되고 수술부 등을 촬영할 때의 조사광을 내시경(11100)에 공급한다.
입력 장치(11204)는, 내시경 수술 시스템(11000)에 대한 입력 인터페이스이다. 유저는, 입력 장치(11204)를 통하여, 내시경 수술 시스템(11000)에 대해 각종의 정보의 입력이나 지시 입력을 행할 수가 있다. 예를 들면, 유저는, 내시경(11100)에 의한 촬상 조건(조사광의 종류, 배율 및 초점 거리 등)을 변경하는 취지의 지시 등을 입력한다.
처치구 제어 장치(11205)는, 조직의 소작(燒灼), 절개 또는 혈관의 봉지 등을 위한 에너지 처치구(11112)의 구동을 제어한다. 기복 장치(11206)는, 내시경(11100)에 의한 시야의 확보 및 수술자의 작업 공간의 확보의 목적으로, 환자(11132)의 체강을 부풀리기 위해, 기복 튜브(11111)를 통하여 당해 체강 내에 가스를 송입한다. 레코더(11207)는, 수술에 관한 각종의 정보를 기록 가능한 장치이다. 프린터(11208)는, 수술에 관한 각종의 정보를 텍스트, 화상 또는 그래프 등 각종의 형식으로 인쇄 가능한 장치이다.
또한, 내시경(11100)으로 수술부를 촬영할 때의 조사광을 공급하는 광원 장치(11203)는, 예를 들면 LED, 레이저광원 또는 이들의 조합에 의해 구성되는 백색광원으로 구성할 수 있다. RGB 레이저광원의 조합에 의해 백색광원이 구성되는 경우에는, 각 색(각 파장)의 출력 강도 및 출력 타이밍을 고정밀도로 제어할 수 있기 때문에 광원 장치(11203)에서 촬상 화상의 화이트 밸런스의 조정을 행할 수가 있다. 또한, 이 경우에는, RGB 레이저광원 각각으로부터의 레이저광을 시분할로 관찰 대상에 조사하고 그 조사 타이밍에 동기하여 카메라 헤드(11102)의 촬상 소자의 구동을 제어함에 의해, RGB 각각에 대응한 화상을 시분할로 촬상하는 것도 가능하다. 당해 방법에 의하면, 당해 촬상 소자에 컬러 필터를 마련하지 않아도 컬러 화상을 얻을 수 있다.
또한, 광원 장치(11203)는, 출력하는 광의 강도를 소정의 시간마다 변경하도록 그 구동이 제어되어도 좋다. 그 광의 강도의 변경의 타이밍에 동기하여 카메라 헤드(11102)의 촬상 소자의 구동을 제어하여 시분할로 화상을 취득하고 그 화상을 합성함에 의해, 이른바 흑바램 및 백바램이 없는 고다이내믹 레인지의 화상을 생성할 수 있다.
또한, 광원 장치(11203)는, 특수광 관찰에 대응한 소정의 파장 대역의 광을 공급 가능하게 구성되어도 좋다. 특수광 관찰에서는, 예를 들면, 체조직에서의 광의 흡수의 파장 의존성을 이용하여, 통상의 관찰시에 있어서의 조사광(즉, 백색광)에 비하여 협대역의 광을 조사함에 의해, 점막 표층의 혈관 등의 소정의 조직을 고콘트라스트로 촬영하는, 이른바 협대역광 관찰(Narrow Band Imaging)이 행하여진다. 또는, 특수광 관찰에서는, 여기광을 조사함에 의해 발생하는 형광에 의해 화상을 얻는 형광 관찰이 행하여져도 좋다. 형광 관찰에서는, 체조직에 여기광을 조사하여 당해 체조직으로부터의 형광을 관찰하는 것(자가 형광 관찰), 또는 인도시아닌그린(ICG) 등의 시약을 체조직에 국주(局注)함과 함께 당해 체조직에 그 시약의 형광 파장에 대응한 여기광을 조사하여 형광상을 얻는 것 등을 행할 수가 있다. 광원 장치(11203)는, 이와 같은 특수광 관찰에 대응한 협대역광 및/또는 여기광을 공급 가능하게 구성될 수 있다.
도 22는, 도 21에 도시하는 카메라 헤드(11102) 및 CCU(11201)의 기능 구성의 한 예를 도시하는 블록도이다.
카메라 헤드(11102)는, 렌즈 유닛(11401)과, 촬상부(11402)와, 구동부(11403)와, 통신부(11404)와, 카메라 헤드 제어부(11405)를 갖는다. CCU(11201)는, 통신부(11411)와, 화상 처리부(11412)와, 제어부(11413)를 갖는다. 카메라 헤드(11102)와 CCU(11201)는, 전송 케이블(11400)에 의해 서로 통신 가능하게 접속되어 있다.
렌즈 유닛(11401)은, 경통(11101)과의 접속부에 마련된 광학계이다. 경통(11101)의 선단부터 취입된 관찰광은, 카메라 헤드(11102)까지 도광되고 당해 렌즈 유닛(11401)에 입사한다. 렌즈 유닛(11401)은 줌렌즈 및 포커스 렌즈를 포함하는 복수의 렌즈가 조합되어 구성된다.
촬상부(11402)를 구성하는 촬상 소자는, 하나(이른바 단판식)라도 좋고 복수(이른바 다판식)라도 좋다. 촬상부(11402)가 다판식으로 구성되는 경우에는, 예를 들면 각 촬상 소자에 의해 RGB 각각에 대응하는 화상 신호가 생성되고 그들이 합성됨에 의해 컬러 화상이 얻어져도 좋다. 또는, 촬상부(11402)는, 3D(dimensional) 표시에 대응하는 우안용 및 좌안용의 화상 신호를 각각 취득하기 위한 한 쌍의 촬상 소자를 갖도록 구성되어도 좋다. 3D 표시가 행하여짐에 의해, 수술자(11131)는 수술부에서의 생체조직의 깊이를 보다 정확하게 파악하는 것이 가능해진다. 또한, 촬상부(11402)가 다판식으로 구성되는 경우에는, 각 촬상 소자에 대응하여, 렌즈 유닛(11401)도 복수 계통 마련될 수 있다.
또한, 촬상부(11402)는, 반드시 카메라 헤드(11102)에 마련되지 않아도 좋다. 예를 들면, 촬상부(11402)는, 경통(11101)의 내부에 대물 렌즈의 직후에 마련되어도 좋다.
구동부(11403)는, 액추에이터에 의해 구성되고 카메라 헤드 제어부(11405)로부터의 제어에 의해, 렌즈 유닛(11401)의 줌렌즈 및 포커스 렌즈를 광축에 따라 소정의 거리만큼 이동시킨다. 이에 의해, 촬상부(11402)에 의한 촬상 화상의 배율 및 초점이 적절히 조정될 수 있다.
통신부(11404)는, CCU(11201)와의 사이에서 각종의 정보를 송수신하기 위한 통신 장치에 의해 구성된다. 통신부(11404)는, 촬상부(11402)로부터 얻은 화상 신호를 RAW 데이터로서 전송 케이블(11400)을 통하여 CCU(11201)에 송신한다.
또한, 통신부(11404)는, CCU(11201)로부터, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 수신하여, 카메라 헤드 제어부(11405)에 공급한다. 당해 제어 신호에는, 예를 들면, 촬상 화상의 프레임 레이트를 지정하는 취지의 정보, 촬상시의 노출치를 지정하는 취지의 정보 및/또는 촬상 화상의 배율 및 초점을 지정하는 취지의 정보 등, 촬상 조건에 관한 정보가 포함된다.
또한, 상기한 프레임 레이트나 노출치, 배율, 초점 등의 촬상 조건은, 유저에 의해 적절히 지정되어도 좋고 취득된 화상 신호에 의거하여 CCU(11201)의 제어부(11413)에 의해 자동적으로 설정되어도 좋다. 후자인 경우에는, 이른바 AE(Auto Exposure) 기능, AF(Auto Focus) 기능 및 AWB(Auto White Balance) 기능이 내시경(11100)에 탑재되어 있게 된다.
카메라 헤드 제어부(11405)는, 통신부(11404)를 통하여 수신한 CCU(11201)로부터의 제어 신호에 의거하여, 카메라 헤드(11102)의 구동을 제어한다.
통신부(11411)는, 카메라 헤드(11102)와의 사이에서 각종의 정보를 송수신하기 위한 통신 장치에 의해 구성된다. 통신부(11411)는, 카메라 헤드(11102)로부터, 전송 케이블(11400)을 통하여 송신되는 화상 신호를 수신한다.
또한, 통신부(11411)는, 카메라 헤드(11102)에 대해, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 송신한다. 화상 신호나 제어 신호는, 전기통신이나 광통신 등에 의해 송신할 수 있다.
화상 처리부(11412)는, 카메라 헤드(11102)로부터 송신된 RAW 데이터인 화상 신호에 대해 각종의 화상 처리를 시행한다.
제어부(11413)는, 내시경(11100)에 의한 수술부 등의 촬상 및 수술부 등의 촬상에 의해 얻어지는 촬상 화상의 표시에 관한 각종의 제어를 행한다. 예를 들면, 제어부(11413)는, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 생성한다.
또한, 제어부(11413)는, 화상 처리부(11412)에 의해 화상 처리가 시행된 화상 신호에 의거하여, 수술부 등이 찍힌 촬상 화상을 표시 장치(11202)에 표시시킨다. 이때, 제어부(11413)는, 각종의 화상 인식 기술을 이용하여 촬상 화상 내에서의 각종의 물체를 인식해도 좋다. 예를 들면, 제어부(11413)는, 촬상 화상에 포함되는 물체의 에지의 형상이나 색 등을 검출함에 의해, 겸자(鉗子) 등의 수술구, 특정한 생체 부위, 출혈, 에너지 처치구(11112)의 사용시의 미스트 등을 인식할 수 있다. 제어부(11413)는, 표시 장치(11202)에 촬상 화상을 표시시킬 때에 그 인식 결과를 이용하여, 각종의 수술 지원 정보를 당해 수술부의 화상에 중첩 표시시켜도 좋다. 수술 지원 정보가 중첩 표시되고 수술자(11131)에게 제시됨에 의해, 수술자(11131)의 부담을 경감하는 것이나 수술자(11131)가 확실하게 수술을 진행하는 것이 가능해진다.
카메라 헤드(11102) 및 CCU(11201)를 접속하는 전송 케이블(11400)은, 전기 신호의 통신에 대응한 전기 신호 케이블, 광통신에 대응한 광파이버, 또는 이들의 복합 케이블이다.
여기서, 도시한 예에서는, 전송 케이블(11400)을 이용하여 유선으로 통신이 행하여지고 있지만 카메라 헤드(11102)와 CCU(11201) 사이의 통신은 무선으로 행하여져도 좋다.
또한, 여기서는, 한 예로서 내시경 수술 시스템에 관해 설명하였지만, 본 개시에 관한 기술은 그 밖에 예를 들면, 현미경 수술 시스템 등에 적용되어도 좋다.
<이동체에의 응용례>
또한, 예를 들면, 본 개시에 관한 기술은, 자동차, 전기 자동차, 하이브리드 전기 자동차, 자동 이륜차, 자전거, 퍼스널 모빌리티, 비행기, 드론, 선박, 로봇 등의 어느 한 종류의 이동체에 탑재되는 장치로서 실현되어도 좋다.
도 23은, 본 개시에 관한 기술이 적용될 수 있는 이동체 제어 시스템의 한 예인 차량 제어 시스템의 개략적인 구성례를 도시하는 블록도이다.
차량 제어 시스템(12000)은, 통신 네트워크(12001)를 통하여 접속된 복수의 전자 제어 유닛을 구비한다. 도 23에 도시한 예에서는, 차량 제어 시스템(12000)은, 구동계 제어 유닛(12010), 바디계 제어 유닛(12020), 차외 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040) 및 통합 제어 유닛(12050)을 구비한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로 컴퓨터(12051), 음성 화상 출력부(12052) 및 차량탑재 네트워크 I/F(Interface)(12053)가 도시되어 있다.
구동계 제어 유닛(12010)은, 각종 프로그램에 따라 차량의 구동계에 관련되는 장치의 동작을 제어한다. 예를 들면, 구동계 제어 유닛(12010)은, 내연 기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구 및 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.
바디계 제어 유닛(12020)은, 각종 프로그램에 따라 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들면, 바디계 제어 유닛(12020)은, 키레스 엔트리 시스템, 스마트 키 시스템, 파워 윈도우 장치, 또는, 헤드 램프, 백 램프, 브레이크 램프, 윙커 또는 포그 램프 등의 각종 램프의 제어 장치로서 기능한다. 이 경우, 바디계 제어 유닛(12020)에는, 키를 대체하는 휴대기로부터 발신되는 전파 또는 각종 스위치의 신호가 입력될 수 있다. 바디계 제어 유닛(12020)은, 이들의 전파 또는 신호의 입력을 접수하여, 차량의 도어 로크 장치, 파워 윈도우 장치, 램프 등을 제어한다.
차외 정보 검출 유닛(12030)은, 차량 제어 시스템(12000)을 탑재한 차량의 외부의 정보를 검출한다. 예를 들면, 차외 정보 검출 유닛(12030)에는, 촬상부(12031)가 접속된다. 차외 정보 검출 유닛(12030)은, 촬상부(12031)에 차외의 화상을 촬상시킴과 함께, 촬상된 화상을 수신한다. 차외 정보 검출 유닛(12030)은, 수신한 화상에 의거하여, 사람, 차, 장애물, 표지 또는 노면상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행해도 좋다.
촬상부(12031)는, 광을 수광하고 그 광의 수광량에 응한 전기 신호를 출력하는 광센서이다. 촬상부(12031)는, 전기 신호를 화상으로서 출력할 수도 있고 거리 측정의 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광하는 광은, 가시광이라도 좋고 적외선 등의 비 가시광이라도 좋다.
차내 정보 검출 유닛(12040)은, 차내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는, 예를 들면, 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는, 예를 들면 운전자를 촬상하는 카메라를 포함하고 차내 정보 검출 유닛(12040)은, 운전자 상태 검출부(12041)로부터 입력된 검출 정보에 의거하여, 운전자의 피로 정도 또는 집중 정도를 산출해도 좋고 운전자가 앉아서 졸고 있지 않는지를 판별해도 좋다.
마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차내외의 정보에 의거하여, 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표치를 연산하고 구동계 제어 유닛(12010)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차량의 충돌 회피 또는 충격 완화, 차간 거리에 의거한 추종 주행, 차속 유지 주행, 차량의 충돌 경고 또는 차량의 레인 일탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 행할 수가 있다.
또한, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차량 주위의 정보에 의거하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함에 의해, 운전자의 조작에 근거하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수가 있다.
또한, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 취득되는 차외의 정보에 의거하여, 바디계 제어 유닛(12020)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 검지한 선행차 또는 대향차의 위치에 응하여 헤드 램프를 제어하여, 하이 빔을 로우 빔으로 전환하는 등의 방현(防眩)을 도모하는 것을 목적으로 한 협조 제어를 행할 수가 있다.
음성 화상 출력부(12052)는, 차량의 탑승자 또는 차외에 대해, 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력 장치에 음성 및 화상 중의 적어도 일방의 출력 신호를 송신한다. 도 23의 예에서는, 출력 장치로서, 오디오 스피커(12061), 표시부(12062) 및 인스트루먼트 패널(12063)이 예시되어 있다. 표시부(12062)는, 예를 들면, 온 보드 디스플레이 및 헤드 업 디스플레이의 적어도 하나를 포함하고 있어도 좋다.
도 24는, 촬상부(12031)의 설치 위치의 예를 도시하는 도면이다.
도 24에서는, 촬상부(12031)로서, 촬상부(12101, 12102, 12103, 12104, 12105)를 갖는다.
촬상부(12101, 12102, 12103, 12104, 12105)는, 예를 들면, 차량(12100)의 프런트 노우즈, 사이드 미러, 리어 범퍼, 백 도어 및 차 실내의 프론트 글라스의 상부 등의 위치에 마련되어진다. 프런트 노우즈에 구비되는 촬상부(12101) 및 차 실내의 프론트 글라스의 상부에 구비되는 촬상부(12105)는, 주로 차량(12100)의 전방의 화상을 취득한다. 사이드 미러에 구비되는 촬상부(12102, 12103)는, 주로 차량(12100)의 측방의 화상을 취득한다. 리어 범퍼 또는 백 도어에 구비되는 촬상부(12104)는, 주로 차량(12100)의 후방의 화상을 취득한다. 차 실내의 프론트 글라스의 상부에 구비되는 촬상부(12105)는, 주로 선행 차량 또는, 보행자, 장애물, 신호기, 교통 표지 또는 차선 등의 검출에 이용된다.
또한, 도 24에는, 촬상부(12101 내지 12104)의 촬영 범위의 한 예가 도시되어 있다. 촬상 범위(12111)는 프런트 노우즈에 마련된 촬상부(12101)의 촬상 범위를 나타내고 촬상 범위(12112, 12113)는, 각각 사이드 미러에 마련된 촬상부(12102, 12103)의 촬상 범위를 나타내고 촬상 범위(12114)는, 리어 범퍼 또는 백 도어에 마련된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들면, 촬상부(12101 내지 12104)에서 촬상된 화상 데이터가 중합시켜짐에 의해, 차량(12100)을 상방에서 본 부감(俯瞰) 화상을 얻을 수 있다.
촬상부(12101 내지 12104)의 적어도 하나는, 거리 정보를 취득하는 기능을 갖고 있어도 좋다. 예를 들면, 촬상부(12101 내지 12104)의 적어도 하나는, 복수의 촬상 소자로 이루어지는 스테레오 카메라라도 좋고 위상차 검출용의 화소를 갖는 촬상 소자라도 좋다.
예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 기초로, 촬상 범위(12111 내지 12114) 내에서의 각 입체물까지의 거리와, 이 거리의 시간적 변화(차량(12100)에 대한 상대 속도)를 구함에 의해, 특히 차량(12100)의 진행로 위에 있는 가장 가까운 입체물로, 차량(12100)과 개략 같은 방향으로 소정의 속도(예를 들면, 0㎞/h 이상)로 주행하는 입체물을 선행차로서 추출할 수 있다. 또한, 마이크로 컴퓨터(12051)는, 선행차와 내차와의 사이에 미리 확보하여야 할 차간 거리를 설정하고 자동 브레이크 제어(추종 정지 제어도 포함한다)나 자동 가속 제어(추종 발진 제어도 포함한다) 등을 행할 수가 있다. 이와 같이 운전자의 조작에 근거하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수가 있다.
예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 기초로, 입체물에 관한 입체물 데이터를 2륜차, 보통 차량, 대형 차량, 보행자, 전신주 등 그 밖의 입체물로 분류하여 추출하고 장애물의 자동 회피에 이용할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차량(12100)의 주변의 장애물을 차량(12100)의 드라이버가 시인 가능한 장애물과 시인 곤란한 장애물로 식별한다. 그리고 마이크로 컴퓨터(12051)는, 각 장애물과의 충돌의 위험도를 나타내는 충돌 리스크를 판단하고 충돌 리스크가 설정치 이상으로 충돌 가능성이 있는 상황인 때에는, 오디오 스피커(12061)나 표시부(12062)를 통하여 드라이버에게 경보를 출력하는 것이나 구동계 제어 유닛(12010)을 통하여 강제 감속이나 회피 조타를 행함으로써, 충돌 회피를 위한 운전 지원을 행할 수가 있다.
촬상부(12101 내지 12104)의 적어도 하나는, 적외선을 검출하는 적외선 카메라라도 좋다. 예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재하는지의 여부를 판정함으로써 보행자를 인식할 수 있다. 이러한 보행자의 인식은, 예를 들면 적외선 카메라로서의 촬상부(12101 내지 12104)의 촬상 화상에서의 특징점을 추출하는 순서와, 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 행하여 보행자인지의 여부를 판별하는 순서에 의해 행하여진다. 마이크로 컴퓨터(12051)가 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재한다고 판정하고 보행자를 인식하면, 음성 화상 출력부(12052)는, 당해 인식된 보행자에게 강조를 위한 사각형 윤곽선을 중첩 표시하도록 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는, 보행자를 나타내는 아이콘 등을 소망하는 위치에 표시하도록 표시부(12062)를 제어해도 좋다.
또한, 본 기술의 실시의 형태는, 상술한 실시의 형태로 한정되는 것이 아니고 본 기술의 요지를 일탈하지 않는 범위에서 여러 가지의 변경이 가능하다.
본 기술은 이하와 같은 구성도 취할 수 있다.
(1) 기판과,
상기 기판에 마련된 제1의 광전변환 영역을 포함하는 제1의 화소와,
상기 제1의 광전변환 영역의 옆으로서, 상기 기판에 마련된 제2의 광전변환 영역을 포함하는 제2의 화소와,
상기 제1의 광전변환 영역과 상기 제2의 광전변환 영역의 사이로서, 상기 기판에 마련된 트렌치와,
상기 제1의 화소에 포함되는 제1의 영역과,
상기 제2의 화소에 포함되는 제2의 영역과,
상기 제1의 영역, 상기 제2의 영역 및 상기 트렌치에 접한 제3의 영역을
구비하는 촬상 소자.
(2) 상기 제1의 영역, 상기 제2의 영역 및 상기 제3의 영역은, N형의 불순물 영역 또는 P형의 불순물 영역인 상기 (1)에 기재된 촬상 소자.
(3) 상기 제1의 영역, 상기 제2의 영역 및 상기 제3의 영역은, 동일한 전위가 되는 영역인 상기 (1) 또는 (2)에 기재된 촬상 소자.
(4) 상기 제1의 영역과 상기 제2의 영역은, FD(플로팅 디퓨전)인 상기 (1) 내지 (3) 중 어느 하나에 기재된 촬상 소자.
(5) 상기 제1의 영역과 상기 제2의 영역은, 그라운드 영역인 상기 (1) 내지 (4) 중 어느 하나에 기재된 촬상 소자.
(6) 상기 제3의 영역은, 상기 기판에 대해 N형 또는 P형의 불순물을 포함하는 폴리실리콘으로 형성되어 있는 상기 (1) 내지 (5) 중 어느 하나에 기재된 촬상 소자.
(7) 상기 제3의 영역의 측면 중 2면과 저면은, 상기 트렌치에 형성되어 있는 소정의 막과 접하고 있는 상기 (1) 내지 (6) 중 어느 하나에 기재된 촬상 소자.
(8) 상기 제3의 영역에 트랜지스터와 접속된 배선이 접속되어 있는 상기 (1) 내지 (7) 중 어느 하나에 기재된 촬상 소자.
(9) 상기 제3의 영역의 깊이는, 상기 제1의 영역의 깊이의 50 내지 80%의 깊이로 되어 있는 상기 (1) 내지 (8) 중 어느 하나에 기재된 촬상 소자.
(10) 상기 제1의 영역과 상기 제3의 영역이 접하여 있는 부분에서, 상기 제1의 영역은, 상기 제3의 영역과 같은 정도 또는 크게 형성되어 있는 상기 (1) 내지 (9) 중 어느 하나에 기재된 촬상 소자.
(11) 상기 제3의 영역은, 상기 제1의 영역과 2면에 접하여 있는 상기 (1) 내지 (10) 중 어느 하나에 기재된 촬상 소자.
(12) 상기 제1의 영역에 트랜지스터와 접속되는 배선이 접속되고,
상기 제1의 영역은, 상기 제2의 영역보다도 큰 영역으로 형성되어 있는 상기 (1) 내지 (7) 중 어느 하나에 기재된 촬상 소자.
(13) 상기 트렌치의 측벽에 P형 영역과 N형 영역으로 구성되는 PN 접합 영역이 형성되어 있는 상기 (1) 내지 (12) 중 어느 하나에 기재된 촬상 소자.
(14) 기판과,
상기 기판에 마련된 제1의 광전변환 영역을 포함하는 제1의 화소와,
상기 제1의 광전변환 영역의 옆으로서, 상기 기판에 마련된 제2의 광전변환 영역을 포함하는 제2의 화소와,
상기 제1의 광전변환 영역과 상기 제2의 광전변환 영역의 사이로서, 상기 기판에 마련된 트렌치와,
상기 제1의 화소에 포함되는 제1의 영역과,
상기 제2의 화소에 포함되는 제2의 영역과,
상기 제1의 영역, 상기 제2의 영역 및 상기 트렌치에 접한 제3의 영역을 구비하는 촬상 소자를 포함하는 전자 기기.
50 : 화소 70 : Si 기판
72 : P형 영역 73 : 평탄화막
74 : 차광막 75 : 이면 Si 계면
77 : 액티브 영역 79 : FD 배선
83 : P형 고상 확산층 84 : N형 고상 확산층
85 : 측벽막 86 : 충전재
90 : 전송 트랜지스터 91 : FD
92 : 리셋 트랜지스터 93 : 증폭 트랜지스터
94 : 선택 트랜지스터 95 : 변환효율 전환 트랜지스터
96 : GND 콘택트 97 : 접속부
98 : FD 배선 99 : SiO2막
201 : GND 영역

Claims (14)

  1. 기판과,
    상기 기판에 마련된 제1의 광전변환 영역을 포함하는 제1의 화소와,
    상기 제1의 광전변환 영역의 옆으로서, 상기 기판에 마련된 제2의 광전변환 영역을 포함하는 제2의 화소와,
    상기 제1의 광전변환 영역과 상기 제2의 광전변환 영역의 사이로서, 상기 기판에 마련된 트렌치와,
    상기 제1의 화소에 포함되는 제1의 영역과,
    상기 제2의 화소에 포함되는 제2의 영역과,
    상기 제1의 영역, 상기 제2의 영역 및 상기 트렌치에 접한 제3의 영역을 구비하는 것을 특징으로 하는 촬상 소자.
  2. 제1항에 있어서,
    상기 제1의 영역, 상기 제2의 영역 및 상기 제3의 영역은, N형의 불순물 영역 또는 P형의 불순물 영역인 것을 특징으로 하는 촬상 소자.
  3. 제1항에 있어서,
    상기 제1의 영역, 상기 제2의 영역 및 상기 제3의 영역은, 동일한 전위가 되는 영역인 것을 특징으로 하는 촬상 소자.
  4. 제1항에 있어서,
    상기 제1의 영역과 상기 제2의 영역은, FD(플로팅 디퓨전)인 것을 특징으로 하는 촬상 소자.
  5. 제1항에 있어서,
    상기 제1의 영역과 상기 제2의 영역은, 그라운드 영역인 것을 특징으로 하는 촬상 소자.
  6. 제1항에 있어서,
    상기 제3의 영역은, 상기 기판에 대해 N형 또는 P형의 불순물을 포함하는 폴리실리콘으로 형성되어 있는 것을 특징으로 하는 촬상 소자.
  7. 제1항에 있어서,
    상기 제3의 영역의 측면 중 2면과 저면은, 상기 트렌치에 형성되어 있는 소정의 막과 접하여 있는 것을 특징으로 하는 촬상 소자.
  8. 제1항에 있어서,
    상기 제3의 영역에 트랜지스터와 접속되는 배선이 접속되어 있는 것을 특징으로 하는 촬상 소자.
  9. 제1항에 있어서,
    상기 제3의 영역의 깊이는, 상기 제1의 영역의 깊이의 50 내지 80%의 깊이로 되어 있는 것을 특징으로 하는 촬상 소자.
  10. 제1항에 있어서,
    상기 제1의 영역과 상기 제3의 영역이 접하여 있는 부분에 있어서, 상기 제1의 영역은, 상기 제3의 영역과 같은 정도 또는 크게 형성되어 있는 것을 특징으로 하는 촬상 소자.
  11. 제1항에 있어서,
    상기 제3의 영역은, 상기 제1의 영역과 2면에 접하여 있는 것을 특징으로 하는 촬상 소자.
  12. 제1항에 있어서,
    상기 제1의 영역에 트랜지스터와 접속되는 배선이 접속되고,
    상기 제1의 영역은, 상기 제2의 영역보다도 큰 영역으로 형성되어 있는 것을 특징으로 하는 촬상 소자.
  13. 제1항에 있어서,
    상기 트렌치의 측벽에 P형 영역과 N형 영역으로 구성된 PN 접합 영역이 형성되어 있는 것을 특징으로 하는 촬상 소자.
  14. 기판과,
    상기 기판에 마련된 제1의 광전변환 영역을 포함하는 제1의 화소와,
    상기 제1의 광전변환 영역의 옆으로서, 상기 기판에 마련된 제2의 광전변환 영역을 포함하는 제2의 화소와,
    상기 제1의 광전변환 영역과 상기 제2의 광전변환 영역의 사이로서, 상기 기판에 마련된 트렌치와,
    상기 제1의 화소에 포함되는 제1의 영역과,
    상기 제2의 화소에 포함되는 제2의 영역과,
    상기 제1의 영역, 상기 제2의 영역 및 상기 트렌치에 접한 제3의 영역을 구비하는 촬상 소자를 포함하는 것을 특징으로 하는 전자 기기.
KR1020207030347A 2018-05-18 2019-05-07 촬상 소자, 전자 기기 KR102664630B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020247011994A KR20240052878A (ko) 2018-05-18 2019-05-07 촬상 소자, 전자 기기

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018095904 2018-05-18
JPJP-P-2018-095904 2018-05-18
PCT/JP2019/018212 WO2019220945A1 (ja) 2018-05-18 2019-05-07 撮像素子、電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020247011994A Division KR20240052878A (ko) 2018-05-18 2019-05-07 촬상 소자, 전자 기기

Publications (2)

Publication Number Publication Date
KR20210010442A true KR20210010442A (ko) 2021-01-27
KR102664630B1 KR102664630B1 (ko) 2024-05-10

Family

ID=68540370

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020247011994A KR20240052878A (ko) 2018-05-18 2019-05-07 촬상 소자, 전자 기기
KR1020207030347A KR102664630B1 (ko) 2018-05-18 2019-05-07 촬상 소자, 전자 기기

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020247011994A KR20240052878A (ko) 2018-05-18 2019-05-07 촬상 소자, 전자 기기

Country Status (7)

Country Link
US (1) US20210136310A1 (ko)
EP (2) EP4138137A1 (ko)
JP (1) JPWO2019220945A1 (ko)
KR (2) KR20240052878A (ko)
CN (1) CN112119501A (ko)
TW (1) TWI834644B (ko)
WO (1) WO2019220945A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021136380A (ja) * 2020-02-28 2021-09-13 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
CN117321772A (zh) * 2021-05-27 2023-12-29 索尼半导体解决方案公司 固态摄像元件、固态摄像元件的制造方法以及电子设备
JP2023063943A (ja) * 2021-10-25 2023-05-10 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP2023132147A (ja) * 2022-03-10 2023-09-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
TW202410428A (zh) * 2022-03-15 2024-03-01 日商索尼半導體解決方案公司 光檢測裝置
WO2023190194A1 (ja) * 2022-03-31 2023-10-05 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像装置及び半導体素子
WO2023203811A1 (ja) * 2022-04-18 2023-10-26 ソニーセミコンダクタソリューションズ株式会社 光検出装置
WO2023249116A1 (ja) * 2022-06-24 2023-12-28 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び電子機器
WO2024075405A1 (ja) * 2022-10-04 2024-04-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160008287A (ko) * 2014-07-14 2016-01-22 삼성전자주식회사 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서
KR20170008733A (ko) * 2014-05-16 2017-01-24 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자 및 고체 촬상 소자의 제조 방법, 및 전자 기기
US20170125473A1 (en) * 2015-10-30 2017-05-04 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with wide contact
WO2017187957A1 (ja) * 2016-04-25 2017-11-02 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
KR20170124548A (ko) * 2015-03-09 2017-11-10 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 소자 및 그 제조 방법 및 전자 기기

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7315014B2 (en) * 2005-08-30 2008-01-01 Micron Technology, Inc. Image sensors with optical trench
JP5320659B2 (ja) * 2005-12-05 2013-10-23 ソニー株式会社 固体撮像装置
JP5292787B2 (ja) * 2007-11-30 2013-09-18 ソニー株式会社 固体撮像装置及びカメラ
KR101776955B1 (ko) * 2009-02-10 2017-09-08 소니 주식회사 고체 촬상 장치와 그 제조 방법, 및 전자 기기
JP4816768B2 (ja) * 2009-06-22 2011-11-16 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP4798232B2 (ja) * 2009-02-10 2011-10-19 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2011014808A (ja) * 2009-07-06 2011-01-20 Sony Corp 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP5118715B2 (ja) * 2010-03-11 2013-01-16 株式会社東芝 固体撮像装置
JP2013038118A (ja) * 2011-08-04 2013-02-21 Sony Corp 固体撮像素子および電子機器
JP5999402B2 (ja) * 2011-08-12 2016-09-28 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
KR101968197B1 (ko) * 2012-05-18 2019-04-12 삼성전자주식회사 이미지 센서 및 이의 형성 방법
JP2014096490A (ja) * 2012-11-09 2014-05-22 Sony Corp 撮像素子、製造方法
KR102009192B1 (ko) * 2013-02-05 2019-08-09 삼성전자주식회사 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서
JP6119432B2 (ja) * 2013-05-31 2017-04-26 ソニー株式会社 固体撮像素子、電子機器、および製造方法
JP2015012127A (ja) * 2013-06-28 2015-01-19 ソニー株式会社 固体撮像素子および電子機器
JP6021762B2 (ja) * 2013-08-28 2016-11-09 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および製造方法、並びに、電子機器
JP6171997B2 (ja) * 2014-03-14 2017-08-02 ソニー株式会社 固体撮像素子およびその駆動方法、並びに電子機器
KR102410088B1 (ko) * 2014-12-11 2022-06-20 삼성전자주식회사 이미지 센서
KR102384890B1 (ko) * 2015-01-13 2022-04-11 삼성전자주식회사 이미지 센서 및 그 형성 방법
WO2017061295A1 (ja) * 2015-10-09 2017-04-13 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
KR20180077393A (ko) * 2016-12-28 2018-07-09 삼성전자주식회사 광센서

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170008733A (ko) * 2014-05-16 2017-01-24 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자 및 고체 촬상 소자의 제조 방법, 및 전자 기기
KR20160008287A (ko) * 2014-07-14 2016-01-22 삼성전자주식회사 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서
KR20170124548A (ko) * 2015-03-09 2017-11-10 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 소자 및 그 제조 방법 및 전자 기기
US20170125473A1 (en) * 2015-10-30 2017-05-04 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with wide contact
WO2017187957A1 (ja) * 2016-04-25 2017-11-02 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器

Also Published As

Publication number Publication date
CN112119501A (zh) 2020-12-22
EP3796386B1 (en) 2022-09-28
US20210136310A1 (en) 2021-05-06
KR102664630B1 (ko) 2024-05-10
KR20240052878A (ko) 2024-04-23
TWI834644B (zh) 2024-03-11
EP3796386A4 (en) 2021-05-19
WO2019220945A1 (ja) 2019-11-21
EP3796386A1 (en) 2021-03-24
EP4138137A1 (en) 2023-02-22
TW202005070A (zh) 2020-01-16
JPWO2019220945A1 (ja) 2021-06-17

Similar Documents

Publication Publication Date Title
US20230033933A1 (en) Imaging element having p-type and n-type solid phase diffusion layers formed in a side wall of an interpixel light shielding wall
KR102664630B1 (ko) 촬상 소자, 전자 기기
JPWO2020175195A1 (ja) 固体撮像装置および電子機器
WO2020012824A1 (ja) 固体撮像素子および電子機器
US11769774B2 (en) Solid-state imaging device and electronic device
US12027538B2 (en) Imaging element and electronic apparatus
KR102664496B1 (ko) 촬상 소자, 전자 기기
WO2022145190A1 (ja) 固体撮像装置および電子機器
JP7275125B2 (ja) 撮像素子、電子機器
US20220344390A1 (en) Organic cis image sensor
WO2024111280A1 (ja) 光検出装置および電子機器
CN117716504A (zh) 光检测装置、光检测装置的制造方法和电子设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right