KR20210009383A - 이방성 도전 필름 - Google Patents

이방성 도전 필름 Download PDF

Info

Publication number
KR20210009383A
KR20210009383A KR1020207037248A KR20207037248A KR20210009383A KR 20210009383 A KR20210009383 A KR 20210009383A KR 1020207037248 A KR1020207037248 A KR 1020207037248A KR 20207037248 A KR20207037248 A KR 20207037248A KR 20210009383 A KR20210009383 A KR 20210009383A
Authority
KR
South Korea
Prior art keywords
conductive particles
terminal
arrangement
conductive film
anisotropic conductive
Prior art date
Application number
KR1020207037248A
Other languages
English (en)
Other versions
KR102570142B1 (ko
Inventor
레이지 츠카오
마사키 다니구치
Original Assignee
데쿠세리아루즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데쿠세리아루즈 가부시키가이샤 filed Critical 데쿠세리아루즈 가부시키가이샤
Priority claimed from PCT/JP2019/031283 external-priority patent/WO2020032150A1/ja
Publication of KR20210009383A publication Critical patent/KR20210009383A/ko
Application granted granted Critical
Publication of KR102570142B1 publication Critical patent/KR102570142B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/01—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H01L2224/2711—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29357—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29364—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/2957—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83871—Visible light curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83885—Combinations of two or more hardening methods provided for in at least two different groups from H01L2224/83855 - H01L2224/8388, e.g. for hybrid thermoplastic-thermosetting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0221—Insulating particles having an electrically conductive coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Abstract

도전 입자 (1) 가 절연성 수지층 (2) 에 배치된 이방성 도전 필름으로서, 도전 입자 (1) 가 소정 피치로 a 방향으로 배치되어 있는 도전 입자의 배열축 a1 이, a 방향과 각도 α 로 사교하는 b 방향으로 복수 배열되어 있는 제 1 사방 격자 영역 (11) 과, 도전 입자 (1) 가 소정 피치로 a 방향으로 배치되어 있는 도전 입자의 배열축 a2 가, 상기 b 방향을 a 방향에 대해 반전시킨 c 방향으로 복수 배열되어 있는 제 2 사방 격자 영역 (12) 이 반복되어 배치되어 있다는 도전 입자의 입자 배치를 갖는다. 이로써 단자 배열의 형상이나 전자 부품의 재질에 상관없이, 각 단자에서 도전 입자가 협지되어 양호한 도통 상태가 확보되고, 쇼트의 발생도 방지된다.

Description

이방성 도전 필름
본 발명은, 이방성 도전 필름에 관한 것이다.
IC 칩 등의 전자 부품을 실장하는 기판에는 경량화와 굴곡성이 요구되게 되었던 점에서 플라스틱 기판이나 FPC (Flexible Printed Circuits) 가 다용되고 있다. 또, IC 칩 등의 전자 부품에서는 단자의 파인 피치화가 진행되고 있어, 플라스틱 기판이나 FPC 의 열팽창이 전자 부품의 실장시에 문제가 되는 경우가 있다. 그래서, 전자 부품의 실장시의 온도 변동에 의해 단자의 위치가 어긋나도 전자 부품의 접속을 확실하게 실시할 수 있게 하기 위해, 전자 부품의 단자열을 구성하는 각 단자를, 종전의 동 방향으로 병렬하는 대신, 방사상으로 병렬시키는 것 (소위, 팬 아웃 배선) 이 행해지고 있다 (특허문헌 1).
한편, 전자 부품의 실장에는, 도전 입자를 절연성 수지층에 분산시킨 이방성 도전 필름이 널리 사용되고 있다. 이방성 도전 필름을 사용한 전자 부품의 접속에 있어서, 전자 부품의 단자의 파인 피치화가 진행되어도, 이방성 도전 필름의 도전 입자가 전자 부품의 단자에서 안정적으로 포착되게 하기 위해, 이방성 도전 필름에 있어서 도전 입자를 6 방 격자 등의 격자상으로 배치하고, 그 배열축을 단자의 길이 방향에 대해 기울이는 것이 제안되어 있다 (특허문헌 2). 또, 이방성 도전 필름의 입자 배치로서, 도전 입자를 필름의 길이 방향에 대해 사행하는 제 1 방향으로 배열하고, 그 제 1 방향의 입자열을, 그 배열 방향과 상이한 제 2 방향으로 복수 병렬시켜, 제 1 방향의 입자열을 1 개의 직선상으로 하지 않고, 그 입자열에 도전 입자의 입자경의 2.5 배 미만의 폭을 갖게 하는 것 (특허문헌 3) 이나, 도전 입자가 소정의 간격으로 배열된 유닛을 반복 배치하는 것 (특허문헌 4, 5) 등도 제안되어 있다.
일본 공개특허공보 2015-232660호 일본 공개특허공보 평9-320345호 일본 공개특허공보 2017-168465호 일본 공개특허공보 2017-204462호 일본 공개특허공보 2017-204463호
그러나, 이방성 도전 필름을 사용하여, 예를 들어 FOG (Film On Glass) 접속을 실시하는 데에 있어서, 도 6A 에 나타내는 바와 같이, 접속하는 각 단자가 동 방향으로 병렬되어 있고, 이방성 도전 필름의 도전 입자 (1) 가 6 방 격자로 배치되고, 그 배열축이 단자 (20) 의 길이 방향 (배열 방향 (x) 과 수직인 방향) 에 대해 각도 δ 로 기울어져 있어도, 접속시의 열 압착에 의해 단자간에 화살표 방향의 수지 유동이 발생하기 때문에, 조건에 따라서는 접속 후에는 도 6B 에 나타내는 바와 같이, 단자간에 도전 입자 (1) 의 밀집 영역 (A) 이 발생하여, 쇼트의 원인이 된다.
또, 도 5A 에 나타내는 바와 같이, 도전 입자 (1) 가 6 방 격자로 배치되어 있는 이방성 도전 필름을 6 방 격자의 배열축이 필름의 길이 방향에 경사 (경사각 γ) 지도록 사용하여 팬 아웃형의 단자열을 접속하고자 하면, 팬 아웃각 β (즉, 단자의 배열 방향 (x) 에 대한 단자 (20) 의 길이 방향의 각도) 가 단자마다 조금씩 상이하기 때문에, 팬 아웃형의 단자열의 우측과 좌측은, 하나의 단자에서 포착되는 도전 입자 (1) 의 수나 분포 상태가 상이하고, 접속 후의 압흔이 보이는 모양도 상이하다. 추가로, 동 도면에 나타낸 도전 입자의 배치에서는, 단자열의 열 압착 전의 임시 첩착 상태에 있어서, 지면 좌측의 단자 (20a) 상에서는 도전 입자 (1) 가 단자의 가장자리부에서만 포착되어 있으므로, 접속 후에 도통 불량이 일어날 것이 우려된다.
또, 도전 입자가 6 방 격자로 배치되어 있는 이방성 도전 필름을 사용하여 단자열을 접속하면, 단자의 배열 방향 (x) 과 수직인 배열축의 몇 열분의 도전 입자가 포착에 관련될지가 단자마다 상이하고, 하나의 단자에서 포착되는 도전 입자의 포착수에 편차가 많아, 포착수의 분포가 이산 (二山) 이 되는 경우도 있다. 이것은 6 방 격자에 한정되지 않고, 정방 격자나 사방 격자에서도 발생할 수 있다. 예를 들어, 도 5B 에 나타내는 바와 같이, 단자 (20b) 에서 포착되는 도전 입자 (1) 는, 단자의 배열 방향 (x) 과 수직인 1 개의 배열축 y1 에 속하는 것이 되지만, 단자 (20c) 에서는, 2 개의 배열축 y2, y3 에 속하는 도전 입자 (1) 가 포착되게 된다. 이와 같은 현상은, 도 5C 에 나타내는 바와 같이, 단자열이 팬 아웃형이 아니고, 각 단자의 축이 동 방향인 단자열에서는 더욱 현저해지고, 1 개의 배열축 y1 이 접속에 관련되는 단자 (20b) 와 2 개의 배열축 y2, y3 이 접속에 관련되는 단자 (20c) 가 각각 상당수 존재하여, 하나의 단자에서 포착되는 도전 입자수의 편차가 커진다. 그 때문에, 하나의 단자에 있어서의 도전 입자의 포착수와, 그 포착수의 단자의 출현 빈도를 그래프화하면 복수 피크가 되는 경우가 있다. 즉, 단자 폭과 단자간 스페이스, 및 입자경과 입자간 거리 등 복수의 요인에 의해, 예를 들어 이산 피크가 발현되는 경우가 있다. 이산 피크인 것에 의해 즉시 실용상의 문제가 발생하는 것은 아니지만, 단자열에 있어서의 개개의 단자에 있어서, 도전 입자의 포착수의 제어가 실용상 문제없는 범위이기는 하지만 어려워져, 예를 들어, 모든 단자에서 문제없는 포착수를 만족해도, 단자열에 있어서 포착수가 비교적 많은 단자와 비교적 적은 단자가 혼재하거나 하는 경우가 발생한다. 또한, 하나의 단자에서 포착되는 도전 입자수의 편차는 이산 피크로서 출현하는 것에 한정되지 않는다.
또, 접속시의 열 압착에 의해, 단자 상에서는 도전 입자의 간격이, 단자의 길이 방향과 비교하여 폭 방향으로 크게 넓어져, 단자 상의 도전 입자가 단자간에 압출되고, 압출된 도전 입자도 포함하여 단자간에 존재하는 도전 입자는 열 압착시의 수지 유동에 의해 이동한다. 그 때문에, 단자열의 우측과 좌측에서 단자에 대한 도전 입자의 분포가 상이하고, 단자간에 도전 입자의 밀집 부분이 형성되면, 그 부분에서 쇼트가 일어나기 쉽다는 문제가 발생한다.
열 압착시의 수지 유동에 의해 단자간의 도전 입자가 쇼트를 일으키는 현상은, 단자열이 방사상의 팬 아웃형인 경우에도 스트레이트한 단자가 동 방향으로 스트레이트하게 병렬되어 있는 경우 (스트레이트한 평행 배열) 에도 발생한다. 이에 대해서는, 이방성 도전 필름의 절연성 수지층에 광 경화성 수지를 사용하여 도전 입자의 수지 유동에 의한 이동을 저감시키는 것을 생각할 수 있다. 그러나, 경화성 수지의 사용에 의해 도전 입자의 수지 유동을 억제하면, 열 압착시에 도전 입자에 대한 가압이 불충분해지기 쉬워, 단자와 도전 입자에 접속 불량이 발생할 것이 우려된다. 그래서, 일본 특허공보 6187665호에 기재된 바와 같이 절연성 수지층에 필러를 함유시키는 것 등에 의해 절연성 수지층의 용융 점도를 상승시켜, 열 압착시에 충분히 가압하면서 수지 유동을 억제하는 것도 생각할 수 있다. 그러나, 스트레이트한 평행 배열형의 단자열에 대해서도, 팬 아웃형의 단자열에 대해서도, 쇼트를 더욱 발생시키기 어렵게 하는 것이 요구되고 있다. 이것은 도전 입자를 유지하는 절연성 수지의 경화성이나 점도만으로 도전 입자의 쇼트를 완전하게 방지하는 것은 어렵기 때문이다. 특히, 생산 라인 등에 있어서 다수의 접속 구조체를 연속적으로 제조하는 경우에 불규칙한 수지 유동이나 얼라이먼트 어긋남이 발생했을 때에는 쇼트의 발생을 완전히 방지할 수 없을 것이 우려된다. 또한, 단자 레이아웃이나 전자 부품의 재질이 다양화되면, 임의의 단자 레이아웃이나 전자 부품의 재질에 있어서 도통의 확보와 쇼트의 방지를 양립시키는 것은 한층 어려워진다.
각 단자에 있어서의 도전 입자의 포착수를 안정시키고, 또한 수지 유동에 의한 쇼트를 억제하기 위해서 특허문헌 3 에 기재되어 있는 바와 같이 도전 입자의 제 1 입자열을 직선상으로 하지 않고 입자열에 입자경 이상의 폭을 갖게 하면, 엄밀하게 입자 배치를 컨트롤할 수 없기 때문에, 각 단자에 있어서의 도전 입자의 포착수를 소정의 범위로 억제하는 것이 어려워지고, 이 경우에도 접속 구조체를 연속적으로 제조하는 생산 라인 등에 있어서 불규칙한 수지 유동이나 얼라이먼트 어긋남이 발생하면 도전 입자의 포착수를 소정의 범위로 억제하는 것이 어려워진다. 이 난이도는, 연속적으로 제조하는 접속 구조체의 수가 많아질수록 높아진다. 또, 입자 배치를 특허문헌 4, 5 에 기재되어 있는 바와 같이 도전 입자의 유닛을 반복 배치해도, 팬 아웃측의 단자열의 우측과 좌측에서 도전 입자의 분포를 동등하게 하는 것은 어렵고, 특히, 단자 길이가 짧아지면 이 경향이 강해져, 각 단자에 있어서의 도전 입자의 포착수의 편차를 저감시키는 것이 어렵다.
상기 서술한 문제에 대해, 본 발명은, 접속하는 단자열의 각 단자의 축이 동 방향으로 병렬되고, 단자열이 스트레이트한 경우에도, 방사상의 팬 아웃형인 경우에도, 전자 부품의 재질에 상관없이, 각 단자에서 충분한 도전 입자가 협지되어 양호한 도통 상태를 확보할 수 있고, 그것에 의해 압흔 등으로 확인할 수 있는 접속 후의 단자에 있어서의 도전 입자의 포착 상태가 균일해지고, 또, 파인 피치화된 단자를 접속하는 경우에도 쇼트의 발생을 방지할 수 있도록 하는 것을 과제로 한다.
본 발명자는, 이방성 도전 필름의 도전 입자의 배치에 있어서, a 방향의 배열축과, 그 a 방향과 각도 α 로 사교 (斜交) 하는 b 방향의 배열축으로 형성되는 제 1 사방 격자 영역과, a 방향의 배열축과, 상기 b 방향을 a 방향에 대해 반전시킨 c 방향의 배열축 (바꾸어 말하면, a 방향과 각도 ―α 로 사교하는 c 방향의 배열축) 으로 형성되는 제 2 사방 격자 영역을 반복하여 배치함으로써 이방성 도전 필름 전체적으로는, a 방향과 교차하는 축 방향을 굴곡지게 하면, 접속하는 각 단자가 동 방향으로 병렬되어 있는 경우에도, 팬 아웃형인 경우에도, 각 단자에 있어서의 도전 입자의 포착수나 분포 상황이 균일화되고, 또, 단자간에 있어서의 도전 입자의 이어짐을 끊기 쉽게 함으로써 쇼트를 억제할 수 있는 것을 상도하여, 본 발명을 완성시켰다.
즉, 본 발명은, 도전 입자가 절연성 수지층에 배치된 이방성 도전 필름으로서,
도전 입자가 소정 피치로 a 방향으로 배치되어 있는 도전 입자의 배열축 a1 이, a 방향과 각도 α 로 사교하는 b 방향으로 복수 배열되어 있는 제 1 사방 격자 영역과, 도전 입자가 소정 피치로 a 방향으로 배치되어 있는 도전 입자의 배열축 a2 가, 상기 b 방향을 a 방향에 대해 반전시킨 c 방향으로 복수 배열되어 있는 제 2 사방 격자 영역이, 반복되어 배치되어 있는 이방성 도전 필름을 제공한다.
또한, 본 발명에 있어서, 이방성 도전 필름이란 이방성 도전 접속을 형성할 수 있는 필름을 말한다. 또, 이방성 도전 접속 상태란, 복수의 단자를 구비한 전자 부품끼리의 대향하는 단자끼리는 전기적으로 접속되어 있지만, 인접하는 단자끼리는 전기적으로 접속되어 있지 않은 상태를 말한다.
본 발명에 의하면, a 방향의 배열축과, 그 a 방향과 각도 α 로 사교하는 b 방향의 배열축으로 형성되는 제 1 사방 격자 영역과, a 방향의 배열축과, b 방향을 a 방향에 대해 반전시킨 c 방향의 배열축 (바꾸어 말하면, a 방향에 대해 각도 ―α 로 사교하는 c 방향의 배열축) 으로 형성되는 제 2 사방 격자 영역이 반복되어 배치되어 있으므로, 이방성 도전 필름 전체적으로는, a 방향과 교차하는 축 방향이 지그재그로 굴곡진 것처럼 된다. 이 때문에, 팬 아웃형의 단자열을 접속하는 경우에도, 접속 후에 특정한 단자에 있어서 도전 입자가 근접하여 다수 이어져 있어, 압흔이 보이는 모양이 엷어지는 등의, 도전 입자의 단자간의 협지 상태를 알기 어려워지는 것이나, 단자간에서 도전 입자가 다수 이어져서 쇼트가 발생하거나 하는 것이 억제된다.
또, 생산 라인에서 연속적으로 열 압착을 실시하는 경우 등에 있어서, 열 압착이 소정의 온도 조건으로부터 의도치 않게 벗어나 버리거나 하여, 불규칙하게 수지 유동이 발생하는 경우에도, 그 영향이 과도하게 나타나는 것을 방지할 수 있으므로 쇼트를 억제할 수 있다.
이와 같이, 접속 후의 단자열에 있어서 압흔이 보이는 모양이 균일해지고, 또, 단자간의 쇼트가 억제된다는 효과는, 팬 아웃형의 단자열에 한정되지 않고, 복수의 단자가 일 방향으로 스트레이트하게 배열되어 있는 경우에도 얻을 수 있다.
도 1A 는, 실시예의 이방성 도전 필름 (10A) 에 있어서의 도전 입자의 배치를 설명하는 평면도이다.
도 1B 는, 실시예의 이방성 도전 필름에 있어서의 도전 입자의 배치를 설명하는 평면도이다.
도 1C 는, 실시예의 이방성 도전 필름에 있어서의 도전 입자의 배치를 설명하는 평면도이다.
도 1D 는, 실시예의 이방성 도전 필름에 있어서의 도전 입자의 배치를 설명하는 평면도이다.
도 1E 는, 실시예의 이방성 도전 필름에 있어서의 도전 입자의 배치를 설명하는 평면도이다.
도 1F 는, 실시예의 이방성 도전 필름에 있어서의 도전 입자의 배치를 설명하는 평면도이다.
도 1G 는, 실시예의 이방성 도전 필름에 있어서의 도전 입자의 배치를 설명하는 평면도이다.
도 1H 는, 실시예의 이방성 도전 필름에 있어서의 도전 입자의 배치를 설명하는 평면도이다.
도 1I 는, 실시예의 이방성 도전 필름에 있어서의 도전 입자의 배치를 설명하는 평면도이다.
도 1J 는, 실시예의 이방성 도전 필름에 있어서의 도전 입자의 배치를 설명하는 평면도이다.
도 1K 는, 실시예의 이방성 도전 필름에 있어서의 도전 입자의 배치를 설명하는 평면도이다.
도 2 는, 실시예의 이방성 도전 필름 (10A) 의 단면도이다.
도 3 은, 실시예의 이방성 도전 필름 (10B) 의 단면도이다.
도 4A 는, 팬 아웃형의 단자열에 실시예의 이방성 도전 필름 (10A) 을 중첩시킨 평면도이다.
도 4B 는, 각 단자의 단자축이 동 방향인 단자열에 실시예의 이방성 도전 필름 (10A) 을 중첩시킨 평면도이다.
도 5A 는, 팬 아웃형의 단자열에, 도전 입자가 6 방 격자 (경사각 γ) 로 배치되어 있는 이방성 도전 필름을 중첩시킨 상태의 평면도이다.
도 5B 는, 팬 아웃형의 단자열에, 도전 입자가 6 방 격자 (경사각 γ = 0°) 로 배치되어 있는 이방성 도전 필름을 중첩시킨 상태의 평면도이다.
도 5C 는, 각 단자의 단자축이 동 방향인 단자열에, 도전 입자가 6 방 격자 (경사각 γ = 0°) 로 배치되어 있는 이방성 도전 필름을 중첩시킨 상태의 평면도이다.
도 6A 는, 도전 입자가 6 방 격자로 배치되어 있는 이방성 도전 필름의 입자 배치의 설명도이다.
도 6B 는, 도전 입자가 6 방 격자로 배치되어 있는 이방성 도전 필름을 사용하여 단자열을 접속한 후의 상태의 설명도이다.
도 7A 는, 실험예 1 과 거의 동일한 입자 배치로 팬 아웃형의 단자 배열을 접속한 경우의 도전 입자의 포착 상태의 시뮬레이션 결과이다.
도 7B 는, 실험예 3 과 거의 동일한 입자 배치로 팬 아웃형의 단자 배열을 접속한 경우의 도전 입자의 포착 상태의 시뮬레이션 결과이다.
도 7C 는, 실험예 4 와 거의 동일한 입자 배치로 팬 아웃형의 단자 배열을 접속한 경우의 도전 입자의 포착 상태의 시뮬레이션 결과이다.
도 7D 는, 실험예 5 와 거의 동일한 입자 배치로 팬 아웃형의 단자 배열을 접속한 경우의 도전 입자의 포착 상태의 시뮬레이션 결과이다.
도 8A 는, 실험예 6 의 접속 시험 1 에 있어서의 단자당의 도전 입자의 포착수와, 그 포착수가 된 단자의 출현 비율 (빈도) 의 관계도이다.
도 8B 는, 실험예 7 의 접속 시험 1 에 있어서의 단자당의 도전 입자의 포착수와, 그 포착수가 된 단자의 출현 비율 (빈도) 의 관계도이다.
도 8C 는, 실험예 8 의 접속 시험 1 에 있어서의 단자당의 도전 입자의 포착수와, 그 포착수가 된 단자의 출현 비율 (빈도) 의 관계도이다.
도 8D 는, 실험예 9 의 접속 시험 1 에 있어서의 단자당의 도전 입자의 포착수와, 그 포착수가 된 단자의 출현 비율 (빈도) 의 관계도이다.
도 9A 는, 실험예 6 의 접속 시험 2 에 있어서의 단자당의 도전 입자의 포착수와, 그 포착수가 된 단자의 출현 비율 (빈도) 의 관계도이다.
도 9B 는, 실험예 7 의 접속 시험 2 에 있어서의 단자당의 도전 입자의 포착수와, 그 포착수가 된 단자의 출현 비율 (빈도) 의 관계도이다.
도 9C 는, 실험예 8 의 접속 시험 2 에 있어서의 단자당의 도전 입자의 포착수와, 그 포착수가 된 단자의 출현 비율 (빈도) 의 관계도이다.
도 9D 는, 실험예 9 의 접속 시험 2 에 있어서의 단자당의 도전 입자의 포착수와, 그 포착수가 된 단자의 출현 비율 (빈도) 의 관계도이다.
도 10A 는, 실험예 6 의 접속 시험 2 에 있어서의 압흔 사진이다.
도 10B 는, 실험예 8 의 접속 시험 2 에 있어서의 압흔 사진이다.
도 10C 는, 실험예 9 의 접속 시험 2 에 있어서의 압흔 사진이다.
이하, 본 발명의 이방성 도전 필름의 일례에 대해 도면을 참조하면서 상세하게 설명한다. 또한, 각 도면 중, 동일 부호는, 동일 또는 동등한 구성 요소를 나타내고 있다.
＜이방성 도전 필름의 전체 구성＞
도 1A 는 실시예의 이방성 도전 필름 (10A) 의 도전 입자의 배치를 나타내는 평면도이고, 도 2 는 그 X-X 단면도이다. 이 이방성 도전 필름 (10A) 은, 도전 입자 (1) 가 절연성 수지층 (2) 의 표면 또는 그 근방에 단층으로 배치되고, 그 위에 저점도 수지층 (3) 이 적층된 층 구성을 가지고 있다. 또한, 본 발명에 있어서, 저점도 수지층 (3) 은 필요에 따라 형성되고, 도 3 에 나타내는 이방성 도전 필름 (10B) 의 단면도와 같이, 저점도 수지층 (3) 을 생략한 층 구성으로 해도 된다. 이 이방성 도전 필름 (10B) 의 도전 입자 (1) 의 평면 배치는, 저점도 수지층 (3) 을 갖는 이방성 도전 필름 (10A) 과 동일하게 할 수 있다.
본 실시예의 이방성 도전 필름 (10A, 10B) 에 있어서의 도전 입자 (1) 의 평면 배치는, 후술하는 바와 같이, 제 1 사방 격자 영역 (11) 과 제 2 사방 격자 영역 (12) 이 교대로 반복되어 배치된 것으로 되어 있다. 여기서, 제 1 사방 격자 영역 (11) 은, 배열축이 a 방향과 b 방향인 사방 격자 (a 방향과 b 방향이 이루는 각도 : α) 이고, 제 2 사방 격자 영역 (12) 은, 배열축이 a 방향과 c 방향인 사방 격자 (a 방향과 c 방향이 이루는 각도 : ―α) 이다.
＜도전 입자＞
·입자 재료
도전 입자 (1) 로는, 니켈, 코발트, 은, 구리, 금, 팔라듐 등의 금속 입자, 땜납 등의 합금 입자, 금속 피복 수지 입자 등을 들 수 있다. 2 종 이상을 병용할 수도 있다. 그 중에서도, 금속 피복 수지 입자가, 접속된 후에 수지 입자가 반발함으로써 단자와의 접촉이 유지되기 쉬워져, 도통 성능이 안정되는 점에서 바람직하다. 또, 도전 입자의 표면에는 도통 특성에 지장을 초래하지 않는 절연 처리가 실시되어 있어도 되고, 예를 들어 공지된 기술에 의해 절연성 미립자가 부착되어 있어도 되고, 절연성 수지에 의해 절연 코트되어 있어도 된다.
·입자경
도전 입자 (1) 의 입자경은, 용도에 따라 적절히 선택된다. 통상적으로, 도통 저항의 상승을 억제하고, 또한 쇼트의 발생을 억제하기 위해서, 바람직하게는 1 ㎛ 이상 30 ㎛ 이하, 파인 피치 용도이면, 바람직하게는 2 ㎛ 이상 10 ㎛ 미만이다. 절연성 수지층에 분산시키기 전의 도전 입자의 입자경은, 일반적인 입도 분포 측정 장치에 의해 측정할 수 있고, 또, 평균 입자경도 입도 분포 측정 장치를 사용하여 구할 수 있다. 측정 장치로는, 일례로서 화상형의 FPIA-3000 (마루반사) 을 들 수 있다. 이 경우, 도전 입자경을 측정하는 샘플수를 1000 이상, 바람직하게는 2000 이상으로 하는 것이 바람직하다. 이방성 도전 필름에 있어서의 도전 입자의 입자경은, SEM 등의 전자 현미경 관찰로부터 구할 수 있다. 이 경우, 도전 입자경을 측정하는 샘플수를 200 이상, 바람직하게는 1000 이상으로 하는 것이 바람직하다.
또, 입자경의 편차에 관해, 입자경의 CV 치는 20 ％ 이하인 것이 바람직하다. 입자경의 편차가 작은 것에 의해, 열 압착시의 가열 가압 조건의 마진을 크게 취할 수 있다.
또한, 도전 입자로서, 그 표면에 상기 서술한 절연 처리가 실시된 것을 사용하는 경우, 본 발명에 있어서의 도전 입자의 입자경은, 절연 처리의 부분을 포함하지 않는 입자경을 의미한다.
·평면 배치
도전 입자의 평면 배치는, 도 1A 에 나타낸 바와 같이, 제 1 사방 격자 영역 (11) 과 제 2 사방 격자 영역 (12) 이, a 방향과 수직인 y 방향으로, 교대로 반복되어 배치된 것으로 되어 있다. 본 실시예에 있어서, 제 1 사방 격자 영역 (11) 은, 도전 입자 (1) 가 일정 피치 pa 로 a 방향으로 배치되어 있는 배열축 a1 이, a 방향과 각도 α 로 사교하는 b 방향으로 복수 배열되어 있는 영역이다. 또, 제 2 사방 격자 영역 (12) 은, 도전 입자 (1) 가 상기 피치 pa 로 a 방향으로 배치되어 있는 도전 입자의 배열축 a2 가, c 방향으로 복수 배열되어 있는 영역이며, 이 c 방향은, a 방향의 배열축과 평행한 직선을 대상의 축으로 하여 b 방향을 반전시킨 방향이다. 혹은, c 방향은, a 방향과 각도 ―α 로 사교하는 방향이다. 이 입자 배치는, 제 1 사방 격자 영역 (11) 의 b 방향의 배열과 제 2 사방 격자 영역 (12) 의 c 방향의 배열로 이루어지는, 도 1A 에 이점쇄선으로 둘러싼 굴곡진 배열 d 를 단위로 하고 있다고도 볼 수 있다.
또한, 제 2 사방 격자 영역 (12) 의 배열축 a2 에 있어서의 입자 피치는, 제 1 사방 격자 영역 (11) 의 배열축 a1 에 있어서의 입자 피치 pa 와 상이하게 해도 되지만, 입자 배치의 설계상의 편의로부터, 배열축 a2 와 배열축 a1 의 피치 pa 를 동등하게 하는 것이 바람직하다.
본 실시예와 같이 도전 입자 (1) 의 배치에 관해, a 방향과, 그 a 방향으로 사교하는 b 방향을 배열축으로 하는 제 1 사방 격자 영역과, a 방향과, 상기 b 방향을 반전시킨 c 방향을 배열축으로 하는 제 2 사방 격자 영역이 교대로 반복되어 있으면, 이방성 도전 필름으로 도 4A 에 나타낸 바와 같은 팬 아웃형의 단자열 (즉, 단자 (20) 의 배열 방향 (x) 에 대한 단자 (20) 의 길이 방향의 각도 (팬 아웃각 β) 가 순차 상이한 단자열) 을 접속한 경우에도, 도 4B 에 나타내는 바와 같이 각 단자의 축이 동 방향인 직선상의 단자열을 접속한 경우에도, 각 단자에 대해 도전 입자의 배치가 균등해져서, 접속 후에는 각 단자에 있어서의 도전 입자의 포착수가 안정된다. 이에 반해, 이방성 도전 필름에 있어서의 도전 입자의 배치가 제 1 사방 격자 영역뿐, 또는 제 2 사방 격자 영역뿐이면, 단자에 포착되는 도전 입자의 수나 단자에 있어서의 도전 입자의 분포 상태의 편차가 커져, 팬 아웃형의 단자열 중의 어느 단자에서는, 이방성 도전 필름에 있어서 격자상으로 배치된 도전 입자의 배열축의 방향과 단자의 길이 방향이 중첩되어, 단자의 가장자리부에 배열된 도전 입자의 포착성이 급격하게 저하되거나, 어느 단자에 있어서 복수의 도전 입자가 근접하여 배열된 입자군이 포착됨으로써 단자에 있어서의 개개의 도전 입자의 압흔이 엷어지거나, 단자간에 도전 입자의 밀집 영역이 형성되거나 한다. 본 발명의 이방성 도전 필름에서는 이와 같은 문제가 잘 발생하지 않는다.
또, 본 발명의 이방성 도전 필름에 있어서는, 도 4A, 도 4B 에 나타내는 바와 같이, a 방향을 단자의 배열 방향 (x) 과 동일한 방향으로 하는 것이, 지면 좌측의 단자와 지면 우측의 단자에서 도전 입자의 포착 상태나 압흔이 보이는 모양이 동등해지므로 바람직하고, 이방성 도전 필름의 사용상의 편의의 점에서 a 방향을 이방성 도전 필름의 길이 방향으로 하는 것이 바람직하다. 혹은, 단자의 배열 방향 (x) 을 이방성 도전 필름의 길이 방향으로 하는 것이 바람직하다. 또, 단자의 길이 방향의 길이에 대해, 제 1 사방 격자 영역 (11) 과 제 2 사방 격자 영역 (12) 의 반복수가 충분히 있는 것이 바람직하고, 예를 들어, 접속 대상으로 하는 단자의 단자 길이에 대해, 이 반복수는 1 이상으로 하는 것이 바람직하고, 3 이상인 것이 보다 바람직하다. 바꾸어 말하면, 제 1 사방 격자 영역 (11) 과 제 2 사방 격자 영역 (12) 의 y 방향의 반복 피치가, 접속 대상으로 하는 단자의 단자 길이 이하, 또는 단자 길이의 1/3 이하인 것이 바람직하다. 혹은, 제 1 사방 격자 영역 (11) 의 b 방향의 배열축과, 제 2 사방 격자 영역 (12) 의 c 방향의 배열축에 의해 형성되는 배열축의 굴곡의 수를, 각 단자에 있어서의 도전 입자의 포착수가 바람직하게는 3 개 이상, 보다 바람직하게는 11 개 이상이 되도록 정한다.
제 1 사방 격자 영역 (11) 에 있어서, a 방향과 b 방향이 이루는 각도 α 에 관해, 접속하는 단자열이 팬 아웃형인 경우에는, 각도 α 의 절대치를 팬 아웃각 β 의 절대치의 최소치보다 작게 한다. 이로써, 단자열을 구성하는 어느 단자에 있어서도, 제 1 사방 격자 영역 (11) 에서는 단자의 길이 방향과 b 방향이 일치하지 않게 되므로, 단자의 길이 방향의 가장자리부에 존재하는 도전 입자의 포착성이 급격하게 저하되는 것이나, 단자 상에서 다수의 도전 입자가 연속적으로 이어져서 포착되어, 압흔이 저하되는 것을 방지할 수 있다. 한편, 접속하는 단자열이 팬 아웃 배열이 아닌 경우에, 각도 α 의 절대치를, 단자의 배열 방향과 단자의 길이 방향이 이루는 각도 β 의 절대치 이하로 하면, 단자의 배열 방향과 단자의 길이 방향이 직교하고 있는 단자열 (즉, 각도 β = 90°) 에서는 도전 입자의 포착수가 안정되기 때문에 바람직하다. 또, 퍼리퍼럴 배치와 같이 각도 β 가 0°와 90°가 혼재하고 있는 경우에 있어서도, 도전 입자의 포착수가 안정되므로 바람직하다.
또, 제 2 사방 격자 영역 (12) 에 있어서, c 방향은, b 방향을 a 방향에 대해 반전시킨 방향이며, a 방향과 c 방향이 이루는 각도는 ―α 이다. 상기 서술한 바와 같이 각도 α 를 설정함으로써, 제 2 사방 격자 영역 (12) 에 있어서도, 단자의 길이 방향과 c 방향이 일치하지 않게 되므로, 상기 서술한 것과 동일한 효과를 얻을 수 있다.
또한, 각도 α 가 90°이면 제 1 사방 격자 영역 (11) 및 제 2 사방 격자 영역 (12) 에 있어서의 입자 배치는, 정방 격자 또는 장방 격자가 되므로, 각도 α 는, 정방 격자 또는 장방 격자의 a 방향의 변형량 (s) 으로서 나타내도 된다 (도 1A). 변형량 (s) 이 평균 입자경보다 크면, 이방성 도전 접속시에 동일 사방 격자 영역 내의 도전 입자에 y 방향의 연결이 잘 발생하지 않게 된다. 한편, 변형량 (s) 이 평균 입자경 이하, 바람직하게는 평균 입자경 미만이면, 단자 폭이 좁아도 이방성 도전 접속 후의 단자에 도전 입자가 포착되기 쉬워지기 때문에 바람직하다.
또, c 방향이 a 방향과 이루는 각도는, 엄밀하게 각도 α 의 부호를 반전시킨 것이 아니어도 된다. 즉, b 방향이 a 방향과 이루는 각도의 절대치와, c 방향이 a 방향과 이루는 각도의 절대치는 엄밀하게 동일하지 않아도 되고, 사방 격자 영역마다 상이해도 된다. 이 경우, 모든 사방 격자 영역에 있어서의 이들 각도의 합계가 0°가 되는 것이 바람직하다.
그런데, 임의의 배열축 a11 에 있어서 인접하는 도전 입자의 중심 위치를 P1, P2 로 하고, 그 배열축 a11 에 인접하는 배열축 a1 (a12) 상의 도전 입자로서 a 방향의 위치가 P1, P2 사이에 있는 도전 입자의 중심 위치를 P3 으로 한 경우에, ∠P3P1P2 ≠ ∠P3P2P1 이면, 도 1A 에 나타낸 바와 같이, 제 1 사방 격자 영역 (11) 의 입자 배치와 제 2 사방 격자 영역 (12) 의 입자 배치는, 선대칭으로 상이한 입자 배치가 되고, 그들 영역을 평행 이동시켜도 입자 배치가 서로 중첩되는 경우는 없다. 즉, 이들 사방 격자 영역 (11, 12) 중 일방의 영역에 있어서의, a 방향과 사교하는 임의의 배열축의 연장선이, 타방의 영역에 있어서의 배열축으로도 되는 경우는 없다.
이에 반해 도 1B 에 나타낸 바와 같이, ∠P3P2P1 = ∠P3P2P1 이면, 제 1 사방 격자 영역 (11) 의 입자 배치와 제 2 사방 격자 영역 (12) 의 입자 배치는 그 자체가 동등해진다. 여기서,
제 1 사방 격자 영역 (11) 과 제 2 사방 격자 영역 (12) 의 거리를 L3,
제 1 사방 격자 영역 (11) 에 있어서 인접하는 배열축 a1 끼리의 거리를 L1,
제 2 사방 격자 영역 (12) 에 있어서 인접하는 배열축 a2 끼리의 거리를 L2,
인접하는 제 1 사방 격자 영역 (11) 의 배열축 a1 과 제 2 사방 격자 영역 (12) 의 배열축 a2 에 있어서의, 도전 입자의 위치의 a 방향의 어긋남량을 Ld,
배열축 a1, a2 의 피치를 pa
로 했을 때에,
L3 = L1, L2 이고, 또한, Ld = (1/2) × pa 이면, 제 1 사방 격자 영역 (11) 에 있어서의 b 방향의 배열축과 동 방향의 배열축이 제 2 사방 격자 영역 (12) 에도 존재하고, 또한 그 제 2 사방 격자 영역의 배열축의 연장선이 제 1 사방 격자 영역의 b 방향의 배열축이 된다. 이와 같이 a 방향과 사교하는 배열축에 대하여, 쌍방의 사방 격자 영역 (11, 12) 중 일방의 사방 격자 영역의 배열축이 그대로 타방의 사방 격자 영역의 배열축으로도 되면, 이방성 도전 필름 전체에 있어서, a 방향과 교차하는 배열축은 지그재그로는 되지 않고, 이와 같은 입자 배치는 본 발명의 효과를 얻을 수 없다. 따라서, 이와 같은 입자 배치는 본 발명으로부터 제외된다.
한편, ∠P3P1P2 ≠ ∠P3P2P1 이면, L3 = L1, L2 이고, 또한, Ld = (1/2) × pa 여도 본 발명의 효과를 얻을 수 있다. 예를 들어, 도전 입자의 평균 입자경을 3.2 ㎛ 로 하고, 제 1 사방 격자 영역 (11) 과 제 2 사방 격자 영역 (12) 에 있어서의 a 방향의 배열축의 수를 각각 2 로 하고, L1 = L2 = L3 = 9.5 ㎛, pa = 9 ㎛, Ld = (1/2) × pa = 4.5 ㎛, 변형량 (s) = 2.25 ㎛, α = 76°, 개수 밀도 12000 개/㎟ 로 할 수 있다 (도 1I).
또, 동일한 평균 입자경의 도전 입자를 사용하여, 제 1 사방 격자 영역 (11) 과 제 2 사방 격자 영역 (12) 에 있어서의 a 방향의 배열축의 수를 각각 2 로 하고, L1 = L2 = 10.4 ㎛, L3 = 8.8 ㎛, pa = 8.8 ㎛, Ld = (1/2) × pa = 4.4 ㎛, 변형량 (s) = 2.2 ㎛, α = 78°, 개수 밀도 12000 개/㎟ 로 할 수 있다 (도 1J).
동일한 평균 입자경의 도전 입자를 사용하여, 제 1 사방 격자 영역 (11) 과 제 2 사방 격자 영역 (12) 에 있어서의 a 방향의 배열축의 수를 각각 2 로 하고, L1 = L2 = L3 = 7.5 ㎛, pa = 8.4 ㎛, Ld = (1/2) × pa = 4.2 ㎛, 변형량 (s) = 2.1 ㎛, α = 75°, 개수 밀도 16000 개/㎟ 로 할 수도 있다 (도 1K). 이와 같이 피치 pa 가 L1, L2, L3 보다 커도 된다.
또한, 도 1I, 도 1J, 도 1K 에 나타낸 양태에서는, 피치 pa 의 1/2 을 어긋남량 (Ld) 으로 하고, 어긋남량 (Ld) 의 1/2 을 변형량 (s) 으로 하고 있다. 피치 pa, 어긋남량 (Ld), 변형량 (s) 에 이 관계를 갖게 하면, 입자 배치의 설계의 편의상 바람직하다. 또, 이방성 도전 필름 제조 후에 도전 입자의 배치 상태의 확인이 실시하기 쉬워진다. 예를 들어, 이방성 도전 필름을 촬영한 화상에 있어서 도전 입자의 중심점이나 외접선을 잇는 보조선을 긋거나 하면, 어긋남량 (Ld) 이나 변형량 (s) 을 용이하게 확인할 수 있다.
또, 도 1B 에 나타낸 바와 같이, ∠P3P2P1 = ∠P3P2P1 이어도, L3 ≠ L1, L2 또는 Ld ≠ (1/2) × pa 이면, 제 1 사방 격자 영역 (11) 과 제 2 사방 격자 영역 (12) 을 별개의 영역으로서 식별할 수 있고, 이방성 도전 필름 전체에서는, a 방향과 교차하는 배열축이 지그재그가 되어, 본 발명의 효과를 얻을 수 있다.
본 발명에 있어서, 어긋남량 (Ld) 에 대해서는, 이방성 도전 필름에 있어서의 y 방향의 입자간 거리를 적당히 넓혀, 각 단자에 있어서 적정한 포착 입자수를 확보하면서 접속시에 단자간의 입자가 연결되어 쇼트가 일어나는 것을 방지하기 위해, 제로가 아닌 것이 바람직하다. 즉, 어긋남량 (Ld) 을 제로로 하면, y 방향에서 이웃하는 제 1 사방 격자 영역의 도전 입자와 제 2 사방 격자 영역의 도전 입자가 y 방향으로 중첩되므로, 거리 L3 이 짧으면 접속시의 단자간의 수지 유동으로 도전 입자끼리의 연결이 발생하기 쉬워진다. 따라서, 어긋남량 (Ld) 의 절대치는 제로보다 큰 것이 바람직하고, 평균 입자경의 0.5 배 이상 큰 것이 보다 바람직하고, 평균 입자경의 1 배 이상 큰 것이 더욱 바람직하고, 평균 입자경의 1 배보다 크게 하는 것이 특히 바람직하다. 한편, 어긋남량 (Ld) 의 상한은, 배열축 a1, a2 의 피치 pa 의 0.5 배 이하가 바람직하고, 0.5 배 미만이 보다 바람직하고, 0.3 배 이하가 보다 더욱 바람직하다.
도 1C 에 나타낸 입자 배치는, 도 1A 에 나타낸 입자 배치에 있어서, 어긋남량 (Ld) 을 0 으로 한 것이다. 접속시의 단자간의 도전 입자의 이동량에 대해 거리 L3 이 긴 경우에는, 어긋남량 (Ld) 을 0 으로 해도 된다.
도 1D 에 나타낸 입자 배치는, 도 1A 에 나타낸 입자 배치에 있어서, 어긋남량 (Ld) 의 조정에 의해, 제 1 사방 격자 영역 (11) 의 b 방향의 배열축과, 제 2 사방 격자 영역 (12) 의 c 방향의 배열축을, 도전 입자 (1) 상에서 교차시킨 것이다. 이로써 b 방향과 c 방향의 반전의 대칭축이 a1 축 또는 a2 축 상이 되고, y 방향에서 반전 형상이 간극 없이 반복됨으로써, 도전 입자의 배치의 설계나 배치 후의 검사 공정이 간편해질 수 있으므로 바람직하다.
도 1E 에 나타낸 입자 배치는, 도 1A 에 나타낸 입자 배치에 있어서, 제 1 사방 격자 영역 (11) 과 제 2 사방 격자 영역 (12) 의 거리 L3 을, 제 1 사방 격자 영역 (11) 에 있어서 인접하는 배열축 a1 끼리의 거리 L1, 또는 제 2 사방 격자 영역 (12) 에 있어서 인접하는 배열축 a2 끼리의 거리 L2 와 상이하게 한 것이다. 이들 거리 L1, L2, L3 에 관해, 본 발명에 있어서는, 입자 배치의 설계상의 편의, 동일한 단자열 내의 단자끼리에 있어서의 도전 입자의 포착 상태의 비교의 용이함 등의 점에서, L1 = L2, 또는 L1 = L2 = L3 으로 하는 것이 바람직하다. 한편, 팬 아웃 배열에 있어서 예를 들어 좌우의 가장 외측의 단자끼리가 동등한 포착 상태를 얻도록 각도 α, 피치 pa, 제 1 사방 격자 영역 (11) 과 제 2 사방 격자 영역 (12) 의 반복 피치 등을 조정한 경우에는, 접속 후의 포착 상태를 검사로 비교하기 쉽게 하거나 하기 위해, L3 ≠ L1, L2 로 해도 된다. 이 경우, L1 ≠ L2 로 해도 된다.
또, 거리 L1, L2 는, 단자 레이아웃에 의해 정하는 것이 바람직하고, 그 자체에는 상한, 하한 모두 특별히 제한은 없다. 일례로서, 지나치게 작으면 도전 입자는 포착되기 쉬워지지만, 쇼트가 발생하기 쉬워지기 때문에, 도전 입자의 평균 입자경 (D) 의 1.4 배 이상이 바람직하다.
제 1 사방 격자 영역 (11) 의 배열축 a1 및 제 2 사방 격자 영역 (12) 에 있어서의 배열축 a2 에 있어서의 도전 입자의 피치 pa 는, 단자 레이아웃에 의해 정하는 것이 바람직하고, 상한, 하한 모두 특별히 제한은 없다. 일례로서, 지나치게 작으면 쇼트가 발생하기 쉬워지기 때문에, 도전 입자의 평균 입자경 (D) 의 1.5 배 이상이 바람직하고, 특히, 평균 입자경 (D) 의 2 배에 0.5 ㎛ 를 더한 거리 이상으로 하는 것이 바람직하다. 이로써, 이방성 도전 접속시의 열 압착의 수지 유동에 의해, 대향하는 단자에 협지되어 있던 도전 입자가 단자간 스페이스로 이동하였다고 해도, 단자간 스페이스에 있어서의 도전 입자 (1) 의 연결을 방지하여, 한층 더 쇼트 방지를 도모할 수 있다.
한편, 피치 pa 를 크게 하면 이방성 도전 필름에서 필요해지는 도전 입자의 개수를 삭감할 수 있다. 또, 단자 폭이 좁아도 단자 길이가 충분히 길면 단자당에서 포착되는 도전 입자의 수는 소정수를 만족한다. 그 때문에, a 방향이 단자의 배열 방향과 동 방향으로 되는 경우, 피치 pa 는 이방성 도전 필름을 개재하여 접속하는 전자 부품의 단자끼리의 접속 후의 유효 접속 영역의 최소 폭의 1/2 ∼ 2/3 가 되도록 하는 것이 바람직하다.
또, 거리 L1, L2, L3 과 피치 pa 를 동등하게 하는 것, 즉, 제 1 사방 격자 영역 (11) 및 제 2 사방 격자 영역 (12) 의 각각의 입자 배치를, 정방 격자를 a 방향으로 변형시킨 사방 격자로 하고, 또한 제 1 사방 격자 영역 (11) 과 제 2 사방 격자 영역 (12) 의 거리 L3 도 격자 피치와 동등하게 하는 것이 전체면에 있어서 포착 상태가 균등해지는 점에서 바람직하다.
도 1F 에 나타낸 입자 배치는, 도 1A 에 나타낸 입자 배치에 있어서, 제 1 사방 격자 영역 (11) 에 있어서의 배열축 a1 의 배열수 n1 과, 제 2 사방 격자 영역 (12) 에 있어서의 배열축 a2 의 배열수 n2 를 2 로 한 것으로, 전술한 도 1I, 도 1J, 도 1K 는, 이것을 더욱 구체화한 양태이다. 본 발명에 있어서는, 제 1 사방 격자 영역 (11) 에 있어서의 배열축 a1 의 배열수 n1 과, 제 2 사방 격자 영역 (12) 에 있어서의 배열축 a2 의 배열수 n2 에 대해서는, 쌍방을 동등하게 하는 것이 바람직하지만, 상이하게 해도 된다. 또, 이들 배열수 n1, n2 는 단자 레이아웃에 따라 정할 수 있기 때문에, 특별히 한정은 없다. 파인 피치에 있어서는 도전 입자의 포착과 쇼트의 억제를 양립시키기 위해, 배열수 n1, n2 를 바람직하게는 4 이하, 보다 바람직하게는 3 이하, 더욱 바람직하게는 2 로 한다. 이것은, 제 1 사방 격자 영역에 있어서의 배열축 a1 의 배열수 n1 과, 제 2 사방 격자 영역에 있어서의 배열축 a2 의 배열수 n2 를 2 내지 4 로 하면, 그것보다 많은 경우에 비해 배열축의 지그재그의 피치가 미세해지므로, 팬 아웃형 단자열을 접속한 경우의, 우측의 단자와 좌측의 단자에 있어서의 도전 입자의 분포 상태를 보다 한층 균등하게 할 수 있어, 이방성 도전 접속시의 수지 유동에 의해 도전 입자가 이동해도 도전 입자끼리가 잘 접촉하지 않게 되기 때문이다.
도 1G 에 나타낸 입자 배치는, 도 1A 에 나타낸 입자 배치에 있어서, 제 1 사방 격자 영역 (11) 에 있어서의 a 방향의 도전 입자의 피치를, 단일의 피치 pa 로 하는 대신, 상이한 피치 pa1 과 피치 pa2 가 교대로 반복되게 한 것으로, 제 2 사방 격자 영역 (12) 에 있어서도 a 방향의 도전 입자의 피치 pa1 과 피치 pa2 가 교대로 반복되게 하고 있다. 이와 같이, 본 발명에 있어서는, a 방향으로 배치되어 있는 도전 입자의 피치는 규칙적이면 되고, 반드시 일정한 피치가 아니어도 된다.
도 1H 에 나타낸 입자 배치는, 도 1A 에 나타낸 입자 배치에 있어서, 제 1 사방 격자 영역 (11) 중에서 b 방향의 배열축이 a 방향으로 어긋난 2 개의 제 1 사방 격자 영역 (11a, 11b) 을 형성하고, 제 2 사방 격자 영역 (12) 중에도 c 방향의 배열축이 a 방향으로 어긋난 2 개의 제 2 사방 격자 영역 (12a, 12b) 을 형성한 것이다. 이 경우, 2 개의 제 1 사방 격자 영역 (11a, 11b) 의 인접한 배열축 a1 끼리의 a 방향의 어긋남량 (Ld1) 과, 2 개의 제 2 사방 격자 영역 (12a, 12b) 의 인접한 배열축 a2 끼리의 a 방향의 어긋남량 (Ld2) 은, 동일해도 되고 상이해도 된다.
이와 같이, 본 발명에서는, 제 1 사방 격자 영역과 제 2 사방 격자 영역이 y 방향으로 반복되어 있으면 되고, 반드시 교대로 반복되어 있지 않아도 된다. 이 경우, y 방향의 단위 길이에 있어서, 제 1 사방 격자 영역의 배열축 a1 의 y 방향의 반복수의 전체수와, 제 2 사방 격자 영역의 배열축 a2 의 y 방향의 반복수의 전체수가 동등한 것이 바람직하다.
·개수 밀도
도 1A ∼ 도 1K 중 어느 입자 배치에 있어서도, 본 발명의 이방성 도전 필름에서는 도전 입자의 개수 밀도를 접속하는 전자 부품의 단자의 형상, 크기, 배열 피치 등에 따라 정할 수 있다. 통상적으로, 도전 입자의 개수 밀도는 접속하는 전자 부품의 조합이나 용도에 따라 바람직한 조건이 바뀌기 때문에 특별히 제한은 없지만, 하한은 실용상 30 개/㎟ 이상이면 되고, 150 개/㎟ 이상이 바람직하다. 도전 입자수가 적으면, 비용 삭감 효과가 기대된다. 또 상한은 실용상 70000 개/㎟ 이하가 바람직하고, 42000 개/㎟ 이하가 보다 바람직하고, 특히 파인 피치 용도인 경우에는, 6000 ∼ 35000 개/㎟ 의 범위로 하는 것이 바람직하다. 또, 도전 입자의 평균 입자경이 10 ㎛ 이상인 경우에는, 50 ∼ 2000 개/㎟ 의 범위로 하는 것이 바람직하다.
또한, 본 발명에 있어서 도전 입자의 개수 밀도는, 각도 α 를 90°로 하고, 제 1 사방 격자 영역 (11) 및 제 2 사방 격자 영역 (12) 을 사방 격자가 아니라, 정방 격자 또는 장방 격자로 한 경우의 개수 밀도와 동등하므로, 이러한 정방 격자 또는 장방 격자로 격자간 거리를 산출함으로써 피치 pa 나 거리 L1, L2 를 정할 수 있다.
개수 밀도를 측정하는 경우의 측정 영역으로는, 1 변이 100 ㎛ 이상인 사각형 영역을 임의로 복수 지점 (바람직하게는 5 개 지점 이상, 보다 바람직하게는 10 개 지점 이상) 설정하고, 측정 영역의 합계 면적을 2 ㎟ 이상으로 하는 것이 바람직하다. 사각형 영역의 변의 길이나 합계 면적은, 평균 입자경에 따라 조정하면 된다. 개개의 측정 영역의 크기나 수는, 개수 밀도의 상태에 따라 적절히 조정하면 된다. 예를 들어, 하나의 사각형 영역에 수십 개 이상의 도전 입자가 있으면 된다. 보다 구체적인 예로는, 파인 피치 용도에서 도전 입자의 개수 밀도가 비교적 큰 이방성 도전 필름인 경우에는, 면적 100 ㎛ × 100 ㎛ 의 영역의 200 개 지점 (2 ㎟) 에 대해, 금속 현미경 등에 의한 관찰 화상을 사용하여 개수 밀도를 측정하고, 그것을 평균함으로써 구할 수 있다. 개수 밀도는, 화상 해석 소프트 (예를 들어, 미타니 상사 주식회사 제조 WinROOF, 아사히 화성 엔지니어링 제조 A 조쿤 등) 에 의해 관찰 화상을 계측하여 구해도 된다. 한편, 도전 입자의 개수 밀도가 비교적 작은 경우에는, 도전 입자가 규칙적으로 배치되어 있는 것에 기초하여, 필름의 길이 방향의 배열축에 있어서의 피치와, 그 배열축의 필름 폭 방향의 배열 피치로부터 개수 밀도를 산출해도 된다. 또한, 사각형의 변의 길이와, 측정 지점의 수는, 상기 서술한 수치에 한정되는 것은 아니다.
또, 도전 입자의 개수 밀도에 관해, 다음 식으로 산출되는 도전 입자의 면적 점유율을, 도통 저항을 낮추는 점에서 0.3 ％ 이상으로 하는 것이 바람직하다. 한편, 접속시에 압압 (押壓) 지그에 필요해지는 추력을 억제하는 점에서는 이 면적 점유율을 35 ％ 이하로 하는 것이 바람직하고, 30 ％ 이하로 하는 것이 보다 바람직하다.
도전 입자의 면적 점유율 (％) = [평면에서 보았을 때의 도전 입자의 개수 밀도] × [도전 입자 1 개의 평면에서 보았을 때의 면적의 평균] × 100
·도전 입자의 필름 두께 방향의 위치
도전 입자 (1) 의 필름 두께 방향의 위치는 일정한 것이 바람직하다. 예를 들어, 도 2 에 나타낸 바와 같이, 도전 입자 (1) 의 필름 두께 방향의 매립량 (Lb) 을 일정하게 할 수 있다. 이로써, 단자에 있어서의 도전 입자 (1) 의 포착성이 안정되기 쉽다. 한편, 본 발명에 있어서, 도전 입자 (1) 는, 절연성 수지층 (2) 으로부터 노출되어 있어도 되고, 완전히 매립되어 있어도 된다.
여기서, 매립량 (Lb) 은, 도전 입자 (1) 가 매립되어 있는 절연성 수지층 (2) 의 표면 (절연성 수지층 (2) 의 표리의 면 중, 도전 입자 (1) 가 노출되어 있는 측의 표면, 또는 도전 입자 (1) 가 절연성 수지층 (2) 에 완전히 매립되어 있는 경우에는, 도전 입자 (1) 와의 거리가 가까운 표면) 으로서, 인접하는 도전 입자간의 중앙부에 있어서의 접평면 (2p) 과, 도전 입자 (1) 의 최심부의 거리를 말한다.
또한, 매립량 (Lb) 은, 이방성 도전 필름의 필름 단면의 일부를 SEM 화상으로 관찰함으로써 구할 수 있다. 이 경우, 이방성 도전 필름으로부터 면적 30 ㎟ 이상의 영역을 임의로 10 개 지점 이상 골라내고, 바람직하게는 합계 50 개 이상, 보다 바람직하게는 200 개 이상의 도전 입자의 매립량을 계측하고, 그 평균을 구하는 것이 바람직하다.
·매립률
도전 입자 (1) 의 평균 입자경 (D) 에 대한 매립량 (Lb) 의 비율을 매립률 (Lb/D) 로 한 경우에, 매립률은 30 ％ 이상 105 ％ 이하가 바람직하다. 매립률 (Lb/D) 을 30 ％ 이상으로 함으로써, 도전 입자 (1) 를 절연성 수지층 (2) 에 의해 소정의 위치에 유지하고, 또, 105 ％ 이하로 함으로써, 이방성 도전 접속시에 단자간의 도전 입자를 불필요하게 유동시키도록 작용하는 절연성 수지층의 수지량을 저감시킬 수 있다.
＜절연성 수지층＞
본 발명에 있어서, 절연성 수지층 (2) 은, 일본 특허공보 6187665호에 기재된 이방성 도전 필름의 절연성 수지층과 동일하게, 중합성 화합물과 중합 개시제로 형성되는 경화성 수지 조성물을 사용하여 형성할 수 있다. 이 경우, 중합 개시제로는 열중합 개시제를 사용해도 되고, 광중합 개시제를 사용해도 되고, 그것들을 병용해도 된다. 예를 들어, 열중합 개시제로서 카티온계 중합 개시제, 열중합성 화합물로서 에폭시 수지를 사용하고, 광중합 개시제로서 광 라디칼 중합 개시제, 광중합성 화합물로서 아크릴레이트 화합물을 사용한다. 열중합 개시제로서, 열 아니온 중합 개시제를 사용해도 된다. 열 아니온 중합 개시제로는, 이미다졸 변성체를 핵으로 하고, 그 표면을 폴리우레탄으로 피복하여 이루어지는 마이크로 캡슐형 잠재성 경화제를 사용하는 것이 바람직하다.
＜절연성 수지층의 최저 용융 점도＞
절연성 수지층 (2) 의 최저 용융 점도는, 특별히 한정은 없지만, 1000 Pa·s 이상이어도 되고, 일본 특허공보 6187665호에 기재된 이방성 도전 필름의 절연성 수지층의 최저 용융 점도와 동일하게 할 수 있고, 바람직하게는 1500 Pa·s 이상, 보다 바람직하게는 2000 Pa·s 이상, 더욱 바람직하게는 3000 ∼ 15000 Pa·s, 특히 바람직하게는 3000 ∼ 10000 Pa·s 이다. 이 최저 용융 점도는, 일례로서, 회전식 레오미터 (TA instrument 사 제조) 를 사용하고, 측정 압력 5 g 에서 일정하게 유지하고, 직경 8 ㎜ 의 측정 플레이트를 사용하여 구할 수 있고, 보다 구체적으로는, 온도 범위 30 ∼ 200 ℃ 에 있어서, 승온 속도 10 ℃/분, 측정 주파수 10 ㎐, 상기 측정 플레이트에 대한 하중 변동 5 g 으로 함으로써 구할 수 있다. 또한, 최저 용융 점도의 조정은, 용융 점도 조정제로서 함유시키는 미소 고형물의 종류나 배합량, 수지 조성물의 조정 조건의 변경 등에 의해 실시할 수 있다.
＜저점도 수지층＞
저점도 수지층 (3) 은, 30 ∼ 200 ℃ 의 범위의 최저 용융 점도가 절연성 수지층 (2) 보다 낮은 수지층이다. 본 발명에 있어서, 저점도 수지층 (3) 은 필요에 따라 형성되지만, 저점도 수지층 (3) 을 절연성 수지층 (2) 에 적층함으로써, 이방성 도전 필름 (10A) 을 개재하여 대치하는 전자 부품을 열 압착하는 경우에, 전자 부품의 전극이나 범프에 의해 형성되는 공간을 저점도 수지층 (3) 으로 충전하여, 전자 부품끼리의 접착성을 향상시킬 수 있다.
또, 절연성 수지층 (2) 의 최저 용융 점도와 저점도 수지층 (3) 의 최저 용융 점도의 차가 있을수록 이방성 도전 필름 (10A) 을 개재하여 접속하는 전자 부품간의 공간이 저점도 수지층 (3) 으로 충전되어, 전자 부품끼리의 접착성이 향상되기 쉬워진다. 또, 이 차가 있을수록 도전 입자 (1) 를 유지하고 있는 절연성 수지층 (2) 의 열 압착시의 이동량이 저점도 수지층 (3) 에 대해 상대적으로 작아지기 때문에, 단자에 있어서의 도전 입자 (1) 의 포착성이 향상되기 쉬워진다.
절연성 수지층 (2) 과 저점도 수지층 (3) 의 최저 용융 점도비는, 절연성 수지층 (2) 과 저점도 수지층 (3) 의 층 두께의 비율에 따라 다르기도 하지만, 바람직하게는 2 이상, 보다 바람직하게는 5 이상, 더욱 바람직하게는 8 이상이다. 한편, 이 비가 지나치게 크면 장척의 이방성 도전 필름을 권장체 (卷裝體) 로 한 경우에, 수지의 비어져나옴이나 블로킹이 발생할 우려가 있으므로, 실용상은 15 이하가 바람직하다. 저점도 수지층 (3) 의 바람직한 최저 용융 점도는, 보다 구체적으로는, 상기 서술한 절연성 수지층의 최저 용융 점도비를 만족하고, 또한 바람직하게는 3000 Pa·s 이하, 보다 바람직하게는 2000 Pa·s 이하이고, 더욱 바람직하게는 100 ∼ 2000 Pa·s 이다.
또한, 저점도 수지층 (3) 은, 절연성 수지층 (2) 과 동일한 수지 조성물에 있어서, 점도를 조정함으로써 형성할 수 있다.
＜절연성 수지층과 저점도 수지층의 층 두께＞
절연성 수지층 (2) 의 층 두께는, 후술하는 이방성 도전 필름의 제조 공정에 있어서, 절연성 수지층 (2) 에 도전 입자 (1) 를 안정적으로 압입하도록 하기 위해, 도전 입자 (1) 의 평균 입자경 (D) 에 대해, 바람직하게는 0.3 배 이상, 보다 바람직하게는 0.6 배 이상, 더욱 바람직하게는 0.8 배 이상, 특히 바람직하게는 1 배 이상이다. 또, 절연성 수지층 (2) 의 층 두께의 상한에 대해서는 접속하는 전자 부품의 단자 형상, 단자 두께, 배열 피치 등에 따라 정할 수 있지만, 층 두께가 지나치게 두꺼워지면 접속시에 도전 입자 (1) 가 수지 유동의 영향을 불필요하게 받기 쉬워지기 때문에, 도전 입자 (1) 의 평균 입자경 (D) 의 바람직하게는 20 배 이하, 보다 바람직하게는 15 배 이하이다.
저점도 수지층 (3) 은, 본 발명에 있어서 필요에 따라 형성되지만, 저점도 수지층을 형성하는 경우에는, 그 층 두께의 하한으로는, 도전 입자 (1) 의 평균 입자경 (D) 의 바람직하게는 0.2 배 이상, 보다 바람직하게는 1 배 이상이다. 또, 저점도 수지층 (3) 의 층 두께의 상한에 대해서는, 지나치게 두꺼워지면 절연성 수지층 (2) 과의 적층의 곤란성이 증가하는 점에서, 도전 입자 (1) 의 평균 입자경 (D) 의 바람직하게는 50 배 이하, 보다 바람직하게는 15 배 이하, 더욱 바람직하게는 8 배 이하이다.
또, 절연성 수지층 (2) 과 저점도 수지층 (3) 의 총 두께는, 전자 부품의 접속시에 도전 입자 (1) 의 불필요한 유동을 억제하는 점, 이방성 도전 필름을 권장체로 하는 경우의 수지의 비어져나옴이나 블로킹을 억제하는 점, 이방성 도전 필름의 단위 무게당의 필름 길이를 길게 하는 점 등에서는, 얇은 편이 바람직하다. 그러나, 지나치게 얇아지면 이방성 도전 필름의 취급성이 뒤떨어진다. 또, 이방성 도전 필름을 전자 부품에 첩착하기 어려워져, 전자 부품을 접속할 때의 임시 압착에 있어서 필요한 점착력이 얻어지지 않을 우려가 있고, 본압착에 있어서도 수지량의 부족으로 인해 필요한 접착력이 얻어지지 않을 우려가 있다. 그 때문에, 총 두께는, 도전 입자 (1) 의 평균 입자경 (D) 에 대해 바람직하게는 0.6 배 이상, 보다 바람직하게는 0.8 배 이상, 더욱 바람직하게는 1 배 이상, 특히 바람직하게는 1.2 배 이상이다.
절연성 수지층 (2) 과 저점도 수지층 (3) 의 두께의 비율에 대해서는, 접속에 사용되는 전자 부품의 조합이나, 거기에서 구해지는 성능 등의 관계로부터 적절히 조정할 수 있다. 이들 층 두께는 시판되는 디지털 시크니스 게이지 등으로 측정할 수 있다. 디지털 시크니스 게이지의 분해능은 0.1 ㎛ 이하인 것이 바람직하다.
＜이방성 도전 필름의 권장체＞
본 발명의 이방성 도전 필름은, 그 제품 형태에 있어서 권장체로 할 수 있다. 권장체의 길이에 대해 특별히 제한은 없지만, 출하물의 취급성의 점에서 바람직하게는 5000 m 이하, 보다 바람직하게는 1000 m 이하, 더욱 바람직하게는 500 m 이하이다. 한편, 권장체의 양산성의 점에서는 5 m 이상이 바람직하다. 필름 폭에는, 특별히 제한은 없지만, 실장체의 소형화의 관점에서는 좁은 것이 요구되고 있다. 한편, 일괄하여 복수 부품을 이방성 도전 접속하거나, 혹은 어느 정도 큰 사이즈로 일괄하여 이방성 도전 접속하고 나서 절삭하는 것과 같은 사용 방법의 관점에서는 면적이 큰 것이 요구되는 점에서, 폭이 넓은 것에도 수요는 있다.
＜이방성 도전 필름의 제조 방법＞
본 발명의 이방성 도전 필름의 제조 방법 자체에는 특별히 한정은 없지만, 예를 들어, 도전 입자를 소정의 배열로 배치하기 위한 전사형을 제조하고, 전사형의 오목부에 도전 입자를 충전하고, 그 위에, 박리 필름 상에 형성한 절연성 수지층을 씌워 압력을 가하여 절연성 수지층에 도전 입자를 압입함으로써, 절연성 수지층에 도전 입자를 전착시키거나, 혹은 다시 그 도전 입자 상, 혹은 도전 입자를 전착시킨 면과 반대의 면에 저점도 수지층을 적층함으로써, 이방성 도전 필름을 제조한다.
또, 전사형의 오목부에 도전 입자를 충전한 후, 그 위에 절연성 수지층을 씌우고, 전사형에서는 절연성 수지층에 도전 입자를 압입함으로써, 전사형으로부터 절연성 수지층의 표면에 도전 입자를 전사시키고, 전사 후에 절연성 수지층 상의 도전 입자를 절연성 수지층 내에 압입함으로써, 이방성 도전 필름을 제조해도 된다.
또한, 전사형으로는, 오목부에 도전 입자를 충전하는 것 외에, 볼록부의 천면 (天面) 에 미점착제를 부여하여 그 천면에 도전 입자가 부착되도록 한 것을 사용해도 된다. 이들 전사형은 기계 가공, 포토리소그래피, 인쇄법 등의 공지된 기술을 사용하여 제조할 수 있다.
또, 도전 입자를 소정의 배열로 배치하는 방법으로는, 전사형을 사용하는 방법 대신에, 소정의 배치로 형성된 관통공에 도전 입자를 통과시키는 방법, 필름 위에 도전 입자를 직접적으로 산포하는 방법, 도전 입자를 조밀하게 배치한 필름을 연신하는 방법 등을 사용해도 된다.
＜이방성 도전 필름을 사용한 전자 부품의 접속 방법＞
본 발명의 이방성 도전 필름을 사용하여 전자 부품을 접속하는 방법으로는, 예를 들어, 스테이지에 일방의 전자 부품을 재치 (載置) 하고, 그 위에 이방성 도전 필름을 개재하여 다른 일방의 전자 부품을 재치하고, 압착 툴로 가열 압압함으로써 쌍방의 전자 부품의 단자끼리를 이방성 도전 접속하여 접속 구조체를 제조한다. 이 경우, 스테이지에 재치하는 전자 부품을 IC 칩, IC 모듈, FPC, 유리 기판, 플라스틱 기판, 리지드 기판, 세라믹 기판 등의 제 2 전자 부품으로 하고, 압착 툴로 가열 가압하는 전자 부품을 FPC, IC 칩, IC 모듈 등의 제 1 전자 부품으로 한다. 보다 상세한 방법으로는, 각종 기판 등의 제 2 전자 부품에 이방성 도전 필름을 임시로 붙여 임시 압착하고, 임시 압착한 이방성 도전 필름에 IC 칩 등의 제 1 전자 부품을 맞대어, 열 압착함으로써 이방성 도전 접속하여 접속 구조체를 제조한다. 또한, 제 2 전자 부품이 아니라, 제 1 전자 부품에 이방성 도전 필름을 임시로 붙여 접속 구조체를 제조할 수도 있다. 또, 접속 방법은 열 압착에 한정되는 것이 아니고, 광 경화를 이용한 압착이나, 열과 광을 병용한 압착 등을 실시해도 된다.
본 발명의 이방성 도전 필름은, 제 1 전자 부품 및 제 2 전자 부품 중 적어도 일방을, FPC 나 플라스틱 기판 등의 열팽창하기 쉬운 재질인 것으로 하는 경우에 의의가 높다. 단자열이 팬 아웃형인 경우에는, 특히 효과를 발휘한다. 또, 단자의 배열 방향에 대해 단자의 길이 방향이 경사져 있지 않은 단자열의 접속이나, 퍼리퍼럴 배치의 단자와 같이 단자의 배열 방향이 부품의 각 변에서 상이한 경우의 접속이어도, 나아가서는 단자 형상이 사각형이어도 원형이어도, 각 단자에 대해 도전 입자가 균일하게 배치되므로, 이것들을 확실하게 접속하고, 또한 쇼트의 발생을 억제할 수 있어, 압흔 검사도 용이해진다. 따라서, 본 발명의 이방성 도전 필름은, 접속하는 단자열의 형상이나 배치를 불문하고 범용적으로 사용할 수 있다. 이로써, 접속하는 대상에 의해 도전 입자의 배치나 개수 밀도가 상이한 이방성 도전 필름을 준비하고, 사용한다는 공정수를 삭감할 수 있으므로, 이 공정수 삭감에 의한 경제적인 장점도 높다. 그래서, 본 발명은, 본 발명의 이방성 도전 필름을 사용하여 제 1 전자 부품의 단자와 제 2 전자 부품의 단자를 이방성 도전 접속하는 접속 구조체의 제조 방법이나, 본 발명의 이방성 도전 필름을 개재하여 제 1 전자 부품과 제 2 전자 부품이 이방성 도전 접속되어 있는 접속 구조체를 포함한다.
본 발명의 이방성 도전 필름의 입자 배치는, 도전 입자 대신에 여러 가지의 필러를 사용한 것에도 적용할 수 있다. 이 경우의 필러로는, 예를 들어, 일본 공개특허공보 2019-033060호, 일본 공개특허공보 2018-090768호 등에 기재된 것을 사용할 수 있다. 따라서, 이것들에 기재된 필러를 본 발명의 입자 배치에 따라서 배치한 필러 함유 필름 (즉, 필러 배치 필름), 이 필러 함유 필름을 사용하여 제 1 물품과 제 2 물품을 접속하는 방법, 제 1 물품과 제 2 물품의 접속 구조체의 제조 방법, 그것에 의해 얻어지는 접속 구조체 등에 본 발명을 응용할 수 있다. 또, 제 1 물품에만 필러 함유 필름을 첩부한 접속체나 그 제조 방법 등에도 응용할 수 있다.
실시예
이하, 본 발명을 실시예에 의해 구체적으로 설명한다.
실험예 1 ∼ 5
표 1 의 사양의 팬 아웃형의 단자열 A 또는 B 에 있어서, 표 2 에 나타내는, 실험예 1 ∼ 5 의 입자 배치의 이방성 도전 필름을 접속한 경우의 이하의 (a) ∼ (d) 의 평가 항목을 시뮬레이션에 의해 계측하여, 평가하였다. 이 중 실험예 1 ∼ 3 이 본 발명의 실시예이다. 평가 결과를 표 2 에 나타낸다. (d) 의 평가 결과와 관련하여, 실험예 1, 3, 4, 5 도전 입자의 배치에서 개수 밀도를 16000 개/㎟ 로 한 경우의 단자열 B 에 있어서의 도전 입자의 포착 상태의 시뮬레이션 결과 (단자 상 및 단자간에 있어서의 입자간 거리의 확대 비율도 표 1 과 동일) 를 도 7A ∼ 도 7D 에 나타낸다.
또한, 이 시뮬레이션에서는, 단자의 배열 방향인 x 방향과 이방성 도전 필름의 a 방향을 동일 방향으로 하였다. 또, 단자 상에 있어서의, x 방향 또는 y 방향에 대한 압착 후의 입자간 거리와 압착 전의 입자간 거리의 비율과, 단자간에 있어서의, x 방향 또는 y 방향에 대한 압착 후의 입자간 거리와 압착 전의 입자간 거리의 비율은, 사전에 동일한 단자열에 있어서 이방성 도전 필름이 대응하는 비율을 복수 회 실측함으로써 얻은 평균치이다.
(a) 개개의 단자에 있어서의 도전 입자의 최저 포착수 (단자열 A 에 있어서의 시뮬레이션)
OK : 5 개 이상
NG : 4 개 이하
또한, 이 평가 기준은, 시뮬레이션에 있어서의 평가이기 때문에, 보다 엄격한 평가 기준으로 하였다.
(b) 단자간에 있어서 단자의 길이 방향으로 연결한 도전 입자수 (단자열 B 에 있어서의 시뮬레이션)
OK : 3 개 이하
NG : 4 개 이상
(c) 단자 상에 있어서 직선상으로 나열된 도전 입자수 (단자열 B 에 있어서의 시뮬레이션)
OK : 3 개 이하
NG : 4 개 이상
(d) 단자 배열의 우측과 좌측에 있어서의 도전 입자의 포착성의 좌우의 균일성 (단자열 B 에 있어서의 시뮬레이션)
균일 : 단자 배열에 있어서 좌우 대칭의 거리에 있는 단자에서 포착되는 도전 입자의 분포 패턴끼리가 동일하게 보이는 경우
불균일 : 단자 배열에 있어서 좌우 대칭의 거리에 있는 단자에서 포착되는 도전 입자의 분포 패턴끼리가 동일하게 보이지 않는 경우
Figure pct00001
Figure pct00002
표 2 로부터, 실험예 1 ∼ 3 은 어느 평가 항목도 양호하고, 각 단자에 있어서 입자 포착수를 충분히 확보하면서, 배선간에서 y 방향으로 연결되는 입자수나, 배선 상에서 나열되는 입자수가 저감되어, 팬 아웃 배열에 있어서의 좌우의 균일성이 양호한 것을 알 수 있다.
이에 반해, 실험예 4 에서는, 단자 상에서 나열되는 입자수나 단자간에서 y 방향으로 연결되는 입자수가 많기 때문에 쇼트가 발생하기 쉬운 것을 알 수 있고, 좌우의 균일성도 뒤떨어져 있다. 또, 실험예 5 에서는, 좌우의 균일성은 양호하지만 단자에 있어서의 입자 포착수가 부족한 것을 알 수 있다. 본 발명의 실시예에 상당하는 실험예의 입자 배치에 의하면 단자열에 있어서의 입자 포착의 균일성이 양호해지는 것은, 도 7A ∼ 도 7D 에 나타낸 시뮬레이션 결과로부터도 알 수 있다.
실험예 6 ∼ 9
(이방성 도전 필름의 제작)
표 3 에 나타낸 배합으로 절연성 수지층 형성용 수지 조성물 및 저점도 수지층 형성용 수지 조성물을 조제하고, 이 수지 조성물을 사용하여 일본 특허공보 제6187665호의 실시예 3 과 동일하게 하여 실험예 6 ∼ 9 의 이방성 도전 필름을 제작하였다. 이 경우, 절연성 수지층의 층 두께를 4 ㎛, 저점도 수지층의 층 두께를 14 ㎛ 로 하였다. 도전 입자로는, 금속 피복 수지 입자 (세키스이 화학 공업 (주), AUL 703, 평균 입자경 3 ㎛) 를 사용하였다.
도전 입자의 평면 배치는 다음과 같이 하였다.
실험예 6 : 도 1K 에 나타낸 배치 (L1 = L2 = L3 : 7.5 ㎛, 피치 pa : 8.4 ㎛, 변형량 (s) : 2.1 ㎛, 각도 α : 75°, 입자 개수 밀도 : 16000 개/㎟).
실험예 7 : 도 1A 에 나타낸 배치 (L1 = L2 = L3 : 7.4 ㎛, 피치 pa : 8.6 ㎛, 변형량 (s) : 1.8 ㎛, 각도 α : 76°, 입자 개수 밀도 : 16000 개/㎟).
실험예 8 : 6 방 격자로, 도 5B 에 나타낸 바와 같이 x 방향에 대한 배열축의 경사각이 0°(x 방향의 입자 피치 (입자 중심간 거리) : 8.5 ㎛, 입자 개수 밀도 : 16000 개/㎟).
실험예 9 : 6 방 격자로, 도 5A 에 나타낸 x 방향에 대한 배열축의 경사각 γ 이 15°(입자 개수 밀도 : 16000 개/㎟).
따라서, 실험예 6, 7 이 본 발명의 실시예가 된다.
Figure pct00003
(접속 시험 1)
실험예 6 ∼ 9 에서 제조한 이방성 도전 필름을 사용하여, 각 단자의 축이 스트레이트하고 동 방향으로 스트레이트하게 배열되어 있는 단자열을 갖는 다음의 도통 평가용 IC 와 유리 기판을 다음의 열 압착 방법으로 접속하고, 각 단자에 있어서의 도전 입자의 포착수를 세었다.
도통 평가용 IC
외형 : 0.7 × 20 ㎜, 두께 t = 0.2 ㎜
단자 폭 : 14 ㎛
단자 길이 : 100 ㎛
단자 높이 : 12 ㎛
단자간 스페이스 : 14 ㎛
유리 기판
논알칼리 유리 기판
전극 : ITO 배선
두께 : 0.7 ㎜
열 압착 방법
실험예 6 ∼ 9 의 이방성 도전 필름을 도통 평가용 IC 와 유리 기판 사이에 끼워, 열 압착 툴 (툴 폭 1.0 ㎜) 로 가열 가압 (180 ℃, 60 ㎫, 5 초) 하고, 평가용의 접속 구조체를 얻었다. 이 경우, 실험예 6, 7 에서는 입자 배치의 a 방향을 단자의 배열 방향 (x) 으로 하였다.
열 압착에 의해 얻어진 실험예 6 ∼ 9 의 접속 구조체를, 금속 현미경으로 유리측으로부터 관찰함으로써 개개의 단자에 포착된 도전 입자수를 계측하고, 단자 1 개당의 포착수 (이하, 간단히 포착수라고도 한다) 와 그 포착수가 된 단자의 출현수를 구하고, 추가로 그 출현 비율 (이하, 빈도라고도 한다) 을 구하였다. 계측한 단자수는, 각각 1800 개이다. 결과를 도 8A ∼ 도 8D 에 나타낸다.
도 8A ∼ 도 8D 로부터, 실험예 8 의 이방성 도전 필름에서는 포착수 10 개와 15 개에 피크가 있는 더블 피크의 분포 패턴이 된 것, 실험예 9 의 이방성 도전 필름에서는, 싱글 피크이지만 포착수가 12 개와 13 개에 집중되어 있고, 전체적으로 포착수가 적은 것을 알 수 있다.
이에 반해, 실험예 6 의 이방성 도전 필름을 사용하면, 가장 빈도가 높은 단자는 포착수 13 개에서 빈도 36 ％, 그 다음은 포착수 12 개에서 빈도 28 ％, 그 다음은 포착수 14 개에서 빈도 25 ％ 였다. 이들 빈도의 합계는 89 ％ 가 된다. 이 분포 패턴은 싱글 피크를 갖는 것이었다.
또, 실험예 7 의 이방성 도전 필름에서는, 가장 빈도가 높은 단자는 포착수 13 개에서 빈도 37 ％, 다음은 포착수 14 개에서 빈도 26 ％, 그 다음은 포착수 12 개에서 빈도 17 ％, 그 다음은 포착수 15 개에서 빈도 14 ％ 이고, 이들 합계는 94 ％ 였다. 이 분포 패턴도 싱글 피크였다.
또한, 최소 포착수는 실험예 8 에서는 10 개, 실험예 9 에서는 11 개인 데에 반해, 실험예 6 에서는 12 개, 실험예 7 에서는 11 개였다.
또, 포착수를 계측할 때, 실험예 6, 7 은 실험예 8, 9 보다 계측에 시간이 걸리지 않아, 계측이 비교적 용이하였다.
이러한 점에서, 본 발명의 이방성 도전 필름을 사용하여 이방성 도전 접속한 경우, 얻어진 접속 구조체에서는 개개의 단자에 있어서 포착수가 매우 안정적인 것을 알 수 있다.
또한, 실험예 6 ∼ 9 의 접속 구조체의 초기 도통 저항은 모두 2 Ω 미만으로, 실용상 문제없는 것을 확인할 수 있었다.
(접속 시험 2)
실험예 6 ∼ 9 에서 제조한 이방성 도전 필름을 사용하여, 다음의 사양의 팬 아웃형 단자 배열의 도통 평가용 FPC 와 유리 기판을 접속 시험 1 과 동일한 열 압착 방법으로 접속하고, 각 단자에 있어서의 도전 입자의 포착수와, 그 포착수가 된 단자의 출현 비율 (빈도) 을 접속 시험 1 과 동일한 방법으로 구하였다. 결과를 도 9A ∼ 도 9D 에 나타낸다. 또, 실험예 6, 8, 9 에 대해, 열 압착 후의 압흔 사진을 도 10A ∼ 도 10C 에 나타낸다.
도통 평가용 FPC
폴리이미드 필름 (S'perFlex, 스미토모 금속 광산 주식회사) 필름 두께 : 38 ㎛, 단자 높이 : 8 ㎛
측정 길이 (단자 측정에 사용한 길이) : 400 ㎛
단자 폭 : 8 ㎛
단자 피치 : 20 ㎛
팬 아웃 각도 : ―9°∼ 9°
유리 기판
전극 : ITO 배선
두께 : 0.7 ㎜
도 9A ∼ 도 9D 로부터, 실험예 6 ∼ 실험예 9 중 어느 이방성 도전 필름을 사용한 경우에도, 포착수와 빈도의 관계는 싱글 피크가 되었지만, 실험예 8, 9 와 비교하여 실험예 6, 7 의 이방성 도전 필름을 사용한 쪽이 단자 1 개당의 포착수가 많은 것을 알 수 있다.
또, 도 10A ∼ 도 10C 로부터, 도전 입자의 배치가 6 방 격자인 경우 (실험예 8, 9) 에 대해, 본 발명의 실시예의 입자 배치에 의하면, 팬 아웃형 단자 배열에 있어서의 좌우의 압흔의 균일성이 매우 높은 것, 따라서 단자 배열 전체에서 도전 입자의 포착성이 균일한 것을 알 수 있다.
1 : 도전 입자
2 : 절연성 수지층
3 : 저점도 수지층
10A, 10B : 이방성 도전 필름
11, 11a, 11b : 제 1 사방 격자 영역
12, 12a, 12b : 제 2 사방 격자 영역
20, 20a, 20b : 단자
A : 도전 입자의 밀집 영역
a : 배열축의 방향
a1 : 제 1 사방 격자 영역의 배열축
a2 : 제 2 사방 격자 영역의 배열축
b : 제 1 사방 격자 영역에 있어서 배열축 a 에 사교하는 배열축의 방향
c : 제 2 사방 격자 영역에 있어서 배열축 a 에 사교하는 배열축의 방향
D : 도전 입자의 평균 입자경
Lb : 매립량
Ld : 어긋남량
s : 변형량
x : 단자의 배열 방향
y : a 방향과 수직인 방향
pa : 배열축 a 에 있어서의 입자 피치
α : a 방향과 b 방향이 이루는 각도
β : 팬 아웃 배열인 경우에는 팬 아웃각, 팬 아웃 배열이 아닌 경우에는 단자의 배열 방향과 단자의 길이 방향이 이루는 각도
γ : 6 방 격자의 배열축의 x 방향에 대한 경사각

Claims (14)

  1. 도전 입자가 절연성 수지층에 배치된 이방성 도전 필름으로서,
    도전 입자가 소정 피치로 a 방향으로 배치되어 있는 도전 입자의 배열축 a1 이, a 방향과 각도 α 로 사교하는 b 방향으로 복수 배열되어 있는 제 1 사방 격자 영역과,
    도전 입자가 소정 피치로 a 방향으로 배치되어 있는 도전 입자의 배열축 a2 가, 상기 b 방향을 a 방향에 대해 반전시킨 c 방향으로 복수 배열되어 있는 제 2 사방 격자 영역이, 반복되어 배치되어 있는, 이방성 도전 필름.
  2. 제 1 항에 있어서,
    a 방향과 사교하는 배열축에 대하여, 일방의 사방 격자 영역의 배열축의 연장선이 타방의 사방 격자 영역의 배열축이 되지 않고, 제 1 사방 격자 영역과 제 2 사방 격자 영역이 반복되어 배치되는, 이방성 도전 필름.
  3. 제 1 항 또는 제 2 항에 있어서,
    제 1 사방 격자 영역과 제 2 사방 격자 영역이 교대로 반복되어 배치되어 있는, 이방성 도전 필름.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    제 1 사방 격자 영역의 배열축 a1 과 제 2 사방 격자 영역의 배열축 a2 에 있어서, 각각 도전 입자가 일정한 피치로 배치되어 있는, 이방성 도전 필름.
  5. 제 4 항에 있어서,
    제 1 사방 격자 영역의 배열축 a1 과 제 2 사방 격자 영역의 배열축 a2 의 도전 입자의 피치가 동등한, 이방성 도전 필름.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    제 1 사방 격자 영역에 있어서 인접하는 배열축 a1 끼리의 거리 L1 과, 제 2 사방 격자 영역에 있어서 인접하는 배열축 a2 끼리의 거리 L2 가 동등한, 이방성 도전 필름.
  7. 제 3 항 내지 제 6 항 중 어느 한 항에 있어서,
    인접하는 제 1 사방 격자 영역의 배열축 a1 과 제 2 사방 격자 영역의 배열축 a2 에 있어서, 도전 입자의 위치가 a 방향으로 어긋나 있는, 이방성 도전 필름.
  8. 제 7 항에 있어서,
    인접하는 제 1 사방 격자 영역의 배열축 a1 과 제 2 사방 격자 영역의 배열축 a2 에 있어서의, 도전 입자의 a 방향의 어긋남량 (Ld) 이, 도전 입자의 평균 입자경보다 큰, 이방성 도전 필름.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    제 1 사방 격자 영역에 있어서의 배열축 a1 의 배열수와 제 2 사방 격자 영역에 있어서의 배열축 a2 의 배열수가 동등한, 이방성 도전 필름.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    제 1 사방 격자 영역에 있어서의 배열축 a1 의 배열수와 제 2 사방 격자 영역에 있어서의 배열축 a2 의 배열수가 4 이하인, 이방성 도전 필름.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    배열축 a1 이, 이방성 도전 필름의 길이 방향과 평행한, 이방성 도전 필름.
  12. 제 3 항 내지 제 11 항 중 어느 한 항에 있어서,
    제 1 사방 격자 영역과 제 2 사방 격자 영역의, a 방향과 수직인 방향의 반복 피치가, 접속 대상으로 하는 단자의 단자 길이 이하인, 이방성 도전 필름.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 기재된 이방성 도전 필름을 사용하여, 제 1 전자 부품의 단자와 제 2 전자 부품의 단자를 이방성 도전 접속하는, 접속 구조체의 제조 방법.
  14. 제 1 항 내지 제 12 항 중 어느 한 항에 기재된 이방성 도전 필름을 개재하여 제 1 전자 부품과 제 2 전자 부품이 이방성 도전 접속되어 있는, 접속 구조체.
KR1020207037248A 2018-08-08 2019-08-07 이방성 도전 필름 KR102570142B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2018-149702 2018-08-08
JP2018149702 2018-08-08
PCT/JP2019/031283 WO2020032150A1 (ja) 2018-08-08 2019-08-07 異方性導電フィルム
JPJP-P-2019-145850 2019-08-07
JP2019145850A JP7381841B2 (ja) 2018-08-08 2019-08-07 異方性導電フィルム

Publications (2)

Publication Number Publication Date
KR20210009383A true KR20210009383A (ko) 2021-01-26
KR102570142B1 KR102570142B1 (ko) 2023-08-23

Family

ID=69620342

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207037248A KR102570142B1 (ko) 2018-08-08 2019-08-07 이방성 도전 필름

Country Status (5)

Country Link
US (1) US11694988B2 (ko)
JP (1) JP7381841B2 (ko)
KR (1) KR102570142B1 (ko)
CN (1) CN112534650B (ko)
TW (1) TW202016954A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110943110A (zh) * 2019-11-25 2020-03-31 武汉华星光电半导体显示技术有限公司 一种显示装置
JP2023117329A (ja) * 2022-02-10 2023-08-23 デクセリアルズ株式会社 導電フィルムの設計方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07243798A (ja) * 1994-03-02 1995-09-19 Masahiro Yuasa クレー射撃用屋外表示盤
JPH09320345A (ja) 1996-05-31 1997-12-12 Whitaker Corp:The 異方導電性フィルム
JP2015232660A (ja) 2014-06-10 2015-12-24 株式会社Ｊｏｌｅｄ 表示装置の製造方法及び表示装置
KR20160088294A (ko) * 2013-11-19 2016-07-25 데쿠세리아루즈 가부시키가이샤 이방 도전성 필름 및 접속 구조체
JP2017168465A (ja) 2012-08-01 2017-09-21 デクセリアルズ株式会社 異方性導電フィルム、接続構造体、及び接続構造体の製造方法
JP2017204462A (ja) 2016-05-05 2017-11-16 デクセリアルズ株式会社 異方性導電フィルム
JP2017204463A (ja) 2016-05-05 2017-11-16 デクセリアルズ株式会社 異方性導電フィルム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014192051A (ja) 2013-03-27 2014-10-06 Nippon Shokubai Co Ltd 導電性微粒子及びそれを用いた異方性導電材料
CN114334881A (zh) 2013-11-19 2022-04-12 迪睿合株式会社 各向异性导电性膜及连接构造体
JP6331776B2 (ja) * 2014-06-30 2018-05-30 デクセリアルズ株式会社 異方導電性フィルム及び接続構造体
TWI711222B (zh) 2015-05-27 2020-11-21 日商迪睿合股份有限公司 異向導電性膜、連接構造體及連接構造體之製造方法
JP7087305B2 (ja) 2017-04-23 2022-06-21 デクセリアルズ株式会社 フィラー含有フィルム
JP6187665B1 (ja) 2016-10-18 2017-08-30 デクセリアルズ株式会社 異方性導電フィルム
CN115746361A (zh) 2016-10-18 2023-03-07 迪睿合株式会社 含填料膜
JP7047282B2 (ja) 2016-12-01 2022-04-05 デクセリアルズ株式会社 フィラー含有フィルム
KR20210015864A (ko) * 2018-06-06 2021-02-10 데쿠세리아루즈 가부시키가이샤 접속체, 접속체의 제조 방법, 접속 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07243798A (ja) * 1994-03-02 1995-09-19 Masahiro Yuasa クレー射撃用屋外表示盤
JPH09320345A (ja) 1996-05-31 1997-12-12 Whitaker Corp:The 異方導電性フィルム
JP2017168465A (ja) 2012-08-01 2017-09-21 デクセリアルズ株式会社 異方性導電フィルム、接続構造体、及び接続構造体の製造方法
KR20160088294A (ko) * 2013-11-19 2016-07-25 데쿠세리아루즈 가부시키가이샤 이방 도전성 필름 및 접속 구조체
JP2015232660A (ja) 2014-06-10 2015-12-24 株式会社Ｊｏｌｅｄ 表示装置の製造方法及び表示装置
JP2017204462A (ja) 2016-05-05 2017-11-16 デクセリアルズ株式会社 異方性導電フィルム
JP2017204463A (ja) 2016-05-05 2017-11-16 デクセリアルズ株式会社 異方性導電フィルム

Also Published As

Publication number Publication date
CN112534650A (zh) 2021-03-19
US20210305195A1 (en) 2021-09-30
JP7381841B2 (ja) 2023-11-16
JP2020027798A (ja) 2020-02-20
KR102570142B1 (ko) 2023-08-23
TW202016954A (zh) 2020-05-01
US11694988B2 (en) 2023-07-04
CN112534650B (zh) 2023-05-23

Similar Documents

Publication Publication Date Title
JP6932110B2 (ja) 異方導電性フィルム及び接続構造体
JP7176550B2 (ja) 異方導電性フィルム及び接続構造体
KR102042400B1 (ko) 이방 도전성 필름 및 접속 구조체
JP7397357B2 (ja) 異方導電性フィルムの製造方法及び異方導電性フィルム
KR102243340B1 (ko) 이방성 도전 필름
CN110499119B (zh) 各向异性导电性膜及连接构造体
TWI675088B (zh) 異向性導電膜及連接構造體
KR102639862B1 (ko) 접속체 및 접속체의 제조 방법
KR20210009383A (ko) 이방성 도전 필름
WO2020032150A1 (ja) 異方性導電フィルム
KR102423362B1 (ko) 접속 구조체
WO2021161935A1 (ja) 異方性導電フィルム
JP2021128936A (ja) 異方性導電フィルム
TWI814953B (zh) 異向性導電膜、連接構造體、及連接構造體之製造方法
JP2023117329A (ja) 導電フィルムの設計方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant