JP7381841B2 - 異方性導電フィルム - Google Patents

異方性導電フィルム Download PDF

Info

Publication number
JP7381841B2
JP7381841B2 JP2019145850A JP2019145850A JP7381841B2 JP 7381841 B2 JP7381841 B2 JP 7381841B2 JP 2019145850 A JP2019145850 A JP 2019145850A JP 2019145850 A JP2019145850 A JP 2019145850A JP 7381841 B2 JP7381841 B2 JP 7381841B2
Authority
JP
Japan
Prior art keywords
conductive particles
conductive film
orthorhombic lattice
terminal
arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019145850A
Other languages
English (en)
Other versions
JP2020027798A (ja
Inventor
怜司 塚尾
雅樹 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Dexerials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dexerials Corp filed Critical Dexerials Corp
Priority to KR1020207037248A priority Critical patent/KR102570142B1/ko
Priority to PCT/JP2019/031283 priority patent/WO2020032150A1/ja
Priority to US17/264,907 priority patent/US11694988B2/en
Priority to TW108128352A priority patent/TW202016954A/zh
Publication of JP2020027798A publication Critical patent/JP2020027798A/ja
Application granted granted Critical
Publication of JP7381841B2 publication Critical patent/JP7381841B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/01—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H01L2224/2711—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29357—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29364—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/2957—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83871—Visible light curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83885—Combinations of two or more hardening methods provided for in at least two different groups from H01L2224/83855 - H01L2224/8388, e.g. for hybrid thermoplastic-thermosetting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0221—Insulating particles having an electrically conductive coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Description

本発明は、異方性導電フィルムに関する。
ＩＣチップなどの電子部品を実装する基板には軽量化と屈曲性が求められるようになったことからプラスチック基板やＦＰＣ（Flexible Printed Circuits）が多用されている。また、ＩＣチップなどの電子部品では端子のファインピッチ化が進んでおり、プラスチック基板やＦＰＣの熱膨張が電子部品の実装時に問題になる場合がある。そこで、電子部品の実装時の温度変動により端子の位置がずれても電子部品の接続を確実に行えるようにするため、電子部品の端子列を構成する各端子を、従前の同方向に並列することに代えて、放射状に並列させること（所謂、ファンアウト配線）が行われている（特許文献１）。
一方、電子部品の実装には、導電粒子を絶縁性樹脂層に分散させた異方性導電フィルムが広く使用されている。異方性導電フィルムを用いた電子部品の接続において、電子部品の端子のファインピッチ化が進んでも、異方性導電フィルムの導電粒子が電子部品の端子で安定して捕捉されるようにするため、異方性導電フィルムにおいて導電粒子を６方格子等の格子状に配置し、その配列軸を端子の長手方向に対して傾けることが提案されている（特許文献２）。また、異方性導電フィルムの粒子配置として、導電粒子をフィルムの長手方向に対して斜行する第１方向に配列し、その第１方向の粒子列を、その配列方向と異なる第２方向に複数並列させ、第１方向の粒子列を１本の直線状とせず、その粒子列に導電粒子の粒子径の２．５倍未満の幅をもたせること（特許文献３）や、導電粒子が所定の間隔で配列したユニットを繰り返し配置すること（特許文献４、５）等も提案されている。
特開2015-232660号公報 特開平9-320345号公報 特開2017-168465号公報 特開2017-204462号公報 特開2017-204463号公報
しかしながら、異方性導電フィルムを用いて、例えばＦＯＧ（Film On Glass）接続を行うにあたり、図６Ａに示すように、接続する各端子が同方向に並列しており、異方性導電フィルムの導電粒子１が６方格子に配置し、その配列軸が端子２０の長手方向（配列方向ｘに垂直な方向）に対して角度δで傾いていても、接続時の熱圧着により端子間に矢印方向の樹脂流動が生じるため、条件によっては接続後には図６Ｂに示すように、端子間に導電粒子１の密集領域Ａが生じ、ショートの原因となる。
また、図５Ａに示すように、導電粒子１が６方格子に配置されている異方性導電フィルムを６方格子の配列軸がフィルムの長手方向に傾斜（傾斜角γ）するように用いてファンアウト型の端子列を接続しようとすると、ファンアウト角β（即ち、端子の配列方向ｘに対する端子２０の長手方向の角度）が端子ごとに少しずつ異なるため、ファンアウト型の端子列の右側と左側とでは、一つの端子で捕捉される導電粒子１の数や分布状態が異なり、接続後の圧痕の見え方も異なる。加えて、同図に示した導電粒子の配置では、端子列の熱圧着前の仮貼状態において、紙面左側の端子２０ａ上では導電粒子１が端子の縁部のみでしか捉えられていないので、接続後に導通不良の起こることが懸念される。
また、導電粒子が６方格子に配置されている異方性導電フィルムを使用して端子列を接続すると、端子の配列方向ｘと垂直な配列軸の何列分の導電粒子が捕捉に関わるかが端子ごとに異なり、一つの端子で捕捉される導電粒子の捕捉数にばらつきが多く、捕捉数の分布が二山となる場合もある。これは６方格子に限らず、正方格子や斜方格子でも生じ得る。例えば、図５Ｂに示すように、端子２０ｂで捕捉される導電粒子１は、端子の配列方向ｘと垂直な１つの配列軸ｙ1に属するものとなるが、端子２０ｃでは、２つの配列軸ｙ2、ｙ3に属する導電粒子１が捕捉されることとなる。このような現象は、図５Ｃに示すように、端子列がファンアウト型ではなく、各端子の軸が同方向の端子列ではさらに顕著となり、１つの配列軸ｙ1が接続に関わる端子２０ｂと２つの配列軸ｙ2、ｙ3が接続に関わる端子２０ｃとがそれぞれ相当数存在し、一つの端子で捕捉される導電粒子数のバラツキが大きくなる。そのため、一つの端子における導電粒子の捕捉数と、その捕捉数の端子の出現頻度とをグラフ化すると複数ピークになることがある。即ち、端子幅と端子間スペース、および粒子径と粒子間距離など複数の要因により、例えば二山ピークが発現する場合がある。二山ピークであることにより直ちに実用上の問題が生じるわけではないが、端子列における個々の端子において、導電粒子の捕捉数の制御が実用上問題ない範囲ではあるが難しくなり、例えば、全ての端子で問題ない補足数を満足しても、端子列において捕捉数が比較的多い端子と比較的少ない端子が混在するといったことが生じる。なお、一つの端子で捕捉される導電粒子数のバラツキは二山ピークとしてに出現することに限られない。
また、接続時の熱圧着により、端子上では導電粒子の間隔が、端子の長手方向に比して短手方向に大きく広がり、端子上の導電粒子が端子間に押し出され、押し出された導電粒子も含めて端子間に存在する導電粒子は熱圧着時の樹脂流動により移動する。そのため、端子列の右側と左側で端子に対する導電粒子の分布が異なり、端子間に導電粒子の密集部分が形成されると、その部分でショートが起こりやすいという問題が生じる。
熱圧着時の樹脂流動により端子間の導電粒子がショートを引き起こす現象は、端子列が放射状のファンアウト型の場合にもストレートな端子が同方向にストレートに並列している場合（ストレートな平行配列）にも生じる。これに対しては、異方性導電フィルムの絶縁性樹脂層に光硬化性樹脂を使用して導電粒子の樹脂流動による移動を低減させることが考えられる。しかしながら、硬化性樹脂の使用により導電粒子の樹脂流動を抑制すると、熱圧着時に導電粒子への加圧が不十分になり易く、端子と導電粒子とに接続不良が生じることが懸念される。そこで、特許6187665号公報に記載のように絶縁性樹脂層にフィラーを含有させること等により絶縁性樹脂層の溶融粘度を上昇させ、熱圧着時に十分に加圧しつつ樹脂流動を抑制することも考えられる。しかしながら、ストレートな平行配列型の端子列に対しても、ファンアウト型の端子列に対しても、ショートをさらに発生しにくくすることが求められている。これは導電粒子を保持する絶縁性樹脂の硬化性や粘度だけで導電粒子のショートを完全に防止することは難しいためである。特に、生産ライン等において多数の接続構造体を連続的に製造する場合にイレギュラーな樹脂流動やアラインメントずれが生じたときにはショートの発生を防止しきれないことが懸念される。更に、端子レイアウトや電子部品の材質が多様化すると、任意の端子レイアウトや電子部品の材質において導通の確保とショートの防止を両立させることは一層難しくなる。
各端子における導電粒子の捕捉数を安定させ、かつ樹脂流動によるショートを抑制するために特許文献３に記載されているように導電粒子の第１粒子列を直線状とせずに粒子列に粒子径以上の幅をもたせると、厳密に粒子配置をコントロールすることができないため、各端子における導電粒子の捕捉数を所定の範囲に収めることが難しくなり、この場合にも接続構造体を連続的に製造する生産ライン等においてイレギュラーな樹脂流動やアラインメントずれが生じると導電粒子の捕捉数を所定の範囲に収めることが難しくなる。この難易度は、連続的に製造する接続構造体の数が多くなるほど高くなる。また、粒子配置を特許文献４、５に記載されているように導電粒子のユニットを繰り返し配置しても、ファンアウト側の端子列の右側と左側で導電粒子の分布を同等にすることは難しく、特に、端子長が短くなるとこの傾向が強まり、各端子における導電粒子の捕捉数のばらつきを低減させることが難しい。
上述した問題に対し、本発明は、接続する端子列の各端子の軸が同方向に並列し、端子列がストレートである場合にも、放射状のファンアウト型の場合にも、電子部品の材質によらず、各端子で十分な導電粒子が挟持されて良好な導通状態を確保することができ、それにより圧痕等で確認できる接続後の端子における導電粒子の捕捉状態が一様となり、また、ファインピッチ化した端子を接続する場合にもショートの発生を防止できるようにすることを課題とする。
本発明者は、異方性導電フィルムの導電粒子の配置において、ａ方向の配列軸と、該ａ方向と角度αで斜交するｂ方向の配列軸とで形成される第１斜方格子領域と、ａ方向の配列軸と、前記ｂ方向をａ方向に対して反転させたｃ方向の配列軸（言い換えると、ａ方向と角度－αで斜交するｃ方向の配列軸）とで形成される第２斜方格子領域とを繰り返し配置することで異方性導電フィルム全体としては、ａ方向と交差する軸方向を波打たせると、接続する各端子が同方向に並列している場合にも、ファンアウト型の場合にも、各端子における導電粒子の捕捉数や分布状況が均一化し、また、端子間における導電粒子の連なりを断ち易くすることでショートを抑制できることを想到し、本発明を完成させた。
即ち、本発明は、導電粒子が絶縁性樹脂層に配置された異方性導電フィルムであって、
導電粒子が所定ピッチでａ方向に配置されている導電粒子の配列軸ａ1が、ａ方向と角度αで斜交するｂ方向に複数配列している第１斜方格子領域と、
導電粒子が所定ピッチでａ方向に配置されている導電粒子の配列軸ａ2が、前記ｂ方向をａ方向に対して反転させたｃ方向に複数配列している第２斜方格子領域とが、繰り返し配置されている異方性導電フィルムを提供する。
なお、本発明において、異方性導電フィルムとは異方性導電接続を形成し得るフィルムをいう。また、異方性導電接続状態とは、複数の端子を備えた電子部品同士の対向する端子同士は電気的に接続されているが、隣接する端子同士は電気的に接続されていない状態をいう。
本発明によれば、ａ方向の配列軸と、該ａ方向と角度αで斜交するｂ方向の配列軸とで形成される第１斜方格子領域と、ａ方向の配列軸と、ｂ方向をａ方向に対して反転させたｃ方向の配列軸（言い換えると、ａ方向に対して角度－αで斜交するｃ方向の配列軸）とで形成される第２斜方格子領域とが繰り返し配置されているので、異方性導電フィルム全体としては、ａ方向と交差する軸方向がジグザグに波打ったようになる。このため、ファンアウト型の端子列を接続する場合でも、接続後に特定の端子において導電粒子が近接して多数連なり、圧痕の見え方が薄くなるといった、導電粒子の端子間の挟持状態が分かり難くなることや、端子間で導電粒子が多数連なってショートが発生したりすることが抑制される。
また、生産ラインで連続的に熱圧着を行う場合などにおいて、熱圧着が所定の温度条件から意図せずに外れてしまうなどして、イレギュラーに樹脂流動が生じる場合でも、その影響が過度に現れることを防止できるのでショートを抑制できる。
このように、接続後の端子列において圧痕の見え方が均一になり、また、端子間のショートが抑制されるという効果は、ファンアウト型の端子列に限らず、複数の端子が一方向にストレートに配列している場合にも得ることができる。
図１Ａは、実施例の異方性導電フィルム１０Ａにおける導電粒子の配置を説明する平面図である。 図１Ｂは、実施例の異方性導電フィルムにおける導電粒子の配置を説明する平面図である。 図１Ｃは、実施例の異方性導電フィルムにおける導電粒子の配置を説明する平面図である。 図１Ｄは、実施例の異方性導電フィルムにおける導電粒子の配置を説明する平面図である。 図１Ｅは、実施例の異方性導電フィルムにおける導電粒子の配置を説明する平面図である。 図１Ｆは、実施例の異方性導電フィルムにおける導電粒子の配置を説明する平面図である。 図１Ｇは、実施例の異方性導電フィルムにおける導電粒子の配置を説明する平面図である。 図１Ｈは、実施例の異方性導電フィルムにおける導電粒子の配置を説明する平面図である。 図１Ｉは、実施例の異方性導電フィルムにおける導電粒子の配置を説明する平面図である。 図１Ｊは、実施例の異方性導電フィルムにおける導電粒子の配置を説明する平面図である。 図１Ｋは、実施例の異方性導電フィルムにおける導電粒子の配置を説明する平面図である。 図２は、実施例の異方性導電フィルム１０Ａの断面図である。 図３は、実施例の異方性導電フィルム１０Ｂの断面図である。 図４Ａは、ファンアウト型の端子列に実施例の異方性導電フィルム１０Ａを重ねた平面図である。 図４Ｂは、各端子の端子軸が同方向の端子列に実施例の異方性導電フィルム１０Ａを重ねた平面図である。 図５Ａは、ファンアウト型の端子列に、導電粒子が６方格子（傾斜角γ）に配置されている異方性導電フィルムを重ねた状態の平面図である。 図５Ｂは、ファンアウト型の端子列に、導電粒子が６方格子（傾斜角γ＝０°）に配置されている異方性導電フィルムを重ねた状態の平面図である。 図５Ｃは、各端子の端子軸が同方向の端子列に、導電粒子が６方格子（傾斜角γ＝０°）に配置されている異方性導電フィルムを重ねた状態の平面図である。 図６Ａは、導電粒子が６方格子に配置されている異方性導電フィルムの粒子配置の説明図である。 図６Ｂは、導電粒子が６方格子に配置されている異方性導電フィルムを用いて端子列を接続した後の状態の説明図である。 図７Ａは、実験例１と略同様の粒子配置でファンアウト型の端子配列を接続した場合の導電粒子の捕捉状体のシミュレーション結果である。 図７Ｂは、実験例３と略同様の粒子配置でファンアウト型の端子配列を接続した場合の導電粒子の捕捉状体のシミュレーション結果である。 図７Ｃは、実験例４と略同様の粒子配置でファンアウト型の端子配列を接続した場合の導電粒子の捕捉状体のシミュレーション結果である。 図７Ｄは、実験例５と略同様の粒子配置でファンアウト型の端子配列を接続した場合の導電粒子の捕捉状体のシミュレーション結果である。 図８Ａは、実験例６の接続試験１における端子あたりの導電粒子の捕捉数と、その捕捉数となった端子の出現割合（頻度）との関係図である。 図８Ｂは、実験例７の接続試験１における端子あたりの導電粒子の捕捉数と、その捕捉数となった端子の出現割合（頻度）との関係図である。 図８Ｃは、実験例８の接続試験１における端子あたりの導電粒子の捕捉数と、その捕捉数となった端子の出現割合（頻度）との関係図である。 図８Ｄは、実験例９の接続試験１における端子あたりの導電粒子の捕捉数と、その捕捉数となった端子の出現割合（頻度）との関係図である。 図９Ａは、実験例６の接続試験２における端子あたりの導電粒子の捕捉数と、その捕捉数となった端子の出現割合（頻度）との関係図である。 図９Ｂは、実験例７の接続試験２における端子あたりの導電粒子の捕捉数と、その捕捉数となった端子の出現割合（頻度）との関係図である。 図９Ｃは、実験例８の接続試験２における端子あたりの導電粒子の捕捉数と、その捕捉数となった端子の出現割合（頻度）との関係図である。 図９Ｄは、実験例９の接続試験２における端子あたりの導電粒子の捕捉数と、その捕捉数となった端子の出現割合（頻度）との関係図である。 図１０Ａは、実験例６の接続試験２における圧痕写真である。 図１０Ｂは、実験例８の接続試験２における圧痕写真である。 図１０Ｃは、実験例９の接続試験２における圧痕写真である。
以下、本発明の異方性導電フィルムの一例について図面を参照しつつ詳細に説明する。なお、各図中、同一符号は、同一又は同等の構成要素を表している。
＜異方性導電フィルムの全体構成＞
図１Ａは実施例の異方性導電フィルム１０Ａの導電粒子の配置を示す平面図であり、図２はそのＸ－Ｘ断面図である。この異方性導電フィルム１０Ａは、導電粒子１が絶縁性樹脂層２の表面又はその近傍に単層で配置され、その上に低粘度樹脂層３が積層された層構成を有している。なお、本発明において、低粘度樹脂層３は必要に応じて設けられ、図３に示す異方性導電フィルム１０Ｂの断面図のように、低粘度樹脂層３を省略した層構成としてもよい。この異方性導電フィルム１０Ｂの導電粒子１の平面配置は、低粘度樹脂層３を有する異方性導電フィルム１０Ａと同様とすることができる。
本実施例の異方性導電フィルム１０Ａ、１０Ｂにおける導電粒子１の平面配置は、後述するように、第１斜方格子領域１１と第２斜方格子領域１２とが交互に繰り返し配置されたものとなっている。ここで、第１斜方格子領域１１は、配列軸がａ方向とｂ方向の斜方格子（ａ方向とｂ方向とのなす角度：α）であり、第２斜方格子領域１２は、配列軸がａ方向とｃ方向の斜方格子（ａ方向とｃ方向とのなす角度：－α）である。
＜導電粒子＞
・粒子材料
導電粒子１としては、ニッケル、コバルト、銀、銅、金、パラジウムなどの金属粒子、ハンダなどの合金粒子、金属被覆樹脂粒子などが挙げられる。２種以上を併用することもできる。中でも、金属被覆樹脂粒子が、接続された後に樹脂粒子が反発することで端子との接触が維持され易くなり、導通性能が安定する点から好ましい。また、導電粒子の表面には導通特性に支障を来さない絶縁処理が施されていてもよく、例えば公知の技術により絶縁性微粒子が付着していてもよく、絶縁性樹脂により絶縁コートされていてもよい。
・粒子径
導電粒子１の粒子径は、用途によって適宜選択される。通常、導通抵抗の上昇を抑制し、且つショートの発生を抑制するために、好ましくは１μｍ以上３０μｍ以下、ファインピッチ用途であれば、好ましくは２μｍ以上１０μｍ未満である。絶縁性樹脂層に分散させる前の導電粒子の粒子径は、一般的な粒度分布測定装置により測定することができ、また、平均粒子径も粒度分布測定装置を用いて求めることができる。測定装置としては、一例として画像型のＦＰＩＡ－３０００（マルバーン社）を挙げることができる。この場合、導電粒子径を測定するサンプル数を１０００以上、好ましくは２０００以上とすることが望ましい。異方性導電フィルムにおける導電粒子の粒子径は、ＳＥＭなどの電子顕微鏡観察から求めることができる。この場合、導電粒子径を測定するサンプル数を２００以上、好ましくは１０００以上とすることが望ましい。
また、粒子径のバラツキに関し、粒子径のＣＶ値は２０％以下であることが好ましい。粒子径のバラツキが小さいことにより、熱圧着時の加熱加圧条件のマージンを大きくとることができる。
なお、導電粒子として、その表面に上述の絶縁処理が施されたものを使用する場合、本発明における導電粒子の粒子径は、絶縁処理の部分を含めない粒子径を意味する。
・平面配置
導電粒子の平面配置は、図１Ａに示したように、第１斜方格子領域１１と第２斜方格子領域１２とが、ａ方向と垂直なｙ方向に、交互に繰り返し配置されたものとなっている。本実施例において、第１斜方格子領域１１は、導電粒子１が一定ピッチｐaでａ方向に配置されている配列軸ａ1が、ａ方向と角度αで斜交するｂ方向に複数配列している領域である。また、第２斜方格子領域１２は、導電粒子１が前記ピッチｐaでａ方向に配置されている導電粒子の配列軸ａ2が、ｃ方向に複数配列している領域であり、このｃ方向は、ａ方向の配列軸に平行な直線を対象の軸としてｂ方向を反転させた方向である。あるいは、ｃ方向は、ａ方向と角度－αで斜交する方向である。この粒子配置は、第１斜方格子領域１１のｂ方向の配列と、第２斜方格子領域１２のｃ方向の配列からなる、図１Ａに二点鎖線で囲った屈曲した配列ｄを単位としているとも見ることができる。
なお、第２斜方格子領域１２の配列軸ａ2における粒子ピッチは、第１斜方格子領域１１の配列軸ａ1における粒子ピッチｐaと異ならせてもよいが、粒子配置の設計上の便宜から、配列軸ａ2と配列軸ａ1のピッチｐaを等しくすることが好ましい。
本実施例のように導電粒子１の配置に関し、ａ方向と、該ａ方向に斜交するｂ方向を配列軸とする第１斜方格子領域と、ａ方向と、前記ｂ方向を反転させたｃ方向を配列軸とする第２斜方格子領域とが交互に繰り返されていると、異方性導電フィルムで図４Ａに示したようなファンアウト型の端子列（即ち、端子２０の配列方向ｘに対する端子２０の長手方向の角度（ファンアウト角β）が順次異なる端子列）を接続した場合でも、図４Ｂに示すように各端子の軸が同方向の直線状の端子列を接続した場合でも、各端子に対して導電粒子の配置が均等になり、接続後には各端子における導電粒子の捕捉数が安定する。これに対し、異方性導電フィルムにおける導電粒子の配置が第１斜方格子領域のみ、又は第２斜方格子領域のみであると、端子に捕捉される導電粒子の数や端子における導電粒子の分布状態のばらつきが大きくなり、ファンアウト型の端子列中のいずれかの端子では、異方性導電フィルムにおいて格子状に配置された導電粒子の配列軸の方向と端子の長手方向とが重なり、端子の縁部に配列した導電粒子の捕捉性が急激に低下したり、いずれかの端子において複数の導電粒子が近接して配列した粒子群が捕捉されることにより端子における個々の導電粒子の圧痕が薄くなったり、端子間に導電粒子の密集領域が形成されたりする。本発明の異方性導電フィルムではこのような問題が生じにくい。
また、本発明の異方性導電フィルムにおいては、図４Ａ、図４Ｂに示すように、ａ方向を端子の配列方向ｘと同じ方向とすることが、紙面左側の端子と紙面右側の端子とで導電粒子の捕捉状態や圧痕の見え方が等しくなるので好ましく、異方性導電フィルムの使用上の便宜の点からａ方向を異方性導電フィルムの長手方向とすることが好ましい。あるいは、端子の配列方向ｘを異方性導電フィルムの長手方向とすることが好ましい。また、端子の長手方向の長さに対して、第１斜方格子領域１１と第２斜方格子領域１２との繰り返し数が十分にあることが好ましく、例えば、接続対象とする端子の端子長に対して、この繰り返し数は１以上とすることが好ましく、３以上であることがより好ましい。言い換えると、第１斜方格子領域１１と第２斜方格子領域１２のｙ方向の繰り返しピッチが、接続対象とする端子の端子長以下、又は端子長の１／３以下であることが好ましい。あるいは、第１斜方格子領域１１のｂ方向の配列軸と、第２斜方格子領域１２のｃ方向の配列軸とにより形成される配列軸の屈曲の数を、各端子における導電粒子の捕捉数が好ましくは３個以上、より好ましくは１１個以上になるように定める。
第１斜方格子領域１１において、ａ方向とｂ方向がなす角度αに関し、接続する端子列がファンアウト型の場合には、角度αの絶対値をファンアウト角βの絶対値の最小値よりも小さくする。これにより、端子列を構成するいずれの端子においても、第１斜方格子領域１１では端子の長手方向とｂ方向とが一致しなくなるので、端子の長手方向の縁部に存在する導電粒子の捕捉性が急激に低下することや、端子上で多数の導電粒子が連続的に連なって捕捉され、圧痕が低下することを防止できる。一方、接続する端子列がファンアウト配列でない場合に、角度αの絶対値を、端子の配列方向と端子の長手方向とがなす角度βの絶対値以下とすると、端子の配列方向と端子の長手方向とが直交している端子列（即ち、角度β＝９０°）では導電粒子の捕捉数が安定するため好ましい。また、ペリフェラル配置のように角度βが０°と９０°が混在している場合においても、導電粒子の捕捉数が安定するので好ましい。
また、第２斜方格子領域１２において、ｃ方向は、ｂ方向をａ方向に対して反転させた方向であり、ａ方向とｃ方向とがなす角度は－αである。上述のように角度αを設定することにより、第２斜方格子領域１２においても、端子の長手方向とｃ方向とが一致しなくなるので、上述と同様の効果を得ることができる。
なお、角度αが９０°であると第１斜方格子領域１１及び第２斜方格子領域１２における粒子配置は、正方格子又は長方格子となるので、角度αは、正方格子又は長方格子のａ方向のひずみ量ｓとして表しても良い（図１Ａ）。ひずみ量ｓが平均粒子径より大きければ、異方性導電接続時に同一斜方格子領域内の導電粒子にｙ方向の連結が発生しにくくなる。一方、ひずみ量ｓが平均粒子径以下、好ましくは平均粒子径未満であれば、端子幅が狭くとも異方性導電接続後の端子に導電粒子が捕捉され易くなるため好ましい。
また、ｃ方向がａ方向となす角度は、厳密に角度αの符号を反転させたものでなくともよい。即ち、ｂ方向がａ方向となす角度の絶対値と、ｃ方向がａ方向となす角度の絶対値は厳密に同一でなくてもよく、斜方格子領域毎に異なっていてもよい。この場合、全ての斜方格子領域におけるこれらの角度の合計が０°になることが好ましい。
ところで、任意の配列軸ａ11において隣接する導電粒子の中心位置をＰ１、Ｐ２とし、該配列軸ａ11に隣接する配列軸ａ1（ａ12）上の導電粒子であってａ方向の位置がＰ１、Ｐ２の間にある導電粒子の中心位置をＰ３とした場合に、∠Ｐ３Ｐ１Ｐ２≠∠Ｐ３Ｐ２Ｐ１であると、図１Ａに示したように、第１斜方格子領域１１の粒子配置と第２斜方格子領域１２の粒子配置は、線対称で異なる粒子配置となり、それらの領域を平行移動させても粒子配置が重なり合うことはない。即ち、これらの斜方格子領域１１、１２のうちの一方の領域における、ａ方向と斜交する任意の配列軸の延長線が、他方の領域における配列軸にもなるということはない。
これに対し図１Ｂに示したように、∠Ｐ３Ｐ１Ｐ２＝∠Ｐ３Ｐ２Ｐ１であると、第１斜方格子領域１１の粒子配置と第２斜方格子領域１２の粒子配置とはそれ自体が等しくなる。ここで、
第１斜方格子領域１１と第２斜方格子領域１２との距離をＬ3、
第１斜方格子領域１１において隣接する配列軸ａ1同士の距離をＬ1、
第２斜方格子領域１２において隣接する配列軸ａ2同士の距離をＬ2、
隣接する第１斜方格子領域１１の配列軸ａ1と第２斜方格子領域１２の配列軸ａ2における、導電粒子の位置のａ方向のずれ量をＬｄ、
配列軸ａ1、ａ2のピッチをｐａ
としたときに、
Ｌ3＝Ｌ1，Ｌ2であり、かつ、Ｌｄ＝(１／２)×ｐａであると、第１斜方格子領域１１におけるｂ方向の配列軸と同方向の配列軸が第２斜方格子領域１２にも存在し、かつその第２斜方格子領域の配列軸の延長線が第１斜方格子領域のｂ方向の配列軸となる。このようにａ方向と斜交する配列軸について、双方の斜方格子領域１１、１２のうちの一方の斜方格子領域の配列軸がそのまま他方の斜方格子領域の配列軸にもなると、異方性導電フィルム全体において、ａ方向と交差する配列軸はジグザグにはならず、このような粒子配置は本発明の効果を得られない。従って、このような粒子配置は本発明から除かれる。
一方、∠Ｐ３Ｐ１Ｐ２≠∠Ｐ３Ｐ２Ｐ１であると、Ｌ3＝Ｌ1，Ｌ2であり、かつ、Ｌｄ＝(１／２)×ｐａであっても本発明の効果を得られる。例えば、導電粒子の平均粒子径を３．２μｍとし、第１斜方格子領域１１と第２斜方格子領域１２におけるａ方向の配列軸の数をそれぞれ２とし、Ｌ1＝Ｌ2＝Ｌ3＝９．５μｍ、ｐａ＝９μｍ、Ｌｄ＝(１／２)×ｐａ＝４．５μｍ、ひずみ量ｓ＝２．２５μｍ、α＝７６°、個数密度１２０００個／ｍｍ２とすることができる（図１Ｉ）。
また、同様の平均粒子径の導電粒子を使用し、第１斜方格子領域１１と第２斜方格子領域１２におけるａ方向の配列軸の数をそれぞれ２とし、Ｌ1＝Ｌ2＝１０．４μｍ、Ｌ3＝８．８μｍ、ｐａ＝８．８μｍ、Ｌｄ＝(１／２)×ｐａ＝４．４μｍ、ひずみ量ｓ＝２．２μｍ、α＝７８°、個数密度１２０００個／ｍｍ２とすることができる（図１Ｊ）。
同様の平均粒子径の導電粒子を使用し、第１斜方格子領域１１と第２斜方格子領域１２におけるａ方向の配列軸の数をそれぞれ２とし、Ｌ1＝Ｌ2＝Ｌ3＝７．５μｍ、ｐａ＝８．４μｍ、Ｌｄ＝(１／２)×ｐａ＝４．２μｍ、ひずみ量ｓ＝２．１μｍ、α＝７５°、個数密度１６０００個／ｍｍ２とすることもできる（図１Ｋ）。このようにピッチｐａがＬ1、Ｌ2、Ｌ3より大きくても良い。
なお、図１Ｉ、図１Ｊ、図１Ｋに示した態様では、ピッチｐａの１／２をずれ量Ｌｄとし、ずれ量Ｌｄの１／２をひずみ量ｓとしている。ピッチＰａ、ずれ量Ｌｄ、ひずみ量ｓにこの関係をもたせると、粒子配置の設計の便宜上好ましい。また、異方性導電フィルム製造後に導電粒子の配置状態の確認が行い易くなる。例えば、異方性導電フィルムを撮影した画像において導電粒子の中心点や外接線を結んだ補助線を引くなどすれば、ずれ量Ｌｄやひずみ量ｓを容易に確認することができる。
また、図１Ｂに示したように、∠Ｐ３Ｐ１Ｐ２＝∠Ｐ３Ｐ２Ｐ１であっても、Ｌ3≠Ｌ1，Ｌ2、またはＬｄ≠(１／２)×ｐａであると、第１斜方格子領域１１と第２斜方格子領域１２とを別個の領域として識別することができ、異方性導電フィルム全体では、ａ方向と交差する配列軸がジグザグになり、本発明の効果を得ることができる。
本発明において、ずれ量Ｌｄについては、異方性導電フィルムにおけるｙ方向の粒子間距離を適度に広げ、各端子において適正な捕捉粒子数を確保しつつ接続時に端子間の粒子が連結してショートが起こることを防止するため、ゼロでないことが好ましい。即ち、ずれ量Ｌｄをゼロとすると、ｙ方向で隣り合う第１斜方格子領域の導電粒子と第２斜方格子領域の導電粒子とがｙ方向に重畳するので、距離Ｌ３が短いと接続時の端子間の樹脂流動で導電粒子同士の連結が生じ易くなる。したがって、ずれ量Ｌｄの絶対値はゼロより大きいことが好ましく、平均粒子径の０．５倍以上大きいことがより好ましく、平均粒子径の１倍以上大きいことが更に好ましく、平均粒子径の１倍より大きくすることが特に好ましい。一方、ずれ量Ｌｄの上限は、配列軸ａ1、ａ2のピッチｐａの０．５倍以下が好ましく、０．５倍未満がより好ましく、０．３倍以下が更により好ましい。
図１Ｃに示した粒子配置は、図１Ａに示した粒子配置において、ずれ量Ｌｄを０としたものである。接続時の端子間の導電粒子の移動量に対して距離Ｌ3が長い場合には、ずれ量Ｌｄを０としてもよい。
図１Ｄに示した粒子配置は、図１Ａに示した粒子配置において、ずれ量Ｌｄの調整により、第１斜方格子領域１１のｂ方向の配列軸と、第２斜方格子領域１２のｃ方向の配列軸とを、導電粒子１上で交叉させたものである。これによりｂ方向とｃ方向の反転の対称軸がａ1軸又はａ2軸上となり、ｙ方向で反転形状が隙間無く繰り返されることにより、導電粒子の配置の設計や配置後の検査工程が簡便になり得るので好ましい。
図１Ｅに示した粒子配置は、図１Ａに示した粒子配置において、第１斜方格子領域１１と第２斜方格子領域１２との距離Ｌ３を、第１斜方格子領域１１において隣接する配列軸ａ1同士の距離Ｌ1、又は第２斜方格子領域１２において隣接する配列軸ａ2同士の距離Ｌ2と異ならせたものである。これらの距離Ｌ1、Ｌ2、Ｌ3に関し、本発明においては、粒子配置の設計上の便宜、同じ端子列内の端子同士における導電粒子の捕捉状態の比較のし易さ等の点から、Ｌ1＝Ｌ2、又はＬ1＝Ｌ2＝Ｌ3とすることが好ましい。一方、ファンアウト配列において例えば左右の一番外側の端子同士が同等の捕捉状態を得るように角度α、ピッチｐａ、第１斜方格子領域１１と第２斜方格子領域１２の繰り返しピッチ等を調整した場合には、接続後の捕捉状態を検査で比較し易くする等のために、Ｌ3≠Ｌ1，Ｌ2としてもよい。この場合、Ｌ1≠Ｌ2としてもよい。
また、距離Ｌ1、Ｌ2は、端子レイアウトによって定めることが好ましく、それ自体には上限、下限ともに特に制限はない。一例として、小さすぎると導電粒子は捕捉されやすくなるが、ショートが発生し易くなるため、導電粒子の平均粒子径Ｄの１．４倍以上が好ましい。
第１斜方格子領域１１の配列軸ａ1及び第２斜方格子領域１２における配列軸ａ2における導電粒子のピッチｐａは、端子レイアウトによって定めることが好ましく、上限、下限ともに特に制限はない。一例として、小さすぎるとショートが発生しやすくなるため導電粒子の平均粒子径Ｄの１．５倍以上が好ましく、特に、平均粒子径Ｄの２倍に０．５μｍを加えた距離以上とすることが好ましい。これにより、異方性導電接続時の熱圧着の樹脂流動により、対向する端子に挟持されていた導電粒子が端子間スペースに移動したとしても、端子間スペースにおける導電粒子１の連結を防止し、一層のショート防止を図ることができる。
一方、ピッチｐａを大きくすると異方性導電フィルムで必要とされる導電粒子の個数を削減できる。また、端子幅が狭くても端子長が十分に長ければ端子当たりで捕捉される導電粒子の数は所定数を満足する。そのため、ａ方向が端子の配列方向と同方向とされる場合、ピッチｐａは異方性導電フィルムを介して接続する電子部品の端子同士の接続後の有効接続領域の最小幅の１／２～２／３となるようにすることが好ましい。
また、距離Ｌ1、Ｌ2、Ｌ３とピッチｐａを等しくすること、即ち、第１斜方格子領域１１及び第２斜方格子領域１２のそれぞれの粒子配置を、正方格子をａ方向にひずませた斜方格子とし、さらに第１斜方格子領域１１と第２斜方格子領域１２との距離Ｌ３も格子ピッチと等しくすることが全面において捕捉状態が均等になる点で好ましい。
図１Ｆに示した粒子配置は、図１Ａに示した粒子配置において、第１斜方格子領域１１における配列軸ａ1の配列数ｎ1と、第２斜方格子領域１２における配列軸ａ2の配列数ｎ2を２としたものであり、前述した図１Ｉ、図１Ｊ、図１Ｋは、これをさらに具体化した態様である。本発明においては、第１斜方格子領域１１における配列軸ａ1の配列数ｎ1と、第２斜方格子領域１２における配列軸ａ2の配列数ｎ2については、双方を等しくすることが好ましいが、異ならせてもよい。また、これらの配列数ｎ1，ｎ2は端子レイアウトに応じて定めることができるため、特に限定はない。ファインピッチにおいては導電粒子の補足とショートの抑制を両立させるため、配列数ｎ1，ｎ2を好ましくは４以下、より好ましくは３以下、さらに好ましくは２とする。これは、第１斜方格子領域における配列軸ａ1の配列数ｎ1と第２斜方格子領域における配列軸ａ2の配列数ｎ2とを２から４とすると、それよりも多い場合に比べて配列軸のジクザグのピッチが細かくなるので、ファンアウト型端子列を接続した場合の、右側の端子と左側の端子における導電粒子の分布状態をより一層均等にでき、異方性導電接続時の樹脂流動により導電粒子が移動しても導電粒子同士が接触しにくくなるからである。
図１Ｇに示した粒子配置は、図１Ａに示した粒子配置において、第１斜方格子領域１１におけるａ方向の導電粒子のピッチを、単一のピッチｐａとすることに代えて、異なるピッチｐａ1とピッチｐａ2が交互に繰り返されるようにしたものであり、第２斜方格子領域１２においてもａ方向の導電粒子のピッチｐａ1とピッチｐａ2が交互に繰り返されるようにしている。このように、本発明においては、ａ方向に配置されている導電粒子のピッチは規則的であればよく、必ずしも一定のピッチでなくてもよい。
図１Ｈに示した粒子配置は、図１Ａに示した粒子配置において、第１斜方格子領域１１の中でｂ方向の配列軸がａ方向にズレた２つの第１斜方格子領域１１ａ、１１ｂを設け、第２斜方格子領域１２の中にもｃ方向の配列軸がａ方向にズレた２つの第２斜方格子領域１２ａ、１２ｂを設けたものである。この場合、２つの第１斜方格子領域１１ａ、１１ｂの隣接した配列軸ａ1同士のａ方向のズレ量Ｌｄ1と、２つの第２斜方格子領域１２ａ、１２ｂの隣接した配列軸ａ2同士のａ方向のズレ量Ｌｄ2とは、同一でも異なっていてもよい。
このように、本発明では、第１斜方格子領域と第２斜方格子領域がｙ方向に繰り返されていればよく、必ずしも交互に繰り返されていなくてもよい。この場合、ｙ方向の単位長さにおいて、第１斜方格子領域の配列軸ａ1のｙ方向の繰り返し数の全数と、第２斜方格子領域の配列軸ａ２のｙ方向の繰り返し数の全数が等しいことが好ましい。
・個数密度
図１Ａ～図１Ｋのいずれの粒子配置においても、本発明の異方性導電フィルムでは導電粒子の個数密度を接続する電子部品の端子の形状、大きさ、配列ピッチなどに応じて定めることができる。通常、導電粒子の個数密度は接続する電子部品の組み合わせや用途によって好ましい条件が変わるために特に制限はないが、下限は実用上３０個／ｍｍ2以上であればよく、１５０個／ｍｍ2以上が好ましい。導電粒子数が少なければ、コスト削減効果が見込まれる。また上限は実用上７００００個／ｍｍ２以下が好ましく、４２０００個／ｍｍ２以下がより好ましく、特にファインピッチ用途の場合には、６０００～３５０００個／ｍｍ２の範囲にすることが好ましい。また、導電粒子の平均粒子径が１０μｍ以上の場合は、５０～２０００個／ｍｍ２の範囲にすることが好ましい。
なお、本発明において導電粒子の個数密度は、角度αを９０°とし、第１斜方格子領域１１及び第２斜方格子領域１２を斜方格子ではなく、正方格子又は長方格子とした場合の個数密度と等しいので、かかる正方格子又は長方格子で格子間距離を算出することによりピッチｐａや距離Ｌ1、Ｌ2を定めることができる。
個数密度を測定する場合の測定領域としては、１辺が１００μｍ以上の矩形領域を任意に複数箇所（好ましくは５箇所以上、より好ましくは１０箇所以上）設定し、測定領域の合計面積を２ｍｍ2以上とすることが好ましい。矩形領域の辺の長さや合計面積は、平均粒子径に応じて調整すればよい。個々の測定領域の大きさや数は、個数密度の状態によって適宜調整すればよい。例えば、一つの矩形領域に数十個以上の導電粒子があればよい。より具体的な例としては、ファインピッチ用途で導電粒子の個数密度が比較的大きい異方性導電フィルムの場合には、面積１００μｍ×１００μｍの領域の２００箇所（２ｍｍ2）について、金属顕微鏡などによる観察画像を用いて個数密度を測定し、それを平均することにより求めることができる。個数密度は、画像解析ソフト（例えば、三谷商事株式会社製ＷｉｎＲＯＯＦ、旭化成エンジニアリング製Ａ像くん等）により観察画像を計測して求めてもよい。一方、導電粒子の個数密度が比較的小さい場合には、導電粒子が規則的に配置されていることに基づき、フィルムの長手方向の配列軸におけるピッチと、その配列軸のフィルム幅方向の配列ピッチから個数密度を算出してもよい。なお、矩形の辺の長さと、測定箇所の数は、上述の数値に限定されるものではない。
また、導電粒子の個数密度に関し、次式で算出される導電粒子の面積占有率を、導通抵抗を下げる点から０．３％以上とすることが好ましい。一方、接続時に押圧治具に必要とされる推力を抑制する点からはこの面積占有率を３５％以下とすることが好ましく、３０％以下とすることがより好ましい。
導電粒子の面積占有率（％）＝［平面視における導電粒子の個数密度］×[導電粒子１
個の平面視面積の平均]×１００
・導電粒子のフィルム厚方向の位置
導電粒子１のフィルム厚方向の位置は揃っていることが好ましい。例えば、図２に示したように、導電粒子１のフィルム厚方向の埋込量Ｌｂを揃えることができる。これにより、端子における導電粒子１の捕捉性が安定し易い。一方、本発明において、導電粒子１は、絶縁性樹脂層２から露出していても、完全に埋め込まれていてもよい。
ここで、埋込量Ｌｂは、導電粒子１が埋め込まれている絶縁性樹脂層２の表面（絶縁性樹脂層２の表裏の面のうち、導電粒子１が露出している側の表面、又は導電粒子１が絶縁性樹脂層２に完全に埋め込まれている場合には、導電粒子１との距離が近い表面）であって、隣接する導電粒子間の中央部における接平面２ｐと、導電粒子１の最深部との距離をいう。
なお、埋込量Ｌｂは、異方性導電フィルムのフィルム断面の一部をＳＥＭ画像で観察することにより求めることができる。この場合、異方性導電フィルムから面積３０ｍｍ２以上の領域を任意に１０箇所以上抜き取り、好ましくは合計５０個以上、より好ましくは２００個以上の導電粒子の埋込量を計測し、その平均を求めることが好ましい。
・埋込率
導電粒子１の平均粒子径Ｄに対する埋込量Ｌｂの割合を埋込率（Ｌｂ/Ｄ）とした場合に、埋込率は３０％以上１０５％以下が好ましい。埋込率（Ｌｂ/Ｄ）を３０％以上とすることにより、導電粒子１を絶縁性樹脂層２によって所定の位置に維持し、また、１０５％以下とすることにより、異方性導電接続時に端子間の導電粒子を不用に流動させるように作用する絶縁性樹脂層の樹脂量を低減させることができる。
＜絶縁性樹脂層＞
本発明において、絶縁性樹脂層２は、特許６１８７６６５号公報に記載の異方性導電フィルムの絶縁性樹脂層と同様に、重合性化合物と重合開始剤から形成される硬化性樹脂組成物を用いて形成することができる。この場合、重合開始剤としては熱重合開始剤を使用してもよく、光重合開始剤を使用してもよく、それらを併用してもよい。例えば、熱重合開始剤としてカチオン系重合開始剤、熱重合性化合物としてエポキシ樹脂を使用し、光重合開始剤として光ラジカル重合開始剤、光重合性化合物としてアクリレート化合物を使用する。熱重合開始剤として、熱アニオン重合開始剤を使用してもよい。熱アニオン重合開始剤としては、イミダゾール変性体を核としその表面をポリウレタンで被覆してなるマイクロカプセル型潜在性硬化剤を用いることが好ましい。
＜絶縁性樹脂層の最低溶融粘度＞
絶縁性樹脂層２の最低溶融粘度は、特に限定はないが、１０００Ｐａ・ｓ以上でもよく、特許６１８７６６５号公報に記載の異方性導電フィルムの絶縁性樹脂層の最低溶融粘度と同様とすることができ、好ましくは１５００Ｐａ・ｓ以上、より好ましくは２０００Ｐａ・ｓ以上、さらに好ましくは３０００～１５０００Ｐａ・ｓ、特に好ましくは３０００～１００００Ｐａ・ｓである。この最低溶融粘度は、一例として回転式レオメータ（ＴＡ ｉｎｓｔｒｕｍｅｎｔ社製）を用い、測定圧力５ｇで一定に保持し、直径８ｍｍの測定プレートを使用し求めることができ、より具体的には、温度範囲３０～２００℃において、昇温速度１０℃／分、測定周波数１０Ｈｚ、前記測定プレートに対する荷重変動５ｇとすることにより求めることができる。なお、最低溶融粘度の調整は、溶融粘度調整剤として含有させる微小固形物の種類や配合量、樹脂組成物の調整条件の変更などにより行うことができる。
＜低粘度樹脂層＞
低粘度樹脂層３は、３０～２００℃の範囲の最低溶融粘度が絶縁性樹脂層２よりも低い樹脂層である。本発明において、低粘度樹脂層３は必要に応じて設けられるが、低粘度樹脂層３を絶縁性樹脂層２に積層することにより、異方性導電フィルム１０Ａを介して対峙する電子部品を熱圧着する場合に、電子部品の電極やバンプによって形成される空間を低粘度樹脂層３で充填し、電子部品同士の接着性を向上させることができる。
また、絶縁性樹脂層２の最低溶融粘度と低粘度樹脂層３の最低溶融粘度との差があるほど異方性導電フィルム１０Ａを介して接続する電子部品間の空間が低粘度樹脂層３で充填され、電子部品同士の接着性が向上しやすくなる。また、この差があるほど導電粒子１を保持している絶縁性樹脂層２の熱圧着時の移動量が低粘度樹脂層３に対して相対的に小さくなるため、端子における導電粒子１の捕捉性が向上しやすくなる。
絶縁性樹脂層２と低粘度樹脂層３との最低溶融粘度比は、絶縁性樹脂層２と低粘度樹脂層３の層厚の比率にもよるが、好ましくは２以上、より好ましくは５以上、さらに好ましくは８以上である。一方、この比が大きすぎると長尺の異方性導電フィルムを巻装体にした場合に、樹脂のはみだしやブロッキングが生じる虞があるので、実用上は１５以下が好ましい。低粘度樹脂層３の好ましい最低溶融粘度は、より具体的には、上述の絶縁性樹脂層の最低溶融粘度比を満たし、かつ好ましくは３０００Ｐａ・ｓ以下、より好ましくは２０００Ｐａ・ｓ以下であり、さらに好ましくは１００～２０００Ｐａ・ｓである。
なお、低粘度樹脂層３は、絶縁性樹脂層２と同様の樹脂組成物において、粘度を調整することにより形成することができる。
＜絶縁性樹脂層と低粘度樹脂層の層厚＞
絶縁性樹脂層２の層厚は、後述する異方性導電フィルムの製造工程において、絶縁性樹脂層２へ導電粒子１を安定して押し込めるようにするため、導電粒子１の平均粒子径Ｄに対して、好ましくは０．３倍以上、より好ましくは０．６倍以上、さらに好ましくは０．８倍以上、特に好ましくは１倍以上である。また、絶縁性樹脂層２の層厚の上限については接続する電子部品の端子形状、端子厚、配列ピッチ等に応じて定めることができるが、層厚が厚くなりすぎると接続時に導電粒子１が樹脂流動の影響を不用に受け易くなるため、導電粒子１の平均粒子径Ｄの好ましくは２０倍以下、より好ましくは１５倍以下である。
低粘度樹脂層３は、本発明において必要に応じて設けられるが、低粘度樹脂層を設ける場合には、その層厚の下限としては、導電粒子１の平均粒子径Ｄの好ましくは０．２倍以上、より好ましくは１倍以上である。また、低粘度樹脂層３の層厚の上限については、厚くなりすぎると絶縁性樹脂層２との積層の困難性が増すことから、導電粒子１の平均粒子径Ｄの好ましくは５０倍以下、より好ましくは１５倍以下、さらに好ましくは８倍以下である。
また、絶縁性樹脂層２と低粘度樹脂層３との総厚は、電子部品の接続時に導電粒子１の不用な流動を抑制する点、異方性導電フィルムを巻装体とする場合の樹脂のはみ出しやブロッキングを抑制する点、異方性導電フィルムの単位重量あたりのフィルム長を長くする点等からは、薄い方が好ましい。しかし、薄くなりすぎると異方性導電フィルムの取り扱い性が劣る。また、異方性導電フィルムを電子部品に貼着し難くなり、電子部品を接続する際の仮圧着において必要な粘着力を得られない虞があり、本圧着においても樹脂量の不足により必要な接着力を得られない虞がある。そのため、総厚は、導電粒子１の平均粒子径Ｄに対して好ましくは０．６倍以上、より好ましくは０．８倍以上、さらに好ましくは１倍以上、特に好ましくは１．２倍以上である。
絶縁性樹脂層２と低粘度樹脂層３の厚みの比率については、接続に使用される電子部品の組み合わせや、そこで求められる性能などの関係から適宜調整することができる。これらの層厚は市販のデジタルシックネスゲージ等で測定することができる。デジタルシックネスゲージの分解能は０．１μｍ以下であることが好ましい。
＜異方性導電フィルムの巻装体＞
本発明の異方性導電フィルムは、その製品形態において巻装体とすることができる。巻装体の長さについて特に制限はないが、出荷物の取り扱い性の点から好ましくは５０００ｍ以下、より好ましくは１０００ｍ以下、さらに好ましくは５００ｍ以下である。一方、巻装体の量産性の点からは５ｍ以上が好ましい。フィルム幅としては、特に制限はないが、実装体の小型化の観点からは狭いことが求められている。一方、一括して複数部品を異方性導電接続する、もしくはある程度大きいサイズで一括して異方性導電接続してから切削する、といった使用方法の観点からは面積が大きいことが求められることから、幅が広いものにも需要はある。
＜異方性導電フィルムの製造方法＞
本発明の異方性導電フィルムの製造方法自体には特に限定はないが、例えば、導電粒子を所定の配列に配置するための転写型を製造し、転写型の凹部に導電粒子を充填し、その上に、剥離フィルム上に形成した絶縁性樹脂層を被せて圧力をかけ、絶縁性樹脂層に導電粒子を押し込むことにより、絶縁性樹脂層に導電粒子を転着させ、あるいはさらにその導電粒子上、もしくは導電粒子を転着した面と反対の面に低粘度樹脂層を積層することで、異方性導電フィルムを製造する。
また、転写型の凹部に導電粒子を充填した後、その上に絶縁性樹脂層を被せ、転写型では絶縁性樹脂層に導電粒子を押し込むことなく、転写型から絶縁性樹脂層の表面に導電粒子を転写させ、転写後に絶縁性樹脂層上の導電粒子を絶縁性樹脂層内に押し込むことにより異方性導電フィルムを製造してもよい。
なお、転写型としては、凹部に導電粒子を充填するものの他、凸部の天面に微粘着剤を付与してその天面に導電粒子が付着するようにしたものを用いても良い。これらの転写型は機械加工、フォトリソグラフィ、印刷法等の公知の技術を用いて製造することができる。
また、導電粒子を所定の配列に配置する方法としては、転写型を用いる方法に代えて、所定の配置で設けられた貫通孔に導電粒子を通過させる方法、フィルム上に導電粒子を直接的に散布する方法、導電粒子を密に配置したフィルムを延伸する方法等を使用してもよい。
＜異方性導電フィルムを用いた電子部品の接続方法＞
本発明の異方性導電フィルムを用いて電子部品を接続する方法としては、例えば、ステージに一方の電子部品を載置し、その上に異方性導電フィルムを介してもう一方の電子部品を載置し、圧着ツールで加熱押圧することにより双方の電子部品の端子同士を異方性導電接続して接続構造体を製造する。この場合、ステージに載置する電子部品をＩＣチップ、ＩＣモジュール、ＦＰＣ、ガラス基板、プラスチック基板、リジッド基板、セラミック基板などの第２の電子部品とし、圧着ツールで加熱加圧する電子部品をＦＰＣ、ＩＣチップ、ＩＣモジュールなどの第１の電子部品とする。より詳細な方法としては、各種基板等の第２の電子部品に異方性導電フィルムを仮貼りして仮圧着し、仮圧着した異方性導電フィルムにＩＣチップ等の第１の電子部品を合わせ、熱圧着することにより異方性導電接続して接続構造体を製造する。なお、第２の電子部品ではなく、第１の電子部品に異方性導電フィルムを仮貼りして接続構造体を製造することもできる。また、接続方法は熱圧着に限定されるものではなく、光硬化を利用した圧着や、熱と光を併用した圧着などを行っても良い。
本発明の異方性導電フィルムは、第１の電子部品および第２の電子部品の少なくとも一方を、ＦＰＣやプラスチック基板などの熱膨張しやすい材質のものとする場合に意義が高い。端子列がファンアウト型の場合には、特に効果を発揮する。また、端子の配列方向に対して端子の長手方向が傾斜していない端子列の接続や、ペリフェラル配置の端子のように端子の配列方向が部品の各辺で異なる場合の接続であっても、さらには端子形状が矩形であっても円形であっても、各端子に対して導電粒子が一様に配置されるので、これらを確実に接続し、かつショートの発生を抑えることができ、圧痕検査も容易となる。したがって、本発明の異方性導電フィルムは、接続する端子列の形状や配置を問わず汎用的に使用することができる。これにより、接続する対象によって導電粒子の配置や個数密度が異なる異方性導電フィルムを用意し、使用するという工数を削減できるので、この工数削減による経済的なメリットも高い。そこで、本発明は、本発明の異方性導電フィルムを用いて第１の電子部品の端子と第２の電子部品の端子を異方性導電接続する接続構造体の製造方法や、本発明の異方性導電フィルムを介して第１の電子部品と第２の電子部品とが異方性導電接続されている接続構造体を包含する。
本発明の異方性導電フィルムの粒子配置は、導電粒子に代えて種々のフィラーを使用したものにも適用できる。この場合のフィラーとしては、例えば、特開２０１９－０３３０６０号公報、特開２０１８－０９０７６８号公報等に記載のものを使用することができる。したがって、これらに記載のフィラーを本発明の粒子配置にしたがって配置したフィラー含有フィルム（即ち、フィラー配置フィルム）、このフィラー含有フィルムを用いて第１物品と第２物品を接続する方法、第１物品と第２物品の接続構造体の製造方法、それにより得られる接続構造体等に本発明を応用することができる。また、第１物品のみにフィラー含有フィルムを貼り付けた接続体やその製造方法等にも応用することができる。
以下、本発明を実施例により具体的に説明する。
実験例１～５
表１の仕様のファンアウト型の端子列Ａ又はＢにおいて、表２に示す、実験例１～５の粒子配置の異方性導電フィルムを接続した場合の以下の（ａ）～（ｄ）の評価項目をシミュレーションにより計測し、評価した。このうち実験例１～３が本発明の実施例である。評価結果を表２に示す。（ｄ）の評価結果に関連し、実験例１、３、４、５導電粒子の配置で個数密度を１６０００個／ｍｍ2にした場合の端子列Ｂにおける導電粒子の捕捉状態のシミュレーション結果（端子上及び端子間における粒子間距離の拡大比率も表１と同様）を図７Ａ～図７Ｄに示す。
なお、このシミュレーションでは、端子の配列方向であるｘ方向と異方性導電フィルムのａ方向とを同一方向とした。また、端子上における、ｘ方向又はｙ方向についての圧着後の粒子間距離と圧着前の粒子間距離との比率と、端子間における、ｘ方向又はｙ方向についての圧着後の粒子間距離と圧着前の粒子間距離との比率は、事前に同様の端子列において異方性導電フィルムの対応する比率を複数回実測することにより得た平均値である。
（ａ）個々の端子における導電粒子の最低捕捉数（端子列Ａにおけるシミュレーション）
ＯＫ：５個以上
ＮＧ：４個以下
なお、この評価基準は、シミュレーションにおける評価であるため、より厳格な評価基準とした。
（ｂ）端子間において端子の長手方向に連結した導電粒子数（端子列Ｂにおけるシミュレーション）
ＯＫ：３個以下
ＮＧ：４個以上
（ｃ）端子上において直線状に並んだ導電粒子数（端子列Ｂにおけるシミュレーション）
ＯＫ：３個以下
ＮＧ：４個以上
（ｄ）端子配列の右側と左側における導電粒子の捕捉性の左右の均一性（端子列Ｂにおけるシミュレーション）
均一：端子配列において左右対称の距離にある端子で捕捉される導電粒子の分布パターン同士が同一に見える場合
不均一：端子配列において左右対称の距離にある端子で捕捉される導電粒子の分布パターン同士が同一に見えない場合










Figure 0007381841000001















Figure 0007381841000002
表２から、実験例１～３はいずれの評価項目も良好であり、各端子において粒子捕捉数を十分に確保しつつ、配線間でｙ方向に連結する粒子数や、配線上で並ぶ粒子数が低減し、ファンアウト配列における左右の均一性が良好であることがわかる。
これに対し、実験例４では、端子上で並ぶ粒子数や端子間でｙ方向に連結する粒子数が多いためにショートが発生しやすいことがわかり、左右の均一性も劣っている。また、実験例５では、左右の均一性は良好であるが端子における粒子捕捉数が足りないことがわかる。本発明の実施例に相当する実験例の粒子配置によれば端子列における粒子捕捉の均一性が良好となることは、図７Ａ～図７Ｄに示したシミュレーション結果からもわかる。
実験例６～９
（異方性導電フィルムの作製）
表３に示した配合で絶縁性樹脂層形成用樹脂組成物及び低粘度樹脂層形成用樹脂組成物を調製し、この樹脂組成物を用いて特許第６１８７６６５号の実施例３と同様にして実験例６～９の異方性導電フィルムを作製した。この場合、絶縁性樹脂層の層厚を４μｍ、低粘度樹脂層の層厚を１４μｍとした。導電粒子としては、金属被覆樹脂粒子（積水化学工業（株）、ＡＵＬ７０３、平均粒子径３μｍ）を使用した。
導電粒子の平面配置は次の通りとした。
実験例６：図１Ｋに示した配置（Ｌ１＝Ｌ２＝Ｌ３：７．５μｍ、ピッチｐａ：８．４μｍ、ひずみ量ｓ：２．１μｍ、角度α：７５°、粒子個数密度：１６０００個／ｍｍ２）。
実験例７：図１Ａに示した配置（Ｌ１＝Ｌ２＝Ｌ３：７．４μｍ、ピッチｐａ：８．６μｍ、ひずみ量ｓ：１．８μｍ、角度α：７６°、粒子個数密度：１６０００個／ｍｍ２）。
実験例８：６方格子で、図５Ｂに示したようにｘ方向に対する配列軸の傾斜角が０°（ｘ方向の粒子ピッチ（粒子中心間距離）：８．５μｍ、粒子個数密度：１６０００個／ｍｍ２）。
実験例９：６方格子で、図５Ａに示したｘ方向に対する配列軸の傾斜角γが１５°（粒子個数密度：１６０００個／ｍｍ２）。
したがって、実験例６、７が本発明の実施例となる。
Figure 0007381841000003
（接続試験１）
実験例６～９で製造した異方性導電フィルムを用いて、各端子の軸がストレートで同方向にストレートに配列している端子列を有する次の導通評価用ＩＣとガラス基板とを次の熱圧着方法で接続し、各端子における導電粒子の捕捉数を数えた。
導通評価用ＩＣ
外形：０．７×２０ｍｍ、厚みｔ＝０．２ｍｍ
端子幅：１４μｍ
端子長：１００μｍ
端子高さ：１２μｍ
端子間スペース：１４μｍ
ガラス基板
ノンアルカリガラス基板
電極：ＩＴＯ配線
厚み：０．７ｍｍ
熱圧着方法
実験例６～９の異方性導電フィルムを導通評価用ＩＣとガラス基板との間に挟み、熱圧着ツール（ツール幅１．０ｍｍ）で加熱加圧（１８０℃、６０ＭＰａ、５秒）し、評価用の接続構造体を得た。この場合、実験例６、７では粒子配置のａ方向を端子の配列方向ｘとした。
熱圧着により得られた実験例６～９の接続構造体を、金属顕微鏡でガラス側から観察することで個々の端子に捕捉された導電粒子数を計測し、端子１個あたりの捕捉数（以下、単に捕捉数ともいう）とその捕捉数となった端子の出現数を求め、さらにその出現割合（以下、頻度ともいう）を求めた。計測した端子数は、それぞれ１８００個である。結果を図８Ａ～図８Ｄに示す。
図８Ａ～図８Ｄから、実験例８の異方性導電フィルムでは捕捉数１０個と１５個にピークがあるダブルピークの分布パターンとなったこと、実験例９の異方性導電フィルムでは、シングルピークだが捕捉数が１２個と１３個に集中しており、全体として捕捉数が少ないことがわかる。
これに対し、実験例６の異方性導電フィルムを使用すると、最も頻度が高い端子は捕捉数１３個で頻度３６％、その次は捕捉数１２個で頻度２８％、その次は捕捉数１４個で頻度２５％であった。これらの頻度の合計は８９％となる。この分布パターンはシングルピークを有するものであった。
また、実験例７の異方性導電フィルムでは、最も頻度が高い端子は捕捉数１３個で頻度３７％、次は捕捉数１４個で頻度２６％、その次は捕捉数１２個で頻度１７％、その次は捕捉数１５個で頻度１４％であり、これらの合計は９４％であった。この分布パターンもシングルピークであった。
なお、最小捕捉数は実験例８では１０個、実験例９では１１個であるのに対し、実験例６では１２個、実験例７では１１個であった。
また、捕捉数を計測する際、実験例６、７は実験例８、９よりも計測に時間がかからず、計測が比較的容易であった。
これらのことから、本発明の異方性導電フィルムを用いて異方性導電接続した場合、得られた接続構造体では個々の端子において捕捉数が極めて安定することが分かる。
なお、実験例６～９の接続構造体の初期導通抵抗はいずれも２Ω未満であり、実用上問題ないことが確認できた。
（接続試験２）
実験例６～９で製造した異方性導電フィルムを用いて、次の仕様のファンアウト型端子配列の導通評価用ＦＰＣとガラス基板とを接続試験１と同様の熱圧着方法で接続し、各端子における導電粒子の捕捉数とその捕捉数となった端子の出現割合（頻度）を接続試験１と同様の方法で求めた。結果を図９Ａ～図９Ｄに示す。また、実験例６、８、９について、熱圧着後の圧痕写真を図１０Ａ～図１０Ｃに示す。
導通評価用ＦＰＣ
ポリイミドフィルム（Ｓ’ｐｅｒＦｌｅｘ、住友金属鉱山株式会社） フィルム厚：３８μｍ、端子高さ：８μｍ
測定長（端子測定に用いた長さ）：４００μｍ
端子幅：８μｍ
端子ピッチ：２０μｍ
ファンアウト角度：－９°～９°
ガラス基板
電極：ＩＴＯ配線
厚み：０．７ｍｍ
図９Ａ～図９Ｄから、実験例６～実験例９のいずれの異方性導電フィルムを用いた場合にも、捕捉数と頻度の関係はシングルピークとなったが、実験例８、９に比して実験例６、７の異方性導電フィルムを使用した方が端子１個あたりの捕捉数が多いことがわかる。
また、図１０Ａ～図１０Ｃから、導電粒子の配置が６方格子である場合（実験例８、９）に対し、本発明の実施例の粒子配置によれば、ファンアウト型端子配列における左右の圧痕の均一性が極めて高いこと、したがって端子配列全体で導電粒子の捕捉性が均一であることがわかる。
１ 導電粒子
２ 絶縁性樹脂層
３ 低粘度樹脂層
１０Ａ、１０Ｂ 異方性導電フィルム
１１、１１ａ、１１ｂ 第１斜方格子領域
１２、１２ａ、１２ｂ 第２斜方格子領域
２０、２０ａ、２０ｂ 端子
Ａ 導電粒子の密集領域
ａ 配列軸の方向
ａ1 第１斜方格子領域の配列軸
ａ2 第２斜方格子領域の配列軸
ｂ 第１斜方格子領域において配列軸ａに斜交する配列軸の方向
ｃ 第２斜方格子領域において配列軸ａに斜交する配列軸の方向
Ｄ 導電粒子の平均粒子径
Ｌｂ 埋込量
Ｌｄ ずれ量
ｓ ひずみ量
ｘ 端子の配列方向
ｙ ａ方向に垂直な方向
ｐａ 配列軸ａにおける粒子ピッチ
α ａ方向とｂ方向とがなす角度
β ファンアウト配列の場合にはファンアウト角、ファンアウト配列でない場合には端子の配列方向と端子の長手方向とがなす角度
γ ６方格子の配列軸のｘ方向に対する傾斜角

Claims (13)

  1. 導電粒子が絶縁性樹脂層に配置された異方性導電フィルムであって、
    導電粒子が所定ピッチでａ方向に配置されている導電粒子の配列軸ａ1が、ａ方向と角度αで斜交するｂ方向に複数配列している第１斜方格子領域と、
    導電粒子が所定ピッチでａ方向に配置されている導電粒子の配列軸ａ2が、前記ｂ方向をａ方向に対して反転させたｃ方向に複数配列している第２斜方格子領域とが、繰り返し配置されており、
    ａ方向と斜交する配列軸について、一方の斜方格子領域の配列軸の延長線が他方の斜方格子領域の配列軸となることなく、第１斜方格子領域と第２斜方格子領域が繰り返し配置されている異方性導電フィルム。
  2. 第１斜方格子領域と第２斜方格子領域とが交互に繰り返し配置されている請求項１記載の異方性導電フィルム。
  3. 第１斜方格子領域の配列軸ａ1と第２斜方格子領域の配列軸ａ2において、それぞれ導電粒子が一定のピッチで配置されている請求項１又は２記載の異方性導電フィルム。
  4. 第１斜方格子領域の配列軸ａ1と第２斜方格子領域の配列軸ａ2の導電粒子のピッチが等しい請求項３記載の異方性導電フィルム。
  5. 第１斜方格子領域において隣接する配列軸ａ1同士の距離Ｌ1と、第２斜方格子領域において隣接する配列軸ａ2同士の距離Ｌ2とが等しい請求項１～４のいずれかに記載の異方性導電フィルム。
  6. 隣接する第１斜方格子領域の配列軸ａ1と第２斜方格子領域の配列軸ａ2において、導電粒子の位置がａ方向にずれている請求項２～５のいずれかに記載の異方性導電フィルム。
  7. 隣接する第１斜方格子領域の配列軸ａ1と第２斜方格子領域の配列軸ａ2における、導電粒子のａ方向のずれ量Ｌｄが、導電粒子の平均粒子径より大きい請求項６記載の異方性導電フィルム。
  8. 第１斜方格子領域における配列軸ａ1の配列数と第２斜方格子領域における配列軸ａ2の配列数とが等しい請求項１～７のいずれかに記載の異方性導電フィルム。
  9. 第１斜方格子領域における配列軸ａ１の配列数と第２斜方格子領域における配列軸ａ2の配列数とが４以下である請求項１～８のいずれかに記載の異方性導電フィルム。
  10. 配列軸ａ1が、異方性導電フィルムの長手方向と平行である、請求項１～９のいずれかに記載の異方性導電フィルム。
  11. 第１斜方格子領域と第２斜方格子領域の、ａ方向に垂直な方向の繰り返しピッチが、接続対象とする端子の端子長以下である請求項４～１０のいずれかに記載の異方性導電フィルム。
  12. 第１の電子部品及び第２の電子部品の一方の電子部品の端子に、請求項１～１１のいずれかに記載の異方性導電フィルムを仮貼りして仮圧着し、仮圧着した異方性導電フィルムに他方の電子部品の端子を合わせ、圧着することにより、第１の電子部品の端子と第２の電子部品の端子とを異方性導電接続する接続構造体の製造方法。
  13. 請求項１～１１のいずれかに記載の異方性導電フィルムを介して第１の電子部品と第２の電子部品とが異方性導電接続されている接続構造体。
JP2019145850A 2018-08-08 2019-08-07 異方性導電フィルム Active JP7381841B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020207037248A KR102570142B1 (ko) 2018-08-08 2019-08-07 이방성 도전 필름
PCT/JP2019/031283 WO2020032150A1 (ja) 2018-08-08 2019-08-07 異方性導電フィルム
US17/264,907 US11694988B2 (en) 2018-08-08 2019-08-07 Anisotropic conductive film
TW108128352A TW202016954A (zh) 2018-08-08 2019-08-08 異向性導電膜

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018149702 2018-08-08
JP2018149702 2018-08-08

Publications (2)

Publication Number Publication Date
JP2020027798A JP2020027798A (ja) 2020-02-20
JP7381841B2 true JP7381841B2 (ja) 2023-11-16

Family

ID=69620342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019145850A Active JP7381841B2 (ja) 2018-08-08 2019-08-07 異方性導電フィルム

Country Status (5)

Country Link
US (1) US11694988B2 (ja)
JP (1) JP7381841B2 (ja)
KR (1) KR102570142B1 (ja)
CN (1) CN112534650B (ja)
TW (1) TW202016954A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110943110A (zh) * 2019-11-25 2020-03-31 武汉华星光电半导体显示技术有限公司 一种显示装置
JP2023117329A (ja) * 2022-02-10 2023-08-23 デクセリアルズ株式会社 導電フィルムの設計方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016066573A (ja) 2013-11-19 2016-04-28 デクセリアルズ株式会社 異方導電性フィルム及び接続構造体
JP2017204462A (ja) 2016-05-05 2017-11-16 デクセリアルズ株式会社 異方性導電フィルム

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2866573B2 (ja) * 1994-03-02 1999-03-08 雅弘 湯浅 クレー射撃用屋外表示盤
JPH09320345A (ja) * 1996-05-31 1997-12-12 Whitaker Corp:The 異方導電性フィルム
KR102089738B1 (ko) 2012-08-01 2020-03-17 데쿠세리아루즈 가부시키가이샤 이방성 도전 필름의 제조 방법, 이방성 도전 필름, 및 접속 구조체
JP2014192051A (ja) 2013-03-27 2014-10-06 Nippon Shokubai Co Ltd 導電性微粒子及びそれを用いた異方性導電材料
WO2015076234A1 (ja) * 2013-11-19 2015-05-28 デクセリアルズ株式会社 異方導電性フィルム及び接続構造体
JP2015232660A (ja) 2014-06-10 2015-12-24 株式会社Ｊｏｌｅｄ 表示装置の製造方法及び表示装置
JP6331776B2 (ja) * 2014-06-30 2018-05-30 デクセリアルズ株式会社 異方導電性フィルム及び接続構造体
CN111640528B (zh) 2015-05-27 2022-06-28 迪睿合株式会社 各向异性导电性膜及连接构造体
JP7274811B2 (ja) 2016-05-05 2023-05-17 デクセリアルズ株式会社 異方性導電フィルム
CN115746361A (zh) 2016-10-18 2023-03-07 迪睿合株式会社 含填料膜
JP7087305B2 (ja) 2017-04-23 2022-06-21 デクセリアルズ株式会社 フィラー含有フィルム
JP6187665B1 (ja) 2016-10-18 2017-08-30 デクセリアルズ株式会社 異方性導電フィルム
JP7047282B2 (ja) 2016-12-01 2022-04-05 デクセリアルズ株式会社 フィラー含有フィルム
US20210249793A1 (en) * 2018-06-06 2021-08-12 Dexerials Corporation Connection body, method for manufacturing connection body, and connection method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016066573A (ja) 2013-11-19 2016-04-28 デクセリアルズ株式会社 異方導電性フィルム及び接続構造体
JP2017204462A (ja) 2016-05-05 2017-11-16 デクセリアルズ株式会社 異方性導電フィルム

Also Published As

Publication number Publication date
US11694988B2 (en) 2023-07-04
JP2020027798A (ja) 2020-02-20
CN112534650A (zh) 2021-03-19
CN112534650B (zh) 2023-05-23
KR102570142B1 (ko) 2023-08-23
US20210305195A1 (en) 2021-09-30
TW202016954A (zh) 2020-05-01
KR20210009383A (ko) 2021-01-26

Similar Documents

Publication Publication Date Title
JP7356046B2 (ja) 異方導電性フィルム及び接続構造体
JP6932110B2 (ja) 異方導電性フィルム及び接続構造体
JP7397357B2 (ja) 異方導電性フィルムの製造方法及び異方導電性フィルム
JP7176550B2 (ja) 異方導電性フィルム及び接続構造体
JP7274811B2 (ja) 異方性導電フィルム
JP2022093343A (ja) フィラー含有フィルム
JP7381841B2 (ja) 異方性導電フィルム
TW202036987A (zh) 異向導電性膜及其製造方法、以及使用有異向導電性膜之連接構造體及其製造方法
JP2023025009A (ja) 接続構造体
JP7401798B2 (ja) 異方性導電フィルム
WO2020032150A1 (ja) 異方性導電フィルム
JP7332956B2 (ja) フィラー含有フィルム
JP2022069456A (ja) 異方性導電フィルム
WO2021161935A1 (ja) 異方性導電フィルム
JP2021128936A (ja) 異方性導電フィルム
TWI814953B (zh) 異向性導電膜、連接構造體、及連接構造體之製造方法
WO2023100697A1 (ja) 異方性導電フィルム
JP2023081314A (ja) 異方性導電フィルム
JP2023051504A (ja) 導電フィルム、接続構造体及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231016

R150 Certificate of patent or registration of utility model

Ref document number: 7381841

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150