CN112534650B - 各向异性导电薄膜 - Google Patents

各向异性导电薄膜 Download PDF

Info

Publication number
CN112534650B
CN112534650B CN201980052809.XA CN201980052809A CN112534650B CN 112534650 B CN112534650 B CN 112534650B CN 201980052809 A CN201980052809 A CN 201980052809A CN 112534650 B CN112534650 B CN 112534650B
Authority
CN
China
Prior art keywords
conductive particles
anisotropic conductive
conductive film
cell region
arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980052809.XA
Other languages
English (en)
Other versions
CN112534650A (zh
Inventor
塚尾怜司
谷口雅树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Dexerials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dexerials Corp filed Critical Dexerials Corp
Priority claimed from PCT/JP2019/031283 external-priority patent/WO2020032150A1/ja
Publication of CN112534650A publication Critical patent/CN112534650A/zh
Application granted granted Critical
Publication of CN112534650B publication Critical patent/CN112534650B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/01—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H01L2224/2711—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29357—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29364—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/2957—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83871—Visible light curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83885—Combinations of two or more hardening methods provided for in at least two different groups from H01L2224/83855 - H01L2224/8388, e.g. for hybrid thermoplastic-thermosetting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0221—Insulating particles having an electrically conductive coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Abstract

为导电粒子(1)配置缘性树脂层(2)的各向异性导电薄膜，具有如下导电粒子的粒子配置：导电粒子(1)以既定间距沿a方向配置的导电粒子的排列轴(a1)在与a方向以角度α斜交的b方向上排列有多个的第一斜方晶格区域(11)、及导电粒子(1)以既定间距沿a方向配置的导电粒子的排列轴(a2)在使前述b方向相对于a方向反转的c方向上排列有多个的第二斜方晶格区域(12)反复配置。由此，与端子排列的形状、电子部件的材质无关，在各端子处导电粒子被夹持，确保了良好的导通状态，也防止短路的发生。

Description

各向异性导电薄膜
技术领域
本发明涉及各向异性导电薄膜。
背景技术
在安装IC芯片等电子部件的基板中，要求轻量化和屈曲性，所以多使用塑料基板、FPC(Flexible Printed Circuits，柔性印刷电路)。另外，在IC芯片等电子部件中，端子的细间距化发展，有时候塑料基板、FPC的热膨胀在电子部件的安装时成为问题。于是，为了即使因为电子部件的安装时的温度波动而端子的位置偏移，也能可靠地进行电子部件的连接，进行使构成电子部件的端子列的各端子不像以往的沿相同方向并列，而是以放射状并列(所谓的扇出布线)(专利文献1)。
另一方面，在电子部件的安装中，广泛地使用使导电粒子分散于绝缘性树脂层的各向异性导电薄膜。在使用了各向异性导电薄膜的电子部件的连接中，为了即使电子部件端子的细间距化发展，各向异性导电薄膜的导电粒子也被电子部件的端子稳定地捕捉，提出了在各向异性导电薄膜中将导电粒子配置成六方晶格等晶格状，使其排列轴相对于端子的长边方向倾斜(专利文献2)。另外，作为各向异性导电薄膜的粒子配置，还提出了将导电粒子沿相对于薄膜的长边方向斜行的第一方向排列，使该第一方向的粒子沿与该排列方向不同的第二方向并列多行，不使第一方向的粒子为一根直线状，使该粒子列具有小于导电粒子的粒径的2.5倍的宽度(专利文献3)，或将导电粒子以既定间隔排列的单元反复配置(专利文献4、5)，等等。
现有技术文献
专利文献
专利文献1：日本特开2015-232660号公报
专利文献2：日本特开平9-320345号公报
专利文献3：日本特开2017-168465号公报
专利文献4：日本特开2017-204462号公报
专利文献5：日本特开2017-204463号公报。
发明内容
发明要解决的问题
然而，在利用各向异性导电薄膜进行例如FOG(Film On Glass)连接时，如图6A所示，连接的各端子沿相同方向并列，各向异性导电薄膜的导电粒子1配置成六方晶格，即使其排列轴相对于端子20的长边方向(与排列方向x垂直的方向)以角度δ倾斜，由于连接时的热压接，也会在端子之间产生箭头方向的树脂流动，因而取决于条件，在连接后如图6B所示，会在端子之间产生导电粒子1的密集区域A，成为短路的原因。
另外，如图5A所示，如果要对导电粒子1配置成六方晶格的各向异性导电薄膜，以六方晶格的排列轴相对于薄膜的长边方向倾斜(倾斜角γ)的方式利用而将扇出型的端子列连接，那么因为扇出角β(即，端子20的长边方向相对于端子的排列方向x的角度)对各端子分别稍有不同，所以在扇出型端子列的右侧和左侧，被一个端子捕捉的导电粒子1的数量和分布状态不同，连接后的压痕的外观也不同。此外，在该图所示的导电粒子的配置中，在端子列的热压接前的临时粘贴状态下，在纸面左侧的端子20a上，导电粒子1仅在端子的边缘部被捕捉，因而担忧在连接后发生导通不良。
另外，如果使用导电粒子配置成六方晶格的各向异性导电薄膜来连接端子列，那么与端子的排列方向x垂直的排列轴中几列量的导电粒子与捕捉相关对各端子不同，由一个端子捕捉的导电粒子的捕捉数中偏差多，有时候捕捉数的分布成为双峰。这不限于六方晶格，在正方晶格、斜方晶格中也能产生。例如，如图5B所示，由端子20b捕捉的导电粒子1属于与端子的排列方向x垂直的一个排列轴y1，而在端子20c中，属于两个排列轴y2、y3的导电粒子1被捕捉。此种现象如图5C所示，在端子列不是扇出型、各端子的轴为相同方向的端子列中更为明显，一个排列轴y1与连接相关的端子20b和两个排列轴y2、y3与连接相关的端子20c分别存在相当数量，由一个端子捕捉的导电粒子数的偏差大。因此，如果将一个端子处的导电粒子的捕捉数、以及该捕捉数的端子的出现频率图表化，那么有时候存在多个峰。即，由于端子宽度和端子间空间、以及粒径和粒子间距离等多种原因，例如有时候发现双峰峰值。虽然不会因为是双峰峰值而立即产生实用上的问题，但在端子列中的各个端子中，导电粒子的捕捉数的控制虽处于实用上没有问题的范围内，但较为困难，例如即使全部的端子都满足没有问题的捕捉数，也会产生在端子列中捕捉数比较多的端子和比较少的端子混在一起的情况。此外，由一个端子捕捉的导电粒子数的偏差不限于作为双峰峰值出现。
另外，由于连接时的热压接，在端子上，导电粒子的间隔与在端子的长边方向上相比，在短边方向上较大地扩大，端子上的导电粒子被推出到端子间，包含被推出的导电粒子而存在于端子间的导电粒子由于热压接时的树脂流动而移动。因此，在端子列的右侧和左侧，导电粒子相对于端子的分布不同，产生如下问题：如果在端子间形成导电粒子的密集部分，那么容易在该部分发生短路。
由于热压接时的树脂流动而端子间的导电粒子引起短路的现象在端子列为放射状的扇出型的情况、笔直的端子沿相同方向笔直地并列的情况(笔直的平行排列)下也会产生。相对于此，考虑在各向异性导电薄膜的绝缘性树脂层中使用光固化性树脂，减少导电粒子的因树脂流动引起的移动。然而，如果通过固化性树脂的使用来抑制导电粒子的树脂流动，那么在热压接时对导电粒子的加压容易变得不充分，担忧在端子和导电粒子中产生连接不良。于是，也考虑像日本特许6187665号公报所记载的那样，通过使绝缘性树脂层含有填料等而使绝缘性树脂层的熔融粘度上升，在热压接时充分地加压并抑制树脂流动。然而，对于笔直的平行排列型的端子列，以及对于扇出型的端子列，都要求更难以发生短路。这是因为，仅仅通过保持导电粒子的绝缘性树脂的固化性、粘度，难以完全防止导电粒子的短路。特别是在生产线等中连续地制造多个连接构造体的情况下，在不规则的树脂流动、对齐偏移产生时，担忧无法完全防止短路的发生。进而，如果端子布局、电子部件的材质多样化，那么在任意的端子布局、电子部件的材质中，更加难以兼顾导通的确保和短路的防止。
如果为了使各端子中的导电粒子的捕捉数稳定，并且抑制因树脂流动引起的短路，像专利文献3所记载的那样不使导电粒子的第一粒子列为直线状，而是使粒子列具有粒径以上的宽度，那么不能严密地控制粒子配置，因而难以使各端子处的导电粒子的捕捉数落在既定的范围内，在该情况下，如果在连续地制造连接构造体的生产线等中，不规则的树脂流动、对齐偏移产生，那么也难以使导电粒子的捕捉数落在既定的范围内。连续地制造的连接构造体的数量越多，该难度越高。另外，即使在使粒子配置像专利文献4、5所记载的那样反复配置导电粒子的单元，在扇出侧的端子列的右侧和左侧使导电粒子的分布同等也是困难的，特别地，端子长度变短则该倾向变强，难以减轻各端子处的导电粒子的捕捉数的偏差。
对于上述的问题，本发明的课题是，在所连接的端子列的各端子的轴沿相同方向并列、端子列笔直的情况下，以及在放射状的扇出型的情况下，与电子部件的材质无关，在各端子中都能够夹持足够的导电粒子以确保良好的导通状态，由此能够通过压痕等确认的连接后的端子处的导电粒子的捕捉状态变得一样，另外在将细间距化的端子连接的情况下，也能够防止短路的发生。
用于解决问题的方案
本发明人想到，在各向异性导电薄膜的导电粒子的配置中，将由a方向的排列轴和与该a方向以角度α斜交的b方向的排列轴形成的第一斜方晶格区域、以及由a方向的排列轴和使前述b方向相对于a方向反转的c方向的排列轴(换言之，与a方向以角度-α斜交的c方向的排列轴)形成的第二斜方晶格区域反复配置，从而作为各向异性导电薄膜整体，如果使与a方向交叉的轴方向起伏，那么不管是在所连接的各端子在相同方向上并列的情况下，还是在扇出型的情况下，各端子处的导电粒子的捕捉数、分布状况都均一化，另外，通过使端子间的导电粒子的连接易于切断，能够抑制短路，从而完成了本发明。
即，本发明提供了各向异性导电薄膜，其为导电粒子配置于绝缘性树脂层的各向异性导电薄膜，其中，导电粒子以既定间距沿a方向配置的导电粒子排列轴a1在与a方向以角度α斜交的b方向上排列有多个的第一斜方晶格区域、以及导电粒子以既定间距沿a方向配置的导电粒子排列轴a2在使前述b方向相对于a方向反转的c方向上排列有多个的第二斜方晶格区域反复配置。
此外，在本发明中，各向异性导电薄膜是指能形成各向异性导电连接的薄膜。另外，各向异性导电连接状态是指具备多个端子的电子部件彼此的相向的端子彼此电连接，但相邻的端子彼此未电连接的状态。
发明效果
根据本发明，因为由a方向的排列轴和与该a方向以角度α斜交的b方向的排列轴形成的第一斜方晶格区域、以及由a方向的排列轴和使b方向相对于a方向反转的c方向的排列轴(换言之，相对于a方向以角度-α斜交的c方向的排列轴)形成的第二斜方晶格区域反复配置，所以作为各向异性导电薄膜整体，与a方向交叉的轴方向锯齿状地起伏。因此，即使在将扇出型的端子列连接的情况下，也可抑制连接后在特定的端子处导电粒子接近而多个相连、压痕的外观变淡，导电粒子的端子间的夹持状态变得难以分辨、或在端子间导电粒子多个相连而发生短路。
另外，在生产线上连续地进行热压接的情况下等，即使热压接从既定的温度条件意外地偏离等而不规则地产生树脂流动的情况下，也能够防止其影响过度地显现，因而能够抑制短路。
如此，在连接后的端子列中，压痕的外观变得均一，另外，抑制端子间的短路这一效果不限于扇出型的端子列，在多个端子沿一个方向笔直地排列的情况下也能够获得。
附图说明
图1A是说明实施例的各向异性导电薄膜10A中的导电粒子的配置的俯视图。
图1B是说明实施例的各向异性导电薄膜中的导电粒子的配置的俯视图。
图1C是说明实施例的各向异性导电薄膜中的导电粒子的配置的俯视图。
图1D是说明实施例的各向异性导电薄膜中的导电粒子的配置的俯视图。
图1E是说明实施例的各向异性导电薄膜中的导电粒子的配置的俯视图。
图1F是说明实施例的各向异性导电薄膜中的导电粒子的配置的俯视图。
图1G是说明实施例的各向异性导电薄膜中的导电粒子的配置的俯视图。
图1H是说明实施例的各向异性导电薄膜中的导电粒子的配置的俯视图。
图1I是说明实施例的各向异性导电薄膜中的导电粒子的配置的俯视图。
图1J是说明实施例的各向异性导电薄膜中的导电粒子的配置的俯视图。
图1K是说明实施例的各向异性导电薄膜中的导电粒子的配置的俯视图。
图2是实施例的各向异性导电薄膜10A的截面图。
图3是实施例的各向异性导电薄膜10B的截面图。
图4A是将实施例的各向异性导电薄膜10A重叠于扇出型的端子列的俯视图。
图4B是将实施例的各向异性导电薄膜10A重叠于各端子的端子轴为相同方向的端子列的俯视图。
图5A是将导电粒子配置成六方晶格(倾斜角γ)的各向异性导电薄膜重叠于扇出型的端子列的状态的俯视图。
图5B是将导电粒子配置成六方晶格(倾斜角γ＝0°)的各向异性导电薄膜重叠于扇出型的端子列的状态的俯视图。
图5C是将导电粒子配置成六方晶格(倾斜角γ＝0°)的各向异性导电薄膜重叠于各端子的端子轴为相同方向的端子列的状态的俯视图。
图6A是导电粒子配置成六方晶格的各向异性导电薄膜的粒子配置的说明图。
图6B是在利用导电粒子配置成六方晶格的各向异性导电薄膜将端子列连接之后的状态的说明图。
图7A是按照与实验例1大致相同的粒子配置将扇出型的端子排列连接的情况下的导电粒子的捕捉状态的模拟结果。
图7B是按照与实验例3大致相同的粒子配置将扇出型的端子排列连接的情况下的导电粒子的捕捉状态的模拟结果。
图7C是按照与实验例4大致相同的粒子配置将扇出型的端子排列连接的情况下的导电粒子的捕捉状态的模拟结果。
图7D是按照与实验例5大致相同的粒子配置将扇出型的端子排列连接的情况下的导电粒子的捕捉状态的模拟结果。
图8A是实验例6的连接试验1中的每端子的导电粒子的捕捉数、与为该捕捉数的端子的出现比例(频率)的关系图。
图8B是实验例7的连接试验1中的每端子的导电粒子的捕捉数、与为该捕捉数的端子的出现比例(频率)的关系图。
图8C是实验例8的连接试验1中的每端子的导电粒子的捕捉数、与为该捕捉数的端子的出现比例(频率)的关系图。
图8D是实验例9的连接试验1中的每端子的导电粒子的捕捉数、与为该捕捉数的端子的出现比例(频率)的关系图。
图9A是实验例6的连接试验2中的每端子的导电粒子的捕捉数、与为该捕捉数的端子的出现比例(频率)的关系图。
图9B是实验例7的连接试验2中的每端子的导电粒子的捕捉数、与为该捕捉数的端子的出现比例(频率)的关系图。
图9C是实验例8的连接试验2中的每端子的导电粒子的捕捉数、与为该捕捉数的端子的出现比例(频率)的关系图。
图9D是实验例9的连接试验2中的每端子的导电粒子的捕捉数、与为该捕捉数的端子的出现比例(频率)的关系图。
图10A是实验例6的连接试验2中的压痕照片。
图10B是实验例8的连接试验2中的压痕照片。
图10C是实验例9的连接试验2中的压痕照片。
具体实施方式
以下，对于本发明的各向异性导电薄膜的一例，参照附图详细地说明。此外，在各图中，相同符号表示相同或等同的结构要素。
<各向异性导电薄膜的整体结构>
图1A是将实施例的各向异性导电薄膜10A的导电粒子的配置示出的俯视图，图2是其X-X截面图。该各向异性导电薄膜10A具有以下的层结构：导电粒子1在绝缘性树脂层2的表面或其附近以单层配置，且在其上层叠有低粘度树脂层3。此外，在本发明中，低粘度树脂层3根据必要而设置，还可以像图3所示的各向异性导电薄膜10B的截面图那样，为将低粘度树脂层3省略的层结构。该各向异性导电薄膜10B的导电粒子1的平面配置能够与具有低粘度树脂层3的各向异性导电薄膜10A同样。
本实施例的各向异性导电薄膜10A、10B中的导电粒子1的平面配置如后所述，第一斜方晶格区域11和第二斜方晶格区域12交替地反复配置。在此，第一斜方晶格区域11是排列轴为a方向和b方向的斜方晶格(a方向和b方向所成的角度：α)，第二斜方晶格区域12是为排列轴为a方向和c方向的斜方晶格(a方向和c方向所成的角度：-α)。
<导电粒子>
・粒子材料
作为导电粒子1，可列举镍、钴、银、铜、金、钯等金属粒子、焊锡等合金粒子、金属包覆树脂粒子等。还能够并用两种以上。其中，金属包覆树脂粒子在连接后由于树脂粒子排斥而容易维持与端子的接触，从导通性能稳定的观点看是优选的。另外，还可以在导电粒子的表面实施不对导通特性造成障碍的绝缘处理，例如可以通过公知的技术附着有绝缘性微粒子，也可以通过绝缘性树脂进行绝缘涂布。
・粒径
导电粒子1的粒径根据用途适当选择。通常，为了抑制导通电阻的上升，并且抑制短路的发生，优选为1μm以上30μm以下，如果是细间距用途，那么优选为2μm以上且小于10μm。分散于绝缘性树脂层之前的导电粒子的粒径能够通过一般的粒度分布测定装置来测定，另外平均粒径也能够利用粒度分布测定装置求出。作为测定装置，作为一例而能够列举图像型的FPIA-3000(马尔文公司)。在该情况下，期望使测定导电粒径的样本数为1000以上，优选为2000以上。各向异性导电薄膜中的导电粒子的粒径能够从SEM等电子显微镜的观察来求出。在该情况下，期望使测定导电粒径的样本数为200以上，优选为1000以上。
另外，关于粒径的偏差，粒径的CV值优选为20%以下。粒径的偏差小，从而能够使热压接时的加热加压条件的裕度较大。
此外，在作为导电粒子而使用对其表面实施了上述绝缘处理的粒子的情况下，本发明中的导电粒子的粒径意味着不包含绝缘处理的部分的粒径。
•平面配置
导电粒子的平面配置如图1A所示，第一斜方晶格区域11和第二斜方晶格区域12沿与a方向垂直的y方向交替地反复配置。在本实施例中，第一斜方晶格区域11是导电粒子1以一定间距pa沿a方向配置的排列轴a1在与a方向以角度α斜交的b方向上排列有多个的区域。另外，第二斜方晶格区域12是导电粒子1以前述间距pa沿a方向配置的导电粒子的排列轴a2在c方向上排列有多个的区域，该c方向是以与a方向的排列轴平行的直线为对象轴而使b方向反转的方向。或者，c方向是与a方向以角度-α斜交的方向。该粒子配置还能够看成是，以由第一斜方晶格区域11的b方向的排列和第二斜方晶格区域12的c方向的排列组成的、在图1A中用两点划线围住的屈曲的排列d为单位。
此外，第二斜方晶格区域12的排列轴a2上的粒子间距虽然也可以与第一斜方晶格区域11的排列轴a1上的粒子间距pa不同，但为了方便粒子配置的设计，优选地使排列轴a2和排列轴a1的间距pa相等。
如果像本实施例这样，关于导电粒子1的配置，以a方向和与该a方向斜交的b方向为排列轴的第一斜方晶格区域、以及以a方向和使前述b方向反转的c方向为排列轴的第二斜方晶格区域交替地反复，那么不管是在用各向异性导电薄膜将如图4A所示的扇出型的端子列(即，端子20的长边方向相对于端子20的排列方向x的角度(扇出角β)依次不同的端子列)连接的情况下，还是在如图4B所示地将各端子的轴为相同方向的直线状的端子列连接的情况下，相对于各端子，导电粒子的配置都均等，连接后各端子处的导电粒子的捕捉数稳定。相对于此，如果各向异性导电薄膜中的导电粒子的配置仅是第一斜方晶格区域，或者仅是第二斜方晶格区域，那么被端子捕捉的导电粒子的数量、端子处的导电粒子的分布状态的偏差大，在扇出型的端子列中的某个端子中，在各向异性导电薄膜中配置成晶格状的导电粒子的排列轴的方向与端子的长边方向重叠，在端子的边缘部排列的导电粒子的捕捉性急剧地降低，或在某个端子处多个导电粒子接近地排列的粒子群被捕捉，从而端子中的各个导电粒子的压痕变浅，或在端子间形成导电粒子的密集区域。在本发明的各向异性导电薄膜中，此种问题难以产生。
另外，在本发明的各向异性导电薄膜中，如图4A、图4B所示，因为在纸面左侧的端子和纸面右侧的端子中导电粒子的捕捉状态、压痕的外观相等，所以使a方向与端子的排列方向x为相同方向是优选的，从各向异性导电薄膜的方便使用的观点看，使a方向为各向异性导电薄膜的长边方向是优选的。或者，优选地使端子的排列方向x为各向异性导电薄膜的长边方向。另外优选地，相对于端子的长边方向，第一斜方晶格区域11和第二斜方晶格区域12的反复数足够，例如相对于作为连接对象的端子的端子长度，该反复数优选为1以上，更优选为3以上。换言之，第一斜方晶格区域11和第二斜方晶格区域12的y方向的反复间距优选为作为连接对象的端子的端子长度以下，或者为端子长度的1/3以下。或者，决定通过第一斜方晶格区域11的b方向的排列轴、以及第二斜方晶格区域12的c方向的排列轴形成的排列轴的屈曲数量，以使各端子处的导电粒子的捕捉数优选为3个以上，更优选为11个以上。
在第一斜方晶格区域11中，关于a方向与b方向所成的角度α，在连接的端子列为扇出型的情况下，使角度α的绝对值比扇出角β的绝对值的最小值小。由此，在构成端子列的任意端子中，在第一斜方晶格区域11中端子的长边方向与b方向都不一致，所以能够防止在端子的长边方向的边缘部存在的导电粒子的捕捉性急剧地降低、或在端子上许多导电粒子连续地相连而被捕捉，压痕减轻。另一方面，在连接的端子列不是扇出排列的情况下，如果使角度α的绝对值为端子的排列方向与端子的长边方向所成的角度β的绝对值以下，那么在端子的排列方向与端子的长边方向正交的端子列(即，角度β＝90°)中，导电粒子的捕捉数稳定，因而是优选的。另外，在像外围配置那样角度β为0°和90°混在一起的情况下，导电粒子的捕捉数稳定，所以也是优选的。
另外，在第二斜方晶格区域12中，c方向为使b方向相对于a方向反转的方向，a方向与c方向所成的角度为-α。通过如上所述地设定角度α，在第二斜方晶格区域12中，因为端子长度与c方向不一致，所以也能够获得与上述同样的效果。
此外，如果角度α为90°，那么第一斜方晶格区域11以及第二斜方晶格区域12中的粒子配置为正方晶格或长方晶格，因而角度α还可以表示为正方晶格或长方晶格的a方向的应变量s(图1A)。如果应变量s比平均粒径大，那么在各向异性导电连接时，难以在同一斜方晶格区域内的导电粒子中发生y方向的连结。另一方面，如果应变量s为平均粒径以下，优选地小于平均粒径，那么即使端子宽度窄，导电粒子也容易被各向异性导电连接后的端子捕捉，因而是优选的。
另外，c方向与a方向所成的角度也可以不是严格地使角度α的符号反转的角度。即，b方向与a方向所成的角度的绝对值、以及c方向与a方向所成的角度的绝对值可以不严格地相同，可以对每个斜方晶格区域不同。在该情况下，优选地，全部的斜方晶格区域中的这些角度之和为0°。
另外，在将在任意的排列轴a11中邻接的导电粒子的中心位置设为P1、P2，将为与该排列轴a11邻接的排列轴a1(a12)上的导电粒子且a方向的位置处于P1、P2之间的导电粒子的中心位置设为P3的情况下，如果∠P3P1P2≠∠P3P2P1，那么如图1A所示，第一斜方晶格区域11的粒子配置和第二斜方晶格区域12的粒子配置为在线对称中不同的配置，即便使这些区域平行移动也不会重合。即，这些斜方晶格区域11、12之中的一个区域中的、与a方向斜交的任意排列轴的延长线不会成为另一区域中的排列轴。
相对于此，如图1B所示，如果∠P3P1P2＝∠P3P2P1，那么第一斜方晶格区域11的粒子配置和第二斜方晶格区域12的粒子配置自身等同。在此，在设第一斜方晶格区域11与第二斜方晶格区域12的距离为L3，在第一斜方晶格区域11中邻接的排列轴a1彼此的距离为L1，在第二斜方晶格区域12中邻接的排列轴a2彼此的距离为L2，邻接的第一斜方晶格区域11的排列轴a1和第二斜方晶格区域12的排列轴a2上的导电粒子位置的a方向的偏移量为Ld，排列轴a1、a2的间距为pa时，如果L3＝L1、L2，且Ld＝(1/2)×pa，那么与第一斜方晶格区域11中的b方向的排列轴为相同方向的排列轴在第二斜方晶格区域12中也存在，并且该第二斜方晶格区域的排列轴的延长线成为第一斜方晶格区域的b方向的排列轴。对于如此与a方向斜交的排列轴，如果两个斜方晶格区域11、12中的一个斜方晶格区域的排列轴也原样地成为另一斜方晶格区域的排列轴，那么在各向异性导电薄膜整体中，与a方向交叉的排列轴不会变为锯齿形，此种粒子配置无法获得本发明的效果。因而，此种粒子配置被从本发明中除去。
另一方面，如果∠P3P1P2≠∠P3P2P1，那么即使L3＝L1、L2，且Ld＝(1/2)×pa，也能够获得本发明的效果。例如，能够使导电粒子的平均粒径为3.2μm，使第一斜方晶格区域11和第二斜方晶格区域12中的a方向排列轴的数量分别为2，使L1＝L2＝L3＝9.5μm、pa＝9μm、Ld＝(1/2)×pa＝4.5μm、应变量s＝2.25μm、α＝76°、个数密度为12000个/mm2(图1I)。
另外，还能够使用同样的平均粒径的导电粒子，使第一斜方晶格区域11和第二斜方晶格区域12中的a方向排列轴的数量分别为2，使L1＝L2＝10.4μm、L3＝8.8μm、pa＝8.8μm、Ld＝(1/2)×pa＝4.4μm、应变量s＝2.2μm、α＝78°、个数密度为12000个/mm2(图1J)。
还能够使用同样的平均粒径的导电粒子m，使第一斜方晶格区域11和第二斜方晶格区域12中的a方向排列轴的数量分别为2，使L1＝L2＝L3＝7.5μm、pa＝8.4μm、Ld＝(1/2)×pa＝4.2μm、应变量s＝2.1μm、α＝75°、个数密度为16000个/mm2(图1K)。如此，间距pa还可以比L1、L2、L3更大。
此外，在图1I、图1J、图1K所示的方式中，使间距Pa的1/2为偏移量Ld，使偏移量Ld的1/2为应变量s。如果使间距Pa、偏移量Ld、应变量s具有该关系，那么在粒子配置的方便设计上是优选的。另外，在各向异性导电薄膜制造之后，容易进行导电粒子的配置状态的确认。例如，如果在对各向异性导电薄膜进行摄影的图像中，画出将导电粒子的中心点、外切线连接的辅助线，那么能够容易地确认偏移量Ld、应变量s。
另外，即使如图1B所示，∠P3P1P2＝∠P3P2P1，如果L3≠L1、L2，或者Ld≠(1/2)×pa，那么也能够将第一斜方晶格区域11和第二斜方晶格区域12识别为分开的区域，在各向异性导电薄膜整体中，与a方向交叉的排列轴变为锯齿形，能够获得本发明的效果。
在本发明中，对于偏移量Ld，为了将各向异性导电薄膜中的y方向的粒子间距离适度地扩大，在各端子中确保适当的捕捉粒子数，并防止在连接时端子间的粒子连结而发生短路，优选为非零。即，如果使偏移量Ld为零，那么在y方向上相邻的第一斜方晶格区域的导电粒子和第二斜方晶格区域的导电粒子在y方向上重叠，因而如果距离L3短，那么由于连接时的端子间的树脂流动，导电粒子彼此的连结容易产生。因而，偏移量Ld的绝对值优选为比零大，更优选为平均粒径的0.5倍以上大，进一步优选为平均粒径的1倍以上大，特别优选为比平均粒径的一倍更大。另一方面。偏移量Ld的上限优选为排列轴a1、a2的间距pa的0.5倍以下，更优选为小于0.5倍，更进一步优选为0.3倍以下。
图1C所示的粒子配置是在图1A示出的粒子配置中，使偏移量Ld为0的配置。在相对于连接时的端子间的导电粒子的移动量，距离L3长的情况下，也可以使偏移量Ld为0。
图1D所示的粒子配置是在图1A示出的粒子配置中，通过偏移量Ld的调整，使第一斜方晶格区域11的b方向的排列轴与第二斜方晶格区域12的c方向的排列轴在导电粒子1上交叉的配置。由此，b方向和c方向的反转的对称轴为a1轴或a2轴上，通过在y方向上反转形状无间隙地反复，导电粒子的配置的设计、配置后的检查工序能变得简便，因而是优选的。
图1E示出的粒子配置是在图1A示出的粒子配置中，使第一斜方晶格区域11和第二斜方晶格区域12的距离L3与在第一斜方晶格区域11中邻接的排列轴a1彼此的距离L1、或者在第二斜方晶格区域12中邻接的排列轴a2彼此的距离L2不同的配置。关于这些距离L1、L2、L3，在本发明中，为了方便粒子配置的设计，从相同端子列内的端子彼此间的导电粒子的捕捉状态的比较容易度等观点看，优选为L1＝L2，或者L1＝L2＝L3。另一方面，在扇出排列中，在例如调整了角度α、间距pa、第一斜方晶格区域11和第二斜方晶格区域12的反复间距等，以使左右最外侧的端子彼此获得同等的捕捉状态的情况下，为了在检查中容易比较连接后的捕捉状态等，还可以使L3≠L1、L2。在该情况下，还可以使L1≠L2。
另外，距离L1、L2优选地根据端子布局来决定，其自身的上限、下限都没有特别限制。作为一例，如果过小，那么虽然导电粒子容易被捕捉，但短路容易发生，因而优选为导电粒子的平均粒径D的1.4倍以上。
第一斜方晶格区域11的排列轴a1以及第二斜方晶格区域12的排列轴a2上的导电粒子的间距pa优选地根据端子布局来决定，上限、下限都没有特别限制。作为一例，如果过小，那么短路容易发生，因而优选为导电粒子的平均粒径D的1.5倍以上，特别优选为平均粒径D的2倍加上0.5μm的距离以上。由此，即使由于各向异性导电连接时的热压接的树脂流动，被相向的端子夹持的导电粒子移动到端子间空间，也能够防止端子间空间中的导电粒子1的连结，谋求进一步的短路防止。
另一方面，如果加大间距pa，那么能够削减在各向异性导电薄膜中必要的导电粒子的个数。另外，即使端子宽度窄，如果端子长度足够长，那么每个端子所捕捉的导电粒子的数量也满足既定数量。因此，在a方向与端子的排列方向为相同方向的情况下，间距pa优选为经由各向异性导电薄膜连接的电子部件的端子彼此的连接后的有效连接区域的最小宽度的1/2至2/3。
另外，使距离L1、L2、L3与间距pa相等，即，使第一斜方晶格区域11以及第二斜方晶格区域12各自的粒子配置为使正方晶格沿a方向歪斜的斜方晶格，进而使第一斜方晶格区域11与第二斜方晶格区域12的距离L3也与晶格间距相等，这在捕捉状态在所有面变得均等的点是优选的。
图1F示出的粒子配置是在图1A示出的粒子配置中，使第一斜方晶格区域11中的排列轴a1的排列数n1和第二斜方晶格区域12中的排列轴a2的排列数n2为2的配置，前述的图1I、图1J、图1K是使其进一步具体化的方式。在本发明中，对于第一斜方晶格区域11中的排列轴a1的排列数n1、第二斜方晶格区域12中的排列轴a2的排列数n2，优选地使双方相等，但也可以不同。另外，这些排列数n1、n2能够与端子布局对应地决定，因而不特别限定。在细间距下，为了兼顾导电粒子的捕捉和短路的抑制，使排列数n1、n2优选为4以下，更优选为3以下，进一步优选为2。这是因为，如果使第一斜方晶格区域中的排列轴a1的排列数n1和第二斜方晶格区域中的排列轴a2的排列数n2为2至4，那么与比其多的情况相比，排列轴的锯齿的间距变细，因而能够使将扇出型端子列连接的情况下的、右侧的端子和左侧的端子处的导电粒子的分布状态更加均等，即使导电粒子因各向异性导电连接时的树脂流动而移动，导电粒子彼此也难以接触。
图1G示出的粒子配置是在图1A示出的粒子配置中，不使第一斜方晶格区域11中的a方向的导电粒子的间距为单一的间距pa，而是不同的间距pa1和间距pa2交替地反复的配置，在第二斜方晶格区域12中，也使a方向的导电粒子的间距pa1和间距pa2交替地反复。如此，在本发明中，沿a方向配置的导电粒子的间距是规则的即可，不一定需要是一定的间距。
图1H示出的粒子配置是在图1A示出的粒子配置中，在第一斜方晶格区域11中设置b方向的排列轴沿a方向偏移的两个第一斜方晶格区域11a、11b，在第二斜方晶格区域12中也设置c方向的排列轴沿a方向偏移的两个第二斜方晶格区域12a、12b的配置。在该情况下，两个第一斜方晶格区域11a、11b的邻接的排列轴a1彼此的a方向的偏移量Ld1、以及两个第二斜方晶格区域12a、12b的邻接的排列轴a2彼此的a方向的偏移量Ld2可以相同，也可以不同。
如此，在本发明中，第一斜方晶格区域和第二斜方晶格区域沿y方向反复即可，不一定需要交替地反复。在该情况下，优选地，在y方向的单位长度中，第一斜方晶格区域的排列轴a1的y方向的反复数的总数与第二斜方晶格区域的排列轴a2的y方向的反复数的总数相等。
•个数密度
在图1A至图1K的任意粒子配置中，在本发明的各向异性导电薄膜中，都能够与所连接的电子部件的端子的形状、大小、排列间距等对应地决定导电粒子的个数密度。通常，导电粒子的个数密度根据所连接的电子部件的组合、用途而优选的条件变化，所以没有特别限制，但下限在实用上为30个/mm2以上即可，优选为150个/mm2以上。如果导电粒子数少，则可预估成本削减效果。另外，上限在实用上优选为70000个/mm2以下，更优选为42000个/mm2以下，特别是在细间距用途的情况下，优选地设为6000至35000个/mm2的范围。另外，在导电粒子的平均粒径为10μm以上的情况下，优选地设为50至2000个/mm2的范围。
此外，在本发明中，导电粒子的个数密度与使角度α为90°、使第一斜方晶格区域11以及第二斜方晶格区域12为正方晶格或长方晶格而非斜方晶格的情况下的个数密度相等，所以通过在相应的正方晶格或长方晶格中算出格子间距离，能够决定间距pa和距离L1、L2。
作为测定个数密度的情况下的测定区域，优选地将一边为100μm以上的矩形区域任意地设定多处(优选为5处以上，更优选为10处以上)，使测定区域的合计面积为2mm2以上。矩形区域的边的长度、合计面积与平均粒径对应地调整即可。各个测定区域的大小、数量根据个数密度的状态适当调整即可。例如，在一个矩形区域中有数十个以上的导电粒子即可。作为更具体的例子，在细间距用途且导电粒子的个数密度比较大的各向异性导电薄膜的情况下，对于面积100μm×100μm的区域的200处(2mm2)，能够利用基于金属显微镜等的观察图像测定个数密度，并通过对其进行平均而求出。个数密度还可以通过图像解析软件(例如，三谷商事株式会社制WinROOF、旭化成工程制A像君等)计量观察图像来求出。另一方面，在导电粒子的个数密度比较小的情况下，基于导电粒子规则地配置，还可以根据薄膜的长边方向的排列轴中的间距以及该排列轴的薄膜宽度方向的排列间距，算出个数密度。此外，矩形的边的长度、以及测定部位的数量不限于上述数量。
另外，关于导电粒子的个数密度，从降低导通电阻的观点看，优选地使以下列公式算出的导电粒子的面积占有率为0.3%以上。另一方面，从抑制连接时按压夹具所必要的推力的观点看，优选地使该面积占有率为35%以下，更优选为30%以下。
导电粒子的面积占有率(%)＝[俯视图中的导电粒子的个数密度]×[1个导电粒子的俯视面积的平均]×100。
•导电粒子的薄膜厚度方向的位置
优选地，导电粒子1的薄膜厚度方向的位置一致。例如，如图2所示，能够使导电粒子1的薄膜厚度方向的埋入量Lb一致。由此，端子处的导电粒子1的捕捉性容易稳定。另一方面，在本发明中，导电粒子1可以从绝缘性树脂层2露出，也可以完全埋入。
在此，埋入量Lb是指为导电粒子1被埋入的绝缘性树脂层2的表面(绝缘性树脂2的表背面之中，导电粒子1露出的一侧的表面，或者在导电粒子1完全埋入绝缘性树脂层2的情况下，与导电粒子1的距离近的表面)且邻接的导电粒子之间的中央部处的切向平面2p、与导电粒子1的最深部的距离。
此外，埋入量Lb能够通过用SEM图像观察各向异性导电薄膜的薄膜截面的一部分而求出。在该情况下，优选地，从各向异性导电薄膜中将面积30mm2以上的区域任意地抽出10处以上，计量优选地合计50个以上，更优选地200个以上的导电粒子的埋入量，并求其平均。
•埋入率
在将埋入量Lb相对于导电粒子1的平均粒径的比例作为埋入率(Lb/D)的情况下，埋入率优选为30%以上105%以下。通过使埋入率(Lb/D)为30%以上，能够通过绝缘性树脂层2将导电粒子1维持在既定位置，另外，通过使其为105%以下，能够使以在各向异性导电连接时使端子之间的导电粒子无用地流动的方式作用的绝缘性树脂层的树脂量减少。
<绝缘性树脂层>
在本发明中，绝缘性树脂层2与日本特许6187665号公报所记载的各向异性导电薄膜的绝缘性树脂层同样，能够利用由聚合性化合物与聚合引发剂形成的固化性树脂组合物来形成。在该情况下，作为聚合引发剂，可以使用热聚合引发剂，也可以使用光聚合引发剂，还可以将它们并用。例如，使用阳离子系聚合引发剂作为热聚合引发剂，使用环氧树脂作为热聚合性化合物，使用光自由基聚合引发剂作为光聚合引发剂，使用丙烯酸酯化合物作为光聚合性化合物。作为热聚合引发剂，还可以使用热阴离子聚合引发剂。作为热阴离子聚合引发剂，优选地使用将咪唑变性体作为核、将其表面用聚氨酯包覆而成的微胶囊型潜在性固化剂。
<绝缘性树脂层的最低熔融粘度>
绝缘性树脂层2的最低熔融粘度没有特别限定，但可以是1000Pa•s以上，能够与日本特许6187665号公报所记载的各向异性导电薄膜的绝缘性树脂层的最低熔融粘度同样，优选为1500Pa•s以上，更优选为2000Pa•s以上，进一步优选为3000至15000Pa•s，特别优选为3000至10000Pa•s。该最低熔融粘度作为一例，能够利用旋转式流变仪(TA instrument公司制)，以测定压力5g保持为一定，使用直径8mm的测定板来求出，更具体地，能够在温度范围30至200℃内，设为升温速度10℃/分、测定频率10Hz、对前述测定板的载荷波动5g，从而求出。此外，最低熔融粘度的调整能够通过作为熔融粘度调整剂所含有的微小固体物的种类或配比量、树脂组合物的调整条件的变更等来进行。
<低粘度树脂层>
低粘度树脂层3是30至200℃范围的最低熔融粘度比绝缘性树脂层2低的树脂层。在本发明中，低粘度树脂层3根据需要设置，但在将低粘度树脂层3层叠于绝缘性树脂层2，从而将隔着各向异性导电薄膜10A对峙的电子部件热压接的情况下，能够用低粘度树脂层3填充由电子部件的电极、焊点形成的空间，使电子部件彼此的粘接性提高。
另外，绝缘性树脂层2的最低熔融粘度与低粘度树脂层3的最低熔融粘度之差越大，经由各向异性导电薄膜10A连接的电子部件间的空间越被低粘度树脂层3填充，电子部件彼此的粘接性容易提高。另外，该差越大，保持导电粒子1的绝缘性树脂层2的热压接时的移动量相对于低粘度树脂层3越小，因而端子处的导电粒子1的捕捉性容易提高。
绝缘性树脂层2与低粘度树脂层3的最低熔融粘度比也取决于绝缘性树脂层2与低粘度树脂层3的层厚的比率，但优选为2以上，更优选为5以上，进一步优选为8以上。另一方面，若该比过大，那么在使长形的各向异性导电薄膜为卷装体的情况下，有树脂的溢出或堵塞产生的风险，因而在实用上优选为15以下。更具体地，低粘度树脂层3的优选的最低熔融粘度满足上述的绝缘性树脂层的最低熔融粘度比，且优选为3000Pa•s以下，更优选为2000Pa•s以下，进一步优选为100至2000Pa•s。
另外，低粘度树脂层3能够通过在与绝缘性树脂层2同样的树脂组合物中调整粘度而形成。
<绝缘性树脂层和低粘度树脂层的层厚>
为了在后述的各向异性导电薄膜的制造工序中，向绝缘性树脂层2稳定地压入导电粒子1，绝缘性树脂层2的层厚相对于导电粒子1的平均粒径D优选为0.3倍以上，更优选为0.6倍以上，进一步优选为0.8倍以上，特别优选为1倍以上。另外，对于绝缘性树脂层2的层厚的上限，能够与所连接的电子部件的端子形状、端子厚度、排列间距等对应地决定，但如果层厚过厚，那么在连接时导电粒子1容易无用地受到树脂流动的影响，因而优选为导电粒子1的平均粒径D的20倍以下，更优选为15倍以下。
低粘度树脂层3在本发明中根据需要设置，但在设置低粘度树脂层的情况下，作为其层厚的下限，优选为导电粒子1的平均粒径D的0.2倍以上，更优选为1倍以上。另外，对于低粘度树脂层3的层厚的上限，如果过厚，那么与绝缘性树脂层2层叠的难度增大，因而优选为导电粒子1的平均粒径D的50倍以下，更优选为15倍以下，进一步优选为8倍以下。
另外，绝缘性树脂层2和低粘度树脂层3的总厚度，从在电子部件的连接时抑制导电粒子1的无用流动这点、抑制使各向异性导电膜为卷装体的情况下的树脂的溢出或堵塞这点、以及加长各向异性导电薄膜的每单位重量的薄膜长度这点等来看，较薄是优选的。但是，如果过薄，那么各向异性导电薄膜的处理性变差。另外，难以将各向异性导电薄膜粘贴于电子部件，在连接电子部件时的临时压接中有无法获得必要的粘合力的风险，在正式压接中也有因树脂量不足而无法获得必要的粘接力的风险。因此，总厚度相对于导电粒子1的平均粒径D优选为0.6倍以上，更优选为0.8倍以上，进一步优选为1倍以上，特别优选为1.2倍以上。
对于绝缘性树脂层2与低粘度树脂层3的厚度的比率，能够根据在连接中使用的电子部件的组合、由此要求的性能等的关系而适当调整。它们的层厚能够用市售的数字厚度计等测定。数字厚度计的分辨率优选为0.1μm以下。
<各向异性导电薄膜的卷装体>
本发明的各向异性导电薄膜在其产品形态中能够为卷装体。虽然对卷装体的长度没有特别限制，但从出产物的处理性的观点看，优选为5000m以下，更优选为1000m以下，进一步优选为500m以下。另一方面，从卷装体的量产性的观点看，优选为5m以上。作为薄膜宽度，没有特别限制，但从安装体的小型化的观点看，要求较窄。另一方面，从统一地对多个部件进行各向异性导电连接，或者以某种程度大的尺寸统一地进行各向异性导电连接之后切削这一使用方法的观点看，要求面积大，因而对宽度宽的薄膜也有需求。
<各向异性导电薄膜的制造方法>
对本发明的各向异性导电膜的制造方法本身没有特别限定，例如制造用于将导电粒子配置成既定排列的转印模，在转印模的凹部填充导电粒子，在其上覆盖形成于剥离薄膜上的绝缘性树脂层并施加压力，将导电粒子压入绝缘性树脂层，从而使导电粒子转移附着于绝缘性树脂层，或者进一步在该导电粒子上，或者在与转移附着了导电粒子的面相反的面上层叠低粘度树脂层，从而制造各向异性导电薄膜。
另外，也可以在转印模的凹部填充导电粒子，然后在其上覆盖绝缘性树脂层，在转印模中不将导电粒子压入绝缘性树脂层，而是从转印模对绝缘性树脂层的表面转印导电粒子，在转印后将绝缘性树脂层上的导电粒子压入绝缘性树脂层内，由此制造各向异性导电薄膜。
另外，作为转印模，除了在凹部填充导电粒子的转印模之外，也可以使用对凸部的顶面赋予微粘接剂而使导电粒子附着于其顶面的转印模。这些转印模能够使用机械加工、光刻、印刷法等公知的技术来制造。
另外，作为将导电粒子配置成既定排列的方法，也可以代替使用转印模的方法，而使用使导电粒子通过以既定的配置设置的贯穿孔的方法、在薄膜上直接散布导电粒子的方法、将密集地配置有导电粒子的薄膜拉伸的方法等。
<使用各向异性导电薄膜的电子部件的连接方法>
作为使用本发明的各向异性导电薄膜来连接电子部件的方法，例如，将一个电子部件载置于台，在其上隔着各向异性导电薄膜载置另一个电子部件，用压接工具进行加热按压，由此将两个电子部件的端子彼此进行各向异性导电连接，制造连接构造体。在该情况下，使载置于台的电子部件为IC芯片、IC模块、FPC、玻璃基板、塑料基板、刚性基板、陶瓷基板等第二电子部件，使利用压接工具加热加压的电子部件为FPC、IC芯片、IC模块等第一电子部件。作为更详细的方法，在各种基板等第二电子部件临时粘贴并临时压接各向异性导电薄膜，使IC芯片等第一电子部件对准临时压接的各向异性导电薄膜，通过热压接进行各向异性导电连接，制造连接构造体。此外，还能够将各向异性导电薄膜临时粘贴于第一电子部件而非第二电子部件，来制造连接构造体。另外，连接方法并不限定于热压接，也可以进行利用光固化的压接、兼用热和光的压接等。
本发明的各向异性导电薄膜在使第一电子部件及第二电子部件中的至少一者为FPC或塑料基板等容易热膨胀的材质的情况下，意义较高。在端子列为扇出型的情况下，特别地发挥效果。另外，即使是端子的长边方向相对于端子的排列方向并不倾斜的端子列的连接、如外围配置的端子那样端子的排列方向在部件的各边处不同的情况下的连接，进而不管端子形状为矩形还是圆形，相对于各端子，导电粒子都一样地配置，因而能够将它们可靠地连接，并且抑制短路的发生，压痕检查也变容易。因此，本发明的各向异性导电薄膜不管所连接的端子列的形状、配置如何，都能够通用地使用。由此，能够将根据所连接的对象而准备并使用导电粒子的配置、个数密度不同的各向异性导电薄膜的工时削减，因而该工时削减导致的经济优点也高。于是，本发明包含使用本发明的各向异性导电薄膜对第一电子部件的端子和第二电子部件的端子进行各向异性导电连接的连接构造体的制造方法、第一电子部件和第二电子部件经由本发明的各向异性导电膜而被各向异性导电连接的连接构造体。
本发明的各向异性导电薄膜的粒子配置也可以适用于代替导电粒子而使用各种填料的情形。作为该情况下的填料，例如能够使用日本特开2019-033060号公报、日本特开2018-090768号公报等中记载的填料。因此，能够在将它们所记载的填料按本发明的粒子配置进行了配置的含填料薄膜(即填料配置薄膜)、使用该含填料薄膜将第一物品和第二物品连接的方法、第一物品和第二物品的连接构造体的制造方法、由此得到的连接构造体等中，应用本发明。另外，也能够应用于仅在第一物品上粘贴了含填料薄膜的连接体及其制造方法等。
[实施例]
以下，通过实施例具体地说明本发明。
实施例1至5
在表1的规格的扇出型端子列A或B中，通过模拟来计量、评估表2所示的、将实验例1至5的粒子配置的各向异性导电薄膜连接的情况下的以下(a)至(d)的评估项目。其中，实验例1至3是本发明的实施例。在表2示出评估结果。与(d)的评估结果相关联，将在实验例1、3、4、5导电粒子的配置中使个数密度为16000个/mm2的情况下的端子列B中的导电粒子的捕捉状态的模拟结果(端子上和端子间的粒子间距离的放大比率也与表1同样)在图7A至图7D中示出。
此外，在该模拟中，使为端子排列方向的x方向和各向异性导电薄膜的a方向为同一方向。另外，端子上的关于x方向或y方向的压接后的粒子间距离与压接前的粒子间距离的比率、以及端子间的关于x方向或y方向的压接后的粒子间距离与压接前的粒子间距离的比率，是通过事先在同样的端子列中对各向异性导电薄膜的对应的比率进行多次实测而得到的平均值。
(a)各个端子处的导电粒子的最低捕捉数(端子列A中的模拟)
好：5个以上
不好：4个以下
此外，该评估基准是模拟中的评估，因而采用更严格的评估基准。
(b)在端子间沿端子的长边方向连结的导电粒子数(端子列B中的模拟)
好：3个以下
不好：4个以上。
(c)在端子上以直线状排列的导电粒子数(端子列B中的模拟)
好：3个以下
不好：4个以上。
(d)端子排列的右侧和左侧的导电粒子的捕捉性的左右均一性(端子列B中的模拟)
均一：在端子排列中，由处于左右对称的距离的端子捕捉的导电粒子的分布图案彼此看起来相同的情况
不均一：在端子排列中，由处于左右对称的距离的端子捕捉的导电粒子的分布图案彼此看起来不相同的情况。
[表1]
Figure 342510DEST_PATH_IMAGE002
。
[表2]
Figure DEST_PATH_IMAGE003
。
由表2可知，实验例1至3的任一评估项目均良好，在各端子中充分地确保粒子捕捉数，且在布线之间沿y方向连结的粒子数、在配线上并列的粒子数减少，扇出排列中的左右均一性良好。
相对于此，在实验例4中可知，在端子上并排的粒子数、在端子之间沿y方向连结的粒子数多，因而容易发生短路，左右的均一性也差。另外，在实验例5中可知，虽然左右的均一性良好，但端子处的粒子捕捉数不足。从图7A至图7D示出的模拟结果也可知，根据与本发明的实施例相当的实验例的粒子配置，端子列中的粒子捕捉的均一性良好。
实施例6至9
(各向异性导电薄膜的制作)
以表3所示的配比来调制绝缘性树脂层形成用树脂组合物以及低粘度树脂层形成用树脂组合物，使用该树脂组合物，与日本特许第6187665号的实施例3同样地，制作了实验例6至9的各向异性导电薄膜。在该情况下，使绝缘性树脂层的层厚为4μm，使低粘度树脂层的层厚为14μm。作为导电粒子，使用金属包覆树脂粒子(积水化学工业(株)，AUL703，平均粒径3μm)。
导电粒子的平面配置如下。
实验例6：图1K所示的配置(L1＝L2＝L3：7.5μm，间距pa：8.4μm，应变量s：2.1μm，角度α：75°，粒子个数密度：16000个/mm2)。
实验例7：图1A所示的配置(L1＝L2＝L3：7.4μm，间距pa：8.6μm，应变量s：1.8μm，角度α：76°，粒子个数密度：16000个/mm2)。
实验例8：为六方晶格，如图5B所示，排列轴相对于x方向的倾斜角为0°(x方向的粒子间距(粒子中心间距离)：8.5μm，粒子个数密度：16000个/mm2)。
实验例9：为六方晶格，如图5A所示的排列轴相对于x方向的倾斜角γ为15°(粒子个数密度：16000个/mm2)。
因而，实验例6、7为本发明的实施例。
[表3]
Figure 135017DEST_PATH_IMAGE004
。
(连接试验1)
使用在实验例6至9中制造的各向异性导电薄膜，将具有各端子的轴笔直且在相同方向上笔直地排列的端子列的以下导通评估用IC和玻璃基板用以下的热压接方法连接，对各端子处的导电粒子的捕捉数进行计数。
导通评估用IC
外形：0.7×20mm、厚度t＝0.2mm
端子宽度：14μm
端子长度：100μm
端子高度：12μm
端子间空间：14μm。
玻璃基板
无碱玻璃基板
电极：ITO布线
厚度：0.7mm。
热压接方法
将实验例6至9的各向异性导电薄膜夹在导通评估用IC与玻璃基板之间，用热压接工具(工具宽度1.0mm)加热加压(180℃、60MPa、5秒)，得到评估用的连接构造体。在该情况下，在实验例6、7中，使粒子配置的a方向为端子的排列方向x。
用金属显微镜从玻璃侧观察通过热压接得到的实验例6至9的连接构造体，从而计量被各个端子捕捉的导电粒子数，求出每一个端子的捕捉数(以下，也简称为捕捉数)和为该捕捉数的端子的出现数，进而求出其出现比例(以下，也称为频率)。计量的端子数分别为1800个。将结果在图8A至图8D中示出。
由图8A至图8D可知，在实验例8的各向异性导电薄膜中，成为在捕捉数10个和15个处具有峰的双峰分布图案，在实验例9的各向异性导电薄膜中是单峰，但捕捉数集中在12个和13个，整体的捕捉数较少。
相对于此，如果使用实验例6的各向异性导电薄膜，那么频率最高的端子为捕捉数13个，频率36%，其次为捕捉数12个，频率28%，其次为捕捉数14个，频率25%。这些频率的合计为89%。该分布图案具有单峰。
另外，在实验例7的各向异性导电薄膜中，频率最高的端子为捕捉数13个，频率为37%，其次为捕捉数14个，频率26%，其次为捕捉数12个，频率17%，其次为捕捉数15个，频率14%，这些频率的合计为94%。该分布图案也是单峰。
另外，最小捕捉数在实验例8中为10个，在实验例9中为11个，相对于此，在实验例6中为12个，在实验例7中为11个。
另外，在计量捕捉数时，实验例6、7与实验例8、9相比，计量不太花费时间，计量比较容易。
由此可知，在使用本发明的各向异性导电薄膜进行了各向异性导电连接的情况下，在得到的连接构造体中，在各个端子处，捕捉数极其稳定。
另外，实验例6至9的连接构造体的初始导通电阻均小于2Ω，能够确认在实用上没有问题。
(连接试验2)
使用在实验例6至9中制造的各向异性导电薄膜，将以下规格的扇出型端子排列的导通评估用FPC和玻璃基板用与连接试验1同样的热压接方法连接，用与连接试验1同样的方法求出各端子处的导电粒子的捕捉数和为该捕捉数的端子的出现比例(频率)。将结果在图9A至图9D中示出。另外，对于实验例6、8、9，将热压接后的压痕照片在图10A至图10C中示出。
导通评估用FPC
聚酰亚胺薄膜(S'perFlex，住友金属矿山株式会社)，薄膜厚度：38μm，端子高度：8μm
测定长度(用于端子测定的长度)：400μm
端子宽度：8μm
端子间距：20μm
扇出角度：-9°至9°。
玻璃基板
电极：ITO布线
厚度：0.7mm。
由图9A至图9D可知，在使用实验例6至实验例9的任一各向异性导电薄膜的情况下，捕捉数与频率的关系都为单峰，但与实验例8、9相比，使用实验例6、7的各向异性导电薄膜的方案中每一个端子的捕捉数多。
另外，由图10A至图10C可知，相对于导电粒子的配置为六方晶格的情况(实验例8、9)，根据本发明的实施例的粒子配置，扇出型端子排列中的左右的压痕的均一性极高，因而在端子排列整体中，导电粒子的捕捉性是均一的。
符号说明
1 导电粒子
2 绝缘性树脂层
3 低粘度树脂层
10A、10B 各向异性导电薄膜
11、11a、11b 第一斜方晶格区域
12、12a、12b 第二斜方晶格区域
20、20a、20b 端子
A 导电粒子的密集区域
a 排列轴的方向
a1 第一斜方晶格区域的排列轴
a2 第二斜方晶格区域的排列轴
B 在第一斜方晶格区域中与排列轴a斜交的排列轴的方向
C 在第二斜方晶格区域中与排列轴a斜交的排列轴的方向
D 导电粒子的平均粒径
Lb 埋入量
Ld 偏移量
s 应变量
x 端子的排列方向
y 与a方向垂直的方向
pa 排列轴a中的粒子间距
α a方向与b方向所成的角度
β 在扇出排列情况下为扇出角，在不是扇出排列的情况下为端子的排列方向与端子的长边方向所成的角度
γ 六方晶格的排列轴相对于x方向的倾斜角。

Claims (41)

1.一种各向异性导电薄膜，为导电粒子配置于绝缘性树脂层的各向异性导电薄膜，其中，以既定间距沿a方向配置有导电粒子的导电粒子的排列轴a1在与a方向以角度α斜交的b方向上被排列有多个的第一斜方晶格区域、以及以既定间距沿a方向配置有导电粒子的导电粒子的排列轴a2在使所述b方向相对于a方向反转的c方向上被排列有多个的第二斜方晶格区域反复配置，
对于与a方向斜交的排列轴，一个斜方晶格区域的排列轴的延长线不成为另一个斜方晶格区域的排列轴，第一斜方晶格区域和第二斜方晶格区域反复配置。
2.根据权利要求1所述的各向异性导电薄膜，其中，第一斜方晶格区域和第二斜方晶格区域交替地反复配置。
3.根据权利要求1所述的各向异性导电薄膜，其中，在第一斜方晶格区域的排列轴a1和第二斜方晶格区域的排列轴a2上，导电粒子分别以一定的间距配置。
4.根据权利要求3所述的各向异性导电薄膜，其中，第一斜方晶格区域的排列轴a1和第二斜方晶格区域的排列轴a2的导电粒子的间距相等。
5.根据权利要求1所述的各向异性导电薄膜，其中，在第一斜方晶格区域中邻接的排列轴a1彼此的距离L1与在第二斜方晶格区域中邻接的排列轴a2彼此的距离L2相等。
6.根据权利要求2所述的各向异性导电薄膜，其中，在邻接的第一斜方晶格区域的排列轴a1和第二斜方晶格区域的排列轴a2上，导电粒子的位置沿a方向偏移。
7.根据权利要求6所述的各向异性导电薄膜，其中，邻接的第一斜方晶格区域的排列轴a1和第二斜方晶格区域的排列轴a2上的、导电粒子的a方向的偏移量Ld比导电粒子的平均粒径大。
8.根据权利要求1所述的各向异性导电薄膜，其中，第一斜方晶格区域中的排列轴a1的排列数与第二斜方晶格区域中的排列轴a2的排列数相等。
9.根据权利要求1所述的各向异性导电薄膜，其中，第一斜方晶格区域中的排列轴a1的排列数和第二斜方晶格区域中的排列轴a2的排列数为4以下。
10.根据权利要求1所述的各向异性导电薄膜，其中，排列轴a1与各向异性导电薄膜的长边方向平行。
11.根据权利要求2所述的各向异性导电薄膜，其中，第一斜方晶格区域和第二斜方晶格区域的、与a方向垂直的方向的重复间距为作为连接对象的端子的端子长度以下。
12.根据权利要求1所述的各向异性导电薄膜，其中，导电粒子是金属粒子、合金粒子或金属包覆树脂粒子。
13.根据权利要求1所述的各向异性导电薄膜，其中，关于导电粒子，并用两种以上。
14.根据权利要求1所述的各向异性导电薄膜，其中，导电粒子的粒径为1μm以上30μm以下。
15.根据权利要求1所述的各向异性导电薄膜，其中，导电粒子的个数密度为30个/mm2以上。
16.根据权利要求1所述的各向异性导电薄膜，其中，导电粒子的面积占有率为0.3％以上。
17.根据权利要求1所述的各向异性导电薄膜，其中，进一步层叠有低粘度树脂层。
18.如权利要求1至17中的任一项所述的各向异性导电薄膜的卷装体，其中，该卷装体长度为5m以上。
19.一种连接构造体的制造方法，其使用权利要求1至17中的任一项所述的各向异性导电薄膜，对第一电子部件的端子和第二电子部件的端子进行各向异性导电连接。
20.一种连接构造体，其中，第一电子部件和第二电子部件经由权利要求1至17中的任一项所述的各向异性导电薄膜而被各向异性导电连接。
21.一种各向异性导电薄膜的制造方法，其中，制造用于将导电粒子配置成既定排列的转印模，在转印模的凹部填充导电粒子，在其上覆盖形成于剥离薄膜上的绝缘性树脂层并施加压力，将导电粒子压入绝缘性树脂层，从而使导电粒子转移附着于绝缘性树脂层，由此制造权利要求1至17中的任一项所述的各向异性导电薄膜。
22.根据权利要求21所述的各向异性导电薄膜的制造方法，其中，包括层叠低粘度树脂层的工序。
23.一种各向异性导电薄膜，为导电粒子配置于绝缘性树脂层的各向异性导电薄膜，其中，以既定间距沿a方向配置有导电粒子的导电粒子的排列轴a1在与a方向以角度α斜交的b方向上被排列有多个的第一斜方晶格区域、以及以既定间距沿a方向配置有导电粒子的导电粒子的排列轴a2在使所述b方向相对于a方向反转的c方向上被排列有多个的第二斜方晶格区域反复配置，
第一斜方晶格区域和第二斜方晶格区域交替地反复配置，
在邻接的第一斜方晶格区域的排列轴a1和第二斜方晶格区域的排列轴a2上，导电粒子的位置沿a方向偏移，
邻接的第一斜方晶格区域的排列轴a1和第二斜方晶格区域的排列轴a2上的、导电粒子的a方向的偏移量Ld比导电粒子的平均粒径大。
24.根据权利要求23所述的各向异性导电薄膜，其中，在第一斜方晶格区域的排列轴a1和第二斜方晶格区域的排列轴a2上，导电粒子分别以一定的间距配置。
25.根据权利要求24所述的各向异性导电薄膜，其中，第一斜方晶格区域的排列轴a1和第二斜方晶格区域的排列轴a2的导电粒子的间距相等。
26.根据权利要求23所述的各向异性导电薄膜，其中，在第一斜方晶格区域中邻接的排列轴a1彼此的距离L1与在第二斜方晶格区域中邻接的排列轴a2彼此的距离L2相等。
27.根据权利要求23所述的各向异性导电薄膜，其中，第一斜方晶格区域中的排列轴a1的排列数与第二斜方晶格区域中的排列轴a2的排列数相等。
28.根据权利要求23所述的各向异性导电薄膜，其中，第一斜方晶格区域中的排列轴a1的排列数和第二斜方晶格区域中的排列轴a2的排列数为4以下。
29.根据权利要求23所述的各向异性导电薄膜，其中，排列轴a1与各向异性导电薄膜的长边方向平行。
30.根据权利要求23所述的各向异性导电薄膜，其中，第一斜方晶格区域和第二斜方晶格区域的、与a方向垂直的方向的重复间距为作为连接对象的端子的端子长度以下。
31.根据权利要求23所述的各向异性导电薄膜，其中，导电粒子是金属粒子、合金粒子或金属包覆树脂粒子。
32.根据权利要求23所述的各向异性导电薄膜，其中，关于导电粒子，并用两种以上。
33.根据权利要求23所述的各向异性导电薄膜，其中，导电粒子的粒径为1μm以上30μm以下。
34.根据权利要求23所述的各向异性导电薄膜，其中，导电粒子的个数密度为30个/mm2以上。
35.根据权利要求23所述的各向异性导电薄膜，其中，导电粒子的面积占有率为0.3％以上。
36.根据权利要求23所述的各向异性导电薄膜，其中，进一步层叠有低粘度树脂层。
37.如权利要求23至36中的任一项所述的各向异性导电薄膜的卷装体，其中，该卷装体长度为5m以上。
38.一种连接构造体的制造方法，其使用权利要求23至36中的任一项所述的各向异性导电薄膜，对第一电子部件的端子和第二电子部件的端子进行各向异性导电连接。
39.一种连接构造体，其中，第一电子部件和第二电子部件经由权利要求23至36中的任一项所述的各向异性导电薄膜而被各向异性导电连接。
40.一种各向异性导电薄膜的制造方法，其中，制造用于将导电粒子配置成既定排列的转印模，在转印模的凹部填充导电粒子，在其上覆盖形成于剥离薄膜上的绝缘性树脂层并施加压力，将导电粒子压入绝缘性树脂层，从而使导电粒子转移附着于绝缘性树脂层，由此制造权利要求23至36中的任一项所述的各向异性导电薄膜。
41.根据权利要求40所述的各向异性导电薄膜的制造方法，其中，包括层叠低粘度树脂层的工序。
CN201980052809.XA 2018-08-08 2019-08-07 各向异性导电薄膜 Active CN112534650B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-149702 2018-08-08
JP2018149702 2018-08-08
PCT/JP2019/031283 WO2020032150A1 (ja) 2018-08-08 2019-08-07 異方性導電フィルム

Publications (2)

Publication Number Publication Date
CN112534650A CN112534650A (zh) 2021-03-19
CN112534650B true CN112534650B (zh) 2023-05-23

Family

ID=69620342

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980052809.XA Active CN112534650B (zh) 2018-08-08 2019-08-07 各向异性导电薄膜

Country Status (5)

Country Link
US (1) US11694988B2 (zh)
JP (1) JP7381841B2 (zh)
KR (1) KR102570142B1 (zh)
CN (1) CN112534650B (zh)
TW (1) TW202016954A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110943110A (zh) * 2019-11-25 2020-03-31 武汉华星光电半导体显示技术有限公司 一种显示装置
JP2023117329A (ja) * 2022-02-10 2023-08-23 デクセリアルズ株式会社 導電フィルムの設計方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015076234A1 (ja) * 2013-11-19 2015-05-28 デクセリアルズ株式会社 異方導電性フィルム及び接続構造体

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2866573B2 (ja) * 1994-03-02 1999-03-08 雅弘 湯浅 クレー射撃用屋外表示盤
JPH09320345A (ja) 1996-05-31 1997-12-12 Whitaker Corp:The 異方導電性フィルム
KR101729867B1 (ko) 2012-08-01 2017-04-24 데쿠세리아루즈 가부시키가이샤 이방성 도전 필름의 제조 방법, 이방성 도전 필름, 및 접속 구조체
JP2014192051A (ja) 2013-03-27 2014-10-06 Nippon Shokubai Co Ltd 導電性微粒子及びそれを用いた異方性導電材料
JP6119718B2 (ja) * 2013-11-19 2017-04-26 デクセリアルズ株式会社 異方導電性フィルム及び接続構造体
JP2015232660A (ja) 2014-06-10 2015-12-24 株式会社Ｊｏｌｅｄ 表示装置の製造方法及び表示装置
JP6331776B2 (ja) * 2014-06-30 2018-05-30 デクセリアルズ株式会社 異方導電性フィルム及び接続構造体
TWI711222B (zh) 2015-05-27 2020-11-21 日商迪睿合股份有限公司 異向導電性膜、連接構造體及連接構造體之製造方法
JP7274811B2 (ja) 2016-05-05 2023-05-17 デクセリアルズ株式会社 異方性導電フィルム
JP7274810B2 (ja) 2016-05-05 2023-05-17 デクセリアルズ株式会社 異方性導電フィルム
JP7087305B2 (ja) 2017-04-23 2022-06-21 デクセリアルズ株式会社 フィラー含有フィルム
JP6187665B1 (ja) 2016-10-18 2017-08-30 デクセリアルズ株式会社 異方性導電フィルム
CN115746361A (zh) 2016-10-18 2023-03-07 迪睿合株式会社 含填料膜
JP7047282B2 (ja) 2016-12-01 2022-04-05 デクセリアルズ株式会社 フィラー含有フィルム
KR20210015864A (ko) * 2018-06-06 2021-02-10 데쿠세리아루즈 가부시키가이샤 접속체, 접속체의 제조 방법, 접속 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015076234A1 (ja) * 2013-11-19 2015-05-28 デクセリアルズ株式会社 異方導電性フィルム及び接続構造体

Also Published As

Publication number Publication date
CN112534650A (zh) 2021-03-19
US20210305195A1 (en) 2021-09-30
JP7381841B2 (ja) 2023-11-16
KR20210009383A (ko) 2021-01-26
JP2020027798A (ja) 2020-02-20
KR102570142B1 (ko) 2023-08-23
TW202016954A (zh) 2020-05-01
US11694988B2 (en) 2023-07-04

Similar Documents

Publication Publication Date Title
JP7176550B2 (ja) 異方導電性フィルム及び接続構造体
JP7356046B2 (ja) 異方導電性フィルム及び接続構造体
TWI694128B (zh) 異向導電性膜
CN108539440B (zh) 各向异性导电性膜及连接构造体
CN110499119B (zh) 各向异性导电性膜及连接构造体
KR102639862B1 (ko) 접속체 및 접속체의 제조 방법
KR20170113039A (ko) 전자 부품, 접속체, 전자 부품의 설계 방법
CN112534650B (zh) 各向异性导电薄膜
JP2023025009A (ja) 接続構造体
WO2020032150A1 (ja) 異方性導電フィルム
WO2021161935A1 (ja) 異方性導電フィルム
KR20210033513A (ko) 이방성 도전 필름, 접속 구조체, 접속 구조체의 제조 방법
TWI814953B (zh) 異向性導電膜、連接構造體、及連接構造體之製造方法
CN115004481A (zh) 各向异性导电膜
TWI671954B (zh) 異向導電性膜及連接結構體

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40050768

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant