KR20200144062A - 다결정 실리콘 로드의 제조 방법 - Google Patents

다결정 실리콘 로드의 제조 방법 Download PDF

Info

Publication number
KR20200144062A
KR20200144062A KR1020200071457A KR20200071457A KR20200144062A KR 20200144062 A KR20200144062 A KR 20200144062A KR 1020200071457 A KR1020200071457 A KR 1020200071457A KR 20200071457 A KR20200071457 A KR 20200071457A KR 20200144062 A KR20200144062 A KR 20200144062A
Authority
KR
South Korea
Prior art keywords
polycrystalline silicon
silicon rod
precipitation
frequency
temperature
Prior art date
Application number
KR1020200071457A
Other languages
English (en)
Other versions
KR102625558B1 (ko
Inventor
나루히로 호시노
데츠로 오카다
마사히코 이시다
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20200144062A publication Critical patent/KR20200144062A/ko
Application granted granted Critical
Publication of KR102625558B1 publication Critical patent/KR102625558B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/02—Silicon
    • C01B33/021—Preparation
    • C01B33/027—Preparation by decomposition or reduction of gaseous or vaporised silicon compounds other than silica or silica-containing material
    • C01B33/035—Preparation by decomposition or reduction of gaseous or vaporised silicon compounds other than silica or silica-containing material by decomposition or reduction of gaseous or vaporised silicon compounds in the presence of heated filaments of silicon, carbon or a refractory metal, e.g. tantalum or tungsten, or in the presence of heated silicon rods on which the formed silicon is deposited, a silicon rod being obtained, e.g. Siemens process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4418—Methods for making free-standing articles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Silicon Compounds (AREA)

Abstract

FZ법에 의한 단결정 실리콘의 제조용 원료로서 알맞은 다결정 실리콘 로드의 제조 방법을 제공한다. 본 발명에 따른 다결정 실리콘 로드의 제조 방법은, 지멘스법으로 다결정 실리콘 로드를 제조하는 방법에 있어서, 다결정 실리콘의 석출 공정의 종료 후에, 표피 깊이(D)가 상기 석출 공정 종료시의 표피 깊이(D0)보다 얕아지는 조건으로 통전하는 석출 후 통전 공정을 구비하고 있다. 예를 들면, 상기 석출 후 통전 공정은, 상기 석출 공정 종료시에 통전되고 있는 전류의 주파수(f0)보다 높은 주파수(f)의 전류를 통전하는 것에 의해 실행된다.

Description

다결정 실리콘 로드의 제조 방법{METHOD FOR PRODUCING POLYCRYSTALLINE SILICON ROD}
본 발명은 지멘스법으로 육성된 다결정 실리콘 로드에 관한 것이며, 특히 플로팅 존 법(FZ법)에 의한 단결정 실리콘 제조의 원료로서 알맞은 다결정 실리콘 로드의 제조 방법에 관한 것이다.
다결정 실리콘은, 반도체 제조용의 단결정 실리콘이나 태양 전지 제조용 실리콘의 원료이다. 다결정 실리콘의 제조 방법으로서는 지멘스법이 알려져 있으며, 이 방법에서는, 일반적으로 실란계 원료 가스가 가열된 실리콘 심선에 접촉시키는 것에 의해, 상기 실리콘 심선의 표면에 CVD(Chemical Vapor Deposition)법으로 다결정 실리콘을 석출시킨다.
지멘스법은 실리콘 심선을 연직방향 2개, 수평방향 1개의 기둥문형(역 U자형)으로 조립하고, 그 양 단부의 각각을 심선 홀더에 접속하고, 베이스 플레이트 상에 배치한 한쌍의 금속제의 전극에 고정한다. 일반적으로는 반응로 내에는 복수 조의 역 U자형 실리콘 심선을 배치한 구성으로 되어 있다.
역 U자형의 실리콘 심선을 석출 온도까지 통전에 의해 가열하고, 원료 가스로서 예를 들면 트리클로로실란과 수소의 혼합 가스를 실리콘 심선 상에 접촉시키면, 다결정 실리콘이 실리콘 심선 상에서 기상 성장하여, 소망 직경의 다결정 실리콘 봉이 역 U자형상으로 형성된다.
FZ법에 의한 단결정 실리콘 제조시에는, 역 U자형상으로 형성된 다결정 실리콘의 연직방향 2개의 다결정 실리콘 봉의 양 단부를 분리하여 원기둥 형상의 다결정 실리콘 로드로 하고, 이것을 원료로 하여 단결정 실리콘의 육성을 실행한다. 당연히 원료인 원기둥 형상의 다결정 실리콘 로드는 장척인 편이 한번에 끌어 올려지는 단결정 실리콘 길이가 길어지기 때문에 알맞다.
특허문헌 1(일본 특허 공개 제 2008-285403 호 공보)은 직경이 120㎜보다 큰 다결정 실리콘 로드를 제조할 때에, 로드의 내부와 표면 사이의 온도차에 기인하는 열응력에 의해 로드에 크랙이나 파손이 생기는 것을 방지하기 위해서, 다결정 실리콘의 석출 반응 온도를 어느 직경이 된 시점에서 낮추는 것을 제안하고 있다.
또한, 특허문헌 2(국제 공개 제 WO 97/44277 호 공보)는, 다결정 실리콘 로드에 내재되는 비틀림을 감소시키기 위해서, 실리콘의 석출 반응에 이어서, 상기 다결정 실리콘 로드에 수소 또는 불활성 가스의 존재하에서 통전을 실행하는 것에 의해, 상기 다결정 실리콘 로드의 표면의 적어도 일부가 1030℃ 이상의 온도를 나타낼 때까지 가열한다는 방법을 개시하고 있다.
또한, 특허문헌 3(일본 특허 공개 제 소63-74909 호 공보)은, 크랙 발생 방지를 위해, 다결정 실리콘의 석출 공정에 있어서, 실리콘 심봉에 고주파 전류를 직접 통전 가열하고, 표면 효과를 이용하여 실리콘 봉의 표면 부근에 많은 전류를 흘리는 방법을 제안하고 있다.
또한, 특허문헌 4(일본 특허 공표 제 2002-508294 호 공보)는, 전극군에 접속된 실리콘 봉의 내측부보다 외측 구역에 보다 높은 가열을 제공하기 때문에, 다결정 실리콘의 석출 공정에 있어서, 실리콘 봉의 외측 구역에 인접하는 외표면을 통하여 흐르는 전류의 대부분을 피복 효과를 생성하는데 충분히 높은 주파수를 갖는 고주파수의 A. C. 전류를 공급하는 것에 의해, 11㎫보다 많지 않은 응력의 다결정 실리콘 봉을 직경 300㎜까지 얻을 수 있었다고 보고하고 있다.
또한, 특허문헌 5(일본 특허 공개 제 2013-170117 호 공보) 및 특허문헌 6(일본 특허 공개 제 2013-170118 호 공보)은 그 실시예에 있어서, 다결정 실리콘의 석출 공정 종료시의 통전 조건과 동일한 조건으로 고주파 전류를 통전하면서, 서서히 온도를 낮추면서 냉각하는 것에 의해, 크랙이 없는 다결정 실리콘 봉을 얻는 것을 개시하고 있다.
일본 특허 공개 제 2008-285403 호 공보 국제 공개 제 WO 97/44277 호 공보 일본 특허 공개 제 소63-74909 호 공보 일본 특허 공표 제 2002-508294 호 공보 일본 특허 공개 제 2013-170117 호 공보 일본 특허 공개 제 2013-170118 호 공보
그렇지만, 특허문헌 1에 기재된 방법에서는, 다결정 실리콘의 석출 반응 온도를 낮추는 것이 필수이기 때문에, 얻어지는 결정의 물성값의 제어가 제한을 받는다는 문제가 있다.
또한, 특허문헌 2에 개시된 방법과 같이 주파수 50㎐나 60㎐에서의 가열에 의해 로드의 표면 온도를 1030℃ 이상까지 높여버리면, 석출 공정 종료 후의 직경에서는, 결정 용융의 위험성이 높아진다는 문제가 있다.
특허문헌 3 내지 6에 개시된 바와 같은 고주파 전류에 의한 표피 효과를 이용하는 방법은, 다결정 실리콘 로드의 표면과 중심부의 온도차를 줄이기 위해서는 유효하다.
그러나, 이들 문헌이 개시하는 범위에서는, 크랙이나 파손의 발생을 방지하기 위해 다결정 실리콘의 석출 공정 후의 공정에 있어서, 어떠한 통전 상태 혹은 가온 조건이 적당한지는 꼭 명확하지 않다.
본 발명은 이와 같은 문제를 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 다결정 실리콘의 석출 공정 후의 공정의 모든 조건을 적절한 것으로 하는 것에 의해, 크랙이나 파손의 발생을 방지하는 기술을 제공하는 것이다.
상기 과제를 해결하기 위해서, 본 발명에 따른 제 1 태양의 다결정 실리콘 로드의 제조 방법은, 지멘스법으로 다결정 실리콘 로드를 제조하는 방법에 있어서, 다결정 실리콘의 석출 공정의 종료 후에, 표피 깊이(D)가 상기 석출 공정 종료시의 표피 깊이(D0)보다 얕아지는 조건으로 통전하는 석출 후 통전 공정을 구비하고 있는 것을 특징으로 한다.
어느 태양에서는, 상기 석출 후 통전 공정은 상기 석출 공정 종료시에 통전되어 있는 전류의 주파수(f0)보다 높은 주파수(f)의 전류를 통전하는 것에 의해 실행된다.
또한, 어느 태양에서는, 상기 석출 후 통전 공정은 상기 석출 공정 종료 후에 상기 다결정 실리콘 로드가 상온까지 냉각되는 동안의 공정으로서 마련되어 있으며, 상기 석출 후 통전 공정에 있어서의 통전 주파수(f)를, 상기 다결정 실리콘 로드의 결정 온도의 저하에 수반하여 높게 설정하는 기간을 마련한다.
바람직하게는, 상기 표피 깊이(D)는 상기 석출 공정 종료 후의 상기 다결정 실리콘 로드의 반경(R)보다 작다.
본 발명에 따른 제 2 태양의 다결정 실리콘 로드의 제조 방법은, 지멘스법으로 다결정 실리콘 로드를 제조하는 방법에 있어서, 다결정 실리콘의 석출 공정의 종료 후에, 상기 석출 공정 종료시의 결정 온도(T0)보다 높고 또한 다결정 실리콘의 용융 온도 미만의 온도(T)에서 상기 다결정 실리콘 로드를 처리하는 석출 후 열처리 공정을 구비하고, 상기 석출 후 열처리 공정을, 상기 석출 공정 종료 후의 상기 다결정 실리콘 로드의 반경(R)보다 작은 표피 깊이(D)가 되는 조건으로 상기 다결정 실리콘 로드에 통전하면서 실행하는 것을 특징으로 한다.
본 발명에 의해, 크랙이나 파손의 발생이 효과적으로 방지되고, FZ법에 의한 단결정 실리콘 제조의 원료로서 알맞은 다결정 실리콘 로드의 제조 방법이 제공된다.
도 1은 실시예 1의 프로세스의 개요를 개념적으로 설명하기 위한 도면이다.
도 2는 실시예 2의 프로세스의 개요를 개념적으로 설명하기 위한 도면이다.
도 3은 실시예 3의 프로세스의 개요를 개념적으로 설명하기 위한 도면이다.
도 4는 실시예 4의 프로세스의 개요를 개념적으로 설명하기 위한 도면이다.
도 5는 비교예 1의 프로세스의 개요를 개념적으로 설명하기 위한 도면이다.
도 6은 비교예 2의 프로세스의 개요를 개념적으로 설명하기 위한 도면이다.
도 7은 비교예 3의 프로세스의 개요를 개념적으로 설명하기 위한 도면이다.
이하에, 본 발명을 실시하기 위한 형태에 대해서 설명한다.
본 발명자들은 FZ법에 의한 단결정 실리콘의 제조용 원료로서 알맞은 장척의 다결정 실리콘 로드의 제조 방법의 검토를 진행시키는 중에 지금까지 제안되어 온 수법으로는, 크랙의 발생을 충분히 억제하는 것이 곤란하다는 결론에 도달했다.
그래서, 추가로 검토를 진행하여, 다결정 실리콘의 석출 공정의 종료 후의 냉각 공정에 있어서, 석출 공정 종료시의 표피 깊이보다 얕은 표피 깊이가 되는 조건으로 다결정 실리콘 로드에 고주파 전류를 흘리는 것에 의해, 크랙의 발생 확률이 낮아진다는 결론에 도달했다.
표피 깊이 δ(m)는 δ=[ρ/(π·f·μ)]1/2로 부여된다. 여기에서, ρ는 저항율(Ωm)이며, f는 주파수(㎐)이며, μ는 도체의 투자율(H/m)이다.
따라서, 표피 깊이를 작게 하기 위해서는, 공급하는 전류의 주파수를 높이면 좋다. 또한, 실리콘 결정의 전기 저항율은 온도가 높을수록 낮아지기 때문에, 결정 온도를 높이는 것에 의해서도 표피 깊이를 작게(얕게)할 수 있다. 즉, 표피 깊이를 작게 하기 위해서는, 전류의 주파수를 높게 하는 것 및 결정 온도를 높게 하는 것의 2개의 선택(조건)이 있을 수 있다. 또한, 후자의 경우, 실리콘의 용융을 방지하기 위해, 결정 온도는 다결정 실리콘의 용융 온도 미만의 온도로 한다.
본 발명자들은 상기 2개의 조건하에서의 통전이 실리콘의 석출 공정에 있어서 뿐만이 아니라, 석출 공정 후의 공정(이 공정을 편의상, "냉각 공정"이라 함)에 있어서도, 크랙 발생의 억제에 효과적인 것을 발견하고, 본 발명을 이루기에 이르렀다.
표피 깊이가 얕아지면 얕아질수록, 다결정 실리콘 로드의 표면 부근에 전류가 흐르고, 내측 영역에는 전류가 흐르지 않게 된다. 그 때문에, 다결정 실리콘 로드의 표면과 중심부의 온도차는 작아진다. 그 결과, 크랙의 발생이 억제된다.
또한, 본 발명에서는 석출 공정 후에 실온까지 냉각을 하는 공정(본 명세서에서 말하는 "냉각 공정")에 있어서, 반드시, 그 전체 공정에서 고주파 전류를 흘릴 필요는 없다. 실온까지 냉각되는 동안의 일부의 기간만, 표피 깊이가 얕아지는 조건으로 고주파 전류를 흘리도록 하여도 좋다.
예를 들면, 석출 반응시에는, 예컨대 50㎐나 60㎐의 주파수의 전류를 통전해두고, 석출 반응의 종료 후의 일정 기간, 표피 깊이가 얕아지는 조건으로 고주파 전류를 흘리도록 하여도 좋다.
주파수가 50㎐나 60㎐의 전류를 흘린 경우, 표피 깊이는 다결정 실리콘 로드의 반경 이상이 된다. 그 때문에, 다결정 실리콘 로드의 표면 부근뿐만 아니라 중심부에도 전류가 흘러, 다결정 실리콘 로드의 표면과 중심부의 온도차는 커지고, 크랙이 발생하기 쉬운 상태가 된다. 그러나, 석출 반응의 종료 후의 적어도 일정 기간, 표피 깊이가 얕아지는 조건으로 고주파 전류를 흘리는 것에 의해, 다결정 실리콘 로드의 표면과 중심부의 온도차가 작아지는 상태가 실현되어, 열 변형이 완화되고 크랙의 발생이 억제된다.
또한, 상술한 바와 같이, 실리콘 결정의 전기 저항율은 온도가 높을수록 낮아지고, 반대로 온도가 낮을수록 높아진다. 그리고, 전기 저항율이 높아질수록, 표피 깊이는 커진다(깊어진다).
그래서, "냉각 공정"에 있어서 고주파 전류를 통전할 때에는, 결정 온도의 저하에 따라서, 통전하는 전류의 주파수를 높이는 것이 바람직하다. 또한, 통전하는 전류의 주파수는 그대로, 결정 성장을 한 다결정 실리콘 로드에 대해, 용융 온도 미만의 온도로 가열을 실행하여, 다결정 실리콘 로드의 표면의 전기 저항율을 저하시키는 것에 의해, 석출 공정 종료의 표피 깊이(D0)보다 얕아지는 조건으로 통전하는 것도 바람직하다. 또한, 통전하는 전류의 주파수를 높게 하고, 또한 결정 성장을 한 다결정 실리콘 로드에 대해, 용융 온도 미만의 온도로 가열을 실행하는 것도 바람직하다.
이와 같은 다결정 실리콘 로드의 제조 방법은 하기와 같이 정리할 수 있다.
즉, 본 발명에 따른 다결정 실리콘 로드의 제조 방법은 지멘스법으로 다결정 실리콘 로드를 제조하는 방법에 있어서, 다결정 실리콘의 석출 공정의 종료 후에, 표피 깊이(D)가 상기 석출 공정 종료시의 표피 깊이(D0)보다 얕아지는 조건으로 통전하는 석출 후 통전 공정을 구비하고 있다.
예를 들면, 상기 석출 후 통전 공정은 상기 석출 공정 종료시에 통전되어 있는 전류의 주파수(f0)보다 높은 주파수(f)의 전류를 통전하는 것에 의해 실행된다.
또한, 어느 태양에서는 상기 석출 후 통전 공정은, 상기 석출 공정 종료 후에 상기 다결정 실리콘 로드가 상온까지 냉각되는 동안의 공정으로서 마련되어 있으며, 상기 석출 후 통전 공정에 있어서의 통전 주파수(f)를, 상기 다결정 실리콘 로드의 결정 온도의 저하에 수반하여 높게 설정하는 기간을 마련한다.
바람직하게는, 상기 표피 깊이(D)는 상기 석출 공정 종료 후의 상기 다결정 실리콘 로드의 반경(R)보다 작다.
본 발명에 따른 다른 태양의 다결정 실리콘 로드의 제조 방법은, 지멘스법으로 다결정 실리콘 로드를 제조하는 방법에 있어서, 다결정 실리콘의 석출 공정의 종료 후에, 상기 석출 공정 종료시의 결정 온도(T0)보다 높고, 또한 다결정 실리콘의 용융 온도 미만의 온도(T)로 상기 다결정 실리콘 로드를 처리하는 석출 후 열처리 공정을 구비하고, 상기 석출 후 열처리 공정을, 상기 석출 공정 종료 후의 상기 다결정 실리콘 로드의 반경(R)보다 작은 표피 깊이(D)가 되는 조건으로 상기 다결정 실리콘 로드에 통전하면서 실행한다.
[실시예]
[실시예 1]
도 1은 실시예 1의 프로세스의 개요를 개념적으로 설명하기 위한 도면이다. 트리클로로실란을 원료 가스로 하고, 수소와의 혼합 가스를 공급하며, 온도 970℃를 유지하고, 지멘스법에 의해 직경 160㎜의 다결정 실리콘 로드를 육성했다. 통전하는 전류의 주파수는 결정의 직경이 80㎜가 될 때까지는 50㎐의 저주파수로 하고, 그 후 80㎑의 고주파수로 전환했다. 다결정 실리콘의 석출 공정의 종료 후, 표피 깊이(D)가 석출 공정 종료시의 표피 깊이(D0)보다 얕아지는 조건으로 통전할 수 있도록 주파수를 100㎑로 설정하여, 1시간 통전하고, 그 후, 통전을 정지하고 상온까지 냉각했다.
[실시예 2]
도 2는 실시예 2의 프로세스의 개요를 개념적으로 설명하기 위한 도면이다. 트리클로로실란을 원료 가스로 하고, 수소와의 혼합 가스를 공급하며, 온도 970℃를 유지하고, 지멘스법에 의해 직경 160㎜의 다결정 실리콘 로드를 육성했다. 통전하는 전류의 주파수는, 결정의 직경이 80㎜가 될 때까지는 50㎐의 저주파수로 하고, 그 후, 80㎑의 고주파수로 전환했다. 다결정 실리콘의 석출 공정의 종료 후, 표피 깊이(D)가 석출 공정 종료시의 표피 깊이(D0)보다 얕아지는 조건으로 통전할 수 있도록 주파수를 80㎑로 유지하면서, 다결정 실리콘 로드의 표면 온도가 1020℃가 되도록 가열하고, 이 상태를 1시간 유지한 후, 통전을 정지하고 상온까지 냉각했다.
[실시예 3]
도 3은 실시예 3의 프로세스의 개요를 개념적으로 설명하기 위한 도면이다. 트리클로로실란을 원료 가스로 하고, 수소와의 혼합 가스를 공급하며, 온도 970℃를 유지하고, 지멘스법에 의해 직경 160㎜의 다결정 실리콘 로드를 육성했다. 통전하는 전류의 주파수는, 다결정 실리콘의 석출 공정을 통하여 50㎐의 저주파수로 하고, 상기 석출 공정 종료 후, 100㎑의 고주파수 전류를 1시간 통전하고, 그 후, 통전을 정지하고 상온까지 냉각했다.
[실시예 4]
도 4는 실시예 4의 프로세스의 개요를 개념적으로 설명하기 위한 도면이다. 트리클로로실란을 원료 가스로 하고, 수소와의 혼합 가스를 공급하며, 온도 970℃를 유지하고, 지멘스법에 의해 직경 160㎜의 다결정 실리콘 로드를 육성했다. 통전하는 전류의 주파수는, 결정의 직경이 80㎜가 될 때까지는 50㎐의 저주파수로 하고, 그 후, 15㎑의 고주파수로 전환했다. 다결정 실리콘의 석출 공정의 종료 후, 표피 깊이(D)가 석출 공정 종료시의 표피 깊이(D0)보다 얕아지는 조건으로 통전할 수 있도록, 다결정 실리콘 로드의 표면 온도가 970℃로부터 700℃까지 강하하는 동안, 통전 주파수를 15㎑로부터 35㎑까지 서서히 변화시키고, 그 후, 통전을 정지하고 상온까지 냉각했다.
[비교예 1]
도 5는 비교예 1의 프로세스의 개요를 개념적으로 설명하기 위한 도면이다. 트리클로로실란을 원료 가스로 하고, 수소와의 혼합 가스를 공급하며, 온도 970℃를 유지하고, 지멘스법에 의해 직경 160㎜의 다결정 실리콘 로드를 육성했다. 통전하는 전류의 주파수는, 다결정 실리콘의 석출 공정을 통하여 50㎐의 저주파수로 하고, 다결정 실리콘의 석출 공정의 종료 후, 통전 주파수를 50㎐로 유지하면서, 다결정 실리콘 로드의 표면 온도가 1020℃가 되도록 가열하고, 이 상태를 1시간 유지한 후, 통전을 정지하고 상온까지 냉각했다. 이 조건에서는, 일부의 다결정 실리콘 로드가 도괴(倒壞)했다. 그 원인은, 주파수 50㎐의 저주파수 전류를 통전한 상태에서 결정 온도를 높였기 때문에, 다결정 실리콘 로드의 표면과 중심의 온도차가 확대된 것에 의한다고 고려되고 있다.
[비교예 2]
도 6은 비교예 2의 프로세스의 개요를 개념적으로 설명하기 위한 도면이다. 트리클로로실란을 원료 가스로 하고, 수소와의 혼합 가스를 공급하며, 온도 970℃를 유지하고, 지멘스법에 의해 직경 160㎜의 다결정 실리콘 로드를 육성했다. 통전하는 전류의 주파수는, 다결정 실리콘의 석출 공정을 통하여 50㎐의 저주파수로 하고, 다결정 실리콘의 석출 공정의 종료 후, 통전 주파수를 50㎐로 유지하면서, 이 상태를 1시간 유지한 후, 통전을 정지하고 상온까지 냉각했다. 이 조건에서는, 다결정 실리콘 로드의 크랙 발생이 현저했다. 그 원인은, 주파수 50㎐의 저주파수 전류를 통전한 상태에서 냉각을 개시했기 때문에, 다결정 실리콘 로드의 중심 영역에도 전류가 흘러 상기 영역도 가열된 결과, 표면과 중심의 온도차가 큰 그대로 냉각된 것에 의한다고 고려되고 있다.
[비교예 3]
도 7은 비교예 3의 프로세스의 개요를 개념적으로 설명하기 위한 도면이다. 트리클로로실란을 원료 가스로 하고, 수소와의 혼합 가스를 공급하며, 온도 970℃를 유지하고, 지멘스법에 의해 직경 160㎜의 다결정 실리콘 로드를 육성했다. 통전하는 전류의 주파수는 결정의 직경이 80㎜가 될 때까지는 50㎐의 저주파수로 하고, 그 후, 15㎑의 고주파수로 전환했다. 다결정 실리콘의 석출 공정의 종료 후, 다결정 실리콘 로드의 표면 온도가 970℃로부터 700℃까지 강하하는 동안, 통전 주파수를 15㎑로 유지하고, 그 후, 통전을 정지하고 상온까지 냉각했다.
이들 다결정 실리콘 로드의 취득 길이의 상대 수율(결정 길이 상대 수율)을 표 1에 정리했다. 여기에서 말하는 결정 길이 상대 수율이란, 크랙이 없는 영역으로서 취득할 수 있었던 다결정 실리콘 로드의 길이를 실시예 1을 기준(1.00)으로 했을 때의 각 예에 있어서의 비율이다.
또한, 표 1에 정리한 결정 길이 수율은, 각 예에 있어서의 10쌍 분의 샘플로부터 취득한 수율의 평균값이다.
실시예/비교예 실시예 비교예
1 2 3 4 1 2 3
결정 길이 상대 수율 1.00 0.99 0.83 1.20 0.35 0.58 0.70
표 1에 나타낸 바와 같이, 실시예의 것은 모두 0.8을 상회하는 수율이 얻어지는 것에 반하여, 비교예의 것에서는 겨우 0.7의 수율 밖에 얻어지지 않는다.또한, 실시예 2에 있어서 수율이 0.99로 높은 값이 얻어지고 있는 것은, 다결정 실리콘 로드의 표면의 온도를 석출 공정 종료시에, 970℃ 내지 1020℃로 가열했기 때문에, 다결정 실리콘 로드의 표면의 저항의 값이 저하한 결과, 표피 깊이(D)가 석출 공정 종료시의 표피 깊이(D0)보다 얕아지기 때문이다.
또한, 비교예 중, 수율이 높은 비교예 3에서도 그 수율은 겨우 0.70으로 낮은 것은 비교예 3에서는, 석출 공정 종료 후도 통전 주파수를 15㎑로 유지한 상태에서, 다결정 실리콘 로드의 표면의 온도가 970℃로부터 700℃까지 강하되기 때문에, 다결정 실리콘 로드의 표면의 저항의 값이 높아진 결과, 표피 깊이(D)가 다결정 실리콘 로드의 반경(R)보다 깊어졌기 때문이다.
본 발명에 의해, 크랙이나 파손의 발생이 효과적으로 방지되어, FZ법에 의한 단결정 실리콘 제조의 원료로서 알맞은 다결정 실리콘 로드의 제조 방법이 제공된다.

Claims (5)

  1. 지멘스법으로 다결정 실리콘 로드를 제조하는 방법에 있어서,
    다결정 실리콘의 석출 공정의 종료 후에, 표피 깊이(D)가 상기 석출 공정 종료시의 표피 깊이(D0)보다 얕아지는 조건으로 통전하는 석출 후 통전 공정을 구비하고 있는 것을 특징으로 하는
    다결정 실리콘 로드의 제조 방법.
  2. 제 1 항에 있어서,
    상기 석출 후 통전 공정은, 상기 석출 공정 종료시에 통전되고 있는 전류의 주파수(f0)보다 높은 주파수(f)의 전류를 통전하는 것에 의해 실행되는
    다결정 실리콘 로드의 제조 방법.
  3. 제 2 항에 있어서,
    상기 석출 후 통전 공정은, 상기 석출 공정 종료 후에 상기 다결정 실리콘 로드가 상온까지 냉각되는 동안의 공정으로서 마련되어 있으며,
    상기 석출 후 통전 공정에 있어서의 통전 주파수(f)를, 상기 다결정 실리콘 로드의 결정 온도의 저하에 수반하여 높게 설정하는 기간을 마련하는
    다결정 실리콘 로드의 제조 방법.
  4. 제 1 항에 있어서,
    상기 표피 깊이(D)는 상기 석출 공정 종료 후의 상기 다결정 실리콘 로드의 반경(R)보다 작은
    다결정 실리콘 로드의 제조 방법.
  5. 지멘스법으로 다결정 실리콘 로드를 제조하는 방법에 있어서,
    다결정 실리콘의 석출 공정의 종료 후에, 상기 석출 공정 종료시의 결정 온도(T0)보다 높고, 또한 다결정 실리콘의 용융 온도 미만의 온도(T)로 상기 다결정 실리콘 로드를 처리하는 석출 후 열처리 공정을 구비하고,
    상기 석출 후 열처리 공정을, 상기 석출 공정 종료 후의 상기 다결정 실리콘 로드의 반경(R)보다 작은 표피 깊이(D)가 되는 조건으로 상기 다결정 실리콘 로드에 통전하면서 실행하는 것을 특징으로 하는
    다결정 실리콘 로드의 제조 방법.
KR1020200071457A 2019-06-17 2020-06-12 다결정 실리콘 로드의 제조 방법 KR102625558B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2019-111794 2019-06-17
JP2019111794A JP7191780B2 (ja) 2019-06-17 2019-06-17 多結晶シリコンロッドの製造方法

Publications (2)

Publication Number Publication Date
KR20200144062A true KR20200144062A (ko) 2020-12-28
KR102625558B1 KR102625558B1 (ko) 2024-01-15

Family

ID=73547149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200071457A KR102625558B1 (ko) 2019-06-17 2020-06-12 다결정 실리콘 로드의 제조 방법

Country Status (5)

Country Link
US (1) US20200392627A1 (ko)
JP (1) JP7191780B2 (ko)
KR (1) KR102625558B1 (ko)
CN (1) CN112093802A (ko)
DE (1) DE102020113805A1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6374909A (ja) 1986-09-19 1988-04-05 Shin Etsu Handotai Co Ltd 大直径多結晶シリコン棒の製造方法
WO1997044277A1 (fr) 1996-05-21 1997-11-27 Tokuyama Corporation Barreau de silicium polycristallin et son procede de preparation
JP2002508294A (ja) 1997-12-15 2002-03-19 アドバンスド シリコン マテリアルズ リミテツド ライアビリテイ カンパニー 多結晶シリコン棒製造用化学的蒸気析着方式
JP2008285403A (ja) 2007-05-16 2008-11-27 Wacker Chemie Ag 帯域引き上げ用の多結晶シリコンロッド及びその製造方法
JP2013170118A (ja) 2012-02-23 2013-09-02 Shin-Etsu Chemical Co Ltd 多結晶シリコン棒の製造方法
JP2013170117A (ja) 2012-02-23 2013-09-02 Shin-Etsu Chemical Co Ltd 多結晶シリコン棒の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5339945B2 (ja) 2009-02-04 2013-11-13 株式会社トクヤマ 多結晶シリコンの製法
US9580327B2 (en) 2014-02-11 2017-02-28 Rec Silicon Inc Method and apparatus for consolidation of granular silicon and measuring non-metals content
JP6370232B2 (ja) 2015-01-28 2018-08-08 株式会社トクヤマ 多結晶シリコンロッドの製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6374909A (ja) 1986-09-19 1988-04-05 Shin Etsu Handotai Co Ltd 大直径多結晶シリコン棒の製造方法
WO1997044277A1 (fr) 1996-05-21 1997-11-27 Tokuyama Corporation Barreau de silicium polycristallin et son procede de preparation
JP2002508294A (ja) 1997-12-15 2002-03-19 アドバンスド シリコン マテリアルズ リミテツド ライアビリテイ カンパニー 多結晶シリコン棒製造用化学的蒸気析着方式
JP2008285403A (ja) 2007-05-16 2008-11-27 Wacker Chemie Ag 帯域引き上げ用の多結晶シリコンロッド及びその製造方法
JP2013170118A (ja) 2012-02-23 2013-09-02 Shin-Etsu Chemical Co Ltd 多結晶シリコン棒の製造方法
JP2013170117A (ja) 2012-02-23 2013-09-02 Shin-Etsu Chemical Co Ltd 多結晶シリコン棒の製造方法
KR20140125354A (ko) * 2012-02-23 2014-10-28 신에쓰 가가꾸 고교 가부시끼가이샤 다결정 실리콘 봉의 제조 방법
KR20140128300A (ko) * 2012-02-23 2014-11-05 신에쓰 가가꾸 고교 가부시끼가이샤 다결정 실리콘 봉의 제조 방법
US20150037516A1 (en) * 2012-02-23 2015-02-05 Shin-Etsu Chemical Co., Ltd. Polycrystalline silicon rod manufacturing method

Also Published As

Publication number Publication date
US20200392627A1 (en) 2020-12-17
JP7191780B2 (ja) 2022-12-19
KR102625558B1 (ko) 2024-01-15
DE102020113805A1 (de) 2020-12-17
CN112093802A (zh) 2020-12-18
JP2020203808A (ja) 2020-12-24

Similar Documents

Publication Publication Date Title
DE10392291B4 (de) Energie-effizientes Verfahren zum Züchten von polykristallinem Silicium
JP5792657B2 (ja) 多結晶シリコン棒の製造方法
JP5415914B2 (ja) 炭素電極および多結晶シリコン棒の製造装置
US20200239320A1 (en) Reaction furnace for producing polycrystalline silicon, apparatus for producing polycrystalline silicon, method for producing polycrystalline silicon, and polycrystalline silicon rod or polycrystalline silicon ingot
JP2003040612A (ja) 高純度多結晶シリコンの製造方法
JP5126267B2 (ja) シリコン単結晶の製造方法およびシリコン単結晶製造装置
KR20200144062A (ko) 다결정 실리콘 로드의 제조 방법
JP5792658B2 (ja) 多結晶シリコン棒の製造方法
JP5820917B2 (ja) 多結晶シリコンの製造方法
EP3683015B1 (en) Polycrystalline silicon bar, polycrystalline silicon rod, and manufacturing method thereof
JP2005035816A (ja) シリコン単結晶製造方法及びシリコン単結晶
CN110291040B (zh) 多晶硅的制造方法
KR101281102B1 (ko) 폴리실리콘의 제조 방법
EP3828134A1 (en) Core wire holder, apparatus for preparing silicon, and method for preparing silicon
JP2014148464A (ja) 多結晶シリコンの製造方法
JP5505365B2 (ja) 誘導加熱コイルにおける放電防止用絶縁部材及びこれを用いた単結晶製造装置並びに単結晶製造方法
US11519069B2 (en) Polycrystalline silicon manufacturing apparatus
JP5642857B2 (ja) 炭素電極および多結晶シリコン棒の製造装置
JP2019123645A (ja) 単結晶製造用黒鉛ヒーター及び単結晶引き上げ装置
JP2018065717A (ja) 多結晶シリコン反応炉

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant