KR20200077665A - 주사 구동부 및 이를 포함하는 표시 장치 - Google Patents

주사 구동부 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20200077665A
KR20200077665A KR1020180166337A KR20180166337A KR20200077665A KR 20200077665 A KR20200077665 A KR 20200077665A KR 1020180166337 A KR1020180166337 A KR 1020180166337A KR 20180166337 A KR20180166337 A KR 20180166337A KR 20200077665 A KR20200077665 A KR 20200077665A
Authority
KR
South Korea
Prior art keywords
signal
terminal connected
node
scan
signal output
Prior art date
Application number
KR1020180166337A
Other languages
English (en)
Other versions
KR102592015B1 (ko
Inventor
최양화
김선광
전상진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180166337A priority Critical patent/KR102592015B1/ko
Priority to US16/680,414 priority patent/US11004376B2/en
Priority to CN201911314338.3A priority patent/CN111354302A/zh
Priority to TW108147063A priority patent/TW202040535A/zh
Publication of KR20200077665A publication Critical patent/KR20200077665A/ko
Priority to US17/238,166 priority patent/US20210241669A1/en
Application granted granted Critical
Publication of KR102592015B1 publication Critical patent/KR102592015B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 주사 구동부 및 이를 포함하는 표시 장치에 관한 것이다. 본 발명의 실시예에 의한 것으로서, 각각이 주사선에 연결된 제1 내지 제n(n은 2 이상의 자연수) 주사 신호 출력 회로들을 포함하는 주사 구동부에 있어서, 상기 제1 내지 제n 주사 신호 출력 회로들 각각은, 주사 개시 신호 또는 이전 주사 신호 중 어느 하나인 입력 신호, 클럭 신호, 표시 온 신호 및 온 레벨 전압에 기초하여 제1 구동 노드에 제1 구동 신호를 인가하고 제2 구동 노드에 제2 구동 신호를 인가하며, 연결 신호 출력 노드에 연결 신호를 인가하는 구동 회로; 및 상기 구동 회로로부터 상기 연결 신호, 상기 제1 구동 신호 및 상기 제2 구동 신호를 입력 받고, 상기 제1 구동 신호, 상기 제2 구동 신호, 오프 레벨 전압 및 상기 클럭 신호에 기초하여 상기 주사선으로 주사 신호를 출력하는 버퍼 회로를 포함할 수 있다.

Description

주사 구동부 및 이를 포함하는 표시 장치{SCAN DRIVER AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 주사 구동부 및 이를 포함하는 표시 장치에 관한 것이다.
일반적으로, 표시 장치는 표시 패널, 주사 구동부, 데이터 구동부, 타이밍 컨트롤러 등을 포함한다. 이 때, 주사 구동부는 표시 패널에 주사선들을 통해 주사 신호(즉, 스캔 온(scan-on) 신호와 스캔 오프(scan-off)신호로 구성됨)를 제공한다.
이를 위해, 주사 구동부는 순차적으로 연결된 주사 신호 출력 회로들을 포함하고, 주사 신호 출력 회로들 각각은 산화물 박막 트랜지스터들로 구성되어 동작한다.
최근, 표시 장치는 화소 회로에 포함된 구동 트랜지스터의 이동도 정보나 발광 소자의 열화 정보를 센싱함으로써, 화소의 열화나 특성 변화(예를 들어, 온도에 따른 특성 변화 등)를 보상하고 있다. 이 때, 주사 구동부는, 표시 동작, 이동도 센싱 동작 및 발광 소자의 열화 센싱 동작을 위한 스캔 신호를 생성하여 출력할 수 있다.
본 발명은 표시 소자의 이동도 및 열화를 정확하게 센싱할 수 있는 주사 구동부를 제공함에 그 목적이 있다.
또한, 본 발명은 주사 스테이지에 포함된 특정 트랜지스터에 가해지는 전압 스트레스를 감소시키는 데에 다른 목적이 있다.
본 발명의 일 실시예에 의한 것으로, 각각이 주사선에 연결된 제1 내지 제n(n은 2 이상의 자연수) 주사 신호 출력 회로들을 포함하는 주사 구동부에 있어서, 상기 제1 내지 제n 주사 신호 출력 회로들 각각은, 주사 개시 신호 또는 이전 주사 신호 중 어느 하나인 입력 신호, 클럭 신호, 표시 온 신호 및 온 레벨 전압에 기초하여 제1 구동 노드에 제1 구동 신호를 인가하고 제2 구동 노드에 제2 구동 신호를 인가하며, 연결 신호 출력 노드에 연결 신호를 인가하는 구동 회로; 및 상기 구동 회로로부터 상기 연결 신호, 상기 제1 구동 신호 및 상기 제2 구동 신호를 입력 받고, 상기 제1 구동 신호, 상기 제2 구동 신호, 오프 레벨 전압 및 상기 클럭 신호에 기초하여 상기 주사선으로 주사 신호를 출력하는 버퍼 회로를 포함할 수 있다.
또한, 상기 버퍼 회로는, 샘플링 노드에, 센싱 온 신호에 기초하여 이동도 센싱 대상 주사선에 주사 온 신호를 제공하기 위한 샘플링 전압을 저장할 수 있다.
또한, 일 프레임은 표시 구간과 포치 구간을 포함하고, 상기 표시 구간 동안 상기 제1 내지 제n 주사 신호 출력 회로들 각각은 상기 주사선을 통해 주사 온 신호를 출력할 수 있다.
또한, 상기 포치 구간 동안 상기 제1 내지 제n 주사 신호 출력 회로들 중 적어도 어느 하나는 상기 주사선을 통해 주사 온 신호를 출력할 수 있다.
또한, 상기 클럭 신호는 제1 클럭 신호, 제2 클럭 신호, 제3 클럭 신호 및 제4 클럭 신호를 포함하며, 상기 제1 내지 제n 주사 신호 출력 회로들 각각은, 상기 제1 내지 제4 클럭 신호 중 적어도 두 개의 클럭 신호를 입력 받을 수 있다.
또한, 상기 제1 클럭 신호 및 상기 제3 클럭 신호를 입력 받는 m(m은 상기 n 보다 작은 자연수)번째 주사 신호 출력 회로에 포함된 구동 회로는, 상기 제1 클럭 신호를 수신하는 제1 단자, 제2 노드에 연결된 제2 단자 및 제1 노드에 연결된 게이트 단자를 포함하는 제3 트랜지스터; 상기 온 레벨 전압에 연결된 제1 단자, 상기 제1 노드에 연결된 제2 단자 및 상기 입력 신호를 수신하는 게이트 단자를 포함하는 제4 트랜지스터; 상기 제2 노드에 연결된 제1 단자, 상기 온 레벨 전압에 연결된 제2 단자 및 상기 제1 클럭 신호를 수신하는 게이트 단자를 포함하는 제5 트랜지스터; 상기 제2 노드에 연결된 제1 단자, 상기 온 레벨 전압에 연결된 제2 단자 및 상기 제2 노드에 연결된 게이트 단자를 포함하는 제6 트랜지스터; 상기 제1 노드에 연결된 제1 단자, 제2 단자 및 상기 제3 클럭 신호를 수신하는 게이트 단자를 포함하는 제7 트랜지스터; 상기 제7 트랜지스터의 상기 제2 단자에 연결된 제1 단자, 상기 연결 신호 출력 노드에 연결된 제2 단자 및 상기 제2 노드에 연결된 게이트 단자를 포함하는 제8 트랜지스터; 상기 제1 노드에 연결된 제1 단자, 상기 연결 신호 출력 노드에 연결된 제2 단자 및 이후 연결 신호를 수신하는 게이트 단자를 포함하는 제9 트랜지스터; 상기 제1 노드에 연결된 제1 단자 및 상기 연결 신호 출력 노드에 연결된 제2 단자를 포함하는 제1 커패시터; 상기 제3 클럭 신호를 수신하는 제1 단자, 상기 연결 신호 출력 노드에 연결된 제2 단자 및 상기 제1 노드에 연결된 게이트 단자를 포함하는 제10 트랜지스터; 상기 연결 신호 출력 노드에 연결된 제1 단자, 상기 오프 레벨 전압보다 낮은 전압 레벨을 가진 보조 오프 레벨 전압에 연결된 제2 단자 및 상기 제2 노드에 연결된 게이트 단자를 포함하는 제11 트랜지스터; 상기 제2 노드에 연결된 제1 단자 및 상기 보조 오프 레벨 전압에 연결된 제2 단자를 포함하는 제2 커패시터; 상기 제1 노드에 연결된 제1 단자, 상기 제1 구동 노드에 연결된 제2 단자 및 상기 표시 온 신호를 수신하는 게이트 단자를 포함하는 제12 트랜지스터; 및 상기 제2 노드에 연결된 제1 단자, 상기 제2 구동 노드에 연결된 제2 단자 및 상기 표시 온 신호를 수신하는 게이트 단자를 포함하는 제13 트랜지스터를 포함할 수 있다.
또한, 첫 번째 주사 신호 출력 회로에 포함된 상기 제4 트랜지스터는, 상기 입력 신호로서 상기 주사 개시 신호를 입력 받고, 두 번째 주사 신호 출력 회로 내지 n번째 주사 신호 출력 회로에 포함된 상기 제4 트랜지스터는, 상기 입력 신호로서 이전 주사 신호를 입력 받을 수 있다.
또한, 첫 번째 및 두 번째 주사 신호 출력 회로에 포함된 상기 제4 트랜지스터는, 상기 입력 신호로서 상기 주사 개시 신호를 입력 받고, i(i는 3 이상 n 이하의 자연수)번째 주사 신호 출력 회로에 포함된 제4 트랜지스터는 상기 입력 신호로서 i-2번째 주사 신호 출력 회로에서 출력되는 주사 신호를 입력 받을 수 있다.
또한, 상기 m번째 주사 신호 출력 회로에 포함된 상기 버퍼 회로는, 이후 연결 신호를 수신하는 제1 단자, 샘플링 노드에 연결된 제2 단자 및 상기 센싱 온 신호를 수신하는 게이트 단자를 포함하는 제14 트랜지스터; 상기 샘플링 노드에 연결된 제1 단자 및 상기 보조 오프 레벨 전압에 연결된 제2 단자를 포함하는 제3 커패시터; 상기 샘플링 노드에 연결된 제1 단자 및 상기 센싱 온 신호를 수신하는 제2 단자를 포함하는 제4 커패시터; 센싱 모드 활성화 클럭 신호를 수신하는 제1 단자, 제3 노드에 연결된 제2 단자 및 상기 샘플링 노드에 연결된 게이트 단자를 포함하는 제15 트랜지스터; 상기 제2 구동 노드에 연결된 제1 단자, 제2 단자 및 상기 센싱 모드 활성화 클럭 신호를 수신하는 게이트 단자를 포함하는 제16 트랜지스터; 상기 제16 트랜지스터의 상기 제2 단자에 연결된 제1 단자, 상기 오프 레벨 전압에 연결된 제2 단자 및 상기 샘플링 노드에 연결된 게이트 단자를 포함하는 제17 트랜지스터; 상기 제3 노드에 연결된 제1 단자, 상기 제1 구동 노드에 연결된 제2 단자 및 상기 샘플링 노드에 연결된 게이트 단자를 포함하는 제18 트래지스터; 상기 제3 노드에 연결된 제1 단자, 상기 연결 신호를 수신하는 제2 단자 및 상기 제1 구동 노드에 연결된 게이트 단자를 포함하는 제19 트랜지스터; 제3 클럭 신호를 수신하는 제1 단자, 주사 신호 출력 노드에 연결된 제2 단자 및 상기 제1 구동 노드에 연결된 게이트 단자를 포함하는 제1 트랜지스터; 및 상기 주사 신호 출력 노드에 연결된 제1 단자, 상기 오프 레벨 전압에 연결된 제2 단자 및 상기 제2 구동 노드에 연결된 게이트 단자를 포함하는 제2 트랜지스터를 포함할 수 있다.
또한, m+1번째 주사 신호 출력 회로는 상기 제2 클럭 신호 및 상기 제4 클럭 신호를 입력 받을 수 있다.
다음으로, 본 발명의 일 실시예에 의한 표시 장치는, 복수의 화소를 포함하는 표시부; 상기 표시부에 데이터 신호를 공급하는 데이터 구동부; 상기 표시부에 주사 신호를 공급하는 주사 구동부; 및 상기 데이터 구동부 및 상기 주사 구동부를 제어하는 타이밍 제어부를 포함하며, 상기 주사 구동부는, 각각이 주사선에 연결된 제1 내지 제n(n은 2 이상의 자연수) 주사 신호 출력 회로들을 포함하고, 상기 제1 내지 제n 주사 신호 출력 회로들 각각은, 주사 개시 신호 또는 이전 주사 신호 중 어느 하나인 입력 신호, 클럭 신호, 표시 온 신호 및 온 레벨 전압에 기초하여 제1 구동 노드에 제1 구동 신호를 인가하고 제2 구동 노드에 제2 구동 신호를 인가하며, 연결 신호 출력 노드에 연결 신호를 인가하는 구동 회로; 및 상기 구동 회로로부터 상기 연결 신호, 상기 제1 구동 신호 및 상기 제2 구동 신호를 입력 받고, 상기 제1 구동 신호, 상기 제2 구동 신호, 오프 레벨 전압 및 상기 클럭 신호에 기초하여 상기 주사선으로 주사 신호를 출력하는 버퍼 회로를 포함할 수 있다.
또한, 상기 표시 장치가 파워 온 상태일 때, 일 프레임은 표시 구간과 포치 구간을 포함하고, 상기 표시 구간 동안 상기 제1 내지 제n 주사 신호 출력 회로들 각각은 상기 주사선을 통해 주사 온 신호를 출력할 수 있다.
또한, 상기 포치 구간 동안 상기 제1 내지 제n 주사 신호 출력 회로들 중 적어도 어느 하나는 상기 주사선을 통해 주사 온 신호를 출력할 수 있다.
또한, 상기 표시 장치가 파워 오프 상태일 때, 상기 일 프레임은 문턱 전압 센싱 구간을 포함하며, 상기 문턱 전압 센싱 구간 동안 상기 제1 내지 제n 주사 신호 출력 회로들 각각은 상기 주사선을 통해 주사 온 신호를 순차적으로 출력할 수 있다.
또한, 상기 타이밍 제어부는, 제1 클럭 신호, 제2 클럭 신호, 제3 클럭 신호 및 제4 클럭 신호를 포함하는 상기 클럭 신호를 상기 주사 구동부로 공급하며, 상기 제1 내지 제n 주사 신호 출력 회로들 각각은, 상기 제1 내지 제4 클럭 신호 중 적어도 두 개의 클럭 신호를 입력 받을 수 있다.
또한, 상기 제1 클럭 신호 및 상기 제3 클럭 신호를 입력 받는 m(m은 상기 n 보다 작은 자연수)번째 주사 신호 출력 회로에 포함된 구동 회로는, 상기 제1 클럭 신호를 수신하는 제1 단자, 제2 노드에 연결된 제2 단자 및 제1 노드에 연결된 게이트 단자를 포함하는 제3 트랜지스터; 상기 온 레벨 전압에 연결된 제1 단자, 상기 제1 노드에 연결된 제2 단자 및 상기 입력 신호를 수신하는 게이트 단자를 포함하는 제4 트랜지스터; 상기 제2 노드에 연결된 제1 단자, 상기 온 레벨 전압에 연결된 제2 단자 및 상기 제1 클럭 신호를 수신하는 게이트 단자를 포함하는 제5 트랜지스터; 상기 제2 노드에 연결된 제1 단자, 상기 온 레벨 전압에 연결된 제2 단자 및 상기 제2 노드에 연결된 게이트 단자를 포함하는 제6 트랜지스터; 상기 제1 노드에 연결된 제1 단자, 제2 단자 및 상기 제3 클럭 신호를 수신하는 게이트 단자를 포함하는 제7 트랜지스터; 상기 제7 트랜지스터의 상기 제2 단자에 연결된 제1 단자, 상기 연결 신호 출력 노드에 연결된 제2 단자 및 상기 제2 노드에 연결된 게이트 단자를 포함하는 제8 트랜지스터; 상기 제1 노드에 연결된 제1 단자, 상기 연결 신호 출력 노드에 연결된 제2 단자 및 이후 연결 신호를 수신하는 게이트 단자를 포함하는 제9 트랜지스터; 상기 제1 노드에 연결된 제1 단자 및 상기 연결 신호 출력 노드에 연결된 제2 단자를 포함하는 제1 커패시터; 상기 제3 클럭 신호를 수신하는 제1 단자, 상기 연결 신호 출력 노드에 연결된 제2 단자 및 상기 제1 노드에 연결된 게이트 단자를 포함하는 제10 트랜지스터; 상기 연결 신호 출력 노드에 연결된 제1 단자, 상기 오프 레벨 전압보다 낮은 전압 레벨을 가진 보조 오프 레벨 전압에 연결된 제2 단자 및 상기 제2 노드에 연결된 게이트 단자를 포함하는 제11 트랜지스터; 상기 제2 노드에 연결된 제1 단자 및 상기 보조 오프 레벨 전압에 연결된 제2 단자를 포함하는 제2 커패시터; 상기 제1 노드에 연결된 제1 단자, 상기 제1 구동 노드에 연결된 제2 단자 및 상기 표시 온 신호를 수신하는 게이트 단자를 포함하는 제12 트랜지스터; 및 상기 제2 노드에 연결된 제1 단자, 상기 제2 구동 노드에 연결된 제2 단자 및 상기 표시 온 신호를 수신하는 게이트 단자를 포함하는 제13 트랜지스터를 포함할 수 있다.
또한, 첫 번째 주사 신호 출력 회로에 포함된 상기 제4 트랜지스터는, 상기 입력 신호로서 상기 주사 개시 신호를 입력 받고, 두 번째 주사 신호 출력 회로 내지 n번째 주사 신호 출력 회로에 포함된 상기 제4 트랜지스터는, 상기 입력 신호로서 이전 주사 신호를 입력 받을 수 있다.
또한, 첫 번째 및 두 번째 주사 신호 출력 회로에 포함된 상기 제4 트랜지스터는, 상기 입력 신호로서 상기 주사 개시 신호를 입력 받고, i(i는 3 이상 n 이하의 자연수)번째 주사 신호 출력 회로에 포함된 제4 트랜지스터는 상기 입력 신호로서 i-2번째 주사 신호 출력 회로에서 출력되는 주사 신호를 입력 받을 수 있다.
또한, 상기 m번째 주사 신호 출력 회로에 포함된 상기 버퍼 회로는, 이후 연결 신호를 수신하는 제1 단자, 샘플링 노드에 연결된 제2 단자 및 상기 센싱 온 신호를 수신하는 게이트 단자를 포함하는 제14 트랜지스터; 상기 샘플링 노드에 연결된 제1 단자 및 상기 보조 오프 레벨 전압에 연결된 제2 단자를 포함하는 제3 커패시터; 상기 샘플링 노드에 연결된 제1 단자 및 상기 센싱 온 신호를 수신하는 제2 단자를 포함하는 제4 커패시터; 센싱 모드 활성화 클럭 신호를 수신하는 제1 단자, 제3 노드에 연결된 제2 단자 및 상기 샘플링 노드에 연결된 게이트 단자를 포함하는 제15 트랜지스터; 상기 제2 구동 노드에 연결된 제1 단자, 제2 단자 및 상기 센싱 모드 활성화 클럭 신호를 수신하는 게이트 단자를 포함하는 제16 트랜지스터; 상기 제16 트랜지스터의 상기 제2 단자에 연결된 제1 단자, 상기 오프 레벨 전압에 연결된 제2 단자 및 상기 샘플링 노드에 연결된 게이트 단자를 포함하는 제17 트랜지스터; 상기 제3 노드에 연결된 제1 단자, 상기 제1 구동 노드에 연결된 제2 단자 및 상기 샘플링 노드에 연결된 게이트 단자를 포함하는 제18 트래지스터; 상기 제3 노드에 연결된 제1 단자, 상기 연결 신호를 수신하는 제2 단자 및 상기 제1 구동 노드에 연결된 게이트 단자를 포함하는 제19 트랜지스터; 제3 클럭 신호를 수신하는 제1 단자, 주사 신호 출력 노드에 연결된 제2 단자 및 상기 제1 구동 노드에 연결된 게이트 단자를 포함하는 제1 트랜지스터; 및 상기 주사 신호 출력 노드에 연결된 제1 단자, 상기 오프 레벨 전압에 연결된 제2 단자 및 상기 제2 구동 노드에 연결된 게이트 단자를 포함하는 제2 트랜지스터를 포함할 수 있다.
또한, 상기 복수의 화소 각각은, 발광 소자; 상기 데이터 신호에 기초하여 상기 발광 소자에 흐르는 전류량을 제어하는 구동 트랜지스터; 상기 주사선에 연결된 게이트 단자를 포함하며, 상기 데이터 신호를 입력 받는 스위칭 트랜지스터; 및 상기 주사선에 연결된 게이트 단자를 포함하며, 상기 발광 소자의 제1 단자에 연결되는 센싱 트랜지스터를 포함할 수 있다.
본 발명에 의하면, 표시 소자의 이동도 및 열화를 정확하게 센싱할 수 있다.
또한, 본 발명에 의하면 주사 스테이지에 포함된 특정 트랜지스터에 가해지는 전압 스트레스를 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 구성을 나타낸 도면이다.
도 2는 도 1에 도시된 화소의 구조를 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 주사 구동부의 구성을 나타내는 도면이다.
도 4는 도 3에 도시된 주사 신호 출력 회로들 중 어느 하나의 구성을 나타내는 도면이다.
도 5는 도 4의 주사 신호 출력 회로가 표시 동작을 위한 주사 신호를 생성하는 것을 설명하기 위한 파형도이다.
도 6은 주사 신호 출력 회로가 센싱 동작의 대상이 되는 센싱 대상 주사선을 선택하는 것을 설명하기 위한 파형도이다.
도 7은 주사 신호 출력 회로가 이동도 센싱 동작을 위한 센싱 신호를 생성하는 것을 설명하기 위한 파형도이다.
도 8은 도 3의 주사 신호 출력 회로가 문턱 전압 센싱 동작을 위한 주사 신호를 생성하는 것을 설명하기 위한 파형도이다.
도 9는 본 발명의 다른 실시예에 의한 주사 구동부의 구성을 나타내는 도면이다.
도 10은 도 9에 도시된 주사 신호 출력 회로들 중 어느 하나의 구성을 나타내는 도면이다.
도 11은 도 10에 도시된 제1 구동 노드의 전위 변화를 설명하기 위한 파형도이다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 이하의 설명에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 도면에서 본 발명과 관계없는 부분은 본 발명의 설명을 명확하게 하기 위하여 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
이하, 본 발명의 실시예들과 관련된 도면들을 참고하여, 본 발명의 실시예에 의한 주사 구동부 및 이를 포함하는 표시 장치에 대해 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 구성을 나타낸 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는, 복수의 화소(PX)를 포함하는 표시부(100), 주사 구동부(210), 데이터 구동부(220), 센싱부(230) 및 타이밍 제어부(240)을 포함할 수 있다.
타이밍 제어부(240)는 외부로부터 입력된 신호들에 기초하여 주사 구동제어신호, 데이터 구동제어신호를 생성할 수 있다. 타이밍 제어부(240)에서 생성된 주사 구동제어신호는 주사 구동부(210)로 공급되고, 데이터 구동제어신호(DCS)는 데이터 구동부(220)로 공급될 수 있다.
주사 구동제어신호는 복수의 클럭 신호(CLK1~CLK4)와 주사 개시 신호(SSP)를 포함할 수 있다. 주사 개시 신호(SSP)는 첫 번째 주사 신호의 출력 타이밍을 제어할 수 있다.
주사 구동부(210)에 공급되는 복수의 클럭 신호(CLK1~CLK4)는 제1 내지 제4 클럭 신호(CLK1~CLK4)를 포함할 수 있다. 제1 내지 제4 클럭 신호(CLK1~CLK4)는 주사 개시 신호(SSP)를 쉬프트시키기 위하여 사용될 수 있다. 또한, 주사 구동부(210)는 상술한 클럭 신호들(CLK1~CLK4) 외에 다른 클럭 신호를 더 제공받을 수도 있다.
데이터 구동제어신호에는 소스 스타트 펄스 및 클럭 신호들이 포함될 수 있다. 소스 스타트 펄스는 데이터의 샘플링 시작 시점을 제어하며, 클럭 신호들은 샘플링 동작을 제어하기 위하여 사용될 수 있다.
주사 구동부(210)는 주사 구동제어신호에 대응하여 주사 신호들을 출력할 수 있다. 주사 구동부(210)는 주사선들(S1~Sn)로 주사 신호를 순차적으로 공급할 수 있다. 여기서 주사 신호는 화소(PX)들에 포함된 트랜지스터가 턴-온될 수 있도록 게이트 온 전압(예를 들면, 하이 레벨의 전압)으로 설정될 수 있다.
데이터 구동부(220)는 데이터 구동제어신호에 대응하여 데이터선(D1~Dm)들로 데이터신호를 공급할 수 있다. 데이터선(D1~Dm)들로 공급된 데이터신호는 주사 신호가 공급된 화소(PX)들로 공급될 수 있다. 이를 위하여, 데이터 구동부(220)는 주사 신호와 동기되도록 데이터선(D1~Dm)들로 데이터신호를 공급할 수 있다.
센싱부(230)는 센싱선들(SL1~SLm)을 통해 화소(PX)들로 초기화 전원을 공급하고 화소(PX)들의 열화 정보를 측정할 수 있다. 도 1에서는 센싱부(230)가 별개의 구성인 것으로 도시되었으나, 센싱부(230)는 데이터 구동부(220)에 포함될 수도 있다.
표시부(100)는 데이터선들(D1~Dm), 주사선들(S1~Sn) 및 센싱선들(SL1~SLm)과 접속되는 복수의 화소(PX)를 포함할 수 있다.
화소(PX)들은 외부로부터 제1 전원(ELVDD) 및 제2 전원(ELVSS)을 공급받을 수 있다.
화소(PXL)들 각각은 자신과 접속된 주사선(S1~Sn)으로 주사 신호가 공급될 때 데이터선(D1~Dm)으로부터 데이터 신호를 공급받을 수 있다. 데이터 신호를 공급받은 화소(PX)는 데이터 신호에 대응하여 제1 전원(ELVDD)으로부터 발광 소자(미도시)를 경유하여 제2 전원(ELVSS)으로 흐르는 전류량을 제어할 수 있다.
이때, 발광 소자는 전류량에 대응하여 소정 휘도의 빛을 생성할 수 있다. 추가적으로, 제1 전원(ELVDD)은 제2 전원(ELVSS)보다 높은 전압으로 설정될 수 있다.
도면에 도시되지는 않았으나, 경우에 따라 화소(PX)는 주사선(S1~Sn) 및 데이터선(D1~Dm) 외에 발광 제어선에 접속될 수도 있으며, 이 경우, 발광 제어 신호를 출력하기 위한 발광 구동부가 더 구비될 수 있다.
도 2는 도 1에 도시된 화소의 구조를 나타낸 도면이다. 도 2에서는 설명의 편의를 위하여, i번째 주사선(Si)과 j번째 데이터선(Dj)에 연결된 화소(PX)를 도시하였다.
화소(PX)는 구동 트랜지스터(M1), 스위칭 트랜지스터(M2), 센싱 트랜지스터(M3), 스토리지 커패시터(Cst) 및 발광 소자(LED)를 포함할 수 있다.
스위칭 트랜지스터(M2)는, j번째 데이터선(Dj)에 연결된 제1 전극, i번째 주사선(Si)에 연결된 게이트 전극, 및 제1 노드(Na)에 연결된 제2 전극을 포함할 수 있다.
스위칭 트랜지스터(M2)는 i번째 주사선(Si)으로부터 주사 신호가 공급될 때 턴-온되어, j번째 데이터선(Dj)으로부터 받은 데이터 신호를 스토리지 커패시터(Cst)로 공급할 수 있다. 또는, 제1 노드(Na)의 전위를 제어할 수 있다.
이 때, 제1 노드(Na)에 연결된 제1 전극과 제2 노드(Nb)에 연결된 제2 전극을 포함하는 스토리지 커패시터(Cst)는 데이터 신호에 대응되는 전압을 충전할 수 있다.
구동 트랜지스터(M1)는, 제1 전원(ELVDD)에 연결된 제1 전극, 발광 소자(LED)에 연결된 제2 전극, 및 제1 노드(Na)에 연결된 게이트 전극을 포함할 수 있다.
구동 트랜지스터(M1)는 게이트-소스 간 전압 값에 대응하여 발광 소자(LED)에 흐르는 전류의 양을 제어할 수 있다.
센싱 트랜지스터(M3)는 j번째 센싱선(SLj)에 연결된 제1 전극, 제2 노드(Nb)에 연결된 제2 전극, i번째 주사선(Si)에 연결된 게이트 전극을 포함할 수 있다. 센싱 트랜지스터(M3)는 i번째 주사선(Si)으로 센싱 신호가 공급되면 턴 온되어 제2 노드(Nb)의 전위를 제어할 수 있다. 또는, i번째 주사선(Si)으로 센싱 신호가 공급되면 센싱 트랜지스터(M3)가 턴 온되어 발광 소자(LED)에 흐르는 전류가 측정될 수 있다.
발광 소자(LED)는 구동 트랜지스터(M1)의 제2 전극에 연결되는 제1 전극(애노드 전극)과, 제2 전원(ELVSS)에 연결되는 제2 전극(캐소드 전극)을 포함할 수 있다. 발광 소자(LED)는 구동 트랜지스터(M1)로부터 공급되는 전류의 양에 대응되는 빛을 생성할 수 있다.
도 2에서, 트랜지스터들(M1~M3)의 제1 전극은 소스 전극 및 드레인 전극 중 어느 하나로 설정되고, 트랜지스터들(M1~M3)의 제2 전극은 제1 전극과 다른 전극으로 설정될 수 있다. 예를 들어, 제1 전극이 소스 전극으로 설정되면 제2 전극은 드레인 전극으로 설정될 수 있다.
또한, 트랜지스터들(M1~M3)은 도 2에 도시된 바와 같이 NMOS 트랜지스터일 수 있다.
구동 트랜지스터(M1)의 이동도를 센싱하는 동안에는 주사선(Si)으로 활성화된 신호가 공급된다.
도 3은 본 발명의 일 실시예에 따른 주사 구동부의 구성을 나타내는 도면이다.
도 3을 참조하면, 주사 구동부(210)는 복수의 주사 신호 출력 회로(SSC1~SSCn)를 포함할 수 있다. 주사 구동부(210)는 표시 장치가 영상을 표시할 수 있도록 주사선들(S1~Sn)로 주사 신호를 공급할 수 있다. 또한, 주사 구동부(210)는 표시 장치가 이동도 센싱 동작과 문턱 전압 센싱 동작을 수행할 수 있도록 센싱 신호를 공급할 수 있다.
주사 신호 출력 회로들(SSC1~SSCn)은 서로 순차적으로 연결될 수 있으며, 각각의 주사 신호 출력 회로(SSC1~SSCn)에는 하나의 주사선이 연결될 수 있다. 주사 신호 출력 회로들(SSC1~SSCn) 각각은 제1 내지 제4 클럭 신호(CLK1~CLK4) 중 적어도 두 개 이상의 클럭 신호를 공급받을 수 있다.
제1 주사 신호 출력 회로(SSC1)는 제1 및 제3 클럭 신호(CLK1, CLK3), 주사 개시 신호(SSP)를 입력 받으며, 첫 번째 주사선(S1) 과 연결될 수 있다. 제2 주사 신호 출력 회로(SSC2)는 제1 주사 신호 출력 회로(SSC1)와 연결되어 제1 주사 신호 출력 회로(SSC1)로부터 출력되는 주사 신호를 입력 받으며, 제2 및 제4 클럭 신호(CLK2, CLK4)를 입력 받을 수 있다. 또한, 제2 주사 신호 출력 회로(SSC2)는 두 번째 주사선(S2)과 연결될 수 있다. 또한, 제n 주사 신호 출력 회로(SSCn)는 제n-1 주사 신호 출력 회로(SSCn-1)와 연결되어 제n-1 주사 신호 출력 회로(SSCn-1)로부터 출력되는 주사 신호를 입력 받으며, 제2 및 제4 클럭 신호(CLK2, CLK4)를 입력 받을 수 있다. 또한, 제n 주사 신호 출력 회로(SSCn)는 n번째 주사선(Sn)과 연결될 수 있다.
표시 장치가 영상을 표시하는 동작을 수행하는 경우, 주사 구동부(210)는 주사 개시 신호(SSP)에 응답하여 첫 번째 내지 n번째 주사선들에 주사 신호를 순차적으로 인가할 수 있다. 예를 들어, 제1 주사 신호 출력 회로(SSC1)가 주사 신호를 출력한 이후 제2 주사 신호 출력 회로(SSC2)가 주사 신호를 출력하고, 제2 주사 신호 출력 회로(SSC2)가 주사 신호를 출력한 이후 제3 주사 신호 출력 회로(SSC3)가 주사 신호를 출력하며, 제n-1 주사 신호 출력 회로(SSCn-1)가 주사 신호를 출력한 이후 제n 주사 신호 출력 회로(SSCn)가 주사 신호를 출력할 수 있다.
표시 장치가 이동도를 센싱하는 동작을 수행하는 경우, 주사 구동부(210)는 센싱 동작이 수행될 센싱 대상 주사선을 선택할 수 있으며, 선택된 센싱 대상 주사선으로 센싱 신호를 출력할 수 있다.
즉, 주사 구동부(210)는 일 프레임의 표시 구간에서 주사선들(S1~Sn)로 주사 신호를 순차적으로 인가하고, 상기 일 프레임의 포치 구간에서는 제2 주사선들(SS1~SSn) 중 적어도 하나로 센싱 신호를 인가할 수 있다.
도 4는 도 3에 도시된 주사 신호 출력 회로들 중 어느 하나의 구성을 나타내는 도면이다. 도 4에서는 설명의 편의를 위하여 제m 주사 신호 출력 회로(SSCm)의 구성을 도시하였다.
도 4를 참조하면, 제m 주사 신호 출력 회로(SSCm)는 구동 회로(211), 및 버퍼 회로(213)를 포함할 수 있다.
구동 회로(211)는 제3 내지 제13 트랜지스터들(T3~T13) 및 제1 및 제2 커패시터들(C1, C2)을 포함할 수 있다.
제3 트랜지스터(T3)는 제1 클럭 신호(CLK1)를 수신하는 제1 단자, 제2 노드(N2)에 연결된 제2 단자 및 제1 노드(N1)에 연결된 게이트 단자를 포함할 수 있다.
제4 트랜지스터(T4)는 온 레벨 전압(VGH)에 연결된 제1 단자, 제1 노드(N1)에 연결된 제2 단자 및 입력 신호인 m-1번째 주사 신호(SCAN[m-1])를 수신하는 게이트 단자를 포함할 수 있다. 한편, 도 4에서는 제4 트랜지스터(T4)의 게이트 단자에 m-1번째 주사 신호(SCAN[m-1])가 입력되는 것으로 도시되었으나, 제1 주사 신호 출력 회로(SSC1)에 포함된 제4 트랜지스터(T4)의 게이트 단자에는 입력 신호로 주사 개시 신호(SSP)가 입력될 수 있다.
제5 트랜지스터(T5)는 제2 노드(N2)에 연결된 제1 단자, 온 레벨 전압(VGH)에 연결된 제2 단자 및 제1 클럭 신호(CLK1)를 수신하는 게이트 단자를 포함할 수 있다.
제6 트랜지스터(T6)는 제2 노드(N2)에 연결된 제1 단자, 온 레벨 전압(VGH)에 연결된 제2 단자 및 제2 노드(N2)에 연결된 게이트 단자를 포함할 수 있다.
제7 트랜지스터(T7)는 제1 노드(N1)에 연결된 제1 단자, 제8 트랜지스터(T8)의 제1 단자에 연결된 제2 단자 및 제3 클럭 신호(CLK3)를 수신하는 게이트 단자를 포함할 수 있다.
제8 트랜지스터(T8)는 제7 트랜지스터(T7)의 제2 단자에 연결된 제1 단자, 연결 신호 출력 노드(LN)에 연결된 제2 단자 및 제2 노드(N2)에 연결된 게이트 단자를 포함할 수 있다.
제9 트랜지스터(T9)는 제1 노드(N1)에 연결된 제1 단자, 연결 신호 출력 노드(LN)에 연결된 제2 단자 및 이후 연결 신호(L[m+2])를 수신하는 게이트 단자를 포함할 수 있다. 한편, 도 4에서는 이후 연결 신호(L[m+2])가 제m+2 주사 신호 출력 회로(SSCm+2)에서 출력되는 연결 신호인 것으로 도시되어 있으나, 실시예에 따라, 이후 연결 신호(L[m+2])는 다른 주사 신호 출력 회로에서 출력되는 연결 신호일 수도 있다.
제1 커패시터(C1)는 제1 노드(N1)에 연결된 제1 단자 및 연결 신호 출력 노드(LN)에 연결된 제2 단자를 포함할 수 있다.
제10 트랜지스터(T10)는 제3 클럭 신호(CLK3)를 수신하는 제1 단자, 연결 신호 출력 노드(LN)에 연결된 제2 단자 및 제1 노드(N1)에 연결된 게이트 단자를 포함할 수 있다.
제11 트랜지스터(T11)는 연결 신호 출력 노드(LN)에 연결된 제1 단자, 오프 레벨 전압(VGL)보다 낮은 전압 레벨을 가진 보조 오프 레벨 전압(VGL1)에 연결된 제2 단자 및 제2 노드(N2)에 연결된 게이트 단자를 포함할 수 있다.
제2 커패시터(C2)는 제2 노드(N2)에 연결된 제1 단자 및 보조 오프 레벨 전압(VGL1)에 연결된 제2 단자를 포함할 수 있다.
제12 트랜지스터(T12)는 제1 노드(N1)에 연결된 제1 단자, 제1 구동 노드(Q1N)에 연결된 제2 단자 및 표시 온 신호(DIS_ON)를 수신하는 게이트 단자를 포함할 수 있다.
제13 트랜지스터(T13)는 제2 노드(N2)에 연결된 제1 단자, 제2 구동 노드(Q2N)에 연결된 제2 단자 및 표시 온 신호(DIS_ON)를 수신하는 게이트 단자를 포함할 수 있다.
다음으로, 버퍼 회로(213)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제14 내지 제19 트랜지스터들(T14~T19), 제3 커패시터(C3) 및 제4 커패시터(C4)를 포함할 수 있다.
제14 트랜지스터(T14)는 이후 연결 신호(L[m+2])를 수신하는 제1 단자, 샘플링 노드(SN)에 연결된 제2 단자 및 센싱 온 신호(SEN_ON)를 수신하는 게이트 단자를 포함할 수 있다.
제3 커패시터(C3)는 샘플링 노드(SN)에 연결된 제1 단자 및 보조 오프 레벨 전압(VGL1)에 연결된 제2 단자를 포함할 수 있다. 실시예에 따라, 제3 커패시터(C3)의 제2 단자는 오프 레벨 전압(VGL)에 연결될 수도 있다.
제4 커패시터(C4)는 샘플링 노드(SN)에 연결된 제1 단자 및 센싱 온 신호(SEN_ON)를 수신하는 제2 단자를 포함할 수 있다.
제15 트랜지스터(T15)는 센싱 모드 활성화 클럭 신호(S_CLK)를 수신하는 제1 단자, 제3 노드(N3), 즉, 제18 트랜지스터(T18)의 제1 단자에 연결된 제2 단자 및 샘플링 노드(SN)에 연결된 게이트 단자를 포함할 수 있다.
제16 트랜지스터(T16)는 제2 구동 노드(Q2N)에 연결된 제1 단자, 제17 트랜지스터(T17)의 제1 단자에 연결된 제2 단자 및 센싱 모드 활성화 클럭 신호(S_CLK)를 수신하는 게이트 단자를 포함할 수 있다.
제17 트랜지스터(T17)는 제16 트랜지스터(T16)의 제2 단자에 연결된 제1 단자, 오프 레벨 전압(VGL)에 연결된 제2 단자 및 샘플링 노드(SN)에 연결된 게이트 단자를 포함할 수 있다.
제18 트랜지스터(T18)은 제3 노드(N3), 즉, 제15 트랜지스터(T15)의 제2 단자에 연결된 제1 단자, 제1 구동 노드(Q1N)에 연결된 제2 단자 및 샘플링 노드(SN)에 연결된 게이트 단자를 포함할 수 있다.
제19 트랜지스터(T19)는 제3 노드(N3) 제1 단자, 연결 신호(L[m])를 수신하는 제2 단자 및 제1 구동 노드(Q1N)에 연결된 게이트 단자를 포함할 수 있다.
제1 트랜지스터(T1)는 제3 클럭 신호(CLK3)를 수신하는 제1 단자, 주사 신호 출력 노드(ON_SC)에 연결된 제2 단자 및 제1 구동 노드(Q1N)에 연결된 게이트 단자를 포함할 수 있다.
제2 트랜지스터(T2)는 주사 신호 출력 노드(ON_SC)에 연결된 제1 단자, 오프 레벨 전압(VGL)에 연결된 제2 단자 및 제2 구동 노드 (Q2N)에 연결된 게이트 단자를 포함할 수 있다.
실시예에 따라, 버퍼 회로(213)는 제1 구동 노드(Q1N)에 연결된 제1 단자, 주사 신호 출력 노드(ON_SC)에 연결된 제2 단자를 포함하는 커패시터를 더 포함할 수 있다.
또한, 실시예에 따라, 버퍼 회로(213)는 제2 구동 노드(Q2N)에 연결된 제1 단자 및 오프 레벨 전압(VGL)에 연결된 제2 단자를 포함하는 커패시터를 더 포함할 수도 있다.
한편, 주사 신호 출력 회로들(SSC1~SSCn) 각각은 복수의 클럭 신호를 수신하고, 이에 기초하여 주사 신호 및 센싱 신호를 출력할 수 있다.
예를 들어, 제m 주사 신호 출력 회로는, 제1 클럭 신호(CLK1) 및 제3 클럭 신호(CLK3)를 수신할 수 있다.
이 때, 제1 클럭 신호(CLK1)의 하강 에지에 인접하여 제3 클럭 신호(CLK3)의 상승 에지가 위치하고, 제3 클럭 신호(CLK3)의 하강 에지에 인접하여 제1 클럭 신호(CLK1)의 상승 에지가 위치하며, 제1 클럭 신호(CLK1)의 활성화 구간과 제3 클럭 신호(CLK3)의 활성화 구간은 서로 중첩되지 않을 수 있다.
표시 장치가 파워 온 상태일 때 일 프레임은 표시 구간과 포치 구간을 포함할 수 있다. 표시 구간에서 표시 온 신호(DIS_ON)는 활성화되고 센싱 모드 활성화 클럭 신호(S_CLK)는 비활성화되며, 포치 구간 내 표시 온 신호(DIS_ON)의 비활성화 구간에서 센싱 모드 활성화 클럭 신호(S_CLK)가 활성화될 수 있다.
나아가, 표시 구간 내 이후 연결 신호(L[m+2])의 활성화 구간에서 센싱 온 신호(SEN_ON)가 활성화 또는 비활성화될 수 있다. 예를 들어, 표시 구간 내 이후 연결 신호(L[m+2])의 활성화 구간에서 센싱 온 신호(SEN_ON)가 활성화되면, 제m 주사 신호 출력 회로(SSCm)의 샘플링 노드(SN)에 샘플링 전압이 저장될 수 있고, 표시 구간 내 이후 연결 신호(L[m+2])의 활성화 구간에서 센싱 온 신호(SEN_ON)가 활성화되지 않으면, 제m 주사 신호 출력 회로(SSCm)에 샘플링 전압이 저장되지 않을 수 있다.
도 5는 도 4의 주사 신호 출력 회로가 표시 동작을 위한 주사 신호를 생성하는 것을 설명하기 위한 파형도이다.
도 5에는 제1 내지 제4 클럭 신호(CLK1~CLK4)가 도시되어 있으나 제m 주사 신호 출력 회로(SSCm)는 제1 클럭 신호(CLK1)와 제3 클럭 신호(CLK3)를 수신하는 것으로 가정하여 설명하도록 한다. 이 경우, 제m+1 주사 신호 출력 회로(SSCm+1)는 제2 클럭 신호(CLK2)와 제4 클럭 신호(CLK4)를 수신할 수 있다.
도 5를 참조하면, 일 프레임의 표시 구간(DISPLAY PERIOD)에서, 센싱 모드 활성화 클럭 신호(S_CLK)는 비활성화(즉, 논리 로우(low) 레벨)를 유지하고, 표시 온 신호(DIS_ON)는 활성화(즉, 논리 하이(high) 레벨)를 유지할 수 있다.
이 때, m-1번째 주사 신호(SCAN[m-1])가 입력되어 제4 트랜지스터(T4)가 턴 온되면, 제1 노드(N1)와 제1 구동 노드(Q1N)는 온 레벨 전압(VGH)으로 충전되고, 그에 따라, 제1 노드(N1)에 인가되는 신호와 제1 구동 노드(Q1N)에 인가되는 제1 구동 신호(Q1)는 온 레벨 전압(VGH)을 가질 수 있다.
한편, m-1번째 주사 신호(SCAN[m-1])가 입력되어 제4 트랜지스터(T4)가 턴 온되면, 비활성화된 제1 클럭 신호(CLK1)에 의해 제2 노드(N2)와 제2 구동 노드(Q2N)는 제1 클럭 신호(CLK1)의 비활성화 전압으로 방전되고, 그에 따라, 제2 노드(N2)에 인가되는 신호와 제2 구동 노드(Q2N)에 인가되는 제2 구동 신호(Q2)는 제1 클럭 신호(CLK1)의 비활성화 전압을 가질 수 있다.
그 결과, 제10 트랜지스터(T10)는 턴 온되고, 제11 트랜지스터(T11)는 턴 오프될 수 있다.
따라서, 제3 클럭 신호(CLK3)가 활성화됨에 따라 주사 신호 출력 노드(ON_SC)를 통해 제3 클럭 신호(CLK3)의 활성화 전압을 가진 주사 신호(SCAN[m]), 즉 주사 온 신호가 출력될 수 있다.
또한, 제3 클럭 신호(CLK3)가 활성화됨에 따라 연결 노드(LN)를 통해 제3 클럭 신호(CLK3)의 활성화 전압을 가진 연결 신호(L[m])가 출력될 수 있다.
한편, 제1 구동 노드(Q1N)가 온 레벨 전압으로 충전되면 제19 트랜지스터(T19)가 턴 온되고, 이에 따라 제3 노드(N3)가 제3 클럭 신호(CLK3)의 활성화 전압을 가진 연결 신호(L[m])로 충전될 수 있다.
즉, 제18 트랜지스터(T18)의 드레인-소스 전압(즉, 제1 단자-제2 단자 간 전압)은 제1 구동 노드(Q1N)에 충전된 온 레벨 전압과 제3 클럭 신호(CLK3)의 활성화 전압을 가진 연결 신호(L[m])의 전압 간 차이일 수 있다. 또한, 제15 트랜지스터(T15)의 드레인-소스 전압은 제3 클럭 신호(CLK3)의 활성화 전압을 가진 연결 신호(L[m])와 비활성화 전압을 가진 센싱 모드 활성화 클럭 신호(S_CLK)의 전압 차이일 수 있다.
예를 들어, 제1 구동 노드(Q1N)에 충전된 온 레벨 전압이 약 54(V), 제3 클럭 신호(CLK3)의 활성화 전압을 가진 연결 신호(L[m])의 전압이 약 25(V), 비활성된 센싱 모드 활성화 클럭 신호(S_CLK)의 전압이 약 -12(V)일 때, 제18 트랜지스터(T18)의 드레인-소스 전압은 약 29(V)이고 제15 트랜지스터(T15)의 드레인-소스 전압은 약 37(V)일 수 있다.
본 발명의 실시예에 의한 주사 신호 출력 회로와 달리, 제18 트랜지스터(T18) 및 제19 트랜지스터(T19)가 구비되지 않은 주사 신호 출력 회로의 경우, 제1 구동 노드(Q1N)에 온 레벨 전압이 충전되고 센싱 모드 활성화 클럭 신호(S_CLK)에 비활성화된 신호가 입력되면 제15 트랜지스터(T15)의 드레인-소스 전압에 매우 큰 전압이 가해지게 된다. 즉, 제15 트랜지스터(T15)에 높은 전압 스트레스가 지속적으로 가해진다.
따라서, 본 발명의 실시예와 같이, 제18 트랜지스터(T18) 및 제19 트랜지스터(T19)를 추가함으로써 제15 트랜지스터(T15)에 가해지는 높은 전압 스트레스를 완화할 필요가 있다.
이후, 제3 클럭 신호(CLK3)가 다시 비활성화됨에 따라, 주사 신호 출력 노드(ON_SC)를 통해 제3 클럭 신호(CLK3)의 비활성화 전압을 가진 주사 오프 신호가 출력될 수 있다.
또한, 제3 클럭 신호(CLK3)가 다시 비활성화됨에 따라 연결 노드(LN)를 통해 제3 클럭 신호(CLK3)의 비활성화 전압을 가진 연결 신호(L[m])가 출력될 수 있다.
이러한 방식으로, 서로 순차적으로 연결된 주사 신호 출력 회로들(SSC1~SSCn)은 표시 장치의 일 프레임의 표시 구간(DISPLAY PERIOD)에서 활성화 전압을 가진 주사 신호를 순차적으로 출력할 수 있다.
도 6은 주사 신호 출력 회로가 센싱 동작의 대상이 되는 센싱 대상 주사선을 선택하는 것을 설명하기 위한 파형도이다.
도 6을 참조하면, 먼저 제1 클럭 신호(CLK1)가 활성화되면, 제2 노드(N2)는 온 레벨 전압(VGH)으로 충전되고, 이에 따라 제11 트랜지스터(T11)이 턴 온된다. 이 때, 이후 연결 신호(L[m+2])가 활성화되면, 보조 오프 레벨 전압(VGL1)이 제11 트랜지스터(T11)과 제9 트랜지스터(T9)을 거쳐 제1 노드(N1)과 제1 구동 노드(Q1N)를 리셋(reset)시킬 수 있다.
이후 연결 신호(L[m+2])가 활성화된 상태에서 센싱 온 신호(SEN_ON)가 활성화됨에 따라 제14 트랜지스터(T14)가 턴 온되고, 그에 따라, 샘플링 노드(SN)가 이후 연결 신호(L[m+2])의 활성화 전압으로 충전될 수 있다. 그 결과, 샘플링 노드(SN)는 제3 커패시터(C3)를 이용하여 샘플링 전압을 저장하여 유지할 수 있다.
즉, 복수의 주사 신호 출력 회로(SSC1~SSCn) 중 센싱 대상으로 선택된 주사선에 연결된 주사 신호 출력 회로에 대해서만 센싱 온 신호(SEN_ON)가 활성화될 수 있다.
한편, 본 명세서에서는 이후 연결 신호(L[m+2])가 m+2번째 주사 신호 출력 회로(SSCm+2)에서 출력되는 연결 신호인 것으로 도시되어 있으나, 실시예에 따라, 이후 연결 신호(L[m+2])는 다른 주사 신호 출력 회로에서 출력되는 연결 신호일 수도 있다.
도 7은 주사 신호 출력 회로가 이동도 센싱 동작을 위한 센싱 신호를 생성하는 것을 설명하기 위한 파형도이다.
도 7을 참조하면, 일 프레임의 포치 구간(PORCH PERIOD)에서, 샘플링 노드(SN)가 제3 커패시터(C3)를 이용하여 샘플링 전압을 유지하고 있는 주사 신호 출력 회로(SSCm) 내 제15 트랜지스터(T15) 및 제18 트랜지스터(T18)는 샘플링 전압에 의해 턴 온될 수 있다.
제15 트랜지스터(T15) 및 제18 트랜지스터(T18)가 턴 온 상태일 때 센싱 모드 활성화 클럭 신호(S_CLK)가 활성화되면, 제1 구동 노드(Q1N)는 센싱 모드 활성화 클럭 신호(S_CLK)의 활성화 전압으로 충전될 수 있다.
이에, 제1 구동 노드(Q1N)에 인가되는 제1 구동 신호(Q1)는 센싱 모드 활성화 클럭 신호(S_CLK)의 활성화 전압을 가질 수 있다. 그 결과, 제1 트랜지스터(T1)가 턴 온되고, 센싱 신호 출력 노드(ON_SS)를 통해 제3 클럭 신호(CLK3)의 활성화 전압을 가진 센싱 신호(SENS[m]) 즉, 센싱 온 신호가 출력될 수 있다. 이 때, 제3 클럭 신호(CLK3)을 제외한 나머지 클럭 신호(CLK1, CLKS, CLK4)는 비활성화 전압을 가질 수 있으나 본 발명이 이에 제한되는 것은 아니며, 나머지 클럭 신호(CLK1, CLK2, CLK4)도 활성화 전압을 가질 수도 있다.
일 프레임의 포치 구간(PORCH PERIOD)에서, 샘플링 전압을 저장하지 않은 주사 신호 출력 회로(SSC1~SSCm-1, SSCm+1~SSCn) 내 제15 트랜지스터(T15) 및 제18 트랜지스터(T18)는 턴 온되지 않기 때문에, 제3 클럭 신호(CLK3)의 활성화 전압을 갖는 센싱 온 신호를 출력할 수 없다.
도 8은 도 3의 주사 신호 출력 회로가 문턱 전압 센싱 동작을 위한 주사 신호를 생성하는 것을 설명하기 위한 파형도이다.
표시 장치가 파워 오프 상태일 때 일 프레임은 문턱 전압 센싱 구간(VTH SENSING PERIOD)을 포함하고, 문턱 전압 센싱 구간(VTH SENSING PERIOD)에서 표시 장치는 문턱 전압 센싱 동작을 수행할 수 있다.
일 프레임의 문턱 전압 센싱 구간(VTH SENSING PERIOD)에서 제1 내지 제n 주사 신호 출력 회로들은 일 프레임의 표시 구간(DISPLAY PERIOD)과 동일하게 제1 내지 제n 주사선들에 주사 온 신호를 순차적으로 인가할 수 있다.
이 때, 일 프레임의 문턱 전압 센싱 구간(VTH SENSING PERIOD)의 일 수평 주기는 일 프레임의 표시 구간의 일 수평 주기보다 길 수 있으며, 이는 제1 내지 제4 클럭 신호들(CLK1~CLK4)의 펄스 폭을 조절함으로써 이루어질 수 있다.
표시 장치의 일 프레임의 문턱 전압 센싱 구간(VTH SENSING PERIOD)에서, 센싱 모드 활성화 클럭 신호(S_CLK)는 활성화를 유지하고, 표시 온 신호(DIS_ON)도 활성화를 유지할 수 있다.
이 때, m-1번째 주사 신호(SCAN[m-1)가 활성화되어 제4 트랜지스터(T4)가 턴 온되면, 제1 노드(N1)와 제1 구동 노드(Q1N)는 온 레벨 전압(VGH)으로 충전되고, 그에 따라, 제1 노드(N1)에 인가되는 신호와 제1 구동 노드(Q1N)에 인가되는 제1 구동 신호(Q1)는 온 레벨 전압(VGH)을 가질 수 있다.
한편, m-1번째 주사 신호(SCAN[m-1])가 활성화되어 제4 트랜지스터(T4)가 턴 온되면, 비활성화된 제1 클럭 신호(CLK1)에 의해 제2 노드(N2)와 제2 구동 노드(Q2N)는 제1 클럭 신호(CLK1)의 비활성화 전압으로 방전되고, 그에 따라, 제2 노드(N2)에 인가되는 신호와 제2 구동 노드(Q2N)에 인가되는 제2 구동 신호(Q2)는 제1 클럭 신호(CLK1)의 비활성화 전압을 가질 수 있다.
그 결과, 제1 트랜지스터(T1)와 제10 트랜지스터(T10)는 턴 온되고, 제2 트랜지스터(T2)와 제11 트랜지스터(T11)는 턴 오프될 수 있다.
따라서, 제3 클럭 신호(CLK3)가 활성화됨에 따라, 주사 신호 출력 노드(ON_SC)를 통해 제3 클럭 신호(CLK3)의 활성화 전압을 가진 주사 신호(SCAN[m]) 즉, 주사 온 신호가 출력되고, 연결 노드(LN)를 통해 제3 클럭 신호(CLK3)의 활성화 전압을 가진 연결 신호(L[m])가 출력될 수 있다.
이후, 제3 클럭 신호(CLK3)가 다시 비활성화됨에 따라, 주사 신호 출력 노드(ON_SC)를 통해 제3 클럭 신호(CLK3)의 비활성화 전압을 가진 주사 신호(SCAN[m]) 즉, 주사 오프 신호가 출력되고, 연결 노드(LN)를 통해 제3 클럭 신호(CLK3)의 비활성화 전압을 가진 연결 신호(L[m])가 출력될 수 있다.
즉, 표시 온 신호(DIS_ON)가 활성화를 유지하고 있기 때문에, 주사 신호(SCAN[m])와 연결 신호(L[m])는 실질적으로 동일한 파형을 가질 수 있다.
이러한 방식으로, 주사 구동부(210) 내 서로 순차적으로 연결된 주사 신호 출력 회로(SSC1~SSCn)들은 표시 장치의 일 프레임의 문턱 전압 센싱 구간(VTH SENSING PERIOD)에서 제3 클럭 신호(CLK3)의 활성화 전압을 가진 주사 신호(SCAN[m]) 즉, 주사 온 신호를 순차적으로 출력할 수 있다.
도 9는 본 발명의 다른 실시예에 의한 주사 구동부의 구성을 나타내는 도면이다. 도 9에서는 상술한 실시예와 비교하여 변경된 부분을 중심으로 설명을 진행하며, 상술한 실시예와 중복되는 부분에 대해서는 설명을 생략하도록 한다. 이에 따라, 이하에서는 주사 신호 출력 회로들(SSC1'~SSCn') 간 연결 관계에 중점을 두어 설명하도록 한다.
도 9를 참조하면, 주사 구동부(210')는 복수의 주사 신호 출력 회로(SSC1'~SSCn')를 포함할 수 있으며, 적어도 두 개 이상의 주사 신호 출력 회로들(SSC1'~SSCn')은 서로 연결될 수 있다.
예를 들어, 제1 주사 신호 출력 회로(SSC1')는 주사 개시 신호(SSP')를 입력 받으며, 첫 번째 주사선(S1)과 연결될 수 있다. 제2 주사 신호 출력 회로(SSC2')는 주사 개시 신호(SSP')를 입력 받으며, 두 번째 주사선(S2)과 연결될 수 있다. 제3 주사 신호 출력 회로(SSC3')는 제1 주사 신호 출력 회로(SSC1')와 연결되어 제1 주사 신호 출력 회로(SSC1')로부터 출력되는 주사 신호를 입력 받으며, 제3 주사선(S3)과 연결될 수 있다. 제4 주사 신호 출력 회로(SSC4')는 제2 주사 신호 출력 회로(SSC2')와 연결되어 제2 주사 신호 출력 회로(SSC2')로부터 출력되는 주사 신호를 입력 받으며, 제4 주사선(S4)과 연결될 수 있다. 제n 주사 신호 출력 회로(SSCn')는 제n-2 주사 신호 출력 회로(SSCn-2')와 연결되어 제n-2 주사 신호 출력 회로(SSCn-2')로부터 출력되는 주사 신호를 입력 받으며, 제n 주사선(Sn)과 연결될 수 있다.
도 10은 도 9에 도시된 주사 신호 출력 회로들 중 어느 하나의 구성을 나타내는 도면이다. 도 10에서는 설명의 편의를 위하여 제m 주사 신호 출력 회로(SSCm')의 구성을 도시하였다.
도 10에서는 상술한 실시예와 비교하여 변경된 부분을 중심으로 설명을 진행하며, 상술한 실시예와 중복되는 부분에 대해서는 설명을 생략하도록 한다.
도 10을 참조하면, 구동 회로(211)에 포함된 제4 트랜지스터(T4)는 온 레벨 전압(VGH)에 연결된 제1 단자, 제1 노드(N1)에 연결된 제2 단자 및 m-2번째 주사 신호(SCAN[m-2])를 수신하는 게이트 단자를 포함할 수 있다.
제4 트랜지스터(T4)의 게이트 단자에 m-2번째 주사 신호(SCAN[m-2])를 입력하는 경우, 제4 트랜지스터(T4)의 게이트 단자에 m-1번째 주사 신호(SCAN[m-1])를 입력하는 경우에 비하여, 표시 동작을 위한 주사 신호를 생성하는 과정에서 제1 구동 노드(Q1N)의 프리 차징(pre-charging) 기간을 늘릴 수 있다.
도 11은 도 10에 도시된 제1 구동 노드(Q1N)의 전위 변화를 설명하기 위한 파형도이다.
상술한 바와 같이, 제4 트랜지스터(T4)의 게이트 전극에 활성화된 신호가 입력되면 제1 구동 노드(Q1N)가 온 레벨 전압(VGH)으로 충전되기 시작한다.
따라서, 도 11에 도시된 바와 같이, 제4 트랜지스터(T4)의 게이트 단자에 m-2번째 주사 신호(SCAN[m-2])를 입력하는 경우, 제1 기간(P1) 동안 제1 구동 노드(Q1N)가 프리 차징될 수 있다.
이와 달리, 제4 트랜지스터(T4)의 게이트 단자에 m-1번째 주사 신호(SCAN[m-1])를 입력하는 경우, 제1 기간(P1)보다 짧은 제2 기간(P2) 동안 제1 구동 노드(Q1N)가 프리 차징될 수 있다. 즉, 본 발명의 다른 실시예에 의한 주사 구동부의 경우 제1 구동 노드(Q1N)의 프리 차징 기간을 길게 늘림으로써 보다 정확한 주사 신호를 출력할 수 있다.
도 9 내지 도 11을 참조로 하여 설명한 것과 같이, 본 발명의 다른 실시예에 의할 경우, 첫 번째 주사 신호 출력 회로(SSC1)뿐만 아니라 두 번째 주사 신호 출력 회로(SSC2)도 입력 신호로서 주사 개시 신호(SSP')를 입력 받는다. 여기서, 주사 개시 신호(SSP')가 활성화되는 구간은, 제1 클럭 신호(CLK1)가 활성화되기 시작하는 시점(제1 클럭 신호(CLK1)의 상승 에지에 대응)부터 활성화된 제2 클럭 신호(CLK2)가 비활성화되기 시작하는 시점(제2 클럭 신호(CLK2)의 하강 에지에 대응)까지의 기간보다 길도록 설정될 수 있다.
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
PX: 화소 100: 표시부
210: 주사 구동부 220: 데이터 구동부
230: 센싱부 240: 타이밍 제어부

Claims (20)

  1. 각각이 주사선에 연결된 제1 내지 제n(n은 2 이상의 자연수) 주사 신호 출력 회로들을 포함하는 주사 구동부에 있어서,
    상기 제1 내지 제n 주사 신호 출력 회로들 각각은,
    주사 개시 신호 또는 이전 주사 신호 중 어느 하나인 입력 신호, 클럭 신호, 표시 온 신호 및 온 레벨 전압에 기초하여 제1 구동 노드에 제1 구동 신호를 인가하고 제2 구동 노드에 제2 구동 신호를 인가하며, 연결 신호 출력 노드에 연결 신호를 인가하는 구동 회로; 및
    상기 구동 회로로부터 상기 연결 신호, 상기 제1 구동 신호 및 상기 제2 구동 신호를 입력 받고, 상기 제1 구동 신호, 상기 제2 구동 신호, 오프 레벨 전압 및 상기 클럭 신호에 기초하여 상기 주사선으로 주사 신호를 출력하는 버퍼 회로를 포함하는 주사 구동부.
  2. 제1항에 있어서, 상기 버퍼 회로는,
    샘플링 노드에, 센싱 온 신호에 기초하여 이동도 센싱 대상 주사선에 주사 온 신호를 제공하기 위한 샘플링 전압을 저장하는 주사 구동부.
  3. 제1항에 있어서,
    일 프레임은 표시 구간과 포치 구간을 포함하고,
    상기 표시 구간 동안 상기 제1 내지 제n 주사 신호 출력 회로들 각각은 상기 주사선을 통해 주사 온 신호를 출력하는 주사 구동부.
  4. 제3항에 있어서,
    상기 포치 구간 동안 상기 제1 내지 제n 주사 신호 출력 회로들 중 적어도 어느 하나는 상기 주사선을 통해 주사 온 신호를 출력하는 주사 구동부.
  5. 제1항에 있어서,
    상기 클럭 신호는 제1 클럭 신호, 제2 클럭 신호, 제3 클럭 신호 및 제4 클럭 신호를 포함하며,
    상기 제1 내지 제n 주사 신호 출력 회로들 각각은,
    상기 제1 내지 제4 클럭 신호 중 적어도 두 개의 클럭 신호를 입력 받는 주사 구동부.
  6. 제5항에 있어서,
    상기 제1 클럭 신호 및 상기 제3 클럭 신호를 입력 받는 m(m은 상기 n 보다 작은 자연수)번째 주사 신호 출력 회로에 포함된 구동 회로는,
    상기 제1 클럭 신호를 수신하는 제1 단자, 제2 노드에 연결된 제2 단자 및 제1 노드에 연결된 게이트 단자를 포함하는 제3 트랜지스터;
    상기 온 레벨 전압에 연결된 제1 단자, 상기 제1 노드에 연결된 제2 단자 및 상기 입력 신호를 수신하는 게이트 단자를 포함하는 제4 트랜지스터;
    상기 제2 노드에 연결된 제1 단자, 상기 온 레벨 전압에 연결된 제2 단자 및 상기 제1 클럭 신호를 수신하는 게이트 단자를 포함하는 제5 트랜지스터;
    상기 제2 노드에 연결된 제1 단자, 상기 온 레벨 전압에 연결된 제2 단자 및 상기 제2 노드에 연결된 게이트 단자를 포함하는 제6 트랜지스터;
    상기 제1 노드에 연결된 제1 단자, 제2 단자 및 상기 제3 클럭 신호를 수신하는 게이트 단자를 포함하는 제7 트랜지스터;
    상기 제7 트랜지스터의 상기 제2 단자에 연결된 제1 단자, 상기 연결 신호 출력 노드에 연결된 제2 단자 및 상기 제2 노드에 연결된 게이트 단자를 포함하는 제8 트랜지스터;
    상기 제1 노드에 연결된 제1 단자, 상기 연결 신호 출력 노드에 연결된 제2 단자 및 이후 연결 신호를 수신하는 게이트 단자를 포함하는 제9 트랜지스터;
    상기 제1 노드에 연결된 제1 단자 및 상기 연결 신호 출력 노드에 연결된 제2 단자를 포함하는 제1 커패시터;
    상기 제3 클럭 신호를 수신하는 제1 단자, 상기 연결 신호 출력 노드에 연결된 제2 단자 및 상기 제1 노드에 연결된 게이트 단자를 포함하는 제10 트랜지스터;
    상기 연결 신호 출력 노드에 연결된 제1 단자, 상기 오프 레벨 전압보다 낮은 전압 레벨을 가진 보조 오프 레벨 전압에 연결된 제2 단자 및 상기 제2 노드에 연결된 게이트 단자를 포함하는 제11 트랜지스터;
    상기 제2 노드에 연결된 제1 단자 및 상기 보조 오프 레벨 전압에 연결된 제2 단자를 포함하는 제2 커패시터;
    상기 제1 노드에 연결된 제1 단자, 상기 제1 구동 노드에 연결된 제2 단자 및 상기 표시 온 신호를 수신하는 게이트 단자를 포함하는 제12 트랜지스터; 및
    상기 제2 노드에 연결된 제1 단자, 상기 제2 구동 노드에 연결된 제2 단자 및 상기 표시 온 신호를 수신하는 게이트 단자를 포함하는 제13 트랜지스터를 포함하는 주사 구동부.
  7. 제6항에 있어서,
    첫 번째 주사 신호 출력 회로에 포함된 상기 제4 트랜지스터는, 상기 입력 신호로서 상기 주사 개시 신호를 입력 받고,
    두 번째 주사 신호 출력 회로 내지 n번째 주사 신호 출력 회로에 포함된 상기 제4 트랜지스터는, 상기 입력 신호로서 이전 주사 신호를 입력 받는 주사 구동부.
  8. 제6항에 있어서,
    첫 번째 및 두 번째 주사 신호 출력 회로에 포함된 상기 제4 트랜지스터는, 상기 입력 신호로서 상기 주사 개시 신호를 입력 받고,
    i(i는 3 이상 n 이하의 자연수)번째 주사 신호 출력 회로에 포함된 제4 트랜지스터는 상기 입력 신호로서 i-2번째 주사 신호 출력 회로에서 출력되는 주사 신호를 입력 받는 주사 구동부.
  9. 제6항에 있어서,
    상기 m번째 주사 신호 출력 회로에 포함된 상기 버퍼 회로는,
    이후 연결 신호를 수신하는 제1 단자, 샘플링 노드에 연결된 제2 단자 및 상기 센싱 온 신호를 수신하는 게이트 단자를 포함하는 제14 트랜지스터;
    상기 샘플링 노드에 연결된 제1 단자 및 상기 보조 오프 레벨 전압에 연결된 제2 단자를 포함하는 제3 커패시터;
    상기 샘플링 노드에 연결된 제1 단자 및 상기 센싱 온 신호를 수신하는 제2 단자를 포함하는 제4 커패시터;
    센싱 모드 활성화 클럭 신호를 수신하는 제1 단자, 제3 노드에 연결된 제2 단자 및 상기 샘플링 노드에 연결된 게이트 단자를 포함하는 제15 트랜지스터;
    상기 제2 구동 노드에 연결된 제1 단자, 제2 단자 및 상기 센싱 모드 활성화 클럭 신호를 수신하는 게이트 단자를 포함하는 제16 트랜지스터;
    상기 제16 트랜지스터의 상기 제2 단자에 연결된 제1 단자, 상기 오프 레벨 전압에 연결된 제2 단자 및 상기 샘플링 노드에 연결된 게이트 단자를 포함하는 제17 트랜지스터;
    상기 제3 노드에 연결된 제1 단자, 상기 제1 구동 노드에 연결된 제2 단자 및 상기 샘플링 노드에 연결된 게이트 단자를 포함하는 제18 트래지스터;
    상기 제3 노드에 연결된 제1 단자, 상기 연결 신호를 수신하는 제2 단자 및 상기 제1 구동 노드에 연결된 게이트 단자를 포함하는 제19 트랜지스터;
    제3 클럭 신호를 수신하는 제1 단자, 주사 신호 출력 노드에 연결된 제2 단자 및 상기 제1 구동 노드에 연결된 게이트 단자를 포함하는 제1 트랜지스터; 및
    상기 주사 신호 출력 노드에 연결된 제1 단자, 상기 오프 레벨 전압에 연결된 제2 단자 및 상기 제2 구동 노드에 연결된 게이트 단자를 포함하는 제2 트랜지스터를 포함하는 주사 구동부.
  10. 제6항에 있어서,
    m+1번째 주사 신호 출력 회로는 상기 제2 클럭 신호 및 상기 제4 클럭 신호를 입력 받는 주사 구동부.
  11. 복수의 화소를 포함하는 표시부;
    상기 표시부에 데이터 신호를 공급하는 데이터 구동부;
    상기 표시부에 주사 신호를 공급하는 주사 구동부; 및
    상기 데이터 구동부 및 상기 주사 구동부를 제어하는 타이밍 제어부를 포함하며,
    상기 주사 구동부는, 각각이 주사선에 연결된 제1 내지 제n(n은 2 이상의 자연수) 주사 신호 출력 회로들을 포함하고,
    상기 제1 내지 제n 주사 신호 출력 회로들 각각은,
    주사 개시 신호 또는 이전 주사 신호 중 어느 하나인 입력 신호, 클럭 신호, 표시 온 신호 및 온 레벨 전압에 기초하여 제1 구동 노드에 제1 구동 신호를 인가하고 제2 구동 노드에 제2 구동 신호를 인가하며, 연결 신호 출력 노드에 연결 신호를 인가하는 구동 회로; 및
    상기 구동 회로로부터 상기 연결 신호, 상기 제1 구동 신호 및 상기 제2 구동 신호를 입력 받고, 상기 제1 구동 신호, 상기 제2 구동 신호, 오프 레벨 전압 및 상기 클럭 신호에 기초하여 상기 주사선으로 주사 신호를 출력하는 버퍼 회로를 포함하는 표시 장치.
  12. 제11항에 있어서,
    상기 표시 장치가 파워 온 상태일 때, 일 프레임은 표시 구간과 포치 구간을 포함하고,
    상기 표시 구간 동안 상기 제1 내지 제n 주사 신호 출력 회로들 각각은 상기 주사선을 통해 주사 온 신호를 출력하는 표시 장치.
  13. 제12항에 있어서,
    상기 포치 구간 동안 상기 제1 내지 제n 주사 신호 출력 회로들 중 적어도 어느 하나는 상기 주사선을 통해 주사 온 신호를 출력하는 표시 장치.
  14. 제13항에 있어서,
    상기 표시 장치가 파워 오프 상태일 때, 상기 일 프레임은 문턱 전압 센싱 구간을 포함하며,
    상기 문턱 전압 센싱 구간 동안 상기 제1 내지 제n 주사 신호 출력 회로들 각각은 상기 주사선을 통해 주사 온 신호를 순차적으로 출력하는 표시 장치.
  15. 제14항에 있어서,
    상기 타이밍 제어부는, 제1 클럭 신호, 제2 클럭 신호, 제3 클럭 신호 및 제4 클럭 신호를 포함하는 상기 클럭 신호를 상기 주사 구동부로 공급하며,
    상기 제1 내지 제n 주사 신호 출력 회로들 각각은, 상기 제1 내지 제4 클럭 신호 중 적어도 두 개의 클럭 신호를 입력 받는 표시 장치.
  16. 제15항에 있어서,
    상기 제1 클럭 신호 및 상기 제3 클럭 신호를 입력 받는 m(m은 상기 n 보다 작은 자연수)번째 주사 신호 출력 회로에 포함된 구동 회로는,
    상기 제1 클럭 신호를 수신하는 제1 단자, 제2 노드에 연결된 제2 단자 및 제1 노드에 연결된 게이트 단자를 포함하는 제3 트랜지스터;
    상기 온 레벨 전압에 연결된 제1 단자, 상기 제1 노드에 연결된 제2 단자 및 상기 입력 신호를 수신하는 게이트 단자를 포함하는 제4 트랜지스터;
    상기 제2 노드에 연결된 제1 단자, 상기 온 레벨 전압에 연결된 제2 단자 및 상기 제1 클럭 신호를 수신하는 게이트 단자를 포함하는 제5 트랜지스터;
    상기 제2 노드에 연결된 제1 단자, 상기 온 레벨 전압에 연결된 제2 단자 및 상기 제2 노드에 연결된 게이트 단자를 포함하는 제6 트랜지스터;
    상기 제1 노드에 연결된 제1 단자, 제2 단자 및 상기 제3 클럭 신호를 수신하는 게이트 단자를 포함하는 제7 트랜지스터;
    상기 제7 트랜지스터의 상기 제2 단자에 연결된 제1 단자, 상기 연결 신호 출력 노드에 연결된 제2 단자 및 상기 제2 노드에 연결된 게이트 단자를 포함하는 제8 트랜지스터;
    상기 제1 노드에 연결된 제1 단자, 상기 연결 신호 출력 노드에 연결된 제2 단자 및 이후 연결 신호를 수신하는 게이트 단자를 포함하는 제9 트랜지스터;
    상기 제1 노드에 연결된 제1 단자 및 상기 연결 신호 출력 노드에 연결된 제2 단자를 포함하는 제1 커패시터;
    상기 제3 클럭 신호를 수신하는 제1 단자, 상기 연결 신호 출력 노드에 연결된 제2 단자 및 상기 제1 노드에 연결된 게이트 단자를 포함하는 제10 트랜지스터;
    상기 연결 신호 출력 노드에 연결된 제1 단자, 상기 오프 레벨 전압보다 낮은 전압 레벨을 가진 보조 오프 레벨 전압에 연결된 제2 단자 및 상기 제2 노드에 연결된 게이트 단자를 포함하는 제11 트랜지스터;
    상기 제2 노드에 연결된 제1 단자 및 상기 보조 오프 레벨 전압에 연결된 제2 단자를 포함하는 제2 커패시터;
    상기 제1 노드에 연결된 제1 단자, 상기 제1 구동 노드에 연결된 제2 단자 및 상기 표시 온 신호를 수신하는 게이트 단자를 포함하는 제12 트랜지스터; 및
    상기 제2 노드에 연결된 제1 단자, 상기 제2 구동 노드에 연결된 제2 단자 및 상기 표시 온 신호를 수신하는 게이트 단자를 포함하는 제13 트랜지스터를 포함하는 표시 장치.
  17. 제16항에 있어서,
    첫 번째 주사 신호 출력 회로에 포함된 상기 제4 트랜지스터는, 상기 입력 신호로서 상기 주사 개시 신호를 입력 받고,
    두 번째 주사 신호 출력 회로 내지 n번째 주사 신호 출력 회로에 포함된 상기 제4 트랜지스터는, 상기 입력 신호로서 이전 주사 신호를 입력 받는 표시 장치.
  18. 제16항에 있어서,
    첫 번째 및 두 번째 주사 신호 출력 회로에 포함된 상기 제4 트랜지스터는, 상기 입력 신호로서 상기 주사 개시 신호를 입력 받고,
    i(i는 3 이상 n 이하의 자연수)번째 주사 신호 출력 회로에 포함된 제4 트랜지스터는 상기 입력 신호로서 i-2번째 주사 신호 출력 회로에서 출력되는 주사 신호를 입력 받는 표시 장치.
  19. 제16항에 있어서,
    상기 m번째 주사 신호 출력 회로에 포함된 상기 버퍼 회로는,
    이후 연결 신호를 수신하는 제1 단자, 샘플링 노드에 연결된 제2 단자 및 상기 센싱 온 신호를 수신하는 게이트 단자를 포함하는 제14 트랜지스터;
    상기 샘플링 노드에 연결된 제1 단자 및 상기 보조 오프 레벨 전압에 연결된 제2 단자를 포함하는 제3 커패시터;
    상기 샘플링 노드에 연결된 제1 단자 및 상기 센싱 온 신호를 수신하는 제2 단자를 포함하는 제4 커패시터;
    센싱 모드 활성화 클럭 신호를 수신하는 제1 단자, 제3 노드에 연결된 제2 단자 및 상기 샘플링 노드에 연결된 게이트 단자를 포함하는 제15 트랜지스터;
    상기 제2 구동 노드에 연결된 제1 단자, 제2 단자 및 상기 센싱 모드 활성화 클럭 신호를 수신하는 게이트 단자를 포함하는 제16 트랜지스터;
    상기 제16 트랜지스터의 상기 제2 단자에 연결된 제1 단자, 상기 오프 레벨 전압에 연결된 제2 단자 및 상기 샘플링 노드에 연결된 게이트 단자를 포함하는 제17 트랜지스터;
    상기 제3 노드에 연결된 제1 단자, 상기 제1 구동 노드에 연결된 제2 단자 및 상기 샘플링 노드에 연결된 게이트 단자를 포함하는 제18 트래지스터;
    상기 제3 노드에 연결된 제1 단자, 상기 연결 신호를 수신하는 제2 단자 및 상기 제1 구동 노드에 연결된 게이트 단자를 포함하는 제19 트랜지스터;
    제3 클럭 신호를 수신하는 제1 단자, 주사 신호 출력 노드에 연결된 제2 단자 및 상기 제1 구동 노드에 연결된 게이트 단자를 포함하는 제1 트랜지스터; 및
    상기 주사 신호 출력 노드에 연결된 제1 단자, 상기 오프 레벨 전압에 연결된 제2 단자 및 상기 제2 구동 노드에 연결된 게이트 단자를 포함하는 제2 트랜지스터를 포함하는 표시 장치.
  20. 제19항에 있어서, 상기 복수의 화소 각각은,
    발광 소자;
    상기 데이터 신호에 기초하여 상기 발광 소자에 흐르는 전류량을 제어하는 구동 트랜지스터;
    상기 주사선에 연결된 게이트 단자를 포함하며, 상기 데이터 신호를 입력 받는 스위칭 트랜지스터; 및
    상기 주사선에 연결된 게이트 단자를 포함하며, 상기 발광 소자의 제1 단자에 연결되는 센싱 트랜지스터를 포함하는 표시 장치.
KR1020180166337A 2018-12-20 2018-12-20 주사 구동부 및 이를 포함하는 표시 장치 KR102592015B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180166337A KR102592015B1 (ko) 2018-12-20 2018-12-20 주사 구동부 및 이를 포함하는 표시 장치
US16/680,414 US11004376B2 (en) 2018-12-20 2019-11-11 Scan driver and display device including the same
CN201911314338.3A CN111354302A (zh) 2018-12-20 2019-12-19 扫描驱动器和包括该扫描驱动器的显示装置
TW108147063A TW202040535A (zh) 2018-12-20 2019-12-20 掃描驅動器及包含其之顯示裝置
US17/238,166 US20210241669A1 (en) 2018-12-20 2021-04-22 Scan driver and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180166337A KR102592015B1 (ko) 2018-12-20 2018-12-20 주사 구동부 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20200077665A true KR20200077665A (ko) 2020-07-01
KR102592015B1 KR102592015B1 (ko) 2023-10-24

Family

ID=71098751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180166337A KR102592015B1 (ko) 2018-12-20 2018-12-20 주사 구동부 및 이를 포함하는 표시 장치

Country Status (4)

Country Link
US (2) US11004376B2 (ko)
KR (1) KR102592015B1 (ko)
CN (1) CN111354302A (ko)
TW (1) TW202040535A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10991314B2 (en) 2018-12-12 2021-04-27 Samsung Display Co., Ltd. Scan driver and display device having the same
US11100847B2 (en) 2019-02-07 2021-08-24 Samsung Display Co., Ltd. Scan driver and display device including the same
US11348530B2 (en) 2018-12-10 2022-05-31 Samsung Display Co., Ltd. Scan driver and display device having the same
KR102625095B1 (ko) * 2022-08-12 2024-01-16 주식회사 사피엔반도체 검사 기능의 제어가 가능한 픽셀 및 디스플레이 장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210077099A (ko) * 2019-12-16 2021-06-25 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20230134052A (ko) * 2022-03-11 2023-09-20 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
TWI821995B (zh) * 2022-04-15 2023-11-11 啟端光電股份有限公司 微發光二極體顯示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110123111A (ko) * 2010-05-06 2011-11-14 삼성모바일디스플레이주식회사 주사 구동 회로 및 이를 이용한 표시 장치
KR20120033672A (ko) * 2010-09-30 2012-04-09 삼성모바일디스플레이주식회사 구동 장치 및 이를 포함하는 표시 장치
KR20160092078A (ko) * 2015-01-26 2016-08-04 삼성디스플레이 주식회사 센싱 구동 회로 및 이를 포함하는 표시 장치
KR20170087086A (ko) * 2016-01-19 2017-07-28 삼성디스플레이 주식회사 스캔 구동 회로 및 이를 포함하는 유기 발광 표시 장치
KR20180031879A (ko) * 2016-09-20 2018-03-29 삼성디스플레이 주식회사 스캔 드라이버 및 이를 포함하는 표시 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102411910B (zh) * 2010-09-21 2013-09-18 群康科技(深圳)有限公司 显示装置及其画面显示方向的调节方法
KR101804315B1 (ko) 2010-12-06 2018-01-11 삼성디스플레이 주식회사 표시 장치, 표시 장치를 위한 주사 구동 장치 및 그 구동 방법
KR102281753B1 (ko) 2015-04-14 2021-07-27 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
KR20180096843A (ko) * 2017-02-20 2018-08-30 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
KR102611474B1 (ko) 2018-12-28 2023-12-11 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
KR20200071206A (ko) 2018-12-10 2020-06-19 삼성디스플레이 주식회사 주사 구동부 및 이를 포함하는 표시 장치
KR102617381B1 (ko) 2019-02-15 2023-12-27 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
US11348530B2 (en) 2018-12-10 2022-05-31 Samsung Display Co., Ltd. Scan driver and display device having the same
KR20200072635A (ko) 2018-12-12 2020-06-23 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
KR20200097382A (ko) 2019-02-07 2020-08-19 삼성디스플레이 주식회사 주사 구동부 및 이를 포함하는 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110123111A (ko) * 2010-05-06 2011-11-14 삼성모바일디스플레이주식회사 주사 구동 회로 및 이를 이용한 표시 장치
KR20120033672A (ko) * 2010-09-30 2012-04-09 삼성모바일디스플레이주식회사 구동 장치 및 이를 포함하는 표시 장치
KR20160092078A (ko) * 2015-01-26 2016-08-04 삼성디스플레이 주식회사 센싱 구동 회로 및 이를 포함하는 표시 장치
KR20170087086A (ko) * 2016-01-19 2017-07-28 삼성디스플레이 주식회사 스캔 구동 회로 및 이를 포함하는 유기 발광 표시 장치
KR20180031879A (ko) * 2016-09-20 2018-03-29 삼성디스플레이 주식회사 스캔 드라이버 및 이를 포함하는 표시 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11348530B2 (en) 2018-12-10 2022-05-31 Samsung Display Co., Ltd. Scan driver and display device having the same
US10991314B2 (en) 2018-12-12 2021-04-27 Samsung Display Co., Ltd. Scan driver and display device having the same
US11100847B2 (en) 2019-02-07 2021-08-24 Samsung Display Co., Ltd. Scan driver and display device including the same
KR102625095B1 (ko) * 2022-08-12 2024-01-16 주식회사 사피엔반도체 검사 기능의 제어가 가능한 픽셀 및 디스플레이 장치

Also Published As

Publication number Publication date
KR102592015B1 (ko) 2023-10-24
TW202040535A (zh) 2020-11-01
CN111354302A (zh) 2020-06-30
US11004376B2 (en) 2021-05-11
US20200202761A1 (en) 2020-06-25
US20210241669A1 (en) 2021-08-05

Similar Documents

Publication Publication Date Title
KR102592015B1 (ko) 주사 구동부 및 이를 포함하는 표시 장치
KR102390093B1 (ko) 게이트 구동 회로 및 표시 장치
US8284150B2 (en) Shift register and organic light emitting display device using the same
KR20180002851A (ko) 화소 회로 및 표시 장치 및 그 구동 방법
KR20200135633A (ko) 스캔 구동부 및 이를 포함하는 표시 장치
US8232954B2 (en) Shift register and organic light emitting display device using the same
KR102578838B1 (ko) 게이트 구동부 및 이를 포함하는 표시장치
KR20200097382A (ko) 주사 구동부 및 이를 포함하는 표시 장치
US20130147697A1 (en) Liquid Crystal Display Device Having Discharge Circuit And Method Of Driving Thereof
US20100171689A1 (en) Shift register and organic light emitting display device using the same
KR20210024343A (ko) 스테이지 및 이를 포함하는 주사 구동부
KR20180057776A (ko) 표시장치
KR102536161B1 (ko) 디스플레이 장치의 스캔 드라이버 및 이를 포함하는 디스플레이 장치
KR20200071206A (ko) 주사 구동부 및 이를 포함하는 표시 장치
US9466239B2 (en) Current drive type display device and drive method thereof
US11120750B2 (en) Stage and scan driver including the stage
KR102480481B1 (ko) 표시 장치 및 그 구동 방법
KR102366197B1 (ko) 표시장치 및 그 구동 방법
CN110517640B (zh) 像素驱动方法
KR102329082B1 (ko) 유기발광다이오드 표시장치
KR20200100247A (ko) 스캔 구동부 및 이를 포함하는 표시 장치
KR20110050303A (ko) 주사 구동 장치
KR20200040346A (ko) 게이트 구동부 및 이를 포함하는 표시 장치
KR102034055B1 (ko) Oled 표시 장치 및 그의 구동 방법
KR102509115B1 (ko) 표시장치와 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant