KR20200067927A - 촬상 장치 및 촬상 방법, 카메라 모듈, 및 전자 기기 - Google Patents

촬상 장치 및 촬상 방법, 카메라 모듈, 및 전자 기기 Download PDF

Info

Publication number
KR20200067927A
KR20200067927A KR1020207015938A KR20207015938A KR20200067927A KR 20200067927 A KR20200067927 A KR 20200067927A KR 1020207015938 A KR1020207015938 A KR 1020207015938A KR 20207015938 A KR20207015938 A KR 20207015938A KR 20200067927 A KR20200067927 A KR 20200067927A
Authority
KR
South Korea
Prior art keywords
pixel
signal
unit
output
failure
Prior art date
Application number
KR1020207015938A
Other languages
English (en)
Other versions
KR102246424B1 (ko
Inventor
타쿠미 오카
아츠시 스즈키
나오키 카와즈
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority to KR1020217011823A priority Critical patent/KR102374769B1/ko
Publication of KR20200067927A publication Critical patent/KR20200067927A/ko
Application granted granted Critical
Publication of KR102246424B1 publication Critical patent/KR102246424B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H04N17/002—Diagnosis, testing or measuring for television systems or their details for television cameras
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • H04N25/683—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects by defect estimation performed on the scene signal, e.g. real time or on the fly detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • H04N25/69—SSIS comprising testing or correcting structures for circuits other than pixel cells
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H04N5/3675—
    • H04N5/378—
    • H04N5/379—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Studio Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Traffic Control Systems (AREA)

Abstract

본 개시는, 복수의 기판이 적층된 구조의 촬상 소자에서의 고장을 검출할 수 있도록 하는 촬상 장치 및 촬상 방법, 카메라 모듈, 및 전자 기기에 관한 것이다. 제2의 기판에 마련된 행구동부가, 제1의 기판에 마련된 화소 어레이의 화소 신호의 축적 및 판독을 제어하는 제어 신호를 출력하는 타이밍과, 행구동부에서 출력된 제어 신호가, 화소 어레이를 통과하여, 검출되는 타이밍을 비교하여, 일치하는지의 여부에 의해, 고장을 검출한다. 본 개시는, 차량에 탑재되는 촬상 장치에 적용할 수 있다.

Description

촬상 장치 및 촬상 방법, 카메라 모듈, 및 전자 기기{IMAGING APPARATUS AND IMAGING METHOD, CAMERA MODULE, AND ELECTRONIC APPARATUS}
본 개시는, 촬상 장치 및 촬상 방법, 카메라 모듈, 및 전자 기기에 관한 것으로, 특히, 복수의 기판이 적층된 구조의 장치에서의 고장을 검출할 수 있도록 한 촬상 장치 및 촬상 방법, 카메라 모듈, 및 전자 기기에 관한 것이다.
화상을 촬상하는 촬상 소자는, 소형화가 진행하여, 다양한 용도에 사용되도록 되어 있다.
근래에는, 차량의 전방을 촬상하고, 촬상한 화상에 의거하여, 주행 중의 레인, 전방을 주행 중의 차량, 및 튀어나오는 보행자 등을 식별하고, 위험을 회피하는 운전을 지원하는 기능을 탑재하는 차량도 보급되어 오고 있다.
그런데, 이와 같은 기능의 일부로서의 촬상 소자에 관해서는, 고장이 발생하면 오검출(誤檢出)이 발생하여, 적절한 운전 지원이 행하여지지 않게 되기 때문에, 운전 지원에 의해 위험을 회피할 수 없게 되어 버릴 가능성이 있다.
이와 같은 이유로부터 차량탑재용의 촬상 소자에 관해서는, ISO26262(자동차의 전기/전자에 관한 기능 안전에 과해서의 국제 규격)에 의해 아날로그 회로의 동작 중의 고장 검출 기능이 요구되어 있다.
이와 같은 요구가 있는 중에서, 촬상 소자의 수평 신호선의 단선(斷線)에 관한 고장을 검출하는 기술이 제안되어 있다(특허 문헌 1, 2 참조).
특허 문헌 1 : 일본국 특개2009-118427호 공보 특허 문헌 2 : 일본국 특개2009-284470호 공보
그런데, 근래에는, 입사광의 광량에 응한 화소 신호를 생성하는 포토 다이오드가 마련된 제1의 기판과, 포토 다이오드에 의해 생성된 화소 신호를 신호 처리하는 신호 처리부 등이 배치된 제2의 기판이 적층된 상태에서 전기적으로 접속된 촬상 장치가 보급되어 있다.
그런데, 상술한 고장을 검출하는 기술에서는, 복수의 기판이 적층된 구조의 촬상 장치의 고장을 검출할 수는 없다.
본 개시는, 이와 같은 상황을 감안하여 이루어진 것으로, 특히, 복수의 기판이 적층된 구조의 촬상 장치에서의 고장을 검출할 수 있도록 하는 것이다.
본 개시의 제1의 측면의 촬상 장치는, 화소와 화소 제어선을 갖는 제1의 기판과, 상기 제1의 기판과 적층되는 제2의 기판을 구비하고, 상기 제2의 기판은, 행구동부(行驅動部)와 고장 검출부를 가지며, 상기 화소 제어선의 일단은, 제1의 접속 전극을 통하여 상기 행구동부에 접속되고, 상기 화소 제어선의 타단은, 제2의 접속 전극을 통하여 상기 고장 검출부에 접속되고, 상기 행구동부는, 상기 제1의 접속 전극을 통하여 상기 화소 제어선에 상기 화소의 동작을 제어하는 제어 신호를 공급하고, 상기 고장 검출부는, 상기 제1의 접속 전극, 상기 화소 제어선, 및 상기 제2의 접속 전극을 통하여 공급되는 상기 제어 신호에 의거하여 고장을 검출하는 촬상 장치이다.
상기 제1의 접속 전극 및 상기 제2의 접속 전극은, 상기 제1의 기판과 상기 제2의 기판을 관통하는 관통 전극으로 구성되어 있고, 상기 제1의 기판과 상기 제2의 기판은, 상기 관통 전극에 의해 전기적으로 접속된 상태에서 적층되도록 할 수 있다.
상기 화소는 어레이형상으로 배치되고, 상기 화소의 처리 대상이 되는 어드레스의 정보와, 상기 어드레스의 정보에 의해 특정되는 화소가 제어되는 타이밍의 정보를 출력하는 제어부를 또한 포함시킬 수 있고, 상기 고장 검출부에는, 상기 제어부에서 출력되는 어드레스의 정보에 의해 특정되는, 상기 화소의 동작을 제어하는 제어 신호를 공급하는 행구동부와, 상기 제어부에서 출력되는 어드레스의 정보에 의해 특정되는, 상기 행구동부에서 공급되는, 상기 화소의 동작을 제어하는 제어 신호를 검출하고, 검출 신호를 출력하는 검출부와, 상기 어드레스의 정보에 의해 특정되는 화소가 제어되는 타이밍에서, 상기 검출부에서, 상기 제어부에서 출력되는 어드레스의 정보에 의해 특정되는, 상기 화소의 동작을 제어하는 제어 신호가 검출된 때 상기 검출 신호가 출력되는지의 여부에 의거하여, 상기 제어 신호의 펄스출력의 고장을 검출하는 펄스출력 고장 검출부를 포함시킬 수 있다.
상기 검출부에는, 상기 제어부에서 출력되는 어드레스의 정보에 의해 특정되는, 상기 화소의 동작을 제어하는 제어 신호를 검출하는 스위칭 게이트를 포함시킬 수 있고, 상기 제어부에서 출력되는 어드레스의 정보에 의해 특정되는 상기 스위칭 게이트에만 전력을 공급하고, 상기 스위칭 게이트는, 상기 화소의 동작을 제어하는 제어 신호를 검출할 때, Hi 신호를, 상기 제어 신호마다 설정된 버스에 출력시키고, 상기 펄스출력 고장 검출부에는, 상기 제어 신호마다 설정된 버스에 출력되는 신호와, 상기 어드레스의 정보에 의해 특정되는 화소가 제어되는 타이밍을 나타내는 신호에 응한 값을, 상기 제어 신호마다 유지하는 복수의 유지부를 포함시킬 수 있고, 상기 유지부가 유지하는 값에 응하여, 상기 제어 신호의 펄스출력의 고장을 검출시키도록 할 수 있다.
상기 복수의 유지부에는, 상기 제어 신호마다 설정된 버스에 출력되는 신호와, 상기 어드레스의 정보에 의해 특정되는 화소가 제어된 상태인 것을 나타내는 고정된 신호에 응한 값을, 상기 제어 신호마다 유지시키고, 상기 펄스출력 고장 검출부에는, 상기 유지부가 유지하는 값에 응하여, 상기 제어 신호의 펄스출력의 고장을 검출시키도록 할 수 있다.
상기 행구동부와, 상기 제1의 기판은, 관통 전극으로 이루어지는 상기 제1의 접속 전극에 의해 접속되고, 상기 검출부와, 상기 제1의 기판은, 상기 관통 전극과는 다른 타의(他の) 관통 전극으로 이루어지는 상기 제2의 접속 전극에 의해 전기적으로 접속되어 있도록 할 수 있다.
상기 제어부에는, 상기 화소의 처리 대상이 되는 어드레스의 정보를 상기 행구동부, 및 상기 검출부에 출력시키고, 상기 행구동부에는, 상기 어드레스의 정보에 대응하는 스스로의 어드레스의 선택 정보를 출력시키고, 상기 검출부에는, 상기 어드레스의 정보에 대응하는 스스로의 어드레스의 선택 정보를 출력시키고, 상기 고장 검출부에는, 상기 행구동부의 상기 어드레스의 선택 정보와, 상기 검출부의 상기 어드레스의 선택 정보를 각각 상기 제어부에 의해 출력된 어드레스 정보와 비교하여, 비교 결과에 의거하여, 상기 행구동부, 및 상기 검출부에서의, 어드레스 선택기능의 고장을 검출하는 어드레스 선택기능 고장 검출부를 포함시킬 수 있다.
본 개시의 제1의 측면의 촬상 방법은, 화소와 화소 제어선을 갖는 제1의 기판과, 상기 제1의 기판과 적층되는 제2의 기판을 구비하고, 상기 제2의 기판은, 행구동부와 고장 검출부를 가지며, 상기 화소 제어선의 일단은, 제1의 접속 전극을 통하여 상기 행구동부에 접속되고, 상기 화소 제어선의 타단은, 제2의 접속 전극을 통하여 상기 고장 검출부에 접속되고, 상기 행구동부는, 상기 제1의 접속 전극을 통하여 상기 화소 제어선에 상기 화소의 동작을 제어하는 제어 신호를 공급하고, 상기 고장 검출부는, 상기 제1의 접속 전극, 상기 화소 제어선, 및 상기 제2의 접속 전극을 통하여 공급되는 상기 제어 신호에 의거하여 고장을 검출하는 스텝을 포함하는 촬상 방법이다.
본 개시의 제1의 측면의 카메라 모듈은, 화소와 화소 제어선을 갖는 제1의 기판과, 상기 제1의 기판과 적층되는 제2의 기판을 구비하고, 상기 제2의 기판은, 행구동부와 고장 검출부를 가지며, 상기 화소 제어선의 일단은, 제1의 접속 전극을 통하여 상기 행구동부에 접속되고, 상기 화소 제어선의 타단은, 제2의 접속 전극을 통하여 상기 고장 검출부에 접속되고, 상기 행구동부는, 상기 제1의 접속 전극을 통하여 상기 화소 제어선에 상기 화소의 동작을 제어하는 제어 신호를 공급하고, 상기 고장 검출부는, 상기 제1의 접속 전극, 상기 화소 제어선, 및 상기 제2의 접속 전극을 통하여 공급되는 상기 제어 신호에 의거하여 고장을 검출하는 카메라 모듈이다.
본 개시의 제1의 측면의 전자 기기는, 화소와 화소 제어선을 갖는 제1의 기판과, 상기 제1의 기판과 적층되는 제2의 기판을 구비하고, 상기 제2의 기판은, 행구동부와 고장 검출부를 가지며, 상기 화소 제어선의 일단은, 제1의 접속 전극을 통하여 상기 행구동부에 접속되고, 상기 화소 제어선의 타단은, 제2의 접속 전극을 통하여 상기 고장 검출부에 접속되고, 상기 행구동부는, 상기 제1의 접속 전극을 통하여 상기 화소 제어선에 상기 화소의 동작을 제어하는 제어 신호를 공급하고, 상기 고장 검출부는, 상기 제1의 접속 전극, 상기 화소 제어선, 및 상기 제2의 접속 전극을 통하여 공급되는 상기 제어 신호에 의거하여 고장을 검출하는 전자 기기이다.
본 개시의 제1의 측면에서는, 화소와 화소 제어선을 갖는 제1의 기판과, 행구동부와 고장 검출부를 갖는 제2의 기판이 적층되고, 상기 화소 제어선의 일단이, 제1의 접속 전극을 통하여 상기 행구동부에 접속되고, 상기 화소 제어선의 타단이, 제2의 접속 전극을 통하여 상기 고장 검출부에 접속되고, 상기 행구동부에 의해, 상기 제1의 접속 전극을 통하여 상기 화소 제어선에 상기 화소의 동작을 제어하는 제어 신호가 공급되고, 상기 고장 검출부에 의해, 상기 제1의 접속 전극, 상기 화소 제어선, 및 상기 제2의 접속 전극을 통하여 공급되는 상기 제어 신호에 의거하여 고장이 검출된다.
본 개시의 제2의 측면의 촬상 장치는, 화소와, 상기 화소에 접속되는 수직 신호선을 갖는 제1의 기판과, 상기 제1의 기판과 적층되는 제2의 기판을 구비하고, 상기 제2의 기판은, 신호 공급 회로, 아날로그 디지털 변환 회로, 및 고장 검출부를 가지며, 상기 수직 신호선의 일단은, 제1의 접속 전극을 통하여 상기 신호 공급 회로에 접속되고, 상기 수직 신호선의 타단은, 제2의 접속 전극을 통하여 상기 아날로그 디지털 변환 회로에 접속되고, 상기 신호 공급 회로는, 상기 제1의 접속 전극을 통하여 상기 수직 신호선에 더미 화소 신호를 공급하고, 상기 아날로그 디지털 변환 회로는, 상기 더미 화소 신호에 의거하여 디지털 신호를 출력하고, 상기 고장 검출부는, 상기 디지털 신호에 의거하여 고장을 검출하는 촬상 장치이다.
본 개시의 제2의 측면에서는, 화소와, 상기 화소에 접속되는 수직 신호선을 갖는 제1의 기판과, 상기 제1의 기판과 적층되는 제2의 기판이 마련되고, 상기 제2의 기판에는, 신호 공급 회로, 아날로그 디지털 변환 회로, 및 고장 검출부가 마련되고, 상기 수직 신호선의 일단이, 제1의 접속 전극을 통하여 상기 신호 공급 회로에 접속되고, 상기 수직 신호선의 타단이, 제2의 접속 전극을 통하여 상기 아날로그 디지털 변환 회로에 접속되고, 상기 신호 공급 회로에 의해, 상기 제1의 접속 전극을 통하여 상기 수직 신호선에 더미 화소 신호가 공급되고, 상기 아날로그 디지털 변환 회로에 의해, 상기 더미 화소 신호에 의거하여 디지털 신호가 출력되고, 상기 고장 검출부에 의해, 상기 디지털 신호에 의거하여 고장이 검출된다.
본 개시의 제3의 측면의 촬상 장치는, 화소가 탑재된 제1의 기판과, 상기 화소에 의해 촬상된 화상을 신호 처리하는 신호 처리부가 탑재된 제2의 기판을 포함하고, 상기 제1의 기판과 상기 제2의 기판이 전기적으로 접속된 상태에서 적층되고, 상기 신호 처리부는, 상기 신호 처리에 의해 고장을 검출하는 촬상 장치이다.
본 개시의 제3의 측면에서는, 화소가 탑재된 제1의 기판과, 상기 화소에 의해 촬상된 화상을 신호 처리하는 신호 처리부가 탑재된 제2의 기판이 전기적으로 접속된 상태에서 적층되고, 상기 신호 처리부에 의해, 상기 신호 처리에 의해 고장이 검출된다.
본 개시에 의하면, 복수의 기판이 적층된 구조의 촬상 소자에서의 고장을 검출하는 것이 가능해진다.
도 1은 본 개시의 차량의 구성례를 설명하는 도면.
도 2는 도 1의 프런트 카메라 모듈의 구성례를 설명하는 도면.
도 3은 도 1의 차량에 의한 운전 지원 처리를 설명하는 플로우 차트.
도 4는 도 2의 촬상 소자와 프런트 카메라 ECU를 실현하는 하드웨어의 구성례를 설명하는 도면.
도 5는 도 2의 촬상 소자와 프런트 카메라 ECU를 실현하는 기능의 제1의 실시의 형태의 구성례를 설명하는 도면.
도 6은 도 4의 촬상 소자와 프런트 카메라 ECU에 의해 실현되는 고장 검출 처리를 설명하는 도면.
도 7은 도 4의 촬상 소자와 프런트 카메라 ECU에 의한 행어드레스 선택기능 고장 검출 처리를 설명하는 플로우 차트.
도 8은 도 4의 촬상 소자와 프런트 카메라 ECU에 의한 행어드레스 선택기능 고장 검출 처리를 설명하는 도면.
도 9는 도 4의 제어선 게이트의 구성례를 설명하는 도면.
도 10은 도 4의 펄스출력 고장 검출부의 구성례를 설명하는 도면.
도 11은 도 4의 제어선 게이트에 의한 제어선 게이트 관리 처리를 설명하는 플로우 차트.
도 12는 도 4의 펄스출력 고장 검출부에 의한 펄스출력 고장 검출 처리를 설명하는 플로우 차트.
도 13은 도 4의 펄스출력 고장 검출부에 의한 펄스출력 고장 검출 처리를 설명하는 도면.
도 14는 제1의 실시의 형태를 실현하는 기능의 제1의 변형례인 펄스출력 고장 검출부의 변형례를 설명하는 도면.
도 15는 도 14의 펄스출력 고장 검출부에 의한 펄스출력 고장 검출 처리를 설명하는 도면.
도 16은 제1의 실시의 형태를 실현하는 기능의 제2의 변형례인 촬상 소자와 프런트 카메라 ECU의 변형례를 설명하는 도면.
도 17은 도 16의 촬상 소자와 프런트 카메라 ECU에 의한 화소 제어선 고장 검출 처리를 설명하는 플로우 차트.
도 18은 도 2의 촬상 소자와 프런트 카메라 ECU의 제2의 실시의 형태의 구성례를 설명하는 도면.
도 19는 도 18의 촬상 소자와 프런트 카메라 ECU에 의한 ADC+TCV 고장 검출 처리를 설명하는 도면.
도 20은 도 18의 촬상 소자와 프런트 카메라 ECU에 의한 ADC+TCV 고장 검출 처리에서의 제1의 동작 시험(試驗)을 설명하는 도면.
도 21은 도 18의 촬상 소자와 프런트 카메라 ECU에 의한 ADC+TCV 고장 검출 처리에서의 제2의 동작 시험을 설명하는 도면.
도 22는 도 18의 촬상 소자와 프런트 카메라 ECU에 의한 ADC+TCV 고장 검출 처리에서의 제3의 동작 시험을 설명하는 도면.
도 23은 도 18의 촬상 소자와 프런트 카메라 ECU에 의한 ADC+TCV 고장 검출 처리에서의 제4의 동작 시험을 설명하는 도면.
도 24는 도 19의 촬상 소자와 프런트 카메라 ECU에 의한 ADC+TCV 고장 검출 처리를 설명하는 플로우 차트.
도 25는 제2의 실시의 형태를 실현하는 기능의 제1의 변형례를 설명하는 도면.
도 26은 제3의 실시의 형태를 실현하는 기능의 구성례를 설명하는 도면.
도 27은 도 26의 보정부의 구성례를 설명하는 도면.
도 28은 화소 신호의 행 단위 및 열 단위의 보정 방법을 설명하는 도면.
도 29는 도 27의 보정부에 의한 보정 처리를 설명하는 플로우 차트.
도 30은 도 27의 보정부에 의한 보정 처리를 설명하는 플로우 차트.
도 31은 제4의 실시의 형태를 실현하는 구성례를 설명하는 도면.
도 32는 제5의 실시의 형태를 실현하는 3장의 칩이 적층되는 제1의 구성례를 설명하는 도면.
도 33은 제5의 실시의 형태를 실현하는 3장의 칩이 적층되는 제2의 구성례를 설명하는 도면.
도 34는 제5의 실시의 형태를 실현하는 3장의 칩이 적층되는 제3의 구성례를 설명하는 도면.
도 35는 제5의 실시의 형태를 실현하는 3장의 칩이 적층되는 제4의 구성례를 설명하는 도면.
도 36은 제5의 실시의 형태를 실현하는 3장의 칩이 적층되는 제5의 구성례를 설명하는 도면.
도 37은 비교기와 카운터가 동일 칩에 배치되는 경우의 화소 신호용 TSV의 구성례를 설명하는 도면.
도 38은 비교기와 카운터가 다른 칩에 배치되는 경우의 화소 신호용 TSV의 구성례를 설명하는 도면.
도 39는 칼럼 ADC의 구성례를 설명하는 도면.
도 40은 에어리어 ADC의 구성례를 설명하는 도면.
도 41은 2층 구조의 촬상 소자를 WCSP에 의해 실현하는 경우의 개략의 구조례를 설명하는 도면.
도 42는 도 41의 촬상 소자의 회로 배치 구성례를 설명하는 도면.
도 43은 도 41의 촬상 소자의 단면 구조의 예를 설명하는 도면.
도 44는 도 41의 촬상 소자의 타의(他の) 상하 배선 접속 구조를 이용한 경우의 회로 배치례를 설명하는 도면.
도 45는 도 41의 촬상 소자의 상세 구조를 설명하는 도면.
도 46은 도 41의 촬상 소자의 변형례 그 1을 설명하는 도면.
도 47은 도 41의 촬상 소자의 변형례 그 2를 설명하는 도면.
도 48은 도 41의 촬상 소자의 변형례 그 3을 설명하는 도면.
도 49는 3층 구조의 촬상 소자를 WCSP에 의해 실현하는 경우의 개략의 구조례를 설명하는 도면.
도 50은 3층 구조의 촬상 소자를 WCSP에 의해 실현하는 경우의 개략의 구조례를 설명하는 도면.
도 51은 본 개시의 프런트 카메라 모듈을 적용한 전자 기기로서의 촬상 장치의 구성례를 도시하는 블록도.
도 52는 본 개시의 기술을 적용한 프런트 카메라 모듈의 사용례를 설명하는 도면.
도 53은 차량 제어 시스템의 개략적인 구성례를 도시하는 블록도.
도 54는 촬상부의 설치 위치의 한 예를 도시하는 설명도.
이하에 첨부 도면을 참조하면서, 본 개시의 알맞은 실시의 형태에 관해 상세히 설명한다. 또한, 본 명세서 및 도면에서, 실질적으로 동일한 기능 구성을 갖는 구성 요소에 관해서는, 동일한 부호를 붙임에 의해 중복 설명을 생략한다.
또한, 이하의 순서로 설명을 행한다.
1. 제1의 실시의 형태
2. 제2의 실시의 형태
3. 제3의 실시의 형태
4. 제4의 실시의 형태
5. 제5의 실시의 형태
6. 화소 신호용 TSV에 관해
7. ADC의 종별에 대해
8. WCSP의 구조례
9. 전자 기기에의 적용례
10. 촬상 소자의 사용례
11. 이동체에의 응용례
≪1. 제1의 실시의 형태≫
<본 개시의 차량의 구성례>
도 1을 참조하여, 본 개시의 차량의 구성례에 관해 설명한다.
본 개시의 차량(11)은, ECU(31), 프런트 카메라 모듈(32), 스티어링(33), 헤드 램프(34), 모터(35), 엔진(36), 브레이크(37), 및 표시부(38)를 구비하고 있다.
ECU(Electronic Control Unit)(31)는, 전자 제어에 관한 차량(11)의 동작의 전체를 제어하는 것이고, 예를 들면, 프런트 카메라 모듈(32), 스티어링(33), 헤드 램프(34), 모터(35), 엔진(36), 브레이크(37), 및 표시부(38)에서 공급되는 정보에 의거하여, 각종의 운전에 관한 동작이나 드라이버의 운전 지원을 실현한다.
프런트 카메라 모듈(32)은, 촬상 소자를 포함하고, 차량(11)의 전방, 특히, 주행 중의 전방의 화상을 촬상하고, 촬상한 화상에 의거하여, 주행 중의 레인, 전방에 존재하는 차량, 및 보행자 등을 인식하여, 인식 결과를 ECU(31)에 공급한다. 또한, 프런트 카메라 모듈(32)은, 내장하는 촬상 소자 등의 고장을 검출하고, 고장이 검출된 경우, 그 취지를 ECU(31)에 공급한다. 이 처리에 의해 ECU(31)는, 프런트 카메라 모듈(32)에 의해 촬상된 화상에 의거한 인식 결과를 이용한 운전에 관한 동작이나 운전 지원을 정지함과 함께, 그 취지를 표시부(38)에 표시한다.
스티어링(33)은, 주행 방향을 제어하기 위하는 것이고, 통상은 유저인 드라이버에 의해 조작되는 것이지만, ECU(31)에 의해 제어되는 일도 있다. 즉, 예를 들면, 프런트 카메라 모듈(32)에 의해 주행 중의 전방에 보행자나 차량이 검출되고, 충돌의 우려가 있을 것 같은 경우, ECU(31)의 판단에 의해 스티어링(33)이 제어되어, 충돌이 회피되는 운전 지원이 실현된다.
헤드 램프(34)는, 특히 야간 등에서 드라이버에 의한 목시(目視)가 곤란한 상황에서 차량(11)의 전방을 밝게 조사한 전조등이고, 통상은, 드라이버에 의해 도시되지 않은 스위치 등이 조작되어, 로우 빔 및 하이 빔의 점등 및 소등이 제어된다. 또한, 헤드 램프(34)는, ECU(31)에 의해 제어되는 일도 있다. 예를 들면, 프런트 카메라 모듈(32)에 의해 대향차(對向車)가 검출된 경우, ECU(31)의 판단에 의해, 하이 빔의 점등을 로우 빔의 점등으로 전환하고, 대향차의 검출이 없어진 경우, 재차 하이 빔의 점등으로 제어되는 운전 지원이 실현된다.
모터(35) 및 엔진(36)은, 모두 차량(11)을 구동하기 위한 동력원이고, 모터(35)는, 전력에 의해 구동하고, 엔진(36)은, 가솔린이나 경유 등의 연료에 의해 구동한다. 또한, 모터(35) 및 엔진(36)은, ECU(31)에 의해 제어된다. 즉, 예를 들면, 발진시 등, 엔진(36)에 의한 효율이 나쁘고 연비(燃費)를 저감시켜 버리는 상황에서는, 모터(35)만을 구동시킨다. 또한, 주행 상태에 응하여, 예를 들면, 엔진(36)에 의한 효율이 좋은 타이밍에서는, 모터(35)의 구동을 정지시켜, 엔진(36)에 의해 구동하도록 제어한다. 또한, 프런트 카메라 모듈(32)에 의해 전방에 앞서 달리는(前走) 차량이나 보행자가 검출된 경우, 모터(35)나 엔진(36)의 동작을 긴급 정지시켜서 위기 회피를 보조하는 운전 지원이 실현된다.
브레이크(37)는, 주행하는 차량(11)을 정지시킬 때 드라이버에 의해 조작되어, 차량(11)을 정지시키는 것이다. 또한, 브레이크(37)는, ECU(31)에 의해 제어되는 일도 있다. 즉, 예를 들면, 프런트 카메라 모듈(32)에 의해 앞서 달리는 차량이나 보행자가 검출되고, 긴급 회피할 필요가 있는 경우, ECU(31)의 판단에 의해 브레이크(37)를 동작시켜서 긴급 정지하는 운전 지원이 실현된다.
표시부(38)는, LCD(Liquid Crystal Display) 등으로 이루어지고, 예를 들면, 도시하지 않은 GPS(Global Positioning System) 장치와 협동하여, 목적지까지의 루트 안내 등의 정보를 표시하는 내비게이션 기능을 실현한다. 또한, 표시부(38)는, 터치 패널 등으로 이루어져서, 조작 입력부로서도 기능한다. 또한, 표시부(38)는, 프런트 카메라 모듈(32)에 의해 촬상된 촬상 화상에 의거하여, 스티어링(33), 모터(35), 엔진(36), 및 브레이크(37) 등을 동작시키고, 예를 들면, 긴급 회피 행동을 취하는 경우, 그 취지를 표시한다. 또한, 프런트 카메라 모듈(32)의 고장이 검출되어, 촬상된 화상에 의거한 운전 지원이 정지될 때에는, 표시부(38)는, 운전 지원이 정지되어 있는 것을 나타내는 정보를 표시한다.
<프런트 카메라 모듈의 구성례>
다음에, 도 2를 참조하여, 프런트 카메라 모듈(32)의 구성례에 관해 설명한다.
프런트 카메라 모듈(32)은, ECU(31), 스티어링(33), 헤드 램프(34), 모터(35), 엔진(36), 브레이크(37), 및 표시부(38)와 마찬가지로, 버스(51)를 통하여 접속되어 있고, 상호 데이터나 신호를 교환할 수 있는 구성으로 되어 있다.
또한, 프런트 카메라 모듈(32)은, 렌즈(71), 촬상 소자(72), 프런트 카메라 ECU(73), 및 MCU(Module Control Unit)(74)를 구비하고 있다.
렌즈(71)는, 차량(11)의 전방의 촬상 방향부터의 입사광을 집광하여, 촬상 소자(72)의 촬상면에 피사체의 상을 결상시킨다.
촬상 소자(72)는, CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서 등으로 이루어지고, 렌즈(71)에 의해 집광되어 차량(11)의 전방의 피사체의 상이 결상된 화상을 촬상하고, 촬상한 화상을 프런트 카메라 ECU(73)에 공급한다.
프런트 카메라 ECU(Electronic Control Unit)(73)는, 촬상 소자(72)에 의해 촬상된 차량(11)의 전방의 화상에 의거하여, 예를 들면, 레인 검출, 보행자 검출, 차량 검출, 헤드 램프 검출, 신호 인식 처리, 및 화질 제어 등의 화상 처리 및 화상 해석 처리를 실행하고, 처리 결과를 MCU(74)에 공급한다. 또한, 프런트 카메라 ECU(73)는, 이들의 각종 처리에 더하여, 촬상 소자(72)의 고장을 검출하고, 고장이 검출된 경우, 각종의 처리 결과의 출력을 정지함과 함께, 고장이 검출되어 있는 것을 나타내는 정보를 출력한다.
MCU(74)는, 화상 처리 결과를 ECU(31) 등에서 인식 가능한 정보로 변환하여 ECU(31)에 출력한다. 또한, 이때, 프런트 카메라 ECU(73)에서 촬상 소자(72)의 고장이 검출된 것을 나타내는 정보가 출력된 경우, MCU(74)는, 대응하는 정보를 ECU(31)에 공급한다. 이와 같은 경우, ECU(31)는, 프런트 카메라 모듈(32)에서 공급되어 오는 화상 처리 결과를 이용한 운전 지원을 중지함과 함께, 촬상 소자(72)의 고장에 의해 화상 처리 결과를 이용한 운전 지원을 중지하고 있는 것을 표시부(38) 등에 표시하여, 드라이버에 대해 운전 지원이 이루어지지 않는 것을 인식시킨다.
<운전 지원 처리>
다음에, 도 3의 플로우 차트를 참조하여, 차량(11)에 의한 운전 지원 처리에 관해 설명한다.
스텝 S11에서, 프런트 카메라 ECU(73)는, 예를 들면, 표시부(38)가 터치 패널로서 구성되어 있고, 터치 패널이 조작됨에 의해, 운전 지원의 시작이 지시되어 있는지의 여부를 판정하고, 지시될 때까지, 같은 처리를 반복한다. 그리고, 스텝 S11에서, 운전 지원의 시작이 지시된 경우, 처리는, 스텝 S12로 진행하여, 운전 지원 처리가 시작된다.
스텝 S12에서, 프런트 카메라 ECU(73)는, 프런트 카메라 모듈(32)에서의 고장 검출 처리를 실행한다. 여기서의 고장 검출 처리는, 예를 들면, 후술하는 행어드레스 선택기능 고장 검출 처리(도 7), 펄스출력 고장 검출 처리(도 12, 도 15), 화소 제어선 고장 검출 처리(도 17), 및 ADC+TCV 고장 검출 처리(도 24)라도 좋고, 그 밖의 고장 검출 처리라도 좋은 것이다. 여기서의 고장 검출 처리는, 촬상 중에 실행되어도 좋고, 차량 전원 투입에 의한 운전 지원 시스템의 시작시나, 차량 출하 전의 시험시나, 공장 내에서의 불량품 선별시에 실행되어도 좋다.
스텝 S13에서, 프런트 카메라 ECU(73)는, 고장 검출 처리에 의해 고장이 있었는지의 여부를 판정하고, 고장이 없다고 판정한 경우, 처리는, 스텝 S14로 진행한다.
스텝 S14에서, 프런트 카메라 ECU(73)는, 촬상 소자(72)를 제어하여 화상을 촬상시켜서, 촬상된 화상을 취득한다.
스텝 S15에서, 프런트 카메라 ECU(73)는, 촬상된 화상을 해석한다. 즉, 프런트 카메라 ECU(73)는, 레인 검출, 보행자 검출, 차량 검출, 헤드 램프 검출, 신호 인식 처리, 및 화질 제어 등의 화상 처리 및 화상 해석 처리 등을 실행하고, 처리 결과를 ECU(31)에 공급한다.
스텝 S16에서, ECU(31)는, 해석 처리 결과에 의거하여, 스티어링(33), 헤드 램프(34), 모터(35), 엔진(36), 브레이크(37), 및 표시부(38)를 제어하여, 각종의 운전 지원 처리를 실행한다.
스텝 S17에서, 프런트 카메라 ECU(73)는, 운전 종료인지의 여부를 판정하고, 운전 종료가 아닌 경우, 처리는, 스텝 S12로 되돌아와, 이후의 처리를 반복한다. 그리고, 스텝 S17에서, 운전 종료로 간주된 경우, 처리는, 종료한다.
또한, 스텝 S13에서, 고장이 있다고 판정된 경우, 처리는, 스텝 S18로 진행한다.
스텝 S18에서, 프런트 카메라 ECU(73)는, 촬상 소자(72)에 고장이 발생하고 있는 것을 ECU(31)에 통지한다. ECU(31)는, 운전 지원 처리를 종료시킴과 함께, 표시부(38)에 대해 운전 지원이 종료되고, 운전 지원을 하지 않는 것을 드라이버에게 인식시키는 화상을 표시시킨다.
이상의 처리에 의해, 촬상 소자(72)에 의해 촬상된 화상에 의거하여 실현되는 운전 지원 처리에서, 촬상 소자(72)의 고장이 검출됨으로써, 적절하게 운전 지원 처리를 실현할 수 없는 상태가 되었을 때에는, 곧바로 운전 지원 처리가 종료되어, 부적절한 운전 지원 처리가 이루어짐에 의해 생기는 사고 등을 방지하는 것이 가능해진다.
<하드웨어의 구성례>
다음에, 도 4를 참조하여, 프런트 카메라 ECU와 촬상 소자의 하드웨어의 구성에 관해 설명한다. 프런트 카메라 ECU와 촬상 소자의 하드웨어는, 하칩(91), 및 상칩(92)이 적층된 구성으로 이루어진다. 또한, 도 4의 우부(右部)는, 하칩(91)의 하드웨어 구성인 플로어 플랜을 도시하고 있고, 도 4의 좌부는, 상칩(92)의 하드웨어 구성인 플로어 플랜을 도시하고 있다.
하칩(91) 및 상칩(92)에는, 각각의 도면 중 좌우 단부에 TCV(Through Chip Via : 관통 전극)(93-1, 93-2)가 마련되어 있고, 하칩(91) 및 상칩(92)이 관통하여 전기적으로 접속되어 있다. 하칩(91)에서, TCV(93-1)의 도면 중의 오른편에는, 행구동부(102)(도 5)가 배치되고, 전기적으로 접속되어 있다. TCV(93-2)의 도면 중의 왼편에는, 프런트 카메라 ECU(73)의 제어선 게이트(143)(도 5)가 배치되고, 전기적으로 접속되어 있다. 또한, 행구동부(102) 및 제어선 게이트(143)에 관해서는, 도 5를 참조하여 상세를 후술한다.
또한, 하칩(91) 및 상칩(92)에는, 각각의 도면 중 상하 단부에 TCV(93-11, 93-12)가 마련되어 있고, 하칩(91) 및 상칩(92)이 관통하여 전기적으로 접속되어 있다. 하칩(91)에서, TCV(93-11)의 도면 중의 하부에는, 칼럼 ADC(Analog to Digital Converter)(111-1)가 배설되어, 전기적으로 접속되어 있고, TCV(93-12)의 도면 중의 상부에는, 칼럼 ADC(Analog to Digital Converter)(111-2)가 배설되어 있고, 전기적으로 접속되어 있다.
칼럼 ADC(111-1, 111-2)의 도면 중의 우단부의 사이로서, 제어선 게이트(143)의 왼편에, DAC(Digital to Analog Converter)(112)가 마련되어 있고, 도면 중의 화살표 C(1), C(2)로 도시되는 바와 같이, 칼럼 ADC(111-1, 111-2)에 램프 전압을 출력한다. 또한, 칼럼 ADC(111-1, 111-2) 및 DAC(112)가, 도 5에서의 화상 신호 출력부(103)에 대응하는 구성이 된다. 또한, DAC(112)는, 칼럼 ADC(111-1, 111-2)에 대해 동일 특성의 램프 전압을 출력하는 것이 바람바로아래기 때문에, 칼럼 ADC(111-1, 111-2)의 어느 것으로부터도 등거리인 것이 바람바로아래다. 또한, DAC(112)는, 도 4의 예에서는, 1개의 예가 도시되어 있지만, 칼럼 ADC(111-1, 111-2)에 대해, 각각 동일 특성의 것을 1개씩, 합계 2개 마련하여도 좋다. 또한, 화상 신호 출력부(103)에 관해서는, 도 5를 참조하여 상세를 후술한다.
또한, 상하의 칼럼 ADC(111-1, 111-2)의 사이로서, 행구동부(102) 및 DAC(112)의 사이에는, 신호 처리 회로(113)가 마련되어 있고, 도 5에서의 제어부(121), 화상 처리부(122), 출력부(123), 및 고장 검출부(124)에 대응하는 기능을 실현한다.
상칩(92)에서는, 상하 좌우의 단부에 마련된 TCV(93-1, 93-2, 93-11, 93-12)로 둘러싸여진 사각형상의 범위의, 개략 전면(全面)이 화소 어레이(101)에 의해 구성되어 있다.
화소 어레이(101)는, TCV(93-1)에서 화소 제어선(L)(도 5)을 통하여, 행구동부(102)에서 공급되는 제어 신호에 의거하여, 화소 신호 중, 도면 중의 상반분의 화소의 화소 신호를, TCV(93-11)를 통하여, 하칩(91)에 출력하고, 도면 중의 하반분의 화소의 화소 신호를, TCV(93-12)를 통하여, 하칩(91)에 출력한다.
제어 신호는, 도면 중의 화살표(B1)로 도시되는 바와 같이, 행구동부(102)를 실현하는 신호 처리 회로(113)에서, TCV(93-1)를 통하여 상칩(92)의 화소 어레이의 화소 제어선(L)을 통하여 제어선 게이트(143)(도 5)에 출력된다. 제어선 게이트(143)(도 5)는, 제어부(121)(도 5)로부터의 지령 정보인 행어드레스에 대한 행구동부(102)(도 5)로부터의 화소 제어선(L)을 통한 제어 신호에 응하여 제어선 게이트(143)에서 출력되는 신호와, 제어부(121)에서 공급된 행어드레스에 대응하는 제어 신호의 검출 펄스와의 비교에 의해 화소 제어선(L), 및 TCV(93-1, 93-2)의 단선에 의한 고장의 유무를 검출한다. 그리고, 제어선 게이트(143)는, 도면 중의 화살표(B2)로 도시되는 바와 같이, 고장의 유무의 정보를 신호 처리 회로(113)에 의해 실현되는 고장 검출부(124)에 출력한다.
칼럼 ADC(111-1)는, 도면 중의 화살표(A1)로 도시되는 바와 같이, TCV(93-11)를 통하여 공급되는, 화소 어레이(101)의 도면 중의 상반분의 화소의 화소 신호를, 열 단위로 디지털 신호로 변환하여 신호 처리 회로(113)에 출력한다. 또한, 칼럼 ADC(111-2)는, 도면 중의 화살표(A2)로 도시되는 바와 같이, TCV(93-12)를 통하여 공급되는, 화소 어레이(101)의 도면 중의 하반분의 화소의 화소 신호를, 열 단위로 디지털 신호로 변환하여 신호 처리 회로(113)에 출력한다.
이와 같이 2층화함에 의해, 상칩(92)이 화소 어레이(101)만으로 되기 때문에, 화소에 특화한 반도체 프로세스를 도입하는 것이 가능해진다. 예를 들면, 상칩(92)에는, 회로의 트랜지스터가 없기 때문에, 1000℃의 어닐 공정 등에 의한 특성 변동에 주위를 기울인 필요가 없어지기 때문에, 백점 대책의 고온 프로세스 등을 도입할 수 있고, 결과로서, 특성을 개선하는 것이 가능해진다.
또한, 하칩(91)에 고장 검출부(124)를 배치함에 의해, 하칩(91) 내지 상칩(92) 및 상칩(92) 내지 하칩(91)에서의 TCV(93-1, 93-2)의 통과 후의 신호를 검출할 수 있기 때문에, 적절하게 고장을 검출하는 것이 가능해진다.
<프런트 카메라 ECU와 촬상 소자와의 상세한 구성례>
다음에, 도 5를 참조하여, 도 4의 하드웨어에 의해 실현되는 프런트 카메라 ECU(73)와 촬상 소자(72)의 기능의 상세한 구성례에 관해 설명한다.
촬상 소자(72)는, 화소 어레이(101), 행구동부(102), 및 화상 신호 출력부(103)를 구비하고 있다.
화소 어레이(101)는, 입사광에 응한 화소 신호를 발생하는, 화소가 어레이형상으로 배치되어 있다.
행구동부(102)는, 화소 어레이(101) 내의 각 화소에서 화소 신호를 리셋하여 축적시키는, 및 화소 신호의 리셋 레벨과 신호 레벨을 판독한다는 수직 방향으로 전송시키기 위한 제어 신호를 발생하고, 화소 제어선(L)을 통하여, 각 화소에 공급하고, 화소 단위로 화소 신호의 리셋, 및 판독을 실행시킨다.
또한, 여기서는, 각 화소에서, 화소 신호는, 광전 변환에 의한 신호가 축적되지 않은 상태인 리셋 레벨과, 광전 변환에 의한 신호가 축적된 상태인 신호 레벨을 양쪽 판독하고, 즉, 2회 판독하고, 신호 레벨과 리셋 레벨과의 차분치를 화소 신호로 하고 있다. 따라서 이후에서, 화소 신호는, 이 신호 레벨과 리셋 레벨과의 차분치(差分値)인 것으로 한다.
화상 신호 출력부(103)는, 화소 어레이(101)에서 행구동부(102)에 의해 제어되어 TCV(93-11, 93-12)를 통하여 판독되어 오는 아날로그 신호의 화소 신호를 디지털 신호로 변환하고, 화소 신호로서, 프런트 카메라 ECU(73)의 화상 처리부(122)에 공급한다.
프런트 카메라 ECU(73)는, 제어부(121), 화상 처리부(122), 출력부(123), 및 고장 검출부(124), 및 제어선 게이트(143)를 구비하고 있다.
제어부(121)는, 프런트 카메라 ECU(73)의 전체의 동작을 제어하여 있다. 또한, 제어부(121)는, 행어드레스 선택기능 고장 검출 처리에서, 소정의 행어드레스를 지정하는 지령 정보를 행구동부(102), 및 고장 검출부(124)(의 제어선 게이트(143))에 공급한다.
또한, 제어부(121)는, 펄스출력 고장 검출 처리에서, 행구동부(102)를 제어하여, 화소 어레이(101)에서의 각 화소의 화소 신호의 축적 및 판독을 제어하는 제어 신호를 발생시킴과 함께, 행구동부(102)에서 제어 신호가 출력되는 타이밍에서, 제어 신호마다 고장 검출용 펄스를 발생하여 고장 검출부(124)에 공급한다.
고장 검출부(124)는, 행어드레스 선택기능 고장 검출부(141), 펄스출력 고장 검출부(142), 및 제어선 게이트(143)를 구비하고 있다. 행어드레스 선택기능 고장 검출부(141)는, 행어드레스 선택기능 고장 검출 처리를 실행하고, 펄스출력 고장 검출부(142)는, 펄스출력 고장 검출 처리를 실행시켜서, 고장의 유무를 검출하고, 검출 결과를 출력부(123)에 공급한다.
보다 상세하게는, 행어드레스 선택기능 고장 검출부(141)는, 행어드레스 선택기능 고장 검출 처리에 의해, 행구동부(102), 및 제어선 게이트(143)의 행어드레스 선택기능에 관한 고장의 유무를 검출한다.
또한, 펄스출력 고장 검출부(142)는, 펄스출력 고장 검출 처리에 의해, 행구동부(102)에서, 소정의 행어드레스의 화소 제어선(L)을 통하여 공급되는 제어 신호의 펄스출력 고장의 유무를 검출한다.
화상 처리부(122)는, 촬상 소자(72)의 화상 신호 출력부(103)에서 공급되어 오는 화상 신호로 이루어지는 화상에 의거하여, 예를 들면, 레인 검출, 보행자 검출, 차량 검출, 헤드 램프 검출, 신호 인식 처리, 및 화질 제어 등의 화상 신호 처리, 및 화상 해석 처리를 실행하고, 해석 처리 결과를 출력부(123)에 공급한다.
출력부(123)는, 화상 처리부(122)의 각종의 처리 결과, 및 고장 검출부(124)의 고장 검출 처리 결과를 ECU(31)에 출력한다.
또한, 도 5의 촬상 소자(72)와 프런트 카메라 ECU(73)는, 피사체로부터의 입사광이 수광 가능한 면을 구성하는 제1의 칩이 되는 상칩(92)과, 그 아래에 적층되는 제2의 칩인 하칩(91)이 TCV(Through Chip Via : 관통 전극)(93-1, 93-2, 93-11, 93-12)에 의해 전기적으로 접속된 구조로 되어 있다.
보다 상세하게는, 상칩(92)에 마련된 화소 어레이(101)의 도면 중의 좌단부와, 하칩(91)에 마련된 행구동부(102)가 TCV(93-1)에 의해 전기적으로 접속되어 있다. 또한, 상칩(92)에 마련된 화소 어레이(101)의 도면 중의 우단부와, 하칩(91)에 마련된 제어선 게이트(143)가 TCV(93-2)에 의해 전기적으로 접속되어 있다. 또한, 상칩(92)에 마련된 화소 어레이(101)의 도면 중의 하단부와, 하칩(91)에 마련된 화상 신호 출력부(103)가 TCV(93-11, 93-12)에 의해 전기적으로 접속되어 있다.
상칩(92)에는, 촬상 소자(72)의 화소 어레이(101)만이 마련되어 있고, 촬상 소자(72)의 행구동부(102), 및 화상 신호 출력부(103), 및, 프런트 카메라 ECU(73)를 구성하는 제어부(121), 화상 처리부(122), 출력부(123), 및 고장 검출부(124)는, 하칩(91)에 마련되어 있다.
<고장 검출부에 의한 고장 검출 처리>
다음에, 도 6을 참조하여, 고장 검출부(124)의 행어드레스 선택기능 고장 검출부(141)에서의 행어드레스 선택기능 고장 검출 처리와, 펄스출력 고장 검출부(142)에서의 펄스출력 고장 검출 처리에 관해 설명한다.
행 어드레스 선택기능 고장 검출부(141)는, 제어부(121)에 의해 제어되고, 제어부(121)에서 공급되는, 행어드레스의 지령 정보를 취득한다. 또한, 제어부(121)는, 행어드레스 선택기능 고장 검출부(141)에 공급한 행어드레스와 동일한 지령 정보를 행구동부(102), 및 제어선 게이트(143)에 공급한다.
행구동부(102), 및 제어선 게이트(143)는, 제어부(121)에서 공급되어 온 행어드레스의 지령 정보에 의거한, 제어 대상으로서 선택하는 행어드레스의 정보를 선택 정보로서 행어드레스 선택기능 고장 검출부(141) 및 펄스출력 고장 검출부(142)에 출력한다.
행 어드레스 선택기능 고장 검출부(141)는, 제어부(121)에서 공급되어 온 행어드레스의 지령 정보와, 행구동부(102), 및 제어선 게이트(143)에서 공급되어 온 행어드레스의 선택 정보를 비교하여, 일치한 경우, 행구동부(102), 및 제어선 게이트(143)의 행어드레스 선택기능에 고장이 생기지 않은 것으로 간주하고, 일치하지 않는 경우, 행어드레스 선택기능에 고장이 생기고 있는 것으로 간주한다.
펄스출력 고장 검출부(142)는, 제어부(121)로부터의 지령 정보인 행어드레스에 대한 행구동부(102)로부터의 화소 제어선(L)을 통한 제어 신호에 응하여 제어선 게이트(143)에서 출력되는 신호와, 제어부(121)에서 공급된 행어드레스에 대응하는 제어 신호의 검출 펄스와의 비교에 의해 화소 제어선(L), 및 TCV(93)의 단선(斷線)에 의한 고장의 유무를 검출한다. 제어선 게이트(143) 및 펄스출력 고장 검출부(142)의 상세한 구성에 관해서는, 도 9, 도 10을 참조하여 후술한다.
또한, 도 6의 제어부(121) 및 고장 검출부(124)의 기능은, 도 5에서 신호 처리 회로(113)에 의해 실현된다.
<행 어드레스 선택기능 고장 검출 처리>
다음에, 도 7의 플로우 차트를 참조하여, 제어부(121), 고장 검출부(124)의 행어드레스 선택기능 고장 검출부(141)에 의한 행어드레스 선택기능 고장 검출 처리에 관해 설명한다.
스텝 S21에서, 제어부(121)는, 소정의 행어드레스를 지정하는 지령 정보를 행구동부(102), 및 고장 검출부(124)에 공급한다.
이 처리에 의해, 스텝 S31에서, 고장 검출부(124)의 행어드레스 선택기능 고장 검출부(141)는, 제어부(121)에서 공급되어 오는 소정의 행어드레스의 지령 정보를 취득한다. 또한, 마찬가지로, 스텝 S51의 처리에 의해, 행구동부(102)는, 제어부(121)에서 공급되어 오는 소정의 행어드레스의 지령 정보를 취득한다.
즉, 스텝 S21, S31의 처리가, 도 8에서의 경로(R1)의 처리이고, 스텝 S21, S51의 처리가, 도 8에서의 경로(R2)의 처리이다. 또한, 도 8에서는, 소정의 행어드레스의 정보가 전달되는 경로가 태선의 화살표로 도시되어 있다.
스텝 S52에서, 행구동부(102)는, 취득한 소정의 행어드레스의 지령 정보에 의거하여, 처리 대상으로서 선택한 행어드레스의 정보를 선택 정보로서 고장 검출부(124)에 공급한다.
스텝 S32에서, 행어드레스 선택기능 고장 검출부(141)는, 행구동부(102)에서 공급되어 오는 선택 정보로서의 행어드레스의 정보를 취득한다.
즉, 스텝 S52, S32의 처리가, 도 8에서의 경로(R3)의 처리가 된다.
스텝 S33에서, 행어드레스 선택기능 고장 검출부(141)는, 행어드레스의 지령 정보와 선택 정보가 일치하는지의 여부를 판정한다. 스텝 S33에서, 행어드레스의 지령 정보와 선택 정보가 일치한 경우, 행구동부(102)의 행어드레스 선택기능에서의 고장은 없는 것으로 간주하고, 처리는, 종료한다.
한편, 스텝 S33에서, 행어드레스의 지령 정보와 선택 정보가 일치하지 않는 경우, 행어드레스 선택기능에서의 고장이 발생하는 것으로 간주하고, 처리는, 스텝 S34로 진행한다.
스텝 S34에서, 행어드레스 선택기능 고장 검출부(141)는, 행구동부(102)에서 행어드레스 선택기능에 고장이 발생하는 것을 검출하고, 검출 결과를 출력부(123)에 출력한다.
이상의 처리에 의해, 행어드레스 선택기능 고장 검출부(141)는, 행구동부(102)에서 공급되어 오는 선택 정보인 행어드레스의 정보와, 제어부(121)로부터의 지령 정보인 행어드레스가 일치하는지의 여부에 의거하여, 행구동부(102)에서 행어드레스 선택기능의 고장의 유무를 검출하는 것이 가능해진다.
또한, 행어드레스 선택기능 고장 검출부(141)와 제어선 게이트(143)와의 행어드레스 선택기능 검출 처리에 관해서는, 도 7에서 처리와 마찬가지이기 때문에 설명은 생략하는 것으로 한다. 즉, 도 7에서 스텝 S51 내지 S53의 처리와 같은 처리를 제어선 게이트(143)가 실행함으로써, 같은 고장 검출 처리를 실현할 수 있다.
이 경우, 스텝 S21, S31의 처리가, 도 8에서의 경로(R1)의 처리이고, 스텝 S21, S51의 처리가, 도 8에서의 경로(R4)의 처리이다. 또한, 스텝 S52, S32의 처리가, 도 8에서의 경로(R5)의 처리가 된다.
<제어선 게이트의 구성례에 관해>
다음에, 도 9를 참조하여, 제어선 게이트(143)의 구성례에 관해 설명한다.
제어선 게이트(143)에는, 어드레스 디코더(161), 셔터 어드레스 래치(162), 및 리드 어드레스 래치(163)가 마련되어 있다. 또한, 각 행 단위로, 화소 신호의 축적과 판독에 필요하게 되는 제어 신호의 종류별마다, 제어 신호의 공급의 유무를 검출하는 스위칭 게이트(164 내지 168)가 마련되어 있다. 스위칭 게이트로서는, 예를 들면 도 9에 도시하는 클록드인버터나, 동작 앰프 등의 여러가지의 것을 적용 가능하다.
여기서 취급하는 제어 신호는, 화소 어레이의 각 행의 셔터 전송 신호(Shutter_TRG), 각 행의 셔터 리셋 신호(Shutter_RST), 각 행의 리드 선택 신호(Read_SEL), 각 행의 리드 리셋 신호(Read_RST), 및 각 행의 리드 전송 신호(Read_TRG)의 5종류이다.
셔터 전송 신호(Shutter_TRG)는, 광전 변환에 의해 축적된 화소 신호를 포토 다이오드에서 개방시키는 전송 게이트를 온으로 하는 제어 신호이다. 셔터 리셋 신호(Shutter_RST)는, 포토 다이오드에 축적된 화소 신호를 개방할 때, 리셋 게이트를 온으로 하여, 포토 다이오드를 리셋 레벨로 설정시키는 제어 신호이다. 리드 선택 신호(Read_SEL)는, FD에 축적된 화소 신호를 수직 전송선(VSL)에 출력시킬 때, 선택 게이트를 온으로 하는 제어 신호이다. 리드 리셋 신호(Read_RST)는, FD를 리셋 레벨로 설정시킬 때, 리셋 게이트를 온으로 하는 제어 신호이다. 리드 전송 신호(Read_TRG)는, 포토 다이오드에 축적된 화소 신호를 전송시켜서, FD를 신호 레벨로 설정시킬 때 전송 게이트를 온으로 하는 제어 신호이다.
보다 상세하게는, 스위칭 게이트(164)는, 셔터 전송 신호(Shutter_TRG)를 검출한다. 스위칭 게이트(165)는, 셔터 리셋 신호(Shutter_RST)를 검출한다. 스위칭 게이트(166)는, 리드 선택 신호(Read_SEL)를 검출한다. 스위칭 게이트(167)는, 리드 리셋 신호(Read_RST)를 검출한다. 스위칭 게이트(168)는, 리드 전송 신호(Read_TRG)를 검출한다. 또한, 각 행에서, 스위칭 게이트(164, 165)의 부전원(負電源) 단자에 부전력을 공급하는 인버터(169), 및 스위칭 게이트(166 내지 168)의 부전원 단자에 부전력을 공급하는 인버터(170)가 마련되어 있다.
어드레스 디코더(161)는, 제어부(121)에서 공급되어 오는 지령 정보인 어드레스 정보에 의거하여, 어드레스를 디코드하고, 디코드 결과를 셔터 어드레스 래치(162), 및 리드 어드레스 래치(163)에 공급한다.
셔터 어드레스 래치(162)는, 디코드 결과가, 스스로의 행어드레스라고 간주된 때, 스위칭 게이트(164, 165)의 정전원 단자에 정전력을 공급함과 함께, 인버터(169)에도 전력을 공급한다. 이때, 인버터(169)는, 정전력을 부전력으로 변환하고 스위칭 게이트(164, 165)의 부전원 단자에 공급한다. 이 결과, 스위칭 게이트(164, 165)는, 동작 가능한 상태가 된다.
여기서, 대응하는 지령 정보인 행어드레스에 의거하여, 스위칭 게이트(164)는, 행구동부(102)로부터의 셔터 전송 신호(Shutter_TRG)를 Hi 신호로서 검출하면, 대응하는 Hi 신호를, STRG용 버스(B5)를 통하여 펄스출력 고장 검출부(142) 출력한다.
또한, 스위칭 게이트(165)는, 행구동부(102)로부터의 셔터 리셋 신호(Shutter_RST)를 Hi 신호로서 검출하면, 대응하는 Hi 신호를, SRST용 버스(B4)를 통하여 펄스출력 고장 검출부(142) 출력한다.
리드 어드레스 래치(163)는, 디코드 결과가, 스스로의 행어드레스라고 간주된 때, 스위칭 게이트(166 내지 168)의 정전원 단자에 정전력을 공급함과 함께, 인버터(170)에도 전력을 공급한다. 이때, 인버터(170)는, 정전력을 부전력으로 변환하여 스위칭 게이트(166 내지 168)의 부전원 단자에 공급한다. 이 결과, 스위칭 게이트(166 내지 168)는, 동작 가능한 상태가 된다.
여기서, 대응하는 지령 정보인 행어드레스에 의거하여, 스위칭 게이트(166)는, 행구동부(102)로부터의 리드 선택 신호(Read_SEL)를 Hi 신호로서 검출하면, 대응하는 Hi 신호를, SEL용 버스(B1)를 통하여 펄스출력 고장 검출부(142) 출력한다.
또한, 스위칭 게이트(167)는, 리드 리셋 신호(Read_RST)를 Hi 신호로서 검출하면, 대응하는 Hi 신호를, RRST용 버스(B2)를 통하여 펄스출력 고장 검출부(142) 출력한다.
또한, 스위칭 게이트(168)는, 리드 전송 신호(Read_TRG)를 Hi 신호로서 검출하면, 대응하는 Hi 신호를, RTRG용 버스(B3)를 통하여 펄스출력 고장 검출부(142) 출력한다.
즉, 지령 정보로서 지정된 행어드레스와 대응하는 각종의 제어 신호가 올바르게 행구동부(102)에서 공급되어 오면, 대응하는 버스(B1 내지 B5)에서, 행어드레스의 지령 정보로 지정된 타이밍에서 Hi 신호가 출력된다.
또한, 도 9의 제어부(121) 및 펄스출력 고장 검출부(142)의 기능은, 도 4에서의 신호 처리 회로(113)에 의해 실현된다.
<펄스출력 고장 검출부의 구성례에 관해>
다음에, 도 10을 참조하여, 펄스출력 고장 검출부(142)의 상세한 구성례에 관해 설명한다.
펄스출력 고장 검출부(142)는, 고장 판정부(181), 및 래치(182 내지 186)를 구비하고 있다. 래치(182)는, STRG용 버스(B5)로부터의 출력 신호와, 제어부(121)로부터의 셔터 전송 신호(STRG) 검출용 펄스의 쌍방이 Hi 신호의 상태가 되면, 이후에서, 리셋될 때까지, Hi 신호를 고장 판정부(181)에 출력한다. 래치(183)는, SRST용 버스(B4)로부터의 출력 신호와, 제어부(121)로부터의 셔터 리셋 신호(SRST) 검출용 펄스의 쌍방이 Hi 신호의 상태가 되면, 이후에서, 리셋될 때까지, Hi 신호를 고장 판정부(181)에 출력한다.
래치(184)는, RTRG용 버스(B3)로부터의 출력 신호와, 제어부(121)로부터의 리드 전송 신호(RTRG) 검출용 펄스의 쌍방이 Hi 신호의 상태가 되면, 이후에서, 리셋될 때까지, Hi 신호를 고장 판정부(181)에 출력한다. 래치(185)는, RRST용 버스(B4)로부터의 출력 신호와, 제어부(121)로부터의 리드 전송 신호(RRST) 검출용 펄스의 쌍방이 Hi 신호의 상태가 되면, 이후에서, 리셋될 때까지, Hi 신호를 고장 판정부(181)에 출력한다. 래치(186)는, SEL용 버스(B5)로부터의 출력 신호와, 제어부(121)로부터의 리드 선택 신호 SEL 검출용 펄스의 쌍방이 Hi 신호의 상태가 되면, 이후에서, 리셋될 때까지, Hi 신호를 고장 판정부(181)에 출력한다.
고장 판정부(181)는, 래치(182 내지 186)의 각각의 출력 신호가 Hi 신호가 아닌 때, 고장을 검출한다.
즉, 래치(182 내지 186)의 각각이 Hi 신호를 출력하는 경우, 제어부(121)는, 행구동부(102)에 대해 지령 정보로서 지정되는 행어드레스의 소정의 제어 신호를 출력시키고, 적절하게 제어 신호가 출력되고 있는 경우에는, 대응하는 제어 신호가 버스(B1 내지 B5)에서 Hi 신호로서 제어선 게이트(143)로부터 펄스출력 고장 검출부(142)에 출력된다.
또한, 이 타이밍에서, 제어부(121)는, 행구동부(102)에 공급하는 제어 신호를 발생시키는 지령 신호의 펄스보다도 넓은 펄스 폭의, 대응하는 제어 신호의 검출용 펄스를, 펄스출력 고장 검출부(142)에 공급하고 있다. 이 때문에, 그들이 개략 동일한 타이밍에서 공급되면, 래치(182 내지 186)에서는, 모두 Hi 신호가 출력되는 것으로 되기 때문에, 고장 판정부(181)는, 여기서, Hi 신호가 출력되고 있는 한 고장이 없는 것으로 간주할 수 있다.
여기서, 래치(182 내지 186)의 어느 하나로부터 Hi 신호가 출력되지 않는 상태가 되면, 지령 신호로서 지정된 행어드레스에서의 제어 신호가, 지정된 타이밍에서 출력되지 않는 것으로 되기 때문에, 화소 제어선(L)의 어느 하나, 또는, TCV(93) 등의 어느 하나에서, 단선에 기인하는 고장이 발생하고 있는 것으로 간주할 수 있다.
따라서 이 처리에서는, 고장이 검출되지 않는 경우, 화소 어레이(101) 내의 화소 제어선(L)의 단선이 없는 것이 확인됨과 함께, TCV(93)에서의 단선도 발생하지 않은 것을 확인할 수 있다.
또한, 래치(182 내지 186)의 어느 것에서도, 제어부(121)에서 리셋 신호를 접수하는 단자가 마련되어 있고, 동작 전에 접수하면, 래치하고 있는 값을 리셋한다.
또한, 도 10의 제어부(121) 및 펄스출력 고장 검출부(142)의 기능은, 도 4에서 신호 처리 회로(113)에 의해 실현된다.
<펄스출력 고장 검출 처리에서의 제어선 게이트 관리 처리>
다음에, 도 11의 플로우 차트를 참조하여, 제어부(121)와 펄스출력 고장 검출부(124)에 의한 펄스출력 고장 검출 처리에서의 제어선 게이트 관리 처리에 관해 설명한다.
즉, 스텝 S61에서, 제어부(121)는, 펄스출력 고장 검출부(142)에서의 래치(182 내지 186)의 전부에 대해 리셋 신호를 공급하여, 래치하고 있는 정보를 리셋시킨다. 또한, 여기서는, 각 행에서의 처리만을 설명하고 있지만, 래치(182 내지 186)의 리셋은, 각 열 단위로 1회가 된다. 또한, 여기서는 각 행에서의 처리만을 설명하고 있지만, 1행 판독하고 있는 한창 중에 고장 검출하고, 리셋하고 나서 다음 행의 판독을 실행한다는 처리를 반복함으로써 전행에 관해 고장 검출을 실행한다.
스텝 S62에서, 제어부(121)는, 제어선 게이트(143)에 대해 다음에 행구동부(102)에서 출력되는 제어 신호와, 그 행어드레스를 공급한다. 또한, 이 처리는, 화소 어레이(101)에서의 각 화소에 대해 셔터를 제어하는 제어 신호(Shutter_TRG, Shutter_RST) 및 판독을 제어하는 제어 신호(Read_SEL, Read_RST, 및 Read_TRG)의 각각이 출력될 때에, 개별적으로 실행되는 처리이다.
스텝 S71에서, 제어선 게이트(143)의 어드레스 디코더(161)는, 제어부(121)에서 공급되어 오는 제어 신호와 행어드레스의 정보를 취득한다.
스텝 S72에서, 제어선 게이트(143)의 어드레스 디코더(161)는, 제어부(121)에서 공급되어 온 행어드레스의 정보를 디코드하고, 디코드 결과를 각 행의 셔터 어드레스 래치(162), 및 리드 어드레스 래치(163)에 공급한다.
스텝 S73에서, 각각 대응하는 행어드레스의 셔터 어드레스 래치(162), 및 리드 어드레스 래치(163)는, 대응하는 스위칭 게이트(164 내지 168)에 전력을 공급하여, 동작 가능한 상태로 한다. 보다 상세하게는, 셔터 어드레스 래치(162), 및 리드 어드레스 래치(163)는, 각각 대응하는 행어드레스의 스위칭 게이트(164 내지 168)의 정전압 단자에 대해 정전압을 인가함과 함께, 인버터(169, 170)를 통하여 부전압을 발생시켜, 스위칭 게이트(164 내지 168)의 부전압 단자에 부전압을 인가한다. 즉, 스위칭 게이트(164 내지 168)는, 각각 정전압과 부전압을 각각 정전압 단자 및 부전압 단자에 인가됨으로써, 동작 가능한 상태가 된다.
여기서, 스텝 S63에서, 제어부(121)는, 행구동부(102)를 제어하여, 행어드레스와 동일한 행어드레스에서의 셔터 전송 신호(Shutter_TRG), 셔터 리셋 신호(Shutter_RST), 리드 선택 신호(Read_SEL), 리드 리셋 신호(Read_RST), 및 리드 전송 신호(Read_TRG)를 소정의 타이밍에서 출력시킨다.
이에 대해, 스텝 S74에서, 스위칭 게이트(164 내지 168)는, 각각 대응하는 셔터 전송 신호(Shutter_TRG), 셔터 리셋 신호(Shutter_RST), 리드 선택 신호(Read_SEL), 리드 리셋 신호(Read_RST), 및 리드 전송 신호(Read_TRG)가 공급되어 왔는지의 여부를 판정하고, 공급되어 오는 때, 대응하는 버스(B1 내지 B5)에 대해 Hi 신호를 출력한다. 또한, 여기서는, 설명의 편의상, 스위칭 게이트(164 내지 168)가 개별적으로 제어 신호의 유무를 판정한 처리로 하고 있지만, 스위칭 게이트(164 내지 168)는, 제어 신호를 검출하면, Hi 신호를 출력하도록 동작한다는 것이고, 유무를 실질적으로 판정하고 있는 것은 아니다. 따라서 스텝 S74의 처리는, 스위칭 게이트(164 내지 168)가 Hi 신호를 출력할 때의 동작 조건을 나타내는 것에 지나지 않는다.
즉, 셔터 전송 신호(Shutter_TRG), 셔터 리셋 신호(Shutter_RST), 리드 선택 신호(Read_SEL), 리드 리셋 신호(Read_RST), 및 리드 전송 신호(Read_TRG)로 이루어지는 제어 신호가 지정된 행어드레스에 공급되어 오면, 스위칭 게이트(164 내지 168)는, 이 제어 신호를 검출함과 함께, 각각 STRG용 버스(B5), SRST용 버스(B4), SEL용 버스(B1), RRST용 버스(B2), 및 RTRG용 버스(B3)에서 Hi 신호를 출력한다.
한편, 스텝 S74에서, 셔터 전송 신호(Shutter_TRG), 셔터 리셋 신호(Shutter_RST), 리드 선택 신호(Read_SEL), 리드 리셋 신호(Read_RST), 및 리드 전송 신호(Read_TRG)의 각각이 공급되어 오지 않는 때, 처리는, 스텝 S76으로 진행한다.
스텝 S76에서, 스위칭 게이트(164 내지 168)는, 각각 대응하는 버스(B1 내지 B5)에 대해 Low 신호를 출력한다.
그리고, 스텝 S64에서, 제어부(121)는, 셔터 전송 신호(Shutter_TRG), 셔터 리셋 신호(Shutter_RST), 리드 선택 신호(Read_SEL), 리드 리셋 신호(Read_RST), 및 리드 전송 신호(Read_TRG)의 검출용 펄스로서, STRG 검출용 펄스를 래치(182)에, SRST 검출용 펄스를 래치(183)에, SEL 검출용 펄스를 래치(186)에, RRST 검출용 펄스를 래치(185)에, RTRG 검출용 펄스를 래치(184)에, 각각 공급한다.
이상의 처리에 의해, 제어부(121)의 제어에 의해, 행구동부(102)가, 소정의 행어드레스의 화소 제어선(L)을 통하여, 셔터 전송 신호(Shutter_TRG), 셔터 리셋 신호(Shutter_RST), 리드 선택 신호(Read_SEL), 리드 리셋 신호(Read_RST), 및 리드 전송 신호(Read_TRG)의 제어 신호를 순차적으로 공급한다. 이때, 제어부(121)는, 대응하는 타이밍에서, 셔터 전송 신호(Shutter_TRG), 셔터 리셋 신호(Shutter_RST), 리드 선택 신호(Read_SEL), 리드 리셋 신호(Read_RST), 및 리드 전송 신호(Read_TRG)의 검출용 펄스로서, STRG 검출용 펄스를 래치(182)에, SRST 검출용 펄스를 래치(183)에, SEL 검출용 펄스를 래치(186)에, RRST 검출용 펄스를 래치(185)에, RTRG 검출용 펄스를 래치(184)에, 각각 공급한다.
<펄스출력 고장 검출 처리>
다음에, 도 12의 플로우 차트를 참조하여, 펄스출력 고장 검출부(142)에서 실행되는, 상술한 제어선 게이트 관리 처리와 대응하여 실행되는 펄스출력 고장 검출 처리에 관해 설명한다.
스텝 S91에서, 래치(182 내지 186)는, 각각에 공급되어 오는 검출 펄스가 Hi 신호인지의 여부를 판정한다. 즉, 래치(182)는, STRG 검출용 펄스가 Hi 신호인지의 여부를, 래치(183)는, SRST 검출용 펄스가 Hi 신호인지의 여부를, 래치(186)는, SEL 검출용 펄스가 Hi 신호인지의 여부, 래치(185)는, RRST 검출용 펄스가 Hi 신호인지의 여부를, 래치(184)는, RTRG 검출용 펄스가 Hi 신호인지의 여부를 각각 판정한다. 그리고, 검출 펄스가 Hi 신호라고 판정될 때, 처리는, 스텝 S92로 진행한다.
스텝 S92에서, 래치(182 내지 186)는, 버스(B5, B4, B3, B2, B1)에서의 신호가 Hi 신호인지의 여부를 판정한다. 즉, 래치(182)는, STRG용 버스(B5)에서 공급되어 오는 신호가 Hi 신호인지의 여부를, 래치(183)는, SRST용 버스(B4)에서 공급되어 오는 신호가 Hi 신호인지의 여부를, 래치(186)는, SEL용 버스(B1)에서 공급되어 오는 신호가 Hi 신호인지의 여부를, 래치(185)는, RRST용 버스(B2)에서 공급되어 오는 신호가 Hi 신호인지의 여부를, 래치(184)는, RTRG용 버스(B3)에서 공급되어 오는 신호가 Hi 신호인지의 여부를, 각각 판정한다. 그리고, 버스(B5, B4B3, B2, B1)에서의 신호가 Hi 신호인 경우, 처리는, 스텝 S93으로 진행한다.
스텝 S93에서, 래치(182 내지 186)는, Hi 신호를 출력한다.
즉, 도 13의 시각(t1 내지 t2)에서 도시되는 바와 같이, 검출용 펄스가 Hi 신호인 기간에서, 시각(t11 내지 t12)에서 도시되는 바와 같이, 버스(B1 내지 B5)의 신호가 Hi 신호일 때, 화소 어레이(101)에서의 소정의 행어드레스의 화소 제어선(L)을 통하여 화소 신호를 전송하기 위해 공급되는 제어 신호가 적절한 타이밍에서, 적절하게 공급되고 있기 때문에, 화소 제어선(L) 및 TCV(93-1, 93-2)의 단선 등의 고장이나, 시정수(時定數) 등에 이상(異常)이 생기는 고장이 검출되지 않는 것으로 간주하고, 래치(182 내지 186)는, 고장이 없는 것을 나타내는 Hi 신호를 출력한다.
한편, 스텝 S91 또는 스텝 S92에서, 어느하나에서 Hi 신호가 아니라고 간주된 경우, 처리는, 스텝 S94로 진행하여, 래치(182 내지 186)는, Low 신호를 출력한다. 즉, 이 경우, 화소 제어선(L)의 단선에 기인하는 고장이나 시정수 등의 이상이 발생한다는 고장이 검출되어 있는 것으로 간주하고, 래치(182 내지 186)는, 고장이 발생하고 있는 것을 나타내는 Low 신호를 출력한다.
스텝 S95에서, 고장 판정부(181)는, 래치(182 내지 186)에서 공급되어 오는 신호가 Hi 신호인지의 여부를 판정하고, Hi 신호가 아닌, 즉, Low 신호일 때, 스텝 S96에서, 고장이 발생하고 있는 것을 검출한다.
한편, 스텝 S95에서, 래치(182 내지 186)에서 공급되어 오는 신호가 Hi 신호일 때, 고장이 발생하지 않은 것으로 간주하고, 스텝 S96의 처리는 스킵된다.
이상의 처리에 의해, 펄스출력 고장의 유무를 검출하는 것이 가능해진다. 즉, 제어부(121)에 의해 지정된 소정의 행어드레스에서의 제어 신호가, 지정된 타이밍에서, 지정된 행어드레스에 대해 출력되어 있는지의 여부를 확인하는 것이 가능해지고, 확인할 수 없는 경우, 고장이 발생하고 있음을 검출할 수 있다.
또한, 이때, 화소 제어선(L)의 단선의 유무와 함께, 각종의 시정수 등의 이상의 유무나, 각종의 제어 신호의 Hi 신호에 고정된다는 상태의 유무도 확인하는 것이 가능해진다.
또한, 촬상 소자(72)에서의 화소 어레이(101)만이 상칩(92)에 마련되고, 촬상 소자(72)의 그 밖의 구성과 프런트 카메라 ECU(73)가 하칩(91)에 마련되고, 이들이 적층되어 TCV(93-1, 93-2)를 통하여 전기적으로 접속된 구조이기 때문에, TCV(93-1, 93-2)의 단선의 유무에 대해서도 확인하는 것이 가능해진다.
또한, 도 12에서의 스텝 S91, S92에서, 래치(182 내지 186)가 Hi 신호인지의 여부를 판정하는 처리로서 설명을 하고 있지만, 실태(失態)로서, 래치(182 내지 186)는, Hi 신호인지의 여부를 판정하는 것이 아니다. 즉, 래치(182 내지 186)는, 버스(B1 내지 B5)로부터의 신호가 Hi 신호이고, 또한, 각종의 검출용 펄스가 Hi 신호인 상태가 되면, Hi 신호를 출력하는 구성일 뿐이다. 따라서 도 12에서 스텝 S91, S92의 처리는, 래치(182 내지 186)가 Hi 신호를 출력하는 동작 조건을 나타낸 것에 지나지 않는다.
<제1의 실시의 형태의 제1의 변형례>
이상에서는, 펄스출력 고장 검출 처리에서, 제어부(121)에서 각종의 제어 신호에 관해, 제어선 게이트(143)에 대해 제어 신호를 출력하는 타이밍에서, 펄스출력 고장 검출부(142)에 대해, 검출용 펄스를 출력하고, 제어선 게이트(143)에서의 각종 제어 신호의 버스(B1 내지 B5)로부터의 출력 신호와의 타이밍이 일치한 경우에만 래치(182 내지 186)에서 고장이 발생하지 않은 것을 나타내는 Hi 신호를 출력하는 예에 관해 설명하여 왔다. 그렇지만, 모든 검출용 펄스를 고정의 Hi 신호로 하고, 버스(B1 내지 B5)로부터의 신호의 유무를 확인함으로써, 간이적으로 화소 제어선(L) 및 TCV(93-1, 93-2)의 단선의 유무만의 고장을 검출하여도 좋다.
도 14는, 간이적인 구조의 펄스출력 고장 검출부(142)의 구성례를 도시하고 있다. 또한, 도 14의 펄스출력 고장 검출부(142)의 구성에서, 도 10에서 펄스출력 고장 검출부(142)에서의 구성과 동일한 기능을 구비한 구성에 관해서는, 동일한 부호, 및 동일한 명칭을 붙이고 있고, 그 설명은 적절히 생략하는 것으로 한다.
즉, 도 14의 펄스출력 고장 검출부(142)에서, 도 10의 펄스출력 고장 검출부(142)와 다른 점은, 래치(182 내지 186)에 대신하여, 동일 구조의 래치(191 내지 195)가 마련되어 있고, 검출용 펄스가, 래치(191 내지 195)에 대해 공통으로, 또한, 고정된 Hi 신호가 되어 공급되어 있는 점이다. 또한, 제어부(121)는, 래치(191 내지 195)에 대해, 수평 방향의 1열분의 처리마다 1회 리셋 펄스(RST 펄스)를 공급하고, 리셋한다.
이와 같은 구성에 의해, 상술한 제어선 게이트 관리 처리에 의해 화소 제어선(L) 및 TCV(93-1, 93-2)를 통하여 공급되어 오는 제어 신호의 유무를 나타내는 버스(B1 내지 B5)의 Hi 신호, 또는 Low 신호에 의거하여, 간이적으로 단선 등에 기인하는 펄스출력 고장을 검출하는 것이 가능해진다.
또한, 도 14의 제어부(121) 및 펄스출력 고장 검출부(142)의 기능은, 도 4에서의 신호 처리 회로(113)에 의해 실현된다.
<도 14의 펄스출력 고장 검출부에 의한 펄스출력 고장 검출 처리>
다음에, 도 15의 플로우 차트를 참조하여, 도 14의 펄스출력 고장 검출부에 의한 펄스출력 고장 검출 처리에 관해 설명한다. 또한, 도 11의 플로우 차트를 참조하여 설명한 제어선 게이트 관리 처리가 실행되어 있는 것을 전제로 하여 설명한다. 단, 이 예에서는, 도 11에서의 스텝 S63의 처리에서의 검출용 펄스는, 제어 신호마다 소정의 타이밍에서 출력되는 것은 아니고, Hi 신호로서 고정적으로 출력되어 있는 것으로 한다.
스텝 S111에서, 래치(191 내지 195)는, 각각 대응하는 버스(B5, B4, B3, B2, B1)에서 공급되어 오는 신호가 Hi 신호인지의 여부, 즉, 제어 신호가 공급되어 오고 있는 것이 나타나고 있는지의 여부를 판정한다. 스텝 S111에서, Hi 신호가 공급되어 오고 있다고 간주된 경우, 처리는, 스텝 S112로 진행한다.
스텝 S112에서, 래치(191 내지 195)는, 검출 펄스가 고정의 Hi 신호이고, 또한, 각각 대응하는 버스(B5, B4, B3, B2, B1)에서 공급되어 오는 신호가 Hi 신호이기 때문에, 고장이 검출되지 않은 것을 나타내는 Hi 신호를 래치하여 출력한다.
한편, 스텝 S111에서, 각각 대응하는 버스(B5, B4, B3, B2, B1)에서 공급되어 오는 신호가 Low 신호인 경우, 제어 신호가 공급되어 오고 있지 않기 때문에, 단선 등의 고장이 검출된 것으로 간주하고, 처리는, 스텝 S113으로 진행한다.
스텝 S113에서, 래치(191 내지 195)는, 고장이 검출되어 있는 것을 나타내는 Low 신호를 래치하여 출력한다.
스텝 S114에서, 고장 판정부(181)는, 래치(191 내지 195)의 어느 하나로부터 Low 신호가 공급되어 왔는지의 여부를 판정한다. 그리고, 스텝 S114에서, Low 신호가 공급되어 오고 있다고 간주한 경우, 처리는, 스텝 S115로 진행한다.
스텝 S115에서, 고장 판정부(181)는, 고장이 검출된 것으로 간주하고, 고장이 발생하고 있는 것을 나타내는 정보를 출력한다.
이상의 처리에 의해, 간이적인 구성에 의해, 화소 어레이(101) 내의 화소 제어선(L) 및 TCV(93-1, 93-2)의 단선에 관한 고장을 검출하는 것이 가능해진다.
<제1의 실시의 형태의 제2의 변형례>
이상에서는, 화소 어레이(101)를 끼우고 행구동부(102)와 제어선 게이트(143)를, TCV(93-1, 93-2)를 통하여 접속하는 예에 관해 설명하여 왔지만, TCV(93)가 마련되는 면적을 극력 작게 함으로써, 상칩(92), 및 하칩(91)의 전체의 면적을 작게 하여도 좋다.
이 경우, 예를 들면, 도 16에서 도시되는 바와 같이, 도면 중의 좌부(左部)에서 도시되는 바와 같이, 화소 어레이(101)와 행구동부(102)와의 사이에 제어선 게이트(143)를 마련하도록 하여, 화소 어레이(101)와 제어선 게이트(143)와의 사이에만 TCV(93)를 마련하여 접속하여도 좋다.
이와 같은 구성으로 함으로써, TCV(93)를 마련하는 부위를 삭감할 수 있기 때문에, TCV(93)에 관한 면적을 작게 할 수 있다. 또한, 제어선 게이트(143)에서의 처리는, 도 4의 경우와 같은 처리를 실현할 수 있기 때문에, 행구동부(102)로부터 출력되는 제어 신호가, 소정의 행어드레스에 대해 소정의 타이밍에서 출력되어 있는 것을 확인할 수 있다.
단, 이 구성만으로 하면 화소 어레이(101)에서의 화소 제어선(L) 및 TCV(93)의 단선의 유무에 관해서는 확인을 할 수가 없다.
그래서, 도 16의 화소 어레이(101)에는, 우단부에 흑색 화소(Optical Black 화소)로 이루어지는 고장 검출 칼럼(201)이 마련되어 있고, 소정의 행어드레스에 관해, 통상의 화소 신호를 판독하는데 필요하게 되는 일련의 제어 신호를 공급함으로써, 소정의 화소치를 발생하고, 고장 검출부(124)에 마련되는 화소 제어선 고장 검출부(202)에 출력한다. 화상 제어선 고장 검출부(202)는, 고장 검출 칼럼(201)에서 공급되는 신호에 의거하여, 화소 제어선(L) 및 TCV(93)의 단선에 관한 고장을 검출한다.
보다 상세하게는, 고장 검출 칼럼(201)은, 도 16의 우부에서 도시되는 바와 같이, 포토 다이오드를 포함하지 않는 OPB(Optical Black) 화소로 이루어지는 것이고, 소정의 행어드레스로 지정되는 일련의 제어 신호가 공급됨에 의해, 흑색 화소 상당의 소정의 화소 신호를 출력한다. 도 16에는, 일반적으로 포토 다이오드가 마련되는 부위에 대해 점선으로 포토 다이오드의 회로 기호를 붙이고 있지만, 이것은 포토 다이오드가 마련되어 있지 않는 것을 나타내는 것이다.
보다 구체적으로는, 고장 검출 칼럼(201)은, 전송 트랜지스터(211), 리셋 트랜지스터(212), FD(Floating Diffusion)(213), 증폭 트랜지스터(214), 선택 트랜지스터(215), 및 AD 변환부(216)를 구비하고 있다.
전송 트랜지스터(211), 리셋 트랜지스터(212), 증폭 트랜지스터(213), 및 선택 트랜지스터(215)는, 모두 일반적인 화소 회로에 마련되는 것이고, 상술한 셔터 전송 신호(Shutter_TRG), 셔터 리셋 신호(Shutter_RST), 리드 선택 신호(Read_SEL), 리드 리셋 신호(Read_RST), 및 리드 전송 신호(Read_TRG)에 의해 동작된다.
또한, 선택 트랜지스터(215)에서 출력되는 흑색 화소의 화소 신호는, AD 변환부(216)에 출력된다. AD 변환부(216)는, 화소 신호를 아날로그 디지털 변환하고, 화소 제어선 고장 검출부(202)에 출력한다.
화소 제어선 고장 검출부(202)는, 고장 검출 칼럼(201)에서 공급되어 오는 화소 신호가, 소정의 흑색 화소의 화소치를 나타내는 것인지의 여부에 의거하여, 화소 어레이(101)에서의 화소 제어선(L) 및 TCV(93)의 단선에 관한 고장의 유무를 검출한다.
또한, 고장 검출 칼럼(201)의 구성으로서, 포토 다이오드가 마련되어 있지 않는 구성례를 나타냈지만, 화소 신호를 판독함에 있어서, 원칙적으로 고정된 화소치가 출력되는 구성이라면 좋고, 예를 들면, 도 16에서 점선으로 나타냈던 부위에 포토 다이오드를 마련하고, 차광하도록 하여, 흑색 화소의 화소 회로를 구성하여도 좋다.
또한, 도 16의 제어부(121) 및 고장 검출부(124)의 기능은, 도 4에서의 신호 처리 회로(113)에 의해 실현된다.
<화소 제어선 고장 검출 처리>
다음에, 도 17의 플로우 차트를 참조하여, 도 16의 화소 어레이(101)의 고장 검출 칼럼(201) 및 화소 제어선 고장 검출부(202)에 의한 제어선 고장 검출 처리에 관해 설명한다.
스텝 S131에서, 고장 검출 칼럼(201)에서의 트랜지스터(211 내지 214)는, 셔터 전송 신호(Shutter_TRG), 셔터 리셋 신호(Shutter_RST), 리드 선택 신호(Read_SEL), 리드 리셋 신호(Read_RST), 및 리드 전송 신호(Read_TRG) 등의 제어 신호에 의거하여, 포토 다이오드가 없는 OPB 화소로서의 흑색 화소의 화소 신호를, AD 변환부(216)에 출력한다.
스텝 S132에서, AD 변환부(216)는, 아날로그 신호로 이루어지는 화소 신호를 디지털 신호로 변환하여 화소 제어선 고장 검출부(202)에 출력한다.
스텝 S133에서, 화소 제어선 고장 검출부(202)는, 흑색 화소로 이루어지는 화소 신호의 화소치가 소정의 화소치인지의 여부를 판정한다. 스텝 S133에서, 소정의 화소치가 아니다라고 판정된 경우, 처리는, 스텝 S134로 진행한다.
스텝 S134에서, 화소 제어선 고장 검출부(202)는, 화소 어레이(101)에서의 화소 제어선(L) 또는 TCV(93) 등에 단선 등에 기인하는 고장이 검출된 것으로 간주하고, 출력부(123)에 출력한다.
즉, 화소 제어선(L) 또는 TCV(93)가 단선됨으로써, 트랜지스터(211 내지 214)가, 셔터 전송 신호(Shutter_TRG), 셔터 리셋 신호(Shutter_RST), 리드 선택 신호(Read_SEL), 리드 리셋 신호(Read_RST), 및 리드 전송 신호(Read_TRG) 등의 제어 신호에 의해 동작할 수가 업었기 때문에, 소정의 화소치가 출력되지 않은 것으로 간주되어, 고장이 검출된 것으로 간주된다.
또한, 스텝 S133에서, 소정의 화소치가 검출된 경우, 스텝 S134의 처리는 스킵된다. 즉, 소정의 흑색 화소가 검출된 것은, 트랜지스터(211 내지 214)가, 셔터 전송 신호(Shutter_TRG), 셔터 리셋 신호(Shutter_RST), 리드 선택 신호(Read_SEL), 리드 리셋 신호(Read_RST), 및 리드 전송 신호(Read_TRG) 등의 제어 신호에 의해 동작할 수 있는 결과이기 때문에, 고장이 검출되지 않은 것으로 간주된다.
이상의 처리에 의해, TCV(93)에 차지한 면적을 작게 하면서, 행구동부(102)에서 출력되는 제어 신호가 출력되는 타이밍과 행어드레스에 의거한 고장 검출을 실현하는 것이 가능해진다. 또한, 이때, 화소 어레이(101)에서의 화소 제어선(L) 및 TCV(93)의 단선에 기인하는 고장을 검출하는 것이 가능해진다.
≪2. 제2의 실시의 형태≫
이상에서는, 행어드레스 선택기능 고장, 펄스출력 고장, 및, 화소 제어선 및 TCV의 단선 고장을 검출하는 예에 관해 설명하여 왔지만, ADC(아날로그 디지털 변환 회로)의 고장을 검출함으로써 TCV의 단선 고장도 검출하여도 좋다.
도 18은, ADC 및 TCV의 단선 고장을 검출하도록 한, 촬상 소자(72) 및 프런트 카메라 ECU(73)의 구성례 중, 특히, 화소 어레이(101), 화상 신호 출력부(103), 및 고장 검출부(124)의 구성례에 관해 설명한다. 또한, 도 18의 구성 중, 도 4를 참조하여 설명한 구성과 동일한 기능을 구비한 구성에 관해서는, 동일한 명칭, 및 동일한 부호를 붙이고 있고, 그 설명은 적절히 생략하는 것으로 하고, 특히 기재가 없는 구성에 관해서는, 도 4에서 구성과 동일한 것으로 한다.
즉, 도 18의 화소 어레이(101), 화상 신호 출력부(103), 및 고장 검출부(124) 중, 도 4의 구성과 다른 것은, 화소 어레이(101)를 구성하는 화소의 화소 회로의 상세한 구성, 및, 화소 신호 출력부(103)의 상세한 구성이 도시되고, 고장 검출부(124)에 새롭게 ADC+TCV 고장 검출부(271)가 마련된 점이다.
화소 어레이(101)를 구성하는 어레이형상으로 배치된 화소(221)의 화소 회로는, 포토 다이오드(230), 전송 트랜지스터(231), 리셋 트랜지스터(232), FD(Floating Diffusion)(233), 증폭 트랜지스터(234), 선택 트랜지스터(235), 및 수직 전송선(VSL)으로 구성되어 있다.
또한, 수직 전송선(VSL)에는, 전환 트랜지스터(251), 및 DSF 트랜지스터(252)로 이루어지는 DSF 회로(250)가 마련되어 있다. 또한, 전환 트랜지스터(251), 및 DSF 트랜지스터(252)로 이루어지는 DSF 회로(250)는, 상칩(92)상의 화소 어레이(101)에는 마련되어 있지 않고, 하칩(91)상에 마련되어 있고, 수직 전송선(VSL)에 대해, TCV(93)를 통하여 접속되어 있다.
포토 다이오드(230), 전송 트랜지스터(231), 리셋 트랜지스터(232), FD(Floating Diffusion)(233), 증폭 트랜지스터(234), 및 선택 트랜지스터(235)의 구성에 관해서는, 일반적인 화소 회로와 같은 것이고, 상술한 화소 어레이(101)상에 어레이형상으로 배치되어 있는 각 화소를 구성하는 화소 회로와 마찬가지이다.
즉, 포토 다이오드(230)는, 입사광의 광량에 응한 전하를 축적하고, 화소 신호로서 출력한다. 전송 트랜지스터(231)는, 상술한 셔터 전송 신호(Shutter_TRG), 리드 전송(Read_TRG)에 의해 동작하고, 포토 다이오드(230)에서 축적된 전하를 FD(233)에 전송하는, 또는, 리셋 트랜지스터(232)와 협동하여 포토 다이오드(230) 및 FD(233)를 리셋 레벨로 설정한다. 또한, 리셋 트랜지스터(232)는, 상술한 셔터 리셋 신호(Shutter_RST), 및 리드 리셋 신호(Read_RST)에 의해 동작하고, FD(233)를 리셋 레벨로 설정하는, 또는, 포토 다이오드(230)를 리셋 레벨로 설정한다.
FD(233)는, 포토 다이오드(230)에서 공급되어 오는 화소 신호 중의 신호 레벨, 또는, 리셋 트랜지스터(232)에 의해 리셋 레벨로 설정되고, 증폭 트랜지스터(234)의 게이트에 접속되어 있다.
증폭 트랜지스터(234)는, FD(233)의 축적 전하의 전압에 응하여 전원 전압을 증폭함으로써 화소 1신호로서 출력한다. 선택 트랜지스터(235)는, 리드 선택 신호(Read_SEL)에 의해 동작하고, 행어드레스로서 선택된 때, 증폭 트랜지스터(234)에서 출력되는 화소 신호를 수직 전송선(VSL)에 전송시킨다.
또한, 이 예에서는, 수직 전송선(VSL)에 전환 트랜지스터(251), 및 DSF 트랜지스터(252)로 이루어지는 DSF 회로(250)가 마련되어 있다. DSF 회로(250)는, 화소 신호, 또는, 더미 화소 신호를 출력한다. 보다 상세하게는, DSF(더미 소스 팔로워 회로) 트랜지스터(252)는, 화소 신호 대신에 고정 신호로 이루어지는 더미 화소 신호를 수직 전송선(VSL)에 공급하기 위한 트랜지스터이다. 전환 트랜지스터(251)는, 수직 전송선(VSL)에 대해, 선택 트랜지스터(235)로부터의 화소 신호를 출력하는지, 또는, DSF 트랜지스터(252)로부터 더미 화소 신호를 출력하는지를 전환하는 것이다.
또한, DSF 트랜지스터(252)가 온에 되어 출력되는 더미 화소 신호는, 소정의 화소치로 이루어지는 화소 신호인데, DSF 트랜지스터(252)를 복수에 마련하고, 복수의 소정의 화소치로 이루어지는 화소 신호를 전환하여 출력하여도 좋다. 이후에서는, 도시는 하지 않지만, 복수종류의 화소치로 이루어지는 화소 신호의 각각에 대해, 복수의 DSF 트랜지스터(252)를 마련하고, 이들을 선택적으로 전환하여 출력할 수 있는 것으로 하여 설명한다.
화상 신호 출력부(103)는, 부하 MOS(241), ADC(242), 및 수평 전송부(243)를 구비하고 있다.
부하 MOS(241)는, 화소 어레이(101)의 수직 전송선(VSL)을 통하여 공급되어 오는 화소 신호를 전류치로부터 전압치로 변환하여 ADC(242)에 공급한다.
ADC(242)는, 부하 MOS(241)로부터 공급되는 아날로그 신호로 이루어지는 화소 신호를 디지털 신호로 변환하여 수평 전송부(243)에 출력한다.
보다 상세하게는, ADC(242)는, 콤퍼레이터(261), 카운터(262), 및 DAC(디지털 아날로그 변환부)(263)로 구성된다.
콤퍼레이터(261)는, DAC(263)에서 공급되는 것으로서, 카운터(262)로부터의 클록에 동기하여, 소정의 스텝 간격으로 변화하는 램프 전압(Ramp)과, 부하 MOS(241)에서 입력되어 오는 아날로그 신호로 이루어지는 화소 신호와의 비교를 행하여, 비교 결과를 카운터(262)에 공급한다.
카운터(262)는, 카운트를 반복하고, 콤퍼레이터(261)에서의 비교 결과가 반전한 타이밍에서의 카운트값을 디지털 신호로서 수평 전송부(243)에 출력함과 함께, 클록 신호를 DAC(242)에 공급한다.
DAC(263)는, 카운터(262)로부터의 클록 신호에 동기하여, 램프 전압(Ramp)을 소정의 스텝으로 변화시켜서 발생하고, 콤퍼레이터(261)에 공급한다. 또한, DAC(263)는, 도 4의 플로어 플랜에서의 DAC(112)에 대응하는 것이다.
수평 전송부(243)는, ADC(242)에서 공급되어 오는 디지털 신호로 변환된 화소 신호를 화상 처리부(122)에 공급함과 함께, 고장 검출부(124)에서 ADC+TVC 고장 검출부(271)에 공급한다.
ADC+TVC 고장 검출부(271)는, DSF 회로(250)를 제어하여, 예를 들면, 블랭킹 기간 등에 더미 화소 신호를 출력시키고, ADC(242)에 의해 디지털 신호로 변환된 화소 신호와, 더미 화소 신호로서 미리 설정된 소정의 화소 신호를 비교하여, 일치하는지의 여부에 의거하여, ADC(242)의 고장이나, 화소 제어선(L), 및 TCV(93) 등의 단선의 유무에 기인하는 고장을 검출한다.
보다 상세하게는, 도 19에서 도시되는 바와 같이, 예를 들면, 하칩(91)이 하칩(91-1, 91-2)로 이루어지는 2영역으로 분할되어 있고, 각각에 ADC(242-1, 242-2)가 칼럼형상으로 배치되어 있다. 또한, 도 18의 화소 어레이(101)가 마련된 상칩(92)에 대해, TCV(93-11, 93-12)를 통하여, 각각 하칩(91-1, 91-2)이 전기적으로 접속되어 있다. 여기서, 도 19의 ADC(242-1, 242-2)는, 도 4의 칼럼 ADC(111-1, 111-2)에 대응한다.
또한, 화소(221)의 출력은, 행 제어선(282-1, 282-2, …)에 의해 제어된다. 행구동부(272)는, 소정의 1행의 화소(221)의 화소 신호가 출력되도록 제어한다. 화소(221)가 출력하는 화소 신호는, 열신호선(281-1, 281-2, …)을 전하여져서, 칼럼 ADC(242-1, 242-2)에 출력된다.
그리고, DSF 회로(250-1)(250-1-1, 250-1-2, …)는, 하칩(91-1)에 마련되어 있고, TCV(93-11, 93-12), 및 화소 어레이(101)를 통하여, 다른 하칩(91-2)의 ADC(242-2)(242-2-1, 242-2-2, …)에 대해, 더미 화소 신호를 공급한다. 마찬가지로, DSF 회로(250-2)(250-2-1, 250-2-2, …)는, 하칩(91-2)에 마련되어 있고, TCV(93-11, 93-12), 및 화소 어레이(101)를 통하여, 다른 하칩(91-1)의 ADC(242-1)(242-1-1, 242-1-2, …)에 대해, 더미 화소 신호를 공급한다. 또한, 하칩(91)의 분할수는, 2 이상이라도 좋고, 이 경우, 대응하는 분할수분만큼, 분할 영역의 각각에 ADC(242), 및 DSF 회로(250)가 마련된다.
ADC(242-1)(242-1-1, 242-1-2, …)는, 각각 화소 어레이(101)로부터 출력되는 화소 신호와, DAC(263-1)로부터 공급되는 램프 전압과의 대소 관계를 콤퍼레이터(261-1)(261-1-1, 261-1-2, …)에서 비교하여, 2치의 결과로서 카운터(262-1)(262-1-1, 262-1-2, …)에 준다.
ADC(242-2)(242-2-1, 242-2-2, …)는, 각각 화소 어레이(101)로부터 출력되는 화소 신호와, DAC(263-2)로부터 공급되는 램프 전압과의 대소 관계를 콤퍼레이터(261-2)(261-2-1, 261-2-2, …)에서 비교하여, 2치의 결과로서 카운터(262-2)(262-2-1, 262-2-2, …)에 준다.
콤퍼레이터(261-1, 261-2)는, 타이밍 제어 회로(273)로부터 공급되는 PSET 신호를 트리거로 하는 오토 제로(Auto zero) 회로를 갖고 있고, 화소(221)에서 공급되는 화소 신호와 램프 전압과의 레벨의 차(差)인 오프셋을 제로로 한다.
카운터(262-1, 262-2)는, 타이밍 제어 회로(273)로부터 공급되는 카운터 제어 신호에 의거하여 카운트 동작한다. 카운터 클록은 콤퍼레이터(261-1, 261-2)의 출력에 의해 마스크되도록 되어 있고, 화소 신호의 레벨에 응한 디지털 신호를 얻을 수 있도록 되어 있다.
버스 버퍼(274-1)(274-1-1, 274-1-2, …)는 출력을 제어하기 위한 것이고, 래치 회로를 포함하고, 각각 열 주사 회로(275-1)의 선택 신호에 의해, 값을 수평 출력선(276-1)에 출력한다.
버스 버퍼(274-2)(274-2-1, 274-2-2, …)는 출력을 제어하기 위한 것이고, 래치 회로를 포함하고, 각각 열 주사 회로(275-2)의 선택 신호에 의해, 값을 수평 출력선(276-2)에 출력한다.
타이밍 제어 회로(273)는 마스터 클록(MCK)을 동작 타이밍의 기준으로서, 촬상 소자(72)의 전체적인 동작 시퀀스를 제어한다.
ADC+TVC 고장 검출부(271)는, DSF 회로(250-1, 250-2)를 제어하여, 화소 어레이(101) 및 TCV(93-11, 93-12)를 통하여 더미의 화소 신호를 출력시켜, ADC(242-1, 242-2)에 의해 화소 신호를 디지털 신호로 변환시켜서, 소정의 화소치로 이루어지는 화소 신호인지의 여부에 의거하여, ADC(242-1, 242-2)의 이상이나 TCV(93-11, 93-12)의 단선에 기인하는 고장을 검출할 수 있다.
보다 상세하게는, ADC+TVC 고장 검출부(271)는, 하칩(91-1)의 DSF 회로(250-1)를 제어하여, 화소 어레이(101) 및 TCV(93-11, 93-12)를 통하여, 더미의 화소 신호를 하칩(91-2)의 ADC(242-2)에 출력시켜서 화소 신호를 디지털 신호로 변환시켜서, 소정의 화소치로 이루어지는 화소 신호인지의 여부에 의거하여, ADC(242-2)의 이상, 및, TCV(93-11, 93-12)의 단선에 기인하는 고장을 검출한다.
마찬가지로, ADC+TVC 고장 검출부(271)는, 하칩(91-2)의 DSF 회로(250-2)를 제어하여, 화소 어레이(101) 및 TCV(93-11, 93-12)를 통하여, 더미의 화소 신호를 하칩(91-1)의 ADC(242-1)에 출력시켜서 화소 신호를 디지털 신호로 변환시켜서, 소정의 화소치로 이루어지는 화소 신호인지의 여부에 의거하여, ADC(242-1)의 이상, 및, TCV(93-11, 93-12)의 단선에 기인하는 고장을 검출한다.
또한, ADC(242)나 TCV(93)에 이상이 없는 것을 전제로 하여, 또한, 실장상(實裝上)의 동작 시험(試驗)을 실행하여, 동작 이상으로서 고장을 검출하여도 좋다.
<제1의 동작 시험>
도 20에서 도시되는 바와 같이, 예를 들면, ADC+TVC 고장 검출부(271)가, DSF 회로(250)를 제어하여, 리셋 레벨의 전위(V1)로 이루어지는 더미 화소 신호를 발생하여 ADC(242)에 의해 리셋 레벨의 화소 신호를 구하게 하고, 다음에, DSF 회로(250)의 전위를 소정의 신호 레벨의 전위(V2)로 이루어지는 더미 화소 신호를 발생하여 신호 레벨의 화소 신호를 구한다는 일련의 동작을 실현하고, 신호 레벨과 리셋 레벨과의 차분으로 이루어지는 화소 신호가, 소정의 화소 신호로서 출력되는지의 여부를 확인함으로써 동작 고장을 검출하여도 좋다.
이와 같이 함으로써, 상관 이중 샘플링에 의한 화소 신호의 판독에 이상이 발생하고 있는지의 여부에 의거한 고장 검출이 가능해진다.
또한, 도 20에서는, 실선이, DSF 회로(250)를 제어하여 출력하는 더미 화소 신호의 화소치를 도시한 것이고, 점선이 램프 전압의 변화를 도시하고 있다. 시각(t0 내지 t2)에서는, 더미 화소 신호로서 리셋 레벨이 되는 전위(V1)가 출력되고, 이 사이에 램프 전위가 저하되고 있고, 시각(t0 내지 t1)에서의 둥근표시로 도시되는 타이밍에서, 콤퍼레이터(261)의 비교 결과가 반전함에 의해, 이 타이밍에서, 리셋 레벨의 전위(V1)에 상당하는 램프 전압에서의 카운터의 값에 의해 리셋 레벨의 디지털 신호로 이루어지는 화소 신호가 구하여진다.
또한, 시각(t3)에서, DSF 회로(250)가 제어되어, 전위(V2)에 상당하는 더미 화소 신호가 신호 레벨의 화소 신호로서 출력된다. 램프 전압은 시각(t4)에서 리셋되어, 재차 시각(t4 내지 t5)에서 저하되고 있고, 시각(t4 내지 t5)에서 둥근표시의 타이밍에서 콤퍼레이터(261)의 비교 결과가 반전함에 의해, 이 타이밍에서, 신호 레벨의 디지털 신호로 이루어지는 화소 신호로서 출력된다.
이와 같이 하여 구하여진 리셋 레벨과 신호 레벨과의 차분이 화소치로서 구하여지고, 미리 설정된 소정의 화소치라면, ADC(242) 및 TCV(93)의 단선에 기인하는 고장이 없고, 또한, CDS에 의한 화소 신호의 판독 처리를 실행하는 동작 고장도 발생하지 않는 것을 확인할 수 있다.
또한, 도 20의 실선으로 도시되는, DSF 회로(250)를 제어하여 출력하는 더미 화소 신호의 화소치는, 도 4의 플로어 플랜에서의 화소 어레이(101)에서 출력되는 것이다. 또한, 도 20의 점선으로 도시되는, 램프 전압이, 도 4의 플로어 플랜에서의 DAC(111)에 의해 출력되는 것이다. 즉, DAC(263)는, DAC(111)에 대응한다.
<제2의 동작 시험>
아날로그 디지털 변환에서의 게인을 변화시켜서 AD 변환 결과를 구하여, 게인 에러에 기인하는 동작 고장을 검출하여도 좋다.
도 21에서 도시되는 바와 같이, 램프 전압의 스텝 폭을 변화시켜서 카운터의 값에 대해 아날로그 게인을 걸어서, AD 변환 결과를 확인한다.
즉, 도 21에서 도시되는 바와 같이, 램프 전압의 변화율인 스텝 폭을 변화시켜서, 각각의 AD 변환 결과를 확인하고, 소정의 디지털 신호로 변환되어 있는지를 확인한다. 예를 들면, 시각(t3)에서, DSF 회로(250)의 동작을 제어하여, 전위(V2)에 상당하는 더미 화소 신호를 출력시킨다.
이때, 도 21에서의 점선으로 도시되는, 예를 들면, 0dB의 램프 전압의 변이에 의해, 시각(t11)에서 구하여지는 디지털 신호로 변환된 화소 신호와, 1점 쇄선으로 도시되는, 예를 들면, 30dB의 램프 전압의 변이에 의해, 시각(t12)에서 구하여지는 디지털 신호로 변환된 화소 신호가, 각각 미리 설정된 화소 신호와 일치하는지의 여부에 의해, 게인 에러에 기인하는 동작 고장을 검출하여도 좋다.
또한, 도 21의 실선으로 도시되는, DSF 회로(250)를 제어하여 출력하는 더미 화소 신호의 화소치는, 도 4의 플로어 플랜에서의 화소 어레이(101)에서 출력되는 것이다. 또한, 도 21의 점선으로 도시되는, 램프 전압이, 도 4의 플로어 플랜에서의 DAC(111)에 의해 출력되는 것이다. 즉, DAC(263)는, DAC(111)에 대응한다.
<제3의 동작 시험>
태양흑점 보정 처리의 동작이 실현되어 있는지의 여부를 확인함으로써 동작 고장을 검출하여도 좋다.
태양흑점이 생기는 경우, 리셋 레벨의 화소 신호를 구할 수가 없는 상태가 된다. 이때, 신호 레벨은, 카운터의 값을 최대치까지 카운트함으로써, 화소 신호를 보정한다.
그래서, 도 22에서 도시되는 바와 같이, 리셋 레벨을 확정시키는 시각(t1 내지 t2) 전(前)의 타이밍인 시각(t21)에서, DSF 회로(250)의 동작을 제어하여, 리셋 레벨을 설정할 수 없는 전위(V11)로 이루어지는 더미 화소 신호를 출력시킨다. 이 후, 시각(t4) 이후에서, 신호 레벨의 화소 신호를 검출할 때, 시각(t22)에서, 콤퍼레이터가 반전하여도, 그 이후에 도시되는 바와 같이, 시각(t23)에서, 카운터의 값이 최대치까지 카운트시키는 동작을 실행하는지의 여부에 의거하여, 태양흑점 보정 처리가 실현되는지의 여부를 판정하여, 동작 고장을 검출한다.
또한, 도 22의 실선으로 도시되는, DSF 회로(250)를 제어하여 출력하는 더미 화소 신호의 화소치는, 도 4의 플로어 플랜에서의 화소 어레이(101)에서 출력되는 것이다. 또한, 도 22의 점선으로 도시되는, 램프 전압이, 도 4의 플로어 플랜에서의 DAC(111)에 의해 출력되는 것이다. 즉, DAC(263)는, DAC(111)에 대응한다.
<제4의 동작 시험>
암전류 클램프를 걸은 때의 클램프 동작이 실현되어 있는지의 여부를 확인함으로써 동작 고장을 검출하여도 좋다.
즉, 암전류에 의한 노이즈가 발생하는 경우, 램프 전압에 대한 값을, 암전류에 의한 노이즈로 이루어지는 화소 신호분만큼 클램프함으로써, 화소 신호를 보정한다.
그래서, 도 23에서 도시되는 바와 같이, 시각(t2)의 리셋 레벨을 검출한 후, 더미 화소 신호를 클램프 최대치(Cmax)의 화소 신호가 검출 가능한 정도의 화소 신호(V21)로 설정하고, 소정의 디지털 신호가 구하여져서 클램프 동작이 실현되는지의 여부에 의해, 동작 고장을 검출하여도 좋다.
또한, 도 23의 실선으로 도시되는, DSF 회로(250)를 제어하여 출력하는 더미 화소 신호의 화소치는, 도 4의 플로어 플랜에서의 화소 어레이(101)에서 출력되는 것이다. 또한, 도 23의 점선으로 도시되는, 램프 전압이, 도 4의 플로어 플랜에서의 DAC(111)에 의해 출력되는 것이다. 즉, DAC(263)는, DAC(111)에 대응한다.
<ADC+TCV 고장 검출 처리>
다음에, 도 24의 플로우 차트를 참조하여, ADC+TCV 고장 검출부(271)에 의한 ADC+TCV 고장 검출 처리에 관해 설명한다.
스텝 S151에서, ADC+TCV 고장 검출부(271)는, 화상 처리에서의 블랭킹 기간에 들어갔는지의 여부를 판정하고, 블랭킹 기간에 들어갈 때까지 같은 처리를 반복한다. 그리고, 스텝 S151에서, 블랭킹 기간에 들어간 경우, 처리는, 스텝 S152로 진행한다.
스텝 S152에서, ADC+TCV 고장 검출부(271)는, 소정의 열어드레스의 DSF 회로(250-1)를 동작시켜서, 상술한 제1의 동작 시험 내지 제4의 동작 시험의 어느 하나에 대응하도록 시계열로 변화시키면서 더미 화소 신호를 출력시킨다.
스텝 S153에서, ADC(242-2)는, 더미 화소 신호로서 출력되는 화소 신호를, 디지털 신호로 변환하여, 순차적으로, ADC+TCV 고장 검출부(271)에 공급한다.
스텝 S154에서, ADC+TCV 고장 검출부(271)는, ADC(242-2)에서 공급되어 오는 더미 화소 신호로서 출력되는 화소 신호로서, 디지털 신호로 변환된 화소 신호의 시계열의 변이에 의거하여, 상술한 제1의 동작 시험 내지 제4의 동작 시험의 어느 하나의 동작 시험에 대해 소정의 동작 결과가 얻어졌는지의 여부를 판정한다. 스텝 S154에서, 제1의 동작 시험 내지 제4의 동작 시험의 어느 하나의 동작 시험에 대해 소정의 동작 결과가 얻어지지 않은 경우, 처리는, 스텝 S155로 진행한다.
스텝 S155에서, ADC+TCV 고장 검출부(271)는, ADC(242-2)의 동작 이상, TCV(93-11, 93-12)의 단선 고장, 또는, 제1의 동작 시험 내지 제4의 동작 시험에 의해 확인된 동작에 관한 동작 고장이 발생하고 있는 것을 검출하고, 출력부(123)에 공급한다.
한편, 스텝 S154에서, 제1의 동작 시험 내지 제4의 동작 시험의 어느 하나의 동작 시험에 대해 소정의 동작 결과가 얻어진 경우, ADC(242-2), TCV(93-11, 93-12)의 단선 고장, 및, 제1의 동작 시험 내지 제4의 동작 시험 어느 하나의 동작 시험에 의해 확인되는 동작에 관한 동작 고장의 어느 것도 발생하지 않은 것으로 간주되기 때문에, 스텝 S155의 처리가 스킵 된다.
이상의 처리에 의해, ADC(242)의 동작 이상, TCV(93)의 단선의 유무, 및 제1의 동작 시험 내지 제4의 동작 시험에 의해 확인된 동작 고장의 유무를 검출하는 것이 가능해진다.
또한, 이상에서는, 블랭킹 기간에서, 상술한 제1의 동작 시험 내지 제4의 동작 시험의 어느 하나가 실행되는 예에 관해 설명하여 왔지만, 예를 들면, 블랭킹 기간에 들어갈 때마다, 제1의 동작 시험 내지 제4의 동작 시험을 순차적으로 전환하여 실행하여도 좋고, 1회의 블랭킹 기간에, 이 중의 2 이상의 동작 시험을 실행하여도 좋다.
또한, 이상에서는, DSF 회로(250-1)를 제어하여, 더미 화소 신호를 발생시키고, ADC(242-2)에서 화소 신호를 AD 변환시키는 예에 관해 설명하여 왔지만, 당연한 일이지만, DSF 회로(250-2)를 제어하여, 더미 화소 신호를 발생시키고, ADC(242-1)에 의해 화소 신호를 AD 변환시키도록 하여도 좋다.
<제2의 실시의 형태의 제1의 변형례>
이상에서는, 각 열의 수직 전송선(VSL)에서의, DSF 회로(250)에 의해 제어할 수 있는 더미 화소 신호의 설정 전위가 모두 동일하게 설정되는 예에 관해 설명하여 왔지만, 다른 화소 전위가 설정될 수 있도록 하여도 좋다. 예를 들면, 도 25에서 도시되는 바와 같이, 인접하는 열의 점선으로 도시되는 VSL 및 실선으로 도시되는 VSL은, 각각 더미 화소 신호가 교대로 제1의 전위, 및 제1의 전위보다도 높은 전위인 제2의 전위가 되도록 설정하여도 좋다. 이와 같은 구성에 의해, 인접하는 수직 전송선(VSL) 사이에서 단락이 발생하면, ADC(242)에 의해 디지털 변환된 화소 신호의 화소치는 변화하게 되기 때문에, 수직 전송선(VSL) 사이의 단락 검출도 가능해진다.
또한, 이상에서는, 촬상 소자(72)의 구성으로서, 화소 어레이(101), 행구동부(102), 및 화상 신호 출력부(103)를 마련하고, 프런트 카메라 ECU(73)의 구성으로서, 제어부(121), 화상 처리부(122), 출력부(123), 고장 검출부(124), 및 제어선 게이트(143)를 마련한 예에 관해 설명하여 왔다. 그렇지만, 촬상 소자(72)의 구성으로서, 화소 어레이(101), 행구동부(102), 및 화상 신호 출력부(103)에 더하여, 제어부(121)(이 중의 고장 검출에 관한 기능만이라도 좋다), 고장 검출부(124), 및 제어선 게이트(143)를 마련하여도 좋다. 이와 같이 프런트 카메라 ECU(73)의 일부의 기능을 구비한 촬상 소자(72)를 구성함으로써, 촬상 소자(72) 단독으로 고장 검출을 실현하는 것이 가능해진다. 또한, 종래의 촬상 소자를, 본 개시의 촬상 소자(72)에 의해 치환하여 사용하는 것도 가능해지고, 지금까지는 촬상 소자 스스로로 고장 검출할 수가 없었던 기기에서도, 고장 검출하는 것이 가능해진다.
≪3. 제3의 실시의 형태≫
제1의 실시의 형태에서는, 운전 지원 처리에서, 고장이 검출되면 운전 지원을 종료시키는 예에 관해 설명하여 왔지만, 고장이 검출되어도, 고장 개소를 보정하는 등에 의해, 운전 지원을 계속할 수 있도록 하여도 좋다.
즉, ADC(242)는, 칼럼 단위로 구성되어 있기 때문에, 칼럼 단위로 고장이 발생한 경우, 고장이 발생한 행 단위 또는 열 단위로, 화소 신호에 노이즈가 포함되는 것으로 되기 때문에, 세로줄(縱筋) 노이즈나 가로줄(橫筋) 노이즈가 되는 일이 있다.
그래서, 이와 같은 경우, 고장이 검출된 행, 또는, 열의 화소 신호를, 고장이 발생하지 않은 행이나 열의 화소 신호에 의해 보정하도록 하여, 고장이 발생하여도 보정에 의해 대응함으로써, 운전 지원 처리를 계속할 수 있도록 하여도 좋다.
도 26은, 칼럼 단위로 AD 변환하는 ADC(242)에 이상이 발생하여, 세로줄 노이즈, 또는, 가로줄 노이즈가 발생한 경우, 보정하여 출력할 수 있도록 한 촬상 소자(72)의 구성례를 도시하고 있다. 또한, 도 26의 촬상 소자(72)의 구성에 관해서는, 제어에 관한 행구동부(102) 등의 구성은 생략하여 표기되어 있다.
즉, 도 26의 촬상 소자(72)는, 화소 어레이(101), 화상 신호 출력부(103), 및 보정부(301)로 구성되어 있다. 도 26에서는, 1열분의 구성이 도시되어 있지만, 실제로는, 전(全)열분의 ADC(242)가 마련되어 있고, 각각의 ADC(242)로부터 각 열의 화소 신호가 디지털 신호로 변환되어 보정부(301)에 출력되다. 또한, 도 26의 화상 신호 출력부(103)에 관해서는, 도 18을 참조하여 설명한 ADC(242)의 구성을 간략화하여 표기한 것이고, 1열분의 구성만이 나타나 있다.
보정부(301)는, 가로줄 노이즈, 및, 세로줄 노이즈의 유무를 검출함으로써, 고장의 발생의 유무를 검출하고, 고장이 발생하고 있는 경우, 에러 핀(Error 핀)으로부터 에러가 발생하고 있는 것을 나타내는 신호를 MCU(74)에 출력한다.
또한, 보정부(301)는, 가로줄 노이즈, 또는, 세로줄 노이즈가 발생하고 있는 것을 검출한 경우, 정상적인 행의 화소 신호, 및, 정상적인 열의 화소 신호를 이용하여, 가로줄 노이즈, 및, 세로줄 노이즈를 발생시키는 행의 화소 신호, 및, 열의 화소 신호를 보정하여 출력한다. 또한, 보정부(301)의 구성례에 관해서는, 도 27을 참조하여 상세를 설명한다.
<보정부의 구성례>
다음에, 도 27을 참조하여, 보정부(301)의 구성례에 관해 설명한다.
보정부(301)는, 버퍼(330), 가로줄 보정 처리부(331), 세로줄 보정 처리부(332), 선택부(333), 및 셀렉터(334)를 구비하고 있다.
버퍼(330)는, 화상 신호 출력부(103)에서 공급되어 오는 화소 신호를 기억하여, 1장의 화상으로서 격납한다.
가로줄 보정 처리부(331)는, 버퍼(330)에 격납되어 있는 화소 신호를, 1행씩 처리 대상 행으로 설정하고, 처리 대상 행의 화소와, 그 전후의 행의 3행의 화소 신호를 판독하여, 각 행의 평균치를 구한다. 그리고, 가로줄 보정 처리부(331)는, 처리 대상 행의 화소 신호의 평균치와, 다른 행의 화소 신호의 평균치와의 차분을 구하고, 차분이 소정치보다 큰지의 여부를 판정함으로써 가로줄 노이즈가 발생하고 있는지의 여부를 판정한다. 가로줄 보정 처리부(331)는, 판정 결과를 선택부(333)에 출력함과 함께, 가로줄 노이즈가 발생하고 있는 경우, 처리 대상 행의 각 화소치를, 전후의 행의 화소치의 평균치로 치환함으로써 보정한다.
세로줄 보정 처리부(332)는, 가로줄 보정 처리부(331)의 버퍼(354)에 격납되어 있는 화소 신호를, 1열씩 처리 대상 열로 설정하고, 처리 대상 열의 화소와, 그 전후의 열의 3열의 화소 신호를 판독하여, 각 열의 평균치를 구한다. 그리고, 세로줄 보정 처리부(332)는, 처리 대상 열의 화소 신호의 평균치와, 다른 열의 화소 신호의 평균치와의 차분을 구하고, 차분이 소정치보다 큰지의 여부를 판정함으로써 세로줄 노이즈가 발생하고 있는지의 여부를 판정한다. 세로줄 보정 처리부(332)는, 판정 결과를 선택부(333)에 출력함과 함께, 세로줄 노이즈가 발생하고 있는 경우, 처리 대상 열의 각 화소치를, 전후의 열의 화소치의 평균치로 치환함으로써 보정한다.
선택부(333)는, 가로줄 노이즈 또는 세로줄 노이즈가 발생하고 있는지의 여부의 판정 결과에 의거하여, 셀렉터(334)가 선택하여 출력해야 할 화소 신호를 선택하는 선택 신호를 셀렉터(334)에 공급함과 함께, 가로줄 노이즈 또는 세로줄 노이즈가 발생하고 있을 때에는, 에러 핀에서 에러 신호를 MCU(74)에 출력한다.
보다 구체적으로는, 보정이 불필요한 경우, 즉, 버퍼(330)의 화소 신호를 그대로 출력하는 경우에는 0을, 보정이 필요한 경우에는 1을, 각각 셀렉터(334)에 출력한다.
셀렉터(334)는, 선택부(333)에서 공급되는 선택 신호에 의거하여, 버퍼(330)의 화소 신호를 그대로 출력하는, 또는 보정한 화소치를 세로줄 보정 처리부(332)의 버퍼(374)에서 출력한다.
보다 상세하게는, 가로줄 보정 처리부(331)는, 각 행 평균치 산출부(351), 가로줄 임계치 판정부(352), 가로줄 보정부(353), 및 버퍼(354)를 구비하고 있다.
각 행 평균치 산출부(351)는, 버퍼(330)에 격납된 화상에서 미처리의 행을 처리 대상 행으로 설정하고, 처리 대상 행에 관해, 전후의 행을 합쳐서 3행분의 화소 신호를 판독하고, 행마다 평균치를 산출하여 가로줄 임계치 판정부(352)에 출력한다.
가로줄 임계치 판정부(352)는, 처리 대상 행의 화소치의 평균치와, 전후의 행의 화소치의 평균치와의 차분을 구하고, 소정의 임계치와 비교하여, 소정의 임계치보다도 크고, 처리 대상 행의 값이, 다른 행과 현저하게 다르다고 간주되는지의 여부에 의해 가로줄 노이즈의 발생의 유무를 판정한다. 가로줄 임계치 판정부(352)는, 가로줄 노이즈가 발생하고 있다고 판정한 경우, 가로줄 노이즈가 발생하고 있고, 고장이 검출된 것을 선택부(333)에 출력함과 함께, 가로줄 보정부(353)를 제어하여, 보정치를 구하도록 지시한다.
가로줄 보정부(353)는, 처리 대상 행의 화소치를 보정하도록 지시되면, 처리 대상 행의 각 화소의 화소치를, 그 전후의 행의 동일 위치의 화소치의 평균치로 치환하여 보정하고, 버퍼(354)에 출력하여 격납시킨다.
보다 구체적으로는, 예를 들면, 도 28의 우부(右部)에서 도시되는 바와 같이, 가로줄 노이즈의 발생이 검출되고, 처리 대상 행(L2)이 이상한 화소치로 이루어지는 이상 출력 행이고, 전후의 행(L1, L3)이 정상적인 화소치로 이루어지는 정상 출력 행인 경우, 가로줄 보정부(353)는, 처리 대상 행(L2)의 화소치를, 행(L1, L3)의 각 화소의 평균치로 치환한다.
또한, 세로줄 보정 처리부(332)는, 각 행 평균치 산출부(371), 세로줄 임계치 판정부(372), 세로줄 보정부(373), 및 버퍼(374)를 구비하고 있다.
각 행 평균치 산출부(371)는, 가로줄 보정 처리부(331)의 버퍼(354)에 격납된 화상에서 미처리의 열을 처리 대상 열로 설정하고, 처리 대상 열에 관해, 전후의 열을 합쳐서 3열분의 화소 신호를 판독하고, 열마다 평균치를 산출하여 세로줄 임계치 판정부(372)에 출력한다.
세로줄 임계치 판정부(372)는, 처리 대상 열의 화소치의 평균치와, 전후의 열의 화소치의 평균치와의 차분을 구하고, 소정의 임계치와 비교하여, 소정의 임계치보다도 크고, 처리 대상 열의 값이, 다른 열과 현저하게 다르다고 간주되는지의 여부에 의해 세로줄 노이즈의 발생의 유무를 판정한다. 세로줄 임계치 판정부(372)는, 세로줄 노이즈가 발생하고 있다고 판정한 경우, 세로줄 노이즈가 발생하고 있고, 고장이 검출된 것을 선택부(333)에 출력함과 함께, 세로줄 보정부(373)를 제어하여, 보정치를 구하도록 지시한다.
세로줄 보정부(373)는, 처리 대상 열의 화소치를 보정하도록 지시되면, 처리 대상 열의 화소치를, 그 전후의 열의 화소치의 평균치로 치환하여 보정하고, 버퍼(374)에 출력하여 격납시킨다.
보다 구체적으로는, 예를 들면, 도 28의 좌부에서 도시되는 바와 같이, 세로줄 노이즈의 발생이 검출되고, 처리 대상 열(R2)이 이상한 화소치로 이루어지는 이상 출력 열이고, 전후의 열(R1, R3)이 정상적인 화소치로 이루어지는 정상 출력 열인 경우, 세로줄 보정부(373)는, 처리 대상 열(R2)의 화소치를, 열(R1, R3)의 각 화소의 평균치로 치환한다.
<도 27의 보정부에 의한 보정 처리>
다음에, 도 29, 도 30의 플로우 차트를 참조하여, 도 27의 보정부(301)에 의한 보정 처리에 관해 설명한다.
스텝 S151에서, 버퍼(330)는, 화상 신호 출력부(103)에서 공급되어 오는 화소 신호를 기억하여, 1장의 화상으로서 격납한다.
스텝 S152에서, 보정부(301)는, 행 및 열을 카운트하는 카운터(n, m)를 1로 초기화한다.
스텝 S153에서, 가로줄 보정 처리부(331)의 각 행 평균치 산출부(351)는, 버퍼(330)에 격납된 화상에서 처리 대상 행이 되는 n행째의 화소 신호와, 처리 대상 행의 전후의 행의 화소 신호를 합쳐서 3행분의 화소 신호를 판독하고, 행마다 평균치를 산출하여 가로줄 임계치 판정부(352)에 출력한다.
스텝 S154에서, 가로줄 임계치 판정부(352)는, 처리 대상 행인 n행째의 화소치의 평균치와, 전후의 행의 화소치의 평균치와의 차분을 구하고, 소정의 임계치와 비교하여, 소정의 임계치보다도 크고, 처리 대상 행의 화소치가, 다른 행의 화소치와 현저하게 다른지의 여부에 의해, 가로줄 노이즈의 발생의 유무를 판정한다.
스텝 S154에서, 처리 대상 행인 n행째의 화소치의 평균치와, 전후의 행의 화소치의 평균치와의 차분이 소정의 임계치보다도 크고, 가로줄 노이즈의 발생이 검출된 경우, 처리는, 스텝 S155로 진행한다.
스텝 S155에서, 가로줄 임계치 판정부(352)는, 가로줄 노이즈가 발생하고 있고, 고장이 검출된 것을 선택부(333)에 출력함과 함께, 가로줄 보정부(353)에 대해, 보정치를 구하도록 지시한다. 여기서, 선택부(333)는, 처리 대상 행인 n행째의 화소 신호에 관해서는, 보정이 이루어지고 있는 것을 기억한다.
스텝 S156에서, 가로줄 보정부(353)는, 처리 대상 행인 n행째의 화소치를, 그 전후의 행의 화소치의 평균치로 치환하여 보정하고, 버퍼(354)에 격납하고, 처리는, 스텝 S158로 진행한다.
한편, 스텝 S154에서, 가로줄 노이즈가 발생하고 있지 않다고 간주된 경우, 처리는, 스텝 S157로 진행한다.
스텝 S157에서, 카운터(n)가 최대치(N)인지의 여부를 판정하고, 최대치(N)가 아닌 경우, 처리는, 스텝 S158로 진행한다.
스텝 S158에서, 보정부(301)는, 카운터(n)를 1 잉크리먼트하고, 처리는, 스텝 S153으로 되돌아온다.
즉, 스텝 S153 내지 S158의 처리가 반복되어, 가로줄 노이즈가 발생하고 있는지의 여부가 판정되고, 가로줄 노이즈가 발생하고 있는 때, 전후의 행으로 보정된 화소치가 버퍼링된 처리가 전(全) 행에 관해 이루어질 때까지, 같은 처리가 반복된다.
그리고, 모든 행에 관해 처리가 이루어지고, 스텝 S157에서, 카운터(n)가 최대치(N)라고 간주된 경우, 처리는, 스텝 S159로 진행한다.
스텝 S159에서, 세로줄 보정 처리부(332)의 각 열 평균치 산출부(371)는, 가로줄 보정 처리부(331)의 버퍼(354)에 격납된 화상에서 미처리의 열인 m열째를 처리 대상 열로 하여, 처리 대상 열에 관해, 좌우의 열을 합쳐서 3열분의 화소 신호를 판독하고, 열마다 평균치를 산출하여 세로줄 임계치 판정부(372)에 출력한다.
스텝 S160에서, 세로줄 임계치 판정부(372)는, 처리 대상 열의 화소치의 평균치와, 좌우의 열의 화소치의 평균치와의 차분을 구하고, 소정의 임계치와 비교하여, 소정의 임계치보다도 크고, 처리 대상 열의 값이, 다른 열과 현저하게 다르다고 간주되는지의 여부에 의해 세로줄 노이즈의 발생의 유무를 판정한다.
스텝 S160에서, 처리 대상 열의 화소치의 평균치와, 좌우의 열의 화소치의 평균치와의 차분이, 소정의 임계치보다도 크고, 세로줄 노이즈가 발생하고 있는 경우, 처리는, 스텝 S161로 진행한다.
스텝 S161에서, 세로줄 임계치 판정부(372)는, 세로줄 노이즈가 발생하고 있고, 고장이 검출된 것을 선택부(333)에 출력함과 함께, 세로줄 보정부(373)에 대해, 보정치를 구하도록 지시한다. 여기서, 선택부(333)는, 처리 대상 열인 m열째의 화소 신호에 관해서는, 보정이 이루어지고 있는 것을 기억한다.
스텝 S162에서, 세로줄 보정부(373)는, 처리 대상 열인 m열째의 화소치를, 그 좌우의 열의 화소치의 평균치로 치환하여 보정하고, 버퍼(374)에 격납하고, 처리는, 스텝 S163으로 진행한다.
한편, 스텝 S161에서, 세로줄 노이즈가 발생하고 있지 않다고 간주된 경우, 처리는, 스텝 S163으로 진행한다.
스텝 S163에서, 카운터(m)가 최대치(M)인지의 여부를 판정하고, 최대치(M)가 아닌 경우, 처리는, 스텝 S164로 진행한다.
스텝 S164에서, 보정부(301)는, 카운터(m)를 1 잉크리먼트하고, 처리는, 스텝 S159로 되돌아온다.
즉, 스텝 S159 내지 S164의 처리가 반복되어, 세로줄 노이즈가 발생하고 있는지의 여부가 판정되고, 세로줄 노이즈가 발생하고 있는 때, 좌우의 열로 보정되고, 보정된 화소치가 버퍼링되고, 그 이외일 때, 그대로의 화소치가 버퍼링되는 처리가 전 열에 관해 이루어질 때까지, 같은 처리가 반복된다.
그리고, 모든 열에 관해 처리가 이루어지고, 스텝 S163에서, 카운터(m)가 최대치(M)라고 간주된 경우, 처리는, 스텝 S165로 진행한다.
즉, 스텝 S153 내지 S158의 처리에 의해 가로줄 보정 처리가 이루어진 후, 스텝 S159 내지 S164의 처리에 의해 세로줄 보정 처리가 이루어진다. 이 처리에 의해, 가로줄 보정 처리가 이루어진 상태의 화상에 대해, 세로줄 보정 처리가 이루어지게 되기 때문에, 세로줄 보정 처리부(332)에서 버퍼(374)에는, 세로줄 보정 처리와 가로줄 보정 처리가 행하여진 상태의 화상의 각 화소가 격납되게 된다.
스텝 S165(도 30)에서의, 선택부(333)는, 판독하여야 할 화상을 구성하는 화소 중 미처리의 화소를 처리 대상의 화소(m, n)로 설정한다.
스텝 S166에서, 선택부(333)는, 보정 정보에 의거하여, 처리 대상이 되는 화소(m, n)가 속하는 n행 또는 m열에 에러가 발생하고 있는지의 여부를 판정한다. 스텝 S166에서, 처리 대상의 화소(m, n)에 에러가 발생하고 있다고 간주한 경우, 처리는, 스텝 S167로 진행한다.
스텝 S167에서, 선택부(333)는, 셀렉터(334)에 대해 세로줄 보정 처리부(332)의 버퍼(374)에 격납되어 있는 보정된 처리 대상의 화소의 화소치를 판독하는 선택 신호인 1의 신호를 출력한다. 셀렉터(334)는, 선택 신호에 의거하여, 세로줄 보정 처리부(332)의 버퍼(374)에 격납되어 있는 보정된 처리 대상의 화소의 화소치를 판독하여 출력한다.
한편, 스텝 S166에서, 처리 대상의 화소에 에러가 발생하고 있지 않다고 간주한 경우, 처리는, 스텝 S168로 진행한다.
스텝 S168에서, 선택부(333)는, 셀렉터(334)에 대해 보정이 이루어지지 않은 버퍼(330)에 격납되어 있는 처리 대상의 화소의 오리지널의 화소치를 판독하는 선택 신호인 0의 신호를 출력한다. 셀렉터(334)는, 선택 신호에 의거하여, 버퍼(330)에 격납되어 있는 보정되지 않은 오리지널의 처리 대상의 화소의 화소치를 판독하여 출력한다.
스텝 S169에서, 선택부(333)는, 미처리의 화소가 있는지의 여부를 판정하고, 미처리의 화소가 있는 경우, 처리는, 스텝 S166로 되돌아온다. 즉, 모든 화소에 관해, 에러의 유무에 의해, 보정 화소치나, 또는, 보정되지 않은 오리지널의 화소치의 어느 하나가 선택적으로 판독될 때까지, 스텝 S165 내지 S169의 처리가 반복된다.
그리고, 스텝 S169에서, 미처리의 화소가 없다고 간주된 경우, 처리는, 종료한다.
이상의 처리에 의해, 칼럼 단위에서의 ADC(242)에서 고장이 발생한 경우에도, 열 단위, 또는, 행 단위로 보정하는 것이 가능해지기 때문에, 운전 지원 처리를 계속하는 것이 가능해진다.
또한, 칼럼 ADC(242)에 고장이 발생하고 있는 때에도, Error 핀에서 에러 신호가 출력되고 있기 때문에, MCU(74)는, 어느 칼럼 ADC(242)에서, 고장이 발생하고 있는 것을 인식할 수가 있어서, 고장의 발생을 통지하는 것이 가능해진다. 단, 칼럼 ADC(242)에 고장이 발생하고, 세로줄의 에러나 가로줄의 에러가 발생하고 있어도, 화상 신호를 보정할 수 있기 때문에, 운전 지원 처리를 계속하는 것이 가능해진다. 즉, 세로줄의 에러나 가로줄의 에러가 발생하여도, 도 3의 플로우 차트에 있어서 스텝 S13에서는, 고장이 검출된 것으로 하여 처리하는 일 없이, 스텝 S14 내지 S17의 처리에 의해 운전 지원 처리를 계속하는 것이 가능해진다.
또한, 이상에서는, 보정부(301)가, 촬상 소자(72)에 마련되는 예에 관해 설명하여 왔지만, 프런트 카메라 ECU(73) 내에 보정부(301)를 마련하도록 하여, 같은 처리를 실현하여도 좋다.
또한, 도 27의 보정부(301)에서는, 가로줄 보정 처리부(331)에 의한 가로줄 보정 처리의 후, 세로줄 보정 처리부(332)에 의한 세로줄 보정 처리가 이루어지는 구성례가 나타나 있지만, 처리 순서를 교체하여, 세로줄 보정 처리부(332)에 의한 세로줄 보정 처리가 이루어진 후, 가로줄 보정 처리부(331)에 의한 가로줄 보정 처리가 이루어지는 구성이라도 좋다.
또한, 가로줄 보정 처리부(331)에 의한 가로줄 보정 처리와, 세로줄 보정 처리부(332)에 의한 세로줄 보정 처리를 병렬 처리할 수 있도록 하여, 셀렉터(334)에서, 오리지널의 화소치, 가로줄 보정 처리된 화소치, 및 세로줄 보정 처리된 화소치의 3종류의 화소치를, 발생하고 있는 에러의 종류별에 응하여, 선택적으로 출력하여도 좋다. 이 3종류의 화소치를 선택하는 경우, 세로줄 보정 처리와 가로줄 보정 처리의 양쪽이 이루어진 화소에 관해서는, 예를 들면, 가로줄 보정 처리된 화소치를 선택적으로 출력하여도 좋다.
≪4. 제4의 실시의 형태≫
이상에서는, 촬상 소자(72) 및 프런트 카메라 ECU(73)의 구성이, 제1의 칩이 되는 상칩(92)과, 그 아래에 적층되는 제2의 칩인 하칩(91)이 TCV(93-1, 93-2, 93-11, 93-12)에 의해 전기적으로 접속된 구조인 예에 관해 설명하여 왔다. 그렇지만, 상칩(92)과 하칩(91)은, 상호 대향하는 위치에 Cu 배선을 마련하여, Cu 배선과 Cu 배선을 직접 접합(Cu-Cu 접합)함에 의해 전기적으로 접속된 구조로 하도록 하여도 좋다.
도 31은, 화소 어레이(434)가 형성된 제1의 반도체 칩부(426)와, 로직 회로(455)가 형성된 제2의 반도체 칩부(428)가 맞붙여진 적층 반도체 칩(432)을 갖고서 구성된 촬상 소자(431)의 구성례를 도시하고 있다. 또한, 도 31에서의 촬상 소자(431)가, 상술한 촬상 소자(72) 및 프런트 카메라 ECU(73)에 대응하는 구성이고, 제1의 반도체 칩부(426)가, 상칩(92)에 대응하는 구성이고, 제2의 반도체 칩부(428)가, 하칩(91)에 대응하는 구성이다.
제1의 반도체 칩부(426)는, 박막화된 실리콘에 의한 제1의 반도체 기판(433)에 반도체 웰 영역(430)을 형성하고, 이 반도체웰 영역(430)에, 광전 변환부가 되는 포토 다이오드(PD)와, 복수의 화소 트랜지스터(Tr1, Tr2)로 이루어지는 복수의 화소를 열형상(列狀)으로 2차원 배열한 화소 어레이(434)가 형성된다. 포토 다이오드(PD)는, 화소 어레이(434)를 구성하는 유효 화소 어레이(442) 및 광학 블랙 영역(441)으로 형성한다. 또한, 반도체 기판(433)에 화소 어레이(434)를 제어하는 제어 회로(부도시)를 구성하는 복수의 MOS 트랜지스터가 형성된다. 반도체 기판(433)의 표면(433a)측에는, 층간 절연막(453)을 통하여 복수, 이 예에서는 5층의 메탈(M1 내지 M5)에 의한 배선(435[435a 내지 435d] 및 436)을 배치한 다층 배선층(437)이 형성된다. 배선(435 및 436)은, 듀얼 다마신법으로 형성된 구리(Cu) 배선이 사용된다. 반도체 기판(433)의 이면측에는, 절연막(438)을 통하여 광학 블랙 영역(441)상을 포함하여 차광막(439)이 형성되고, 또한 평탄화막(443)을 통하여 유효 화소 어레이(442)상에 컬러 필터(444) 및 렌즈 어레이(445)가 형성된다. 광학 블랙 영역(441)상에도 렌즈 어레이(445)를 형성할 수도 있다.
제1의 반도체 칩부(426)의 다층 배선층(437)에서는, 대응하는 화소 트랜지스터와 배선(435) 사이, 이웃하는 상하층의 배선(435) 사이가, 도전 비아(452)를 통하여 접속된다. 또한, 제2의 반도체 칩부(428)와의 접합면(440)에 임(臨)하여, 5층째의 메탈(M5)에 의한 접속 배선(436)이 형성된다. 접속 배선(436)은, 도전 비아(452)를 통하여 4층째의 메탈(M4)에 의한 소요되는 배선(435d1)에 접속된다.
제2의 반도체 칩부(428)는, 실리콘에 의한 제2의 반도체 기판(454)에, 반도체웰 영역(450)을 형성하고, 이 반도체웰 영역(450)에, 주변 회로가 되는 로직 회로(455)가 형성된다. 로직 회로(455)는, CMOS 트랜지스터를 포함하는 복수의 MOS 트랜지스터(Tr11 내지 Tr14)로 형성된다. 도 31에 도시되는, 제2의 반도체 기판(454)의 표면측상에는, 층간 절연막(456)을 통하여 복수층, 본 예에서는 4층의 메탈(M11 내지 M14)에 의한 배선(457[457a 내지 457c] 및 458)을 배치한 다층 배선층(459)이 형성된다. 배선(457 및 458)은, 듀얼 다마신법에 의한 구리(Cu) 배선이 사용된다.
제2의 반도체 칩부(428)의 다층 배선층(459)에서는, MOS 트랜지스터(Tr11 내지 Tr14)와 배선(457) 사이, 이웃하는 상하층의 배선(457) 사이가, 도전 비아(464)를 통하여 접속된다. 또한, 제1의 반도체 칩부(426)와의 접합면(440)에 임하여, 4층째의 메탈(M14)에 의한 접속 배선(458)이 형성된다. 접속 배선(458)은, 도전 비아(464)를 통하여 3층째의 메탈(M13)에 의한 소요되는 배선(457c)에 접속된다.
제1의 반도체 칩부(426)와 제2의 반도체 칩부(428)은, 서로의 다층 배선층(437 및 459)이 마주 대하도록 하여, 접합면(440)에 임하는 접속 배선(436 및 458)을 직접 접합하여, 전기적으로 접속된다. Cu 배선에 의한 접속 배선(436 및 458)의 직접 접합은, 열확산 접합으로 행한다. 또한, 그 이외의 방법으로서, 서로의 다층 배선층(437 및 459)의 표면에, 절연성 박막(부도시)을 성막하여, 플라즈마 접합 등으로 접합하는 방법이라도 가능하다. 이 Cu 배선에 의한 접속 배선(436 및 458)의 직접 접합이, Cu-Cu 접합이다.
≪5. 제5의 실시의 형태≫
<5-1. 3장의 칩이 적층되는 제1의 구성례>
이상에서는, 촬상 소자(72) 및 프런트 카메라 ECU(73)가, 하칩(91), 및 상칩(92)으로 이루어지는 2장의 칩을 적층함에 의해 구성되는 예에 관해 설명하여 왔지만, 그 이상의 수의 칩이 적층됨에 의해 구성되도록 하여도 좋고, 예를 들면, 3장의 칩이 적층됨으로써, 실현되도록 하여도 좋다.
도 32는, 3장의 칩이 적층됨에 의해 실현되는, 촬상 소자(72) 및 프런트 카메라 ECU(73)의 구성례가 도시되어 있다.
도 32에서는, 촬상 소자(72) 및 프런트 카메라 ECU(73)가, 제1층 칩(501), 제2층 칩(502), 및 제3층 칩(503)이 위로부터 차례로 적층되어 구성될 때의 플로어 플랜이 도시되어 있고, 위로부터 차례로 제1층 칩(501), 제2층 칩(502), 및 제3층 칩(503)의 각각의 플로어 플랜이 도시되어 있다.
제1층 칩(501)에는 중앙에 화소 어레이(Pixel array)(511)가 배치되고, 화소 어레이(511)의 제1의 측에(본 실시례에서는 화소 어레이(511)의 우측에) 따라, 행 제어 신호용 TSV(Through Silicon Via : 관통 전극)(TSV for row driver)(512-12)가 배치되어 있다.
또한, 제2층 칩(502)의 행구동부(행디코더)(522)는, 화소를 구동하기 위한 행제어 신호를, 상기 행 제어 신호용 TSV(512-12)를 통하여, 제1층 칩(501)의 각 화소행에서의 각각의 화소에 대해 송신한다. 또한, 각 화소행에서의 각각의 화소에는 행 제어 신호선이 접속되어 있고, 행 제어 신호선은 행 제어 신호용 TSV(512-12)를 통하여 제2층 칩(502)의 행구동부(522)에 접속되어 있다.
각 화소로부터 광전 변환된 화소 신호를, 제3층 칩(503)에 배치된 복수의 AD(Analog to Digital) 변환기(540-1, 540-2)에서의 각각의 비교기(541-1, 541-2)에 접속하기 위한, 화소 신호용 TSV(512-1, 512-2)가 화소 어레이(511)의 제2, 4의 측에(본 실시례에서는 화소 어레이(511)의 도면 중의 상측 및 하측에) 따라 배치되어 있다.
또한, AD 변환기(540-1, 540-2)는, 각각 비교기(Comparator)(541-1, 541-2) 및 카운터(Counter)(542-1, 542-2)를 구비하고 있고, 화소 어레이(511)에서 공급되는 화소 신호를 디지털 신호로 변환한다.
또한, 비교기(Comparator)(541-1, 541-2) 및 카운터(Counter)(542-1, 542-2)를 구비한 AD 변환기(540-1, 540-2)는, 제2층 칩(502)에 배치되도록 하여도 좋다.
화소 신호용 TSV(TSV for comparator)(512-1, 512-2)는, 각 화소의 수직 신호선에 접속되어 있다. 또한, 제2층 칩(502)에, 행 제어 신호선의 고장 검출부(521)가 배치되는 경우, 고장 검출부(521)의 TSV(TSV for 고장 검출부)(512-11)는, 상기 화소 어레이(511)의 제3의 측(본 실시례에서는 화소 어레이(511)의 좌측)에 따라 배치된다. 또한, 바람바로아래에는, 고장 검출부(521)의 TSV(TSV for 고장 검출부)(512-11)는, 행 제어 신호선용 TSV(TSV for row driver)(512-12)에 대해, 화소 어레이(511)를 끼운 반대측에 배치되는 것이 바람바로아래다.
제2층 칩(502)에는, 중앙에 DRAM(523)이 복수 배치되어 있고, DRAM(523)의 제1의 측에(본 실시례에서는 DRAM(523)의 우측에) 따라, 행구동부(522)가 배치되어 있다. 또한, 비교기(541-1, 541-2)가 제3층 칩(503)에 있는 경우는 DRAM(523)의 제2, 4의 측에(본 실시례에서는 화소 어레이(511)의 도면 중의 상측 및 하측에 따라), 화소 신호를 전송하기 위한 화소 신호용 TSV(512-1, 512-2)가 배치된다.
또한, AD 변환기(540-1, 540-2)를 구성하는 비교기(541-1, 541-2)가 제2층 칩(502)에 구성되고, 카운터(542-1, 542-2)가 제3층 칩(503)에 구성되는 경우, 제2층 칩(502)에서의 DRAM(523)의 상측 및 하측에 비교기(541-1, 541-2)가 배치되고, 비교기(541-1, 541-2)로부터의 신호를 제3층 칩(503)의 카운터(542-1, 542-2)에 전송하기 위한 화소 신호용 TSV(512-1, 512-2)가, 또한 복수의 비교기(541-1, 541-2)의 하측에 배치된다. 또한, DRAM(523)의 제3의 측에(본 실시례에서는 DRAM(523)의 도면 중의 좌측에) 고장 검출부(521)가 배치된다. 바람바로아래에는, 행구동부(522)는, DRAM(523)을 끼우고, 고장 검출부(521)에 대해 반대측에 배치되는 것이 바람바로아래다.
제3층 칩(503)에는 DRAM(523)의 바로아래에 DRAM(523)을 제어하기 위한 DRAM 제어 회로(DRAM Controller)(545)가 배치되고, DRAM 제어 회로(545)로부터의 제어 신호를 DRAM(523)에 전송하기 위한 DRAM 제어 신호용 TSV(TSV for DRAM)(544)가 배치된다. 또한, AD 변환기(540-1, 540-2)를 구성하는 비교기(541-1, 541-2)가 제2층 칩(502)에 구성되고, 카운터(542-1, 542-2)가 제3층 칩(503)에 구성되는 경우, 비교기(541-1, 541-2)로부터의 신호는, TSV(512-1, 512-2)를 통하여 카운터(542-1, 542-2)에 전송된다.
또한, 제3층 칩(503)에 복수의 AD 변환기(540-1, 540-2)가 있는 경우는, 제2층 칩(502)의 화소 신호용 TSV(512-1, 512-2)와 접속된, 제3층 칩(503)의 화소 신호용 TSV(512-1, 512-2)가, 각각 AD 변환기(540-1, 540-2)의 상측 및 하측에 배치된다. 또한, SRAM 메모리(543)는 카운터(542-2)의 도면 중의 상부에 배치된다. 또한, 도 32에서는, 상하에 복수의 AD 변환기(540-1, 540-2)를 마련하는 구성이 도시되어 있지만, 도 32 중의 상측, 또는, 하측의 어느 1개소에 AD 변환기(540)를 집약하여, 1개의 AD 변환기(540)에서 모든 화소 신호를 판독하는 구성으로 하여도 좋다. 또한, 고장 검출부(521)로부터의 검출 신호를, 도시하지 않은 신호 처리 회로에 전송하기 위한 고장 검출부용 TSV가 고장 검출부(521)의 바로아래에 배치된다.
또한, 상술한 제1층 칩(501), 제2층 칩(502), 및 제3층 칩(503)의 각각을 전기적으로 접속하는 TSV(512)는, 모두 Cu-Cu 접합이라도 좋다. 또한, 여기서, 화소 어레이(511)는, 화소 어레이(101)에 대응하는 구성이고, TSV(512)는, TCV(93)에 대응하는 구성이다.
<5-2. 3장의 칩에 의해 적층되는 제2의 구성례>
이상에서는, 고장 검출부(521)가, 제2층 칩(502)에 마련되어 있는 예에 관해 설명하여 왔지만, 제3층 칩(503)에 마련되도록 하여도 좋다.
도 33은, 고장 검출부(521)가, 제3층 칩(503)에 마련된 때의 구성례를 도시하고 있다. 또한, 도 33에서, 도 32의 구성과 동일한 기능을 구비한 구성에 관해서는, 동일한 부호를 붙이고 있고, 그 설명은 적절히 생략한다.
즉, 도 33에서는, 고장 검출부(521)가, 제3층 칩(503)의 도면 중의 좌단부에 배치되어 있다. 이에 수반하여, 제2층 칩(503)의 DRAM(523)의 좌측에는, 고장 검출부용 TSV(512-11)가 마련된다.
<5-3. 3장의 칩에 의해 적층되는 제3의 구성례>
이상에서는, 행구동부(522)가, 제2층 칩(502)에 마련된 예에 관해 설명하여 왔지만, 제3층 칩(503)에 마련되도록 하여도 좋다.
도 34의 플로어 플랜은, 도 32에서 제2층 칩(502)의 행구동부(522)를, 제3층 칩(503)에 마련하도록 한 구성례이다. 이 경우, 제3층 칩(503)상의 행구동부(522)가, 화소 어레이(511)상의 각 화소에 제어 신호를 송신할 필요가 있기 때문에, 제2층 칩(502)에는, 행구동부(522)에 대신하여, 행구동부용 TSV(512-12)가 DRAM(523)의 우측에 마련된다.
<5-4. 3장의 칩에 의해 적층되는 제4의 구성례>
이상에서는, 행구동부(522)가, 제3층 칩(503)에 마련된 예에 관해 설명하여 왔지만, 또한, 고장 검출부(521)도 제3층 칩(503)에 마련하여도 좋다.
도 35의 플로어 플랜은, 도 32에서의 제2층 칩(502)의 행구동부(522)와 고장 검출부(521)를, 모두 제3층 칩(503)에 마련하도록 한 구성례이다. 이 경우, 제3층 칩(503)상의 고장 검출부(521)와 행구동부(522)가, 화소 어레이(511)상의 각 화소에 제어 신호를 송수신할 필요가 있기 때문에, 제2층 칩(502)에는, 고장 검출부(521) 및 행구동부(522)에 대신하여, 고장 검출부용 TSV(512-11) 및 행구동부용 TSV(512-12)가, 각각 DRAM(523)의 좌우에 마련된다.
<5-5. 3장의 칩에 의해 적층되는 제5의 구성례>
이상에서는, DRAM(523)이, 제2층 칩(502)에 마련된 예에 관해 설명하여 왔지만, 예를 들면, 도 35에서 도시되는 제2층 칩(502)의 플로어 플랜에서의 구성과 제3층 칩(503)의 플로어 플랜에서의 구성을 각각 교체하여도 좋다.
도 36은, 도 35에서 도시되는 제2층 칩(502)상의 DRAM(523)을 제3층 칩(503)상에 마련하고, 제3층 칩상의 AD 변환기(540-1, 540-2), TSV(544), DRAM 제어부(545), 및 DAC(546)를 제2층 칩(502)에 마련하도록 한 구성례이다.
단, 고장 검출부(521), 행구동부(522)는, 제2층 칩(502)에 마련됨에 의해, 제3층 칩(503)에는, 고장 검출부용 TSV(512-11) 및, 행구동부용 TSV(512-12)가 불필요하게 된다.
≪6. 화소 신호용 TSV에 관해≫
<6-1. 비교기와 카운터가 동일 칩에 배치되는 경우의 화소 신호용 TSV>
다음에, 화소 신호용 TSV의 구성례에 관해 설명한다.
도 32 내지 도 35를 참조하여 설명한 3장의 칩이 적층된 실시례에서는, AD 변환기(540-1, 540-2)를 구성하는 비교기(541-1, 541-2)와 카운터(542-1, 542-2)는, 동일한 제3의 칩(503)에 구성되어 있다.
이 때문에, 화소 어레이(511)에서의 각 화소의 화소 신호는, 제2의 칩(502)을 경유하는 일 없이, 제1의 칩(501)으로부터 제3의 칩(503)에 직접 전송된다.
따라서, 화소 신호용 TSV(512-1, 512-2)는, 예를 들면, 도 37에서 도시되는 바와 같이 구성된다.
도 37에서, 화소 신호용 TSV(512-1, 512-2)는, 제1층 칩(501) 및 제3층 칩(503)이 전기적 접속되는 콘택트에 의해 형성되어 있다. 화소 신호용 TSV(512-1, 512-2)를 구성하는 콘택트는, 제1층 칩(501)의 콘택트에 접속됨과 함께, 제3층 칩(503)의 알루미늄 패드에 접속되어 있다.
도 37에서 도시되는 바와 같이 구성되는 화소 신호용 TSV(512-1, 512-2)를 통하여, 제1층 칩(501)상의 화소 어레이(511)를 구성하는 화소의 화소 신호가, 제3층 칩(503)의 AD 변환기(540-1, 540-2)에 전송된다.
또한, 이상에서는, 화소 신호용 TSV(512-1, 512-2)에 관해 설명하여 왔지만, 고장 검출부용 TSV(512-11) 및 행구동부용 TSV(512-12)에 대해서도, 고장 검출부(521), 및 행구동부(522)가 제3층 칩(503)에 마련되는 경우에 관해서는, 도 37에서 도시되는 화소 신호용 TSV(512-1, 512-2)와 마찬가지로 구성되도록 하여도 좋다.
<6-2. 비교기와 카운터가 다른 칩에 배치되는 경우의 화소 신호용 TSV>
이상에서는, AD 변환기(540-1, 540-2)를 구성하는 비교기(541-1, 541-2)와 카운터(542-1, 542-2)가, 동일한 제3층 칩(503)에 구성되는 예에 관해 설명하여 왔지만, 다른 칩에 구성되도록 하여도 좋다.
즉, 예를 들면, 비교기(541-1, 541-2)가 제2층 칩(502)에 마련되고, 카운터(542-1, 542-2)가 제3층 칩(503)에 마련되고, AD 변환기(540-1, 54-2)가 구성되는 경우, 제1층 칩(501)에 구성되는 화소 어레이(511)의 각 화소로부터의 화소 신호는, 제2층 칩(502)의 비교기(541-1, 541-2)에 출력되고, 비교기(541-1, 541-2)의 비교 결과가 제3층 칩(503)의 카운터(542-1, 542-2)에 전송된다.
따라서 화소 신호용 TSV(512-1, 512-2)는, 예를 들면, 도 38에서 도시되는 바와 같이, 제1층 칩(501)과 제2층 칩(502)을 전기적으로 접속하는 콘택트로 이루어지는 화소 신호용 TSV(512a-1, 512a-2)와, 제2층 칩(502)과 제3층 칩(503)을 전기적으로 접속하는 콘택트로 이루어지는 화소 신호용 TSV(512b-1, 512b-2)로 구성된다.
이와 같은 구성에 의해, 제1층 칩(501)에 구성되는 화소 어레이(511)의 각 화소로부터의 화소 신호는, 화소 신호용 TSV(512a-1, 512a-2)를 통하여, 제2층 칩(502)의 비교기(541-1, 541-2)에 출력된다. 또한, 비교기(541-1, 541-2)의 비교 결과가, 화소 신호용 TSV(512b-1, 512b-2)를 통하여, 제3층 칩(503)의 카운터(542-1, 542-2)에 전송된다.
또한, 이상에서는, 화소 신호용 TSV(512-1, 512-2)에 관해 설명하여 왔지만, 고장 검출부용 TSV(512-11)에 대해서도, 고장 검출부(521)가 제2층 칩(503)에 마련된 경우에 관해서는, 도 38에서 도시되는 화소 신호용 TSV(512-1, 512-2)와 마찬가지로 구성되도록 하여도 좋다.
≪7. ADC의 종별(種別)에 대해≫
<7-1. 칼럼 ADC≫
다음에, ADC의 종별에 대해 설명한다. 우선, 도 39를 참조하여, ADC 중, 칼럼 ADC에 관해 설명한다.
도 39는, 칼럼 ADC를 설명하기 위한 촬상 소자의 구성례를 도시하는 도면이다. 도 39의 촬상 소자(701)는, 화소 어레이부(711)와, 구동부(712)를 구비한다. 또한, 구동부(712)는, 행구동부(721-1) 및 행구동부(721-2)와, 아날로그 디지털(AD) 변환 유닛(722)과, 시험 전압 생성부(723)와, 참조 신호 생성부(724)와, 제어부(725)와, 신호 처리부(726)와, 고장 검출부(727)를 구비한다.
화소 어레이부(711)는, 조사된 광에 응한 화상 신호를 생성하는 화소(741)가 행렬형상으로 배치되어 구성된 것이다. 또한, 이 화소 어레이부(711)에는, 화소(741)에 제어 신호를 전달하는 신호선인 신호선(713)이 행마다 배치되고, 각각의 행에 배치된 화소(741)에 대해 공통으로 배선된다. 신호선(713)에는, 전송 제어 신호를 전달하는 전송 제어 신호선과 리셋 제어 신호를 전달하는 리셋 제어 신호선과 화소(741)로부터의 화상 신호의 출력을 제어하는 화소 선택 제어 신호선이 포함된다. 또한, 화소 어레이부(711)에는, 화소(741)에 의해 생성된 화상 신호를 전달하기 위한 신호선(742)이 열마다 배치되고, 각각의 열에 배치된 화소(741)에 대해 공통으로 배선된다.
또한, 화소 어레이부(711)에는, 신호선(713)의 고장을 검출하기 위한 시험 신호를 생성하는 시험 신호 생성부(743)가 행마다 배치된다. 이 시험 신호 생성부(743)는, 각 행의 양단에 배치되고, 화소(741)와 마찬가지로 신호선(742 및 713)이 배선된다. 또한, 시험 신호 생성부(743)에는, 시험 전압을 전달하는 신호선(714)이 또한 배선된다. 여기서, 시험 전압이란, 상술한 전송 제어 신호선 및 리셋 제어 신호선의 고장을 검출하기 위한 신호이다. 시험 신호 생성부(743)는, 전송 시험 신호 및 리셋 시험 신호를 시험 신호로서 생성한다. 전송 시험 신호는 시험 전압 및 전송 제어 신호에 의거하여 생성되고, 리셋 시험 신호는 시험 전압 및 리셋 제어 신호에 의거하여 생성된다.
행구동부(721-1 및 721-2)는, 화소(741)의 제어 신호를 생성하고, 신호선(713)을 통하여 출력하는 것이다. 이 행구동부(721-1 및 721-2)는, 상술한 전송 제어 신호, 리셋 제어 신호 및 화소 선택 제어 신호를 제어 신호로서 생성한다. 또한, 행구동부(721-1 및 721-2)는, 동일한 제어 신호를 생성하고, 동시에 신호선(713)에 대해 출력한다. 제어 신호의 생성에 용장성(冗長性)을 갖게 하기 위해서다.
아날로그 디지털 변환 유닛(722)은, 화소(741)에 의해 생성된 화상 신호를 디지털의 화상 신호로 변환하는 것이다. 이 아날로그 디지털 변환 유닛(722)은, 아날로그 디지털 변환을 행하는 아날로그 디지털 변환부(731)가 화소 어레이부(711)의 열마다 배치되고, 각각에 신호선(742)이 배선된다. 또한, 아날로그 디지털 변환 유닛(722)에는, 시험 신호 생성부(743) 등에 의해 생성된 시험 신호의 아날로그 디지털 변환을 행하기 위한 아날로그 디지털 변환부(731)가 또한 배치된다. 아날로그 디지털 변환에 의해 생성된 디지털의 화상 신호는, 신호 처리부(726)에 대해 출력된다. 한편, 디지털의 시험 신호는, 고장 검출부(727)에 대해 출력된다.
시험 전압 생성부(723)는, 시험 전압을 생성하고, 신호선(714)을 통하여 시험 신호 생성부(743)에 대해 출력하는 것이다. 이 시험 전압 생성부(723)는, 전송 시험 전압 및 리셋 시험 전압을 시험 전압으로서 생성한다. 전송 시험 전압 및 리셋 시험 전압은, 각각 전압이 다른 시험 전압이다. 전송 시험 전압은 시험 신호 생성부(743) 등에서 전송 시험 신호가 생성될 때에 생성되는 시험 전압이고, 리셋 시험 전압은 시험 신호 생성부(743) 등에서 리셋 시험 신호가 생성될 때에 생성되는 시험 전압이다.
참조 신호 생성부(724)는, 참조 신호를 생성하고, 아날로그 디지털 변환 유닛(722)에 대해 출력하는 것이다. 이 참조 신호는, 신호선(715)을 통하여 출력된다. 이 참조 신호로서, 전압이 램프형상으로 저하되는 신호를 사용할 수 있다. 참조 신호 생성부(724)는, 아날로그 디지털 변환의 시작과 동기하여 참조 신호의 생성을 시작한다.
제어부(725)는, 촬상 소자(701)의 전체를 제어하는 것이다. 이 제어부(725)는, 행구동부(721-1 및 721-2)를 제어하기 위한 공통의 제어 신호를 생성하고, 신호선(716)을 통하여 행구동부(721-1 및 721-2)에 출력한다. 또한, 제어부(725)는, 아날로그 디지털 변환 유닛(722)에 배치된 아날로그 디지털 변환부(731)를 제어하기 위한 공통의 제어 신호를 생성하고, 신호선(717)을 통하여 모든 아날로그 디지털 변환부(731)에 대해 출력한다.
고장 검출부(727)는, 시험 신호 생성부(743) 등으로부터 출력된 고장 신호에 의거하여 신호선(713)의 고장을 검출하는 것이다. 이 고장 검출부(727)는, 전송 시험 신호 및 리셋 시험 신호에 의거하여 전송 시험 신호선, 리셋 시험 신호선 및 화소 선택 제어 신호선의 고장을 검출한다. 고장의 검출은, 시험 신호 생성부(743) 등으로부터 출력된 시험 신호와 정상시의 시험 신호를 비교함에 의해 행할 수 있다. 고장 검출부(727)의 구성의 상세에 관해서는 후술한다.
동 도면의 촬상 소자(701)에서는, 화소 어레이부(711) 및 구동부(712)는, 다른 반도체 칩에 형성된다. 화소 어레이부(711)는, 화상 신호의 생성을 행하기 위해, 비교적 높은 전원 전압에 의해 동작한다. 한편, 구동부(712)는, 디지털적인 신호 처리를 행한다. 이 때문에, 구동부(712)에는, 고속의 처리가 요구되고, 비교적 낮은 전원 전압이 공급된다. 이와 같이, 화소 어레이부(711) 및 구동부(712)는, 성질이 다른 회로에 의해 각각 구성된다. 그래서, 화소 어레이부(711) 및 구동부(712)를 분리하고, 각각에 적합한 프로세스에 의해 제조되는 반도체 칩에 형성한다. 그 후, 이들의 반도체 칩을 맞붙임에 의해, 촬상 소자(701)를 구성한다. 이에 의해, 촬상 소자(701)의 코스트 퍼 퍼포먼스를 향상시킬 수 있다. 이 경우, 신호선(742, 713 및 714)은, 다른 반도체 칩 사이의 신호 전달을 행하는 것이 된다.
또한, 화소 어레이부(711), 행구동부(721-1 및 721-2), 아날로그 디지털 변환 유닛(722), 시험 전압 생성부(723), 참조 신호 생성부(724), 제어부(725), 신호 처리부(726), 및 고장 검출부(727)는, 촬상 소자(701)를 구성한다.
또한, 도 39의 예에서는, 행구동부(721-1 및 721-2)가 마련되고, 동일한 기능을 구비한 행구동부(721)가 2개 마련된 촬상 소자(701)의 예가 나타나 있지만, 어느 1개로 하여도 좋다.
또한, 신호 처리부(726)는, 아날로그 디지털 변환부(731)로부터 출력된 디지털의 화상 신호를 처리하는 것이다. 이 처리로서, 예를 들면, 복수의 아날로그 디지털 변환부(731)로부터 출력된 디지털의 화상 신호를 순차적으로 전송하는 수평 전송을 행할 수가 있다.
도 39의 촬상 소자(701)에서의 아날로그 디지털 변환 유닛(722)과 같이, 아날로그 디지털 변환을 행하는 복수의 아날로그 디지털 변환부(731)가 화소 어레이부(711)의 열마다 배치되고, 행 단위로 화상 신호를 아날로그 디지털 변환하는 아날로그 디지털 회로를, 칼럼 ADC 회로라고 한다.
본 개시의 도 4의 칼럼 ADC(111), 도 5의 화상 신호 출력부(103), 도 18의 ADC(242)는, 도 39를 참조하여 설명한 칼럼 ADC 회로에 의해 실현하여도 좋다. 또한, 도 32, 도 35 내지 도 38의 AD 변환기(540)는, 칼럼 ADC 회로라도 좋다.
<7-2. 에어리어 ADC≫
다음에, 도 40을 참조하여, 에어리어 ADC에 관해 설명한다. 도 40은, 에어리어 ADC를 설명하기 위한 촬상 소자(701)의 구성례를 도시하는 도면이다. 또한, 도 40에서, 도 39에서 촬상 소자(701)와 동일한 기능을 구비한 구성에 관해서는, 동일한 부호를 붙이고 있고, 그 설명은 적절히 생략하는 것으로 한다. 즉, 도 40의 촬상 소자(701)는, 복수의 아날로그 디지털 변환 유닛(781)을 구비하는 점에서, 도 39의 촬상 소자(701)와 다르다.
도 40의 촬상 소자(701)의 화소 어레이부(711)는, 화소(741)에 대신하여, 화소 유닛(771)이 행렬형상으로 배치된다. 또한, 시험 신호 생성부(743) 대신에 고장 검출 유닛(772)이 행마다 배치된다. 또한, 신호선(713 및 714)이 도 39에서 설명한 화소 어레이부(711)와 마찬가지로, 화소 유닛(771) 및 고장 검출 유닛(772)에 대해 배선된다.
도 40의 촬상 소자(701)에서, 아날로그 디지털 변환 유닛(781)은, 화소 어레이부(711)에 배치된 화소 유닛(771) 및 고장 검출 유닛(772)마다 배치되고, 화상 신호 등의 아날로그 디지털 변환을 각각 행하고, 변환 후의 화상 신호 등을 신호 처리부(726) 또는 고장 검출부(727)에 대해 각각 출력한다. 화소 유닛(771) 및 고장 검출 유닛(772)과, 이들에 대응하는 아날로그 디지털 변환 유닛(781)은, 신호선(742)에 의해 개별적으로 배선된다.
또한, 도 40의 예에서는, 행구동부(721-1 및 721-2)가 마련되고, 동일한 기능을 구비한 행구동부(721)가 2개 마련된 촬상 소자(701)의 예가 나타나 있지만, 어느 1개로 하여도 좋다.
도 40의 촬상 소자(701)의 아날로그 디지털 변환 유닛(781)과 같이, 소정의 에어리어 내의 복수의 화소로 이루어지는 화소 유닛(771)마다 배치되고, 에어리어 단위로 화상 신호를 아날로그 디지털 변환하는 아날로그 디지털 변환 회로를, 에어리어 ADC 회로라고 한다.
본 개시의 도 4의 칼럼 ADC(111), 도 5의 화상 신호 출력부(103), 도 18의 ADC(242)는, 각각에 대신하여, 도 40을 참조하여 설명한 에어리어 ADC 회로를 이용하여도 좋다. 또한, 도 32, 도 35 내지 도 38의 AD 변환기(540)는, 에어리어 ADC 회로라도 좋다.
또한, 화소 유닛(771)이 1화소에 의해 구성되는 경우, 아날로그 디지털 변환 유닛(781)은, 특히, 화소 ADC 회로라고 한다. 즉, 이 경우, 화소 단위로 아날로그 디지털 변환 유닛(781)이 구성된다.
≪8. WCSP의 구조례≫
<8-1. WCSP의 개략의 구조례>
도 41은, 본 기술을 채용한 반도체 장치로서의 촬상 소자에 WCSP(Waferlevel Chip Size Package)를 채용할 때의 개략의 구조례를 도시하고 있다.
도 41에 도시되는 촬상 소자(801)는, 도면 중의 화살표의 방향에서 장치에 입사하는 광 또는 전자파를 전기 신호로 변환한다. 이후, 본 개시에서는, 편의상, 전기 신호로 변환하는 대상으로서, 광을 전기 신호로 변환하는 장치를 예로 이용하여 설명한다.
촬상 소자(801)는, 제1 구조체(851)와 제2 구조체(852)가 적층된 적층 구조체(853)와, 외부 단자(854)와, 제1 구조체(851)의 상측에 형성된 보호기판(858)을 구비한다. 또한, 이하에서는, 편의상, 도 41에서, 광이 장치에 입사하는 입사면의 측을 상측, 입사면과 대향하는 장치의 또 일방의 면의 측을 하측으로 하여, 제1 구조체(851)를 상측 구조체(851), 제2 구조체(852)를 하측 구조체(852)라고 칭한다.
이 촬상 소자(801)는, 후에 기술하는 바와 같이, 상측 구조체(851)의 일부를 구성하는 반도체 기판(웨이퍼)과, 하측 구조체(852)의 일부를 구성하는 반도체 기판(웨이퍼)과, 보호기판(858)을, 웨이퍼 레벨로 맞붙인 후, 개개의 촬상 소자(801)로 개편화하여 형성된다.
개편화되기 전의 상측 구조체(851)는, 반도체 기판(웨이퍼)에, 입사한 광을 전기 신호로 변환하기 위한 화소가 형성된 것이다. 화소는, 예를 들면, 광전 변환하기 위한 포토 다이오드(PD)와, 광전 변환 동작이나 광전 변환된 전기 신호를 판독하는 동작을 제어하는, 복수개의 화소 트랜지스터를 구비한다. 개편화된 후의 촬상 소자(801)에 포함되는 상측 구조체(851)는, 상측 칩, 이미지 센서 기판, 또는, 이미지 센서 칩이라고 불리는 경우도 있다.
촬상 소자(801)가 구비하는 화소 트랜지스터는, 예를 들면, MOS 트랜지스터인 것이 바람바로아래다.
상측 구조체(851)의 상면에는, 예를 들면, R(적), G(녹), 또는 B(청)의 컬러 필터(855)와 온 칩 렌즈(856)가 형성되어 있다. 온 칩 렌즈(856)의 상측에는, 촬상 소자(801)의 구조물, 특히 온 칩 렌즈(856)나 컬러 필터(855)를 보호하기 위한 보호기판(858)이 배치되어 있다. 보호기판(858)은, 예를 들면 투명한 유리 기판이다. 보호기판(858)은 그 경도가 온 칩 렌즈(856)의 경도보다도 높으면, 온 칩 렌즈(856)를 보호하는 작용이 강해진다.
개편화 되기 전의 하측 구조체(852)는, 반도체 기판(웨이퍼)에, 트랜지스터와 배선을 포함하는 반도체 회로가 형성된 것이다. 개편화된 후의 촬상 소자(801)에 포함되는 하측 구조체(852)는, 하측 칩, 신호 처리 기판, 또는, 신호 처리 칩이라고 불리는 경우도 있다. 하측 구조체(852)에는, 장치 외부의 부도시의 배선과 전기적으로 접속하기 위한 외부 단자(854)가, 복수, 형성되어 있다. 외부 단자(854)는, 예를 들면, 솔더 볼이다.
촬상 소자(801)는, 온 칩 렌즈(856)상에 배치된 유리 실 수지(857)를 통하여, 상측 구조체(851)의 상측 또는 온 칩 렌즈(856)의 상측에 보호기판(858)이 고정된 캐비티레스 구조를 이루고 있다. 유리 실 수지(857)는, 그 경도가 보호기판(858)의 경도보다도 낮기 때문에, 실 수지가 존재하지 않는 경우와 비교하면, 촬상 소자(801)의 외부로부터 보호기판(858)에 가하여진 응력이 장치 내부로 전하여지는 것을 완화하는 작용을 다할 수 있다.
또한, 촬상 소자(801)는, 캐비티레스 구조와 다른 구조로서, 상측 구조체(851)의 상면에, 기둥형상(柱狀) 또는 벽형상(壁狀)의 구조를 형성하고, 보호기판(858)이 온 칩 렌즈(856)의 상방에 공극을 갖고서 담지(擔持)되도록, 상기 기둥형상 또는 벽형상의 구조에 고정된 캐비티 구조를 이루어도 좋다.
<8-2. 촬상 소자의 회로 배치 구성례>
다음에, 촬상 소자(801)의 회로의 배치, 즉, 도 41에 도시한 촬상 소자(801)의 각 블록을, 상측 구조체(851)와 하측 구조체(852)에 어떻게 나누어서 탑재하는지를 설명한다.
도 42는, 촬상 소자(801)에서의 회로 배치의 회로 배치 구성례를 도시하는 도면이다.
회로 배치 구성례에서는, 어레이형상으로 배치된 복수의 화소(871)로 이루어지는 화소 어레이부(864)는 상측 구조체(851)에 배치되어 있다.
촬상 소자(801)에 구비되는 화소 주변 회로부 중, 행구동부(862)는, 일부가 상측 구조체(851)에 배치되고, 또한, 일부가 하측 구조체(852)에 배치되어 있다. 예를 들면, 행구동부(862) 중, 행구동 회로부가 상측 구조체(851)에 배치되고, 행디코더부가 하측 구조체(852)에 배치되어 있다.
상측 구조체(851)에 배치된 행구동부(862)는, 화소 어레이부(864)의 행방향의 외측에 배치되고, 하측 구조체(852)에 배치된 행구동부(862)는, 적어도 그 일부가 상측 구조체(851)에 구비되는 행구동부(862)의 하측에 배치되어 있다.
촬상 소자(801)에 구비되는 화소 주변 회로부 중, 열신호 처리부(865)는, 일부가 상측 구조체(851)에 배치되고, 또한, 일부가 하측 구조체(852)에 배치되어 있다. 예를 들면, 열신호 처리부(865) 중, 부하 회로부, 증폭 회로부, 노이즈 처리부, 및, ADC의 콤퍼레이터부가 상측 구조체(851)에 배치되고, ADC의 카운터부가 하측 구조체(852)에 배치되어 있다.
상측 구조체(851)에 배치되는 열신호 처리부(865)는, 화소 어레이부(864)의 열방향의 외측에 배치되고, 하측 구조체(852)에 배치된 열신호 처리부(865)는, 적어도 그 일부가 상측 구조체(851)에 구비되는 열신호 처리부(865)의 하측에 배치되어 있다.
상측 구조체(851)에 배치된 행구동부(862)의 외측과, 하측 구조체(852)에 배치된 행구동부(862)의 외측에는, 이들 2개의 행구동부(862)의 배선을 접속하기 위한 배선 접속부(869)가 배치되어 있다.
상측 구조체(851)에 배치된 열신호 처리부(865)의 외측과, 하측 구조체(852)에 배치된 열신호 처리부(865)의 외측에도, 이들 2개의 열신호 처리부(865)의 배선을 접속하기 위한 배선 접속부(869)가 배치되어 있다. 이들의 배선 접속부(869)에서는, 이 후, 도 43을 이용하여 설명하는 배선 접속 구조가 사용되고 있다.
하측 구조체(852)에 배치된 행구동부(862)와 열신호 처리부(865)의 내측에, 화상 신호 처리부(866)가 배치되어 있다.
하측 구조체(852)에서, 입출력 회로부(889)는, 상측 구조체(851)의 화소 어레이부(864)의 하측이 되는 영역에 배치된다.
입출력 회로부(889)는, 입력 회로부와 출력 회로부의 쌍방 또는 적어도 일방을 포함하는 회로부이다. 입출력 회로부(889)가 입력 회로부와 출력 회로부의 쌍방으로 구성되는 경우, 입출력 회로부(889)는, 하나의 외부 단자(854)마다 나누어져서, 하측 구조체(852)에 복수개 배치된다. 입출력 회로부(889)가 입력 회로부만으로 구성되는 경우, 입력 회로부는, 하나의 외부 단자(854)(입력 단자)마다 나누어져서, 하측 구조체(852)에 복수개 배치된다. 입출력 회로부(889)가 출력 회로부만으로 구성되는 경우, 출력 회로부는, 하나의 외부 단자(854)(출력 단자)마다 나누어져서, 하측 구조체(852)에 복수개 배치된다. 이들 복수개로 나누어져서 배치된 각 입출력 회로부(889)의 주위에는, 화상 신호 처리부가 배치되어 있다. 환언하면, 화상 신호 처리부를 배치한 영역 내에, 입출력 회로부(889)가 배치되어 있다.
또한, 하측 구조체(852)에서, 입출력 회로부(889)는, 상측 구조체(851)의 행구동부(862)의 하측 또는 열신호 처리부(865)의 하측이 되는 영역에 배치되어도 좋다.
환언하면, 입출력 회로부(889)는, 외부 단자(854)가 형성되는 하측 구조체(852)측에서, 또한, 상측 구조체(851)의 화소 어레이부(864)의 영역의 하방, 또는, 상측 구조체(851)의 화소 주변 회로부(도 4의 화소 주변 회로 영역(1013) 중, 상측 구조체(851)에 형성되는 회로부)의 하방의 임의의 영역에 배치할 수 있다.
<8-3. 촬상 소자의 단면 구조>
본 실시 형태에 관한 촬상 소자(801)의 단면 구조와 회로 배치를, 도 43을 참조하여 더욱 설명한다.
도 43은, 도 42의 A-A'선에서의 촬상 소자(801)에 관한 단면 구조를 도시하는 도면이다.
촬상 소자(801)에 구비되는 상측 구조체(851)와 그 상방을 포함하는 부분에는, 온 칩 렌즈(856)와 컬러 필터(855)와 화소 트랜지스터와 포토 다이오드(891)를 갖는 화소(871)(도 42)가, 복수개, 어레이형상으로 배열된 화소 어레이부(864)가 배치되어 있다. 화소 어레이부(864)의 영역(화소 어레이 영역)에는, 화소 트랜지스터 영역(1001)도 배치된다. 화소 트랜지스터 영역(1001)은, 전송 트랜지스터, 증폭 트랜지스터, 리셋 트랜지스터 중의 적어도 하나의 화소 트랜지스터가 형성되는 영역이다.
하측 구조체(852)에 구비되는 반도체 기판(921)의 하측의 표면으로, 또한, 상측 구조체(851)에 구비되는 화소 어레이부(864)의 하방에 위치하는 영역에는, 외부 단자(854)가 복수개 배치되어 있다.
또한, 도 43의 설명에서는, 「하측 구조체(852)에 구비되는 반도체 기판(921)의 하측의 표면으로, 또한, 상측 구조체(851)에 구비되는 화소 어레이부(864)의 하방에 위치하는 영역」을 제1 특정 영역, 「하측 구조체(852)에 구비되는 반도체 기판(921)의 상측의 표면으로, 또한, 상측 구조체(851)에 구비되는 화소 어레이부(864)의 하방에 위치하는 영역」을 제2 특정 영역이라고 칭한다.
제1 특정 영역에 배치된 복수개의 외부 단자(854)의 적어도 일부는, 외부로부터 촬상 소자(801)에 신호를 입력하기 위한 신호 입력 단자 또는 촬상 소자(801)로부터 외부에 신호를 출력하기 위한 신호 출력 단자(854B)이다. 환언하면, 신호 입력 단자(854A) 및 신호 출력 단자(854B)는, 외부 단자(854) 중에서, 전원 단자 및 접지 단자를 제외한 외부 단자(854)이다. 이들의 신호 입력 단자(854A) 또는 신호 출력 단자(854B)를, 신호 입출력 단자(854C)라고 칭한다.
제1 특정 영역으로서, 또한, 이들 신호 입출력 단자(854C)의 부근에, 반도체 기판(921)을 관통하는 관통 비아(928)가 배치된다. 또한, 반도체 기판(921)을 관통하는 비아 홀과 그 내부에 형성된 비아 배선을 아울러서, 단지 관통 비아(928)라고도 칭한다.
이 관통 비아 홀은, 반도체 기판(921)의 하측 표면에서, 반도체 기판(921)의 상측 표면 상방에 배치된 다층 배선층(922)의 일부이고 비아 홀의 종단(저부)이 되는 도전성 패드(1022)(이후, 비아용 패드(1022)라고도 칭한다)까지, 파들어가 형성된 구조인 것이 바람바로아래다.
제1 특정 영역에 배치된 신호 입출력 단자(854C)는, 마찬가지로 제1 특정 영역에 배치된 관통 비아(928)(보다 구체적으로는, 관통 비아 홀 내에 형성된 비아 배선)에 전기적으로 접속된다.
제2 특정 영역으로서, 또한, 신호 입출력 단자(854C) 및 상기 관통 비아의 부근이 되는 영역에, 입력 회로부 또는 출력 회로부를 구비한 입출력 회로부(889)가 배치된다.
제1 특정 영역에 배치된 신호 입출력 단자(854C)는, 관통 비아(928)와 비아용 패드(1022)와, 또는 또한 다층 배선층(922)의 일부를 통하여, 입출력 회로부(889)에 전기적으로 접속된다.
입출력 회로부(889)를 배치한 영역을 입출력 회로 영역(1011)이라고 부른다. 하측 구조체(852)에 구비되는 반도체 기판(921)의 상측의 표면에는, 입출력 회로 영역(1011)에 인접하여 신호 처리 회로 영역(1012)이 형성되어 있다. 신호 처리 회로 영역(1012)은, 화상 신호 처리부가 형성되는 영역이다.
화소 어레이부(864)의 각 화소를 구동시키는 행구동부나 열신호 처리부의 전부 또는 일부를 포함하는 화소 주변 회로부를 배치한 영역을, 화소 주변 회로 영역(1013)이라고 부른다. 상측 구조체(861)에 구비되는 반도체 기판(941)의 하측의 표면 및 하측 구조체(852)에 구비되는 반도체 기판(921)의 상측의 표면 중, 화소 어레이부(864)의 외측이 되는 영역에는, 화소 주변 회로 영역(1013)이 배치되어 있다.
신호 입출력 단자(854C)는, 하측 구조체(852)에 배치된, 입출력 회로 영역(1011)의 하측의 영역에 배치되면 좋고, 또는, 신호 처리 회로 영역(1012)의 하측이 되는 영역에 배치되어도 좋다. 또는, 신호 입출력 단자(854C)는, 하측 구조체(852)에 배치된, 행구동부 또는 열신호 처리부 등의 화소 주변 회로부의 하측에 배치되어도 좋다.
상측 구조체(851)의 다층 배선층(942)에 포함되는 배선과, 하측 구조체(852)의 다층 배선층(922)에 포함되는 배선을 접속하는 배선 접속 구조를 상하 배선 접속 구조라고도 칭하고, 이 구조를 배치한 영역을 상하 배선 접속 영역(1014)이라고도 칭한다.
상하 배선 접속 구조는, 상측 구조체(851)의 상측의 표면부터 반도체 기판(941)을 관통하여 다층 배선층(942)에 이르는 제1 관통 전극(실리콘 관통 전극)(949)과, 상측 구조체(851)의 상측의 표면부터 반도체 기판(941)과 다층 배선층(942)을 관통하여 하측 구조체(852)의 다층 배선층(922)에 이르는 제2 관통 전극(칩 관통 전극)(945)과, 이들 2개의 관통 전극(Through Silicon Via, TSV)을 접속하기 위한 관통 전극 접속 배선(946)에 의해 형성되어 있다. 이와 같은 상하 배선 접속 구조는, 트윈 콘택트 구조라고도 칭한다.
화소 주변 회로 영역(1013)의 외측에, 상하 배선 접속 영역(1014)이 배치되어 있다.
본 실시 형태에서는, 화소 주변 회로 영역(1013)이, 상측 구조체(851)와 하측 구조체(852)의 양방에 형성되어 있지만, 어느 일방만에 형성할 수도 있다.
또한, 상하 배선 접속 영역(1014)이, 화소 어레이부(864)의 외측으로서, 또한, 화소 주변 회로 영역(1013)의 외측에 배치되어 있지만, 화소 어레이부(864)의 외측으로서, 또한, 화소 주변 회로 영역(1013)의 내측에 배치되어도 좋다.
또한, 상측 구조체(851)의 다층 배선층(942)과 하측 구조체(852)의 다층 배선층(922)을 전기적으로 접속하는 구조로서, 실리콘 관통 전극(949)과 칩 관통 전극(945)의 2개의 관통 전극을 통하여 접속하는 트윈 콘택트 구조를 채용하였다.
상측 구조체(851)의 다층 배선층(942)과 하측 구조체(852)의 다층 배선층(922)을 전기적으로 접속하는 구조로서는, 예를 들면, 상측 구조체(851)의 배선층(943)과, 하측 구조체(852)의 배선층(923)의 각각이, 1개의 관통 전극에 공통으로 접속하는 셰어 콘택트 구조로 하여도 좋다.
<8-4. 다른 상하 배선 접속 구조를 이용한 경우의 촬상 소자의 회로 배치>
다른 상하 배선 접속 구조를 이용한 경우의, 촬상 소자(801)의 회로의 배치와 단면 구조를, 도 44를 참조하여 설명한다.
도 44는, 도 42에 도시하는 상하 배선 접속 구조와는 다른 구조를 이용한 경우의, 도 42의 A-A'선에서의 촬상 소자(801)에 관한 단면 구조를 도시하는 도면이다.
도 44의 화소 주변 회로 영역(1013)에서, 상측 구조체(851)의 다층 배선층(942)은, 일부의 배선을 다층 배선층(942)의 최하면, 환언하면, 상측 구조체(851)와 하측 구조체(852)와의 접합면에 배치하고 있다. 또한, 하측 구조체(852)의 다층 배선층(922)도, 일부의 배선을 다층 배선층(922)의 최상면, 환언하면, 상측 구조체(851)와 하측 구조체(852)와의 접합면에 배치하고 있다. 그리고, 다층 배선층(942)의 일부의 배선과, 다층 배선층(922)의 일부의 배선이, 이 접합면에 상호 개략 동일한 위치에 배치되어, 배선끼리가 전기적으로 접속되어 있다. 배선끼리를 전기적으로 접속하는 형태로서는, 2개의 배선을 직접 접촉시키는 형태면 좋고, 또는, 2개의 배선 사이에 박막의 절연막이나 고저항막이 형성되고, 형성된 막이 일부에서 전기적으로 도통하고 있는 형태라도 좋다. 또는, 2개의 배선 사이에 박막의 절연막이나 고저항막이 형성되고, 2개의 배선이 용량 결합에 의해 전기 신호를 전파시키는 형태라도 좋다.
상측 구조체(851)의 다층 배선층(942)의 배선의 일부의 배선과 하측 구조체(852)의 다층 배선층(922)의 배선의 일부의 배선을 상기 접합면의 개략 동일한 위치에 형성하고 2개의 배선을 전기적으로 접속하는 구조의 총칭으로서, 상하 배선 직접 접속 구조 또는 단지 배선 직접 접속 구조라고도 칭한다.
상기 개략 동일한 위치의 구체적인 예로서는, 예를 들면, 촬상 소자(801)를 상측에서 하측 방향으로 평면시(平面視)한 경우에, 전기적으로 접속하는 상기 2개의 배선의 적어도 일부가 겹쳐지는 위치라면 좋다. 접속하는 2개의 배선의 재료로서, 예를 들면, 구리(Cu)를 사용한 경우에는, 이 접속 구조를, Cu-Cu 직접 접합 구조 또는 단지 Cu-Cu 접합 구조라고 부르는 경우가 있다.
상하 배선 직접 접속 구조를 이용하는 경우에는, 이 접속 구조를 화소 어레이부(864)의 외측에 배치할 수 있다. 또는, 이 접속 구조를, 상측 구조체(851)가 구비하는 화소 주변 회로 영역(1013)의 내부와, 하측 구조체(852)가 구비하는 화소 주변 회로 영역(1013)의 내부에, 배치할 수 있다. 보다 구체적으로는, 상하 배선 직접 접속 구조를 구성하는 배선 중, 상기 접합면의 상측 구조체(851)의 측에 배치하는 배선은, 상측 구조체(851)의 화소 주변 회로 영역(1013)에 구비되는 회로의 하측에 배치할 수 있다. 또한, 상하 배선 직접 접속 구조를 구성하는 배선 중, 상기 접합면의 하측 구조체(852)의 측에 배치하는 배선은, 하측 구조체(852)의 화소 주변 회로 영역(1013)에 구비되는 회로의 상측에 배치할 수 있다. 또는, 상측 구조체(851)의 배선으로서 화소 어레이부(864)(화소 트랜지스터 영역(1001))에 배치된 배선을 이용하여, 이것과 하측 구조체(852)의 배선에 의한 상하 배선 직접 접속 구조를, 화소 어레이부(864)(화소 트랜지스터 영역(1001))의 하방에 배치할 수도 있다.
<8-5. 촬상 소자의 상세 구조>
다음에, 도 45를 참조하여, 촬상 소자(801)의 상세 구조에 관해 설명한다. 도 45는, 트윈 콘택트 구조를 구비한 촬상 소자(801)의 외주 부근을 확대하여 도시한 단면도이다.
하측 구조체(852)에는, 예를 들면 실리콘(Si)으로 구성된 반도체 기판(921)의 상측(상측 구조체(851)측)에, 다층 배선층(922)이 형성되어 있다. 이 다층 배선층(922)에 의해, 도 42에 도시한 입출력 회로 영역(1011), 신호 처리 회로 영역(1012)(도 45에서는 부도시), 화소 주변 회로 영역(1013) 등이 형성되어 있다.
다층 배선층(922)은, 상측 구조체(851)에 가장 가까운 최상층의 배선층(923a), 중간의 배선층(923b), 및, 반도체 기판(921)에 가장 가까운 최하층의 배선층(923c) 등으로 이루어지는 복수의 배선층(923)과, 각 배선층(923)의 사이에 형성된 층간 절연막(924)으로 구성된다.
복수의 배선층(923)은, 예를 들면, 구리(Cu), 알루미늄(Al), 텅스텐(W) 등을 사용하여 형성되고, 층간 절연막(924)은, 예를 들면, 실리콘 산화막, 실리콘 질화막 등으로 형성된다. 복수의 배선층(923) 및 층간 절연막(924)의 각각은, 모든 계층이 동일한 재료로 형성되어 있어도 좋고, 계층에 의해 2개 이상의 재료를 분간하여 사용하여도 좋다.
반도체 기판(921)의 소정의 위치에는, 반도체 기판(921)을 관통하는 실리콘 관통구멍(925)이 형성되어 있고, 실리콘 관통구멍(925)의 내벽에, 절연막(926)을 통하여 접속 도체(927)가 매입됨에 의해, 관통 비아(TSV : Through Silicon Via)(928)가 형성되어 있다. 절연막(926)은, 예를 들면, SiO2막이나 SiN막 등으로 형성할 수 있다. 관통 비아(928)는, 본 실시 형태에서는, 외부 단자(854)측보다도 배선층(923)측의 평면적이 작은 역테이퍼 형상으로 되어 있지만, 반대로, 외부 단자(854)측의 평면적이 작은 순테이퍼 형상이라도 좋고, 외부 단자(854)측과 배선층(923)측의 면적이 개략 동일한 비(非)테이퍼 형상이라도 좋다.
관통 비아(928)의 접속 도체(927)는, 반도체 기판(921)의 하면측에 형성된 재배선(930)과 접속되어 있고, 재배선(930)은, 외부 단자(854)와 접속되어 있다. 접속 도체(927) 및 재배선(930)은, 예를 들면, 구리(Cu), 텅스텐(W), 티탄(Ti), 탄탈(Ta), 티탄 텅스텐 합금(TiW), 폴리실리콘 등으로 형성할 수 있다.
또한, 반도체 기판(921)의 하면측에는, 외부 단자(854)가 형성되어 있는 영역을 제외하고, 재배선(930)과 절연막(926)을 덮도록, 솔더 마스크(솔더 레지스트)(931)가 형성되어 있다.
한편, 상측 구조체(851)에는, 예를 들면, 실리콘(Si)으로 구성된 반도체 기판(941)의 하측(하측 구조체(852)측)에, 다층 배선층(942)이 형성되어 있다. 이 다층 배선층(942)에 의해, 화소(871)의 회로가 형성되어 있다.
다층 배선층(942)은, 반도체 기판(941)에 가장 가까운 최상층의 배선층(943a), 중간의 배선층(943b), 및, 하측 구조체(852)에 가장 가까운 최하층의 배선층(943c) 등으로 이루어지는 복수의 배선층(943)과, 각 배선층(943)의 사이에 형성된 층간 절연막(944)으로 구성된다.
복수의 배선층(943) 및 층간 절연막(944)으로서 사용되는 재료는, 상술한 배선층(923) 및 층간 절연막(924)의 재료와 동종의 것을 채용할 수 있다. 또한, 복수의 배선층(943)이나 층간 절연막(944)이, 1 또는 2개 이상의 재료를 분간하여 사용하여 형성되어도 좋은 점(点)도, 상술한 배선층(923) 및 층간 절연막(924)과 마찬가지이다.
또한, 도 45의 예에서는, 상측 구조체(851)의 다층 배선층(942)은 5층의 배선층(943)으로 구성되고, 하측 구조체(852)의 다층 배선층(922)은 4층의 배선층(923)으로 구성되어 있지만, 배선층의 총수는 이것으로 한정되지 않고, 임의의 층수로 형성할 수 있다.
반도체 기판(941) 내에는, PN 접합에 의해 형성된 포토 다이오드(891)가, 화소(871)마다 형성되어 있다.
또한, 상세한 도시는 생략되어 있지만, 다층 배선층(942)과 반도체 기판(941)에는, 전송 트랜지스터, 증폭 트랜지스터 등의 복수의 화소 트랜지스터나, FD(플로팅 디퓨전) 등도 형성되어 있다.
컬러 필터(855)와 온 칩 렌즈(856)가 형성되어 있지 않는 반도체 기판(941)의 소정의 위치에는, 상측 구조체(851)의 소정의 배선층(943)과 접속되어 있는 실리콘 관통 전극(949)과, 하측 구조체(852)의 소정의 배선층(923)과 접속되어 있는 칩 관통 전극(945)이, 형성되어 있다.
칩 관통 전극(945)과 실리콘 관통 전극(949)은, 반도체 기판(941) 상면에 형성된 접속용 배선(946)으로 접속되어 있다. 또한, 실리콘 관통 전극(949) 및 칩 관통 전극(945)의 각각과 반도체 기판(941)의 사이에는, 절연막(947)이 형성되어 있다.
반도체 기판(941)의 포토 다이오드(891)와 컬러 필터(855)의 사이는 평탄화막(948)이 형성되어 있고, 온 칩 렌즈(856)와 유리 실 수지(857)의 사이도, 평탄화막(950)이 형성되어 있다.
이상과 같이, 도 41에 도시되는 촬상 소자(801)의 적층 구조체(853)는, 하측 구조체(852)의 다층 배선층(922) 측과, 상측 구조체(851)의 다층 배선층(942)측을 맞붙인 적층 구조로 되어 있다. 도 45에서는, 하측 구조체(852)의 다층 배선층(922)과, 상측 구조체(851)의 다층 배선층(942)과의 맞붙임면이, 1점 쇄선으로 도시되어 있다.
또한, 촬상 소자(801)의 적층 구조체(853)에서는, 상측 구조체(851)의 배선층(943)과 하측 구조체(852)의 배선층(923)이, 실리콘 관통 전극(949)과 칩 관통 전극(945)의 2개의 관통 전극에 의해 접속되고, 하측 구조체(852)의 배선층(923)과 외부 단자(이면 전극)(854)가, 관통 비아(928)와 재배선(930)에 의해 접속되어 있다. 이에 의해, 상측 구조체(851)의 화소(871)에서 생성된 화소 신호가, 하측 구조체(852)에 전송되고, 하측 구조체(852)에서 신호 처리가 행하여지고, 외부 단자(854)로부터, 장치의 외부에 출력된다.
<8-6. 변형례>
<변형례 그 1>
다음에, 도 46을 참조하여, 촬상 소자(801)의 변형례 그 1에 관해 설명한다.
도 46의 A는, 변형례 그 1에 관한 촬상 소자(801)의 외주 부근의 단면도이고, 도 46의 B는, 변형례 그 1에 관한 촬상 소자(801)의 외부 단자(854)측의 평면도이다.
변형례 그 1에서는, 도 46의 A에 도시되는 바와 같이, 외부 단자(854)가, 평면 위치에서 관통 비아(928)의 위치와 겹쳐지도록, 관통 비아(928)의 바로 위에 형성되어 있다. 이에 의해, 도 46의 B에 도시되는 바와 같이, 촬상 소자(801)의 이면측에 재배선(930)을 형성하는 면적이 불필요하게 되기 때문에, 입출력부를 형성하는 면적 부족을 해소할 수 있다.
<변형례 그 2>
다음에, 도 47을 참조하여, 촬상 소자(801)의 변형례 그 2에 관해 설명한다.
변형례 그 2에서는, 적층 구조체(853)에서는, 하측 구조체(852)의 배선층(943)과 상측 구조체(851)의 배선층(923)이, 실리콘 관통 전극(949)과 칩 관통 전극(945)의 2개의 관통 전극에 의해 접속되고, 상측 구조체(851)의 배선층(923)과 판 볼(이면 전극)(854)이, 관통 비아(실리콘 관통 전극)(928)와 재배선(930)에 의해 접속되어 있다. 이에 의해, 촬상 소자(801)의 평면적을, 극한까지 작게 할 수 있다.
또한, 적층 구조체(853)와 유리 보호기판(858)과의 사이를, 캐비티레스 구조로 하여, 유리 실 수지(857)에 의해 접합함에 의해, 높이 방향에 대해서도 낮게 할 수 있다.
따라서 도 41에 도시되는 촬상 소자(801)에 의하면, 보다 소형화한 반도체 장치(반도체 패키지)를 실현할 수 있다.
<변형례 그 3>
다음에, 도 48을 참조하여, 촬상 소자(801)의 변형례 그 3에 관해 설명한다.
도 48에서 도시되는 바와 같이, 관통 비아(928)가 아니라도 좋고, 관통 비아(928)를 솔더 마스크(솔더 레지스트)(931)로 메워서, 관통 비아(928)의 형성 개소에서 다이싱되는 구조라도 좋다.
솔더 마스크(솔더 레지스트)(931)와 재배선(930)은, 절연막(926b)에 의해 절연되어 있는데, 절연되면 좋기 때문에, 절연막(926b) 이외라도 좋고, 예를 들면, 유리 실 수지(857)로 메워지도록 하여도 좋다.
또한, 유리 실 수지(857), 절연막(926b), 솔더 마스크(솔더 레지스트)(931)는, 전부가 동일 재료라도 좋고, 그 중의 어느 하나가 동일 재료라도 좋다.
또한, 배선층(923c)과 재배선(930)이, 전기적으로 접속되어 있는데, 어느 배선층과 접속되어도 좋다.
또한, 도 48에서는, 적층 구조체(853)와 유리 보호기판(858)과의 사이에, 스페이서(1112)를 마련함으로써, 캐비티(공동, 공극)(1111)를 마련한 구조로 한 예가 도시되어 있지만, 스페이서(1112)를 마련하지 않도록 하여, 유리 실 수지(857)에 의해 캐비티(1111)가 마련되도록 하여도 좋다. 또한, 캐비티(1111) 및 스페이서(1112)의 공간에 유리 실 수지(857)를 충전하여 캐비티레스 구조로 하도록 하여도 좋다.
또한, 도 41 내지 도 48의 촬상 소자(801)에서의, 상측 구조체(851) 및 하측 구조체(852)는, 도 4, 도 5에서 하칩(91) 및 상칩(92)에 대응한다. 따라서 촬상 소자(72) 및 프런트 카메라 ECU(73)는, 도 41 내지 도 48을 참조하여 설명한 WCSP로 이루어지는 촬상 소자(801)에 의해 실현하여도 좋다.
<8-7. 3층의 적층 구조체의 예>
상술한 각 실시 형태는, 촬상 소자(801)의 적층 구조체(853)가, 하측 구조체(852)와 상측 구조체(851)의 2층으로 구성되어 있지만, 3층 이상의 구조체로 구성할 수도 있다.
도 49 및 도 50을 참조하여, 하측 구조체(852)와 상측 구조체(851)의 사이에, 제3 구조체(1211)를 마련함에 의해, 적층 구조체(853)가 3층으로 구성되는 예에 관해 설명한다.
도 49에서는, 화소 어레이부(864)가, 화소 공유 구조를 갖는 경우의 구성이 도시되어 있다.
화소 공유 구조는, 포토 다이오드(PD891)와 전송 트랜지스터(892)에 관해서는 화소(871)마다 갖지만, FD(플로팅 디퓨전)(893), 증폭 트랜지스터(895), 리셋 트랜지스터(894), 및 선택 트랜지스터(896) 대해서는 복수 화소에서 공유하는 구조이다.
도 49에서는, 공유 유닛(1220)으로서, 행방향으로 2개씩, 열방향으로 2개씩(2x2)의 4화소에서, FD(893), 증폭 트랜지스터(895), 리셋 트랜지스터(894), 및 선택 트랜지스터(896)를 공유하는 구조가 도시되어 있다.
4개의 전송 트랜지스터(892)의 게이트 전극에는, 각각 행방향으로 연재되는 전송 트랜지스터 구동 신호선(1221)이 1개씩 접속되어 있다. 4개의 전송 트랜지스터(892)의 게이트 전극의 각각에 접속되고, 행방향으로 연재되는 4개의 전송 트랜지스터 구동 신호선(1221)은, 4개가 평행하게 되어, 열방향으로 나열하여 배치되어 있다.
FD(893)는, 부도시의 배선을 통하여, 증폭 트랜지스터(895)의 게이트 전극 및 리셋 트랜지스터(894)의 확산층에 접속되어 있다. 리셋 트랜지스터(894)의 게이트 전극에는, 행방향으로 연재되는 리셋 트랜지스터 구동 신호선(1222)이 1개 접속되어 있다.
선택 트랜지스터(896)의 게이트 전극에는, 행방향으로 연재되는 선택 트랜지스터 구동 신호선(1223)이 1개 접속되어 있다. 선택 트랜지스터(896)는 생략되는 경우도 있다.
도 49에 도시하는 3층의 적층 구조체(853)에 의한 촬상 소자(801)는, 하측 구조체(852)와 상측 구조체(851)의 사이의 제3 구조체(1211)에, 에어리어 신호 처리부(1231)를 구비한다.
에어리어 신호 처리부(1231)는, 노이즈 처리부나 ADC를 갖는 판독 신호 처리부(1232)와, AD 변환 후의 디지털 데이터를 유지하는 데이터 유지부(1233)를 구비한다.
예를 들면, 공유 유닛(1220)의 화소(871) 각각이, AD 변환 후에 16비트로 표시되는 데이터를 출력하는 경우에는, 데이터 유지부(1233)는, 이들의 데이터를 유지하기 위해, 64비트분의 래치나 시프트 레지스터 등의 데이터 유지 수단을 구비한다.
에어리어 신호 처리부(1231)는, 또한, 데이터 유지부(1233)에 유지된 데이터를, 에어리어 신호 처리부(1231)의 외부에 출력하기 위한 출력 신호 배선(1237)을 구비한다. 이 출력 신호 배선은, 예를 들면, 데이터 유지부(1233)에 유지된 64비트의 데이터를 병렬하여 출력하는 64비트의 신호선이라도 좋고, 데이터 유지부(1233)에 유지된 4화소분의 데이터를, 1화소분씩 출력하기 위한 16비트의 신호선이라도 좋고, 또는 1화소분의 데이터의 반분이 되는 8비트의 신호선이나, 2화소분의 데이터가 되는 32비트의 신호선이라도 좋다. 또는, 데이터 유지부(1233)에 유지된 데이터를 1 비트씩 판독한 1비트의 신호선이라도 좋다.
도 49에 도시하는 촬상 소자(801)는, 상측 구조체(851)의 1개의 공유 유닛(1220)이, 제3 구조체(1211)의 1개의 에어리어 신호 처리부(1231)에 접속되어 있다. 환언하면, 공유 유닛(1220)과 에어리어 신호 처리부(1231)가 1대1로 대응하고 있다. 이 때문에, 도 49에 도시하는 바와 같이, 제3 구조체(1211)는, 에어리어 신호 처리부(1231)가, 행방향 및 열방향으로 각각 복수개 배열된 에어리어 신호 처리부 어레이(1234)를 구비한다.
또한, 제3 구조체(1211)는, 행방향 및 열방향으로 각각 복수개 배열된 각 에어리어 신호 처리부(1231)가 구비하는 데이터 유지부(1233)의 데이터를 판독하는 행어드레스 제어부(1235)를 구비한다. 행어드레스 제어부(1235)는, 일반적인 반도체 메모리 장치와 같이, 행방향의 팥독 위치를 정한다.
에어리어 신호 처리부 어레이(1234)의 행방향으로 나열하는 에어리어 신호 처리부(1231)는, 행어드레스 제어부(1235)로부터 행방향으로 늘어나는 제어 신호선에 접속되고, 행어드레스 제어부(1235)의 제어에 의해, 에어리어 신호 처리부(1231)의 동작이 제어된다.
에어리어 신호 처리부 어레이(1234)의 열방향으로 나열하는 에어리어 신호 처리부(1231)는, 열방향으로 늘어나는 열판독 신호선(1237)에 접속되고, 열판독 신호선은, 에어리어 신호 처리부 어레이(1234)의 먼저 배치된 열판독부(1236)로 접속되어 있다.
에어리어 신호 처리부 어레이(1234)의 각 에어리어 신호 처리부(1231)의 데이터 유지부(1233)에 유지된 데이터는, 행방향으로 나열한 모든 에어리어 신호 처리부(1231)의 데이터 유지부(1233)의 데이터가, 동시에, 열판독부(1236)에서 판독되어도 좋고, 열판독부(1236)로부터 지정된, 특정한 에어리어 신호 처리부(1231)의 데이터만이 판독되어도 좋다.
열판독부(1236)에는, 에어리어 신호 처리부(1231)로부터 판독 데이터를, 제3 구조체(1211)의 외부로 출력하기 위한 배선이 접속되어 있다.
하측 구조체(852)는, 제3 구조체(1211)의 열판독부(1236)로부터의 배선이 접속되고, 이 열판독부(1236)로부터 출력된 데이터를 수취하기 위한 판독부(1241)를 구비한다.
또한, 하측 구조체(852)는, 제3 구조체(1211)로부터 수취한 데이터를 화상 신호 처리하기 위한 화상 신호 처리부를 구비한다.
또한, 하측 구조체(852)는, 제3 구조체(1211)로부터 수취한 데이터를, 화상 신호 처리부를 경유하여 출력하는 또는 경유하지 않고서 출력하기 위한 입출력부를 구비한다. 이 입출력부는, 출력 회로부뿐만 아니라, 예를 들면, 화소 어레이부(864)에서 사용하는 타이밍 신호나, 화상 신호 처리부에서 사용하는 특성 데이터를, 촬상 소자(801)의 외부로부터 장치 내에 입력하기 위한 입력 회로부를 구비하고 있어도 좋다.
도 50의 B에 도시되는 바와 같이, 상측 구조체(851)에 형성된 각 공유 유닛(1220)은, 그 공유 유닛(1220)의 바로아래에 배치된 제3 구조체(1211)의 에어리어 신호 처리부(1231)와 접속되어 있다. 이 상측 구조체(851)와 제3 구조체(1211) 사이의 배선 접속은, 예를 들면, 도 44에 도시한 Cu-Cu 직접 접합 구조에 의해 접속할 수 있다.
또한, 도 50의 B에 도시되는 바와 같이, 제3 구조체(1211)에 형성된 에어리어 신호 처리부 어레이(1234)의 외측의 열판독부(1236)는, 그 열판독부(1236)의 바로아래에 배치된 하측 구조체(852)가 판독부(1241)와 접속되어 있다. 이 제3 구조체(1211)와 하측 구조체(852) 사이의 배선 접속은, 예를 들면, 도 44에 도시한 Cu-Cu 직접 접합 구조, 또는, 도 43에 도시한 트윈 콘택트 구조에 의해 접속할 수 있다.
따라서 도 50의 A에 도시되는 바와 같이, 상측 구조체(851)에 형성된 각 공유 유닛(1220)의 화소 신호가, 제3 구조체(1211)의 대응하는 에어리어 신호 처리부(1231)에 출력된다. 에어리어 신호 처리부(1231)의 데이터 유지부(1233)에 유지되어 있는 데이터가, 열판독부(1236)로부터 출력되고, 하측 구조체(852)가 판독부(1241)에 공급된다. 그리고, 화상 신호 처리부에서, 데이터에 대해, 각종의 신호 처리(예를 들면, 톤 커브 보정 처리)가 시행되어, 입출력부로부터, 장치 외부에 출력된다.
또한, 3층의 적층 구조체(853)에 의한 촬상 소자(801)에서, 하측 구조체(852)에 형성되는 입출력부는, 제3 구조체(1211)의 행어드레스 제어부(1235)의 하측에 배치하면 좋다.
또한, 3층의 적층 구조체(853)에 의한 촬상 소자(801)에서, 하측 구조체(852)에 형성된 입출력부는, 제3 구조체(1211)의 에어리어 신호 처리부(1231)의 하측에 배치하여도 좋다.
또한, 3층의 적층 구조체(853)에 의한 촬상 소자(801)에서, 하측 구조체(852)에 형성되는 입출력부는, 상측 구조체(851)의 화소 어레이부(864)의 하측에 배치하여도 좋다.
또한, 도 49, 도 50의 하측 구조체(852), 상측 구조체(851), 및, 제3 구조체(1211)로 이루어지는 3층의 적층 구조체(853)로 이루어지는 촬상 소자(801)는, 도 32 내지 도 35로 도시되는, 제1층 칩(501) 내지 제3층 칩(503)에 대응한다. 따라서 도 32 내지 도 35로 도시되는 3장의 칩이 적층된 촬상 소자(72) 및 프런트 카메라 ECU(73)는, 도 49, 도 50을 참조하여 설명한 3층의 적층 구조체(853)로 이루어지는 WCSP로 이루어지는 촬상 소자(801)에 의해 실현하여도 좋다.
또한, 각 실시례에 관해서는 적절히 조합이 가능하다. 즉, 예를 들면, 제4의 실시의 형태를 참조하여 설명한 Cu-Cu 접합은, 제5의 실시의 형태에서의 3장의 칩이 적층된 플로어 플랜 등의 다른 실시의 형태에서의 TSV(512)에도 적용할 수 있다.
≪9. 전자 기기에의 적용례≫
상술한 도 5, 도 18의 촬상 소자(72) 및 프런트 카메라 ECU(73), 또는, 프런트 카메라 ECU(73)에서의 일부의 기능을 포함하는, 단독으로 고장 검출 가능한 촬상 소자(72)는, 예를 들면, 디지털 스틸 카메라나 디지털 비디오 카메라 등의 촬상 장치, 촬상 기능을 구비한 휴대 전화기, 또는, 촬상 기능을 구비한 다른 기기라는 각종의 전자 기기에 적용할 수 있다.
도 51은, 본 기술을 적용한 전자 기기로서의 촬상 장치의 구성례를 도시하는 블록도이다.
도 51에 도시되는 촬상 장치(2001)는, 광학계(2002), 셔터 장치(2003), 고체 촬상 소자(2004), 제어 회로(2005), 신호 처리 회로(2006), 모니터(2007), 및 메모리(2008)를 구비하여 구성되고, 정지 화상상 및 동화상을 촬상 가능하다.
광학계(2002)는, 1장 또는 복수장의 렌즈를 갖고서 구성되고, 피사체로부터의 광(입사광)을 고체 촬상 소자(2004)에 유도하고, 고체 촬상 소자(2004)의 수광면에 결상시킨다.
셔터 장치(2003)는, 광학계(2002) 및 고체 촬상 소자(2004)의 사이에 배치되어, 제어 회로(2005)의 제어에 따라, 고체 촬상 소자(2004)에의 광조사 기간 및 차광 기간을 제어한다.
고체 촬상 소자(2004)는, 상술한 고체 촬상 소자를 포함하는 패키지에 의해 구성된다. 고체 촬상 소자(2004)는, 광학계(2002) 및 셔터 장치(2003)를 통하여 수광면에 결상된 광에 응하여, 일정 기간, 신호 전하를 축적한다. 고체 촬상 소자(2004)에 축적된 신호 전하는, 제어 회로(2005)로부터 공급되는 구동 신호(타이밍 신호)에 따라 전송된다.
제어 회로(2005)는, 고체 촬상 소자(2004)의 전송 동작, 및, 셔터 장치(2003)의 셔터 동작을 제어하는 구동 신호를 출력하여, 고체 촬상 소자(2004) 및 셔터 장치(2003)를 구동한다.
신호 처리 회로(2006)는, 고체 촬상 소자(2004)로부터 출력된 신호 전하에 대해 각종의 신호 처리를 시행한다. 신호 처리 회로(2006)가 신호 처리를 시행함에 의해 얻어진 화상(화상 데이터)은, 모니터(2007)에 공급되어 표시되거나, 메모리(2008)에 공급되어 기억(기록)되거나 한다.
이와 같이 구성되어 있는 촬상 장치(2001)에서도, 상술한 고체 촬상 소자(2004) 및 신호 처리 회로(2006)에 대신하여, 도 5, 도 18의 촬상 소자(72) 및 프런트 카메라 ECU(73), 또는, 고체 촬상 소자(2004)에 대신하여, 프런트 카메라 ECU(73)에서 일부의 기능을 포함하는, 단독으로 고장 검출 가능한 촬상 소자(72)를 적용함에 의해, 스스로로 고장 검출을 실현하는 것이 가능해진다.
≪10. 촬상 소자의 사용례≫
도 52는, 도 5, 도 18의 촬상 소자(72) 및 프런트 카메라 ECU(73), 또는, 프런트 카메라 ECU(73)에서의 일부의 기능을 포함하는, 단독으로 고장 검출 가능한 촬상 소자(72)를 사용하는 사용례를 도시하는 도면이다.
상술한 카메라 모듈은, 예를 들면, 이하와 같이, 가시광이나, 적외광, 자외광, X선 등의 광을 센싱하는 다양한 케이스에 사용할 수 있다.
·디지털 카메라나, 카메라 기능 부착의 휴대 기기 등의, 감상용으로 제공되는 화상을 촬영한 장치
·자동 정지 등의 안전운전이나, 운전자의 상태의 인식 등을 위해, 자동차의 전방이나 후방, 주위, 차내 등을 촬영하는 차량탑재용 센서, 주행 차량이나 도로를 감시하는 감시 카메라, 차량 사이 등의 거리측정을 행하는 거리측정 센서 등의, 교통용으로 제공되는 장치
·유저의 제스처를 촬영하여, 그 제스처에 따른 기기 조작을 행하기 위해, TV나, 냉장고, 에어 컨디셔너 등의 가전에 제공되는 장치
·내시경이나, 적외광의 수광에 의한 혈관 촬영을 행하는 장치 등의, 의료나 헬스케어용으로 제공되는 장치
·방범 용도의 감시 카메라나, 인물 인증 용도의 카메라 등의, 시큐리티용으로 제공되는 장치
·피부를 촬영하는 피부 측정기나, 두피를 촬영하는 마이크로스코프 등의, 미용용으로 제공되는 장치
·스포츠 용도 등 용의 액션 카메라나 웨어러블 카메라 등의, 스포츠용으로 제공되는 장치
·밭이나 작물의 상태를 감시하기 위한 카메라 등의, 농업용으로 제공되는 장치
≪11. 이동체에의 응용례≫
본 개시에 관한 기술(본 기술)은, 다양한 제품에 응용할 수 있다. 예를 들면, 본 개시에 관한 기술은, 자동차, 전기 자동차, 하이브리드 전기 자동차, 자동 이륜차, 자전거, 퍼스널모빌리티, 비행기, 드론, 선박, 로봇 등의 어느 한 종류의 이동체에 탑재되는 장치로서 실현되어도 좋다.
도 53은, 본 개시에 관한 기술이 적용될 수 있는 이동체 제어 시스템의 한 예인 차량 제어 시스템의 개략적인 구성례를 도시하는 블록도이다.
차량 제어 시스템(12000)은, 통신 네트워크(12001)를 통하여 접속된 복수의 전자 제어 유닛을 구비한다. 도 53에 도시한 예에서는, 차량 제어 시스템(12000)은, 구동계 제어 유닛(12010), 바디계 제어 유닛(12020), 차외 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040), 및 통합 제어 유닛(12050)을 구비한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로 컴퓨터(12051), 음성 화상 출력부(12052), 및 차량탑재 네트워크 I/F(interface)(12053)가 도시되어 있다.
구동계 제어 유닛(12010)은, 각종 프로그램에 따라 차량의 구동계에 관련되는 장치의 동작을 제어한다. 예를 들면, 구동계 제어 유닛(12010)은, 내연 기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구, 및, 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.
바디계 제어 유닛(12020)은, 각종 프로그램에 따라 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들면, 바디계 제어 유닛(12020)은, 키레스 엔트리 시스템, 스마트 키 시스템, 파워 윈도우 장치, 또는, 헤드 램프, 백 램프, 브레이크 램프, 윙커 또는 포그 램프 등의 각종 램프의 제어 장치로서 기능한다. 이 경우, 바디계 제어 유닛(12020)에는, 키를 대체하는 휴대기로부터 발신되는 전파 또는 각종 스위치의 신호가 입력될 수 있다. 바디계 제어 유닛(12020)은, 이들의 전파 또는 신호의 입력을 접수하여, 차량의 도어 로크 장치, 파워 윈도우 장치, 램프 등을 제어한다.
차외 정보 검출 유닛(12030)은, 차량 제어 시스템(12000)을 탑재한 차량의 외부의 정보를 검출한다. 예를 들면, 차외 정보 검출 유닛(12030)에는, 촬상부(12031)가 접속된다. 차외 정보 검출 유닛(12030)은, 촬상부(12031)에 차외의 화상을 촬상시킴과 함께, 촬상된 화상을 수신한다. 차외 정보 검출 유닛(12030)은, 수신한 화상에 의거하여, 사람, 차, 장애물, 표지 또는 노면상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행하여도 좋다.
촬상부(12031)는, 광을 수광하고, 그 광의 수광량에 응한 전기 신호를 출력하는 광센서이다. 촬상부(12031)는, 전기 신호를 화상으로서 출력할 수도 있고, 거리측정의 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광하는 광은, 가시광이라도 좋고, 적외선 등의 비가시광이라도 좋다.
차내 정보 검출 유닛(12040)은, 차내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는, 예를 들면, 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는, 예를 들면 운전자를 촬상하는 카메라를 포함하고, 차내 정보 검출 유닛(12040)은, 운전자 상태 검출부(12041)로부터 입력된 검출 정보에 의거하여, 운전자의 피로 정도 또는 집중 정도를 산출하여도 좋고, 운전자가 앉아서 졸고 있지 않는지를 판별하여도 좋다.
마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득된 차내외의 정보에 의거하여, 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표치를 연산하고, 구동계 제어 유닛(12010)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차량의 충돌 회피 또는 충격 완화, 차간 거리에 의거한 추종 주행, 차속 유지 주행, 차량의 충돌 경고, 또는 차량의 레인 일탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 행할 수가 있다.
또한, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차량의 주위의 정보에 의거하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함에 의해, 운전자의 조작에 근거하지 않고서 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수가 있다.
또한, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 취득되는 차외의 정보에 의거하여, 바디계 제어 유닛(12020)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 검지한 선행차 또는 대향차의 위치에 응하여 헤드 램프를 제어하고, 하이 빔을 로우 빔으로 전환하는 등의 방현(防眩)을 도모하는 것을 목적으로 한 협조 제어를 행할 수가 있다.
음성 화상 출력부(12052)는, 차량의 탑승자 또는 차외에 대해, 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력 장치에 음성 및 화상 중의 적어도 일방의 출력 신호를 송신한다. 도 53의 예에서는, 출력 장치로서, 오디오 스피커(12061), 표시부(12062) 및 인스트루먼트 패널(12063)이 예시되어 있다. 표시부(12062)는, 예를 들면, 온 보드 디스플레이 및 헤드 업 디스플레이의 적어도 하나를 포함하고 있어도 좋다.
도 54는, 촬상부(12031)의 설치 위치의 예를 도시하는 도면이다.
도 54에서는, 촬상부(12031)로서, 촬상부(12101, 12102, 12103, 12104, 12105)를 갖는다.
촬상부(12101, 12102, 12103, 12104, 12105)는, 예를 들면, 차량(12100)의 프런트 노우즈, 사이드 미러, 리어 범퍼, 백 도어 및 차실 내의 프론트유리의 상부 등의 위치에 마련된다. 프런트 노우즈에 구비되는 촬상부(12101) 및 차실 내의 프론트유리의 상부에 구비되는 촬상부(12105)는, 주로 차량(12100)의 전방의 화상을 취득한다. 사이드 미러에 구비되는 촬상부(12102, 12103)는, 주로 차량(12100)의 측방의 화상을 취득한다. 리어 범퍼 또는 백 도어에 구비되는 촬상부(12104)는, 주로 차량(12100)의 후방의 화상을 취득한다. 차실 내의 프론트유리의 상부에 구비되는 촬상부(12105)는, 주로 선행 차량 또는, 보행자, 장애물, 신호기, 교통 표지 또는 차선 등의 검출에 이용된다.
또한, 도 54에는, 촬상부(12101 내지 12104)의 촬영 범위의 한 예가 도시되어 있다. 촬상 범위(12111)는, 프런트 노우즈에 마련된 촬상부(12101)의 촬상 범위를 나타내고, 촬상 범위(12112, 12113)는, 각각 사이드 미러에 마련된 촬상부(12102, 12103)의 촬상 범위를 나타내고, 촬상 범위(12114)는, 리어 범퍼 또는 백 도어에 마련된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들면, 촬상부(12101 내지 12104)에서 촬상된 화상 데이터가 겹쳐짐에 의해, 차량(12100)을 상방에서 본 부감(俯瞰) 화상을 얻을 수 있다.
촬상부(12101 내지 12104)의 적어도 하나는, 거리 정보를 취득하는 기능을 갖고 있어도 좋다. 예를 들면, 촬상부(12101 내지 12104)의 적어도 하나는, 복수의 촬상 소자로 이루어지는 스테레오 카메라라도 좋고, 위상차 검출용의 화소를 갖는 촬상 소자라도 좋다.
예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 기초로, 촬상 범위(12111 내지 12114) 내에서의 각 입체물까지의 거리와, 이 거리의 시간적 변화(차량(12100)에 대한 상대 속도)를 구함에 의해, 특히 차량(12100)의 진행로상에 있는 가장 가까운 입체물로, 차량(12100)과 개략 같은 방향으로 소정의 속도(예를 들면, 0㎞/h 이상)로 주행한 입체물을 선행차로서 추출할 수 있다. 또한, 마이크로 컴퓨터(12051)는, 선행차의 내차와의 앞에 미리 확보하여야 할 차간 거리를 설정하고, 자동 브레이크 제어(추종 정지 제어도 포함한다)나 자동 가속 제어(추종 발진 제어도 포함한다) 등을 행할 수가 있다. 이와 같이 운전자의 조작에 근거하지 않고서 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수가 있다.
예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 기초로, 입체물에 관한 입체물 데이터를, 2륜차, 보통 차량, 대형 차량, 보행자, 전신주 등 그 밖의 입체물로 분류하여 추출하고, 장애물의 자동 회피에 이용할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차량(12100)의 주변의 장애물을, 차량(12100)의 드라이버가 시인 가능한 장애물과 시인 곤란한 장애물로 식별한다. 그리고, 마이크로 컴퓨터(12051)는, 각 장애물과의 충돌의 위험도를 나타내는 충돌 리스크를 판단하고, 충돌 리스크가 설정치 이상으로 충돌 가능성이 있는 상황인 때에는, 오디오 스피커(12061)나 표시부(12062)를 통하여 드라이버에게 경보를 출력하는 것이나, 구동계 제어 유닛(12010)을 통하여 강제 감속이나 회피 조타를 행함으로써, 충돌 회피를 위한 운전 지원을 행할 수가 있다.
촬상부(12101 내지 12104)의 적어도 하나는, 적외선을 검출하는 적외선 카메라라도 좋다. 예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재하는지의 여부를 판정함으로써 보행자를 인식할 수 있다. 이들의 보행자의 인식은, 예를 들면 적외선 카메라로서의 촬상부(12101 내지 12104)의 촬상 화상에서의 특징점을 추출하는 순서와, 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 행하여 보행자인지의 여부를 판별하는 순서에 의해 행하여진다. 마이크로 컴퓨터(12051)가, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재한다고 판정하고, 보행자를 인식하면, 음성 화상 출력부(12052)는, 당해 인식된 보행자에 강조를 위한 사각형 윤곽선을 중첩 표시하도록, 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는, 보행자를 나타내는 아이콘 등을 소망하는 위치에 표시하도록 표시부(12062)를 제어하여도 좋다.
이상, 본 개시에 관한 기술이 적용될 수 있는 차량 제어 시스템의 한 예에 관해 설명하였다. 본 개시에 관한 기술은, 이상 설명한 구성 중, 촬상부(12031) 및 차외 정보 검출 유닛(12030)에 적용될 수 있다. 구체적으로는, 도 5, 도 18의 촬상 소자(72) 및 프런트 카메라 ECU(73), 또는, 프런트 카메라 ECU(73)에서의 일부의 기능을 포함하는, 단독으로 고장 검출 가능한 촬상 소자(72)는, 촬상부(12031) 및 차외 정보 검출 유닛(12030)에 적용할 수 있다. 촬상부(12031) 및 차외 정보 검출 유닛(12030)에 본 개시에 관한 기술을 적용함에 의해, 고장을 검출하는 것이 가능해지기 때문에, 고장난 촬상부(12031) 또는 차외 정보 검출 유닛(12030)으로부터의 정보에 의거한 잘못된 운전 지원을 정지시킬 수 있기 때문에, 잘못된 정보에 의거한 잘못된 운전 지원에 의해 위험한 상태에 빠지는 것을 억제하는 것이 가능해진다.
또한, 본 개시는, 이하와 같은 구성도 취할 수 있다.
<1> 화소와 화소 제어선을 갖는 제1의 기판과,
상기 제1의 기판과 적층되는 제2의 기판을 구비하고,
상기 제2의 기판은, 행구동부와 고장 검출부를 가지며,
상기 화소 제어선의 일단은, 제1의 접속 전극을 통하여 상기 행구동부에 접속되고,
상기 화소 제어선의 타단은, 제2의 접속 전극을 통하여 상기 고장 검출부에 접속되고,
상기 행구동부는, 상기 제1의 접속 전극을 통하여 상기 화소 제어선에 상기 화소의 동작을 제어하는 제어 신호를 공급하고,
상기 고장 검출부는, 상기 제1의 접속 전극, 상기 화소 제어선, 및 상기 제2의 접속 전극을 통하여 공급되는 상기 제어 신호에 의거하여 고장을 검출하는 촬상 장치.
<2> 상기 제1의 접속 전극 및 상기 제2의 접속 전극은, 상기 제1의 기판과 상기 제2의 기판을 관통하는 관통 전극으로 구성되어 있고,
상기 제1의 기판과 상기 제2의 기판은, 상기 관통 전극에 의해 전기적으로 접속된 상태에서 적층되어 있는 <1>에 기재된 촬상 장치.
<3> 상기 화소는 어레이형상으로 배치되고, 상기 화소의 처리 대상이 되는 어드레스의 정보와, 상기 어드레스의 정보에 의해 특정되는 화소가 제어되는 타이밍의 정보를 출력하는 제어부를 또한 포함하고,
상기 고장 검출부는,
상기 제어부에서 출력되는 어드레스의 정보에 의해 특정되는, 상기 행구동부에서 공급되는, 상기 화소의 동작을 제어하는 제어 신호를 검출하고, 검출 신호를 출력하는 검출부와,
상기 어드레스의 정보에 의해 특정되는 화소가 제어되는 타이밍에서, 상기 검출부에서, 상기 제어부에서 출력되는 어드레스의 정보에 의해 특정되는, 상기 화소의 동작을 제어하는 제어 신호가 검출된 때 상기 검출 신호가 출력되는지의 여부에 의거하여, 상기 제어 신호의 펄스출력의 고장을 검출하는 펄스출력 고장 검출부를 포함하는 <1> 또는 <2>에 기재된 촬상 장치.
<4> 상기 검출부는,
상기 제어부에서 출력되는 어드레스의 정보에 의해 특정되는, 상기 화소의 동작을 제어하는 제어 신호를 검출하는 스위칭 게이트를 포함하고,
상기 제어부에서 출력되는 어드레스의 정보에 의해 특정되는 상기 스위칭 게이트에만 전력을 공급하고,
상기 스위칭 게이트는, 상기 화소의 동작을 제어하는 제어 신호를 검출할 때, Hi 신호를, 상기 제어 신호마다 설정된 버스에 출력하고,
상기 펄스출력 고장 검출부는,
상기 제어 신호마다 설정된 버스에 출력되는 신호와, 상기 어드레스의 정보에 의해 특정되는 화소가 제어되는 타이밍을 나타내는 신호에 응한 값을, 상기 제어 신호마다 유지하는 복수의 유지부를 포함하고,
상기 유지부가 유지하는 값에 응하여, 상기 제어 신호의 펄스출력의 고장을 검출하는 <3>에 기재된 촬상 장치.
<5> 상기 복수의 유지부는, 상기 제어 신호마다 설정된 버스에 출력되는 신호와, 상기 어드레스의 정보에 의해 특정되는 화소가 제어된 상태인 것을 나타내는 고정된 신호에 응한 값을, 상기 제어 신호마다 유지하고,
상기 펄스출력 고장 검출부는, 상기 유지부가 유지하는 값에 응하여, 상기 제어 신호의 펄스출력의 고장을 검출하는 <4>에 기재된 촬상 장치.
<6> 상기 행구동부와, 상기 제1의 기판은, 관통 전극으로 이루어지는 상기 제1의 접속 전극에 의해 접속되고, 상기 검출부와, 상기 제1의 기판은, 상기 관통 전극과는 다른 타의 관통 전극으로 이루어지는 상기 제2의 접속 전극에 의해 전기적으로 접속되어 있는 <3>에 기재된 촬상 장치.
<7> 상기 제어부는, 상기 화소의 처리 대상이 되는 어드레스의 정보를 상기 행구동부, 및 상기 검출부에 출력하고,
상기 행구동부는, 상기 어드레스의 정보에 대응하는 스스로의 어드레스의 선택 정보를 출력하고,
상기 검출부는, 상기 어드레스의 정보에 대응하는 스스로의 어드레스의 선택 정보를 출력하고,
상기 고장 검출부는,
상기 행구동부의 상기 어드레스의 선택 정보와, 상기 검출부의 상기 어드레스의 선택 정보를 각각 상기 제어부에 의해 출력된 어드레스 정보와 비교하여, 비교 결과에 의거하여, 상기 행구동부, 및 상기 검출부에서의, 어드레스 선택기능의 고장을 검출하는 어드레스 선택기능 고장 검출부를 포함하는 <3>에 기재된 촬상 장치.
<8> 화소와 화소 제어선을 갖는 제1의 기판과,
상기 제1의 기판과 적층되는 제2의 기판을 구비하고,
상기 제2의 기판은, 행구동부와 고장 검출부를 가지며,
상기 화소 제어선의 일단은, 제1의 접속 전극을 통하여 상기 행구동부에 접속되고,
상기 화소 제어선의 타단은, 제2의 접속 전극을 통하여 상기 고장 검출부에 접속되고,
상기 행구동부는, 상기 제1의 접속 전극을 통하여 상기 화소 제어선에 상기 화소의 동작을 제어하는 제어 신호를 공급하고,
상기 고장 검출부는, 상기 제1의 접속 전극, 상기 화소 제어선, 및 상기 제2의 접속 전극을 통하여 공급되는 상기 제어 신호에 의거하여 고장을 검출하는 스텝을 포함하는 촬상 방법.
<9> 화소와 화소 제어선을 갖는 제1의 기판과,
상기 제1의 기판과 적층되는 제2의 기판을 구비하고,
상기 제2의 기판은, 행구동부와 고장 검출부를 가지며,
상기 화소 제어선의 일단은, 제1의 접속 전극을 통하여 상기 행구동부에 접속되고,
상기 화소 제어선의 타단은, 제2의 접속 전극을 통하여 상기 고장 검출부에 접속되고,
상기 행구동부는, 상기 제1의 접속 전극을 통하여 상기 화소 제어선에 상기 화소의 동작을 제어하는 제어 신호를 공급하고,
상기 고장 검출부는, 상기 제1의 접속 전극, 상기 화소 제어선, 및 상기 제2의 접속 전극을 통하여 공급되는 상기 제어 신호에 의거하여 고장을 검출하는 카메라 모듈.
<10> 화소와 화소 제어선을 갖는 제1의 기판과,
상기 제1의 기판과 적층되는 제2의 기판을 구비하고,
상기 제2의 기판은, 행구동부와 고장 검출부를 가지며,
상기 화소 제어선의 일단은, 제1의 접속 전극을 통하여 상기 행구동부에 접속되고,
상기 화소 제어선의 타단은, 제2의 접속 전극을 통하여 상기 고장 검출부에 접속되고,
상기 행구동부는, 상기 제1의 접속 전극을 통하여 상기 화소 제어선에 상기 화소의 동작을 제어하는 제어 신호를 공급하고,
상기 고장 검출부는, 상기 제1의 접속 전극, 상기 화소 제어선, 및 상기 제2의 접속 전극을 통하여 공급되는 상기 제어 신호에 의거하여 고장을 검출하는 전자 기기.
<11>
화소와, 상기 화소에 접속되는 수직 신호선을 갖는 제1의 기판과,
상기 제1의 기판과 적층되는 제2의 기판을 구비하고,
상기 제2의 기판은, 신호 공급 회로, 아날로그 디지털 변환 회로, 및 고장 검출부를 가지며,
상기 수직 신호선의 일단은, 제1의 접속 전극을 통하여 상기 신호 공급 회로에 접속되고,
상기 수직 신호선의 타단은, 제2의 접속 전극을 통하여 상기 아날로그 디지털 변환 회로에 접속되고,
상기 신호 공급 회로는, 상기 제1의 접속 전극을 통하여 상기 수직 신호선에 더미 화소 신호를 공급하고,
상기 아날로그 디지털 변환 회로는, 상기 더미 화소 신호에 의거하여 디지털 신호를 출력하고,
상기 고장 검출부는, 상기 디지털 신호에 의거하여 고장을 검출하는 촬상 장치.
<12>
화소가 탑재된 제1의 기판과,
상기 화소에 의해 촬상된 화상을 신호 처리하는 신호 처리부가 탑재된 제2의 기판을 포함하고,
상기 제1의 기판과 상기 제2의 기판이 전기적으로 접속된 상태에서 적층되고,
상기 신호 처리부는, 상기 신호 처리에 의해 고장을 검출하는 촬상 장치.
11 : 차량
31 : ECU
32 : 프런트 카메라 모듈
33 : 스티어링
34 : 헤드 램프
35 : 모터
36 : 엔진
37 : 브레이크
38 : 표시부
71 : 렌즈
72 : 촬상 소자
73 : 프런트 카메라 ECU
74 : MCU
91 : 하칩
92 : 상칩
93, 93-1, 93-2, 93-11, 93-12 : TCV
101 : 화소 어레이
102 : 행구동부
103 : 화상 신호 출력부
121 : 제어부
122 : 화상 처리부
123 : 출력부
124 : 고장 검출부
141 : 행어드레스 선택기능 고장 검출부
142 : 펄스출력 고장 검출부
143 : 제어선 게이트
161 : 어드레스 디코더
162 : 셔터 어드레스 래치
163 : 리드 어드레스 래치
164 내지 168 : 스위칭 게이트
169, 170 : 인버터
181 : 고장 판정부
182 내지 186 : 래치
191 내지 195 : 래치
201 : 고장 검출 칼럼
202 : 화소 제어선 고장 검출부
230 : 포토 다이오드
231 : 전송 트랜지스터
232 : 리셋 트랜지스터
233 : FD
234 : 증폭 트랜지스터
235 : 선택 트랜지스터
241 : 부하 MOS
242 : ADC
243 : 수평 전송부
250 : DSF 회로
251 : 전환 트랜지스터
252 : DSF 트랜지스터
261 : 콤퍼레이터
262 : 카운터
263 : DAC
271 : ADC+TCV 고장 검출부

Claims (39)

  1. 제1 화소, 및 상기 제1 화소에 결합된 제1 화소 제어선을 포함하는 제1 기판과,
    화소 제어 신호를 출력하도록 구성된 화소 제어 회로, 및 고장 검출 회로를 포함하는 제2 기판과,
    상기 제1 화소 제어선 및 상기 화소 제어 회로에 결합된 제1 커넥터를 포함하고,
    상기 제1 화소는 상기 화소 제어 신호에 기초하여 제1 화소 신호를 출력하도록 구성되며, 상기 고장 검출 회로는 상기 제1 화소 신호에 기초하여 고장 신호를 출력하도록 구성되는 것을 특징으로 하는 센서.
  2. 제1항에 있어서,
    상기 제2 기판은 상기 제1 화소 신호에 기초하여 제1 디지털 신호를 출력하도록 구성된 아날로그-디지털 변환기를 더 포함하는 것을 특징으로 하는 센서.
  3. 제2항에 있어서,
    상기 고장 검출 회로는 상기 아날로그-디지털 변환기에 결합되는 것을 특징으로 하는 센서.
  4. 제3항에 있어서,
    상기 고장 검출 회로는 상기 제1 디지털 신호에 기초하여 고장을 검출하도록 구성되는 것을 특징으로 하는 센서.
  5. 제1항에 있어서,
    상기 제1 화소는 포토다이오드를 포함하지 않고 제1 화소 트랜지스터를 포함하는 것을 특징으로 하는 센서.
  6. 제5항에 있어서,
    상기 제1 기판은 포토다이오드 및 제2 화소 트랜지스터를 포함하는 제2 화소를 더 포함하는 것을 특징으로 하는 센서.
  7. 제1항에 있어서,
    상기 제1 화소는 포토다이오드 및 제1 화소 트랜지스터를 포함하는 것을 특징으로 하는 센서.
  8. 제7항에 있어서,
    상기 제1 화소는 입사광으로부터 차폐되는 것을 특징으로 하는 센서.
  9. 제1항에 있어서,
    상기 고장 검출 회로는 상기 화소 제어선의 고장을 검출하도록 구성되는 것을 특징으로 하는 센서.
  10. 제6항에 있어서,
    상기 제1 화소 트랜지스터는 제1 증폭기 트랜지스터 및 제1 선택 트랜지스터를 포함하는 것을 특징으로 하는 센서.
  11. 제10항에 있어서,
    상기 제2 화소 트랜지스터는 제2 전송 트랜지스터, 제2 증폭기 트랜지스터, 제2 리셋 트랜지스터, 및 제2 선택 트랜지스터를 포함하는 것을 특징으로 하는 센서.
  12. 제1항에 있어서,
    상기 제1 커넥터는 제1 금속 패드 및 상기 제1 금속 패드에 직접 본딩된 제2 금속 패드를 포함하는 것을 특징으로 하는 센서.
  13. 제1항에 있어서,
    상기 화소 제어 회로는 로우 리버 회로 및 제어선 게이트 회로를 포함하는 것을 특징으로 하는 센서.
  14. 제2항에 있어서,
    상기 제1 화소 및 상기 아날로그-디지털 변환기에 결합된 제2 커넥터를 더 포함하는 것을 특징으로 하는 센서.
  15. 제1 아날로그 신호를 출력하도록 구성된 제1 화소, 및 상기 제1 화소에 결합된 제1 화소 제어선을 포함하는 제1 기판과,
    화소 제어 신호를 출력하도록 구성된 화소 제어 회로, 제1 화소에 결합되며 상기 제1 아날로그 신호에 기초하여 제1 디지털 신호를 출력하도록 구성된 아날로그-디지털 변환기, 및 상기 제1 디지털 신호에 기초하여 고장 신호를 출력하도록 구성된 고장 검출 회로를 포함하는 제2 기판과,
    상기 제1 화소 제어선 및 상기 화소 제어 회로에 결합된 제1 커넥터를 포함하는 것을 특징으로 하는 센서.
  16. 제15항에 있어서,
    상기 제1 화소는 포토다이오드를 포함하지 않고 제1 화소 트랜지스터를 포함하는 것을 특징으로 하는 센서.
  17. 제16항에 있어서,
    상기 제1 기판은 포토다이오드 및 제2 화소 트랜지스터를 포함하는 제2 화소를 더 포함하는 것을 특징으로 하는 센서.
  18. 제15항에 있어서,
    상기 제1 화소는 포토다이오드 및 제2 화소 트랜지스터를 포함하는 것을 특징으로 하는 센서.
  19. 제18항에 있어서,
    상기 제1 화소는 입사광으로부터 차폐되는 것을 특징으로 하는 센서.
  20. 제15항에 있어서,
    상기 고장 검출 회로는 상기 화소 제어선의 고장을 검출하도록 구성되는 것을 특징으로 하는 센서.
  21. 제17항에 있어서,
    상기 제1 화소 트랜지스터는 제1 증폭기 트랜지스터 및 제1 선택 트랜지스터를 포함하는 것을 특징으로 하는 센서.
  22. 제21항에 있어서,
    상기 제2 화소 트랜지스터는 제2 전송 트랜지스터, 제2 증폭기 트랜지스터, 제2 리셋 트랜지스터, 및 제2 선택 트랜지스터를 포함하는 것을 특징으로 하는 센서.
  23. 제15항에 있어서,
    상기 제1 커넥터는 제1 금속 패드 및 상기 제1 금속 패드에 직접 본딩된 제2 금속 패드를 포함하는 것을 특징으로 하는 센서.
  24. 제15항에 있어서,
    상기 화소 제어 회로는 로우 리버 회로 및 제어선 게이트 회로를 포함하는 것을 특징으로 하는 센서.
  25. 제15항에 있어서,
    상기 제1 화소 및 상기 아날로그-디지털 변환기에 결합된 제2 커넥터를 더 포함하는 것을 특징으로 하는 센서.
  26. 제1 아날로그 신호를 출력하도록 구성된 제1 화소, 제2 아날로그 신호를 출력하도록 구성된 제1 회로, 및 상기 제1 화소 및 상기 제1 회로에 결합된 화소 제어선을 포함하는 제1 기판과,
    화소 제어 신호를 출력하도록 구성된 화소 제어 회로; 및 상기 제2 아날로그 신호에 기초하여 고장 신호를 출력하도록 구성된 고장 검출 회로를 포함하는 제2 기판과,
    상기 제1 화소 제어선 및 상기 화소 제어 회로에 결합된 제1 커넥터를 포함하는 것을 특징으로 하는 센서.
  27. 제26항에 있어서,
    상기 제2 기판은 상기 제2 아날로그 신호에 기초하여 제1 디지털 신호를 출력하도록 구성된 아날로그-디지털 변환기를 더 포함하는 것을 특징으로 하는 센서.
  28. 제27항에 있어서,
    상기 고장 검출 회로는 상기 아날로그-디지털 변환기에 결합되는 것을 특징으로 하는 센서.
  29. 제28항에 있어서,
    상기 고장 검출 회로는 상기 제1 디지털 신호에 기초하여 고장을 검출하도록 구성되는 것을 특징으로 하는 센서.
  30. 제26항에 있어서,
    상기 제1 화소는 포토다이오드 및 제1 화소 트랜지스터를 포함하는 것을 특징으로 하는 센서.
  31. 제30항에 있어서,
    상기 제1 회로는 포토다이오드를 포함하지 않고 제1 회로 트랜지스터를 포함하는 것을 특징으로 하는 센서.
  32. 제30항에 있어서,
    상기 제1 회로는 포토다이오드 및 제1 회로 트랜지스터를 포함하는 것을 특징으로 하는 센서.
  33. 제32항에 있어서,
    상기 제1 회로는 입사광으로부터 차폐되는 것을 특징으로 하는 센서.
  34. 제26항에 있어서,
    상기 고장 검출 회로는 상기 화소 제어선의 고장을 검출하도록 구성되는 것을 특징으로 하는 센서.
  35. 제31항에 있어서,
    상기 제1 회로 트랜지스터는 제1 증폭기 트랜지스터 및 제1 선택 트랜지스터를 포함하는 것을 특징으로 하는 센서.
  36. 제35항에 있어서,
    상기 제2 화소 트랜지스터는 제2 전송 트랜지스터, 제2 증폭기 트랜지스터, 제2 리셋 트랜지스터, 및 제2 선택 트랜지스터를 포함하는 것을 특징으로 하는 센서.
  37. 제26항에 있어서,
    상기 제1 커넥터는 제1 금속 패드 및 상기 제1 금속 패드에 직접 본딩된 제2 금속 패드를 포함하는 것을 특징으로 하는 센서.
  38. 제26항에 있어서,
    상기 화소 제어 회로는 로우 리버 회로 및 제어선 게이트 회로를 포함하는 것을 특징으로 하는 센서.
  39. 제27항에 있어서,
    상기 제1 회로 및 상기 아날로그-디지털 변환기에 결합된 제2 커넥터를 더 포함하는 것을 특징으로 하는 센서.
KR1020207015938A 2016-05-31 2017-05-31 촬상 장치 및 촬상 방법, 카메라 모듈, 및 전자 기기 KR102246424B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020217011823A KR102374769B1 (ko) 2016-05-31 2017-05-31 촬상 장치 및 촬상 방법, 카메라 모듈, 및 전자 기기

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016109196 2016-05-31
JPJP-P-2016-109196 2016-05-31
PCT/JP2017/020369 WO2017209221A1 (ja) 2016-05-31 2017-05-31 撮像装置および撮像方法、カメラモジュール、並びに電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020197022427A Division KR102144646B1 (ko) 2016-05-31 2017-05-31 촬상 장치 및 촬상 방법, 카메라 모듈, 및 전자 기기

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020217011823A Division KR102374769B1 (ko) 2016-05-31 2017-05-31 촬상 장치 및 촬상 방법, 카메라 모듈, 및 전자 기기

Publications (2)

Publication Number Publication Date
KR20200067927A true KR20200067927A (ko) 2020-06-12
KR102246424B1 KR102246424B1 (ko) 2021-04-30

Family

ID=60478673

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020207015938A KR102246424B1 (ko) 2016-05-31 2017-05-31 촬상 장치 및 촬상 방법, 카메라 모듈, 및 전자 기기
KR1020187030259A KR102022819B1 (ko) 2016-05-31 2017-05-31 촬상 장치 및 촬상 방법, 카메라 모듈, 및 전자 기기
KR1020217011823A KR102374769B1 (ko) 2016-05-31 2017-05-31 촬상 장치 및 촬상 방법, 카메라 모듈, 및 전자 기기
KR1020197022427A KR102144646B1 (ko) 2016-05-31 2017-05-31 촬상 장치 및 촬상 방법, 카메라 모듈, 및 전자 기기

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020187030259A KR102022819B1 (ko) 2016-05-31 2017-05-31 촬상 장치 및 촬상 방법, 카메라 모듈, 및 전자 기기
KR1020217011823A KR102374769B1 (ko) 2016-05-31 2017-05-31 촬상 장치 및 촬상 방법, 카메라 모듈, 및 전자 기기
KR1020197022427A KR102144646B1 (ko) 2016-05-31 2017-05-31 촬상 장치 및 촬상 방법, 카메라 모듈, 및 전자 기기

Country Status (6)

Country Link
US (6) US10659707B2 (ko)
EP (3) EP3468169B1 (ko)
JP (1) JP6543419B2 (ko)
KR (4) KR102246424B1 (ko)
CN (4) CN111510649B (ko)
WO (1) WO2017209221A1 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102246424B1 (ko) 2016-05-31 2021-04-30 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 장치 및 촬상 방법, 카메라 모듈, 및 전자 기기
JP2018129412A (ja) * 2017-02-09 2018-08-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および半導体装置の製造方法
US11061412B2 (en) * 2017-03-10 2021-07-13 Sony Corporation Information processing device and information processing method
JP7078818B2 (ja) * 2018-01-31 2022-06-01 ソニーセミコンダクタソリューションズ株式会社 撮像装置およびキャリブレーション方法
JP7098346B2 (ja) * 2018-02-13 2022-07-11 ソニーセミコンダクタソリューションズ株式会社 撮像装置および撮像システム
CN108333812A (zh) * 2018-02-13 2018-07-27 京东方科技集团股份有限公司 显示基板、显示面板及其显示控制方法、显示装置
JP2019146071A (ja) * 2018-02-22 2019-08-29 ソニーセミコンダクタソリューションズ株式会社 撮像装置、撮像システム、および撮像方法
JP2019161046A (ja) * 2018-03-14 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 半導体装置、撮像装置、および電子機器
JP2019165312A (ja) 2018-03-19 2019-09-26 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
JP2019213020A (ja) * 2018-06-04 2019-12-12 ソニーセミコンダクタソリューションズ株式会社 撮像装置および撮像制御方法
CN112640109A (zh) * 2018-09-11 2021-04-09 索尼半导体解决方案公司 固态图像传感器
WO2020100663A1 (ja) 2018-11-16 2020-05-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び撮像装置
US11521998B2 (en) 2018-09-18 2022-12-06 Sony Semiconductor Solutions Corporation Solid-state imaging device and imaging device
JP7147468B2 (ja) * 2018-10-26 2022-10-05 富士通株式会社 赤外線検出器の読み出し回路及びその検査方法
JP7402606B2 (ja) * 2018-10-31 2023-12-21 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
JP7292860B2 (ja) * 2018-11-22 2023-06-19 キヤノン株式会社 光電変換装置
DE112019006689T5 (de) * 2019-01-17 2021-09-30 Sony Semiconductor Solutions Corporation Bildgebungsvorrichtung, bildgebungssystem und störungsdetektionsverfahren
US20220103772A1 (en) * 2019-01-29 2022-03-31 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
JP2020162016A (ja) * 2019-03-27 2020-10-01 ソニー株式会社 状態検出装置、状態検出システム及び状態検出方法
CN111027361B (zh) * 2019-04-26 2020-08-18 台州雪华制冷设备有限公司 对象参数实时解析装置
JP6986046B2 (ja) * 2019-05-30 2021-12-22 キヤノン株式会社 光電変換装置および機器
KR20210021172A (ko) * 2019-08-14 2021-02-25 삼성전자주식회사 이미지 센서 칩을 포함하는 반도체 패키지
KR20210085262A (ko) * 2019-12-30 2021-07-08 에스케이하이닉스 주식회사 이미지 센싱 장치, 그 이미지 센싱 장치를 포함하는 이미지 시스템, 및 그 이미지 시스템의 테스트 방법
US20230126104A1 (en) 2020-02-17 2023-04-27 Nikon Corporation Image capturing device and image capturing apparatus
CN116235461A (zh) 2020-10-09 2023-06-06 索尼半导体解决方案公司 信息处理装置、移动装置及通信系统
KR102476525B1 (ko) * 2021-02-24 2022-12-13 한국생명공학연구원 체액 검사 기반 퇴행성 뇌질환 진단 및 모니터링 기술
JP2022134549A (ja) * 2021-03-03 2022-09-15 キヤノン株式会社 半導体装置、機器
WO2022190644A1 (ja) * 2021-03-08 2022-09-15 ソニーセミコンダクタソリューションズ株式会社 撮像装置、電子機器、および信号処理方法
WO2022254839A1 (ja) * 2021-06-04 2022-12-08 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び測距システム
US11407298B1 (en) 2021-11-15 2022-08-09 Amos Power, Inc. Removable battery unit for an electric vehicle
US11364959B1 (en) 2021-12-27 2022-06-21 Amos Power, Inc. Modular robotic vehicle
USD1014573S1 (en) 2022-04-01 2024-02-13 Amos Power, Inc. Removable track unit for a robotic vehicle
USD1014569S1 (en) 2022-04-01 2024-02-13 Amos Power, Inc. Robotic vehicle
US11547035B1 (en) 2022-05-24 2023-01-10 Amos Power, Inc. Lift assist for an electrically driven hitch on an robotic vehicle
CN117663166B (zh) * 2024-01-30 2024-04-09 青岛瑞莱德电力设备有限公司 一种耙式吹灰器的控制系统和控制方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009118427A (ja) 2007-11-09 2009-05-28 Panasonic Corp 固体撮像装置およびその駆動方法
US20090140127A1 (en) * 2005-12-19 2009-06-04 Gidoo Lee Image sensor, test system and test method for the same
JP2009284470A (ja) 2008-04-25 2009-12-03 Hitachi Ltd 車載カメラ装置
US20100245647A1 (en) * 2009-03-24 2010-09-30 Sony Corporation Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus
US8538095B2 (en) * 2003-06-21 2013-09-17 Aprilis, Inc. Method and apparatus for processing biometric images
US20160112700A1 (en) * 2014-10-21 2016-04-21 Stmicroelectronics (Grenoble 2) Sas Circuit and method for on-chip testing of a pixel array

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002296330A (ja) 2001-03-29 2002-10-09 Sharp Corp 電子装置の診断システム
JP2003347535A (ja) 2002-05-29 2003-12-05 Canon Inc 固体撮像装置及び放射線撮像装置
JP2004265932A (ja) * 2003-02-14 2004-09-24 Canon Inc 放射線撮像装置
US20040255096A1 (en) * 2003-06-11 2004-12-16 Norman Richard S. Method for continuous linear production of integrated circuits
JP4449379B2 (ja) 2003-09-12 2010-04-14 ソニー株式会社 半導体装置
JP4818112B2 (ja) 2005-05-11 2011-11-16 パナソニック株式会社 固体撮像装置、カメラ、自動車および監視装置
JP4827508B2 (ja) * 2005-12-02 2011-11-30 キヤノン株式会社 撮像システム
JP2008109266A (ja) * 2006-10-24 2008-05-08 Matsushita Electric Ind Co Ltd 映像信号処理装置およびその電力制御方法
JP5076635B2 (ja) * 2007-05-17 2012-11-21 ソニー株式会社 イメージセンサ
CN101488497B (zh) * 2007-10-04 2012-07-04 三星电子株式会社 具有可配置垂直输入输出的堆叠半导体装置
JP5514421B2 (ja) * 2008-09-19 2014-06-04 ソニー株式会社 平面型表示装置並びにスペーサ
JP2010183435A (ja) * 2009-02-06 2010-08-19 Toshiba Corp 固体撮像装置
JP2010245368A (ja) * 2009-04-08 2010-10-28 Yokogawa Electric Corp 故障検出装置
JP5083272B2 (ja) * 2009-05-07 2012-11-28 ソニー株式会社 半導体モジュール
JP5458690B2 (ja) * 2009-06-22 2014-04-02 ソニー株式会社 固体撮像装置およびカメラ
IT1398204B1 (it) * 2010-02-16 2013-02-14 St Microelectronics Srl Sistema e metodo per eseguire il test elettrico di vie passanti nel silicio (tsv - through silicon vias).
JP2012181445A (ja) * 2011-03-02 2012-09-20 Seiko Epson Corp 電気装置
US8730330B2 (en) * 2011-07-25 2014-05-20 Aptina Imaging Corporation Image sensors with dark pixels for real-time verification of imaging systems
JP2013165399A (ja) 2012-02-10 2013-08-22 Toshiba Corp 固体撮像装置
JP2013179479A (ja) * 2012-02-28 2013-09-09 Nikon Corp 固体撮像装置及びこれを用いた電子カメラ
TWI457575B (zh) * 2012-04-06 2014-10-21 Ind Tech Res Inst 具有自我測試的像素陣列模組及其自我測試方法
US8953047B2 (en) * 2012-05-02 2015-02-10 Aptina Imaging Corporation Imaging systems with signal chain verification circuitry
US9407848B2 (en) * 2012-05-16 2016-08-02 Semiconductor Components Industries, Llc Method and apparatus for pixel control signal verification
TWI583195B (zh) * 2012-07-06 2017-05-11 新力股份有限公司 A solid-state imaging device and a solid-state imaging device, and an electronic device
JP6053379B2 (ja) * 2012-08-06 2016-12-27 キヤノン株式会社 検出装置の製造方法、検出装置及び検出システム
KR102007259B1 (ko) * 2012-09-27 2019-08-06 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP5984018B2 (ja) * 2013-02-21 2016-09-06 ソニー株式会社 固体撮像素子、および撮像装置
TWI631854B (zh) * 2013-08-05 2018-08-01 日商新力股份有限公司 Conversion device, imaging device, electronic device, conversion method
JP5708734B2 (ja) 2013-08-26 2015-04-30 ソニー株式会社 積層型固体撮像装置および電子機器
KR102161260B1 (ko) * 2013-11-07 2020-09-29 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법
KR102177716B1 (ko) * 2013-12-30 2020-11-11 엘지디스플레이 주식회사 터치 센서 일체형 표시장치
US9313485B2 (en) * 2014-02-21 2016-04-12 Semiconductor Components Industries, Llc Imagers with error checking capabilities
JP6075646B2 (ja) * 2014-03-17 2017-02-08 ソニー株式会社 固体撮像装置およびその駆動方法、並びに電子機器
JP6189237B2 (ja) * 2014-03-20 2017-08-30 株式会社東芝 光検出器、及び光検出器の製造方法
US9584800B2 (en) * 2014-03-31 2017-02-28 Semiconductor Components Industries, Llc Imaging systems with pixel array verification circuitry
US20150288907A1 (en) 2014-04-03 2015-10-08 Raytheon Company Method and system for managing defects in focal plane arrays using redundant components
TWI648986B (zh) * 2014-04-15 2019-01-21 日商新力股份有限公司 攝像元件、電子機器
CN111327846B (zh) * 2014-07-14 2022-05-17 索尼公司 成像器件
US10361244B2 (en) * 2014-07-15 2019-07-23 Brillinics Inc. Solid-state imaging device, method for producing solid-state imaging device, and electronic apparatus
KR102246424B1 (ko) 2016-05-31 2021-04-30 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 장치 및 촬상 방법, 카메라 모듈, 및 전자 기기
CN106559489A (zh) * 2016-11-23 2017-04-05 浙江安将科技有限公司 一种基于智能门铃的用户提醒方法和装置
US10498996B2 (en) 2017-11-14 2019-12-03 Semiconductor Components Industries, Llc Pixel control signal verification in a stacked image sensor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8538095B2 (en) * 2003-06-21 2013-09-17 Aprilis, Inc. Method and apparatus for processing biometric images
US20090140127A1 (en) * 2005-12-19 2009-06-04 Gidoo Lee Image sensor, test system and test method for the same
JP2009118427A (ja) 2007-11-09 2009-05-28 Panasonic Corp 固体撮像装置およびその駆動方法
JP2009284470A (ja) 2008-04-25 2009-12-03 Hitachi Ltd 車載カメラ装置
US20100245647A1 (en) * 2009-03-24 2010-09-30 Sony Corporation Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus
US20160112700A1 (en) * 2014-10-21 2016-04-21 Stmicroelectronics (Grenoble 2) Sas Circuit and method for on-chip testing of a pixel array

Also Published As

Publication number Publication date
CN111510648A (zh) 2020-08-07
KR102374769B1 (ko) 2022-03-17
US20240056697A1 (en) 2024-02-15
CN111510648B (zh) 2022-08-16
US20200186733A1 (en) 2020-06-11
US20190297287A1 (en) 2019-09-26
EP3468169A1 (en) 2019-04-10
JP6543419B2 (ja) 2019-07-10
EP3748955A1 (en) 2020-12-09
WO2017209221A1 (ja) 2017-12-07
US20230164455A1 (en) 2023-05-25
KR102022819B1 (ko) 2019-09-18
CN110557586B (zh) 2022-02-18
CN109155829A (zh) 2019-01-04
KR20190015201A (ko) 2019-02-13
CN110557586A (zh) 2019-12-10
EP3726830A1 (en) 2020-10-21
US20200296309A1 (en) 2020-09-17
US11843881B2 (en) 2023-12-12
CN111510649B (zh) 2023-04-07
US11588990B2 (en) 2023-02-21
CN109155829B (zh) 2020-03-20
US11082651B2 (en) 2021-08-03
EP3468169B1 (en) 2020-08-26
KR102144646B1 (ko) 2020-08-13
KR20210046858A (ko) 2021-04-28
KR102246424B1 (ko) 2021-04-30
CN111510649A (zh) 2020-08-07
EP3468169A4 (en) 2019-08-07
US20210112213A1 (en) 2021-04-15
US10659707B2 (en) 2020-05-19
KR20190092620A (ko) 2019-08-07
US11089248B2 (en) 2021-08-10
JPWO2017209221A1 (ja) 2019-03-28

Similar Documents

Publication Publication Date Title
KR102144646B1 (ko) 촬상 장치 및 촬상 방법, 카메라 모듈, 및 전자 기기
US20230239460A1 (en) Imaging device
US11973096B2 (en) Solid-state imaging element, solid-state imaging element package, and electronic equipment
WO2019078291A1 (ja) 撮像装置
US20220375975A1 (en) Imaging device
CN114586338A (zh) 半导体装置、摄像元件和电子设备
US11917312B2 (en) Solid-state imaging apparatus
WO2024038757A1 (ja) 半導体装置および電子機器
US10985202B2 (en) Solid-state imaging apparatus, electronic device, and driving method

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant